JPH11274505A

JPH11274505A - 薄膜トランジスタ構造およびその製造方法

Info

Publication number: JPH11274505A
Application number: JP7447298A
Authority: JP
Inventors: Kazue Takechi; 和重竹知; Naoto Hirano; 直人平野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-03-23
Filing date: 1998-03-23
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】大容量・高精細液晶ディスプレイの低価格化
を実現することのできる逆スタガード型薄膜トランジス
タの製造工程が高スループット化され、高性能化された
薄膜トランジスタ構造およびその製造方法の提供。【解決手段】抵抗率が１〜５０Ωｃｍで且つ膜厚が２
〜１０ｎｍの、従来よりも低抵抗率且つ薄膜のｎ型化し
たアモルファスシリコン膜であって、しかもアイランド
状アモルファスシリコンの上面と側面の両方で接触して
いる構造を有する薄膜トランジスタ構造。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
構造およびその製造方法に関し、特にアクティブマトリ
ックス型液晶ディスプレイに使用される薄膜トランジス
タ構造およびその製造方法に関する。

【０００２】

【従来の技術】近年、液晶フラットパネルディスプレイ
の各画素の駆動用デバイスとして用いられる薄膜トラン
ジスタの研究開発が盛んに行われている。ノート型パソ
コンの普及に伴い液晶ディスプレイの需要が急増し、さ
らに大型のモニターとしての需要も相まって、その生産
性の向上・高性能化が要求されている。液晶ディスプレ
イ製造の生産性を律速しているのは薄膜トランジスタ基
板製造工程であり、また液晶ディスプレイの性能(精細
度等)を決定する重要な要素の一つが薄膜トランジスタ
の素子性能である。したがって、高性能薄膜トランジス
タをいかに生産性よく製造するかが今後の重要課題とな
る。

【０００３】現在一般に広く用いられている逆スタガー
ド型薄膜トランジスタの断面図を図６に示す。初めに、
透明絶縁性基板１０上にゲート電極用金属を形成し、所
望の形状にパターニングすることによりゲート電極１１
を形成する。この上にゲート絶縁膜である窒化シリコン
膜１２を３００〜５００ｎｍ、アモルファスシリコン膜
１３を２００〜４００ｎｍ、ソース・ドレイン領域のオ
ーミックコンタクトを形成するためのｎ型化したアモル
ファスシリコン膜１４を３０〜６０ｎｍ順次形成し、ｎ
型化したアモルファスシリコン膜１４およびアモルファ
スシリコン膜１３を所望のアイランド形状にパターニン
グする。

【０００４】引き続き、ソース・ドレイン電極用金属を
形成し所望の形状にパターニングすることによりソース
・ドレイン電極１５を形成する。最後に、このソース・ド
レイン電極１５をマスクとして、チャネル上の不要なｎ
型化したアモルファスシリコン膜１４を、マージンを見
込んでアモルファスシリコン膜１３の一部を含めてエッ
チング除去することにより、図６に示す薄膜トランジス
タが完成する。

【０００５】このような薄膜トランジスタにおいて、良
好なオーミックコンタクト特性を確保するために、抵抗
率１００〜２００Ωｃｍ程度、膜厚３０ｎｍ以上のｎ型
化したアモルファスシリコン膜(例えば、J.Appl.Phys.,
Vol.65,No.10,15 May 1989,3951-3957、またはAppl.Phy
s.Lett.53(20),14 November 1988,1943-1945、またはAM
-LCD'97 Digest of Technical Papers,223-226等参照)
が用いられている。

【０００６】また、特開平１-１２００７０、および同
４-３６６９２３の各号公報には、それぞれ、薄膜トラ
ンジスタの製造方法、ならびに薄膜トランジスタアレイ
の製造方法に関し記載されているが、いずれも本発明の
開示する、抵抗率が１ないし５０Ωｃｍの範囲であり且
つその膜厚が２ないし１０ｎｍの範囲である、特定のｎ
型化したアモルファスシリコン膜を有する薄膜トランジ
スタ構造およびその製造方法に関しては、なんら示され
ていない。

【０００７】

【発明が解決しようとする課題】高性能液晶ディスプレ
イの低価格化実現に向けて、上述のように薄膜トランジ
スタ製造工程の高スループット化・薄膜トランジスタの
高性能化が強く望まれている。特に、前記の逆スタガー
ド型薄膜トランジスタは、比較的少ないフォトリソグラ
フィー工程で製造可能であり、またフィードスルー電圧
が小さい等の利点を有していること等から、現在、液晶
ディスプレイにおいて最も利用されている素子構造であ
り、その製造工程の高スループット化、素子の高性能化
が高性能液晶ディスプレイの低価格化に及ぼす影響は大
きい。

【０００８】しかしながら、この逆スタガード型薄膜ト
ランジスタにおいては、その製造工程中に、チャネル上
の不要なｎ型化したアモルファスシリコン膜をエッチン
グ除去する必要があり、その場合、ｎ型化したアモルフ
ァスシリコン膜をその下に存在するアモルファスシリコ
ン膜に対して高い選択比で選択的にエッチングすること
が困難なため、マージンを見込んで、下層のアモルファ
スシリコン膜の一部も含めてエッチングする方法が行な
われていた。したがって、アモルファスシリコン膜を必
要以上に厚く成膜しなければならず、これがスループッ
トの低下・アモルファスシリコン膜厚方向の寄生抵抗に
よるオン特性の低下等の問題の原因となっていた。

【０００９】本発明は上記に鑑みなされたものであっ
て、従来なんら検討が行われていなかった、ｎ型化した
アモルファスシリコンの抵抗率・膜厚とオーミックコン
タクト特性との相関に関し初めて着目し、上記課題を解
決するため低抵抗率で膜厚の薄いｎ型化したアモルファ
スシリコン膜を用い、薄膜トランジスタ構造およびその
製造方法を開示する本発明に到った。

【００１０】

【課題を解決するための手段】上記の課題・目的は、以
下に示す本発明によって解決・達成される。すなわち、
本発明は、少なくとも透明絶縁性基板上に、ゲート電
極、ゲート絶縁膜、該ゲート絶縁膜上にアイランド状に
形成されたアモルファスシリコン膜、該記アイランド状
アモルファスシリコン膜に接するように形成された、ｎ
型化したアモルファスシリコン膜を介してソース・ドレ
イン電極が形成されてなる逆スタガード型薄膜トランジ
スタにおいて、前記ｎ型化したアモルファスシリコン膜
の抵抗率が１ないし５０Ωｃｍの範囲であり、且つその
膜厚が２ないし１０ｎｍの範囲であることを特徴とする
薄膜トランジスタ構造を開示するものである。

【００１１】また本発明は、前記薄膜トランジスタにお
いて、前記アイランド状アモルファスシリコン膜が、前
記ゲート電極の内側のみに形成され、且つ、前記ｎ型化
したアモルファスシリコン膜が、前記アイランド状アモ
ルファスシリコン膜の上面と側面に接するように形成さ
れていることを特徴とする薄膜トランジスタ構造、およ
びこれらの薄膜トランジスタの製造方法を開示するもの
である。

【００１２】

【発明の実施の形態】以下、本発明の実施態様に関し具
体的に詳細説明する。本発明の第一の薄膜トランジスタ
は、図１に示すように、ガラス基板等の透明絶縁性基板
１０上に、ゲート電極１１、窒化シリコン膜等のゲート
絶縁膜１２、前記ゲート絶縁膜上にアイランド状に形成
されたアモルファスシリコン膜１３、前記アイランド状
アモルファスシリコン膜に接するように形成されたｎ型
化したアモルファスシリコン膜１４を介してソース・ド
レイン電極１５が形成されている逆スタガード型薄膜ト
ランジスタにおいて、前記ｎ型化したアモルファスシリ
コン膜１４の抵抗率が１Ωｃｍ以上５０Ωｃｍ以下であ
り、且つその膜厚が２ｎｍ以上１０ｎｍ以下であること
を特徴とする薄膜トランジスタ構造である。

【００１３】これまで、ソース・ドレイン電極用金属と
ｎ型化したアモルファスシリコン膜とのショットキー接
合においては、１０〜２０ｎｍ程度の空乏層がｎ型化し
たアモルファスシリコン側に拡がるので、良好なオーミ
ックコンタクト特性を得るためには、ｎ型化したアモル
ファスシリコンの膜厚として、少なくとも３０ｎｍ以上
は必要であると考えられていた。しかしながら、本発明
ではｎ型化したアモルファスシリコン膜の抵抗率を５０
Ωｃｍ以下にすることにより、１０ｎｍ以下の非常に薄
い膜厚の場合でも良好なオーミックコンタクト特性が得
られることを見出した。

【００１４】これはｎ型化したアモルファスシリコン膜
中のドナー密度が増加し、空乏層幅が従来よりも狭くな
ったことに起因している。このような非常に薄いｎ型化
したアモルファスシリコン膜を用いた場合、例えば後述
するように、プラズマ処理等を用いてその膜全体を容易
に絶縁膜化することができるため、従来のエッチング除
去プロセスが不要になる。

【００１５】またｎ型化したアモルファスシリコン膜
は、レジスト剥離液等の弱アルカリ液にゆっくり溶解す
る性質を有しているので、ソース・ドレイン電極パター
ニング時のフォトリソグラフィー工程において、ソース
・ドレイン電極用金属エッチング後のレジスト剥離過程
で、基板を剥離液にやや長めに浸すことにより、レジス
トとｎ型化したアモルファスシリコン膜とを同時に除去
することも可能である。あるいは、このように薄いチャ
ネル上のｎ型化したアモルファスシリコン膜は、上述の
フォトリソグラフィー工程である程度自然酸化されるの
で、フッ酸を含む溶液でエッチング除去してしまうこと
も可能である。

【００１６】また、従来のようにドライエッチング等で
除去することも可能であり、この場合も非常に短いプロ
セス時間で処理を完了することができる。これらは、い
ずれもｎ型化したアモルファスシリコン膜の膜厚が非常
に薄いが故に可能となるメリットである。これにより、
従来のようにアモルファスシリコン膜がオーバーエッチ
ングされることもないためアモルファスシリコンを必要
以上に厚く成膜する必要がなく、プロセスの高スループ
ット化をもたらす。

【００１７】本発明の第二の薄膜トランジスタは、図２
に示すように、本発明の第一の薄膜トランジスタにおい
て、前記アイランド状アモルファスシリコン膜が前記ゲ
ート電極の内側のみに形成され、且つ抵抗率１Ωｃｍ以
上５０Ωｃｍ以下、膜厚２ｎｍ以上１０ｎｍ以下のｎ型
化したアモルファスシリコン膜が、前記アイランド状ア
モルファスシリコン膜の上面と側面に接するように形成
されていることを特徴とする薄膜トランジスタ構造であ
る。

【００１８】本構造では、薄膜トランジスタがオン状態
のときに、アイランド状アモルファスシリコン膜１３の
側壁に接する非常に低抵抗率なｎ型化したアモルファス
シリコン膜１４を介して、ゲート絶縁膜１２とアイラン
ド状アモルファスシリコン膜１３との界面に形成される
チャネル領域とソース・ドレイン電極１５とが接続され
る。したがって、上述したアモルファスシリコン膜厚方
向の寄生抵抗によるオン特性の低下の問題がなく、薄膜
トランジスタの高性能化が可能となる。この第二の構造
においても第一の構造の場合と同様に、ｎ型化したアモ
ルファスシリコン膜１４の膜厚が非常に薄いが故に可能
となるメリットが期待できる。

【００１９】続いて、上述の本発明第二の薄膜トランジ
スタの第一の製造方法について図３(ａ)〜(ｅ)に基づい
て説明する。初めに、透明絶縁性基板１０上にゲート電
極１１をパターニングし、その後窒化シリコン膜等のゲ
ート絶縁膜１２、アモルファスシリコン膜１３を順次形
成(図３(ａ)参照)する。その後、前記アモルファスシリ
コン膜１３を前記ゲート電極１１の内側のみに残るよう
にパターニング(図３(ｂ)参照)する。

【００２０】引き続き、抵抗率１Ωｃｍ以上５０Ωｃｍ
以下且つ膜厚２ｎｍ以上１０ｎｍ以下のｎ型化したアモ
ルファスシリコン膜１４、ソース・ドレイン電極１５用
金属膜を順次形成(図３(ｃ)参照)する。さらに、前記金
属膜を所望のソース・ドレイン電極１５の形状にパター
ニング(図３(ｄ)参照)する。

【００２１】最後に、前記ｎ型化したアモルファスシリ
コン膜１４を、前記ソース・ドレイン電極１５をマスク
にしてエッチング除去することにより薄膜トランジスタ
が完成(図３(ｅ)参照)する。

【００２２】さらに、上述の本発明第二の薄膜トランジ
スタの第二の製造方法について図４(ａ)〜(ｅ)に基づい
て説明する。初めに、透明絶縁性基板１０上にゲート電
極１１をパターニングし、その後窒化シリコン膜等のゲ
ート絶縁膜１２、アモルファスシリコン膜１３を順次形
成(図４(ａ)参照)する。その後、前記アモルファスシリ
コン膜１３を前記ゲート電極１１の内側のみに残るよう
にパターニング(図４(ｂ)参照)する。

【００２３】引き続き、抵抗率１Ωｃｍ以上５０Ωｃｍ
以下且つ膜厚２ｎｍ以上１０ｎｍ以下のｎ型化したアモ
ルファスシリコン膜１４、ソース・ドレイン電極１５用
金属膜を順次形成する(図４(ｃ)参照)する。さらに、前
記金属膜を所望のソース・ドレイン電極１５の形状にパ
ターニング(図４(ｄ)参照)する。

【００２４】最後に、前記ソース・ドレイン電極１５の
形成された基板を酸素および／または窒素のイオンまた
はラジカルを含むプラズマ１６中に曝し、最表面に露出
している前記ｎ型化したアモルファスシリコン膜を透明
絶縁膜１７に改質(図４(ｅ)参照)することにより薄膜ト
ランジスタが完成する。

【００２５】

【実施例】以下、実施例により本発明を詳細に説明する
が、本発明はこれらのみに限定されるものではない。［実施例１］図１に基づいて本発明の第一の実施例とし
て逆スタガード型薄膜トランジスタの製造方法を説明す
る。

【００２６】まず透明絶縁性基板であるガラス基板１０
上にゲート電極用金属としてクロミウムをスパッタ法に
より１００ｎｍ成膜し、ウェットエッチング法により所
望のゲート電極１１形状にパターニングする。その後プ
ラズマＣＶＤ法を用いて、シラン、アンモニア、窒素お
よび水素の混合ガスを原料としてゲート絶縁膜１２であ
る窒化シリコン膜を４００ｎｍ、シランおよび水素の混
合ガスを原料として活性層であるアモルファスシリコン
膜１３を１５０ｎｍ、またシラン、水素ベース０.５％
フォスフィン、および水素の混合ガスを原料としてｎ型
化したアモルファスシリコン膜１４を５ｎｍ形成した。

【００２７】リンＰのドーピング効率を向上させるため
に、シランガスの流量に対して水素ベース０.５％フォ
スフィンガスの流量比をその６倍とかなり高く設定し
た。この条件を用いて形成したｎ型化したアモルファス
シリコン膜の抵抗率を測定したところ５０Ωｃｍであっ
た。またこの膜をＲＨＥＥＤで分析したところ、結晶相
は観察されずアモルファス膜であった。水素ベース０.
５％フォスフィンガスの代わりにアルゴンベース０.５
％フォスフィンガスを用いた場合にも同様な結果が得ら
れた。

【００２８】成膜温度は、窒化シリコン膜とアモルファ
スシリコン膜が３００℃、ｎ型化したアモルファスシリ
コン膜が２８０℃である。続いて、ｎ型化したアモルフ
ァスシリコン膜とアモルファスシリコン膜を、ドライエ
ッチング法を用いて所望のアイランド形状にパターニン
グする。さらに、ソース・ドレイン電極用金属としてク
ロミウムを基板温度１５０℃でスパッタ法により１００
ｎｍ成膜し、ウェットエッチング法により所望のソース
・ドレイン電極１５形状にパターニングする。

【００２９】最後に、チャネル上の不要なｎ型化したア
モルファスシリコン膜をエッチング除去して、図１に示
すような薄膜トランジスタが完成する。この最後のエッ
チング除去プロセスに関しては、上述のようにｎ型化し
たアモルファスシリコン膜は、レジスト剥離液等の弱ア
ルカリ液にゆっくり溶解する性質を有しているので、ソ
ース・ドレイン電極パターニング時のフォトリソグラフ
ィー工程において、ソース・ドレイン電極用金属エッチ
ング後のレジスト剥離過程で、剥離液を５０℃程度に加
熱し、基板をこの加熱した剥離液にやや長めに浸すこと
により、レジストと非常に薄いｎ型化したアモルファス
シリコン膜とを同時に除去した。

【００３０】このようにして作成した薄膜トランジスタ
の電気特性に関しては、ゲート電圧+１５Ｖ時と-１５Ｖ
時のドレイン電流オン・オフ比が６桁以上であり、また
出力特性における線形性も良好でオーミックコンタクト
が確保されていることが確認された。電界効果移動度、
しきい値電圧は、それぞれ０.６ｃｍ²Ｖ^-1ｓ^-1、２.５
Ｖであり、液晶ディスプレイに十分適用できる特性であ
った。

【００３１】本実施例では、ｎ型化したアモルファスシ
リコン膜とアモルファスシリコン膜を、ドライエッチン
グ法を用いて所望のアイランド形状にパターニングした
後、ソース・ドレイン電極を形成したが、これとは逆
に、プラズマＣＶＤ成膜に引き続いてソース・ドレイン
電極を形成し、その後、ｎ型化したアモルファスシリコ
ン膜とアモルファスシリコン膜をドライエッチング法を
用いて所望のアイランド形状にパターニングしてもよ
い。

【００３２】本実施例において、ｎ型化したアモルファ
スシリコン膜の成膜条件を変化させて、抵抗率の異なる
ｎ型化したアモルファスシリコン膜を用いて薄膜トラン
ジスタを作成し、ｎ型化したアモルファスシリコン膜の
抵抗率・膜厚と薄膜トランジスタの電界効果移動度との
相関について検討を行った。その結果を図５に示す。こ
こで、ｎ型化したアモルファスシリコン膜の抵抗率は、
成膜時のシランガスに対するフォスフィンガスの流量比
を小さくすることにより高くなった。この試験結果か
ら、ｎ型化したアモルファスシリコン膜の抵抗率が５０
Ωｃｍ以下の場合には、その膜厚を２ｎｍまで薄膜化し
ても０.５ｃｍ²Ｖ^-1ｓ^-1以上の実用的な電界効果移動度
が得られることがわかる。

【００３３】［比較例１］一方、ｎ型化したアモルファ
スシリコン膜の抵抗率を１００〜２００Ωｃｍの範囲と
した以外は、実施例１と同様にしてｎ型化したアモルフ
ァスシリコン膜を用いて同様に薄膜トランジスタを作成
し、同様に電界効果移動度との相関について検討した。
その結果を図５に示す。従来用いられている１００〜２
００Ωｃｍの抵抗率を有するｎ型化したアモルファスシ
リコン膜の場合には、３０ｎｍ以下の膜厚で電界効果移
動度が著しく低下している。このようなｎ型化したアモ
ルファスシリコン膜の抵抗率・膜厚(特に１０ｎｍ以下の
薄い場合)と薄膜トランジスタの電界効果移動度との相
関については今回初めて詳細な試験が行われ、本発明の
効果が明確に確認された。

【００３４】［実施例２］図３(ａ)〜(ｅ)に基づいて本
発明の第二の実施例として逆スタガード型薄膜トランジ
スタの製造方法を説明する。

【００３５】まず、透明絶縁性基板であるガラス基板１
０上にゲート電極１１用金属としてクロミウムをスパッ
タ法により１００ｎｍ成膜し、ウェットエッチング法に
より所望のゲート電極１１形状にパターニングする。そ
の後、プラズマＣＶＤ法を用いて、シラン、アンモニ
ア、窒素および水素の混合ガスを原料としてゲート絶縁
膜１２である窒化シリコン膜を４００ｎｍ、またシラン
および水素の混合ガスを原料として活性層であるアモル
ファスシリコン膜１３を１５０ｎｍ形成(図３(ａ)参照)
した。成膜温度は、窒化シリコン膜、アモルファスシリ
コン膜ともに３００℃である。

【００３６】続いてアモルファスシリコン膜をゲート電
極１１の内側のみに残るようにドライエッチング法を用
いて所望のアイランド形状にパターニング(図３(ｂ)参
照)する。その後、プラズマＣＶＤ法を用いて、シラ
ン、水素ベース０.５％フォスフィンおよび水素の混合
ガスを原料としてｎ型化したアモルファスシリコン膜１
４を５ｎｍ、またスパッタ法を用いてソース・ドレイン
電極用金属としてクロミウムを１００ｎｍ順次形成(図
３(ｃ)参照)した。

【００３７】成膜温度は、ｎ型化したアモルファスシリ
コン膜が２８０℃、クロミウムが１５０℃である。ｎ型
化したアモルファスシリコン膜の成膜に関しては、リン
Ｐのドーピング効率を向上させるために、シランガスの
流量に対して水素ベース０.５％フォスフィンガスの流
量比をその６倍とかなり高く設定した。この条件を用い
て形成したｎ型化したアモルファスシリコン膜の抵抗率
を測定したところ５０Ωｃｍであった。

【００３８】また、この膜をＲＨＥＥＤで分析したとこ
ろ、結晶相は観察されずアモルファス膜であった。水素
ベース０.５％フォスフィンガスの代わりにアルゴンベ
ース０.５％フォスフィンガスを用いた場合にも同様な
結果が得られた。続いて、ソース・ドレイン用金属クロ
ミウムを所望のソース・ドレイン電極１５の形状にウェ
ットエッチング法によりパターニング(図３(ｄ)参照)す
る。

【００３９】最後に、最表面に露出している不要なｎ型
化したアモルファスシリコン膜をエッチング除去して、
薄膜トランジスタが完成(図３(ｅ)参照)する。この最後
のエッチング除去プロセスに関しては、第一の実施例と
同様に、ソース・ドレイン電極パターニング時のフォト
リソグラフィー工程において、ソース・ドレイン電極用
金属エッチング後のレジスト剥離過程で、剥離液を５０
℃程度に加熱し、基板をこの加熱した剥離液にやや長め
に浸すことにより、レジストと非常に薄いｎ型化したア
モルファスシリコン膜とを同時に除去した。

【００４０】このようにして作成した薄膜トランジスタ
の電気特性に関しては、ゲート電圧+１５Ｖ時と、-１５
Ｖ時のオン・オフ比が６桁以上であり、また出力特性に
おける線形性も良好でオーミックコンタクトが確保され
ていることが確認された。電界効果移動度、しきい値電
圧は、それぞれ１.０ｃｍ²Ｖ^-1ｓ^-1、２.１Ｖであり、
高精細液晶ディスプレイに十分適用できる特性であっ
た。

【００４１】特に、第一の実施例の場合に比べて電界効
果移動度が高いのは、本構造では、薄膜トランジスタが
オン状態のときに、アイランド状アモルファスシリコン
膜の側壁に接する非常に低抵抗率なｎ型化したアモルフ
ァスシリコン膜を介して、ゲート絶縁膜とアイランド状
アモルファスシリコン膜との界面に形成されるチャネル
領域とソース・ドレイン電極とが接続されるため、アモ
ルファスシリコン膜厚方向の寄生抵抗の影響がなくなる
ためである。

【００４２】［実施例３］図４(ａ)〜(ｅ)に基づいて本
発明の第三の実施例として逆スタガード型薄膜トランジ
スタの製造方法を説明する。

【００４３】まず透明絶縁性基板であるガラス基板１０
上にゲート電極用金属としてクロミウムをスパッタ法に
より１００ｎｍ成膜し、ウェットエッチング法により所
望のゲート電極１１形状にパターニングする。その後、
プラズマＣＶＤ法を用いて、シラン、アンモニア、窒素
および水素の混合ガスを原料としてゲート絶縁膜１２で
ある窒化シリコン膜を４００ｎｍ、またシランおよび水
素の混合ガスを原料として活性層であるアモルファスシ
リコン膜１３を１５０ｎｍ形成(図４(ａ)参照)した。成
膜温度は、窒化シリコン膜、アモルファスシリコン膜と
もに３００℃である。

【００４４】続いてアモルファスシリコン膜をゲート電
極１１の内側のみに残るようにドライエッチング法を用
いて所望のアイランド形状にパターニング(図４(ｂ)参
照)する。その後、プラズマＣＶＤ法を用いて、シラ
ン、水素ベース０.５％フォスフィンおよび水素の混合
ガスを原料としてｎ型化したアモルファスシリコン膜１
４を５ｎｍ、またスパッタ法を用いてソース・ドレイン
電極用金属としてクロミウムを１００ｎｍ順次形成(図
４(ｃ)参照)した。

【００４５】成膜温度は、ｎ型化したアモルファスシリ
コン膜が２８０℃、クロミウムが１５０℃である。ｎ型
化したアモルファスシリコン膜の成膜に関しては、リン
Ｐのドーピング効率を向上させるために、シランガスの
流量に対して水素ベース０.５％フォスフィンガスの流
量比をその６倍とかなり高く設定した。

【００４６】この条件を用いて形成したｎ型化したアモ
ルファスシリコン膜の抵抗率を測定したところ５０Ωｃ
ｍであった。またこの膜をＲＨＥＥＤで分析したとこ
ろ、結晶相は観察されずアモルファス膜であった。水素
ベース０.５％フォスフィンガスの代わりにアルゴンベ
ース０.５％フォスフィンガスを用いた場合にも同様な
結果が得られた。続いて、ソース・ドレイン用金属クロ
ミウムを所望のソース・ドレイン電極１５の形状にウェ
ットエッチング法によりパターニング(図４(ｄ)参照)す
る。

【００４７】最後に、ソース・ドレイン電極の形成され
た基板を酸素および／または窒素のイオンまたはラジカ
ルを含むプラズマ中に曝し、最表面に露出している前記
ｎ型化したアモルファスシリコン膜を透明絶縁膜に改質
することにより、薄膜トランジスタが完成(図４(ｅ)参
照)する。

【００４８】このようにして作成した薄膜トランジスタ
の電気特性に関しては、ゲート電圧+１５Ｖ時と-１５Ｖ
時のオン・オフ比が６桁以上であり、また出力特性にお
ける線形性も良好でオーミックコンタクトが確保されて
いることが確認された。電界効果移動度、しきい値電圧
はそれぞれ１.０ｃｍ²Ｖ^-1ｓ^-1、２.０Ｖであり高精細
液晶ディスプレイに十分適用できる特性であった。第一
の実施例の場合に比べて電界効果移動度が高いのは、や
はり第二の実施例の場合と同様で、アモルファスシリコ
ン膜厚方向の寄生抵抗の影響がなくなるためである。

【００４９】上記の実施例では、ゲート電極、ソース・
ドレイン電極としてクロミウムを使用した例について説
明したが、その他公知のモリブデン、アルミニウム、タ
ンタル、タングステン等の金属やこれらの合金、または
これらの金属・合金の積層構造とするなど、いずれの形
態にも本発明を適用することが可能である。また、ゲー
ト絶縁膜に関しても、公知の酸化シリコン膜や酸化シリ
コン膜と窒化シリコン膜の積層構造にするなど、いずれ
の形態にも本発明を適用することが可能である。

【００５０】

【発明の効果】上記のように本発明においては、従来よ
りも抵抗率が小さく且つ膜厚の薄いｎ型化したアモルフ
ァスシリコン膜を用いることにより、実用的な特性を有
する逆スタガード型薄膜トランジスタを、高スループッ
トで形成可能となった。本発明では、ｎ型化したアモル
ファスシリコン膜の膜厚を２ｎｍ以上１０ｎｍ以下と従
来に比べ非常に薄くすることができるため、以下に列記
する利点を生じ顕著な効果を奏する。

【００５１】すなわち、(１)レジスト剥離工程において
レジストとｎ型化したアモルファスシリコン膜とをアル
カリ性剥離液で同時に容易に除去できること、(２)この
薄いｎ型化したアモルファスシリコン膜を、フッ酸を含
む溶液等により容易にエッチング除去できること、(３)
この薄いｎ型化したアモルファスシリコン膜を、プラズ
マ処理により容易に酸化膜あるいは窒化膜等の絶縁膜に
改質できること、(４)上記２つの効果により活性層であ
るアモルファスシリコン膜を従来よりも薄膜化できるこ
と、等々である。

【００５２】また、このように、従来よりも膜厚の薄い
(２ないし１０ｎｍの範囲の)ｎ型化したアモルファスシ
リコン膜により実用的なトランジスタ特性を得るために
は、その抵抗率が１ないし５０Ωｃｍの範囲であること
も本発明必須のポイントである。

【００５３】さらに、このようなｎ型化したアモルファ
スシリコン膜が、ゲート電極の内側にのみ形成されたア
イランド状アモルファスシリコン膜の上面と側面の両方
で接するように形成された本発明の薄膜トランジスタ構
造では、アモルファスシリコン膜の膜厚方向の寄生抵抗
によるオン特性低下の問題がなく(すなわち、高移動度
化が可能)、且つ上記４項目のメリットも適用できるの
で、高性能薄膜トランジスタの高スループット製造が可
能になる。

【００５４】このように本発明によって、高性能薄膜ト
ランジスタの高スループット製造が可能となり、それに
伴い大容量・高精細液晶ディスプレイの低価格化が実現
する等の顕著な効果が奏される。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの実施態様(実施例
１)の概要を示す模式断面図。

【図２】本発明の薄膜トランジスタの実施態様(実施例
２)の概要を示す模式断面図。

【図３】本発明の薄膜トランジスタの製造方法における
一実施態様(実施例３の製造工程)を示す模式説明図。

【図４】本発明の薄膜トランジスタの製造方法における
他の実施態様(実施例４の製造工程)を示す模式説明図。

【図５】ｎ型化したアモルファスシリコン膜の抵抗率・
膜厚と薄膜トランジスタの電界効果移動度との相関を示
すグラフ図。

【図６】従来法により製造された薄膜トランジスタの構
造の概要を示す模式断面図。

【符号の説明】

１０透明絶縁性基板１１ゲート電極１２ゲート絶縁膜１３アモルファスシリコン膜１４ｎ型化したアモルファスシリコン膜１５ソース・ドレイン電極１６プラズマ１７改質した絶縁膜(酸化膜、窒化膜)

Claims

【特許請求の範囲】

【請求項１】少なくとも透明絶縁性基板上にゲート電
極、ゲート絶縁膜、該ゲート絶縁膜上にアイランド状に
形成されたアモルファスシリコン膜、該アイランド状ア
モルファスシリコン膜に接するように形成された、ｎ型
化したアモルファスシリコン膜を介してソース・ドレイ
ン電極が形成されてなる逆スタガード型薄膜トランジス
タにおいて、前記ｎ型化したアモルファスシリコン膜の
抵抗率が１ないし５０Ωｃｍの範囲であり、且つその膜
厚が２ないし１０ｎｍの範囲であることを特徴とする、
薄膜トランジスタ。
【請求項２】前記アイランド状アモルファスシリコン
膜が、ゲート電極の内側のみに形成され、且つ、ｎ型化
したアモルファスシリコン膜が、前記アイランド状アモ
ルファスシリコン膜の上面と側面に接するように形成さ
れてなることを特徴とする、請求項１記載の薄膜トラン
ジスタ。
【請求項３】薄膜トランジスタを製造する方法におい
て、少なくとも(ａ)透明絶縁性基板上にゲート電極をパ
ターニングし、その後ゲート絶縁膜、アモルファスシリ
コン膜を順次形成する工程、(ｂ)前記アモルファスシリ
コン膜を前記ゲート電極の内側のみに残るようにパター
ニングする工程、(ｃ)抵抗率１ないし５０Ωｃｍの範囲
で、且つ膜厚２ないし１０ｎｍの範囲のｎ型化したアモ
ルファスシリコン膜、ソース・ドレイン電極用金属膜を
順次形成する工程、(ｄ)前記金属膜を所望のソース・ド
レイン電極の形状にパターニングする工程、(ｅ)前記ｎ
型化したアモルファスシリコン膜を、前記ソース・ドレ
イン電極をマスクにしてエッチング除去する工程、の各
工程を順次行うことを特徴とする、薄膜トランジスタの
製造方法。
【請求項４】前記各工程が、少なくとも(ａ)透明絶縁
性基板上にゲート電極をパターニングし、その後ゲート
絶縁膜、アモルファスシリコン膜を順次形成する工程、
(ｂ)前記アモルファスシリコン膜を前記ゲート電極の内
側のみに残るようにパターニングする工程、(ｃ)抵抗率
１ないし５０Ωｃｍの範囲で、且つ膜厚２ないし１０ｎ
ｍの範囲のｎ型化したアモルファスシリコン膜、ソース
・ドレイン電極用金属膜を順次形成する工程、(ｄ)前記
金属膜を所望のソース・ドレイン電極の形状にパターニ
ングする工程、(ｅ)前記ソース・ドレイン電極の形成さ
れた基板を酸素および／または窒素のイオンまたはラジ
カルを含むプラズマ中に曝し、最表面に露出している前
記ｎ型化したアモルファスシリコン膜を透明絶縁膜に改
質する工程、を有することを特徴とする、請求項３記載
の薄膜トランジスタの製造方法。