[go: up one dir, main page]

JPH1041615A - 半導体チップ実装用基板、及び半導体チップの実装方法 - Google Patents

半導体チップ実装用基板、及び半導体チップの実装方法

Info

Publication number
JPH1041615A
JPH1041615A JP8190505A JP19050596A JPH1041615A JP H1041615 A JPH1041615 A JP H1041615A JP 8190505 A JP8190505 A JP 8190505A JP 19050596 A JP19050596 A JP 19050596A JP H1041615 A JPH1041615 A JP H1041615A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting
substrate
land
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8190505A
Other languages
English (en)
Inventor
Hiroyuki Otani
博之 大谷
Takahiko Yagi
能彦 八木
Kenichi Yamamoto
憲一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8190505A priority Critical patent/JPH1041615A/ja
Priority to US08/897,085 priority patent/US6061248A/en
Priority to CN97117455A priority patent/CN1126167C/zh
Publication of JPH1041615A publication Critical patent/JPH1041615A/ja
Priority to US09/417,307 priority patent/US6566165B1/en
Priority to US10/361,605 priority patent/US6787922B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを高品質にて実装可能であり高
生産性を達成可能な半導体チップ実装用基板及び半導体
チップの実装方法を提供する。 【解決手段】 半導体チップ１上の非動作電極１０５に
対応して強度確保用ランド１０３を半導体チップ実装用
基板１０４上に形成し、上記非動作電極と上記強度確保
用ランドとを接合することで、半導体チップと半導体チ
ップ実装用基板との接合強度を向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップ取付
面に半導体チップがフリップチップ方法にて接続され、
上記半導体チップ取付面に対向する回路基板取付面に形
成された電極と回路基板上の電極とが電気的に接続され
る半導体チップ実装用基板、及び該半導体チップ実装用
基板への半導体チップの実装方法に関する。
【０００２】
【従来の技術】従来、半導体チップ等の電気マイクロ回
路素子と回路基板上の電極端子部との電気的接合には、
金線を用いたワイヤーボンディング接合がよく利用され
ていた。しかしながら近年、半導体チップの高集積化や
端子の増加等により接続ピッチ間隔が狭くなり、又、パ
ーソナルコンピュータや携帯可能な情報機器などのよう
に、半導体チップの実装面積の効率的使用が求められて
いる。そこで、半導体チップに形成される電極端子上に
バンプ（突起端子）を形成し、回路基板上の電極に接合
材にて直接上記バンプを接合するフリップチップ実装方
式が用いられるようになってきた。さらに、微細接合の
要求と、コストメリットのある樹脂回路基板への実装が
望まれている。以下に従来のフリップチップ実装方法を
用いて半導体チップが実装される半導体チップ実装用基
板、及び該半導体チップ実装用基板への半導体チップの
実装方法について図を参照しながら説明する。
【０００３】図６は、従来の半導体チップ実装用基板４
に半導体チップ１を実装した状態を示す平面図であり、
図６に示すIII−III線における断面を図７に示し、図６
に示すIV−IV線における断面を図８に示す。尚、図６に
示す符号２０は、半導体チップ実装用基板４の半導体チ
ップ取付面４ａと回路基板取付面４ｂとを貫通し半導体
チップと回路基板との導通をとるためのスルーホールで
ある。半導体チップ１の回路形成面１ａには、当該半導
体チップ１の周縁部分に１２０μｍの配置間隔にて電極
端子１３が形成され、通常の機能を果たす上で必要な電
極端子１３には、大径部分６ａの寸法が７５μｍ、高さ
４５μｍの金にてなる大径部分６ａ及び小径部分６ｂの
２段突起を有するバンプ６が形成される。一方、従来の
半導体チップ実装用基板４は、ガラスエポキシ樹脂にて
なり、その熱膨張係数は１３ｐｐｍであり、ガラス転移
点は１１５〜１２０℃である。半導体チップ実装用基板
４の半導体チップ取付面４ａには、半導体チップ１に形
成されている電極端子１３に対応した位置に、短冊状で
あってその幅ｗ２寸法が５０μｍの接合ランド２が１２
０μｍの配置間隔にて形成される。又、図８に示すよう
に、接合ランド２は、バンプ６と接合ランド２との接触
点６ｃから半導体チップ１の中央部１０７側へＬ２の長
さにて延在する。尚、上記Ｌ２は、従来、３５μｍであ
る。又、半導体チップ実装用基板４の半導体チップ取付
面４ａには、図９に示すように、ソルダーレジスト９が
半導体チップ１の端面１ｂから距離ｒ２離れた位置から
形成されている。尚、距離ｒ２の値は、従来、２００μ
ｍである。
【０００４】このような従来の半導体チップ実装用基板
４へ半導体チップ１を実装する方法について説明する。
まず、半導体チップ１において、通常動作の際には、半
導体チップ実装用基板４を介して回路基板との信号の入
出力が必要な端子、即ち半導体チップ１において機能上
必要な電極端子１３には、上述のバンプ６が形成され
る。そしてバンプ６には、銀を主成分とする導電樹脂ペ
ーストからなる接合材７が予め約１０μｍの厚さにて転
写される。一方、半導体チップ実装用基板４は回路基板
に対してＳＭＴ（表面実装技術）実装が行なわれ、洗浄
される。その後、図６に示すように、接合材７が転写さ
れたバンプ６を有する半導体チップ１が、半導体チップ
実装用基板４の半導体チップ取付面４ａに形成した接合
ランド２にバンプ６を介して接合材７にて電気的に接合
される。そして、接合材７を、１２０℃にて２時間乾
燥、硬化させた後、封止樹脂８を半導体チップ１と半導
体チップ取付面４ａとの間に注入し、１２０℃にて２時
間、封止樹脂８を硬化させる。又、図１０には、半導体
チップ実装用基板４上に複数の半導体チップ１を実装し
た場合を示すが、封止樹脂８は、半導体チップ１の１辺
からディスペンサーにて矢印１２にて示す方向に塗布す
る。尚、封止樹脂８の注入場所は、半導体チップ１の形
状や周辺ランドとの間隔によって適宜選択される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
半導体チップ実装用基板４の構造、及び実装方法では、
以下のような問題点がある。即ち、半導体チップ１に設
けたバンプ６と、半導体チップ実装用基板４上の接合ラ
ンド２との接合強度が約３ｇ／バンプと小さいため、電
極端子１３の数が少ない半導体チップ１にあっては半導
体チップ１と半導体チップ実装用基板４との接合強度が
低いという問題があった。さらに接合ランド２の面積が
小さいために接合材７が十分なフィレットを形成するこ
とができず、図７に示すように接合ランド２の幅寸法ｗ
２に比べて広い寸法ｗｆ２にて、又、図８に示すように
接合ランド２の長さ寸法Ｌ２に比べて長い寸法Ｌｆ２に
て、接合材７が半導体チップ取付面４ａ上に広がってし
まい、短絡や絶縁抵抗の劣化の原因となっていった。
尚、寸法ｗｆ２は１００μｍであり、寸法Ｌｆ２は５０
μｍである。
【０００６】さらに、従来の半導体チップ実装用基板４
の熱膨張係数が半導体チップ１の材料であるシリコンよ
りも大きいことから、半導体チップ実装用基板４上に半
導体チップ１を実装した後における封止樹脂８の硬化加
熱時には、半導体チップ実装用基板４と半導体チップ１
との熱膨張率の差から応力が発生する。該応力は、上述
のように接合強度が小さい、バンプ６と接合ランド２と
の接合部分に作用する。よって、上記接合部分における
抵抗値が上昇したり、断線したりする原因にもなってい
た。
【０００７】又、半導体チップ実装用基板４は上述のよ
うにガラスエポキシ樹脂を主成分とした材料を使用して
いる。よって、図１１に示すように、半導体チップ実装
用基板４の温度がガラス転移点（Ｔｇ）以上になると、
半導体チップ実装用基板４の熱膨張係数α２がガラス転
移点までの熱膨張係数α１の５〜７倍になり、その歪み
量も大きくなる。さらに又、半導体チップ１を実装した
半導体チップ実装用基板４は、バンプ６に設けられた上
述の接合材７を乾燥し硬化させるために、１２０℃にて
２時間、乾燥硬化工程が行われる。この際、接合材７の
硬化後、１２０℃から降温する際に、半導体チップ実装
用基板４は、図１２に示す半導体チップ実装用基板４’
のように反る。さらに又、上記乾燥硬化工程後、半導体
チップ実装用基板４と半導体チップ１との間に封止樹脂
８を注入し、１２０℃にて２時間、封止樹脂硬化工程が
行われる。この際、封止樹脂８の硬化後、１２０℃から
降温する際に、半導体チップ実装用基板４は、図１３に
示す半導体チップ実装用基板４”のように反る。尚、接
合材７や封止樹脂８の硬化工程の前に、半導体チップ実
装用基板４は回路基板にＳＭＴ実装されるが、このとき
にも、半導体チップ実装用基板４は最高２３０℃の温度
になる。よって、上記ＳＭＴ実装の際にも半導体チップ
実装用基板４は反りを生じる。ところが、従来の半導体
チップ実装用基板４のガラス転移点は、接合材７や封止
樹脂８を乾燥・硬化させる温度よりも低いことから、熱
膨張差による歪みが大きくなる。よって、上記接合部分
における抵抗値が上昇し、上記接合部分が断線する原因
になっていた。
【０００８】又、従来の半導体チップ実装用基板４で
は、ソルダーレジスト９が半導体チップ１の端面１ｂの
近傍に設けられることから、封止樹脂８のフィレットが
十分形成されないという問題や、ソルダーレジスト９上
における封止樹脂８の密着強度が弱いために、封止樹脂
８とソルダーレジスト９との接合界面が環境試験を行っ
た際に剥離するという品質上極めて重大な問題を有して
いた。
【０００９】さらに又、封止樹脂８による封止後の封止
検査時において、従来の実装方法では、封止樹脂８の注
入口がわかりにくいことから、自動検査機による封止樹
脂８の注入口の認識や封止樹脂８のフィレット形成検査
に時間がかかり、生産性が極めて悪いという欠点があっ
た。
【００１０】又、ＳＭＴ対応のリードレスの半導体チッ
プと従来のリード部品とが混在している場合には、ＳＭ
Ｔを最初に施すために、半導体チップ実装用基板４の加
熱処理により半導体チップ実装用基板４が反り、上記接
合部分の接合抵抗が上昇する、又、ごみの付着やフラッ
クスの残渣で上記接合部分の信頼性の低下も生じ、品質
上極めて重要な課題であり、さらに上記ごみ等の洗浄と
いう工程も増え、生産性が悪くなりコストも上昇すると
いう問題点もある。
【００１１】本発明は、このような問題点を解決するた
めになされたもので、半導体チップを高品質にて実装可
能であり高生産性を達成可能な半導体チップ実装用基
板、及び該半導体チップ実装用基板への半導体チップの
実装方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の第１態様におけ
る半導体チップ実装用基板は、接合ランドが形成され該
接合ランドと半導体チップの回路形成面に形成された電
極とがフリップチップ方法にて電気的に接続される半導
体チップ取付面と、該半導体チップ取付面に対向し回路
基板に電気的に接続される回路基板取付面とを有する半
導体チップ実装用基板であって、上記半導体チップ取付
面には、さらに、上記回路形成面に形成された当該半導
体チップの機能に無関係な非動作電極に接合材を介して
接続され上記半導体チップと当該半導体チップ実装用基
板との接続強度を増加させる強度確保用ランドを備えた
ことを特徴とする。
【００１３】本発明の第２態様における、半導体チップ
実装用基板への半導体チップの実装方法は、接合ランド
が形成された半導体チップ取付面と該半導体チップ取付
面に対向し回路基板に電気的に接続される回路基板取付
面とを有する半導体チップ実装用基板への半導体チップ
の実装方法であって、上記半導体チップの回路形成面と
上記半導体チップ取付面とを対向させた後、上記回路形
成面に形成された電極と上記接合ランドと、及び上記回
路形成面に形成され当該半導体チップの機能に無関係な
非動作電極と半導体チップ実装用基板への半導体チップ
の接続強度を増加させる強度確保用ランドとを接合材を
介してフリップチップ方法にて電気的に接続することを
備えたことを特徴とする。
【００１４】
【発明の実施の形態】本発明の一実施形態である半導体
チップ実装用基板、及び該半導体チップ実装用基板への
半導体チップの実装方法について、図を参照しながら以
下に説明する。尚、各図において、同じ構成部分、又は
同様の機能を果たす部分については同じ符号を付してい
る。まず、半導体チップ実装用基板について説明する。
図１は、上述した図６に対応する図であり、図１に示す
I−I線における断面を図２に示し、図１に示すII−II線
における断面を図３に示す。半導体チップ１の回路形成
面１ａには、従来より例えば半導体チップ単体の試験用
の電極であって実装後においては当該半導体チップ１の
機能上無関係となる非動作電極１０５が存在する。尚、
このような既製の非動作電極１０５が全く存在しない場
合やその数が不足したり、又は所望の場所に存在しない
ような場合には、半導体チップ１の機能上必要である電
極１３の形成工程にて電極１３と同じ材料を用いて非動
作電極１０５を形成してもよい。このような非動作電極
１０５に対応して半導体チップ実装用基板１０４の半導
体チップ取付面４ａには、当該半導体チップ実装用基板
１０４が実装される回路基板上の配線とは電気的に非接
続である強度確保用ランド１０３を形成する。強度確保
用ランド１０３は、図１に示すように短冊形状でありそ
の幅寸法ｗ１は本実施形態では５０μｍである。尚、半
導体チップ１に形成された電極端子１３及び非動作電極
１０５の配置間隔も上述した場合と同じ１２０μｍであ
る。
【００１５】このように構成される半導体チップ実装用
基板１０４と半導体チップ１とは、半導体チップ１の回
路形成面１ａに形成され当該半導体チップ１が機能する
ために必要な電極端子１３と、該電極端子１３に対応し
て半導体チップ実装用基板１０４の半導体チップ取付面
４ａに形成され上記回路基板上の配線に電気的に接続さ
れる接合ランド１０２とがバンプ６を介して接合材７に
て接合されるように、非動作電極１０５と強度確保用ラ
ンド１０３とについても、バンプ６を介して接合材７に
て接合する。尚、バンプ６は、図７を参照して上述した
ものと同じものを使用する。
【００１６】このようにして、半導体チップ１と半導体
チップ実装用基板１０４との接合箇所を増やすことで、
両者の接合強度を増すことができる。よって、半導体チ
ップ実装用基板１０４の熱膨張係数が半導体チップ１の
材料であるシリコンの熱膨張係数よりも大きい場合であ
っても、例えば接合材７を硬化させるために硬化温度１
２０℃を２時間作用させた場合に生じる熱応力が電極端
子１３と接合ランド１０２との接合部分へ与える影響を
軽減することができる。したがって、本実施形態の半導
体チップ実装用基板１０４は、半導体チップ１を高品質
にて実装することができ、それにより高生産性を達成す
ることができる。又、半導体チップ実装用基板１０４の
材料は、従来通り樹脂材を使用することから、安価に製
造することもできる。
【００１７】さらに、半導体チップ実装用基板１０４の
半導体チップ取付面４ａに形成された接合ランド１０２
及び強度確保用ランド１０３は、図３に示すように、接
合ランド１０２及び強度確保用ランド１０３と、バンプ
６との接触点６ａから半導体チップ１の中央部１０７側
へ従来に比べて長く延在させている。即ち、図８を参照
し説明したように、接合ランド２は、従来、バンプ６と
接合ランド２との接触点６ｃから半導体チップ１の中央
部側へ３５μｍ（＝Ｌ２）の長さにて延在していた。こ
れに対して、本実施形態では、図３に示すように接触点
６ｃから接合ランド１０２及び強度確保用ランド１０３
の端部までの長さを約８５μｍとした。このように接触
点６ｃから接合ランド１０２及び強度確保用ランド１０
３の端部までの長さを従来に比べて長くすることで、図
３に寸法Ｌｆ１にて示すように、接合材７のフィレット
が接合ランド１０２及び強度確保用ランド１０３の長さ
方向に広がることができる。よって、接合ランド１０２
及び強度確保用ランド１０３の幅寸法ｗ１は従来と同じ
値であっても、接合材７が接合ランド１０２及び強度確
保用ランド１０３の幅寸法ｗ１を越えて半導体チップ取
付面４ａに広がってフィレットを形成することを防ぐこ
とができ、接合材７の幅寸法ｗｆ１を接合ランド１０２
及び強度確保用ランド１０３の幅寸法ｗ１以下とするこ
とができる。尚、上記寸法Ｌｆ１は約５０μｍである。
よって、半導体チップ１の電極端子１３がその配置間隔
を非常に狭くして形成されるような場合であっても、半
導体チップ取付面４ａに形成された、隣接する接合ラン
ド１０２間で短絡や絶縁抵抗の劣化の発生を防ぐことが
でき、かつ十分なフィレットを形成することができる。
したがって、本実施形態の半導体チップ実装用基板１０
４は半導体チップ１を高品質にて実装することができ、
それにより高生産性を達成することができる。
【００１８】次に、より高品質にて半導体チップ１の実
装を可能とするために行った、半導体チップ実装用基板
１０４の材質の改良について説明する。図１１〜図１３
を参照して上述したように、従来の半導体チップ実装用
基板４におけるガラス転移点は、１１５〜１２０℃であ
り接合材７や封止樹脂８を硬化させる際の温度である１
２０℃よりも低いことから、上述の問題点が生じてい
た。そこで、本実施形態における半導体チップ実装用基
板１０４では、ガラス転移点が１７０℃の材質のガラス
エポキシ樹脂を使用した。尚、熱膨張係数は従来と同様
の１３ｐｐｍである。このような半導体チップ実装用基
板１０４を使用することで、接合材７や封止樹脂８の硬
化温度よりも半導体チップ実装用基板１０４のガラス転
移点が高いことから、接合材７や封止樹脂８の硬化時に
おける熱膨張率の差を小さくすることができ、反りを実
測１００μｍ／１００ｍｍとすることができる。よっ
て、バンプとランドとの接合部分へ作用する応力を小さ
くすることができ、接合の信頼性の向上を図ることがで
きる。
【００１９】又、本実施形態では、半導体チップ実装用
基板１０４を回路基板へＳＭＴ実装する前に半導体チッ
プ１を半導体チップ実装用基板１０４に実装し封止する
方法を採る。このような工程を採ることで、従来のよう
に熱変形した半導体チップ実装用基板に半導体チップを
実装することがないので、上記接合部分の品質を向上さ
せることができる。又、上記ＳＭＴ実装前に、半導体チ
ップ１の実装及び封止を行うので、半導体チップ１への
ごみの付着やフラックスの残渣がなく、上記接合部分の
信頼性が向上し、又、洗浄工程を行う必要もない。よっ
て、生産性が向上し、コストの低減を図ることができ
る。
【００２０】さらに又、本実施形態の半導体チップ実装
用基板１０４では、半導体チップ実装用基板１０４の半
導体チップ取付面４ａへのソルダーレジストの配置位置
を工夫している。即ち、図４に示すように、半導体チッ
プ１が上記半導体チップ取付面４ａに接合され、封止樹
脂８を半導体チップ１と半導体チップ実装用基板１０４
との間に設ける。又、ソルダーレジスト９は、半導体チ
ップ１の端面１ｂが半導体チップ取付面４ａに投影され
た位置１０８から反半導体チップ側へ寸法ｒ１にて離れ
た半導体チップ取付面４ａの部分１０９に形成する。上
記寸法ｒ１は、半導体チップ取付面４ａと半導体チップ
１との間隙ｄ２、及び半導体チップ１の厚さｄ１の和以
上の寸法である。又、封止樹脂８はディスペンサにより
注入されるが、半導体チップ取付面４ａには、封止樹脂
８の注入を始める位置を示す注入開始マーク１１を形成
した。図５には、一つの半導体チップ実装用基板上に複
数の半導体チップ１を実装したＭＣＭ（マルチチップモ
ジュール）１０を示すが、各半導体チップ１毎に表示さ
れた注入開始マーク１１から矢印１２に沿って封止樹脂
８がそれぞれ注入される。
【００２１】このように、ソルダーレジスト９を適切な
位置に設けることで、封止樹脂８のフィレットが半導体
チップ１の上面から形成され、ソルダーレジスト９に乗
り上げることがなく、十分な封止樹脂８のフィレットを
形成することができ品質の信頼性を向上できる。又、封
止樹脂８の注入開始位置を認識可能な注入開始マーク１
１を設けたので、封止樹脂８の注入開始位置や注入方向
を明確に認識することができる。よって、封止検査時に
は、自動検査機によるフィレット形成検査を短時間で行
うことができ、生産性を向上させることができる。
【００２２】
【発明の効果】以上詳述したように本発明の第１態様の
半導体チップ実装用基板、及び第２態様の半導体チップ
の実装方法によれば、半導体チップ実装用基板上の接合
ランドと半導体チップ上の電極との接合に加え、さら
に、半導体チップ上の非動作電極と接合する強度確保用
ランドを半導体チップ実装用基板上に設けこれらを接合
したことから、半導体チップと半導体チップ実装用基板
との接合箇所を増し、両者の接合強度を増すことができ
る。よって、例えば半導体チップと半導体チップ実装用
基板との熱膨張率の差に起因する応力が電極と接合ラン
ドとの接合部分へ与える影響を軽減することができる。
したがって、上記半導体チップ実装用基板は半導体チッ
プを高品質にて実装することができ、それにより高生産
性を達成することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の半導体チップ実装用基
板に半導体チップを実装した状態の平面図である。
【図２】 図１に示すI−I線における断面図である。
【図３】 図１に示すII−II線における断面図である。
【図４】 本発明の一実施形態の半導体チップ実装用基
板において封止樹脂を注入する位置を示した図である。
【図５】 本発明の一実施形態の半導体チップ実装用基
板において封止樹脂の注入開始位置及び注入方向を示す
図である。
【図６】 従来の半導体チップ実装用基板に半導体チッ
プを実装した状態の平面図である。
【図７】 図６に示すIII−III線における断面図であ
る。
【図８】 図６に示すIV−IV線における断面図である。
【図９】 従来の半導体チップ実装用基板において封止
樹脂を設けた状態を示す図である。
【図１０】 従来の半導体チップ実装用基板において封
止樹脂の注入方向を示す図である。
【図１１】 半導体チップ実装用基板の温度と熱膨張変
位量との関係を示すグラフである。
【図１２】 接合材の硬化工程による半導体チップ実装
用基板の変形を示す図である。
【図１３】 封止樹脂の硬化工程による半導体チップ実
装用基板の変形を示す図である。
【符号の説明】
１…半導体チップ、２…接合ランド、４ａ…半導体チッ
プ取付面、６…バンプ、７…接合材、８…封止樹脂、９
…ソルダーレジスト、１１…注入開始マーク、１３…電
極端子、１０３…強度確保用ランド、１０４…半導体チ
ップ実装用基板、１０５…非動作電極、１０６…接触
点、１０７…中央部、１０８…投影位置、１０９…部
分。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 接合ランド（２）が形成され該接合ラン
    ドと半導体チップ（１）の回路形成面（１ａ）に形成さ
    れた電極（１３）とがフリップチップ方法にて電気的に
    接続される半導体チップ取付面（４ａ）と、該半導体チ
    ップ取付面に対向し回路基板に電気的に接続される回路
    基板取付面（４ｂ）とを有する半導体チップ実装用基板
    であって、 上記半導体チップ取付面には、さらに、上記回路形成面
    に形成された当該半導体チップの機能に無関係な非動作
    電極（１０５）に接合材（７）を介して接続され上記半
    導体チップと当該半導体チップ実装用基板との接続強度
    を増加させる強度確保用ランド（１０３）を備えたこと
    を特徴とする半導体チップ実装用基板。
  2. 【請求項２】 上記半導体チップにおける上記電極及び
    上記非動作電極にはバンプ（６）が形成され該バンプを
    介して上記接合材にて上記電極と上記ランドとの電気的
    接続、及び上記非動作電極と上記強度確保用ランドとの
    電気的接続がなされる、請求項１記載の半導体チップ実
    装用基板。
  3. 【請求項３】 上記半導体チップ取付面に形成された上
    記ランド及び強度確保用ランドは、実装された半導体チ
    ップに対して放射状に延在する短冊形状であり、上記接
    合材が短冊形状のランドの幅寸法を越えて上記半導体チ
    ップ取付面に広がることを防止できる長さにて、上記バ
    ンプとの接触点（１０６）から半導体チップ中央部（１
    ０７）側へ長さ方向に延在する、請求項２記載の半導体
    チップ実装用基板。
  4. 【請求項４】 上記半導体チップ実装用基板は、シリコ
    ンの熱膨張係数以上の熱膨張係数を有する材料を含有す
    る、請求項１ないし３のいずれかに記載の半導体チップ
    実装用基板。
  5. 【請求項５】 上記半導体チップ実装用基板は、上記接
    合材の乾燥、硬化温度を越えるガラス転移点を有する、
    請求項１ないし４のいずれかに記載の半導体チップ実装
    用基板。
  6. 【請求項６】 上記半導体チップを上記半導体チップ実
    装用基板へ実装した後、上記半導体チップと上記半導体
    チップ実装用基板との間に封止樹脂（８）が設けられ、
    上記半導体チップ実装用基板は、上記封止樹脂の硬化温
    度を越えるガラス転移点を有する、請求項１ないし５の
    いずれかに記載の半導体チップ実装用基板。
  7. 【請求項７】 上記非動作電極は、上記半導体チップの
    回路形成面に形成される上記電極と同じ材料であり上記
    電極の形成工程にて形成される、請求項１ないし６のい
    ずれかに記載の半導体チップ実装用基板。
  8. 【請求項８】 接合ランド（２）が形成された半導体チ
    ップ取付面（４ａ）と該半導体チップ取付面に対向し回
    路基板に電気的に接続される回路基板取付面（４ｂ）と
    を有する半導体チップ実装用基板への半導体チップ
    （１）の実装方法であって、 上記半導体チップの回路形成面（１ａ）と上記半導体チ
    ップ取付面とを対向させた後、 上記回路形成面に形成された電極（１３）と上記接合ラ
    ンドと、及び上記回路形成面に形成され当該半導体チッ
    プの機能に無関係な非動作電極（１０５）と半導体チッ
    プ実装用基板への半導体チップの接続強度を増加させる
    強度確保用ランドとを接合材（７）を介してフリップチ
    ップ方法にて電気的に接続することを備えたことを特徴
    とする半導体チップ実装用基板への半導体チップの実装
    方法。
  9. 【請求項９】 上記半導体チップ実装用基板への上記半
    導体チップの実装後、 上記半導体チップの厚み方向に沿って延在する半導体チ
    ップの側面が上記半導体チップ取付面に投影された位置
    （１０８）から反半導体チップ側へ、上記半導体チップ
    の厚さ寸法と、上記半導体チップ取付面から上記回路形
    成面までの寸法とを加えた長さ以上離れた上記半導体チ
    ップ取付面上の部分（１０９）にソルダーレジスト
    （９）を形成した、請求項８記載の半導体チップの実装
    方法。
  10. 【請求項１０】 上記半導体チップと上記半導体チップ
    実装用基板との間に封止樹脂（８）を設ける場合、上記
    封止樹脂注入開始位置を認識可能とする注入開始マーク
    （１１）を上記半導体チップ取付面に付した、請求項８
    又は９記載の半導体チップの実装方法。
  11. 【請求項１１】 上記半導体チップ実装用基板は、シリ
    コンの熱膨張係数以上の熱膨張係数を有する材料を含有
    し、かつ上記接合材の乾燥、硬化温度を越えるガラス転
    移点を有し、かつ上記半導体チップ実装用基板への上記
    半導体チップの実装後、上記半導体チップと上記半導体
    チップ実装用基板との間に封止樹脂が設けられて上記封
    止樹脂の硬化温度を越えるガラス転移点を有する、請求
    項８ないし１０のいずれかに記載の半導体チップの実装
    方法。
  12. 【請求項１２】 上記封止樹脂を設けた後、上記半導体
    チップ実装用基板は上記回路基板へ半田にてＳＭＴ実装
    が行なわれる、請求項１１記載の半導体チップの実装方
    法。
JP8190505A 1996-07-19 1996-07-19 半導体チップ実装用基板、及び半導体チップの実装方法 Pending JPH1041615A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8190505A JPH1041615A (ja) 1996-07-19 1996-07-19 半導体チップ実装用基板、及び半導体チップの実装方法
US08/897,085 US6061248A (en) 1996-07-19 1997-07-18 Semiconductor chip-mounting board providing a high bonding strength with a semiconductor chip mounted thereon
CN97117455A CN1126167C (zh) 1996-07-19 1997-07-19 半导体芯片贴装板及贴片方法
US09/417,307 US6566165B1 (en) 1996-07-19 1999-10-13 Method for mounting a semiconductor chip to a semiconductor chip-mounting board
US10/361,605 US6787922B2 (en) 1996-07-19 2003-02-11 Semiconductor chip—mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8190505A JPH1041615A (ja) 1996-07-19 1996-07-19 半導体チップ実装用基板、及び半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JPH1041615A true JPH1041615A (ja) 1998-02-13

Family

ID=16259216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8190505A Pending JPH1041615A (ja) 1996-07-19 1996-07-19 半導体チップ実装用基板、及び半導体チップの実装方法

Country Status (3)

Country Link
US (3) US6061248A (ja)
JP (1) JPH1041615A (ja)
CN (1) CN1126167C (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
JP3849277B2 (ja) * 1998-01-26 2006-11-22 ソニー株式会社 半導体装置
KR100510387B1 (ko) * 1998-07-01 2005-08-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6528890B1 (en) * 1998-12-01 2003-03-04 Micron Technology, Inc. Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
US6546620B1 (en) 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
CN2706865Y (zh) * 2004-05-13 2005-06-29 鸿富锦精密工业（深圳）有限公司 散热器扣具
EP1769531A2 (en) * 2004-07-13 2007-04-04 Koninklijke Philips Electronics N.V. Assembly and method of placing the assembly on an external board
JP2007116039A (ja) * 2005-10-24 2007-05-10 Alps Electric Co Ltd 回路基板
US8592256B2 (en) * 2007-02-16 2013-11-26 Sumitomo Bakelite Co., Ltd. Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
US8581113B2 (en) 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
JP5599276B2 (ja) * 2010-09-24 2014-10-01 新光電気工業株式会社 半導体素子、半導体素子実装体及び半導体素子の製造方法
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
JP6626349B2 (ja) * 2016-01-20 2019-12-25 ローム株式会社 半導体集積回路装置およびその製造方法
CN106132086A (zh) * 2016-07-08 2016-11-16 广东小天才科技有限公司 一种电路板结构及电子元件焊接方法
FR3080972B1 (fr) * 2018-05-07 2021-12-31 Continental Automotive France Procede d'assemblage d'un composant sur une carte de circuit imprime par collage

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
JPS5853837A (ja) * 1981-09-25 1983-03-30 Sharp Corp 電子回路部品の接続方法
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
US5326794A (en) * 1990-05-08 1994-07-05 Industrial Technology Research Institute Barbituric acid-modified bismaleimide with diamine and polyisocyanate-modified epoxy resin
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
JPH05259626A (ja) * 1992-03-16 1993-10-08 Matsushita Electric Ind Co Ltd プリント配線板への部品実装方法
US5269453A (en) * 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
JP3194159B2 (ja) * 1992-04-20 2001-07-30 カシオ計算機株式会社 半導体装置およびその製造方法
US5576362A (en) * 1992-04-20 1996-11-19 Denki Kagaku Kogyo Kabushiki Kaisha Insulating material and a circuit substrate in use thereof
JP2652107B2 (ja) * 1992-06-18 1997-09-10 セイコーエプソン株式会社 電気的接続構造
AU5143693A (en) * 1992-06-19 1994-01-24 Motorola, Inc. Self-aligning electrical contact array
EP0620594A3 (en) 1993-04-13 1995-01-18 Shinko Electric Ind Co Semiconductor device having connection pins.
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
JPH07153798A (ja) * 1993-11-30 1995-06-16 Sony Corp 半導体製造方法及び半導体製造装置
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices

Also Published As

Publication number Publication date
CN1181629A (zh) 1998-05-13
CN1126167C (zh) 2003-10-29
US6061248A (en) 2000-05-09
US20030116863A1 (en) 2003-06-26
US6787922B2 (en) 2004-09-07
US6566165B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
JPH1041615A (ja) 半導体チップ実装用基板、及び半導体チップの実装方法
US6780675B2 (en) Flip-chip technique for chip assembly
KR100227078B1 (ko) 반도체장치의 검사방법과 검사용 도전성 접착제
JPH03142847A (ja) 半導体集積回路装置
JPH04273451A (ja) 半導体装置
JP2000277649A (ja) 半導体装置及びその製造方法
JP3645511B2 (ja) 半導体装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP3332555B2 (ja) 半導体装置およびその製造方法
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2004247621A (ja) 半導体装置およびその製造方法
JP3450838B2 (ja) 電子部品の実装体の製造方法
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
JPH0778847A (ja) 半導体チップの実装方法
JPH0992651A (ja) 半導体素子およびその接続方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JP3234062B2 (ja) 半導体パッケージおよびその製造方法
JPH11224915A (ja) 半導体接続用基板
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JPH05243331A (ja) 半導体装置の実装方法
JP3915325B2 (ja) 半導体装置の製造方法
JP2551243B2 (ja) 半導体装置