JP3915325B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3915325B2 JP3915325B2 JP19054699A JP19054699A JP3915325B2 JP 3915325 B2 JP3915325 B2 JP 3915325B2 JP 19054699 A JP19054699 A JP 19054699A JP 19054699 A JP19054699 A JP 19054699A JP 3915325 B2 JP3915325 B2 JP 3915325B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- chip
- wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 29
- 239000011347 resin Substances 0.000 description 21
- 229920005989 resin Polymers 0.000 description 21
- 238000007789 sealing Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229920005992 thermoplastic resin Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント回路基板上に実装される半導体装置およびその製造方法に関するものであり、特にチップとほぼ同じ大きさを有するチップ・サイズ・パッケージに用いられるものである。
【０００２】
【従来の技術】
従来、多端子のＩＣパッケージを小型化するものとして、半導体チップとほぼ同等あるいはわずかに大きいサイズのＣＳＰ（チップ・サイズ・パッケージ）がある。ＣＳＰはウエハから切り出したチップ毎にパッケージするものである。図４は従来構造における２種類のＣＳＰの構成を示しており、ＣＳＰの電極接合は一般的に図４（ａ）に示すワイヤボンディングあるいは図４（ｂ）に示すフリップチップなどにより行われる。
【０００３】
ワイヤボンディングによる電極接合を行うＣＳＰの製造工程は、次のように行われる。まず、ウエハをカットして形成した半導体チップＪ１ａを回路基板Ｊ２上にダイマウントし、チップ側電極Ｊ３と回路基板側電極Ｊ４とをＡｕワイヤによりボンディングして接続する。次にチップＪ１ａを封止するための樹脂Ｊ１０を塗布して硬化させる。最後に回路基板におけるチップ搭載側の反対側の外側電極Ｊ５上に突起電極Ｊ７を形成する。
【０００４】
また、フリップチップによる電極接合を行うＣＳＰの製造工程は、次のように行われる。まず、予めチップ側電極Ｊ３上に突起電極Ｊ３ａを形成したウエハをカットしてチップＪ１ａを形成し、突起電極Ｊ３ａと回路基板側電極Ｊ４とをはんだ付け等で接続することによりチップＪ１ａを回路基板Ｊ２に組み付ける。次に、チップＪ１ａを封止するための樹脂Ｊ１０をチップＪ１ａと回路基板Ｊ２との間に注入して硬化させる。最後に回路基板Ｊ２におけるチップ搭載側の反対側に突起電極Ｊ７を形成する。
【０００５】
以上のように、従来のＣＳＰではワイヤボンディング、フリップチップ等による電極接合と、樹脂によるチップ封止等が必要であり、組み付け工程が長くなり、パッケージコストが高くなるという問題があった。
【０００６】
また、ＣＳＰのコストダウンを目的として特開平９−８２８５０号公報および特開平１０−５０７７２号公報に記載されている半導体装置がある。しかしながら、特開平９−８２８５０号公報に記載されている半導体装置では、チップ上の表面電極から外部接続端子部までの配線形成工程とチップ表面を樹脂で封止する工程とが別になり、全体の工程が長くなるという問題がある。また、特開平１０−５０７７２号公報に記載されている半導体装置では、チップ上の表面電極から外側に伸びる外部接続端子をワイヤボンディングにより１つずつ形成しなければならず、ボンディング工程に時間がかかるという問題があった。
【０００７】
これに対し、特開平８−３３５６５３号公報において、チップ上の表面電極から外部接続端子までの配線形成とチップ表面の樹脂封止を同時に実施する半導体装置が記載されている。この半導体装置の構成を図５に示す。この半導体装置は、回路基板側電極Ｊ４上に突起電極Ｊ４ａを形成した補助配線板（回路基板）Ｊ２とチップ側電極Ｊ３を形成したチップＪ１ａとを熱融着性ポリイミド樹脂Ｊ１０を介して接着するように構成されている。これにより、チップ側電極Ｊ３と回路基板側電極Ｊ４と接続するとともに、熱融着性ポリイミド樹脂Ｊ１０によってチップＪ１ａと回路基板Ｊ２との間隙を封止するものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特開平８−３３５６５３号公報に記載された半導体装置は以下に述べるような問題がある。
【０００９】
すなわち、回路基板Ｊ２以外に樹脂封止のための熱融着性ポリイミド樹脂Ｊ１０が必要である。また、回路基板Ｊ２への半導体チップＪ１ａの接着が１チップ毎に行われるため、生産性が低い。さらに、回路基板側電極Ｊ４は突起電極により構成されるため、回路基板側電極Ｊ４をチップ側電極Ｊ３に接続する際、突起電極に高さバラツキがある場合には、低すぎる突起電極はチップ側電極に接続できなくなり、逆に高すぎる突起電極はチップ側電極との接続時につぶれて横に広がり、隣の突起電極にショートしてしまう場合がある。
【００１０】
本発明は、上記点に鑑み、製造コストが低減でき、かつ、信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【００１１】
本発明は、上記目的を達成するために、請求項１記載の発明では、一面に複数の平坦な第１の電極（３）が形成されたウエハ（１）と、一面に第１の電極（３）に対応する複数の平坦な第２の電極（４）が形成された回路基板（２）とを用意する工程と、第１の電極（３）と第２の電極（４）とが接触するとともに、半導体チップ（１ａ）の電極形成面における第１の電極（３）が形成されていない部分と回路基板（２）の電極形成面における第２の電極（４）が形成されていない部分とが接触するように、ウエハ（１）と回路基板（２）と接触させる工程と、ウエハ（１）と回路基板（２）とを加圧した後で加熱して、第１の電極（３）と第２の電極（４）とを接触、接着または接合させるとともに、半導体チップ（１ａ）の電極形成面における第１の電極（３）が形成されていない部分と回路基板（２）の電極形成面における第２の電極（４）が形成されていない部分とを接触または接着させることにより、ウエハ（１）と回路基板（２）とを接着させる工程と、接着工程の後、ウエハ（１）および回路基板（２）とを半導体チップ（１ａ）単位に切断する工程とを備えている。
【００１２】
このように第１の電極（３）および第２の電極（４）を平坦状に形成することにより、突起電極のように電極の高さバラツキが発生することを防止できる。これにより、電極の接続不良発生を防止することができる。また、回路基板（２）の電極が形成されていない樹脂部分によって半導体チップ（１ａ）の樹脂封止を行うことができる。従って、樹脂封止のため専用の樹脂材料を用いることなく、第１の電極（３）と第２の電極（４）との接合と半導体チップ（１ａ）の樹脂封止を同時に実施することが可能になる。
【００１３】
また、回路基板（２）は熱可塑性樹脂材料から形成され、半導体チップ（１ａ）と回路基板（２）は加圧された後で加熱されることによって接着されていることで、回路基板（２）の第２の電極（４）が形成されていない樹脂部分と半導体チップ（１ａ）の電極が形成されていない部分とを良好に接着することができる。なお、熱可塑性樹脂として、具体的にはポリイミドを用いることができる。
【００１５】
このように、回路基板（２）にチップ（１ａ）毎に組み付けるのではなく、ウエハ（１）毎に組み付け、その後チップ単位に切断することにより、生産性を向上させることができ、パッケージコストを下げることができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１７】
【発明の実施の形態】
以下、本発明を適用した実施形態について図に基づいて説明する。
【００１８】
まず、本実施形態における半導体装置の構成について図１に基づいて説明する。図１は半導体装置の概略構成を示す断面図である。なお、本実施形態における半導体装置はＣＳＰ（チップ・サイズ・パッケージ）タイプのものである。
【００１９】
半導体装置１０は半導体チップ１ａおよび回路基板２とから形成される。半導体チップ１ａはウエハをカットすることにより形成されるものであり、その一面には複数の第１の電極（チップ側電極）３が形成されている。また、回路基板２におけるチップ１ａが接着される面には、チップ側電極３に対応する複数の第２の電極（回路基板側電極）４が形成されている。チップ側電極３および回路基板側電極４ともにそれぞれが形成されている面に対して平坦になるように形成されている。
【００２０】
また、回路基板２におけるチップ接着側の反対側にも平坦な外側電極５が形成されおり、これらの回路基板側電極４および外側電極５を電気的に接続するための内部配線６が回路基板２内に形成されている。外側電極５にはマザーボードであるプリント基板に接続するための突起電極７が形成されている。
【００２１】
回路基板２は、例えば熱可塑性樹脂材料から形成される。本実施形態では、回路基板２はポリイミド樹脂から形成されている。なお、本実施形態においては、回路基板２の厚さを２００μｍとしている。チップ側電極３は例えばＡｌから形成され、回路基板側電極４は例えばＡｕから形成されている。
【００２２】
チップ１ａと回路基板２とは、チップ側電極３と回路基板側電極４とが対向するように接続されている。このとき、電極が形成されていないチップ１ａの表面と回路基板表面の樹脂とが直接接着されている。
【００２３】
次に、上記構成の半導体装置１０の製造方法を図２に基づいて説明する。図２は、本実施形態における半導体装置の製造工程を示している。
【００２４】
まず、図２（ａ）に示すように、チップ単位にカットしていない複数のチップ側電極３が形成されたウエハ１と、チップ側電極３に対応する回路基板側電極４が形成された回路基板２を用意する。
【００２５】
次に、図２（ｂ）に示すように、ウエハ１と回路基板２とを、互いの電極３、４の位置を合わせて接触させる。このとき、ウエハ１と回路基板２とは、電極同士が接触しているとともに、ウエハ表面の電極が形成されていない部分と回路基板表面の電極が形成されていない樹脂部分とが接触している。
【００２６】
次に、ウエハ１と回路基板２とを挟み込むようにして加圧する。この際、上記のように回路基板２の外側電極５は平坦に形成されているので、加圧作業を行いやすくなっている。そして、ウエハ１と回路基板２に圧力をかけた状態で加熱を行う。これによって、ウエハ内のチップ１ａのチップ側電極３と回路基板表面に形成された回路基板側電極４とが接続される。具体的には、本実施形態のようにチップ側電極３がＡｌもしくはＡｕであり、回路基板側電極４がＡｕであれば、ＡｌとＡｕもしくはＡｕ同士の固相拡散により電極同士の接続が形成される。また、チップ側電極３と回路基板側電極４はＡｌやＡｕ以外の金属でも可能であり、さらに少なくとも一方が導電性接着剤でも接続は可能となる。
【００２７】
回路基板２は熱可塑性樹脂から形成されていることから加熱によって軟化し、回路基板２の樹脂部分とチップ１ａ表面の保護膜とが接着される。本実施形態で回路基板２として用いているポリイミド樹脂等の有機物は官能基を有していることから、回路基板２を加熱する際に官能基がチップ表面の保護膜の原子に接近して接合状態を作り、化学的な結合が得やすくなると考えられる。このように、回路基板２とチップ１ａとを接着することにより、チップ表面を樹脂で覆うことになり、電極接続と同時に樹脂によるチップ封止を実施することができる。
【００２８】
このとき、室温ではウエハ１上のチップ側電極３と回路基板２上の回路基板側電極４との位置合わせができていても、加熱した後ではウエハ１と回路基板２とは線膨張係数が異なるので、チップ側電極３と回路基板側電極４との位置ずれが発生してしまう。これに対して、本実施形態では室温でウエハ１と回路基板２を挟み込んで加圧した後に加熱することにより、お互いの熱による変位の差による位置ずれを問題ないレベルに抑えている。
【００２９】
さらに通常、回路基板２には反りなどによる変形が発生しており、回路基板２上に形成した平坦な電極４の位置が上下にばらつくことがある。これについても、ウエハ１と回路基板２を挟み込んで加圧し、この後に加熱することで回路基板２を軟らかくして、反りなどの変形をなくすことができ、チップ側電極３と回路基板側電極４との良好な接続を得ることができる。
【００３０】
以上の工程における加熱温度は１００〜３００℃で、特に望ましくは１５０〜２５０℃であり、加圧時間は３０秒〜３０分であり、加圧力は５〜５０ｋｇ／ｃｍ2程度である。
【００３１】
この後、図２（ｃ）に示すように、マザーボードであるプリント基板への接続のために必要であれば、ウエハ１を接着しない回路基板側の外側電極５上にハンダバンプからなる突起電極７を形成する。この突起電極７は例えばハンダボールを用いて形成する。
【００３２】
上記各工程終了後、図２（ｄ）に示すように、ウエハ１をチップ単位（図２（ｄ）中の破線）でカットすることにより、複数のＣＳＰタイプの半導体装置１０を得ることができる。
【００３３】
以上のように、本実施形態の半導体装置によれば、ウエハから切り出したチップ単位で回路基板に組み付けるのではなく、ウエハ単位で組み付けを行うので、半導体装置製造における生産性を向上させることができ、パッケージコストを低減させることができる。
【００３４】
また、チップ側電極および回路基板側電極を、突起電極でなく平坦な電極として形成することにより、電極の高さバラツキによる接続不具合をなくすことができる。
【００３５】
さらに、電極が形成されていないチップ表面と回路基板表面の樹脂部とを接着することにより、電極接続と同時にチップの樹脂封止を実現できるため、樹脂封止のための樹脂材料が不要となる。
【００３６】
ところで、上述の特開平８−３３５６５３号公報に記載された半導体装置では、チップを接着する回路基板の厚さが５０〜１５０μｍと薄く形成されている。このため、回路基板におけるチップ接着側の反対側に形成された突起電極を介して、例えばハンダ付け等でマザーボードであるプリント基板に接続する際、プリント基板とチップ（Ｓｉ）との線膨張係数の差が大きすぎて冷熱サイクルが加わると回路基板の電極とプリント基板の電極とを接続しているハンダ接続部にクラックが入ってオープンに至るという不具合があった。
【００３７】
これに対し、本実施形態ではチップとプリント基板との間に位置することになる回路基板の厚さを２００μｍ以上としている。このようにすることで、チップとマザーボードであるプリント基板との線膨張係数の差によって上記のハンダ接合部に発生する歪みを軽減することができる。
【００３８】
次に、チップ１ａのチップ側電極３の配置、および回路基板２のチップ接着側の反対側に形成された外側電極５の配置を図３に基づいて説明する。図３（ａ）はチップ側電極３の配置を示すチップ１ａの底面図であり、図３（ｂ）は外側電極５の配置を示す回路基板２の底面図である。
【００３９】
ウエハ１内のチップ１ａ上のチップ側電極３は、通常、図３（ａ）に示すようにチップ１ａの外周縁部に配置されており、この電極ピッチは通常１００〜１５０μｍである。これに対して、本実施形態における回路基板２におけるチップ１ａを接着していない側の外側電極５は、図３（ｂ）に示すように面配置されている。このため、外側電極５のピッチをチップ側電極３のピッチより大きくすることができ、例えば３００μｍ以上の電極ピッチを確保することも可能である。
【００４０】
これにより、ウエハレベルバーンインに使用するプロービング治具のピッチも従来の１００〜１５０μｍより大きくすることができる。これにより、特殊なプロービング治具が不要となり、プロービング治具のコストダウンが可能になる。
【００４１】
また、マザーボード上に半導体装置を接続する電極のピッチも長くすることができるため、マザーボードとしてファインラインが形成された高価なビルドアップ基板を用いる必要がなくなり、コストダウンにつながる。
（他の実施形態）
なお、本実施形態ではチップ１ａのチップ側電極３および回路基板２の回路基板側電極４を、それぞれが形成された面に対して平坦になるように構成したが、これに限らず、チップ側電極と回路基板側電極とが接触する同時に、電極が形成されていない部分も接触するように構成すればよい。例えば、チップ側電極３を凹形状に形成し、回路基板側電極４をチップ側電極３に対応する凸形状に形成してもよい。
【図面の簡単な説明】
【図１】実施形態の半導体装置の全体構成を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す工程図である。
【図３】（ａ）はチップ側電極の配置を示す半導体チップの底面図であり、（ｂ）は外側電極の配置を示す回路基板の底面図である。
【図４】従来技術の半導体装置の構成を示す断面図である。
【図５】従来技術の半導体装置の構成を示す断面図である。
【符号の説明】
１…ウエハ、１ａ…半導体チップ、２…回路基板、３…第１の電極（チップ側電極）、４…第２の電極（回路基板側電極）。
【発明の属する技術分野】
本発明は、プリント回路基板上に実装される半導体装置およびその製造方法に関するものであり、特にチップとほぼ同じ大きさを有するチップ・サイズ・パッケージに用いられるものである。
【０００２】
【従来の技術】
従来、多端子のＩＣパッケージを小型化するものとして、半導体チップとほぼ同等あるいはわずかに大きいサイズのＣＳＰ（チップ・サイズ・パッケージ）がある。ＣＳＰはウエハから切り出したチップ毎にパッケージするものである。図４は従来構造における２種類のＣＳＰの構成を示しており、ＣＳＰの電極接合は一般的に図４（ａ）に示すワイヤボンディングあるいは図４（ｂ）に示すフリップチップなどにより行われる。
【０００３】
ワイヤボンディングによる電極接合を行うＣＳＰの製造工程は、次のように行われる。まず、ウエハをカットして形成した半導体チップＪ１ａを回路基板Ｊ２上にダイマウントし、チップ側電極Ｊ３と回路基板側電極Ｊ４とをＡｕワイヤによりボンディングして接続する。次にチップＪ１ａを封止するための樹脂Ｊ１０を塗布して硬化させる。最後に回路基板におけるチップ搭載側の反対側の外側電極Ｊ５上に突起電極Ｊ７を形成する。
【０００４】
また、フリップチップによる電極接合を行うＣＳＰの製造工程は、次のように行われる。まず、予めチップ側電極Ｊ３上に突起電極Ｊ３ａを形成したウエハをカットしてチップＪ１ａを形成し、突起電極Ｊ３ａと回路基板側電極Ｊ４とをはんだ付け等で接続することによりチップＪ１ａを回路基板Ｊ２に組み付ける。次に、チップＪ１ａを封止するための樹脂Ｊ１０をチップＪ１ａと回路基板Ｊ２との間に注入して硬化させる。最後に回路基板Ｊ２におけるチップ搭載側の反対側に突起電極Ｊ７を形成する。
【０００５】
以上のように、従来のＣＳＰではワイヤボンディング、フリップチップ等による電極接合と、樹脂によるチップ封止等が必要であり、組み付け工程が長くなり、パッケージコストが高くなるという問題があった。
【０００６】
また、ＣＳＰのコストダウンを目的として特開平９−８２８５０号公報および特開平１０−５０７７２号公報に記載されている半導体装置がある。しかしながら、特開平９−８２８５０号公報に記載されている半導体装置では、チップ上の表面電極から外部接続端子部までの配線形成工程とチップ表面を樹脂で封止する工程とが別になり、全体の工程が長くなるという問題がある。また、特開平１０−５０７７２号公報に記載されている半導体装置では、チップ上の表面電極から外側に伸びる外部接続端子をワイヤボンディングにより１つずつ形成しなければならず、ボンディング工程に時間がかかるという問題があった。
【０００７】
これに対し、特開平８−３３５６５３号公報において、チップ上の表面電極から外部接続端子までの配線形成とチップ表面の樹脂封止を同時に実施する半導体装置が記載されている。この半導体装置の構成を図５に示す。この半導体装置は、回路基板側電極Ｊ４上に突起電極Ｊ４ａを形成した補助配線板（回路基板）Ｊ２とチップ側電極Ｊ３を形成したチップＪ１ａとを熱融着性ポリイミド樹脂Ｊ１０を介して接着するように構成されている。これにより、チップ側電極Ｊ３と回路基板側電極Ｊ４と接続するとともに、熱融着性ポリイミド樹脂Ｊ１０によってチップＪ１ａと回路基板Ｊ２との間隙を封止するものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特開平８−３３５６５３号公報に記載された半導体装置は以下に述べるような問題がある。
【０００９】
すなわち、回路基板Ｊ２以外に樹脂封止のための熱融着性ポリイミド樹脂Ｊ１０が必要である。また、回路基板Ｊ２への半導体チップＪ１ａの接着が１チップ毎に行われるため、生産性が低い。さらに、回路基板側電極Ｊ４は突起電極により構成されるため、回路基板側電極Ｊ４をチップ側電極Ｊ３に接続する際、突起電極に高さバラツキがある場合には、低すぎる突起電極はチップ側電極に接続できなくなり、逆に高すぎる突起電極はチップ側電極との接続時につぶれて横に広がり、隣の突起電極にショートしてしまう場合がある。
【００１０】
本発明は、上記点に鑑み、製造コストが低減でき、かつ、信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【００１１】
本発明は、上記目的を達成するために、請求項１記載の発明では、一面に複数の平坦な第１の電極（３）が形成されたウエハ（１）と、一面に第１の電極（３）に対応する複数の平坦な第２の電極（４）が形成された回路基板（２）とを用意する工程と、第１の電極（３）と第２の電極（４）とが接触するとともに、半導体チップ（１ａ）の電極形成面における第１の電極（３）が形成されていない部分と回路基板（２）の電極形成面における第２の電極（４）が形成されていない部分とが接触するように、ウエハ（１）と回路基板（２）と接触させる工程と、ウエハ（１）と回路基板（２）とを加圧した後で加熱して、第１の電極（３）と第２の電極（４）とを接触、接着または接合させるとともに、半導体チップ（１ａ）の電極形成面における第１の電極（３）が形成されていない部分と回路基板（２）の電極形成面における第２の電極（４）が形成されていない部分とを接触または接着させることにより、ウエハ（１）と回路基板（２）とを接着させる工程と、接着工程の後、ウエハ（１）および回路基板（２）とを半導体チップ（１ａ）単位に切断する工程とを備えている。
【００１２】
このように第１の電極（３）および第２の電極（４）を平坦状に形成することにより、突起電極のように電極の高さバラツキが発生することを防止できる。これにより、電極の接続不良発生を防止することができる。また、回路基板（２）の電極が形成されていない樹脂部分によって半導体チップ（１ａ）の樹脂封止を行うことができる。従って、樹脂封止のため専用の樹脂材料を用いることなく、第１の電極（３）と第２の電極（４）との接合と半導体チップ（１ａ）の樹脂封止を同時に実施することが可能になる。
【００１３】
また、回路基板（２）は熱可塑性樹脂材料から形成され、半導体チップ（１ａ）と回路基板（２）は加圧された後で加熱されることによって接着されていることで、回路基板（２）の第２の電極（４）が形成されていない樹脂部分と半導体チップ（１ａ）の電極が形成されていない部分とを良好に接着することができる。なお、熱可塑性樹脂として、具体的にはポリイミドを用いることができる。
【００１５】
このように、回路基板（２）にチップ（１ａ）毎に組み付けるのではなく、ウエハ（１）毎に組み付け、その後チップ単位に切断することにより、生産性を向上させることができ、パッケージコストを下げることができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１７】
【発明の実施の形態】
以下、本発明を適用した実施形態について図に基づいて説明する。
【００１８】
まず、本実施形態における半導体装置の構成について図１に基づいて説明する。図１は半導体装置の概略構成を示す断面図である。なお、本実施形態における半導体装置はＣＳＰ（チップ・サイズ・パッケージ）タイプのものである。
【００１９】
半導体装置１０は半導体チップ１ａおよび回路基板２とから形成される。半導体チップ１ａはウエハをカットすることにより形成されるものであり、その一面には複数の第１の電極（チップ側電極）３が形成されている。また、回路基板２におけるチップ１ａが接着される面には、チップ側電極３に対応する複数の第２の電極（回路基板側電極）４が形成されている。チップ側電極３および回路基板側電極４ともにそれぞれが形成されている面に対して平坦になるように形成されている。
【００２０】
また、回路基板２におけるチップ接着側の反対側にも平坦な外側電極５が形成されおり、これらの回路基板側電極４および外側電極５を電気的に接続するための内部配線６が回路基板２内に形成されている。外側電極５にはマザーボードであるプリント基板に接続するための突起電極７が形成されている。
【００２１】
回路基板２は、例えば熱可塑性樹脂材料から形成される。本実施形態では、回路基板２はポリイミド樹脂から形成されている。なお、本実施形態においては、回路基板２の厚さを２００μｍとしている。チップ側電極３は例えばＡｌから形成され、回路基板側電極４は例えばＡｕから形成されている。
【００２２】
チップ１ａと回路基板２とは、チップ側電極３と回路基板側電極４とが対向するように接続されている。このとき、電極が形成されていないチップ１ａの表面と回路基板表面の樹脂とが直接接着されている。
【００２３】
次に、上記構成の半導体装置１０の製造方法を図２に基づいて説明する。図２は、本実施形態における半導体装置の製造工程を示している。
【００２４】
まず、図２（ａ）に示すように、チップ単位にカットしていない複数のチップ側電極３が形成されたウエハ１と、チップ側電極３に対応する回路基板側電極４が形成された回路基板２を用意する。
【００２５】
次に、図２（ｂ）に示すように、ウエハ１と回路基板２とを、互いの電極３、４の位置を合わせて接触させる。このとき、ウエハ１と回路基板２とは、電極同士が接触しているとともに、ウエハ表面の電極が形成されていない部分と回路基板表面の電極が形成されていない樹脂部分とが接触している。
【００２６】
次に、ウエハ１と回路基板２とを挟み込むようにして加圧する。この際、上記のように回路基板２の外側電極５は平坦に形成されているので、加圧作業を行いやすくなっている。そして、ウエハ１と回路基板２に圧力をかけた状態で加熱を行う。これによって、ウエハ内のチップ１ａのチップ側電極３と回路基板表面に形成された回路基板側電極４とが接続される。具体的には、本実施形態のようにチップ側電極３がＡｌもしくはＡｕであり、回路基板側電極４がＡｕであれば、ＡｌとＡｕもしくはＡｕ同士の固相拡散により電極同士の接続が形成される。また、チップ側電極３と回路基板側電極４はＡｌやＡｕ以外の金属でも可能であり、さらに少なくとも一方が導電性接着剤でも接続は可能となる。
【００２７】
回路基板２は熱可塑性樹脂から形成されていることから加熱によって軟化し、回路基板２の樹脂部分とチップ１ａ表面の保護膜とが接着される。本実施形態で回路基板２として用いているポリイミド樹脂等の有機物は官能基を有していることから、回路基板２を加熱する際に官能基がチップ表面の保護膜の原子に接近して接合状態を作り、化学的な結合が得やすくなると考えられる。このように、回路基板２とチップ１ａとを接着することにより、チップ表面を樹脂で覆うことになり、電極接続と同時に樹脂によるチップ封止を実施することができる。
【００２８】
このとき、室温ではウエハ１上のチップ側電極３と回路基板２上の回路基板側電極４との位置合わせができていても、加熱した後ではウエハ１と回路基板２とは線膨張係数が異なるので、チップ側電極３と回路基板側電極４との位置ずれが発生してしまう。これに対して、本実施形態では室温でウエハ１と回路基板２を挟み込んで加圧した後に加熱することにより、お互いの熱による変位の差による位置ずれを問題ないレベルに抑えている。
【００２９】
さらに通常、回路基板２には反りなどによる変形が発生しており、回路基板２上に形成した平坦な電極４の位置が上下にばらつくことがある。これについても、ウエハ１と回路基板２を挟み込んで加圧し、この後に加熱することで回路基板２を軟らかくして、反りなどの変形をなくすことができ、チップ側電極３と回路基板側電極４との良好な接続を得ることができる。
【００３０】
以上の工程における加熱温度は１００〜３００℃で、特に望ましくは１５０〜２５０℃であり、加圧時間は３０秒〜３０分であり、加圧力は５〜５０ｋｇ／ｃｍ2程度である。
【００３１】
この後、図２（ｃ）に示すように、マザーボードであるプリント基板への接続のために必要であれば、ウエハ１を接着しない回路基板側の外側電極５上にハンダバンプからなる突起電極７を形成する。この突起電極７は例えばハンダボールを用いて形成する。
【００３２】
上記各工程終了後、図２（ｄ）に示すように、ウエハ１をチップ単位（図２（ｄ）中の破線）でカットすることにより、複数のＣＳＰタイプの半導体装置１０を得ることができる。
【００３３】
以上のように、本実施形態の半導体装置によれば、ウエハから切り出したチップ単位で回路基板に組み付けるのではなく、ウエハ単位で組み付けを行うので、半導体装置製造における生産性を向上させることができ、パッケージコストを低減させることができる。
【００３４】
また、チップ側電極および回路基板側電極を、突起電極でなく平坦な電極として形成することにより、電極の高さバラツキによる接続不具合をなくすことができる。
【００３５】
さらに、電極が形成されていないチップ表面と回路基板表面の樹脂部とを接着することにより、電極接続と同時にチップの樹脂封止を実現できるため、樹脂封止のための樹脂材料が不要となる。
【００３６】
ところで、上述の特開平８−３３５６５３号公報に記載された半導体装置では、チップを接着する回路基板の厚さが５０〜１５０μｍと薄く形成されている。このため、回路基板におけるチップ接着側の反対側に形成された突起電極を介して、例えばハンダ付け等でマザーボードであるプリント基板に接続する際、プリント基板とチップ（Ｓｉ）との線膨張係数の差が大きすぎて冷熱サイクルが加わると回路基板の電極とプリント基板の電極とを接続しているハンダ接続部にクラックが入ってオープンに至るという不具合があった。
【００３７】
これに対し、本実施形態ではチップとプリント基板との間に位置することになる回路基板の厚さを２００μｍ以上としている。このようにすることで、チップとマザーボードであるプリント基板との線膨張係数の差によって上記のハンダ接合部に発生する歪みを軽減することができる。
【００３８】
次に、チップ１ａのチップ側電極３の配置、および回路基板２のチップ接着側の反対側に形成された外側電極５の配置を図３に基づいて説明する。図３（ａ）はチップ側電極３の配置を示すチップ１ａの底面図であり、図３（ｂ）は外側電極５の配置を示す回路基板２の底面図である。
【００３９】
ウエハ１内のチップ１ａ上のチップ側電極３は、通常、図３（ａ）に示すようにチップ１ａの外周縁部に配置されており、この電極ピッチは通常１００〜１５０μｍである。これに対して、本実施形態における回路基板２におけるチップ１ａを接着していない側の外側電極５は、図３（ｂ）に示すように面配置されている。このため、外側電極５のピッチをチップ側電極３のピッチより大きくすることができ、例えば３００μｍ以上の電極ピッチを確保することも可能である。
【００４０】
これにより、ウエハレベルバーンインに使用するプロービング治具のピッチも従来の１００〜１５０μｍより大きくすることができる。これにより、特殊なプロービング治具が不要となり、プロービング治具のコストダウンが可能になる。
【００４１】
また、マザーボード上に半導体装置を接続する電極のピッチも長くすることができるため、マザーボードとしてファインラインが形成された高価なビルドアップ基板を用いる必要がなくなり、コストダウンにつながる。
（他の実施形態）
なお、本実施形態ではチップ１ａのチップ側電極３および回路基板２の回路基板側電極４を、それぞれが形成された面に対して平坦になるように構成したが、これに限らず、チップ側電極と回路基板側電極とが接触する同時に、電極が形成されていない部分も接触するように構成すればよい。例えば、チップ側電極３を凹形状に形成し、回路基板側電極４をチップ側電極３に対応する凸形状に形成してもよい。
【図面の簡単な説明】
【図１】実施形態の半導体装置の全体構成を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す工程図である。
【図３】（ａ）はチップ側電極の配置を示す半導体チップの底面図であり、（ｂ）は外側電極の配置を示す回路基板の底面図である。
【図４】従来技術の半導体装置の構成を示す断面図である。
【図５】従来技術の半導体装置の構成を示す断面図である。
【符号の説明】
１…ウエハ、１ａ…半導体チップ、２…回路基板、３…第１の電極（チップ側電極）、４…第２の電極（回路基板側電極）。
Claims (1)
- 一面に複数の第１の電極（３）が形成される面に対して平坦に形成されたウエハ（１）と、一面に前記第１の電極（３）に対応する複数の第２の電極（４）が形成される面に対して平坦に形成された回路基板（２）とを用意する工程と、
前記第１の電極（３）と前記第２の電極（４）とが接触するとともに、前記ウエハ（１）の電極形成面における前記第１の電極（３）が形成されていない部分と前記回路基板（２）の電極形成面における前記第２の電極（４）が形成されていない部分とが接触するように、前記ウエハ（１）と前記回路基板（２）と接触させる工程と、
前記ウエハ（１）と前記回路基板（２）とを加圧した後で加熱して、前記第１の電極（３）と前記第２の電極（４）とを接触、接着または接合させるとともに、前記ウエハ（１）の電極形成面における前記第１の電極（３）が形成されていない部分と前記回路基板（２）の電極形成面における前記第２の電極（４）が形成されていない部分とを接触または接着させることにより、前記ウエハ（１）と前記回路基板（２）とを接着させる工程と、
前記接着工程の後、前記ウエハ（１）および前記回路基板（２）とを半導体チップ（１ａ）単位に切断する工程とを備える半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19054699A JP3915325B2 (ja) | 1999-07-05 | 1999-07-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19054699A JP3915325B2 (ja) | 1999-07-05 | 1999-07-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024086A JP2001024086A (ja) | 2001-01-26 |
| JP3915325B2 true JP3915325B2 (ja) | 2007-05-16 |
Family
ID=16259887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19054699A Expired - Fee Related JP3915325B2 (ja) | 1999-07-05 | 1999-07-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3915325B2 (ja) |
-
1999
- 1999-07-05 JP JP19054699A patent/JP3915325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024086A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR0172203B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP3502014B2 (ja) | 半導体装置および液晶モジュール | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3180800B2 (ja) | 半導体装置及びその製造方法 | |
| KR19990082715A (ko) | 반도체장치 | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| WO2000019514A1 (fr) | Boitier de semiconducteur et procede correspondant de soudage de puce | |
| JPH1041615A (ja) | 半導体チップ実装用基板、及び半導体チップの実装方法 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JP2626621B2 (ja) | 半導体装置の製造方法 | |
| KR100379823B1 (ko) | 반도체집적회로장치의제조방법 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| JPH10154726A (ja) | 半導体装置及びその製造方法 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3572254B2 (ja) | 回路基板 | |
| JP3456576B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH0992651A (ja) | 半導体素子およびその接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |