[go: up one dir, main page]

JP3297254B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JP3297254B2
JP3297254B2 JP16964495A JP16964495A JP3297254B2 JP 3297254 B2 JP3297254 B2 JP 3297254B2 JP 16964495 A JP16964495 A JP 16964495A JP 16964495 A JP16964495 A JP 16964495A JP 3297254 B2 JP3297254 B2 JP 3297254B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
electrode
protruding
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16964495A
Other languages
English (en)
Other versions
JPH0922968A (ja
Inventor
充 大井田
秀夫 青木
博 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16964495A priority Critical patent/JP3297254B2/ja
Priority to US08/675,213 priority patent/US5786271A/en
Publication of JPH0922968A publication Critical patent/JPH0922968A/ja
Application granted granted Critical
Publication of JP3297254B2 publication Critical patent/JP3297254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パッケージとそ
の製造方法に係り、さらに詳しくはフリップチップ接続
構造で、薄形ないしコンパクトな半導体パッケージおよ
びその製造方法に関する。
【０００２】
【従来の技術】各種データなどの記録・保存が可能な記
憶装置として、たとえば各種のメモリカードが知られて
いる。そして、この種のカード類の構成においては、カ
ードの大きさや厚さなどに制約があるため、たとえばメ
モリ機能などに寄与する半導体チップ（ＩＣ素子など）
の薄形実装が要求され、またパッケージ化する場合も可
及的な薄形，コンパクト化が望まれる。
【０００３】このような要求に対応しする薄形半導体パ
ッケージとして、たとえばTSOP(Thin Small Outoline P
ackage) やTCP(Tape Carrier Package) などが知られて
いる。図５は前記TSOPの要部構成を断面的に示したもの
で、１はダイパッド部1aを１有するリードフレーム、２
は前記はリードフレーム１のダイパッド部1aにマウント
された半導体チップ、３は前記半導体チップ２の電極パ
ッド2aとリードフレーム１上の電極端子1bとを電気的に
接続するボンディングワイヤ、４はトランスファーモー
ルドした封止樹脂層である、また、図６は TCPの要部構
成を断面的に示したもので、５はリード部5aおよびリー
ド部5aを支持するポリイミド樹脂系フィルム5bから成る
キャリヤーテープ、６は電極端子6a面に突起電極6bを設
けた半導体チップ、７は封止樹脂層であり、前記半導体
チップ６は突起電極6bを対応するキャリヤーテープ５の
リード部5aに熱圧着してマウントされている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記薄
形半導体パッケージの場合は、次ぎのような不具合な問
題がある。先ず、TSOPの場合は、ワイヤボンディング技
術を用いているため、半導体パッケージの薄形化は、
“ワイヤループの高さ＋封止樹脂層の高さ”に制限さ
れ、薄形化に限界がある。加えて、この半導体パッケー
ジは、封止樹脂層４の外側にリードフレーム１の一部が
突出した形態を採るため、平面的なコンパクト化も十分
でなく、高密度実装に不向きである。
【０００５】一方 TCPの場合は、いわゆるキャリアーテ
ープに対して、フェースダウン型の実装構造を採るの
で、TSOPの場合に比べて厚さを低減できるという利点を
有する。しかし、キャリアーテープの製造コストが比較
的高いこと、実装プロセスにおいてパッケージサイズに
合わせて専用の金型やボンディングツールを必要とする
ことなどコストが相対的に高くなるだけでなく、リード
部5aが突出した形態を採るので、平面的なコンパクト化
も十分でなく、高密度実装に不向きである。
【０００６】本発明は上記事情に対処してなされたもの
で、薄形・コンパクトで、かつ高信頼性を有する半導体
パッケージ、および前記半導体パッケージを低コスト・
高歩留まりに製造できる製造方法の提供を目的とする。
【０００７】
【０００８】
【課題を解決するための手段】本願の発明は、導体端子
面に突起電極が設けられた配線部を一主面に備えた基板
と、前記基板の突起電極に、電極パッド面に設けられた
突起電極を対応させてフェースダウン型に接続・実装し
た半導体チップと、前記半導体チップの下面および基板
の上面間を充填する樹脂層と、前記配線部に電気的に接
続し、かつ基板の他主面側に導出・露出させた平面型の
外部接続用端子とを具備して成り、前記基板の突起電極
および対応する半導体チップの突起電極が固相拡散接続
していることを特徴とする半導体パッケージである。
【０００９】
【００１０】また、本願の発明は、一主面に導体端子を
含む配線回路を備え、他主面に平面型の外部接続用端子
を導出・露出させた基板の前記導体端子面に突起電極を
形設する工程と、半導体チップの電極パッド面に突起電
極を形設する工程と、前記基板の突起電極に、前記半導
体チップを、その突起電極を対応させて位置合わせ・配
置する工程と、前記対応・位置合わせした基板面および
半導体チップの突起電極同士を加圧して拡散接続させる
工程と、前記対応する突起電極同士を拡散接続させた基
板の上面および半導体チップの下面が成す間隙に封止樹
脂を充填する工程と、前記充填した樹脂を硬化させる工
程とを具備して成ることを特徴とする半導体パッケージ
の製造方法である。
【００１１】また、本願の発明は、一主面に導体端子を
含む配線回路を備え、他主面に平面型の外部接続用端子
を導出・露出させた基板の前記導体端子面に突起電極を
形設する工程と、半導体チップの電極パッド面に突起電
極を形設する工程と、前記基板の突起電極に、前記半導
体チップを、その突起電極を対応させて位置合わせ・配
置する工程と、前記対応・位置合わせした基板面および
半導体チップの突起電極同士を加圧して拡散接続させる
工程と、前記対応する突起電極同士を拡散接続させた基
板の上面および半導体チップの下面が成す間隙に封止樹
脂を充填する工程と、前記充填した樹脂を硬化させる工
程とを具備して成り、かつ前記両突起電極のうち少なく
ともいずれか一方が選択メッキ法で形成されることを特
徴とする半導体パッケージの製造方法である。
【００１２】また、本願の発明は、一主面に導体端子を
含む配線回路を備え、他主面に平面型の外部接続用端子
を導出・露出させた基板の前記導体端子面に突起電極を
形設する工程と、半導体チップの電極パッド面に突起電
極を形設する工程と、前記基板の突起電極に、前記半導
体チップを、その突起電極を対応させて位置合わせ・配
置する工程と、前記対応・位置合わせした基板面および
半導体チップの突起電極同士を加圧して拡散接続させる
工程と、前記対応する突起電極同士を拡散接続させた基
板の上面および半導体チップの下面が成す間隙に封止樹
脂を充填する工程と、前記充填した樹脂を硬化させる工
程とを具備して成り、かつ前記両突起電極のうち少なく
ともいずれか一方がワイヤボンディング法で形成される
ことを特徴とする半導体パッケージの製造方法である。
【００１３】また、本願の発明は、対応する突起電極群
がAuで形成され、かつ突起電極同士を拡散接続に先立っ
て、少なくともいずれか一方側の突起電極群を所定の温
度に加熱・昇温させておくことを特徴とする半導体パッ
ケージの製造方法である。
【００１４】本発明は、樹脂系基板もしくはセラミック
系基板の一主面（片面）に、相互の突起電極同士の対接
で半導体チップ（ICチップなど）を実装した構成とし、
かつ前記実装部品上面側のモールド封止樹脂層を省略し
て、薄形・コンパクト化および低コスト化を図り実現し
たもので、さらに基板の他主面側（非実装面側）に外部
接続用端子を導出した構成とし、半導体パッケージを簡
略に形成し得るようにしたことを骨子とする。ここで、
基板の他主面に導出・配置された平面型の外部接続用端
子は、たとえば LGA(Land Grid Array) や BGA(Ball Gr
id Array) であり、ピッチ 1mm，グリッド直径 0.5mmの
千鳥格子状に配置されている。
【００１５】さらに言及すると、基板の導体端子面およ
び半導体チップの電極パッド面に形設した突起電極同士
の対接・接続で、フェースダウン型に実装する半導体チ
ップの破損など回避しながら、全体的に良好な接続を容
易に確保することが第１のポイントである。また、シリ
コン（Si）半導体チップの表面が、緻密で堅牢を保つこ
とを利用して、上面側のモールド封止樹脂層を省略し、
その分、半導体パッケージの薄型化を図ったことが第２
のポイントである。ここで、突起電極を形成する素材と
しては、たとえばAu，Ag，Ni，Al，Sn，半田類などが挙
げられ、導体端子面および電極パッド面に同種の素材で
形成してもよいし、あるいは異種の素材で形成してもよ
く、Agなど比較的柔軟な素材を少なくとも一方の突起電
極用いた場合は、加圧・対接でも接触抵抗の低い電気的
な接続が形成される。
【００１６】なお、前記半導体パッケージの製造工程に
おいて、基板面および半導体チップの対応・位置合わせ
した対応する突起電極同士を固定接続する際、両突起電
極間で、いわゆる固相拡散を起こさせて接合する方式を
採ることも可能である。つまり、基板の突起電極および
対応する半導体チップの突起電極を、所要の固相拡散可
能な温度に加熱し、突起電極を形成する金属同士、たと
えば金製のバンプおよび金製のバンプを固相拡散させ
て、電気的，機械的な接合する手段を採り得る。そし
て、この固相拡散・接合の方式は、基板および半導体チ
ップの位置合わせ・配置に先立って、基板の突起電極，
半導体チップの突起電極，もしくは両者を予め所要の固
相拡散可能な温度に加熱する方式が採られる。
【００１７】
【００１８】
【作用】本願の発明では、半導体チップの基板面に対す
るフェースダウン型接続・実装が、基板側の突起電極お
よび半導体チップ側の突起電極の相互拡散接続で成され
ているので、多少の高さのバラツキなども容易に吸収さ
れるとともに、信頼性の高い接続・実装を構成してい
る。加えて、樹脂封止も大幅に省略され、かつ外部接続
用端子も基板の裏面側に導出・露出させ薄型化が図られ
ているため、高密度実装型の半導体パッケージとして機
能する。
【００１９】
【００２０】また、本願の発明では、基板面に対する半
導体チップのフェースダウン型接続・実装における圧接
・拡散接続に当たり、相互に突起電極が設けられている
ため、基板や半導体チップに反りがあるときでも、その
反りを容易に吸収して半導体チップのダメージを回避す
る一方、突起電極同士の確実な接続が成される。加え
て、大幅に省略された樹脂封止および外部接続用端子も
基板の裏面側への導出・露出に伴って、薄型で高密度実
装向きの半導体パッケージを提供できる。
【００２１】また、本願の発明では、前記の場合におい
て、突起電極の形設が選択メッキ法もしくはワイヤボン
ディング法で行われるため、高信頼性の、薄型で高密度
実装向き半導体パッケージを提供できる。
【００２２】また、本願の発明では、Au製の突起電極を
形設し、かつ圧接・（拡散）・接続に当って、突起電極
を予め加熱しておくため、前記圧接・（拡散）・接続が
容易になり、より信頼性の高い、薄型で高密度実装向き
半導体パッケージを提供できる。
【００２３】
【実施例】以下図１〜図４を参照して本発明の実施例を
説明する。
【００２４】実施例１ 図１は、この実施例の半導体パッケージの要部構成例を
断面的に示したものである。ここで、８は一主面に導体
端子8aを備えたセラミックス系基板、たとえばアルミナ
製もしくは窒化アルミニウム製の基板であり、前記導体
端子8a面に、たとえばワイヤボンディング技術によって
形成されたAu製の突起電極8bを有している。なお、この
回路基板８は、スルホール接続もしくはビア接続によっ
て他主面側に導出された平面型の外部接続用端子8cを備
えており、マザーボード面に、そのまま面実装できる形
態を成している。
【００２５】また、９は前記基板８の一主面に搭載・実
装された半導体チップ（ICチップなど）であり、この半
導体チップ９の電極パッド9a面に、たとえば選択メッキ
法によって形成されたAu製の突起電極9bを有している。
そして、前記搭載・実装は、互いに対応する両Au製の突
起電極8bおよびAu製の突起電極9bの先端面同士の対接・
接続もしくは拡散・接続で行われている。さらに、10は
前記基板８面と搭載・実装された半導体チップ９下面と
の間隙部を充填し、両者の接合一体化などを行う封止樹
脂層である。
【００２６】次に、上記構成の半導体パッケージの製造
例を説明する。
【００２７】先ず、片面に（一主面に）フリップチップ
実装用の導体端子（導体パッド）8aを含む配線回路を有
し、かつ前記導体端子8aを含む配線回路からスルホール
接続もしくはビア接続によって、裏面（他主面）に平面
型の外部接続用端子8cを導出した構成のセラミックス系
の基板８を用意する。この基板８は、たとえば長さ15m
m，幅15mm，厚さ 0.2〜 0.3mmで、長さ13mm，幅13mm，
厚さ 0.3mmの半導体チップ（ICチップ）９を搭載・実装
するものである。
【００２８】次に、前記基板８の各導体端子8a面にワイ
ヤボンディング技術によって、図２に要部構成を断面的
に示すごとく、たとえば，高さ50μm ，つぶれ径95μm
程度のAu製の突起電極8bをそれぞれ形設した。
【００２９】一方、半導体チップ９の電極パッド9a設置
面に、図３ (a)に断面的に示すようにレジスト膜11を形
成し、各電極パッド9a設置領域をフォトリソグラフィー
工程によって開口させた。その後、図３ (b)に断面的に
示すごとく、前記各開口部に選択メッキ法でAu層を成長
させて突起電極9bをそれぞれ形設してから、前記レジス
ト膜11を除去して、図３ (c)に断面的に示すように、各
電極パッド9a面にAu製の突起電極9bを備えた半導体チッ
プ９を得た。なお、この突起電極9bの形設は、ボールボ
ンディング（ワイヤボンディング）法によって行うこと
もでき、この突起電極9bは、たとえば高さ50μm ，つぶ
れ径95μm である。
【００３０】次に、前記基板８をフリップチップボンダ
のステージに載せ、図４（ａ）に断面的に示すごとく、
対接面が鏡面加工されたボンディングッール１２によっ
て、突起電極８ｂを押圧（加圧）し、上面を平坦面化し
た。その後、前記半導体チップ９をボンディングツール
に吸着・保持させて、基板８の突起電極８ｂに、半導体
チップ９の突起電極９ｂを対応・位置合わせした被接続
部を成す突起電極８ｂ、９ｂ同士を加圧することによ
り、図４（ｂ）に断面的に示すごとく、半導体チップ９
が固定・接続されて電気的に接続される。なお、この実
装工程では、ボンディングツールおよびフリップチップ
ボンダステージを、たとえば２５０〜３５０℃程度に加
熱し、荷重をｌｂｕｍｐ当たり１００〜３００ｇｆ程度
加えたので、前記突起電極８ｂ、９ｂ同士は固相拡散が
生じ、信頼性の高い半導体チップ９の固定・接続（実
装）が成されていた。つまり、前記加圧において、基板
８の反りに起因し、両突起電極８ｂ、９ｂ面間に加わる
荷重が異なるときでも、両突起電極８ｂ、９ｂによって
容易に反りが吸収され、一部の突起電極に過大な荷重が
加わって半導体チップ９にダメージが及ぶ恐れが全面的
に解消された。
【００３１】次いで、封止樹脂による処理を行う。すな
わち、前記実装した半導体チップ９下面と基板８上面と
の間隙部に、その間隙部の一端側から、図４ (c)に断面
的に示すごとく、いわゆる毛細管現象を利用して、たと
えばシリカ粉末を充填剤として含有する熱硬化性エポキ
シ樹脂を封止樹脂として流し込み・充填する。この選択
的な樹脂処理においては、基板８を60〜80℃程度に加熱
し、封止用樹脂の粘度を低減させておくと、前記間隙部
に対する十分な樹脂の充填が容易になされる。また、こ
の封止用樹脂処理では、半導体チップ９の側面部に一部
が回り込む形にすることが好ましい。このようにして、
所要の樹脂処理を行った後、前記充填させた樹脂を熱な
ど、たとえば 100℃， 4hr＋ 150℃， 2hrのステップキ
ュアで硬化（固化）させることにより、緻密な封止樹脂
層10を備えた前記図１に断面的に示すごとき構成を採っ
た半導体パッケージが得られる。
【００３２】ここで、半導体パッケージの半導体チップ
９は、前記充填した封止樹脂層10によって、基板８面に
対する固定化などが、さらに良好になされるばかりでな
く、半導体チップ９の基板８面に対する絶縁保護なども
図られる。一方、半導体チップ９は、その上面が露出し
ているが、半導体チップ９の露出面は素材であるシリコ
ンが緻密で堅牢なため、表面保護され、かかる点による
信頼性などは問題にならないことも確認された。
【００３３】実施例２ 実施例１の場合の半導体チップ９において、選択的なメ
ッキもしくは蒸着（ソルダーマスクを用いて）により、
半田（たとえば63Sn−37Pb）を電極パッド9a面（ 100×
100μm ）に高さ 100μm の突起電極9ba を形成したも
のを用い、また基板８としては、導体端子8a面に半田ペ
ーストのスクリーン印刷で突起電極8b設けたものを用い
て、フリッブチップボンダーにより、基板８面に、半導
体チップ９を位置決め・仮固定した後、リフロー炉内を
通過させて、前記半田溶融温度(183℃）以上に加熱して
固定した。
【００３４】次いで、前記実施例１の場合と同様の条件
で樹脂を選択的に充填処理して、半導体パッケージを得
た。この半導体パッケージは、実施例１の場合と同じ
く、薄形・コンパクトで特性的な信頼性も高く、かつ歩
留まりも良好であった。
【００３５】実施例３ 前記実施例１の場合において、フリップチップボンダー
のステージ面上に、基板８を真空吸着させ、さらに、少
なくとも基板８のAuの突起電極8bが、たとえば300℃〜
400℃の範囲の温度になるように加熱した。その後、真
空吸着にてフリップチップボンダー（ピックアップヘッ
ド）に固定・保持された半導体チップ９の少なくとも電
極パッド9a面上に形設されたAu製の突起電極9bが、たと
えば 300℃〜 400℃の範囲の温度になるように加熱し
た。その状態にしてから、基板８の突起電極8bに、半導
体チップ９の突起電極9bをそれぞれ対応・位置合わせし
て配置した後、前記互いに対応する突起電極8b，9b同士
を固相拡散・接続させるため、半導体チップ９の上から
1 bump 当たり、たとえば100g〜200gの範囲の所定の荷
重（加圧）を加えた。
【００３６】ここでいう固相拡散接続とは、同種あるい
は異種の金属同士の境界面に塑性変形を与えることで、
接合部での酸化被膜の破壊と表面の活性化を促し、新生
面同士が接触することで両金属が拡散して接合すること
を意味する。
【００３７】その意味で、本実施例では、Au製の突起電
極8b，9bの固相拡散・接続であるが、固相拡散・接続が
可能な金属同士であれば、例示に限定されるものでな
く、発明の趣旨を逸脱しない範囲でいろいろの金属同士
の接続を採り得る。たとえば、Sn製の突起電極とAu製の
突起電極、Al製の突起電極とAu製の突起電極などの組合
わせも可能である。
【００３８】また、前記実施例では、ボンダーのステー
ジ面上に載せた基板８のAu製の突起電極8b、ピックアッ
プヘッドに取付けた半導体チップ９のAu製の突起電極9b
の両者を所定温度に加熱したが、固相拡散・接続が可能
ならば、どちらか片方のみ所定温度に加熱することによ
っても可能である。さらには、たとえば、超音波振動を
利用することで、温度をかけなくても固相拡散接続が可
能ならば、加熱する必要性もない。
【００３９】次に、前記ステージ面から取り出して、基
板８と半導体チップ９との間に、前記実施例１の場合と
同様の条件で封止用樹脂を充填処理した。前記樹脂の充
填処理においては、温度を適宜上げると毛細管現象が促
進されて、より容易に樹脂の充填処理を行い得る。こう
して、所要の樹脂充填処理を行った後、充填樹脂を硬化
させることにより、前記固相拡散・接続部の固定・接合
を強固にした半導体パッケージを製造した。
【００４０】実施例４ 上面にAu製の突起電極8bが形設された導体端子8aを含む
フリップチップ実装用の配線回路を備え、他主面に平板
型の外部接続端子8cが導出・配置された樹脂系基板（も
しくはアルミナ系基板や窒化アルミ系基板）８、および
電極パッド9a面に電気めっき法（もしくはボールボンデ
ィング法）によってAu製の突起電極9b（高さ30μm ，大
きさ 100× 100μm ）を設けた半導体チップ９を用意し
た。
【００４１】この基板８および半導体チップ９を，前記
実施例１の場合同様に、フリップチップボンダーのステ
ージ面上に位置決め・配置した。この位置決め・配置
は、先ず、基板８のソリを防ぎ平坦に置くため、樹脂系
基板８を真空吸着させてから、樹脂系基板８のAU製の突
起電極8bに、半導体チップ９の突起電極9bを対応させて
位置合わせ，配置した後、両突起電極8b，9bの対向する
端面を密着させるため、半導体チップ９の上から荷重
（加圧）を加えた。
【００４２】次に、前記加圧を維持しながら、前記基板
８と半導体チップ９との間に、前記実施例１の場合と同
様の条件で、封止樹脂を充填処理した。前記樹脂の充填
処理においては、温度を適宜上げると毛細管現象が促進
されて、より容易に樹脂の充填処理を行い得る。こうし
て、所要の樹脂充填処理を行った後、たとえば半導体チ
ップ９側に所要の荷重を維持しながら加熱処理した。こ
の加熱処理により、前記充填樹脂を硬化させて、前記互
いに対応させた突起電極同士の位置ずれを回避する一
方、密着を確保しつつ基板８面に半導体チップ９が固定
・保持された半導体パッケージを製造した。
【００４３】この製造方法の場合は、固相拡散・接続
（接合）に伴う高温の加熱を必要としないため、回路基
板８および半導体チップ９を接続する際、接合部に熱膨
脹に伴う応力歪みが内在しないことになる。このこと
は、半導体パッケージとして、後に施される高低温の熱
サイクルなどの信頼性試験において、有利な信頼性保証
が得られる。
【００４４】なお、本発明は上記例示に限定されるもの
でなく、発明の趣旨を逸脱しない範囲でいろいろの変形
を採り得る。たとえばアルミナ系基板や窒化アルミ系基
板など用いてもよく、また、その大きさなども搭載・実
装する半導体チップの大きさなどによって選択される。
【００４５】また、この構成によれば、基板８の厚さ
0.2〜0.25mm，半導体チップの厚さ0.25 0.3mm，基板８
面と半導体チップとの間隙0.03〜0.05mmとすると、全体
としての厚さ 0.5〜 0.6mmの半導体パッケージが実現で
きる。
【００４６】
【発明の効果】請求項１の発明によれば、信頼性の高い
接続・実装を構成し、かつ樹脂封止も大幅に省略されな
がら外部接続用端子も基板の裏面側に導出・露出させ薄
型化が図られているため、それぞれ高密度実装型の半導
体パッケージとして好適する。
【００４７】請求項２の発明によれば、基板や半導体チ
ップに反りがあるときでも、圧接・接続に当たって、そ
の反りが対向する突起電極によって容易に吸収され、半
導体チップのダメージを回避する一方、大幅に省略され
た樹脂封止および外部接続用端子も基板の裏面側への導
出・露出に伴って、薄型で高密度実装向きの半導体パッ
ケージを歩留まりよく提供できる。
【００４８】請求項３および請求項４の発明によれば、
突起電極の形設が選択メッキ法もしくはワイヤボンディ
ング法で行われるため、より容易に高信頼性の、薄型で
高密度実装向き半導体パッケージを歩留まりよく提供で
きる。
【００４９】請求項５の発明によれば、Au製の突起電極
同士の圧接・（拡散）・接続に当り、突起電極を予め加
熱して圧接・（拡散）・接続の容易化を図っているの
で、より信頼性の高い、薄型で高密度実装向き半導体パ
ッケージを歩留まりよく提供できる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの要部構成例を
示す断面図。
【図２】本発明に係る半導体パッケージの製造に用いる
基板の要部構成例を示す断面図。
【図３】本発明に係る半導体パッケージの製造に用いる
半導体チップの加工状態を模式的に示すもので、 (a)は
レジストマスクした状態を示す断面図、 (b)は選択メッ
キで突起電極を成長させた状態を示す断面図、 (c)は選
択メッキ後レジストマスクを除去した状態を示す断面
図。
【図４】本発明に係る半導体パッケージの製造工程例に
おけるおける実施態様を模式的に示すもので、 (a)は基
板面の突起電極を加圧し平坦面化する状態の断面図、
(b)は基板および半導体チップにそれぞれ設けた所要の
突起電極を位置合わせ・圧着した状態の断面図、 (c)は
加圧・圧着した基板および半導体チップ面間に封止用樹
脂を充填する状態を示す断面図。
【図５】従来の半導体パッケージの要部構成を示す断面
図。
【図６】従来の半導体パッケージの他の要部構成を示す
断面図。
【符号の説明】
８……基板 8a……導体端子 8b……導体端子面の突起電極 8c……外部接続用端子 ９……半導体チップ 9a……電極パッド 9b……電極パッド面の突起電極 10……封止樹脂層 11……レジスト膜 12……ボンディングツール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−77293（ＪＰ，Ａ) 特開 平６−268020（ＪＰ，Ａ) 特開 平６−349893（ＪＰ，Ａ) 特開 昭59−25236（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/56

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 導体端子面に第１の突起電極が設けら
    れた配線部を一主面に備えた基板と、 前記基板の前記第１の突起電極に、電極パッド面に設け
    られた第２の突起電極を対応させてフェースダウン型に
    接続・実装した半導体チップと、 前記半導体チップの下面および基板の上面間を充填する
    樹脂層と、 前記配線部に電気的に接続し、かつ基板の他主面側に導
    出・露出された平面型の外部接続用端子とを具備して成
    り、 前記基板の前記第１の突起電極および対応する半導体チ
    ップの前記第２の突起電極が固相拡散接続していること
    を特徴とする半導体パッケージ。
  2. 【請求項２】 一主面に導体端子を含む配線回路を備
    え、他主面に平面型の外部接続用端子を導出・露出させ
    た基板の前記導体端子面に突起電極を形設する工程と、 半導体チップの電極パッド面に突起電極を形設する工程
    と、 前記基板の突起電極に、前記半導体チップを、その突起
    電極を対応させで位置合わせ・配置する工程と、 前記対応・位置合わせした基板面および半導体チッブの
    突起電極同士を加圧して拡散接続させる工程と、 前記対応する突起電極同士を拡散接続させた基板の上面
    および半導体チップの下面が成す隙間に封止樹脂を充填
    する工程と、 前記充填した樹脂を硬化させる工程とを具備して成るこ
    とを特徴とする半導体パッケージの製造方法。
  3. 【請求項３】 一主面に導体端子を含む配線回路を備
    え、他主面に平面型の外部接続用端子を導出・露出させ
    た基板の前記導体端子面に突起電極を形設する工程と、 半導体チップの電極パッド面に突起電極を形設する工程
    と、 前記基板の突起電極に、前記半導体チップを、その突起
    電極を対応させて位置合わせ・配置する工程と、 前記対応・位置合わせした基板面および半導体チップの
    突起電極同士を加圧して拡散接続させる工程と、 前記対応する突起電極同士を拡散接続させた基板の上面
    および半導体チップの下面が成す隙間に封止樹脂を充填
    する工程と、 前記充填した樹脂を硬化させる工程とを具備して成り、 かつ前記両突起電極のうち少なくともいずれか一方が選
    択メッキ法で形成されることを特徴とする半導体パッケ
    ージの製造方法。
  4. 【請求項４】 一主面に導体端子を含む配線回路を備
    え、他主面に平面型の外部接続用端子を導出・露出させ
    た基板の前記導体端子面に突起電極を形設する工程と、 半導体チップの電極パッド面に突起電極を形設する工程
    と、 前記基板の突起電極に、前記半導体チップを、その突起
    電極を対応させて位置合わせ・配置する工程と、 前記対応・位置合わせした基板面および半導体チップの
    突起電極同士を加圧して拡散接続させる工程と、 前記対応する突起電極同士を拡散接続させた基板の上面
    および半導体チップの下面が成す隙間に封止樹脂を充填
    する工程と、 前記充填した樹脂を硬化させる工程とを具備して成り、 かつ前記両突起電極のうち少なくともいずれか一方がワ
    イヤボンディング法で形成されることを特徴とする半導
    体パッケージの製造方法。
  5. 【請求項５】 対応する突起電極群がＡｕで形成され、
    かつ突起電極同士を拡散接続に先立って、少なくともい
    ずれか一方側の突起電極群を所定の温度に加熱・昇温さ
    せておくことを特徴とする請求項２ないし請求項４記載
    のいずれか１の半導体パッケージの製造方法。
  6. 【請求項６】 導電性端子を含む配線回路が第１の面に
    形成され、前記配線回路に電気的に接続された平面型外
    部接続端子が第２の面に形成された基板上にフェースダ
    ウン型に実装され、電極パッドが第１の面に形成された
    半導体チップ備える半導体パッケージの製造方法におい
    て、 （ａ）ワイヤボンディングにより先端面を有する固形状
    の第１の突起電極を前記基板の導電性端子上に形設し、
    選択メッキにより第２の突起電極を前記半導体チップの
    電極パッド上に形設する工程と、 （ｂ）前記第１の突起電極を平坦化する工程と、 （ｃ）前記第１の突起電極が前記第２の突起電極と対向
    するように前記基板と前記半導体チップとを配置する工
    程と、 （ｄ）前記基板と前記半導体チップとを加圧し、前記第
    １の突起電極と前記第２の突起電極とを固相拡散接続す
    る工程と、 （ｅ）前記半導体チップの露出した第２の面を伴う互い
    に対向する前記基板と前記半導体チップの間の隙間に封
    止樹脂を充填する工程と、 （ｆ）前記封止樹脂を硬化させる工程とを具備して成
    り、 前記ステップ（ｄ）において、前記基板と前記半導体チ
    ップとは加熱しながら加圧され、前記基板と前記半導体
    チップの加熱温度は約２００〜４００℃の範囲であり、
    圧力はｌｂｕｍｐ当たり１００〜３００ｇｆの範囲であ
    ることを特徴とする半導体パッケージの製造方法。
  7. 【請求項７】 前記ステップ（ｂ）において、前記第１
    の突起電極は、ボンディングツールにより前記第１の突
    起電極の先端面を上から加圧することにより平坦化さ
    れ、 前記ステップ（ｄ）において、前記基板と前記半導体チ
    ップとは、前記ボンディングツールにより加圧されるこ
    とを特徴とする請求項６記載の半導体パッケージの製造
    方法。
  8. 【請求項８】 前記ステップ（ａ）の前記突起電極の形
    成工程は、 前記半導体チップの第１の面にレジスト膜を形成する工
    程と、 フォトリソグラフィーにより前記半導体チップの電極パ
    ッド部分から前記レジスト膜を除去する工程と、 前記レジスト膜が除去された電極パッド部分に選択メッ
    キ法でＡｕ層を成長させることにより、前記第２の突起
    電極を形成する工程とを具備することを特徴とする請求
    項６記載の半導体パッケージの製造方法。
JP16964495A 1995-07-05 1995-07-05 半導体パッケージおよびその製造方法 Expired - Fee Related JP3297254B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16964495A JP3297254B2 (ja) 1995-07-05 1995-07-05 半導体パッケージおよびその製造方法
US08/675,213 US5786271A (en) 1995-07-05 1996-07-03 Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16964495A JP3297254B2 (ja) 1995-07-05 1995-07-05 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH0922968A JPH0922968A (ja) 1997-01-21
JP3297254B2 true JP3297254B2 (ja) 2002-07-02

Family

ID=15890308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16964495A Expired - Fee Related JP3297254B2 (ja) 1995-07-05 1995-07-05 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US5786271A (ja)
JP (1) JP3297254B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686318A (en) 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US6404063B2 (en) 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
KR100239750B1 (ko) * 1997-06-16 2000-01-15 윤종용 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
KR100357757B1 (ko) 1997-11-21 2003-01-24 로무 가부시키가이샤 반도체장치및그제조방법
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JP2000068327A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd 部品の実装方法と装置
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
US6885522B1 (en) 1999-05-28 2005-04-26 Fujitsu Limited Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US6303400B1 (en) * 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
DE10012882C2 (de) * 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
JP3467454B2 (ja) 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7296727B2 (en) * 2001-06-27 2007-11-20 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic components
JPWO2003012863A1 (ja) * 2001-07-31 2004-12-09 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US20050110161A1 (en) * 2003-10-07 2005-05-26 Hiroyuki Naito Method for mounting semiconductor chip and semiconductor chip-mounted board
JP2006032446A (ja) * 2004-07-13 2006-02-02 Toshiba Corp 半導体部品の実装方法および実装装置
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP4709563B2 (ja) * 2005-03-31 2011-06-22 株式会社東芝 半導体装置の製造方法
JP2007004775A (ja) * 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード
TWI304308B (en) * 2006-01-25 2008-12-11 Unimicron Technology Corp Circuit board with embeded passive component and fabricating process thereof
KR101388538B1 (ko) * 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
EP3046717B1 (en) * 2013-09-17 2019-12-11 ABB Schweiz AG Method for ultrasonic welding with particles trapping
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP6807585B2 (ja) * 2017-05-25 2021-01-06 株式会社新川 構造体の製造方法及び構造体
US10811370B2 (en) * 2018-04-24 2020-10-20 Cree, Inc. Packaged electronic circuits having moisture protection encapsulation and methods of forming same
US12211809B2 (en) 2020-12-30 2025-01-28 Adeia Semiconductor Bonding Technologies Inc. Structure with conductive feature and method of forming same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557022B1 (ja) * 1968-05-10 1980-02-21
US4902648A (en) * 1988-01-05 1990-02-20 Agency Of Industrial Science And Technology Process for producing a thermoelectric module
JP2615744B2 (ja) * 1988-01-26 1997-06-04 富士通株式会社 半田バンプの形成方法
US5123163A (en) * 1989-04-27 1992-06-23 Nec Corporation Process and apparatus for forming bumps on film carrier
JPH0429340A (ja) * 1990-05-24 1992-01-31 Fujitsu Ltd 半導体素子の実装方法
JP3116412B2 (ja) * 1991-05-16 2000-12-11 セイコーエプソン株式会社 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置
JP2555811B2 (ja) * 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
US5455461A (en) * 1992-09-21 1995-10-03 Fujitsu Limited Semiconductor device having reformed pad
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
JP3115155B2 (ja) * 1993-05-28 2000-12-04 株式会社東芝 半導体装置およびその製造方法
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection

Also Published As

Publication number Publication date
US5786271A (en) 1998-07-28
JPH0922968A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
TW501208B (en) Semiconductor device and manufacturing method of the same
US8525322B1 (en) Semiconductor package having a plurality of input/output members
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7148080B2 (en) Method for joining lead frames in a package assembly, method for forming a chip stack package, and a chip stack package
JP2914944B2 (ja) ボトムリードパッケージ
KR0172203B1 (ko) 반도체 패키지 및 그 제조 방법
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JPH07245360A (ja) 半導体パッケージおよびその製造方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP3332555B2 (ja) 半導体装置およびその製造方法
JPH10154726A (ja) 半導体装置及びその製造方法
JP4565931B2 (ja) 半導体装置の製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004079923A (ja) 半導体装置及びその製造方法
JPH07326710A (ja) 半導体実装構造
JP2002009111A (ja) 半導体フリップ・チップの実装方法
JP2004119550A (ja) 半導体装置およびその製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JP3234062B2 (ja) 半導体パッケージおよびその製造方法
JP4006900B2 (ja) 基板及びその接続構造並びに基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080412

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees