[go: up one dir, main page]

JP4006900B2 - 基板及びその接続構造並びに基板の製造方法 - Google Patents

基板及びその接続構造並びに基板の製造方法 Download PDF

Info

Publication number
JP4006900B2
JP4006900B2 JP24895899A JP24895899A JP4006900B2 JP 4006900 B2 JP4006900 B2 JP 4006900B2 JP 24895899 A JP24895899 A JP 24895899A JP 24895899 A JP24895899 A JP 24895899A JP 4006900 B2 JP4006900 B2 JP 4006900B2
Authority
JP
Japan
Prior art keywords
substrate
bump
electrode
wire
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24895899A
Other languages
English (en)
Other versions
JP2001077153A (ja
Inventor
彰浩 新美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP24895899A priority Critical patent/JP4006900B2/ja
Publication of JP2001077153A publication Critical patent/JP2001077153A/ja
Application granted granted Critical
Publication of JP4006900B2 publication Critical patent/JP4006900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、一面に形成された電極パッドを相手側部材の電極部に対して金属製のバンプを介して接続するようにした基板、及びそのような基板の製造方法、並びに、そのような基板と相手側部材との接続構造に関する。
【０００２】
【従来の技術】
従来、この種の基板の接続方法としては、例えば、基板（第１の基板）として一面側に設けられた電極パッド（第１の電極）にバンプを形成してなるＩＣチップを用意し、このバンプを介して相手側部材（第２の基板）としての配線基板（プリント基板等）の一面に形成されたランド（電極部、第２の電極）にＩＣチップを実装するもの、いわゆるフリップチップ法によるベアチップ実装がある。
【０００３】
ここで、ＩＣチップの電極パッド上へのバンプ形成方法としては、例えば、特開平７−１８３３０３号公報に記載のような、ボンディングワイヤを加熱、加圧してバンプを形成するスタッドバンプ技術を用いることができる。
【０００４】
ところで、上記ベアチップ実装においては、ＩＣチップ一面上に形成したバンプと配線基板一面上のランドとの位置を一致させる必要があるのであるが、ＩＣチップは、内部のトランジスタパターンの微細化が進み、それに伴って電極パッド上のバンプのピッチも微細化されており、現在では、例えばＩＣチップのパッドピッチが８０μｍを要求されている。
【０００５】
このような状況に対して、配線基板としてサブトラクティブ法等により製造された低コストな基板を用いる場合、その加工精度（エッチング精度等）から、配線基板のランドピッチは２００〜１５０μｍ程度が限界と考えられている。そのため、微細化されたバンプに対してランドの位置を一致させることが困難である。
【０００６】
また、配線基板として、ＢＧＡ（ボールグリッドアレイ）のように、ビルドアップ法等にて製造された高密度基板を用いている例もあるが、基板にかかるコストが著しく高価なものとなってしまう。逆に、配線基板のランドに合わせて、ＩＣチップ側にバンプ形成用のパッドを形成しても、チップサイズが大きくなってしまい、コスト増大を招いてしまう。
【０００７】
上記問題を解決する目的で、特開平９−９７７９５号公報のように、ＩＣチップ上に、スパッタ、真空蒸着、めっき等にて配線（バリアメタル層）を形成し、この配線によって、電極パッドを、位置関係が一致しない（相対位置の異なる）配線基板のランド（電極部）と接続可能とする方法（つまり、電極パッドを再配置させる方法）が提案されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来公報に記載の方法では、各ＩＣチップに専用の配線を形成する必要があり、コストの低減は少ない。加えて、配線形成のための追加工程においてスパッタや蒸着等を行うことで、それによって発生する紫外線やＸ線等によりＩＣチップの回路特性の変動が考えられるため、特に市販のＩＣチップに対しては、上記の配線形成を実施することは困難である。また、上記の配線形成のためのスパッタ等を行うにあたっては、通常、製造対象がウェハレベルに限定されているため、チップレベルで入手したもの（市販品）についてはいっさい対応がとれないといった問題もある。
【０００９】
このように、一面に形成された電極パッドを相手側部材の電極部に対して金属製のバンプを介して接続するようにした基板においては、基板の電極パッドを再配置する場合、コストが増大したり、基板の回路特性の変動を招く、といった問題が発生する。
【００１０】
そこで、上記問題に鑑み、本発明の目的は、基板の回路特性の変動を防止しつつ、電極パッドの再配置をチップレベルで実行可能とした基板、及び、そのような基板と相手側部材との接続構造を提供すること、また、そのような基板を適切に製造する方法を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１〜請求項８記載の発明は、一面（１ａ）に複数個の第１の電極（４）が形成された第１の基板（１）と、一面（１０ａ）に複数個の第２の電極（１３）が形成された第２の基板（１０）と、該第１の基板の該一面より突出して形成された金属製の複数個のバンプ（５、６）とを備え、該第１及び第２の基板を、それぞれの該一面が対向するように配置し、該バンプを介して該第１の電極と該第２の電極とを電気的に接続するようにした基板の接続構造について、成されたものである。
【００１２】
この接続構造中、上記課題との関係において、第１の基板（１）が再配置されるべき電極パッドを有する基板に相当し、該第１の基板における第１の電極（４）が電極パッドに相当し、第２の基板（１０）が相手側部材に相当し、第２の電極（１３）が相手側部材の電極部に相当する。
【００１３】
ここで、請求項１の発明では、バンプ（５、６）のうち少なくとも１つを、第１の基板（１）における一面（１ａ）側のうち第１の電極（４）とは別部位（３）に形成された別部位バンプ（６）として構成し、この別部位バンプを介して相対位置の異なる第１の電極（４ｂ）と第２の電極（１３ｂ）とを電気的に接続するようにし、別部位バンプ（６）を、第１の基板（１）における一面（１ａ）側のうち第１の電極（４）と電気的に絶縁された絶縁部（３）に形成し、第１の基板（１）における絶縁部は、第１の基板の一面（１ａ）を被覆して保護する絶縁性の保護膜（３）であり、保護膜（３）と別部位バンプ（６）とをシランカップリング剤（１２１）により接着したことを特徴としている。
【００１４】
それによれば、スパッタや蒸着等、回路特性に変動を与えるようなウェハレベルでの工程を行うことなく、該第１の電極の再配置をチップレベルにて行うことができる。よって、本発明によれば、基板の回路特性の変動を防止しつつ、電極パッドの再配置をチップレベルで実行可能とした基板と相手側部材との接続構造を提供することができる。また、この場合、第１の電極（４）は、第１の基板（１）に形成された回路の一部として構成されるが、別部位バンプ（６）を、第１の基板（１）の一面（１ａ）側のうち第１の電極（４）とは電気的に絶縁された部位である絶縁部（３）に形成すれば、該回路に電気的な影響を与えることが無く好ましい。
【００１５】
さらに、絶縁部としての保護膜（３）はＳｉＮ、ＳｉＯ等より構成することができるが、このような保護膜と金属製の別部位バンプ（６）とをシランカップリング剤（１２１）よりなる接着剤（１３２）で接着することにより、該別部位バンプの接着性をより向上させることができる。また、請求項２の発明では、保護膜（３）と別部位バンプ（６）とは熱硬化性樹脂よりなる接着剤（１３２）により接着されているが、この発明においても、請求項２の発明と同様の効果が得られる。
【００１６】
ここで、請求項３の発明のように、別部位バンプ（６）と第１の電極（４ｂ）との間は、金属製の線材（７）によりつながれているものにできる。そして、この場合、請求項４の発明のように、線材（７）は、ワイヤボンディングにより形成されたものにできる。
【００１７】
また、請求項６の発明では、別部位バンプ（６）と第１の電極（４ｂ）とを結線する線材（７）を、第１の基板（１）の一面（１ａ）からみて複数個のバンプ（５、６）の突出方向の高さよりも低い位置に配置しているから、該線材（７）が第２の基板（１０）に接触することを防止できる。
【００１８】
また、別部位バンプ（６）は、請求項７の発明のように、ワイヤボンディング用のワイヤを加熱、加圧、並びに超音波により摺動することにより成形されたものを採用することができる。特に、請求項４との組み合わせにおいては、別部位バンプ（６）及び線材（７）共に、ワイヤボンディング装置を用いて容易に形成することができる。
【００１９】
ここで、請求項５及び請求項８の発明のように、線材（７）及び別部位バンプ（６）は、Ａｕ、Ａｌ、Ｃｕ、Ｐｂ、Ｓｎ及びこれらのうちの少なくとも１つを主成分とした合金のうちのいずれか１つより構成することができる。なお、線材（７）と別部位バンプ（６）とは同一の金属で構成しても良いし、互いに異なる金属より構成しても良い。
【００２０】
また、請求項９記載の発明は、一面（１ａ）に形成された電極パッド（４）を、相手側部材（１０）の電極部（１３）に対して金属製のバンプ（５、６）を介して接続するようにした基板において、該一面のうち該電極パッドとは別部位（３）に金属製のバンプ（６）を形成し、別部位（３）に形成されたバンプ（６）を、ワイヤボンディング用のワイヤを加熱、加圧することにより成形されたものとし、別部位（３）に形成されたバンプ（６）と電極パッド（４ｂ）とを、ワイヤボンディングにより形成された線材（７）により結線した基板の製造方法についてなされたものである。
【００２１】
このような基板では、電極パッド（４）とは別部位に形成したバンプ（６）が、上記請求項１や請求項２等の接続構造における別部位バンプと同様の作用効果を奏するため、基板の回路特性の変動を防止しつつ、電極パッドの再配置をチップレベルで実行可能とすることが出来る。
【００２２】
なお、この基板においては、別部位（３）に形成されたバンプと該線材とは同一のワイヤで構成されてもよいし、材質等が異なるワイヤで構成されても良い。
【００２３】
さらに、この請求項９の製造方法では、キャピラリ（１００）の内部に挿入された金属ワイヤ（１０１）において該キャピラリの先端から導出された部分の先端に膨頭部（１０２）を形成した後、この膨頭部を、基板（１）の一面（１ａ）における別部位（３）に形成されたバンプ（６）を形成すべき部位に押し当てることにより押しつぶし、押しつぶされた膨頭部により該別部位（３）に形成されたバンプを形成する。
【００２４】
続いて、同製造方法では、該金属ワイヤを該別部位（３）に形成されたバンプから伸びるように、該キャピラリの先端から繰り出し、電極パッド（４ｂ）まで引き回し、次に、引き回された金属ワイヤを該電極パッドに押しつけ、圧着させるようにする。本製造方法によれば、上記した基板を適切に製造することができる。
【００２５】
さらに、請求項１０の製造方法では、請求項９記載の引き回し工程において、キャピラリ（１００）の先端を別部位（３）に形成されたバンプ（６）の側方部まで移動させて金属ワイヤ（１０１）を該側方部に圧着し、この圧着部を起点として該キャピラリから該金属ワイヤを繰り出し、電極パッド（４ｂ）まで水平に引き回すようにすることを特徴としている。それによって、請求項９記載の基板において、線材（７）を、基板（１）の一面（１ａ）からみて別部位（３）に形成されたバンプ（６）の突出方向の高さよりも低い位置に配置したものを適切に製造することが出来る。
【００２７】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２８】
【発明の実施の形態】
（第１実施形態）
図１は、本発明の第１実施形態に係る第１の基板としてのＩＣチップ１を示す概略断面図であり、図２は、ＩＣチップ１と第２の基板としての配線基板（本発明でいう相手側部材）１０との接続構造を示す概略断面図である。また、図３において左図及び右図は、それぞれ、ＩＣチップ１及び配線基板１０を、接続される一面（接続面）１ａ、１０ａからみた概略平面図である。なお、図３において、後述するバンプ５、６、ワイヤ７及びソルダレジスト１２には便宜上斜線ハッチングを施してあるが断面を示すものではない。
【００２９】
ＩＣチップ１は、例えばシリコン基板等の半導体基板に不純物拡散を行うことにより、トランジスタや抵抗等の素子（図示せず）を形成してなる。ＩＣチップ１の一面１ａには、蒸着等により形成されアルミニウム（Ａｌ）を主成分とする合金よりなる複数個の配線２が設けられており、これら配線２は上記トランジスタや抵抗等の素子間を電気的に接続し、ＩＣチップ１内にて回路（図示せず）を構成している。
【００３０】
また、ＩＣチップ１の一面１ａには、この一面１ａを被覆して外部環境より保護する保護膜３が設けられている。この保護膜３は、ＣＶＤ（化学的気相成長法）等により形成されたＳｉＮやＳｉＯ等よりなる絶縁性の膜である。また、保護膜３における各配線２上の一部が除去されて各配線２の一部が開口しており、この開口した各配線２の部分（図１中、Ｌで示す範囲）が、外部導通用のパッド部（本発明でいう第１の電極、電極パッド）４として構成されている。また、保護膜３は、ＩＣチップ１の一面１ａ側のうちパッド部４と電気的に絶縁された部位、即ち本発明でいう絶縁部として構成されている。
【００３１】
パッド部４は、図３に示す様に、ＩＣチップ１の周縁部に位置して複数個形成されている。これらパッド部４は、その表面に金属製のバンプ５が形成されているバンプ形成パッド部４ａと、バンプ５が形成されていない非形成パッド部４ｂとからなる。
【００３２】
また、配線基板１０との接続用としてＩＣチップ１の一面１ａより突出して設けられた複数個のバンプ５、６は、バンプ形成パッド部４ａ表面に密着して形成された上記バンプ５と、ＩＣチップ１の一面１ａ側のうちパッド部４とは別部位に形成された別部位バンプ６とからなる。
【００３３】
ここで、別部位バンプ６は、図１及び図３に示す様に、ＩＣチップ１におけるパッド部４よりも内周側の部位に位置する保護膜（絶縁部）３の表面に、密着固定されている。詳細は後述するが、本例では、これらバンプ５、６は、ボンディングワイヤ（ワイヤボンディング用のワイヤ）を加熱、加圧並びに超音波により摺動することにより成形するスタッドバンプ法により形成されている。
【００３４】
また、これらバンプ５、６は、Ａｕ、Ａｌ、Ｃｕ、Ｐｂ、Ｓｎ及びこれらのうちの少なくとも１つを主成分とした合金等から選択した金属により構成することができ、各バンプ５、６は同一金属でも、互いに異なる金属でもよい。
【００３５】
また、別部位バンプ６と非形成パッド部４ｂとは、金属製のワイヤ（本発明でいう線材）７により電気的に接続されており、このワイヤ７は、ＩＣチップ１の一面１ａからみて複数個の各バンプ５、６の突出方向の高さよりも低い位置（バンプ５、６の突出方向の先端部よりもＩＣチップ１の一面１ａに近い位置）に配置されている。
【００３６】
やはり、詳細は後述するが、本例では、ワイヤ７はワイヤボンディングにより形成されており、バンプ５、６と同様の金属材料により構成することができる。そのため、本例では、ワイヤ７における別部位バンプ６側の端部は、別部位バンプ６と一体になっており、ワイヤ７は別部位バンプ６の一部が突出した形となっている。そして、ワイヤ７と非形成パッド部４ｂとはウェッジボンディングにより接合されている。
【００３７】
また、配線基板（第２の基板、相手側部材）１０は、例えばプリント配線基板より構成され、その一面１０ａには、図２及び図３に示す様に、例えばＣｕ、Ｎｉ、Ａｕやはんだ材料等よりなる配線１１が複数個形成されている。また、各配線１１は、配線基板１０の一面１０ａに形成されたソルダレジスト１２により、一部が開口するように被覆されている。なお、図３中の右図における矩形の破線Ｋは、搭載されるべきＩＣチップ１の外周形状に対応したものである。
【００３８】
各配線１１におけるソルダレジスト１２から開口した部分は、基板ランド（本発明でいう第２の電極、相手側部材の電極部）１３として構成されており、各基板ランド１３はＩＣチップ１のバンプ５、６に対応した位置に位置する。そのため、複数個の基板ランド１３は、バンプ形成パッド部４ａ及びバンプ５に対応した位置に形成されたパッド対応ランド１３ａと、別部位バンプ６に対応した位置に形成された非対応ランド１３ｂとよりなる。
【００３９】
相対位置が同じであるパッド対応ランド１３ａとバンプ形成パッド部４ａとは、バンプ５により電気的に接続され、相対位置の異なる非対応ランド１３ｂと非形成パッド部４ｂとは、別部位バンプ６及びワイヤ７を介して電気的に接続されている。図３中、ＩＣチップ１搭載時に互いに接続される別部位バンプ６と非形成パッド部４ｂとは、破線矢印にて対応づけている。ここで、基板ランド１３（ランド１３ａ、１３ｂ）とバンプ５、６との接続は、はんだや導電性接着剤等よりなる接続材１４を介して行われている。
【００４０】
また、非対応ランド１３ｂには、配線基板１０の一面１０ａから内部に向かってビアホール（図３中、丸中に×の印にて図示）１５が形成され、このビアホール１５を介して、非対応ランド１３ｂからの信号が配線基板１０の一面１０ａとは反対の他面（図示せず）側へ取り出し可能となっている。
【００４１】
また、それぞれの一面１ａ、１０ａが対向するように配置されたＩＣチップ１と配線基板１０との間には、エポキシ樹脂等よりなるアンダーフィル１６が充填され、各接合部を保護している。
【００４２】
ここで、本実施形態では、上記各部材２〜７を備えたＩＣチップ１が、本発明の基板に相当するものである。すなわち、本発明の基板としてのＩＣチップ１は、一面１ａに形成された複数個のパッド部４（４ａ、４ｂ）を、配線基板１０の基板ランド１３（１３ａ、１３ｂ）に対してバンプ５、６を介して接続するものであって、一面１ａ側において複数個のパッド部４のうち非形成パッド部４ｂとは別部位に、バンプ（別部位バンプ）６が形成されたものである。
【００４３】
次に、上記基板の接続構造を実現するための接続方法について述べるが、まず、図１に示した各部材２〜７を備えたＩＣチップ１の製造方法について述べ、続いて、このＩＣチップ１と配線基板１０との接続方法について述べることとする。
【００４４】
まず、シリコン基板等に素子を形成してなるＩＣチップ１に、上述した様な手法にて、配線２及び保護膜３を形成したワークを用意する。ここで、図４は各部材２〜７を備えたＩＣチップ１の製造工程を示す概略断面図であり、上記ワークに、別部位バンプ６及びワイヤ７を形成する工程を示すものである。
【００４５】
この別部位バンプ６及びワイヤ７の形成は、上記した特開平７−１８３３０３号公報に記載のようなスタッドバンプ技術を応用した方法を用いる。本実施形態では、バンプを形成するための装置として、従来いわゆるネールヘッドボンディングに用いてきたワイヤボンダを採用することができる。ここで、ボンディングキャピラリとしては、従来、金ワイヤによるネールヘッドボンディングに用いているセラミック製のものを使用できる。
【００４６】
図４（ａ）に示す様に、キャピラリ１００の内部に挿入された金ワイヤ（金属ワイヤ）１０１において、キャピラリ１００の先端のワイヤ導出口から金ワイヤ１０１を出し、スパークによって金ワイヤ１０１の先端を溶融（加熱溶融）し、ボール（膨頭部）１０２を形成する（膨頭部形成工程）。
【００４７】
次に、図４（ｂ）に示す様に、用意された上記ワークに対して別部位バンプ６を形成する。即ち、ボール１０２をキャピラリ１００の先端で、ＩＣチップ１の一面１ａ側の保護膜３上に押し当てることにより押しつぶして圧着する。この押しつぶされ圧着されたボール１０２は、別部位バンプ６となる（バンプ形成工程）。このバンプ形成工程では、ＩＣチップ１を加熱することで、ボール１０２を加熱しつつ押しつぶしてもよい。このように、別部位バンプ６はボンディングワイヤである金ワイヤ１０１を加熱、加圧並びに超音波により摺動することにより形成される。
【００４８】
次に、図４（ｃ）に示す様に、キャピラリ１００を別部位バンプ６の上方でループ状に動かして、キャピラリ１００の先端を別部位バンプ６の側方部まで移動させて金ワイヤ１０１を別部位バンプ６の側方部に圧着する。そして、図４（ｄ）中の矢印に示す様にキャピラリ１００を動かし、この圧着部を起点として金ワイヤ１０１を別部位バンプ６から伸びるように、キャピラリ１００の先端から金ワイヤ１０１を繰り出し、非形成パッド部４ｂまで水平に引き回す（引き回し工程）。
【００４９】
そして、図４（ｅ）に示す様に、キャピラリ１００の先端を非形成パッド部４ｂに押しつけるように移動させることにより、引き回された金ワイヤ１０１を超音波接合等を用いて非形成パッド部４ｂに圧着する（圧着工程）。
【００５０】
その後、キャピラリ１００を非形成パッド部４ｂから遠ざけ、金ワイヤ１０１を切断することにより、ワイヤ７が形成される（ワイヤ形成工程）。なお、バンプ形成パッド部４ａへのバンプ５の形成は、上記した特開平７−１８３３０３号公報に記載のスタッドバンプ技術を用い、金ワイヤ１０１を加熱、加圧並びに超音波により摺動することで行うことができる。こうして、上記各部材２〜７を備えたＩＣチップ１を適切に製造することができる。
【００５１】
この各部材２〜７を備えたＩＣチップ１を、配線基板１０に対して、各々の一面１ａ、１０ａが対向するように配置する。ここで、アンダーフィル１６を、ＩＣチップ１及び配線基板１０のどちらか一方の一面にポッティングした後、上記対向配置を行う。その後、両者１、１０の対向間隔が狭まるように加圧して、各バンプ５、６を配線基板１０の基板ランド１３に密着させ、上記接続材１４及びアンダーフィル１６の硬化を行うことで、図２に示す接続構造が完成する。
【００５２】
ところで、本実施形態によれば、ＩＣチップ１の一面１ａ側において、非形成パッド部４ｂとは別部位に別部位バンプ６を形成し、別部位バンプ６と非形成パッド部４ｂとの間をワイヤボンディングにより形成されたワイヤ７で結線することにより、相対位置の異なる非形成パッド部４ｂと非対応ランド１３ｂとを、容易に電気的に接続することができる。
【００５３】
そのため、スパッタや蒸着等、回路特性に変動を与えるようなウェハレベルでの工程を行うことなく、ＩＣチップレベルで非形成パッド部（第１の電極、電極パッド）４ｂの再配置を行うことができる。よって、本実施形態によれば、基板の回路特性の変動を防止しつつ、電極パッドの再配置をチップレベルで実行可能とした基板と相手側部材との接続構造を提供することができる。
【００５４】
また、本実施形態によれば、別部位バンプ６と非形成パッド部４ｂとを結線するワイヤ７を、ＩＣチップ１の一面１ａからみて複数個のバンプ５、６の突出方向の高さよりも低い位置に配置しているから、ワイヤ７が配線基板１０に接触することを防止できる。
【００５５】
また、パッド部４は、ＩＣチップ１に形成された回路の一部として構成されるが、別部位バンプ６を、ＩＣチップ１の一面１ａ側のうちパッド部４とは電気的に絶縁された部位である保護膜（絶縁部）３に形成しているため、該回路に電気的な影響を与えることが無く好ましい。
【００５６】
また、本発明の基板としてのＩＣチップ１によれば、パッド部（電極パッド）４とは別部位に別部位バンプ６を形成しているため、基板の回路特性の変動を防止しつつ、電極パッドの再配置をチップレベルで安価に実行可能とした基板を提供することが出来る。
【００５７】
また、ＩＣチップ１のバンプ５及び６を、ワイヤボンディング用のワイヤ１０１を加熱、加圧することにより成形されたものとし、別部位バンプ６と非形成パッド部４ｂとを結線するワイヤ７をワイヤボンディングにより形成されたものとしているから、上記図４の製造方法に示したように、ワイヤボンディング装置を用いて、容易に製造できる。
【００５８】
（第２実施形態）
なお、本発明の基板としてのＩＣチップ１は、図５の工程図（概略断面図）に示す方法によって製造しても良い。図５に示す本実施形態の製造方法は、別部位バンプ６をスタッドバンプ法によらない方法で形成するものである。まず、図５（ａ）に示す様に、上記第１実施形態と同様に膨頭部形成工程を行い、ボール１０２を形成する。
【００５９】
次に、図５（ｂ）の矢印に示す様に、金ワイヤ１０１をキャピラリ１００の先端から繰り出し、キャピラリ１００の先端を支点として、金ワイヤ１０１を繰り出し方向と交差する方向に曲げ変形させる（ワイヤ曲げ工程）。
【００６０】
そして、図５（ｃ）に示す様に、金ワイヤ１０１における曲げられた部分を、非形成バッド部４ｂに押し付け、圧着する。その後、キャピラリ１００を非形成パッド部４ｂから遠ざけ、金ワイヤ１０１を切断することにより、ワイヤ７が形成される。次に、バンプ形成パッド部４ａに対して、上記第１実施形態と同様にしてバンプ５を形成する。
【００６１】
次に、図５（ｄ）に示す様に、加圧治具１１０を用いて、ボール１０２をＩＣチップ１の一面１ａ側の保護膜３に押しつけ、密着させると、押しつぶされたボール１０２により別部位バンプ６が形成される。このとき、図に示すように、ＩＣチップ１の一面１ａ上の全てのバンプ５、６を同時に加圧することにより、各バンプ５、６の高さを均一に制御できる。
【００６２】
ここで、図５（ｄ）に示す工程において、図中の１１１はＩＣチップ１の一面１ａ上にポッティングして加熱することにより濡れ広げられた接着剤である。この接着剤１１１は、バンプ５、６の接合部やワイヤ７を封止して保護するもので、アンダーフィル１６に用いられるエポキシ樹脂等より構成できる。これら図５（ｃ）及び（ｄ）に示す工程が密着工程である。
【００６３】
なお、例えば、加圧治具１１０をボール１０２のみ加圧するものとすれば、金ワイヤ１０１における曲げられた部分の圧着とボール１０２の密着による別部位バンプ６の形成とを同時に行うことも可能である。また、図４及び図５に示した製造方法は、上記のスタッドバンプ技術を応用したものであり、ボンディングワイヤとしては、金ワイヤ以外にもスタッドバンプ技術に用いられるものであれば何でも良い。
【００６４】
（第３実施形態）
なお、保護膜３上に別部位バンプ６を供給するに当たり、バンプ６の密着強度が必要な場合には、保護膜３上にシランカップリング剤を予め塗布、加熱乾燥させた上に、バンプ形成する方法もある。図６は、シランカップリング剤を用いた別部位バンプ６の形成方法を示す工程図（概略断面図）である。
【００６５】
図６（ａ）に示す様に、例えば硬質ゴム等よりなるスタンプ治具１２０を用いて、ＩＣチップ１の保護膜３上の別部位バンプ６形成部位にシランカップリング剤１２１を塗布する。次に、図６（ｂ）に示す様に、ＩＣチップ１を加熱ヒータ１２２上に載せ、加熱することで、塗布されたシランカップリング剤１２１を加熱乾燥させる。
【００６６】
この後、上記第１実施形態に述べた膨頭部形成、バンプ形成、引き回し、圧着、及びワイヤ形成の各工程を行い、図６（ｃ）に示す状態のものが得られる。そして、他のバンプ５を形成した後、上記図５（ｄ）にて述べたのと同様に、加圧治具１１０を用いて、各バンプ５、６の高さ制御を行う。こうして、各部材２〜７を備えたＩＣチップ１が出来上がる。本実施形態においても、上記第１実施形態と同様の効果が得られるとともに、別部位バンプ６と保護膜３との密着強度をより向上させることができる。
【００６７】
（第４実施形態）
また、別部位バンプ６の形成時に保護膜３が割れる場合や、別部位バンプ６の形成部位がポリイミド樹脂等で構成され、バンプ形成には柔らかすぎる場合には、別のガラス基板上でバンプ６を形成し、熱硬化性樹脂（エポキシ樹脂等）等の接着剤で貼り付ける様にしても良い。図７はこの接着剤を用いた別部位バンプ６の形成方法を示す工程図（概略断面図）である。
【００６８】
上記の膨頭部形成工程を行い、図７（ａ）に示す様に、別のガラス基板１３０の一面１３０ａに対して、上記図４（ｂ）及び（ｃ）に示す工程と同様の加圧処理を行い、側方部に金ワイヤ１０１が圧着された別部位バンプ６を形成する。次に、図７（ｂ）に示す様に、トレイ１３１に置かれた接着剤１３２までキャピラリ１００を移動させ、別部位バンプ６の圧着面に接着剤１３２を付着させる。
【００６９】
次に、図７（ｃ）に示す様に、キャピラリ１００を移動して、接着剤１３２が付着した別部位バンプ６を保護膜３上に配置させ、接着剤１３２を介して別部位バンプ６を保護膜３に接触させる。そして、加熱ヒータ１３３により接着剤１３２を加熱硬化させ、別部位バンプ６を保護膜３に接着する。なお、接着剤１３２は、例えば数秒〜１０秒程度で熱硬化する即硬化性の接着剤を用いることが好ましい。
【００７０】
さらに、ワイヤ７及び他のバンプ５を形成した後、上記図５（ｄ）にて述べたのと同様に、加圧治具１１０を用いて、各バンプ５、６の高さ制御を行う。こうして、各部材２〜７を備えたＩＣチップ１が出来上がる。本実施形態においても、上記第１実施形態と同様の効果が得られるとともに、別部位バンプ６の形成部が柔らかすぎる場合に、バンプ形成を良好に行うことが出来る。
【００７１】
（他の実施形態）
なお、上記実施形態においては、ワイヤ７を別部位バンプ６と同一の金属より形成したが、例えば、別部位バンプ６のみをスタッドバンプ法により形成しておき、その後、ワイヤ７の両端を別部位バンプ６とパッド部４とにはんだ付けするように結線してもよい。この場合、ワイヤ７と別部位バンプ６とは同一金属でも、互いに異なる金属であってもよい。
【００７２】
また、別部位バンプ６が形成されるＩＣチップ１の一面１ａ側の絶縁部としては、保護膜３以外にも、ＩＣチップ１の一面１ａ側における不導体部分、あるいは、該一面１ａ上にＩＣチップ１の回路と独立して形成された金属膜等であっても良い。
【００７３】
また、上記実施形態では、別部位バンプ６と非形成パッド部４ｂとがワイヤ７により結線されているが、ＩＣチップ１の回路構成上、別部位バンプ６とバンプ形成パッド部４ａとを結線しても良い。
【００７４】
さらに言うならば、１つの別部位バンプ６と複数個のパッド部４とをワイヤ７により結線しても良い。この場合、結線される複数個のパッド部４は、バンプ形成パッド部４ａのみでも、非形成パッド部４ｂのみでも良く、また、その両方が混在していてもよい。また、ＩＣチップ１と配線基板１０とを接続する複数個のバンプのうち、少なくとも１個が別部位バンプ６であればよく、また、全てが別部位バンプ６であってもよい。
【００７５】
以上述べてきたように、本発明は、別部位バンプの形成を要部としており、上記ＩＣチップ以外にも、一面に形成された電極パッドを相手側部材の電極部に対して金属製のバンプを介して接続するようにした基板ならば、どのような基板にも適用可能であり、また、相手側部材もプリント配線基板だけでなく、セラミックの配線基板にも適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＩＣチップを示す概略断面図である。
【図２】図１に示すＩＣチップと配線基板との接続構造を示す概略断面図である。
【図３】図１に示すＩＣチップ及び配線基板の概略平面図である。
【図４】図１に示すＩＣチップの製造方法を示す工程図である。
【図５】本発明の第２実施形態に係るＩＣチップの製造方法を示す工程図である。
【図６】本発明の第３実施形態に係るＩＣチップの製造方法を示す工程図である。
【図７】本発明の第４実施形態に係るＩＣチップの製造方法を示す工程図である。
【符号の説明】
１…ＩＣチップ、１ａ…ＩＣチップの一面、３…保護膜、４…パッド部、
４ｂ…非形成パッド部、５…バンプ、６…別部位バンプ、７…ワイヤ、
１０…配線基板、１０ａ…配線基板の一面、１３…基板ランド、
１３ｂ…非対応ランド、１００…キャピラリ、１０１…金ワイヤ、
１０２…ボール、１２１…シランカップリング剤、１３２…接着剤。

Claims (10)

  1. 一面（１ａ）に複数個の第１の電極（４）が形成された第１の基板（１）と、
    一面（１０ａ）に複数個の第２の電極（１３）が形成された第２の基板（１０）と、
    前記第１の基板の前記一面より突出して形成された金属製の複数個のバンプ（５、６）とを備え、
    前記第１及び第２の基板は、それぞれの前記一面が対向するように配置されており、前記バンプを介して前記第１の電極と前記第２の電極とが電気的に接続されている基板の接続構造において、
    前記バンプのうち少なくとも１つは、前記第１の基板における前記一面側のうち前記第１の電極とは別部位（３）に形成された別部位バンプ（６）として構成されており、
    この別部位バンプを介して相対位置の異なる前記第１の電極（４ｂ）と前記第２の電極（１３ｂ）とが電気的に接続されており、
    前記別部位バンプ（６）は、前記第１の基板（１）における前記一面（１ａ）側のうち前記第１の電極（４）と電気的に絶縁された絶縁部（３）に形成されており、
    前記第１の基板（１）における前記絶縁部は、前記第１の基板の前記一面（１ａ）を被覆して保護する絶縁性の保護膜（３）であり、
    前記保護膜（３）と前記別部位バンプ（６）とはシランカップリング剤（１２１）により接着されていることを特徴とする基板の接続構造。
  2. 一面（１ａ）に複数個の第１の電極（４）が形成された第１の基板（１）と、
    一面（１０ａ）に複数個の第２の電極（１３）が形成された第２の基板（１０）と、
    前記第１の基板の前記一面より突出して形成された金属製の複数個のバンプ（５、６）とを備え、
    前記第１及び第２の基板は、それぞれの前記一面が対向するように配置されており、前記バンプを介して前記第１の電極と前記第２の電極とが電気的に接続されている基板の接続構造において、
    前記バンプのうち少なくとも１つは、前記第１の基板における前記一面側のうち前記第１の電極とは別部位（３）に形成された別部位バンプ（６）として構成されており、
    この別部位バンプを介して相対位置の異なる前記第１の電極（４ｂ）と前記第２の電極（１３ｂ）とが電気的に接続されており、
    前記別部位バンプ（６）は、前記第１の基板（１）における前記一面（１ａ）側のうち前記第１の電極（４）と電気的に絶縁された絶縁部（３）に形成されており、
    前記第１の基板（１）における前記絶縁部は、前記第１の基板の前記一面（１ａ）を被覆して保護する絶縁性の保護膜（３）であり、
    前記保護膜（３）と前記別部位バンプ（６）とは熱硬化性樹脂よりなる接着剤（１３２）により接着されていることを特徴とする基板の接続構造。
  3. 前記別部位バンプ（６）と前記第１の電極（４ｂ）との間は、金属製の線材（７）によりつながれていることを特徴とする請求項１または２に記載の基板の接続構造。
  4. 前記線材（７）は、ワイヤボンディングにより形成されたものであることを特徴とする請求項３に記載の基板の接続構造。
  5. 前記線材（７）は、Ａｕ、Ａｌ、Ｃｕ、Ｐｂ、Ｓｎ及びこれらのうちの少なくとも１つを主成分とした合金のうちのいずれか１つよりなることを特徴とする請求項３または４に記載の基板の接続構造。
  6. 前記線材（７）は、前記第１の基板（１）の前記一面（１ａ）からみて前記複数個のバンプ（５、６）の突出方向の高さよりも低い位置に配置されていることを特徴とする請求項３ないし５のいずれか１つに記載の基板の接続構造。
  7. 前記別部位バンプ（６）は、ワイヤボンディング用のワイヤを加熱、加圧、並びに超音波による摺動することにより成形されたものであることを特徴とする請求項１ないし６のいずれか１つに記載の基板の接続構造。
  8. 前記別部位バンプ（６）は、Ａｕ、Ａｌ、Ｃｕ、Ｐｂ、Ｓｎ及びこれらのうちの少なくとも１つを主成分とした合金のうちのいずれか１つよりなることを特徴とする請求項１ないし７のいずれか１つに記載の基板の接続構造。
  9. 一面（１ａ）に形成された電極パッド（４）を、相手側部材（１０）の電極部（１３）に対して金属製のバンプ（５、６）を介して接続するようにした基板において、
    前記一面側のうち前記電極パッドとは別部位（３）に金属製のバンプ（６）が形成されており、
    前記別部位（３）に形成されたバンプ（６）は、ワイヤボンディング用のワイヤを加熱、加圧することにより成形されたものであり、
    前記別部位（３）に形成されたバンプ（６）と前記電極パッド（４ｂ）とは、ワイヤボンディングにより形成された線材（７）により結線されている基板を製造する方法であって、
    キャピラリ（１００）の内部に挿入された金属ワイヤ（１０１）において前記キャピラリの先端から導出された部分の先端に膨頭部（１０２）を形成する膨頭部形成工程と、
    前記キャピラリに挿入された前記金属ワイヤの前記膨頭部を、前記基板（１）の前記一面（１ａ）側における前記別部位（３）に形成されたバンプ（６）を形成すべき部位に押し当てることにより押しつぶし、押しつぶされた膨頭部により前記別部位（３）に形成されたバンプを形成するバンプ形成工程と、
    前記金属ワイヤを前記別部位（３）に形成されたバンプから伸びるように、前記キャピラリの先端から繰り出し、前記電極パッド（４ｂ）まで引き回す引き回し工程と、
    引き回された金属ワイヤを前記電極パッドに押しつけ、圧着させる圧着工程と、を備えることを特徴とする基板の製造方法。
  10. 前記引き回し工程では、前記キャピラリ（１００）の先端を前記別部位（３）に形成されたバンプ（６）の側方部まで移動させて前記金属ワイヤ（１０１）を前記別部位（３）に形成されたバンプの側方部に圧着し、この圧着部を起点として前記キャピラリから前記金属ワイヤを繰り出し、前記電極パッド（４ｂ）まで水平に引き回すようにすることを特徴とする請求項９に記載の基板の製造方法。
JP24895899A 1999-09-02 1999-09-02 基板及びその接続構造並びに基板の製造方法 Expired - Fee Related JP4006900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24895899A JP4006900B2 (ja) 1999-09-02 1999-09-02 基板及びその接続構造並びに基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24895899A JP4006900B2 (ja) 1999-09-02 1999-09-02 基板及びその接続構造並びに基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001077153A JP2001077153A (ja) 2001-03-23
JP4006900B2 true JP4006900B2 (ja) 2007-11-14

Family

ID=17185941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24895899A Expired - Fee Related JP4006900B2 (ja) 1999-09-02 1999-09-02 基板及びその接続構造並びに基板の製造方法

Country Status (1)

Country Link
JP (1) JP4006900B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Also Published As

Publication number Publication date
JP2001077153A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JP3176542B2 (ja) 半導体装置及びその製造方法
US6214642B1 (en) Area array stud bump flip chip device and assembly process
TW501208B (en) Semiconductor device and manufacturing method of the same
US8067823B2 (en) Chip scale package having flip chip interconnect on die paddle
US8525322B1 (en) Semiconductor package having a plurality of input/output members
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
JP3944915B2 (ja) 半導体装置の製造方法
US8022558B2 (en) Semiconductor package with ribbon with metal layers
JP2015523743A (ja) Ｂｖａインタポーザ
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP4006900B2 (ja) 基板及びその接続構造並びに基板の製造方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH10335366A (ja) 半導体装置
JPH10233417A (ja) 半導体装置及びその製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JP2000323528A (ja) 半導体装置の製造方法
JP2785441B2 (ja) 半導体装置とその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JP3598058B2 (ja) 回路基板
JPH0677285A (ja) Ｉｃ素子の実装方法
JPH11340267A (ja) 半導体チップとその製造方法および半導体装置
JP2008021712A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees