JP2785441B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2785441B2 JP2785441B2 JP2121492A JP12149290A JP2785441B2 JP 2785441 B2 JP2785441 B2 JP 2785441B2 JP 2121492 A JP2121492 A JP 2121492A JP 12149290 A JP12149290 A JP 12149290A JP 2785441 B2 JP2785441 B2 JP 2785441B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- electrode
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004020 conductor Substances 0.000 claims description 29
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 238000007789 sealing Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004831 Hot glue Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- YDLQKLWVKKFPII-UHFFFAOYSA-N timiperone Chemical compound C1=CC(F)=CC=C1C(=O)CCCN1CCC(N2C(NC3=CC=CC=C32)=S)CC1 YDLQKLWVKKFPII-UHFFFAOYSA-N 0.000 description 1
- 229950000809 timiperone Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第４図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図乃至第３図］ a.半導体装置［第１図、第２図］ b.製造方法［第３図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置、特に半導体チップの電極をリー
ドを介して導出する半導体装置とその製造方法に関す
る。
ドを介して導出する半導体装置とその製造方法に関す
る。
（B.発明の概要） 本発明は、半導体チップの電極をリードを介して導出
する半導体装置とその製造方法において、 半導体チップの電極とリードとの間の接続に要する時
間を短縮し、装置の肉厚を薄くできるようにし、半導体
チップの電極のピッチを小さくできるようにするため、 一方の表面に複数の導体パターン膜が形成された異方
性導電膜を、各導体パターン膜が半導体チップの電極と
それに対応したリードとの間を結ぶところに位置するよ
うに位置決めした状態で異方性導電膜を半導体チップの
電極及びリードに圧着したものである。
する半導体装置とその製造方法において、 半導体チップの電極とリードとの間の接続に要する時
間を短縮し、装置の肉厚を薄くできるようにし、半導体
チップの電極のピッチを小さくできるようにするため、 一方の表面に複数の導体パターン膜が形成された異方
性導電膜を、各導体パターン膜が半導体チップの電極と
それに対応したリードとの間を結ぶところに位置するよ
うに位置決めした状態で異方性導電膜を半導体チップの
電極及びリードに圧着したものである。
（C.従来技術）［第４図］ LSI、VLSI等の半導体装置は、一般に、リードフレー
ムの各ダイパッドに半導体チップをダイボンディング
し、半導体チップの各電極とそれに対応するリードとの
間を例えば金からなるワイヤによりボンディングし、樹
脂封止後リードフレームを切断するという方法で製造さ
れる。
ムの各ダイパッドに半導体チップをダイボンディング
し、半導体チップの各電極とそれに対応するリードとの
間を例えば金からなるワイヤによりボンディングし、樹
脂封止後リードフレームを切断するという方法で製造さ
れる。
第４図はそのような従来の半導体装置の樹脂封止前の
状態を示すものであり、同図において、ａはダイパッ
ド、ｂ、ｂ……はリード、ｃは銀ペースト等からなる接
着剤、ｄは該接着剤ｃを介してダイパッドａ上にボンデ
ィングされた半導体チップ、ｅ、ｅ……は半導体チップ
ｄの電極、ｆ、ｆ……は半導体チップｄの電極ｅ、ｅ、
……とそれに対応するリードｂ、ｂ、……との間を接続
するワイヤである。
状態を示すものであり、同図において、ａはダイパッ
ド、ｂ、ｂ……はリード、ｃは銀ペースト等からなる接
着剤、ｄは該接着剤ｃを介してダイパッドａ上にボンデ
ィングされた半導体チップ、ｅ、ｅ……は半導体チップ
ｄの電極、ｆ、ｆ……は半導体チップｄの電極ｅ、ｅ、
……とそれに対応するリードｂ、ｂ、……との間を接続
するワイヤである。
（D.発明が解決しようとする問題点） ところで、第４図に示すような従来の半導体装置に
は、先ず第１に、ワイヤボンディングに要する時間が長
くなり、生産性の向上を阻む要因となるという問題があ
った。というのは、ワイヤボンディングは、ワイヤボン
ダを用いて電極をワイヤによりその電極と対応するリー
ドに接続することを全電極について１個ずつ順番に行う
ものであり、しかも多ピン化によって電極の数が数十か
ら数百十ときわめて多くなっている。従って、１個の半
導体装置当りのワイヤボンディング時間が無視できない
程長くなっているのである。
は、先ず第１に、ワイヤボンディングに要する時間が長
くなり、生産性の向上を阻む要因となるという問題があ
った。というのは、ワイヤボンディングは、ワイヤボン
ダを用いて電極をワイヤによりその電極と対応するリー
ドに接続することを全電極について１個ずつ順番に行う
ものであり、しかも多ピン化によって電極の数が数十か
ら数百十ときわめて多くなっている。従って、１個の半
導体装置当りのワイヤボンディング時間が無視できない
程長くなっているのである。
第２に、半導体チップｄの電極ｅとリードｂとの間を
接続するものとして例えば金からなるワイヤｆを用いて
おり、そのワイヤｆはアーチ状に撓む。そしてこの撓み
が樹脂パッケージｇの薄型化を制約する要因になってい
るのである。樹脂封止型半導体装置においては、樹脂パ
ッケージの薄型化が強く要求され厚さを1.0mm以下にす
るという要請も生じているので、ワイヤの撓みによって
樹脂パッケージの薄型化が制約されるという問題は看過
できないのである。
接続するものとして例えば金からなるワイヤｆを用いて
おり、そのワイヤｆはアーチ状に撓む。そしてこの撓み
が樹脂パッケージｇの薄型化を制約する要因になってい
るのである。樹脂封止型半導体装置においては、樹脂パ
ッケージの薄型化が強く要求され厚さを1.0mm以下にす
るという要請も生じているので、ワイヤの撓みによって
樹脂パッケージの薄型化が制約されるという問題は看過
できないのである。
第３に、ワイヤにより電極・リード間を接続する限
り、電極の配置ピッチを飛躍的に小さくすることができ
ないという問題がある。即ち、LSI、VLSIの高集積化の
要求はとどまるところを知らないが、その要求に応える
には多ピン化を図る必要があり、それには電極の配置ピ
ッチを小さくすることが必要となる。ところが、ワイヤ
ボンディングする場合、ボンディングキャピラリを半導
体チップの表面にあてなければならず、隣りの電極はキ
ャピラリにあたる位置にあってはならない。従って、電
極ピッチを小さくすることがキャピラリによって制約さ
れるので、実際上電極ピッチを120μｍ以下にすること
は困難である。
り、電極の配置ピッチを飛躍的に小さくすることができ
ないという問題がある。即ち、LSI、VLSIの高集積化の
要求はとどまるところを知らないが、その要求に応える
には多ピン化を図る必要があり、それには電極の配置ピ
ッチを小さくすることが必要となる。ところが、ワイヤ
ボンディングする場合、ボンディングキャピラリを半導
体チップの表面にあてなければならず、隣りの電極はキ
ャピラリにあたる位置にあってはならない。従って、電
極ピッチを小さくすることがキャピラリによって制約さ
れるので、実際上電極ピッチを120μｍ以下にすること
は困難である。
尚、ワイヤレスボンディング方式としてフリプチップ
方式、ビームリード方式、フィリームキャリア方式があ
るが、いずれもこれ等の各問題を完全に克服しきっては
いない。
方式、ビームリード方式、フィリームキャリア方式があ
るが、いずれもこれ等の各問題を完全に克服しきっては
いない。
本発明はこのような問題点を解決すべく為されたもの
であり、半導体チップの電極とリードとの間の接続に要
する時間を短縮し、装置の肉厚を薄くできるようにし、
半導体チップの電極のピッチを小さくできるようにする
ことを目的とする。
であり、半導体チップの電極とリードとの間の接続に要
する時間を短縮し、装置の肉厚を薄くできるようにし、
半導体チップの電極のピッチを小さくできるようにする
ことを目的とする。
（E.問題点を解決するための手段） 本発明半導体装置は、一方の表面に複数の導体パター
ン膜が形成された異方性導電膜を、各導体パターン膜が
半導体チップの電極とそれに対応したリードとの間を結
ぶところに位置するようにして異方性導電膜を半導体チ
ップの電極及びリードに圧着したことを特徴とする。
ン膜が形成された異方性導電膜を、各導体パターン膜が
半導体チップの電極とそれに対応したリードとの間を結
ぶところに位置するようにして異方性導電膜を半導体チ
ップの電極及びリードに圧着したことを特徴とする。
本発明半導体装置の製造方法は、キャリアフィルム上
に導体膜を形成し、該導体膜をパターニングすることに
より導体ターン膜を形成し、上記キャリアフィルムの導
体パターン膜が形成された面上に異方性導電膜を形成
し、該異方性導電膜を、各導体パターン膜の半導体チッ
プの電極及びリードの端部と対応する位置にてその電極
及びリードの端部に圧着することを特徴とする。
に導体膜を形成し、該導体膜をパターニングすることに
より導体ターン膜を形成し、上記キャリアフィルムの導
体パターン膜が形成された面上に異方性導電膜を形成
し、該異方性導電膜を、各導体パターン膜の半導体チッ
プの電極及びリードの端部と対応する位置にてその電極
及びリードの端部に圧着することを特徴とする。
（F.作用） 本発明半導体装置によれば、上面に導体パターン膜が
形成された異方性導電膜を位置決めした状態で、熱圧着
することにより半導体チップの各電極とリードとの間を
各導体パターン膜によって電機的に接続することができ
る。
形成された異方性導電膜を位置決めした状態で、熱圧着
することにより半導体チップの各電極とリードとの間を
各導体パターン膜によって電機的に接続することができ
る。
そして、異方性導電膜及びその表面に形成された導体
パターン膜により電極・リード間を電気的に接続するの
でワイヤを用いた場合のようにアーチ状に撓むというこ
とがなく、半導体装置の薄型化を図ることができる。
パターン膜により電極・リード間を電気的に接続するの
でワイヤを用いた場合のようにアーチ状に撓むというこ
とがなく、半導体装置の薄型化を図ることができる。
本発明半導体装置の製造方法によれば、キャリアフィ
ルムをベースにして形成した導体膜のエッチングにより
導体パターン膜を形成し、該導体パターン膜上に異方性
導電膜を塗布し、該異方性導電膜を位置決めして圧着し
て略同時に半導体チップの各電極とリードとの間を各導
体パターン膜によって電気的に接続できるので、半導体
チップの電極とリードとの間を接続するに要する時間を
短縮することができる。
ルムをベースにして形成した導体膜のエッチングにより
導体パターン膜を形成し、該導体パターン膜上に異方性
導電膜を塗布し、該異方性導電膜を位置決めして圧着し
て略同時に半導体チップの各電極とリードとの間を各導
体パターン膜によって電気的に接続できるので、半導体
チップの電極とリードとの間を接続するに要する時間を
短縮することができる。
また、半導体チップの電極とリードとの間をワイヤに
より接続するわけではないので、キャピラリを全く用い
ない。従って、キャピラリによって電極ピッチが制約さ
れるということなくなり、電極ピッチを相当に高くする
ことができ、延いては半導体チップの高集積化が可能に
なる。
より接続するわけではないので、キャピラリを全く用い
ない。従って、キャピラリによって電極ピッチが制約さ
れるということなくなり、電極ピッチを相当に高くする
ことができ、延いては半導体チップの高集積化が可能に
なる。
（G.実施例）［第１図乃至第３図］ 以下、本発明半導体装置とその製造方法を図示実施例
に従って詳細に説明する。
に従って詳細に説明する。
（a.半導体装置）［第１図、第２図］ 第１図及び第２図は本発明半導体装置の一つの実施例
を示し、第１図は樹脂封止前の状態を示す断面図、第２
図は導体パターン膜が上面に形成された異方性導電膜の
平面図である。
を示し、第１図は樹脂封止前の状態を示す断面図、第２
図は導体パターン膜が上面に形成された異方性導電膜の
平面図である。
図面において、１はリードフレームのダイパッド２、
２、……はインナーリード、３は例えば銀ペーストから
なる接着剤で、ダイパッド１に半導体チップ４を接着し
ている。５は半導体チップ４の表面を覆うパシベーショ
ン膜、６、６、……は半導体チップ４の表面に形成され
パシベーション膜５の開口を通して露出する電極パッド
である。７は異方性導電膜で、インナーリード２、２、
……の先端部及び半導体チップ４の各電極パッド６、
６、……に下面にて熱圧着により接着されている。８、
８、……は異方性導電膜７の上面に形成された導体パタ
ーン膜であり、半導体チップ４の各電極パッド６、６…
…とそれに対応するインナーリード２、２、……との間
を電気的に接続する。具体的には各導体パターン膜８、
８、……は、略放射状に形成され、内端部が各電極パッ
ド６、６、……の上方にあたるところに位置し、異方性
導電膜７の熱圧着により導電性を有するに至った圧着部
を介して電極パッド６、６、……に電気的に接続されて
いる。また、各導体パターン膜８、８、……の外端部は
各インナーリード２、２、……の先端部の上方にあたる
ところに位置し、異方性導電膜７の熱圧着により導電性
を有するに至った圧着部を介してインナーリード２、
２、……に電気的に接続されている。
２、……はインナーリード、３は例えば銀ペーストから
なる接着剤で、ダイパッド１に半導体チップ４を接着し
ている。５は半導体チップ４の表面を覆うパシベーショ
ン膜、６、６、……は半導体チップ４の表面に形成され
パシベーション膜５の開口を通して露出する電極パッド
である。７は異方性導電膜で、インナーリード２、２、
……の先端部及び半導体チップ４の各電極パッド６、
６、……に下面にて熱圧着により接着されている。８、
８、……は異方性導電膜７の上面に形成された導体パタ
ーン膜であり、半導体チップ４の各電極パッド６、６…
…とそれに対応するインナーリード２、２、……との間
を電気的に接続する。具体的には各導体パターン膜８、
８、……は、略放射状に形成され、内端部が各電極パッ
ド６、６、……の上方にあたるところに位置し、異方性
導電膜７の熱圧着により導電性を有するに至った圧着部
を介して電極パッド６、６、……に電気的に接続されて
いる。また、各導体パターン膜８、８、……の外端部は
各インナーリード２、２、……の先端部の上方にあたる
ところに位置し、異方性導電膜７の熱圧着により導電性
を有するに至った圧着部を介してインナーリード２、
２、……に電気的に接続されている。
しかして、半導体チップ４の各電極６、６、……は、
異方性導電膜７の圧着部、導体パターン膜８、８、……
及び異方性導電膜７の圧着部を介してインナーリード
２、２、……に電気的に接続されているのである。尚、
便宜上樹脂の図示はしないが、第１図に示す状態で樹脂
により封止される。
異方性導電膜７の圧着部、導体パターン膜８、８、……
及び異方性導電膜７の圧着部を介してインナーリード
２、２、……に電気的に接続されているのである。尚、
便宜上樹脂の図示はしないが、第１図に示す状態で樹脂
により封止される。
このような半導体装置によれば、半導体チップの電極
とリードとの間を電気的に接続する手段としてワイヤー
を用いた半導体装置の場合のようにワイヤがアーチ状に
大きく撓んで樹脂封止した場合における樹脂パッケージ
の肉厚を厚くするという虞れがない。
とリードとの間を電気的に接続する手段としてワイヤー
を用いた半導体装置の場合のようにワイヤがアーチ状に
大きく撓んで樹脂封止した場合における樹脂パッケージ
の肉厚を厚くするという虞れがない。
そして、従来のようにワイヤを用いた場合にはボンデ
ィング用のキャピラリーでワイヤボンディングを行う関
係から半導体チップの電極パッド６、６、……の配置ピ
ッチを小さくすることが制約されてしまうが、本半導体
装置によれば、異方性導電膜７上に形成する導体パター
ン膜８、８、……の加工精度の許す範囲で電極パッド
６、６、……の配置ピッチを小さくすることができ、該
ピッチを100μｍ以下にすることは容易に為し得る。
ィング用のキャピラリーでワイヤボンディングを行う関
係から半導体チップの電極パッド６、６、……の配置ピ
ッチを小さくすることが制約されてしまうが、本半導体
装置によれば、異方性導電膜７上に形成する導体パター
ン膜８、８、……の加工精度の許す範囲で電極パッド
６、６、……の配置ピッチを小さくすることができ、該
ピッチを100μｍ以下にすることは容易に為し得る。
また、ワイヤは一般に金からなるので、ワイヤボンデ
ィング方式の半導体装置はワイヤの材料費が高くなると
いう問題があるが、本半導体装置にはそのような虞れが
ない。
ィング方式の半導体装置はワイヤの材料費が高くなると
いう問題があるが、本半導体装置にはそのような虞れが
ない。
（b.製造方法）［第３図］ 第３図（Ａ）乃至（Ｆ）は第１図及び第２図に示した
半導体装置の製造方法を工程順に示す断面図である。
半導体装置の製造方法を工程順に示す断面図である。
（Ａ）例えばポリエステルからなる例えば100μｍ程度
の膜厚のキャリアフィルム９の表面に、膜厚20μｍ程度
のホットメルト系接着剤［例えばポリアミドフィルム
（融点約80℃）。尚、後で分離が可能であれば他の材料
でも良い。］10を介して例えば銅あるいはアルミニウム
からなる導体箔（厚さ10〜30μｍ）11を接着する。同図
（Ａ）は導体箔11接着後の状態を示す。
の膜厚のキャリアフィルム９の表面に、膜厚20μｍ程度
のホットメルト系接着剤［例えばポリアミドフィルム
（融点約80℃）。尚、後で分離が可能であれば他の材料
でも良い。］10を介して例えば銅あるいはアルミニウム
からなる導体箔（厚さ10〜30μｍ）11を接着する。同図
（Ａ）は導体箔11接着後の状態を示す。
（Ｂ）次に、上記導体箔11を選択的にエッチングするこ
とにより同図（Ｂ）に示すように導体パターン膜８、
８、……を形成する。
とにより同図（Ｂ）に示すように導体パターン膜８、
８、……を形成する。
（Ｃ）次に、同図（Ｃ）に示すように、キャリアフィル
ム９の表面にペースト状の異方性導電膜７を印刷又はコ
ーティングする。
ム９の表面にペースト状の異方性導電膜７を印刷又はコ
ーティングする。
尚、異方性導電膜は、半田、銅あるいはニッケル等の
金属粒子あるいは表面に金属層をコーティングした無機
材料もしくは有機材料からなるところの導電性を有した
粒子を、絶縁性を有する感熱性の樹脂、例えばエポキシ
樹脂中に分散させたものであり、厚さ方向に圧力を印加
すると厚さ方向に電機的導電性を備えるが、面方向には
絶縁性を有している。
金属粒子あるいは表面に金属層をコーティングした無機
材料もしくは有機材料からなるところの導電性を有した
粒子を、絶縁性を有する感熱性の樹脂、例えばエポキシ
樹脂中に分散させたものであり、厚さ方向に圧力を印加
すると厚さ方向に電機的導電性を備えるが、面方向には
絶縁性を有している。
（Ｄ）次に、表面に導体パターン膜８、８、……を有す
るキャリアフィルム９を、導体パターン膜８、８、……
側の面を下向きにしてダイパッド１に半導体チップ４が
ダイボンディングされたリードフレーム上に臨ませる。
そして、各導体パターン膜８、８、……の両端部が半導
体チップ４の各電極パッド６、６、……及びインナーリ
ード２、２、……の先端部の上方に位置するように位置
合せをする。その後、ホットツール12によりキャリアフ
ィルム９の異方性導電膜７を熱圧着すべき部分を突起部
13、13、……にて熱圧着する。第３図（Ｄ）は熱圧着す
る少し前の状態を示している。
るキャリアフィルム９を、導体パターン膜８、８、……
側の面を下向きにしてダイパッド１に半導体チップ４が
ダイボンディングされたリードフレーム上に臨ませる。
そして、各導体パターン膜８、８、……の両端部が半導
体チップ４の各電極パッド６、６、……及びインナーリ
ード２、２、……の先端部の上方に位置するように位置
合せをする。その後、ホットツール12によりキャリアフ
ィルム９の異方性導電膜７を熱圧着すべき部分を突起部
13、13、……にて熱圧着する。第３図（Ｄ）は熱圧着す
る少し前の状態を示している。
尚、ホットツール12は例えば120〜160℃程度の温度に
加熱されている。
加熱されている。
（Ｅ）熱圧着を終えるとホットツール12を上昇させてキ
ャリアフィルム９から離す。第３図（Ｅ）は熱圧着を終
えホットツール12をキャリアフィルム９から離した状態
を示す。
ャリアフィルム９から離す。第３図（Ｅ）は熱圧着を終
えホットツール12をキャリアフィルム９から離した状態
を示す。
（Ｆ）その後、同図（Ｆ）に示すようにキャリアフィル
ム９を異方性導電膜７及び導体パターン膜８、８、……
から分離する。すると、第１図に示す半導体装置が出来
上る。その後は、樹脂封止、リードフレームの不要部分
のカットを行えば良い。
ム９を異方性導電膜７及び導体パターン膜８、８、……
から分離する。すると、第１図に示す半導体装置が出来
上る。その後は、樹脂封止、リードフレームの不要部分
のカットを行えば良い。
このように、本半導体装置の製造方法によれば、各導
体パターン膜８、８、……の半導体チップ１の各電極パ
ッド及び各インナーリード２、２、……の先端への接続
を、ホットツール12にてキャリアフィルム９を半導体チ
ップ及びリード２、２、……側へ押圧するという一回の
動作で同時に行うことができる。即ち、接続に要する時
間を短くすることができる。
体パターン膜８、８、……の半導体チップ１の各電極パ
ッド及び各インナーリード２、２、……の先端への接続
を、ホットツール12にてキャリアフィルム９を半導体チ
ップ及びリード２、２、……側へ押圧するという一回の
動作で同時に行うことができる。即ち、接続に要する時
間を短くすることができる。
尚、半導体装置の製造方法において、半導体チップ４
の電極パッド６、６、……と、インナーリード２、２、
……との間に高さの差があるので、それに応じてホット
ツール12の突起13、13、……の高さに差を設けたり、あ
るいはホットツール12と、キャリアフィルム９との間に
上記高さの差を吸収することのできるゴム弾性体を介在
させるようにしても良い。
の電極パッド６、６、……と、インナーリード２、２、
……との間に高さの差があるので、それに応じてホット
ツール12の突起13、13、……の高さに差を設けたり、あ
るいはホットツール12と、キャリアフィルム９との間に
上記高さの差を吸収することのできるゴム弾性体を介在
させるようにしても良い。
（H.発明の効果） 以上に述べたように、本発明半導体装置は、半導体チ
ップの電極とそれに対応するリードの端部との間を接続
する導体パターン膜が上面に複数本形成された異方性導
電膜を、各導体パターン膜の半導体チップの電極と対応
する位置にて該電極に圧着し、各導体パターン膜のリー
ドの端部と対応する位置にて該リードの端部に圧着した
ことを特徴とするものである。
ップの電極とそれに対応するリードの端部との間を接続
する導体パターン膜が上面に複数本形成された異方性導
電膜を、各導体パターン膜の半導体チップの電極と対応
する位置にて該電極に圧着し、各導体パターン膜のリー
ドの端部と対応する位置にて該リードの端部に圧着した
ことを特徴とするものである。
従って、本発明半導体装置によれば、上面に導体パタ
ーン膜が形成された異方性導電膜を位置決めした状態
で、熱圧着することにより半導体チップの各電極とリー
ドとの間を各導体パターン膜によって電気的に接続する
ことができる。
ーン膜が形成された異方性導電膜を位置決めした状態
で、熱圧着することにより半導体チップの各電極とリー
ドとの間を各導体パターン膜によって電気的に接続する
ことができる。
そして、異方性導電膜及びその表面に形成された導体
パターン膜により電極・リード間を電気的に接続するワ
イヤを用いた場合のようにアーチ状に撓むということが
なく、半導体装置の薄型化を図ることができる。
パターン膜により電極・リード間を電気的に接続するワ
イヤを用いた場合のようにアーチ状に撓むということが
なく、半導体装置の薄型化を図ることができる。
本発明半導体装置の製造方法は、キャリアフィルム上
に導体膜を形成し、該導体膜をパターニングすることに
より半導体チップの電極とそれに対応するリードの端部
を接続する複数本の導体パターン膜を形成し、上記キャ
リアフィルムの上記導体パターン膜が形成された面上に
異方性導電膜を形成し、上記キャリアフィルム上に形成
された異方性導電８膜を、各導体パターン膜の半導体チ
ップの電極と対応する位置にて該電極に、各導体パター
ン膜のリードの端部と対応する位置にて該リードの端部
に、それぞれ圧着し、その後、上記キャリアフィルムを
剥離することを特徴とするものである。
に導体膜を形成し、該導体膜をパターニングすることに
より半導体チップの電極とそれに対応するリードの端部
を接続する複数本の導体パターン膜を形成し、上記キャ
リアフィルムの上記導体パターン膜が形成された面上に
異方性導電膜を形成し、上記キャリアフィルム上に形成
された異方性導電８膜を、各導体パターン膜の半導体チ
ップの電極と対応する位置にて該電極に、各導体パター
ン膜のリードの端部と対応する位置にて該リードの端部
に、それぞれ圧着し、その後、上記キャリアフィルムを
剥離することを特徴とするものである。
従って、本発明半導体装置の製造方法によれば、キャ
リアフィルムをベースにして形成した導体膜のエッチン
グにより導体パターン膜を形成し、該導体パターン膜上
に異方性導電膜を塗布し、該異方性導電膜を位置決めし
て圧着することにより略同時に各電極とリードとの間の
電気的接続を行うことができるので、電極とリードとの
間の接続に要する時間を短縮することができる。
リアフィルムをベースにして形成した導体膜のエッチン
グにより導体パターン膜を形成し、該導体パターン膜上
に異方性導電膜を塗布し、該異方性導電膜を位置決めし
て圧着することにより略同時に各電極とリードとの間の
電気的接続を行うことができるので、電極とリードとの
間の接続に要する時間を短縮することができる。
また、半導体チップの電極とリードとの間をワイヤに
より接続するわけではないので、キャピラリをボンディ
ングに全く用いない。従って、キャピラリによって電極
ピッチが制約されるということなくなり、電極ピッチを
相当に高くすることができる。
より接続するわけではないので、キャピラリをボンディ
ングに全く用いない。従って、キャピラリによって電極
ピッチが制約されるということなくなり、電極ピッチを
相当に高くすることができる。
第１図及び第２図は本発明半導体装置の一つの実施例を
示すもので、第１図は樹脂封止前における断面図、第２
図は表面に導体パターン膜が形成された異方性導電膜の
平面図、第３図（Ａ）乃至（Ｆ）は第１図及び第２図に
示した半導体装置の製造方法を工程順に示す断面図、第
４図は半導体装置の従来例を示す断面図である。 符号の説明 ２……リード、４……半導体チップ、 ６……電極、７……異方性導電膜、 ８……導体パターン膜、 ９……キャリアフィルム、 11……導体膜。
示すもので、第１図は樹脂封止前における断面図、第２
図は表面に導体パターン膜が形成された異方性導電膜の
平面図、第３図（Ａ）乃至（Ｆ）は第１図及び第２図に
示した半導体装置の製造方法を工程順に示す断面図、第
４図は半導体装置の従来例を示す断面図である。 符号の説明 ２……リード、４……半導体チップ、 ６……電極、７……異方性導電膜、 ８……導体パターン膜、 ９……キャリアフィルム、 11……導体膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 21/603
Claims (2)
- 【請求項１】半導体チップの電極とそれに対応するリー
ドの端部との間を接続する導体パターン膜が上面に複数
本形成された異方性導電膜を、各導体パターン膜の半導
体チップの電極と対応する位置にて該電極に圧着し、各
導体パターン膜のリードの端部と対応する位置にて該リ
ードの端部に圧着した ことを特徴とする半導体装置 - 【請求項２】キャリアフィルム上に導体膜を形成し、 上記導体膜をパターニングすることにより半導体チップ
の電極とそれに対応するリードの端部との間を接続する
複数本の導体パターン膜を形成し、 上記キャリアフィルムの上記導体パターン膜が形成され
た面上に異方性導電膜を形成し、 上記キャリアフィルム上に形成された異方性導電膜を、
各導体パターン膜の半導体チップの電極と対応する位置
にて該電極に、各導体パターン膜のリードの端部と対応
する位置にて該リードの端部に、それぞれ圧着し、 その後、上記キャリアフィルムを剥離する ことを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2121492A JP2785441B2 (ja) | 1990-05-11 | 1990-05-11 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2121492A JP2785441B2 (ja) | 1990-05-11 | 1990-05-11 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0417346A JPH0417346A (ja) | 1992-01-22 |
| JP2785441B2 true JP2785441B2 (ja) | 1998-08-13 |
Family
ID=14812505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2121492A Expired - Fee Related JP2785441B2 (ja) | 1990-05-11 | 1990-05-11 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785441B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274333B1 (ko) * | 1996-01-19 | 2001-01-15 | 모기 쥰이찌 | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 |
-
1990
- 1990-05-11 JP JP2121492A patent/JP2785441B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0417346A (ja) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976964A (en) | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JPH06302653A (ja) | 半導体装置 | |
| US6177730B1 (en) | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2954118B2 (ja) | 半導体装置及びその製造方法 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP4006900B2 (ja) | 基板及びその接続構造並びに基板の製造方法 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2531636B2 (ja) | サ−マルヘツド | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP3449097B2 (ja) | 半導体装置 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP2941533B2 (ja) | 半導体チップのワイヤレスボンディング方法 | |
| JPS635253Y2 (ja) | ||
| JPH1022329A (ja) | 半導体装置 | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| JPS60262436A (ja) | 実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |