JPH07249708A - 半導体装置及びその実装構造 - Google Patents
半導体装置及びその実装構造Info
- Publication number
- JPH07249708A JPH07249708A JP3857094A JP3857094A JPH07249708A JP H07249708 A JPH07249708 A JP H07249708A JP 3857094 A JP3857094 A JP 3857094A JP 3857094 A JP3857094 A JP 3857094A JP H07249708 A JPH07249708 A JP H07249708A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- semiconductor device
- pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229920006015 heat resistant resin Polymers 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電気的な特性、主として絶縁特性を改善を図
り、且つ厚さを著しく減少することのできる半導体装置
及びそれを基板へ実装する構造を得ることを目的とす
る。 【構成】 チップ12を搭載するためのリードフレーム
10のダイパッド11に、チップ12より大きい開口部
13を設け、耐熱性絶縁フィルム14をダイパッド11
の裏面に張り付け、絶縁フィルム14上にチップ12を
搭載する。ダイパッド11と重なる絶縁フィルム14の
部分に複数の小孔21があり、パッケージを基板23上
に実装する際、これらの小孔21を介して半田22によ
りダイパッド11と基板23上の導体部とが接合され
る。
り、且つ厚さを著しく減少することのできる半導体装置
及びそれを基板へ実装する構造を得ることを目的とす
る。 【構成】 チップ12を搭載するためのリードフレーム
10のダイパッド11に、チップ12より大きい開口部
13を設け、耐熱性絶縁フィルム14をダイパッド11
の裏面に張り付け、絶縁フィルム14上にチップ12を
搭載する。ダイパッド11と重なる絶縁フィルム14の
部分に複数の小孔21があり、パッケージを基板23上
に実装する際、これらの小孔21を介して半田22によ
りダイパッド11と基板23上の導体部とが接合され
る。
Description
【0001】
【産業上の利用分野】本発明は半導体装置及びそれを基
板上へ実装する構造に関し、更に詳しくは、電気的特性
に優れた樹脂モールド封止型の薄型表面実装パッケージ
及びその製造方法に関する。近年、電子機器のシステム
の高密度化、高速化に伴い、電気的特性の優れた半導体
装置が要求されるようになってきた。
板上へ実装する構造に関し、更に詳しくは、電気的特性
に優れた樹脂モールド封止型の薄型表面実装パッケージ
及びその製造方法に関する。近年、電子機器のシステム
の高密度化、高速化に伴い、電気的特性の優れた半導体
装置が要求されるようになってきた。
【0002】
【従来の技術】従来、電気的特性、特に電気的絶縁特性
を改善するために半導体チップを含む構成部分を樹脂で
気密に封止した表面実装型パッケージが多数発表されて
いるが、半導体チップを搭載するためのリードフレーム
の製造について、工程の増大等の問題があった。
を改善するために半導体チップを含む構成部分を樹脂で
気密に封止した表面実装型パッケージが多数発表されて
いるが、半導体チップを搭載するためのリードフレーム
の製造について、工程の増大等の問題があった。
【0003】
【発明が解決しようとする課題】したがって、本発明で
は、従来のリードフレームの製造設備をそのまま使用
し、電気的な諸問題を解決し、更にこれまで、電源用又
は接地用として使用していた多数のリードをパッケージ
面から基板へ逃がすことにより集約化が可能となり、全
体としてきピン数を減少することの可能な半導体装置及
びその実装構造を提供することを目的とする。
は、従来のリードフレームの製造設備をそのまま使用
し、電気的な諸問題を解決し、更にこれまで、電源用又
は接地用として使用していた多数のリードをパッケージ
面から基板へ逃がすことにより集約化が可能となり、全
体としてきピン数を減少することの可能な半導体装置及
びその実装構造を提供することを目的とする。
【0004】
【課題を解決するための手段】請求項1によれば、半導
体チップを搭載するためのリードフレームのダイパッド
に、該半導体チップより大きい開口部を設け、該開口部
を覆うように耐熱性絶縁フィルムをダイパッドの裏面に
張り付け、該開口部の絶縁フィルム上に前記半導体チッ
プを搭載した成ることを特徴とする半導体装置が提供さ
れる。
体チップを搭載するためのリードフレームのダイパッド
に、該半導体チップより大きい開口部を設け、該開口部
を覆うように耐熱性絶縁フィルムをダイパッドの裏面に
張り付け、該開口部の絶縁フィルム上に前記半導体チッ
プを搭載した成ることを特徴とする半導体装置が提供さ
れる。
【0005】請求項2によれば、リードフレームは、複
数のインナーリード及び各インナーリードに連結された
アウターリードを有し、半導体チップと少なくともイン
ナーリードとの間がワイヤにより接続され、前記半導体
チップ、前記インナーリード及び前記ワイヤを含む領域
を樹脂モールドにより一体的に封止して半導体パッケー
ジを構成し、前記絶縁フィルムは該パッケージの表面に
露出していることを特徴とする請求項1に記載の半導体
装置が提供される。
数のインナーリード及び各インナーリードに連結された
アウターリードを有し、半導体チップと少なくともイン
ナーリードとの間がワイヤにより接続され、前記半導体
チップ、前記インナーリード及び前記ワイヤを含む領域
を樹脂モールドにより一体的に封止して半導体パッケー
ジを構成し、前記絶縁フィルムは該パッケージの表面に
露出していることを特徴とする請求項1に記載の半導体
装置が提供される。
【0006】請求項3によれば、複数のインナーリード
の中の電源又は接地用として使用されるインナーリード
とダイパッドとの間、該ダイパッドと半導体チップの電
源又は接地用パッドとの間、及び信号用として使用され
る他のインナーリードと半導体チップの信号用パッドと
の間がそれぞれワイヤを介して電気的に接続されている
ことを特徴とする請求項2に記載の半導体装置が提供さ
れる。
の中の電源又は接地用として使用されるインナーリード
とダイパッドとの間、該ダイパッドと半導体チップの電
源又は接地用パッドとの間、及び信号用として使用され
る他のインナーリードと半導体チップの信号用パッドと
の間がそれぞれワイヤを介して電気的に接続されている
ことを特徴とする請求項2に記載の半導体装置が提供さ
れる。
【0007】請求項4によれば、ダイパッドは相互に電
気的に絶縁された状態で複数に分割され、分割された一
方のダイパッド部は電源用プレーンとして、他方のダイ
パッド部は接地用プレーンとして使用され、電源用プレ
ーンは電源用のインナーリード及び半導体チップの電源
用パッドに、接地用プレーンは接地用のインナーリード
及び半導体チップの接地用パッドにそれぞれ電気的に接
続されていることを特徴とする請求項2に記載の半導体
装置が提供される。
気的に絶縁された状態で複数に分割され、分割された一
方のダイパッド部は電源用プレーンとして、他方のダイ
パッド部は接地用プレーンとして使用され、電源用プレ
ーンは電源用のインナーリード及び半導体チップの電源
用パッドに、接地用プレーンは接地用のインナーリード
及び半導体チップの接地用パッドにそれぞれ電気的に接
続されていることを特徴とする請求項2に記載の半導体
装置が提供される。
【0008】請求項5によれば、電源用又は接地用のプ
レーンと半導体チップのパッドとの間の接続はワイヤ
で、電源用又は接地用のプレーンとインナーリードとの
間はワイヤ又は一体的な直結により接続されていること
を特徴とする請求項4に記載の半導体装置が提供され
る。請求項6によれば、ダイパッドと重なる絶縁フィル
ムの部分に複数の小孔を設けて、ダイパッドが該小孔を
介してパッケージ表面に露出するように構成し、該パッ
ケージを基板上に実装する際、前記小孔を介して半田に
よりダイパッド部と基板上の導体部との間を接合したこ
とを特徴とする請求項2に記載の半導体装置の実装構造
が提供される。
レーンと半導体チップのパッドとの間の接続はワイヤ
で、電源用又は接地用のプレーンとインナーリードとの
間はワイヤ又は一体的な直結により接続されていること
を特徴とする請求項4に記載の半導体装置が提供され
る。請求項6によれば、ダイパッドと重なる絶縁フィル
ムの部分に複数の小孔を設けて、ダイパッドが該小孔を
介してパッケージ表面に露出するように構成し、該パッ
ケージを基板上に実装する際、前記小孔を介して半田に
よりダイパッド部と基板上の導体部との間を接合したこ
とを特徴とする請求項2に記載の半導体装置の実装構造
が提供される。
【0009】
【作用】請求項1又は2によれば、半導体チップを開口
部内の絶縁フィルム上に配置しているので、製造される
半導体装置(パッケージ)の厚さを、ダイパッド下の樹
脂厚分うすくでき、テープではってあるため、絶縁され
ている。請求項3によれば、ダイパッドを電源又は接地
用のプレーンとして使用することができるので、ワイヤ
ボンディング等による電気的配線を容易行うことができ
る。
部内の絶縁フィルム上に配置しているので、製造される
半導体装置(パッケージ)の厚さを、ダイパッド下の樹
脂厚分うすくでき、テープではってあるため、絶縁され
ている。請求項3によれば、ダイパッドを電源又は接地
用のプレーンとして使用することができるので、ワイヤ
ボンディング等による電気的配線を容易行うことができ
る。
【0010】請求項4によれば、ダイパッドが複数に分
割され、分割された一方のダイパッド部は電源用プレー
ンとして、他方のダイパッド部は接地用プレーンとして
使用されるので、ワイヤボンディング等による電気的配
線をより一層容易行うことができる。請求項5におい
て、電源用又は接地用のプレーンとインナーリードとの
間を一体的な直結とすれば、プレス(スタンピング)加
工又はエッチング加工等によりリードフレームを製造す
る際に、電気的な接続構成をとることができ、またこれ
らの間はワイヤボンディング等であらためて接続を行う
必要がないので、配線の取回し及び配線作業をより一層
容易に行うことができる。
割され、分割された一方のダイパッド部は電源用プレー
ンとして、他方のダイパッド部は接地用プレーンとして
使用されるので、ワイヤボンディング等による電気的配
線をより一層容易行うことができる。請求項5におい
て、電源用又は接地用のプレーンとインナーリードとの
間を一体的な直結とすれば、プレス(スタンピング)加
工又はエッチング加工等によりリードフレームを製造す
る際に、電気的な接続構成をとることができ、またこれ
らの間はワイヤボンディング等であらためて接続を行う
必要がないので、配線の取回し及び配線作業をより一層
容易に行うことができる。
【0011】請求項6によれば、パッケージを基板上に
実装する際、絶縁フィルムに設けた小孔に半田ペースト
又は半田ボールを形成することにより、基板上の導体部
との間で半田接合を容易に行え、このようなダイパッド
と基板との接合と、通常のアウターリードと基板との間
での接合とを併用することにより、基板へのパッケージ
の実装をより確実なものとし、パッケージと基板との間
の電気的な接続を効率良く行なえ、電気的な特性を向上
できると共に、多ピン化を図ることができる。
実装する際、絶縁フィルムに設けた小孔に半田ペースト
又は半田ボールを形成することにより、基板上の導体部
との間で半田接合を容易に行え、このようなダイパッド
と基板との接合と、通常のアウターリードと基板との間
での接合とを併用することにより、基板へのパッケージ
の実装をより確実なものとし、パッケージと基板との間
の電気的な接続を効率良く行なえ、電気的な特性を向上
できると共に、多ピン化を図ることができる。
【0012】
【実施例】以下、添付図面を参照して本発明の実施例に
ついて詳細に説明する。図1(a)〜(g)は本発明の
超薄型の半導体装置ないし半導体パッケージを得るため
の製造工程を示す。まず、図1(a)において、リード
フレームを平面図で示す。リードフレーム10のダイパ
ッド部11に、搭載するべき半導体チップ12(図1
(d))より大きな矩形状の開口部13を設ける。この
ような開口部13は、プレス(スタンピング)加工によ
り又はエッチング加工によりリードフレーム10を形成
する際に同時に形成することができる。次に、図1
(b)及び(c)において、リードフレーム10の裏面
に、開口13を覆うように、ダイパッド部11と同じ程
度の大きさ・形状を有するポリイミド等から成る耐熱性
の樹脂フィルム14を張り付ける。なお、図1(b)は
リードフレームを裏面から見た図で、斜線部が樹脂フィ
ルム14であり、図1(c)は同じ状態を断面図で示し
たものであり、16はインナーリードである。なお、ダ
イパッド11の部分は、ダムバーのオフセット部分30
(図1(a)及び(c))にて、リードフレーム10の
面よりも下方になっている。
ついて詳細に説明する。図1(a)〜(g)は本発明の
超薄型の半導体装置ないし半導体パッケージを得るため
の製造工程を示す。まず、図1(a)において、リード
フレームを平面図で示す。リードフレーム10のダイパ
ッド部11に、搭載するべき半導体チップ12(図1
(d))より大きな矩形状の開口部13を設ける。この
ような開口部13は、プレス(スタンピング)加工によ
り又はエッチング加工によりリードフレーム10を形成
する際に同時に形成することができる。次に、図1
(b)及び(c)において、リードフレーム10の裏面
に、開口13を覆うように、ダイパッド部11と同じ程
度の大きさ・形状を有するポリイミド等から成る耐熱性
の樹脂フィルム14を張り付ける。なお、図1(b)は
リードフレームを裏面から見た図で、斜線部が樹脂フィ
ルム14であり、図1(c)は同じ状態を断面図で示し
たものであり、16はインナーリードである。なお、ダ
イパッド11の部分は、ダムバーのオフセット部分30
(図1(a)及び(c))にて、リードフレーム10の
面よりも下方になっている。
【0013】次に、図1(d)及び(e)に示すよう
に、樹脂フィルム14上に半導体チップ12を接着さ
せ、ワイヤボンディング(15)により半導体チップ1
2とリードフレームのインナーリード16との間を接続
する。なお、図1(d)をリードフレームを上から見た
平面図であって、斜線部は樹脂フィルム14を示す。ま
た、図1(e)は同じ状態を断面図で示すものである。
なお、絶縁フィルム14に接着力がない場合、又は接着
力が十分でない場合は、半導体チップ12と絶縁フィル
ム14との間に他の有機接着剤(図示せず)を塗布し、
樹脂フィルム14上に半導体チップ12を接触を接着さ
せる。
に、樹脂フィルム14上に半導体チップ12を接着さ
せ、ワイヤボンディング(15)により半導体チップ1
2とリードフレームのインナーリード16との間を接続
する。なお、図1(d)をリードフレームを上から見た
平面図であって、斜線部は樹脂フィルム14を示す。ま
た、図1(e)は同じ状態を断面図で示すものである。
なお、絶縁フィルム14に接着力がない場合、又は接着
力が十分でない場合は、半導体チップ12と絶縁フィル
ム14との間に他の有機接着剤(図示せず)を塗布し、
樹脂フィルム14上に半導体チップ12を接触を接着さ
せる。
【0014】次に、図1(f)及び(g)において、モ
ールド樹脂18により半導体チップ12及びワイヤボン
ディング部、インナーリード16等を含む周囲部を気密
に封止し、半導体装置ないしパッケージを完成する。こ
の場合において、樹脂フィルム14が半導体装置の表面
に露出するようにする。なお、図1(f)は完成した半
導体装置を示めすもので、斜線部はモールド樹脂18を
示す。また、図1(g)は同じ状態を裏面から見たもの
であり、破線部はダイパッド部11を示す。
ールド樹脂18により半導体チップ12及びワイヤボン
ディング部、インナーリード16等を含む周囲部を気密
に封止し、半導体装置ないしパッケージを完成する。こ
の場合において、樹脂フィルム14が半導体装置の表面
に露出するようにする。なお、図1(f)は完成した半
導体装置を示めすもので、斜線部はモールド樹脂18を
示す。また、図1(g)は同じ状態を裏面から見たもの
であり、破線部はダイパッド部11を示す。
【0015】このようにして製造された半導体装置は、
図1(f)に示すように、樹脂フィルム14を完全にパ
ッケージの外面に露出させているので、装置ないしパッ
ケージの厚さtを少なくして(例えば、tは1mm以
下)、薄型化を図ることができる。また、半導体チップ
12とダイパッド11とは、樹脂フィルム12により完
全に絶縁されるので、電気的特性の改善された半導体装
置が得られる。
図1(f)に示すように、樹脂フィルム14を完全にパ
ッケージの外面に露出させているので、装置ないしパッ
ケージの厚さtを少なくして(例えば、tは1mm以
下)、薄型化を図ることができる。また、半導体チップ
12とダイパッド11とは、樹脂フィルム12により完
全に絶縁されるので、電気的特性の改善された半導体装
置が得られる。
【0016】図2は更に改良された半導体装置を断面図
で示すもので、ダイパッド部11とインナーリード16
(電源又はグランド用のリード)との間を、ワイヤボン
ディング(19)により又は直結により電気的に接続
し、且つダイパッド部11と半導体チップの電源又は接
地(グランド)用パッドとの間をワイヤボンディング
(20)により電気的に接続する。これにより、ダイパ
ッド部11を電源又はグランド用プレーンとして利用す
ることができる。なお、ダイパッド部11とインナーリ
ード16とを直結しておく場合は、スタンピング又はエ
ッチング加工によりリードフレームを形成する際に同時
に両者を連結させておくのが望ましい。
で示すもので、ダイパッド部11とインナーリード16
(電源又はグランド用のリード)との間を、ワイヤボン
ディング(19)により又は直結により電気的に接続
し、且つダイパッド部11と半導体チップの電源又は接
地(グランド)用パッドとの間をワイヤボンディング
(20)により電気的に接続する。これにより、ダイパ
ッド部11を電源又はグランド用プレーンとして利用す
ることができる。なお、ダイパッド部11とインナーリ
ード16とを直結しておく場合は、スタンピング又はエ
ッチング加工によりリードフレームを形成する際に同時
に両者を連結させておくのが望ましい。
【0017】図3(a)〜(e)は更に別の実施例によ
る半導体装置の製造工程を示したものである。図1の実
施例と相違する点について説明する。図3(a)におい
て、耐熱性の樹脂フィルム14のダイパッド部11と対
応する位置に比較的小さな複数の孔21を設ける。そし
て、図1の場合と同様、リードフレーム10の裏面にこ
の樹脂フィルム14を張り付ける。なお、図3(b)は
リードフレームの裏面から見た図で、斜線部が樹脂フィ
ルム14である。次に、図3(c)に示すように、図1
の実施例と同様、樹脂フィルム14上に半導体チップ1
2を接触を接着させ、ワイヤボンディング(15)によ
り半導体チップ12とリードフレームのインナーリード
16との間を接続する。必要により、図2の実施例と同
様、ダイパッド部11とインナーリード16(電源又は
グランド用のリード)との間、及びダイパッド部11と
半導体チップとの間もワイヤボンディング(20)によ
り電気的に接続する。なお、図3(c)において、斜線
部は樹脂フィルム14を示す。次に、図3(d)におい
て、図1の実施例と同様、樹脂フィルム14が装置の表
面に露出するようにモールド樹脂18により気密に封止
し、半導体装置ないしパッケージを完成する。樹脂フィ
ルム14はパッケージの外面に露出しており、従って、
小孔21を介してダイパッド部11もパッケージの裏面
に露出している。
る半導体装置の製造工程を示したものである。図1の実
施例と相違する点について説明する。図3(a)におい
て、耐熱性の樹脂フィルム14のダイパッド部11と対
応する位置に比較的小さな複数の孔21を設ける。そし
て、図1の場合と同様、リードフレーム10の裏面にこ
の樹脂フィルム14を張り付ける。なお、図3(b)は
リードフレームの裏面から見た図で、斜線部が樹脂フィ
ルム14である。次に、図3(c)に示すように、図1
の実施例と同様、樹脂フィルム14上に半導体チップ1
2を接触を接着させ、ワイヤボンディング(15)によ
り半導体チップ12とリードフレームのインナーリード
16との間を接続する。必要により、図2の実施例と同
様、ダイパッド部11とインナーリード16(電源又は
グランド用のリード)との間、及びダイパッド部11と
半導体チップとの間もワイヤボンディング(20)によ
り電気的に接続する。なお、図3(c)において、斜線
部は樹脂フィルム14を示す。次に、図3(d)におい
て、図1の実施例と同様、樹脂フィルム14が装置の表
面に露出するようにモールド樹脂18により気密に封止
し、半導体装置ないしパッケージを完成する。樹脂フィ
ルム14はパッケージの外面に露出しており、従って、
小孔21を介してダイパッド部11もパッケージの裏面
に露出している。
【0018】図3(e)において、このようにして製造
した半導体装置を、基板に実装する状態を断面図で示し
ている。この実施例では、半導体装置の表面に露出して
いる樹脂フィルム14の小孔21に半田ボール22を埋
め込む。そして、これらの半田ボールを基板23の導体
部24に合わせ、同時に半導体装置のアウターリード2
5を基板23上の導体部26に塗布した半田ペースト2
7に合わせるようにして、半導体装置を基板23上に載
せ、必要な加熱を施すことにより、半田ボール22及び
半田ペースト27を溶融させることにより、半導体装置
を基板23上に実装し、且つ電気的な接続を行う。特
に、この実施例では、アウターリード25によって接続
が行われるだけでなく、半田ボール22を介して基板2
3の導体部24と半導体装置側のダイパッド部11とが
相互に結合され且つ電気的に接続される。
した半導体装置を、基板に実装する状態を断面図で示し
ている。この実施例では、半導体装置の表面に露出して
いる樹脂フィルム14の小孔21に半田ボール22を埋
め込む。そして、これらの半田ボールを基板23の導体
部24に合わせ、同時に半導体装置のアウターリード2
5を基板23上の導体部26に塗布した半田ペースト2
7に合わせるようにして、半導体装置を基板23上に載
せ、必要な加熱を施すことにより、半田ボール22及び
半田ペースト27を溶融させることにより、半導体装置
を基板23上に実装し、且つ電気的な接続を行う。特
に、この実施例では、アウターリード25によって接続
が行われるだけでなく、半田ボール22を介して基板2
3の導体部24と半導体装置側のダイパッド部11とが
相互に結合され且つ電気的に接続される。
【0019】図4は図1(d)の平面図を、より詳細に
且つより広い範囲で示した平面図であり、図1で説明し
た実施例に対応する。図4において、10はリードフレ
ームであり、10aは支持体、10bはダイパッド11
を支持しかつ連結するダムバー、10cは多数のインナ
ーリード16及びアウターリード25を支持しかつ連結
するダムバー、10dはリードフレームの位置決め用の
孔である。リードフレーム10は鉄−ニッケル合金、銅
合金、純ニッケル等の金属ストリップ材からなり、板厚
は70μm〜250μmで、ワイヤボンディングを可能
にするために、少なくともインナーリード16の先端は
銀、金、パラジウム等でめっきされている。リードフレ
ームのダイパッド11の裏面に張り付けられる耐熱性の
絶縁フィルム14(図中の斜線部)はポリイミドからな
り、厚さは30μm〜200μm、好ましくは30μm
〜150μmである。30は、ダイパッド11に段差を
設けるために、ダムバー11bに設けたオフセット部で
ある。リードフレーム10の製造方法としては、エッ
チング又はプレス(スタンピング)により形を抜く、
銀めっき、絶縁フィルム14を貼る、ダイパッドに
対してオフセットをつける、の順である。また、組立・
製造は、リードフレーム10へのチップ12の搭載
(有機接着剤を使用。ただし、前述のように絶縁フィル
ム12に粘着性物質が塗布されている場合は接着剤は不
要)、ワイヤボンディング、樹脂封止(エポキシ樹
脂)、半田めっき、リード整形(ダムバーの切除
等)、の順である。
且つより広い範囲で示した平面図であり、図1で説明し
た実施例に対応する。図4において、10はリードフレ
ームであり、10aは支持体、10bはダイパッド11
を支持しかつ連結するダムバー、10cは多数のインナ
ーリード16及びアウターリード25を支持しかつ連結
するダムバー、10dはリードフレームの位置決め用の
孔である。リードフレーム10は鉄−ニッケル合金、銅
合金、純ニッケル等の金属ストリップ材からなり、板厚
は70μm〜250μmで、ワイヤボンディングを可能
にするために、少なくともインナーリード16の先端は
銀、金、パラジウム等でめっきされている。リードフレ
ームのダイパッド11の裏面に張り付けられる耐熱性の
絶縁フィルム14(図中の斜線部)はポリイミドからな
り、厚さは30μm〜200μm、好ましくは30μm
〜150μmである。30は、ダイパッド11に段差を
設けるために、ダムバー11bに設けたオフセット部で
ある。リードフレーム10の製造方法としては、エッ
チング又はプレス(スタンピング)により形を抜く、
銀めっき、絶縁フィルム14を貼る、ダイパッドに
対してオフセットをつける、の順である。また、組立・
製造は、リードフレーム10へのチップ12の搭載
(有機接着剤を使用。ただし、前述のように絶縁フィル
ム12に粘着性物質が塗布されている場合は接着剤は不
要)、ワイヤボンディング、樹脂封止(エポキシ樹
脂)、半田めっき、リード整形(ダムバーの切除
等)、の順である。
【0020】図5は図2(b)と同様、リードフレーム
を裏面から見た図で、より詳細に且つより広い範囲で示
したものである。図2(ないし図5)の実施例は、前述
のように、絶縁フィルム14に小孔21を設けた以外
は、図1(ないし図4)の実施例と同様である。即ち、
リードフレーム10のダイパッドに対応する領域に複数
の小孔21が形成されている絶縁フィルム14を使用す
る。また、組立・製造にあたっては、絶縁フィルム1
4の小孔21に半田ボールを形成、絶縁フィルムが下
を向くようにリード整形、を行う。
を裏面から見た図で、より詳細に且つより広い範囲で示
したものである。図2(ないし図5)の実施例は、前述
のように、絶縁フィルム14に小孔21を設けた以外
は、図1(ないし図4)の実施例と同様である。即ち、
リードフレーム10のダイパッドに対応する領域に複数
の小孔21が形成されている絶縁フィルム14を使用す
る。また、組立・製造にあたっては、絶縁フィルム1
4の小孔21に半田ボールを形成、絶縁フィルムが下
を向くようにリード整形、を行う。
【0021】図6〜図9は、ダイパッド11を複数に分
割した以外は、図2(図5)の実施例と同様の実施例を
示す。図6は図4に対応する平面図であり、図4と相違
する点は、リードフレーム10のダイパッド11を、大
きい領域を占めるダイパッド部分11aと、小さい幾つ
かのダイパッド部分11bとに電気的に絶縁されるよう
に分割させた点である。
割した以外は、図2(図5)の実施例と同様の実施例を
示す。図6は図4に対応する平面図であり、図4と相違
する点は、リードフレーム10のダイパッド11を、大
きい領域を占めるダイパッド部分11aと、小さい幾つ
かのダイパッド部分11bとに電気的に絶縁されるよう
に分割させた点である。
【0022】図7は図6のVIIの部分を拡大して示す
図である。図7では、大きいダイパッド部分11aと、
小さいダイパッド部分11bとを溝によって分割し、且
つ小さいダイパッド部分11bを所定のインナーリード
11bと一体に形成している。この場合、大きいダイパ
ッド部分11aを接地用とし、小さいダイパッド部分1
1bを電源用としている。これにより、それぞれのダイ
パッド部分11a,11bを接地プレーン及び電気プレ
ーンとして使用することができる。そして、チップ12
の信号用のパッド12aと信号用のインナーリード16
aとの間をワイヤ15で、チップ12の接地用のパッド
12bと大ダイパッド11aとをワイヤ19aで、大ダ
イパッド11aと接地用のインナーリード16cとをワ
イヤ20aで、更にチップ12の電源用のパッド12c
と小ダイパッド11bとをワイヤ19bで、それぞれボ
ンディングにより接続する。これにより、ダイパッド1
1a,11bを介してチップ12とインナーリード16
との間の電気的接続が可能になる。
図である。図7では、大きいダイパッド部分11aと、
小さいダイパッド部分11bとを溝によって分割し、且
つ小さいダイパッド部分11bを所定のインナーリード
11bと一体に形成している。この場合、大きいダイパ
ッド部分11aを接地用とし、小さいダイパッド部分1
1bを電源用としている。これにより、それぞれのダイ
パッド部分11a,11bを接地プレーン及び電気プレ
ーンとして使用することができる。そして、チップ12
の信号用のパッド12aと信号用のインナーリード16
aとの間をワイヤ15で、チップ12の接地用のパッド
12bと大ダイパッド11aとをワイヤ19aで、大ダ
イパッド11aと接地用のインナーリード16cとをワ
イヤ20aで、更にチップ12の電源用のパッド12c
と小ダイパッド11bとをワイヤ19bで、それぞれボ
ンディングにより接続する。これにより、ダイパッド1
1a,11bを介してチップ12とインナーリード16
との間の電気的接続が可能になる。
【0023】図8は図7と同じ部分を裏面から見た図で
あり、絶縁フィルム12には、大ダイパッド11a及び
小ダイパッド11bに対応する部分に、それぞれ小孔2
1a、21bが形成されている。図9は図7に対応する
拡大平面図である。図7と異なる点は、小ダイパッド1
1bをインナーリードとを直結ではなく、分離した形態
に形成したものである。この場合は、図7のワイヤ配線
に加えて、直結部分の代わりにワイヤ20bにより小ダ
イパッド11bと電源用のインナーリード16bとを結
ぶ。
あり、絶縁フィルム12には、大ダイパッド11a及び
小ダイパッド11bに対応する部分に、それぞれ小孔2
1a、21bが形成されている。図9は図7に対応する
拡大平面図である。図7と異なる点は、小ダイパッド1
1bをインナーリードとを直結ではなく、分離した形態
に形成したものである。この場合は、図7のワイヤ配線
に加えて、直結部分の代わりにワイヤ20bにより小ダ
イパッド11bと電源用のインナーリード16bとを結
ぶ。
【0024】図10(a)〜(c)は、図6〜図8の実
施例のように、リードフレーム10のダイパッド11
を、大ダイパッド11aと小ダイパッド11bに分割し
た実施例の製造工程を示したものである。図11(a)
はリードフレームを完成させた状態で、小ダイパッド1
1bは電源用インナーリード11bに直結されている。
14は絶縁フィルムで、21は小孔である。図11
(b)はリードフレームにチップ12を搭載し、ワイヤ
ボンディングによる接続を行った状態である。絶縁フィ
ルム14には、大ダイパッド対応する小孔21a及び小
ダイパッド11bに対応する小孔21bがある。これら
の小孔21a、21bは、図10(b)ではチップ12
から隔たる方向に配置されているが、図8のように、横
方向に並べて配置させてもよい。図11(c)はモール
ド樹脂18によって封止した後、基板23に実装する状
態を示したもので、絶縁フィルム14の小孔21a、小
孔21bに半田ボール22を形成した後、基板23上に
実装される。その際、アウターリード25及び大ダイパ
ッド11a、小ダイパッド11bは各半田部分介して基
板23の対応する導体部に電気的に接続される。
施例のように、リードフレーム10のダイパッド11
を、大ダイパッド11aと小ダイパッド11bに分割し
た実施例の製造工程を示したものである。図11(a)
はリードフレームを完成させた状態で、小ダイパッド1
1bは電源用インナーリード11bに直結されている。
14は絶縁フィルムで、21は小孔である。図11
(b)はリードフレームにチップ12を搭載し、ワイヤ
ボンディングによる接続を行った状態である。絶縁フィ
ルム14には、大ダイパッド対応する小孔21a及び小
ダイパッド11bに対応する小孔21bがある。これら
の小孔21a、21bは、図10(b)ではチップ12
から隔たる方向に配置されているが、図8のように、横
方向に並べて配置させてもよい。図11(c)はモール
ド樹脂18によって封止した後、基板23に実装する状
態を示したもので、絶縁フィルム14の小孔21a、小
孔21bに半田ボール22を形成した後、基板23上に
実装される。その際、アウターリード25及び大ダイパ
ッド11a、小ダイパッド11bは各半田部分介して基
板23の対応する導体部に電気的に接続される。
【0025】なお、分離される小ダイパッド11bの位
置や形状は、半導体チップ12の接続用パッドの配列に
よって種々選定することができる。また、半田接続用の
小孔21a、21bの配列や大きさも、対応する基板の
23の接続部(導体パターン)の位置や形状によって決
められる。以上、本発明の添付図面を参照して実施例に
ついて詳細に説明したが、本発明は上記の実施例に限定
されるものではなく、本発明の精神ないし範囲内におい
て種々の形態、変形、修正等が可能であることに留意す
べきである。
置や形状は、半導体チップ12の接続用パッドの配列に
よって種々選定することができる。また、半田接続用の
小孔21a、21bの配列や大きさも、対応する基板の
23の接続部(導体パターン)の位置や形状によって決
められる。以上、本発明の添付図面を参照して実施例に
ついて詳細に説明したが、本発明は上記の実施例に限定
されるものではなく、本発明の精神ないし範囲内におい
て種々の形態、変形、修正等が可能であることに留意す
べきである。
【0026】
【発明の効果】以上に説明したように、本発明によれ
ば、電気的な特性、例えば絶縁性、あるいは構造的な特
性、例えば配線形態等に優れ、かつ超薄型を達成しうる
半導体装置ないしパッケージを実現することができる。
ば、電気的な特性、例えば絶縁性、あるいは構造的な特
性、例えば配線形態等に優れ、かつ超薄型を達成しうる
半導体装置ないしパッケージを実現することができる。
【図1】(a)〜(g)は本発明の半導体装置の一実施
例の製造工程を示す。
例の製造工程を示す。
【図2】本発明の半導体装置の他の実施例の断面図であ
る。
る。
【図3】(a)〜(e)は更に他の実施例の半導体装置
の製造工程を示す。
の製造工程を示す。
【図4】図1(d)に対応する平面図で、より詳細且つ
より広い範囲で示す。
より広い範囲で示す。
【図5】図3(b)に対応する図で、リードフレームの
裏面から見た状態をより詳細且つ広い範囲で示す。
裏面から見た状態をより詳細且つ広い範囲で示す。
【図6】ダイパッドを分割した実施例で、図4に対応す
る平面図である。
る平面図である。
【図7】図6のVIIの部分の拡大平面図である。
【図8】図7に示した部分を裏面から見た図である。
【図9】図7に対応する、更に別の実施例を示す平面図
である。
である。
【図10】(a)〜(c)は図6〜8に示した実施例の
半導体装置の製造工程を示す。
半導体装置の製造工程を示す。
10…リードフレーム 11…ダイパッド 12…半導体チップ 13…開口部 14…絶縁フィルム 15、19、20…ワイヤ 16…インナーリード 17…オフセット部 18…封止樹脂 21…小孔 22…半田ボール 23…基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 N H01L 23/12 Z
Claims (6)
- 【請求項1】 半導体チップ(12)を搭載するための
リードフレーム(10)のダイパッド(11)に、該半
導体チップより大きい開口部(13)を設け、該開口部
を覆うように耐熱性絶縁フィルム(14)をダイパッド
の裏面に張り付け、該開口部の絶縁フィルム上に前記半
導体チップを搭載して成ることを特徴とする半導体装
置。 - 【請求項2】 リードフレーム(10)は、複数のイン
ナーリード(16)及び各インナーリードに連結された
アウターリード(25)を有し、半導体チップ(12)
と少なくともインナーリード(16)との間がワイヤ
(15)により接続され、前記半導体チップ(12)、
前記インナーリード(16)及び前記ワイヤ(15)を
含む領域を樹脂モールド(18)により一体的に封止し
て半導体パッケージを構成し、前記絶縁フィルム(1
4)は該パッケージの表面に露出していることを特徴と
する請求項1に記載の半導体装置。 - 【請求項3】 複数のインナーリード(16)の中の電
源又は接地用として使用されるインナーリード(16
b,16c)とダイパッド(11)との間、該ダイパッ
ド(11)と半導体チップ(12)の電源又は接地用パ
ッド(12b,12c)との間、及び信号用として使用
される他のインナーリード(16a)と半導体チップの
信号用パッド(12a)との間がそれぞれワイヤ(1
5,19,20)を介して電気的に接続されていること
を特徴とする請求項2に記載の半導体装置。 - 【請求項4】 ダイパッド(11)は相互に電気的に絶
縁された状態で複数に分割され、分割された一方のダイ
パッド部(11b)は電源用プレーンとして、他方のダ
イパッド部(11a)は接地用プレーンとして使用さ
れ、電源用プレーンは電源用のインナーリード(16
c)及び半導体チップの電源用パッド(12c)に、接
地用プレーンは接地用のインナーリード(16b)及び
半導体チップの接地用パッド(12b)にそれぞれ電気
的に接続されていることを特徴とする請求項2に記載の
半導体装置。 - 【請求項5】 電源用又は接地用のプレーン(11a,
11b)と半導体チップのパッド(12b,12c)と
の間の接続はワイヤ(19a,19b)で、電源用又は
接地用のプレーン(11a,11b)とインナーリード
(16)との間はワイヤ又は一体的な直結により接続さ
れていることを特徴とする請求項4に記載の半導体装
置。 - 【請求項6】 ダイパッド(11)と重なる絶縁フィル
ム(14)の部分に複数の小孔(21)を設けて、ダイ
パッドが該小孔を介してパッケージ表面に露出するよう
に構成し、該パッケージを基板(23)上に実装する
際、前記小孔(21)を介して半田(22)によりダイ
パッド部(11)と基板(23)上の導体部との間を接
合したことを特徴とする請求項2に記載の半導体装置の
実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3857094A JPH07249708A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置及びその実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3857094A JPH07249708A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置及びその実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07249708A true JPH07249708A (ja) | 1995-09-26 |
Family
ID=12528959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3857094A Withdrawn JPH07249708A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置及びその実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07249708A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534845B1 (en) | 1998-10-16 | 2003-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor device |
JP2010016054A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2013141026A (ja) * | 2005-03-07 | 2013-07-18 | Agere Systems Inc | 集積回路パッケージ |
-
1994
- 1994-03-09 JP JP3857094A patent/JPH07249708A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534845B1 (en) | 1998-10-16 | 2003-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor device |
US6913951B2 (en) | 1998-10-16 | 2005-07-05 | Oki Electric Industry Co., Ltd. | Method of making a lead-on-chip device |
JP2013141026A (ja) * | 2005-03-07 | 2013-07-18 | Agere Systems Inc | 集積回路パッケージ |
JP2010016054A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
JP3780122B2 (ja) | 半導体装置の製造方法 | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
KR20040030297A (ko) | 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 | |
US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
JPH11191602A (ja) | 半導体装置とその製造方法 | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH07249708A (ja) | 半導体装置及びその実装構造 | |
JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
JP3028153B2 (ja) | リードフレームの製造方法 | |
JP2001135767A (ja) | 半導体装置およびその製造方法 | |
JPH08255868A (ja) | 半導体装置およびその製造方法 | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
JP2784209B2 (ja) | 半導体装置 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
JP2568057B2 (ja) | 集積回路装置 | |
JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
JPH029157A (ja) | 半導体装置 | |
JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |