[go: up one dir, main page]

JP3686047B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3686047B2
JP3686047B2 JP2002094691A JP2002094691A JP3686047B2 JP 3686047 B2 JP3686047 B2 JP 3686047B2 JP 2002094691 A JP2002094691 A JP 2002094691A JP 2002094691 A JP2002094691 A JP 2002094691A JP 3686047 B2 JP3686047 B2 JP 3686047B2
Authority
JP
Japan
Prior art keywords
lsi
resin
substrate
metal
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002094691A
Other languages
English (en)
Other versions
JP2002324873A (ja
Inventor
進 柴田
忠志 犬塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002094691A priority Critical patent/JP3686047B2/ja
Publication of JP2002324873A publication Critical patent/JP2002324873A/ja
Application granted granted Critical
Publication of JP3686047B2 publication Critical patent/JP3686047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩのパッケージに係り、特に、ＬＳＩチップと略同じ大きさの半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種のパッケージは、μ−ＢＧＡ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼ばれ、また色々なタイプのチップサイズパッケージが開発されている。
【０００３】
このような、第２のチップサイズパッケージについては、例えば、実践講座 「ＶＬＳＩパッケージング技術（下）」、日経ＢＰ社発行、１９９３年５月３１日 １７４頁に記載されるものがあった。
【０００４】
図１１はかかる従来のチップサイズパッケージがセラミック基板に実装された全体断面図、図１２は図１１のＡ部拡大断面図である。
【０００５】
これらの図に示すように、ＬＳＩチップ１のアルミニューム電極２にＡｕのスタッドバンプ３が形成され、これが２層配線のセラミック基板５にフリップチップボンディングされている。
【０００６】
セラミック基板５の上配線層７と下配線層８はビアホール６でつながっている。このセラミック基板５とこのスタッドバンプ３とは、ＡｇＰｄペースト４で電気的につながり、このＡｇＰｄペースト４はこのセラミック基板５のビアホール６と電気的に接続されている。そのＬＳＩチップ１とこのセラミック基板５とは両者間に注入された封止樹脂９で固定されている。このセラミック基板５の裏面にはランド８Ａが形成され、ビアホール６と電気的に接続され、さらにこのランド８Ａは外部配線に接続される。
【０００７】
また、２層のプリント基板にＬＳＩをワイヤボンド後、ＬＳＩ搭載側をモールドし、パッケージ裏面にエリヤ状に半田バンプを形成する（実装は、この半田バンプにより、基板に直接ハンダ付けする）。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記した従来の構造ではＬＳＩを配線基板に実装するのに、２多層のセラミック基板を用いるので高価格となる。また、セラミックの膨張係数等の影響を除去するには、セラミックの厚さを０．４ｍｍ以下にする必要があり、安定に操作するにはセラミックとしては薄すぎる。
【０００９】
また、以下のような問題点を有している。
【００１０】
（１）プリント基板（上記文献ではエポキシ樹脂）とモールド樹脂間の密着性が悪く、両者の接合面からしばしば剥離が生ずる。
【００１１】
（２）プリント基板とモールド材の熱膨張係数の違いから、リフロー時、パッケージに反りが生じ、信頼性のある搭載が不可能となる。
【００１２】
（３）２層のプリント基板を配線基板に実装することになるので、価格が割高となる。
【００１３】
（４）モールド用の金型が必要であり、しかも、モールド材に離型剤の添加が必要である（モールド樹脂と基板、配線金属等の密着が悪くなる）。
【００１４】
（５）放熱が良くない。
【００１５】
（６）プリント基板（文献ではエポキシ樹脂）を用いるので、プリント基板の耐熱性を超える用途には用いられない。
【００１６】
など、多数の問題点があり、ファインピッチＱＦＰの未達分野をフォローする技術と称せられながら、その一般的な実用化が今なお危ぶまれている。
【００１７】
本発明は、上記問題点を除去し、樹脂と金属、樹脂とＬＳＩとの接続を確かなものにでき、信頼性の高い半導体装置の製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置の製造方法において、第１の表面と、この第１の表面と反対側の第２の表面と、基準孔とを有する金属基板の前記第１の表面上に、表面に複数の電極を有する半導体チップを搭載する工程と、前記複数の電極と前記金属基板の前記第１の表面とを、前記基準孔を基準にしてワイヤにより接続する工程と、前記半導体チップ、前記ワイヤおよび前記金属基板の前記第１の表面を封止樹脂で封止する工程と、前記金属板をそれぞれの前記電極に対応させて分離する工程と、を含むことを特徴とする。
【００１９】
〔２〕上記〔１〕記載の半導体装置の製造方法において、前記金属板の前記第１の表面上には複数の前記半導体チップが搭載され、前記封止樹脂により、前記複数の半導体チップ間を含む前記金属基板の前記第１の表面を封止した後に、前記半導体チップ間の前記封止樹脂部分で分割することを特徴とする。
【００２０】
〔３〕上記〔１〕又は〔２〕記載の半導体装置の製造方法において、前記金属基板を分離した後に、前記分離した金属基板の前記第２の表面上に半田ボールを形成する工程を含むことを特徴とする。
【００２１】
〔４〕半導体装置の製造方法において、第１の表面と、この第１の表面と反対側の第２の表面と、基準孔とを有する金属基板の前記第１の表面上に、表面に複数の電極を有する半導体チップを搭載する工程と、前記複数の電極と前記金属基板の前記第１の表面とを電気的に接続する工程と、前記半導体チップおよび前記金属基板の前記第１の表面を封止樹脂で封止する工程と、前記基準孔を基準に前記金属板をそれぞれの前記電極に対応させて分離する工程と、を含むことを特徴とする。
【００２２】
〔５〕上記〔４〕記載の半導体装置の製造方法において、前記金属板の前記第１の表面上には複数の前記半導体チップが搭載され、前記封止樹脂により、前記複数の半導体チップ間を含む前記金属基板の前記第１の表面を封止した後に、前記半導体チップ間の前記封止樹脂部分で分割することを特徴とする。
【００２３】
〔６〕上記〔４〕又は〔５〕記載の半導体装置の製造方法において、前記金属基板を分離した後に、前記分離した前記金属基板の前記第２の表面上に半田ボールを形成する工程を含むことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施例について図を参照しながら説明する。
【００２５】
図１は本発明の第１実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図２は図１のＡ−Ａ′断面図、図３はその樹脂基板を有する小型パッケージの断面図である。
【００２６】
ここで、ＬＳＩを実装するために、例えば、単層の樹脂基板を用いる。必ずしも樹脂に限定するものではないが、樹脂基板が現在のところ低価格であり望ましい。
【００２７】
図１において、１００は配線層を支える樹脂基板であり、ポリイミドフィルム、ガラスエポキシ基板が用いられる。ポリイミドフィルムの場合、５０μｍ前後の厚さが一般的である。ガラスエポキシ基板の場合は、通常のプリント基板を用いることができる。
【００２８】
１０１，１０２，１０３，…，１０８は、ＬＳＩの各電極とワイヤボンディングにより電気的に接続される銅配線板であり（必ずしも銅である必要はない）、略３５μｍ位の厚さがよく用いられる。１０１はランド１１１につながり、１０２はランド１１２につながり、１０３はランド１１３につながる。他も同様である。
【００２９】
ランド１１１内に点線で示された１２１は、樹脂基板１００の樹脂部に形成された穴である（従って、銅のランド１１１は樹脂基板１００の裏面に露出している）。
【００３０】
穴１２２，穴１２３，…，１２８も同様であり、樹脂基板１００の裏面に露出している。１３０はリードフレームにおけるダイパッドに相当する。このように、樹脂基板１００に銅配線板１０１，１０２，１０３，…，１０８、ランド１１１，１１２，１１３，…，１１８、ダイパッド１３０、そして、ダイパッド１３０には開口１３１等が形成されている。
【００３１】
本実施例に用いる樹脂基板をよりよく理解するため、図２に示すように、ダイパッド（金属板、例えば銅板）１３０の直下も樹脂が削除され開口１３１が形成されている。この穴１３１の形成は、本発明においては必ずしも必要ではない。
【００３２】
この様にして準備された樹脂基板１００のダイパッド１３０に、図３に示すように、ＬＳＩ１４０をダイスボンディングし、さらにＬＳＩ１４０の各電極から銅配線板１０１，１０２，１０３，…，１０８にワイヤボンディングを行う。次に、ＬＳＩ１４０，ワイヤ１４１，１４２等を保護するためモールド樹脂１４３でモールドを行う。
【００３３】
最後に、極通常の手法により半田ボール１５２，１５３を穴１２１，１２２，１２３，１２４，…，１２８の露出面に設置して一個のパッケージとする。このＬＳＩが放熱を特に必要とする場合は、ダイパッド１３０の裏面にも半田等のダイバッド（金属）１５１を設置し、配線基板に熱的に接続させ放熱効果をあげることができる。
【００３４】
図３において、モールド樹脂１４３を用いてモールドするが、その場合、全面にモールドする場合もある。いわゆる、ポッティング剤をポッティングするのみでもよい。１４１はＬＳＩ１４０の電極から銅配線板１０４にボンディングされたワイヤであり、１４２はＬＳＩ１４０の電極から銅配線板１０８にボンディングされたワイヤである。
【００３５】
そして、半田ボール１５２はランド１１４に、半田ボール１５３はランド１１８に接続されている。
【００３６】
図４は本発明の第２実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図５はその樹脂基板にＬＳＩを実装した小型パッケージの断面（図４のＢ−Ｂ′線に対応する断面）図である。以下、第１実施例と同じ部分の説明は省略する。
【００３７】
上記第１実施例では配線基板に接続するための半田ボール１５２，１５３は、ＬＳＩ１４０の周囲に存在した。しかし、よりパッケージの寸法を小さくするため第２実施例では、その半田ボールのほとんどをＬＳＩの直下に設置する。
【００３８】
これらの図に示すように、銅配線板２０１の先端にあるランド２１１はＬＳＩ２４０の直下に存在する。２２１，２２４，２２８はランド２１１，２１４，２１８における樹脂にあけられた穴である（第１実施例と同様である）。銅配線板２０２は本実施例では、ＬＳＩ２４０の直下にはない。銅配線板２０４に連なるランド２１４は直下に存在する。以下同様である。図４の一点破線２３１は銅配線板２０１，２０３，２０４，２０５，２０７，２０８の上に塗布された絶縁シートである。
【００３９】
この基板の絶縁シート２３１にＬＳＩ２４０のダイスボンドを行い、次にワイヤボンド、樹脂２４３を被着した後、樹脂基板２００の樹脂側（本発明では裏面と記載）から穴２２８，２２４に半田ボール２３８，２３４を配置する。なお、図５において、２４１、２４２はワイヤ、２４３はモールド樹脂である。
【００４０】
図６は本発明の第３実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図７はその樹脂基板にＬＳＩを実装した小型パッケージの断面（図６のＣ−Ｃ′線断面）図である。
【００４１】
この実施例では搭載するＬＳＩにバンプを形成し、フリップチップ方式により基板にひとまず実装し、チップサイズパッケージとし、次に、そのチップサイズパッケージを回路基板に実装する形態をとる。
【００４２】
図６において、既に述べた様に３００は樹脂基板であり、例えば、絶縁層に金属板を張り付け、この金属板を所望の形状にエッチング等により加工形成したものである。点線で囲った部分にＬＳＩ３５０が搭載される。３０１，３０２，３０３，３０４，…３０８は加工形成された銅等による金属配線板で、この部分にＬＳＩ３５０の各電極からワイヤがボンドされる。
【００４３】
３１１，３１２，３１３，３１４，…３１８は、それぞれ金属配線板３０１，３０２，３０３，３０４，…３０８と電気的に連なったランドであり、点線３５０の内側に設置されている。３２１，３２２，３２３，３２４，…３２８は各ランド３１１，３１２，３１３，３１４，…３１８の部分に絶縁層のみに形成された穴でありＬＳＩの搭載されない側には銅板が露出している。
【００４４】
一点破線３４１はこの基板に接着された絶縁シートであり、ランド３１１，３１２，３１３，３１４，…３１８の内側に存在する様に設置される。
【００４５】
このような基板にＬＳＩ３５０をフリップチップ実装した状態が図７に示されており、図６のＣ−Ｃ′線に沿う断面図である。図において、３４４、３４８はＬＳＩ３５０に形成された半田ボールであり、穴３２４，３２８の部分に半田ボール３３４，３３８が設置されている。必要に応じて樹脂モールドする。
【００４６】
次に、本発明の第４実施例について説明する。
【００４７】
この第４実施例では本発明のチップサイズパッケージと外部回路との電気接続に半田ボール等は使用せずパッケージの配線板の一部を加工して接続端子とする手法について説明する。
【００４８】
図８は本発明の第４実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図９は図８のＤ−Ｄ′断面図、図１０はその樹脂基板を有する小型パッケージの断面図である。
【００４９】
これらの図に示すように、４００は配線板を支える絶縁基板、配線板４０１，４０２，４０３，…４０８等にＬＳＩが接続される。４２１，４２２，４２３，４２４，…４２８は絶縁板に形成された穴である。４１１は配線板４０１に連なり外部回路と接続する端子である。４１４は配線板４０４に連なり外部基板と接続する端子である。同様に、４１８は配線板４０８に連なり外部回路に接続する端子である。
【００５０】
端子４１１は穴４２１の場所で宙に浮いている。端子４１４は穴４２４の場所で宙に浮いている。端子４１８は穴４２８で宙に浮いている。他も同様である。この様な構造は通常の技術で容易に作製できる。例えば、穴を予め形成した絶縁基板に金属板を張り付け、これを表面からエッチングすればよい。
【００５１】
次に、宙に浮いたこれら端子を加工する。この加工も通常の手段で容易に実現できる。端子４１４，４１８は外部回路と接続し易いように変形している。
【００５２】
ＬＳＩを接続した状態が図１０に示されているが、要部を明確にするために、絶縁シートやモールド樹脂は図示されておらず、省略されている。
【００５３】
また、４５４，４５８はＬＳＩ４５０に形成されたバンプであり、配線板４０４，４０８に接続されている。
【００５４】
さらに、以下のような利用形態をとることができる。
【００５５】
（１）上記実施例では説明を容易にするため（樹脂）基板にＬＳＩを一個搭載した例を説明したが、複数個搭載することも可能であり、また同時にチップ部品等を搭載することも可能である。
【００５６】
（２）ＬＳＩ、チップ部品群を複数個基板に搭載後、それぞれを工程の途中、または最後に切り離すようにしてもよい。
【００５７】
（３）半田ボールを設置する場合は、半田レジストの記述は行わなかったが、基板の絶縁層部分にレジスト層の役目を兼ねさせたためであり、改めて半田レジスト層を塗布するようにしてもよい。
【００５８】
（４）第２実施例において、絶縁シートを用いた。この絶縁シートはＬＳＩをダイスボンドするときの接着剤で代用することができる。
【００５９】
（５）第３実施例においては、バンプを用いたが、そのバンプは金、銅等の場合、鉛−錫半田の場合等がある。また、絶縁シートはバンプが接続時溶融して流出するのを防ぐ半田ダムの役割を持たせるもので、金、銅等を用いた場合は特に必要としなかった。
【００６０】
（６）第４実施例においては、ＬＳＩがフリップチップ実装されているが、この実装方法に限ったものではなく、ワイヤボンド実装等他の実装方法によってもよい。また、外部回路との接続場所が常にＬＳＩ直下にある必要はない。
【００６１】
更に、単層配線基板の配線の先端部分を加工して接続端子とする説明を行ったが、必ずしも先端で有る必要はなく、途中部分を開口（スルーホール）上に浮かし、これを加工するようにしてもよい。
【００６２】
次に、本発明の第１参考例について説明する。
【００６３】
図１３〜図１８は本発明の第１参考例を示す構成図であり、図１３は本発明の第１参考例を示すＬＳＩの実装基板を示す斜視図、図１４は図１３のＥ−Ｅ′線断面図、図１５はそのＬＳＩの実装基板の平面図、図１６は本発明の第１参考例を示す小型パッケージの製造工程断面図である。
【００６４】
図１３において、５００は金属基板、例えばコバール板または銅板であり、３０〜１００μｍ厚である。この金属基板５００にＬＳＩ５１１，５１２，５１３，５１４，５１５，５１６，…を規則正しくダイスボンドする。例えば、ＬＳＩ５１１とＬＳＩ５１２との間隔Ｌ1 、ＬＳＩ５１１とＬＳＩ５１４との間隔Ｌ2 は既知である。お互いの角度も既知である。５０１，５０２…はボンディングを行う場合の基準孔である。基準孔５０１，５０２…と各ＬＳＩとの位置関係は既知である。
【００６５】
また、５２１，５２２，５２３，…，５３１，５３６は、ＬＳＩ５１１の各々のパッド（電極）から金属基板５００に張られたワイヤである。これらは通常のワイヤボンドによるものである。同様に、５４１，５４２，５４３，…，５５６はＬＳＩ５１２の各パッドと金属基板５００をつなぐワイヤ、５６１，…５６３，…，５７１はＬＳＩ５１４から金属基板５００にボンドされたワイヤである。
【００６６】
点線で示された円部６１０は金属基板５００における位置を示すもので、円部６１０にワイヤ５２１が接続される。同様に円部６１１にワイヤ５２２が接続され、円部６１２にワイヤ５２３が接続される。円部６３１にはワイヤ５６３が、円部６３２にはワイヤ５７１が接続されている。各円部はその位置が既知である。
【００６７】
上記したように、金属基板５００にＬＳＩがダイスボンド、ワイヤボンドされた後、全面に樹脂（ここでは、エポキシ樹脂）を被着した。図１４において、６５０は樹脂であり、この樹脂６５０を押圧しつつ加熱硬化させた。
【００６８】
この工程では金属基板５００をホットプレスにセットし、その表面からプレスを行った（この工程は理解が容易であるので図示していない）。
【００６９】
なお、今回はモールド金型は用いないので、樹脂６５０と金属基板５００、樹脂６５０とＬＳＩ５１１，５１２，５１３，…との密着を良くするための、カップリング剤を十分に活用することができた。また、樹脂６５０に離型剤は添加しなかった。
【００７０】
金属の種類、特にその熱膨張係数、厚さ、寸法により樹脂との間で応力が許容値以上の値で発生し、好ましくない状態が生ずることがある。予め金属基板５００を切断し、樹脂の収縮を許容する方法も有効であった。
【００７１】
ホットプレスと樹脂６５０との間には、プレス時に薄いエポキシ製のシートを挿入し、シートが樹脂６５０と接着した状態の時はシートはそのままにし、剥離作業は行わなかった。
【００７２】
プレスに際しては金属基板５００とプレス板間にスペーサーを入れ、圧力１５ｋｇ／ｃｍ2 、温度８０℃で加圧時間１時間にわたって硬化した。スペーサーの寸法により樹脂の厚さをコントロールでき、また加圧硬化させることにより、ＬＳＩ等の存在による表面の凹凸も発生していなかった。
【００７３】
次に、金属基板５００を所望の形状にエッチングすることを試みた。金属基板５００は通常の金属を用いているので、そのエッチング加工は既存の技術を用いることができた。例えば、金属基板５００の表面にドライフィルムを被着し、マスクを用いて現像後、エッチング液で不要な部分を除去する。位置合わせは基準孔５０１，５０２…等を用いた。金属基板５００が銅の場合は、塩化鉄、塩化錫等による良好なエッチング液が開発されている。コバール等他の金属についても同様である。
【００７４】
図１５はエッチング終了後の金属基板である。５１１Ａはその裏面に図１のＬＳＩ５１１が搭載された部分であり、リードフレームのダイパッドに相当し、図１３ではＬＳＩ５１１の周辺に点線でその位置が示されている。５１２Ａ，５１３Ａ，…等についても同様である。
【００７５】
また、円部６１０の裏面にはワイヤ５２１（図１３参照）がつながっている。円部６１１の裏面にはワイヤ５２２（図１３参照）がつながっている。他の円部についても同様である。
【００７６】
図１６は金属基板のエッチング後の工程断面図である。つまり、図１３のＡ−Ａ′線に沿った断面図である。
【００７７】
まず、図１６（ａ）に示すように、ＬＳＩ５１１，５１４は樹脂６５０で封止されている。
【００７８】
次に、図１６（ｂ）に示すように、上記した全ての円部に半田ボールを接続するために、これら円部の接続場所以外の部分に半田レジスト７０１をコーティングする。
【００７９】
次いで、図１６（ｃ）に示すように、通常の半田ボール形成方法により、半田ボール７０２，７０３を形成した後、最後の工程として図１５に示した一点破線Ｃ１，Ｃ３，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８，…に沿ってカッティングを行う。
【００８０】
次に、ＬＳＩの放熱を良好にするため、図１６（ｄ）に示すように、５１１Ａ，５１２Ａ、５１３Ａ，…にも半田等を被着し、基板との熱的接触を改良することも可能である。ここでは、熱伝導良好材７０４を半田ボールとともに具備した状況を示す。
【００８１】
図１７は本発明の第２参考例を示すＬＳＩの実装基板の平面図である。
【００８２】
図１７において、１０００は支持体であり、これに金属片（矩形部）１２１０，１２２０，１２３０，１２４０，１２５０，１２６０、また、金属片（円部）１０１０、１０２０、…１０５０，…が設置されている。作り方の一例として、１０００は支持体としての接着剤を塗布したカプトンテープであり、これに金属基板を張り付けた後エッチングにより図に示すような金属片の配置を得る。
【００８３】
次いで、金属片１２１０にＬＳＩを図１５と同じ様にダイボンドしたＬＳＩのパット（電極）から金属片１０１０，１０２０，…，１０５０…に各々ワイヤボンドを行う。金属片１２２０、１２３０、…についても同様である。
【００８４】
更に、エポキシ樹脂を全面に十分に被着後、既に第１実施例で述べたように、ホットプレスにより押圧、加熱しつつ硬化させる。次に、同じように、第１参考例で示したように、半田レジストの塗布、半田ボールの設置を行いその後、図１７に一点破線で示したＣ１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８等の位置をカッティングする。
【００８５】
図１８は本発明の第３参考例を示すＬＳＩの実装基板の平面図、図１９は図１８のＦ−Ｆ′線断面図である。ここでは、図１８に即して説明するが、他の小型パッケージ領域においても同様である。この参考例では金属片が配線の役目も担うものである。
【００８６】
この図において、金属片４０３０にはＬＳＩのパッドからのワイヤがボンドされるが金属片４０３０の裏面には半田ボールは設置されない。金属片４０３０はこれに連なる配線４０３１を経て金属片４０３２に達する。配線４０３１はＬＳＩの直下を通過する。この金属片４０３２の裏面に実装用の半田ボールが形成される。
【００８７】
また、金属片４０６０にもＬＳＩのパッドからのワイヤがボンドされるが配線４０６１を通って金属片４０６２に達し、この金属片４０６２の裏面に半田ボールが形成される。同様に、金属片４１１０にワイヤは接続されるが、金属片４１１０の裏面に半田ボールは形成されず、これに連なる配線４１１１を通って金属片４１１２に達し、この金属片４１１２の裏面に半田ボールが設置される。
【００８８】
ここで、金属片の形状を得る作業はＬＳＩの実装前であっても、樹脂の硬化後であってもよい。ＬＳＩの固定のためには、配線４１１１，４０３１等の幅を広く設計することも可能であるし、電気的につながっていない金属片を４２１０′，４２２０′，…の領域に相当する場所に設置しても良い（図示なし）。
【００８９】
エポキシ樹脂モールド、半田マスクの塗布、半田ボールの設置、樹脂のカッティング等は第２参考例及び第３参考例と全く同じである。全工程終了後における図１８のＦ−Ｆ′線に相当する場所の要部断面を図１９に示す。
【００９０】
図１９においては、４０５９，４１６０は半田ボール、４１００は半田レジスト、４４０６，４４１６はワイヤ、４５１４はＬＳＩ、４６５０はモールド樹脂である。
【００９１】
図２０〜図２２は本発明の第４参考例を示す構成図であり、図２０はそのＬＳＩの実装基板の斜視図、図２１は図２０の裏面図、図２２は図２０のＧ−Ｇ′線断面図である。
【００９２】
この参考例では、いわゆるマルチチップモジュール方式について説明する。
【００９３】
ＢＧＡに搭載するのは、ＬＳＩ４０２０とＬＳＩ４０３０、チップ部品４０４０であり多層配線４５００を含んでいる。
【００９４】
この参考例の工程では、ＬＳＩ４０２０とＬＳＩ４０３０、チップ部品４０４０を金属板４０１０の所定の場所にダイスボンドする（金属板４０１１は第１参考例におけるものと同様であるので、本参考例では図示しない）。ダイスボンドは、図２０に示すように行う。ただし、この工程では基板は４０１１であり、図の様な配線パターンは、まだ、形成されていない。形成されるとして実装の作業を行う。このダイスボンドの工程は全く通常の接続技術で行える。
【００９５】
次に、ＬＳＩ４０２０とＬＳＩ４０３０の各パッドから金属板４０１１に所定の場所にそれぞれワイヤボンドする。本ワイヤボンドの要領は第１参考例と同じである。また、多層配線部４５００をボンディング技術等で形成する。
【００９６】
ＬＳＩ、チップ部品及びワイヤの各々のボンディングの順序はこだわらない。
【００９７】
これらＬＳＩ４０２０とＬＳＩ４０３０、チップ部品４０４０、多層配線４５００、ボンディングされた多数のワイヤの群を、図２０に示すように、規則正しく金属板４０１１に形成していく。
【００９８】
次に、第１参考例のように、全面にエポキシ樹脂４６５０を被着し、ホットプレスで加熱、押圧してエポキシ樹脂を硬化させる。さらに、金属板４０１１の露出している側から、これも、第１参考例と同じ工程でエッチング加工する。エッチング加工後を図２１に示す。
【００９９】
図２１において、４０７１、４０７２の反対側の面にはＬＳＩ４０２０、４０３０が接続されている。４０４０はチップ部品である。その他基板４０１１がエッチング加工されて、金属片４４０１，４４０２，４４０３，４４０４，４４０５，４４０６，…になる。
【０１００】
このＢＧＡでは、接続用の半田ボールは完成後のモジュールの両端に設置するとした。この方針に基づいて、既成の手法で半田用レジストを塗布し、次に半田ボールを設置した。さらに、図２０の一点破線Ｃ１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８…に沿ってカッティングを行った。
【０１０１】
図２２に示すように、カッティングされた小型パッケージには、半田ボール４０３３，４０３４、半田レジスト４１００が形成されている。
【０１０２】
図２３は本発明の第５参考例を示すＬＳＩの実装基板の平面図、図２４は本発明の第５参考例を示す小型パッケージの断面（図２３のＨ−Ｈ′線断面）図である。
【０１０３】
この参考例ではＢＧＡの接続用半田ボールをＬＳＩ直下にも設置するようにしている。
【０１０４】
金属基板（図示なし）に第１参考例と同様に、複数のＬＳＩをダイスボンドするが、ダイスボンド前に絶縁シート５２１０，５２２０，…，５２６０をＬＳＩを設置する場所に接着しておく。（図２３は金属片１０１０をエッチング加工した後の図であるが、ＬＳＩ１０２１と絶縁シート５２１０等の関係を、この図から理解することができる）。
【０１０５】
ＬＳＩのダイスボンディング後は、図２３に示す金属片１０１０，１０２０，１０３０，１０４０，１０５０，…の各場所にＬＳＩの各パッドからワイヤボンディングを行う。この工程は第１実施例とほぼ同じである。さらにエポキシ樹脂の被着（図示せず）、加熱押圧による樹脂硬化を行う。
【０１０６】
次に、金属板４０１１を、図２３に示すように、エッチング加工する。この図において、金属片１０２０（裏面にワイヤが接続されている）に配線１０２１Ａが連なり、更に、ＬＳＩ１０２１の直下にある金属片１０２２に達している。金属片１０２２には半田ボールが後ほど設置される。金属片１１２１に関しても同様である。
【０１０７】
半田ボール設置後、図２３の一点破線Ｃ１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８，…に沿いカッティングを行う。
【０１０８】
更に、以下のような利用形態をとることができる。
【０１０９】
第１参考例で金属基板の材質を、銅、またはコバールとしたが、これらの金属に限ることではなく銅合金、または全く他の金属を用いることが可能であり、表面のメッキについても規定するものではない。
【０１１０】
金属基板については他の参考例についても同様である。またその厚さも限定するものではない。
【０１１１】
本発明の参考例においては、ＬＳＩの実装はワイヤボンディングにおいて説明したが、フリップチップ方式等他の方式によっても可能であることは言うまでもない。
【０１１２】
また、ＬＳＩ等をモールドするモールド材としてエポキシ樹脂として説明した。使用される状況により、例えば、耐熱が必要な雰囲気では耐熱性エポキシ樹脂、ポリイミド樹脂等が用いられるべきである。
【０１１３】
第１参考例においてホットプレスと樹脂間にプレス時樹脂膜を挿入するとしたが、これは硬化される樹脂とプレスとの接着を防ぐものであり、他の参考例においても同様である。樹脂膜でなく、紙等であってもよい。不要な場合も多い。
【０１１４】
上記参考例では、モジュールは外部との接続を半田ボールで行うと説明した。しかし、状況によっては半田ボールのかわりにリード線、リード端子を接続することも可能であり、またいわゆるリードレスパッケージと同様な実装方法も可能である。
【０１１５】
上記のような構成になっているので、半田ボールによる接続点を最も効率的な場所に設置することが可能となる。
【０１１６】
従来のリードフレームを用いた手法ではＬＳＩのパッドとパッケージのピンとが、そのまま対応してしまうので設計の自由度が無く、結果としてＬＳＩを搭載するプリント基板の配線を大きく引き回す必要もしばしば生じた。また、ＢＧＡでも、その内部で配置を変えようとするとプリント基板の総数が増え、価格上昇につながった。
【０１１７】
本発明の構造では簡単に接続点の配置を変更することができる。
【０１１８】
更に、プリント基板を用いないＭＣＭ（マルチチップモジュール）を得ることが可能である。近年電子機器の発達に伴い、例えば自動車のエンジンの近傍に低価格のＭＣＭを設置する要望も多い。従来のＦＲ−４基板からなるモジュールでは耐熱性等に問題があって搭載は不可能であった。
【０１１９】
更に、本発明によるＭＣＭでは十分対応が可能である。
【０１２０】
また、通常のＢＧＡに比べ、作製するのが容易である。またプリント基板を用いていないので実装時反りが生じ難く実装に便利である。
【０１２１】
また、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【０１２２】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【０１２３】
（１）ＬＳＩにバンプを形成することなくパッケージを作製することが可能であり、しかも単層配線板を用いるので価格を低く抑えることができる。
【０１２４】
また、単層配線板にＬＳＩを実装し、パッケージを作製するようにしたので、小型化を図るとともに、価格を低く抑えることができる。
【０１２５】
（２）ＬＳＩの周辺に端子を形成するようにしたので、上記（１）の構成に加え、端子間の間隔を十分にとり、確実な接続を行うことができる。
【０１２６】
（３）単層配線板に形成されるバンプをＬＳＩの面積内に配置するようにしたので、上記（１）の構成に加え、集積度を高め、小型化を図ることができる。
【０１２７】
（４）略ＬＳＩの面積を有する単層配線板にＬＳＩを実装し、パッケージを作製するようにしたので、小型化を図るとともに、価格を低く抑えることができる。
【０１２８】
（５）前記単層配線基板の開口から金属配線板の先端または途中部分が突出した電極部を形成するようにしたので、集積度を高めるとともに、低価格のチップサイズパッケージを得ることができる。
【０１２９】
また、半田ボールを使用しないので接続部に傷がつき難い。実装前の素子評価にも便利である。
【０１３０】
（６）簡単な工程で、多くの小型パッケージを低価格で製造することができる。
【０１３１】
（７）従来のプリント基板を用いることなく、小型パッケージ（ＢＧＡ）を得ることができる。
【０１３２】
（８）プリント基板を用いないので、エポキシ樹脂と基板との剥離の心配が無い。いわゆる、モールド用の金型を用いないので、エポキシ樹脂に離型剤を入れる必要がなく、しかも、金属とエポキシ樹脂との接着を良くするカップリング剤を十分に用いることができる。
【０１３３】
従って、樹脂と金属、樹脂とＬＳＩとの接続を確かなものにでき、信頼性の高い小型パッケージを得ることができる。
【０１３４】
ＬＳＩのパッドからのワイヤを通った信号は、直接接続用の半田ボールに至るので、接続距離を短くでき、電気特性の良好な小型パッケージを得ることができる。
【０１３５】
工数が少なく、材料も少ないので低価格のパッケージを得ることができる。
【０１３６】
モールド用の金型が不要なので初期投資が少ない。
【０１３７】
更に、樹脂の硬化時、既に金属片が形成されているので、樹脂と金属との熱膨張係数の違いによる応力の発生は極めて小さい。
【図面の簡単な説明】
【図１】 本発明の第１実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図２】 図１のＡ−Ａ′断面図である。
【図３】 本発明の第１実施例を示す樹脂基板を有する小型パッケージの断面図である。
【図４】 本発明の第２実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図５】 本発明の第２実施例を示す樹脂基板にＬＳＩを実装した小型パッケージの断面（図４のＢ−Ｂ′線に対応する断面）図である。
【図６】 本発明の第３実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図７】 本発明の第３実施例を示す樹脂基板にＬＳＩを実装した小型パッケージの断面（図６のＣ−Ｃ′線に対応する断面）図である。
【図８】 本発明の第４実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図９】 図８のＤ−Ｄ′断面図である。
【図１０】 本発明の第４実施例を示す樹脂基板を有する小型パッケージの断面図である。
【図１１】 従来のチップサイズパッケージがセラミック基板に実装された全体断面図である。
【図１２】 図１１のＡ部拡大断面図である。
【図１３】 本発明の第１参考例を示すＬＳＩの実装基板を示す斜視図である。
【図１４】 図１３のＥ−Ｅ′線断面図である。
【図１５】 本発明の第１参考例を示すＬＳＩの実装基板の平面図である。
【図１６】 本発明の第１参考例を示す小型パッケージの製造工程断面図である。
【図１７】 本発明の第２参考例を示すＬＳＩの実装基板の平面図である。
【図１８】 本発明の第３参考例を示すＬＳＩの実装基板の平面図である。
【図１９】 図１８のＦ−Ｆ′線断面図である。
【図２０】 本発明の第４参考例を示すＬＳＩの実装基板の斜視図である。
【図２１】 図２０の裏面図である。
【図２２】 図２０のＧ−Ｇ′線断面図である。
【図２３】 本発明の第５参考例を示すＬＳＩの実装基板の平面図である。
【図２４】 本発明の第５参考例を示す小型パッケージの断面（図２３のＨ−Ｈ′線に対応する断面）図である。
【符号の説明】
１００，２００，３００ 樹脂基板
１０１〜１０８，２０１〜２０８ 銅配線板
１１１〜１１８，２１１，２１４，２１８，３１１〜３１８ ランド
１２１〜１２８，２２１，２２４，２２８，３２１〜３２８，４２１〜４２８ 穴
１３０，１５１，５１１Ａ，５１２Ａ，５１３Ａ，…５１６Ａ ダイパッド
１３１ 開口
１４０，２４０，３５０，４５０，５１１〜５１６，１０２１，４０２０，４０３０，４５１４ ＬＳＩ
１４１，１４２，２４１，２４２，５２１，５２２，５２３，…５３１，５３６，５４１，５４２，５４３，…，５５６，５６１，…５６３，…５７１，４４０６，４４１６ ワイヤ
１４３，２４３，４６５０ モールド樹脂
１５２，１５３，２３４，２３８，３３４，３３８，７０２，７０３，４０３３，４０３４，４０５９，４１６０ 半田ボール
２３１，３４１ 絶縁シート
３０１〜３０８ 金属配線板
３４４，３４８，４５４，４５８ バンプ
４００ 絶縁基板
４０１〜４０８ 配線板
４１１，４１４，４１８ 端子
５００ 金属基板
５０１，５０２… 基準孔
６１０，６１１，６１２，６１４，６２０，６２１，６３１，６３２ 円部
６５０，４６５０ 樹脂
７０１，４１００ 半田レジスト
７０４ 熱伝導良好材
１０００ カプトンテープ（支持体）
１０１０，１０２０，１０２２，…，１０５０，１１６０，１２１０，１２２０，１２３０，１２４０，１２５０，１２６０，４０３０，４０３２，４０６０，４０６２，４１１０，４１１２，４４０１，４４０２，…４４０６ 金属片
１０２１Ａ，１０３１，１０６１，１１１１，４０３１，４０６１，４１１１ 配線
４０１１ 金属板
４０４０ チップ部品
４５００ 多層配線
５２１０，５２２０，…，５２６０ 絶縁シート

Claims (6)

  1. （ａ）第１の表面と、該第１の表面と反対側の第２の表面と、基準孔とを有する金属基板の前記第１の表面上に、表面に複数の電極を有する半導体チップを搭載する工程と、
    （ｂ）前記複数の電極と前記金属基板の前記第１の表面とを、前記基準孔を基準にしてワイヤにより接続する工程と、
    （ｃ）前記半導体チップ、前記ワイヤおよび前記金属基板の前記第１の表面を封止樹脂で封止する工程と、
    （ｄ）前記金属板をそれぞれの前記電極に対応させて分離する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記金属板の前記第１の表面上には複数の前記半導体チップが搭載され、前記封止樹脂により、前記複数の半導体チップ間を含む前記金属基板の前記第１の表面を封止した後に、前記半導体チップ間の前記封止樹脂部分で分割することを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法において、前記金属基板を分離した後に、前記分離した金属基板の前記第２の表面上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
  4. （ａ）第１の表面と、該第１の表面と反対側の第２の表面と、基準孔とを有する金属基板の前記第１の表面上に、表面に複数の電極を有する半導体チップを搭載する工程と、
    （ｂ）前記複数の電極と前記金属基板の前記第１の表面とを電気的に接続する工程と、
    （ｃ）前記半導体チップおよび前記金属基板の前記第１の表面を封止樹脂で封止する工程と、
    （ｄ）前記基準孔を基準に前記金属板をそれぞれの前記電極に対応させて分離する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、前記金属板の前記第１の表面上には複数の前記半導体チップが搭載され、前記封止樹脂により、前記複数の半導体チップ間を含む前記金属基板の前記第１の表面を封止した後に、前記半導体チップ間の前記封止樹脂部分で分割することを特徴とする半導体装置の製造方法。
  6. 請求項４又は５記載の半導体装置の製造方法において、前記金属基板を分離した後に、前記分離した前記金属基板の前記第２の表面上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2002094691A 2002-03-29 2002-03-29 半導体装置の製造方法 Expired - Fee Related JP3686047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002094691A JP3686047B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002094691A JP3686047B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP22619995A Division JP3529507B2 (ja) 1995-09-04 1995-09-04 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005129248A Division JP4175339B2 (ja) 2005-04-27 2005-04-27 半導体装置の製造方法
JP2005129247A Division JP4260766B2 (ja) 2005-04-27 2005-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2002324873A JP2002324873A (ja) 2002-11-08
JP3686047B2 true JP3686047B2 (ja) 2005-08-24

Family

ID=19193573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002094691A Expired - Fee Related JP3686047B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3686047B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US8623709B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Methods of manufacture of top port surface mount silicon condenser microphone packages
JP2006295051A (ja) * 2005-04-14 2006-10-26 Sony Corp 半導体装置及びその製造方法
CN103999484B (zh) 2011-11-04 2017-06-30 美商楼氏电子有限公司 作为声学设备中的屏障的嵌入式电介质和制造方法
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package

Also Published As

Publication number Publication date
JP2002324873A (ja) 2002-11-08

Similar Documents

Publication Publication Date Title
US7993967B2 (en) Semiconductor package fabrication method
JP3619773B2 (ja) 半導体装置の製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3529507B2 (ja) 半導体装置
JPH0864635A (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JP4260766B2 (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JP2006237632A (ja) 半導体装置
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2006013533A (ja) 半導体装置
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
US11948852B2 (en) Semiconductor device package
JP3258564B2 (ja) 半導体装置およびその製造方法
JP2005277433A (ja) 半導体装置
JP2002319649A (ja) 半導体装置
JP3398556B2 (ja) 半導体装置の製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
JP2568057B2 (ja) 集積回路装置
JP2841822B2 (ja) 混成集積回路の製造方法
JP2968704B2 (ja) 半導体装置
JPH08274250A (ja) 半導体装置
US20030205793A1 (en) Wire-bonded chip on board package

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees