JPH09162230A - 電子回路装置及びその製造方法 - Google Patents
電子回路装置及びその製造方法Info
- Publication number
- JPH09162230A JPH09162230A JP7345137A JP34513795A JPH09162230A JP H09162230 A JPH09162230 A JP H09162230A JP 7345137 A JP7345137 A JP 7345137A JP 34513795 A JP34513795 A JP 34513795A JP H09162230 A JPH09162230 A JP H09162230A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- bump electrode
- anisotropic conductive
- electrode
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8134—Bonding interfaces of the bump connector
- H01L2224/81345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
- H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
- H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 異方性導電フィルムを使用した電気的接続の
抵抗値を下げる。 【解決手段】 フリップチップ４を装着するための回路
基板５の接続導体層６に凹部１０を設ける。この凹部１
０をフリッチップ４のバンプ電極３の先端面に相似に形
成する。バンプ電極３と接続導体層６との間に異方性導
電フィルム７を介在させ、加圧及び加熱することによっ
て両者を接続する。
抵抗値を下げる。 【解決手段】 フリップチップ４を装着するための回路
基板５の接続導体層６に凹部１０を設ける。この凹部１
０をフリッチップ４のバンプ電極３の先端面に相似に形
成する。バンプ電極３と接続導体層６との間に異方性導
電フィルム７を介在させ、加圧及び加熱することによっ
て両者を接続する。
Description
【０００１】
【産業上の利用分野】本発明は、フリップチップを回路
基板にフェ−スダウンボンディングした構造の混成集積
回路等の電子回路装置及びその製造方法に関する。
基板にフェ−スダウンボンディングした構造の混成集積
回路等の電子回路装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体チップを回路基板に装着する方法
としてフェ−スダウンボンディング方法が知られてい
る。フェ−スダウンボンディングの代表的な方法では、
半導体チップに半田突起電極（バンプ電極）を予め設
け、半導体チップの半田突起電極を有する面を回路基板
に対向させて半田突起電極を回路基板の導体層に半田付
けする。しかし、半田付けによるフェ−スダウンボンデ
ィングによって高密度化に対処することは困難である。
高密度化を可能にする方法として半田の代りに異方性導
電接着剤を使用してフリップチップをフェ−スダウンボ
ンディングする方法がある。異方性導電性接着剤は、熱
可塑性樹脂に導電粒子（金属粒子）を均一に分散させた
ものであって、フィルム状のものとペ−スト状のものと
２種類がある。例えば異方性導電フィルムを使用してフ
リップチップをフェ−スダウンボディングする時には、
図１に示すように半導体基板１に金属端子導体層２を設
け、この金属端子導体層２にメッキによってバンプ電極
（突起電極）３を設けたフリップチップ４を用意すると
共に、セラミック等の絶縁性回路基板５に接続導体層６
を設けたものを用意する。次にバンプ電極３と接続導体
層６との間に異方性導電フィルム７を配置し、フリップ
チップ４の上面を回路基板５に向って加圧すると共に加
熱する。異方性導電フィルム７は熱可塑性樹脂８とＮｉ
等の導電粒子９とから成るので、これがバンプ電極３と
接続導体層６との間で加圧および加熱されると、樹脂８
の流動が生じ、導電粒子９がバンプ電極３と接続導体層
６との間に残存し、両者間が電気的に接続される。バン
プ電極３と接続導体層６の間以外の部分では導電粒子９
の相互間が樹脂８で絶縁された状態にあるので、この部
分で電気的接続は成立しない。これによりバンプ電極３
のみの接続が達成される。
としてフェ−スダウンボンディング方法が知られてい
る。フェ−スダウンボンディングの代表的な方法では、
半導体チップに半田突起電極（バンプ電極）を予め設
け、半導体チップの半田突起電極を有する面を回路基板
に対向させて半田突起電極を回路基板の導体層に半田付
けする。しかし、半田付けによるフェ−スダウンボンデ
ィングによって高密度化に対処することは困難である。
高密度化を可能にする方法として半田の代りに異方性導
電接着剤を使用してフリップチップをフェ−スダウンボ
ンディングする方法がある。異方性導電性接着剤は、熱
可塑性樹脂に導電粒子（金属粒子）を均一に分散させた
ものであって、フィルム状のものとペ−スト状のものと
２種類がある。例えば異方性導電フィルムを使用してフ
リップチップをフェ−スダウンボディングする時には、
図１に示すように半導体基板１に金属端子導体層２を設
け、この金属端子導体層２にメッキによってバンプ電極
（突起電極）３を設けたフリップチップ４を用意すると
共に、セラミック等の絶縁性回路基板５に接続導体層６
を設けたものを用意する。次にバンプ電極３と接続導体
層６との間に異方性導電フィルム７を配置し、フリップ
チップ４の上面を回路基板５に向って加圧すると共に加
熱する。異方性導電フィルム７は熱可塑性樹脂８とＮｉ
等の導電粒子９とから成るので、これがバンプ電極３と
接続導体層６との間で加圧および加熱されると、樹脂８
の流動が生じ、導電粒子９がバンプ電極３と接続導体層
６との間に残存し、両者間が電気的に接続される。バン
プ電極３と接続導体層６の間以外の部分では導電粒子９
の相互間が樹脂８で絶縁された状態にあるので、この部
分で電気的接続は成立しない。これによりバンプ電極３
のみの接続が達成される。
【０００３】
【発明が解決しようとする課題】ところで、量産性を考
慮して金（Ａｕ）メッキでバンプ電極３を形成した場合
にはバンプ電極３の先端面即ち頂面が球面又はこれに近
い状態となる。この結果、異方性導電フィルムがバンプ
電極３で加圧及び加熱された時に導電粒子９がバンプ電
極３の下から逃げる現象が生じ、バンプ電極３と接続導
体層６との間に十分な数の導電粒子９が残存しないこと
がある。このような場合にはバンプ電極３と接続導体層
６とを低抵抗接続することが不可能になる。今、異方性
導電フィルムを使用した場合について述べたが異方性導
電ペ−ストを使用する場合にも同様な問題がある。ま
た、フリップチップ４の回路基板５に対する実装に限ら
ず、一方の回路基板のバンプ電極と他方の回路基板の接
続導体層とを電気的に接続する場合にも同様な問題があ
る。
慮して金（Ａｕ）メッキでバンプ電極３を形成した場合
にはバンプ電極３の先端面即ち頂面が球面又はこれに近
い状態となる。この結果、異方性導電フィルムがバンプ
電極３で加圧及び加熱された時に導電粒子９がバンプ電
極３の下から逃げる現象が生じ、バンプ電極３と接続導
体層６との間に十分な数の導電粒子９が残存しないこと
がある。このような場合にはバンプ電極３と接続導体層
６とを低抵抗接続することが不可能になる。今、異方性
導電フィルムを使用した場合について述べたが異方性導
電ペ−ストを使用する場合にも同様な問題がある。ま
た、フリップチップ４の回路基板５に対する実装に限ら
ず、一方の回路基板のバンプ電極と他方の回路基板の接
続導体層とを電気的に接続する場合にも同様な問題があ
る。
【０００４】そこで、本発明の目的は第１の回路構成部
材の突起電極と第２の回路構成部材の導体層とが低抵抗
接続された電子回路装置及びその製造方法を提供するこ
とにある。
材の突起電極と第２の回路構成部材の導体層とが低抵抗
接続された電子回路装置及びその製造方法を提供するこ
とにある。
【０００５】上記目的を達成するための装置の発明は、
第１の回路構成部材の突起電極が第２の回路構成部材の
導体層に接続された構成の電子回路装置において、前記
導体層に前記突起電極の先端面の形状にほぼ相似の凹部
が形成され、前記突起電極の先端面が前記凹部に対向配
置され、前記突起電極と前記導体層が異方性導電物体に
よって接続されていることを特徴とする電子回路装置に
係わるものである。上記目的を達成するための方法の発
明は、突起電極を有する第１の回路構成部材を用意する
工程と、前記突起電極を接続するための導体層を有し、
この導体層に前記突起電極の先端面にほぼ相似の凹部が
形成されている第２の回路構成部材を用意する工程と、
前記突起電極と前記導体層とを異方性導電物体によって
接続する工程とを有することを特徴とする電子回路装置
の製造方法に係わるものである。
第１の回路構成部材の突起電極が第２の回路構成部材の
導体層に接続された構成の電子回路装置において、前記
導体層に前記突起電極の先端面の形状にほぼ相似の凹部
が形成され、前記突起電極の先端面が前記凹部に対向配
置され、前記突起電極と前記導体層が異方性導電物体に
よって接続されていることを特徴とする電子回路装置に
係わるものである。上記目的を達成するための方法の発
明は、突起電極を有する第１の回路構成部材を用意する
工程と、前記突起電極を接続するための導体層を有し、
この導体層に前記突起電極の先端面にほぼ相似の凹部が
形成されている第２の回路構成部材を用意する工程と、
前記突起電極と前記導体層とを異方性導電物体によって
接続する工程とを有することを特徴とする電子回路装置
の製造方法に係わるものである。
【０００６】
【発明の作用及び効果】各請求項の発明によれば、突起
電極がこれと相似の凹部を有する導体層に異方性導電物
体によって結合される。これにより、突起電極が導体層
に正確且つ安定的に位置決めされるのみでなく、両者間
の広い面積にわたって均一な間隙が生じ、この間隙に異
方性導電物体の導電粒子が安定的に配置される。この結
果、突起電極と導体層との間を低抵抗接続することがで
きる。
電極がこれと相似の凹部を有する導体層に異方性導電物
体によって結合される。これにより、突起電極が導体層
に正確且つ安定的に位置決めされるのみでなく、両者間
の広い面積にわたって均一な間隙が生じ、この間隙に異
方性導電物体の導電粒子が安定的に配置される。この結
果、突起電極と導体層との間を低抵抗接続することがで
きる。
【０００７】
【実施例】次に、図２〜図４を参照して本発明の実施例
に係わるフリチップを含む電子回路装置（混成集積回路
装置）及びその製造方法を説明する。
に係わるフリチップを含む電子回路装置（混成集積回路
装置）及びその製造方法を説明する。
【０００８】まず、図２に示す第１の回路部材としての
フリップチップ４を用意する。フリップチップは、図１
と同様に半導体基板１と端子導体層２とバンプ電極（突
起電極）３とから成る。半導体基板１はトランジスタ又
はＩＣ等を形成するための周知の半導体領域及び絶縁膜
等を含むが、説明を簡単にするためにこれ等の図示が省
略されている。端子導体層２は１００μｍ×１００μｍ
の平面形状が正方向のパタ−ンを有し、金（Ａｕ）で形
成されている。バンプ電極３を設ける前の半導体基板１
と端子導体層２とから成るものは一般に半導体ベアチッ
プと呼ばれているものである。バンプ電極３は金メッキ
によって形成されている。金メッキでバンプ電極３を形
成すると、バンプ電極３の先端面が球面状又は突出曲面
状に成る。バンプ電極３の寸法を例示すると、平面形状
は１００μｍ×１００μｍの正方形であり、中央の高さ
は約１０μｍである。端子導体層２の厚さが２０μｍで
あるので、端子導体層２とバンプ電極３とを合せた突出
電極の中央の高さは３０μｍである。
フリップチップ４を用意する。フリップチップは、図１
と同様に半導体基板１と端子導体層２とバンプ電極（突
起電極）３とから成る。半導体基板１はトランジスタ又
はＩＣ等を形成するための周知の半導体領域及び絶縁膜
等を含むが、説明を簡単にするためにこれ等の図示が省
略されている。端子導体層２は１００μｍ×１００μｍ
の平面形状が正方向のパタ−ンを有し、金（Ａｕ）で形
成されている。バンプ電極３を設ける前の半導体基板１
と端子導体層２とから成るものは一般に半導体ベアチッ
プと呼ばれているものである。バンプ電極３は金メッキ
によって形成されている。金メッキでバンプ電極３を形
成すると、バンプ電極３の先端面が球面状又は突出曲面
状に成る。バンプ電極３の寸法を例示すると、平面形状
は１００μｍ×１００μｍの正方形であり、中央の高さ
は約１０μｍである。端子導体層２の厚さが２０μｍで
あるので、端子導体層２とバンプ電極３とを合せた突出
電極の中央の高さは３０μｍである。
【０００９】セラミックから成る絶縁性回路基板５上の
導体層６は金から成り、この厚さ約２０μｍである。こ
の導体層６の上面には１２０μｍ×１２０μｍの凹部１
０が形成されている。凹部１０はバンプ電極３の先端面
にほぼ相似の表面を有する。なお、ワイヤ−ボンダ−の
キャピラリの代りにバンプ電極３に相似の先端面を有す
るヘッドを取り付け、このヘッドをワイヤ−ボンダ−で
接続導体層６を押し当てることによって凹部１０を形成
した。
導体層６は金から成り、この厚さ約２０μｍである。こ
の導体層６の上面には１２０μｍ×１２０μｍの凹部１
０が形成されている。凹部１０はバンプ電極３の先端面
にほぼ相似の表面を有する。なお、ワイヤ−ボンダ−の
キャピラリの代りにバンプ電極３に相似の先端面を有す
るヘッドを取り付け、このヘッドをワイヤ−ボンダ−で
接続導体層６を押し当てることによって凹部１０を形成
した。
【００１０】次に、回路基板５の接続導体層６とフリッ
プチップ４のバンプ電極３との間に異方性導電物体とし
ての異方性導電フィイルム７を配置し、フリップチップ
４の上面を回路基板５に向かって加圧すると共に約１６
０℃で１０秒間加熱しバンプ電極３を接続導体層６に導
電粒子９によって電気的に接続した。この時、接続導体
層６には凹部１０が形成されているためにバンプ電極３
と凹１０との間の導電粒子９が凹部１０から逃げ難くな
り、多くの導電粒子９によって両者が低抵抗接続されて
いる。なお、異方性導電フィルム７の熱可塑性樹脂８は
接着剤として機能し、回路基板５にフリップチップ４を
機械的に固着する。
プチップ４のバンプ電極３との間に異方性導電物体とし
ての異方性導電フィイルム７を配置し、フリップチップ
４の上面を回路基板５に向かって加圧すると共に約１６
０℃で１０秒間加熱しバンプ電極３を接続導体層６に導
電粒子９によって電気的に接続した。この時、接続導体
層６には凹部１０が形成されているためにバンプ電極３
と凹１０との間の導電粒子９が凹部１０から逃げ難くな
り、多くの導電粒子９によって両者が低抵抗接続されて
いる。なお、異方性導電フィルム７の熱可塑性樹脂８は
接着剤として機能し、回路基板５にフリップチップ４を
機械的に固着する。
【００１１】上述から明らかなように凹部１０の働きに
よってバンプ電極３と接続導体層６の間に多くの導電粒
子９を配置することが可能になり、従来よりも約３０％
低い抵抗値で両者を接続することができる。また、バン
プ電極３の先端面を平坦面に形成することが不要である
ので、ホトエッチング法等の複雑な工程でバンプ電極３
を形成しないで、メッキ法によって容易に形成すること
が可能になる。また接続導体層６の凹部１０はバンプ電
極３を位置決めし且つ安定的に保持する働きも有する。
よってバンプ電極３と接続導体層６の間に多くの導電粒
子９を配置することが可能になり、従来よりも約３０％
低い抵抗値で両者を接続することができる。また、バン
プ電極３の先端面を平坦面に形成することが不要である
ので、ホトエッチング法等の複雑な工程でバンプ電極３
を形成しないで、メッキ法によって容易に形成すること
が可能になる。また接続導体層６の凹部１０はバンプ電
極３を位置決めし且つ安定的に保持する働きも有する。
【００１２】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１の回路構成部材が回路基板５であり、第２
の回路構成部材が半導体チップであってもよい。この場
合には、例えば回路基板５の接続導体層６の上にバンプ
電極を設け半導体チップの端子導体層に凹部１０に相当
するものを設ける。また、第１及び第２の回路構成部材
の両方が回路基板の場合にも本発明を適用することがで
きる。 （２） 異方性導電物体として異方性導電ペ−ストを接
続導体層６の凹部１０とバンプ電極３との間に介在させ
て両者を接続することもできる。 （３） バンプ電極３を半球状にすることができるる。
く、例えば次の変形が可能なものである。 （１） 第１の回路構成部材が回路基板５であり、第２
の回路構成部材が半導体チップであってもよい。この場
合には、例えば回路基板５の接続導体層６の上にバンプ
電極を設け半導体チップの端子導体層に凹部１０に相当
するものを設ける。また、第１及び第２の回路構成部材
の両方が回路基板の場合にも本発明を適用することがで
きる。 （２） 異方性導電物体として異方性導電ペ−ストを接
続導体層６の凹部１０とバンプ電極３との間に介在させ
て両者を接続することもできる。 （３） バンプ電極３を半球状にすることができるる。
【図１】従来の異方性導電フィルムを使用したフリップ
チップの回路基板に対する装着を原理的に示す断面図で
ある。
チップの回路基板に対する装着を原理的に示す断面図で
ある。
【図２】本発明の実施例に係わるフリップチップを示す
断面図である。
断面図である。
【図３】本発明の実施例の接続導体層を有する回路基板
を示す断面図である。
を示す断面図である。
【図４】図３の回路基板に図２のフリップチップを異方
性導電フィルムで実装した状態を示す断面図である。
性導電フィルムで実装した状態を示す断面図である。
３ バンプ電極 ４ フリップチップ ５ 回路基板 ６ 接続導体層 ７ 異方性導電フィルム ９ 導電粒子 １０ 凹部
Claims (2)
- 【請求項１】 第１の回路構成部材の突起電極が第２の
回路構成部材の導体層に接続された構成の電子回路装置
において、 前記導体層に前記突起電極の先端面の形状にほぼ相似の
凹部が形成され、前記突起電極の先端面が前記凹部に対
向配置され、前記突起電極と前記導体層が異方性導電物
体によって接続されていることを特徴とする電子回路装
置。 - 【請求項２】 突起電極を有する第１の回路構成部材を
用意する工程と、 前記突起電極を接続するための導体層を有し、この導体
層に前記突起電極の先端面にほぼ相似の凹部が形成され
ている第２の回路構成部材を用意する工程と、 前記突起電極と前記導体層とを異方性導電物体によって
接続する工程とを有することを特徴とする電子回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345137A JPH09162230A (ja) | 1995-12-06 | 1995-12-06 | 電子回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345137A JPH09162230A (ja) | 1995-12-06 | 1995-12-06 | 電子回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162230A true JPH09162230A (ja) | 1997-06-20 |
Family
ID=18374537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345137A Pending JPH09162230A (ja) | 1995-12-06 | 1995-12-06 | 電子回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162230A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388321B1 (en) | 1999-06-29 | 2002-05-14 | Kabushiki Kaisha Toshiba | Anisotropic conductive film and resin filling gap between a flip-chip and circuit board |
| US6791185B1 (en) * | 1999-09-02 | 2004-09-14 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
| EP0890989A4 (en) * | 1997-01-24 | 2006-11-02 | Rohm Co Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE |
| CN100345292C (zh) * | 2005-11-02 | 2007-10-24 | 友达光电股份有限公司 | 芯片压合结构及其形成方法和电子装置 |
| US7307349B2 (en) | 1999-02-24 | 2007-12-11 | Rohm Co., Ltd. | Semiconductor device of chip-on-chip structure, assembling process therefor, and semiconductor chip to be bonded to solid surface |
| EP1247432B1 (de) * | 1999-12-27 | 2008-03-05 | TridonicAtco GmbH & Co. KG | Elektronisches vorschaltgerät und elektronischer transformator |
| JP2012049398A (ja) * | 2010-08-27 | 2012-03-08 | Fujifilm Corp | 導電接合構造、実装構造体及び導電接合方法 |
| CN111864038A (zh) * | 2019-04-28 | 2020-10-30 | 陕西坤同半导体科技有限公司 | 显示面板、显示装置及显示面板的制备方法 |
| US11373945B2 (en) * | 2019-07-08 | 2022-06-28 | Innolux Corporation | Electronic device |
| US20230126990A1 (en) * | 2020-03-31 | 2023-04-27 | Kyocera Corporation | Thermal head and thermal printer |
-
1995
- 1995-12-06 JP JP7345137A patent/JPH09162230A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0890989A4 (en) * | 1997-01-24 | 2006-11-02 | Rohm Co Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE |
| US7307349B2 (en) | 1999-02-24 | 2007-12-11 | Rohm Co., Ltd. | Semiconductor device of chip-on-chip structure, assembling process therefor, and semiconductor chip to be bonded to solid surface |
| US6388321B1 (en) | 1999-06-29 | 2002-05-14 | Kabushiki Kaisha Toshiba | Anisotropic conductive film and resin filling gap between a flip-chip and circuit board |
| US6876089B2 (en) | 1999-09-02 | 2005-04-05 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
| US6791185B1 (en) * | 1999-09-02 | 2004-09-14 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
| US7214962B2 (en) | 1999-09-02 | 2007-05-08 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
| EP1247432B1 (de) * | 1999-12-27 | 2008-03-05 | TridonicAtco GmbH & Co. KG | Elektronisches vorschaltgerät und elektronischer transformator |
| CN100345292C (zh) * | 2005-11-02 | 2007-10-24 | 友达光电股份有限公司 | 芯片压合结构及其形成方法和电子装置 |
| JP2012049398A (ja) * | 2010-08-27 | 2012-03-08 | Fujifilm Corp | 導電接合構造、実装構造体及び導電接合方法 |
| CN111864038A (zh) * | 2019-04-28 | 2020-10-30 | 陕西坤同半导体科技有限公司 | 显示面板、显示装置及显示面板的制备方法 |
| US11373945B2 (en) * | 2019-07-08 | 2022-06-28 | Innolux Corporation | Electronic device |
| US20230126990A1 (en) * | 2020-03-31 | 2023-04-27 | Kyocera Corporation | Thermal head and thermal printer |
| US12049090B2 (en) * | 2020-03-31 | 2024-07-30 | Kyocera Corporation | Thermal head and thermal printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420917B2 (ja) | 半導体装置 | |
| JP2001267359A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH0750726B2 (ja) | 半導体チップの実装体 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH08186117A (ja) | ワイヤボンディング装置用キャピラリーとバンプの形成方法 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JP2000232118A (ja) | ベアｉｃチップおよび半導体装置製造方法 | |
| JP2004288814A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001237534A (ja) | 電子部品実装方法及び電子部品実装用基板 | |
| JP2003031617A (ja) | 半導体装置の実装構造とその製造方法 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPH01145826A (ja) | 電気的接続接点 | |
| JPH10125730A (ja) | 実装構造体およびその製造方法 | |
| JPH10340906A (ja) | 表面実装型電子部品及びその製造方法並びにその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020320 |