JPS63122135A - 半導体チツプの電気的接続方法 - Google Patents
半導体チツプの電気的接続方法Info
- Publication number
- JPS63122135A JPS63122135A JP26799586A JP26799586A JPS63122135A JP S63122135 A JPS63122135 A JP S63122135A JP 26799586 A JP26799586 A JP 26799586A JP 26799586 A JP26799586 A JP 26799586A JP S63122135 A JPS63122135 A JP S63122135A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- semiconductor chip
- chip
- gold
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 239000010931 gold Substances 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims abstract description 4
- 241000587161 Gomphocarpus Species 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229920001971 elastomer Polymers 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体チップと実装基板上の端子電極群との
電気的接続に、半導体チップの微細端子電極に形成され
た突起電極と超音波を用いる半導体チップの電気的接続
方法に関するものである。
電気的接続に、半導体チップの微細端子電極に形成され
た突起電極と超音波を用いる半導体チップの電気的接続
方法に関するものである。
従来の技術
従来、電子部品の接続端子と基板上の回路パターン端子
との接続には半田付けがよく利用されていたが、近年、
例えばＩＣフラットパッケージ等の小型化と、接続端子
の増加により、接続端子間、いわゆるピッチ間隔が次第
に狭くなり、従来の半田付は技術で対処することが次第
に困難になって来た。また、最近では電卓、電子時計あ
るいは液晶ディスプレイ等にあっては、裸のＩＣチップ
をガラス基板上の電極に直付けして実装面積の効率的使
用を図ろうとする動きがあり、半田付けに代わる有効か
つ微細な電気的接続手段が強く望まれている。裸のＩＣ
チップを基板の電極と電気的に接続する方法としては、
メッキ技術によりＩＣチップの電極パッド上にハンダ（
Ｐｂ／Ｓｎ）からなる突起電極（バンプ）を用いたもの
が知られている。既知の突起電極の形成方法は、最初に
ＩＣチップ上の電極パッド上に、Ｃｒ、Ｃｕ、ｐｂ／Ｓ
ｎ等の金属メッキ部を形成した後、余分なレジストと金
属を除去して、突起電極を形成するというものである。
との接続には半田付けがよく利用されていたが、近年、
例えばＩＣフラットパッケージ等の小型化と、接続端子
の増加により、接続端子間、いわゆるピッチ間隔が次第
に狭くなり、従来の半田付は技術で対処することが次第
に困難になって来た。また、最近では電卓、電子時計あ
るいは液晶ディスプレイ等にあっては、裸のＩＣチップ
をガラス基板上の電極に直付けして実装面積の効率的使
用を図ろうとする動きがあり、半田付けに代わる有効か
つ微細な電気的接続手段が強く望まれている。裸のＩＣ
チップを基板の電極と電気的に接続する方法としては、
メッキ技術によりＩＣチップの電極パッド上にハンダ（
Ｐｂ／Ｓｎ）からなる突起電極（バンプ）を用いたもの
が知られている。既知の突起電極の形成方法は、最初に
ＩＣチップ上の電極パッド上に、Ｃｒ、Ｃｕ、ｐｂ／Ｓ
ｎ等の金属メッキ部を形成した後、余分なレジストと金
属を除去して、突起電極を形成するというものである。
また、特開昭６０−１３３６０３号公報に示されている
ように、シリコンゴム中にカーボンを含めて導電ゴムを
得、これを基板の電極部とＩＣチップのバンプとの間に
介して加圧して、電気的な接続を行う方法が提案されて
いる。
ように、シリコンゴム中にカーボンを含めて導電ゴムを
得、これを基板の電極部とＩＣチップのバンプとの間に
介して加圧して、電気的な接続を行う方法が提案されて
いる。
発明が解決しようとする問題点
しかしながら第一の従来方法においては、ＩＣチップと
基板との接続に際して、２００℃以上といった高温の処
理工程が必要であった。また、第二の従来方法において
は、導電ゴムを用いているため、接続抵抗が大きく、微
小な電流しか流すことができず、用途が限定されるもの
であった。さらに、電極が微細になり、また、電極密度
が高くなればなる程、電極間に介在させる導電ゴムの微
細化が困難となるといった欠点を有していた。
基板との接続に際して、２００℃以上といった高温の処
理工程が必要であった。また、第二の従来方法において
は、導電ゴムを用いているため、接続抵抗が大きく、微
小な電流しか流すことができず、用途が限定されるもの
であった。さらに、電極が微細になり、また、電極密度
が高くなればなる程、電極間に介在させる導電ゴムの微
細化が困難となるといった欠点を有していた。
本発明は上記の問題点に鑑みてなされたものであり、そ
の目的とする所は微細かつ密に半導体の電極パッドと基
板上の電極群とを信頬性良く低温で直付けするために、
半導体チップの電極パッド部に突起電極を得た後、半導
体チップの裏面から超音波を加えることによって突起電
極と基板上の電極との間を接合し、半導体チップと実装
基板を簡易に、かつ、信頬性良く電気的接続を行うこと
にある。
の目的とする所は微細かつ密に半導体の電極パッドと基
板上の電極群とを信頬性良く低温で直付けするために、
半導体チップの電極パッド部に突起電極を得た後、半導
体チップの裏面から超音波を加えることによって突起電
極と基板上の電極との間を接合し、半導体チップと実装
基板を簡易に、かつ、信頬性良く電気的接続を行うこと
にある。
問題点を解決するための手段
本発明は上記の問題点を解決するため、微細ピッチ、微
細端子電極が形成されている半導体チップの電気的接続
において、微細端子電極部に突起電極部が形成された半
導体チップを実装基板上の接続電極と位置合せをした後
、半導体チップの裏面より超音波を加えることによって
突起電極と接続電極の間を接合して電気的接続を得るこ
とを特徴として半導体チップの電気的な接続を実現しよ
うとするものである。
細端子電極が形成されている半導体チップの電気的接続
において、微細端子電極部に突起電極部が形成された半
導体チップを実装基板上の接続電極と位置合せをした後
、半導体チップの裏面より超音波を加えることによって
突起電極と接続電極の間を接合して電気的接続を得るこ
とを特徴として半導体チップの電気的な接続を実現しよ
うとするものである。
作用
しかして本発明の上記した方法によれば、半導体チップ
上の電極パッド部に従来の技術を用いて突起電極を形成
した後、半導体チップの裏面より超音波を加えて電気的
接続を行うため、簡易で信頼性の高い電気的な接続が可
能となる。
上の電極パッド部に従来の技術を用いて突起電極を形成
した後、半導体チップの裏面より超音波を加えて電気的
接続を行うため、簡易で信頼性の高い電気的な接続が可
能となる。
実施例
以下、本発明の一実施例の半導体チップの電気的接続方
法について図面に基づいて詳細に説明する。
法について図面に基づいて詳細に説明する。
第１図〜第４図は本発明の一実施例を示す工程断面図で
ある。
ある。
図において１はＩＣチップ、２はＩＣチップの電極パッ
ド、３は突起電極（バンプ）、４は実装基板、５は接続
電極、６は超音波ヘッドである。
ド、３は突起電極（バンプ）、４は実装基板、５は接続
電極、６は超音波ヘッドである。
本発明の実施例では、まず第１図に示すようにＩＣチッ
プ１の電極パッド２部にメッキ技術またはネイルヘッド
ボンディングの技術を用いて、突起電極（バンプ）３を
形成する。なお、その形成方法は既知であるため、ここ
ではその説明は省略する。突起電極３には通常は金ある
いはアルミニウムが用いられるが、銅など他の材料を用
いることも可能である。
プ１の電極パッド２部にメッキ技術またはネイルヘッド
ボンディングの技術を用いて、突起電極（バンプ）３を
形成する。なお、その形成方法は既知であるため、ここ
ではその説明は省略する。突起電極３には通常は金ある
いはアルミニウムが用いられるが、銅など他の材料を用
いることも可能である。
ＩＣチップ上のすべての電極パッド２上に突起電極３を
形成した後、第２図に示すように突起電極３を実装基板
４上の接続電極５に位置合せをする。位置合せの方法と
しては、ＩＣチップ１の外周を実装基板４上に設けた位
置合せマークで合せたり、実装基板４がガラス等の透明
基板の場合には、基板の裏から位置合せを行うなどする
。
形成した後、第２図に示すように突起電極３を実装基板
４上の接続電極５に位置合せをする。位置合せの方法と
しては、ＩＣチップ１の外周を実装基板４上に設けた位
置合せマークで合せたり、実装基板４がガラス等の透明
基板の場合には、基板の裏から位置合せを行うなどする
。
位置合せの後、第３図に示すようにＩＣチップ１の裏面
より超音波へラド６を用いて超音波を加えて、突起電極
３と接続電極５の間を接合する。
より超音波へラド６を用いて超音波を加えて、突起電極
３と接続電極５の間を接合する。
この際、突起電極３と接続電極５の材料の組合せとして
は、金と金、金とアルミニウム、アルミニウムと金ある
いはアルミニウムとアルミニウムが最適であるが、他の
金属の組合せも可能である。
は、金と金、金とアルミニウム、アルミニウムと金ある
いはアルミニウムとアルミニウムが最適であるが、他の
金属の組合せも可能である。
以上のようにして突起電極３と接続電極５を接合すると
、第４図に示すようにＩＣチップ１と実装基板４が電気
的に接続できる。
、第４図に示すようにＩＣチップ１と実装基板４が電気
的に接続できる。
なお、実装基板４上の接続電極５としては、銅箔の上に
金メッキしたものが用いられるが、アルミニウムなどの
他の金属でもよく、さらには、透明電極（ＩＴＯ電極）
上へ金やアルミニウムをメッキあるいは蒸着したものを
用いることも可能である。
金メッキしたものが用いられるが、アルミニウムなどの
他の金属でもよく、さらには、透明電極（ＩＴＯ電極）
上へ金やアルミニウムをメッキあるいは蒸着したものを
用いることも可能である。
また、上の実施例ではＩＣチップ１の裏面から超音波を
加えて電気的接続をするとしたが、その際に、熱も同時
に加えて電気的接続をするとしてもよい。
加えて電気的接続をするとしたが、その際に、熱も同時
に加えて電気的接続をするとしてもよい。
発明の効果
以上に説明したように、本発明の半導体チップの電気的
接続方法によれば、半導体チップの電極パッド部に従来
の技術を用いて簡単に突起電極を形成した後、半導体チ
ップの裏面より超音波を加えて突起電極と実装基板上の
接続電極とを接合するため、半導体チップを実装基板に
簡易で信頼性の高い電気的接続が可能となり、実用上極
めて価値が高い。
接続方法によれば、半導体チップの電極パッド部に従来
の技術を用いて簡単に突起電極を形成した後、半導体チ
ップの裏面より超音波を加えて突起電極と実装基板上の
接続電極とを接合するため、半導体チップを実装基板に
簡易で信頼性の高い電気的接続が可能となり、実用上極
めて価値が高い。
第１図〜第４図は本発明の一実施例を示す工程断面図で
ある。 １・・・・・・ＩＣチップ、２・・・・・・ＩＣチップ
の電極パッド、３・・・・・・突起電極（バンプ）、４
・・・・・・実装基板、５・・・・・・接続電極、６・
・・・・・超音波ヘッド。
ある。 １・・・・・・ＩＣチップ、２・・・・・・ＩＣチップ
の電極パッド、３・・・・・・突起電極（バンプ）、４
・・・・・・実装基板、５・・・・・・接続電極、６・
・・・・・超音波ヘッド。
Claims (5)
- （１）微細ピッチ、微細端子電極が形成されている半導
体チップの電気的接続において、微細端子接続部に突起
電極が形成された半導体チップを実装基板上の接続電極
に位置合せをする工程と、前記半導体チップの裏面より
超音波を加えることによって、前記突起電極と接続電極
の間を接合することにより電気的接続を得る工程とから
なることを特徴とする半導体チップの電気的接続方法。 - （２）半導体チップの微細端子電極部に形成される突起
電極は、メッキ技術を用いて形成される金属突起電極か
らなることを特徴とする特許請求の範囲第（１）項記載
の半導体チップの電気的接続方法。 - （３）半導体チップの微細端子電極部に形成される突起
電極は、ネイルヘッドボンディングの技術を用いて形成
される金属突起電極からなることを特徴とする特許請求
の範囲第（１）項記載の半導体チップの電気的接続方法
。 - （４）半導体チップの微細端子電極部に形成される突起
電極は、金またはアルミニウムからなることを特徴とす
る特許請求の範囲第（１）項記載の半導体チップの電気
的接続方法。 - （５）実装基板の接続電極は、金またはアルミニウムか
らなること、あるいは、それらがメッキされていること
を特徴とする特許請求の範囲第（１）項記載の半導体チ
ップの電気的接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26799586A JPS63122135A (ja) | 1986-11-11 | 1986-11-11 | 半導体チツプの電気的接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26799586A JPS63122135A (ja) | 1986-11-11 | 1986-11-11 | 半導体チツプの電気的接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122135A true JPS63122135A (ja) | 1988-05-26 |
Family
ID=17452447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26799586A Pending JPS63122135A (ja) | 1986-11-11 | 1986-11-11 | 半導体チツプの電気的接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122135A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112250A (ja) * | 1988-08-31 | 1990-04-24 | Siemens Ag | 半導体チツプを基板に結合する方法 |
| JPH04212277A (ja) * | 1990-09-12 | 1992-08-03 | Matsushita Electric Works Ltd | プリント配線板への端子の接続法 |
| US5888847A (en) * | 1995-12-08 | 1999-03-30 | Lsi Logic Corporation | Technique for mounting a semiconductor die |
| KR100527989B1 (ko) * | 2003-07-25 | 2005-11-09 | 동부아남반도체 주식회사 | 반도체 장치의 실장 방법 |
-
1986
- 1986-11-11 JP JP26799586A patent/JPS63122135A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112250A (ja) * | 1988-08-31 | 1990-04-24 | Siemens Ag | 半導体チツプを基板に結合する方法 |
| JPH04212277A (ja) * | 1990-09-12 | 1992-08-03 | Matsushita Electric Works Ltd | プリント配線板への端子の接続法 |
| US5888847A (en) * | 1995-12-08 | 1999-03-30 | Lsi Logic Corporation | Technique for mounting a semiconductor die |
| KR100527989B1 (ko) * | 2003-07-25 | 2005-11-09 | 동부아남반도체 주식회사 | 반도체 장치의 실장 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US6420664B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH04263433A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH0432541B2 (ja) | ||
| JPS63150930A (ja) | 半導体装置 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH0750726B2 (ja) | 半導体チップの実装体 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| KR100310037B1 (ko) | 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH01145826A (ja) | 電気的接続接点 | |
| JPH05855B2 (ja) | ||
| JPH01232735A (ja) | 半導体装置の実装体 | |
| JPH0362538A (ja) | 電極端子 | |
| JP3027841B2 (ja) | 配線基板の接続方法 |