JPH07321638A - 電圧レベル変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 電圧レベル変換回路において、入力信号の電
圧源が低電圧であるときや、入力信号の電圧源と電圧レ
ベル変換回路の電圧源との電位差が大きいときにも、出
力信号を確定させる。 【構成】 Ｐチャネル型ＭＯＳトランジスタＱｐ１６０
２のソースと電圧レベル変換回路の電圧源ＶＰＰとの間
に、Ｐチャネル型ＭＯＳトランジスタ（早期カットオフ
回路）Ｑｐ１６０３が接続される。Ｐチャネル型ＭＯＳ
トランジスタＱｐ１６０３のゲートに入力信号Ｉ１６が
入力される。入力信号Ｉ１６がその電圧源ＶＣＣの電位
であるとき、ノードＮ１６０１は電位（ＶＣＣ−Ｖｔ
ｎ）であるので、Ｐチャネル型ＭＯＳトランジスタＱｐ
１６０３はＰチャネル型ＭＯＳトランジスタＱｐ１６０
２のオフ状態よりも一層オフ状態となり、出力信号Ｏ１
６の電圧レベルを速く“Ｌ”レベルに確定できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧レベル変換回路の
改良に関するものである。

【０００２】

【従来の技術】複数の電圧源を用いる半導体装置におい
ては、信号の電位レベルをそれぞれの電圧源の電位レベ
ルに変換するために電圧レベル変換回路が必要である。

【０００３】従来の電圧レベル変換回路について説明す
る。

【０００４】図３１が従来の電圧レベル変換回路の回路
構成を示す図、図３３が従来の電圧レベル変換回路の動
作タイミング図である。Ｉ３０は入力信号、Ｏ３０は出
力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧
源、ＶＳＳは接地電圧源、３００１は電圧レベル変換回
路、Ｑｎ３００１〜Ｑｎ３００２はＮチャネル型ＭＯＳ
トランジスタ、Ｑｐ３００１〜Ｑｐ３００２はＰチャネ
ル型ＭＯＳトランジスタ、Ｎ３００１はノード名であ
る。

【０００５】図３１の回路構成について説明する。入力
信号Ｉ３０がＮチャネル型ＭＯＳトランジスタＱｎ３０
０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ３
００２のゲートとに接続されている。また、Ｎチャネル
型ＭＯＳトランジスタＱｎ３００１のゲートが第１の電
圧源ＶＣＣに接続され、Ｎチャネル型ＭＯＳトランジス
タＱｎ３００２のソースが接地電圧源ＶＳＳに接続され
ている。Ｐチャネル型ＭＯＳトランジスタＱｐ３００１
のソースとＰチャネル型ＭＯＳトランジスタＱｐ３００
２のソースが第２の電圧源ＶＰＰに接続され、Ｎチャネ
ル型ＭＯＳトランジスタＱｎ３００１のドレインとＰチ
ャネル型ＭＯＳトランジスタＱｐ３００１のドレインと
Ｐチャネル型ＭＯＳトランジスタＱｐ３００２のゲート
とが接続されている。また、出力信号Ｏ３０がＮチャネ
ル型ＭＯＳトランジスタＱｎ３００２のドレインとＰチ
ャネル型ＭＯＳトランジスタＱｐ３００１のゲートとＰ
チャネル型ＭＯＳトランジスタＱｐ３００２のドレイン
とに接続された構成である。

【０００６】図３２は、前記図３１の電圧レベル変換回
路の基本構成を示す。図３２の構成が図３１の構成と異
なる点は、Ｎチャネル型ＭＯＳスイッチ素子Ｑｎ３００
１´のゲートに、入力信号を反転回路ＩＮＶ３２で反転
した信号を供給し、ソースを入力信号の電圧源ＶＳＳに
接続し、ドレインをＰチャネル型ＭＯＳトランジスタＱ
ｐ３２０２に接続した点である。換言すれば、前記図３
１の構成は、Ｎチャネル型ＭＯＳスイッチ素子Ｑｎ３０
０１の接続構成により、反転回路ＩＮＶ３２を省略した
構成であって、図３２の基本構成と図３１の構成とは、
動作は同一である。従って、以下、図３１の構成の動作
についてのみ説明する。

【０００７】以下、図３３の動作タイミング図を参照し
ながら、その動作について説明する。入力信号Ｉ３０が
“Ｌ（Ｌｏｗ）”レベルであるとき、ノードＮ３００１
は“Ｌ”レベルであり、Ｎチャネル型ＭＯＳトランジス
タＱｎ３００２はオフ、Ｐチャネル型ＭＯＳトランジス
タＱｐ３００２はオンであり、出力信号Ｏ３０が第２の
電圧源ＶＰＰで“Ｈ”レベルであり、Ｐチャネル型ＭＯ
ＳトランジスタＱｐ３００１は完全にオフする。入力信
号Ｉ３０が“Ｌ”レベルから“Ｈ”レベルに遷移する
と、Ｎチャネル型ＭＯＳトランジスタＱｎ３００２は完
全にオン、ノードＮ３００１は第１の電圧源ＶＣＣから
Ｎチャネル型ＭＯＳトランジスタＱｎ３００１のしきい
値（Ｖｔｎ）だけ低い電位（ＶＣＣ−Ｖｔｎ）となり、
Ｐチャネル型ＭＯＳトランジスタＱｐ３００２はほぼオ
フとなる。次に出力信号Ｏ３０が“Ｌ”レベルとなり、
Ｐチャネル型ＭＯＳトランジスタＱｐ３００１が完全に
オンし、ノードＮ３００１は第２の電圧源ＶＰＰの電位
となり、Ｐチャネル型ＭＯＳトランジスタＱｐ３００２
は完全にオフとなる。

【０００８】図３４は他の電圧レベル変換回路を示す。
この電圧レベル変換回路は、入力信号の振幅の最大値及
び最小値の双方を増幅して、大振幅の信号を出力する回
路である。その構成は、入力信号を反転する信号反転回
路５０と、この信号反転回路の出力信号及び前記入力信
号を受けて、入力信号の振幅の最大値を増幅する正レベ
ルシフタ５１と、前記信号反転回路５０の出力信号及び
前記入力信号を受けて、入力信号の振幅の最小値を増幅
する負レベルシフタ５２と、前記正及び負の両レベルシ
フタ５１、５２の出力を受けて、その出力を合成する正
負レベルシフタ５３とを備える。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
ような図３１及び図３３の従来の構成の電圧レベル変換
回路では、上記で説明したように、入力信号Ｉ３０が
“Ｌ”レベルから“Ｈ”レベルに遷移するとき、Ｎチャ
ネル型ＭＯＳトランジスタＱｎ３００２は完全にオン、
Ｐチャネル型ＭＯＳトランジスタＱｐ３００２はほぼオ
フの状態にある。特に、第１の電圧源ＶＣＣが低電圧で
あるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰ
の電位差が大きいときには、Ｐチャネル型ＭＯＳトラン
ジスタＱｐ３００２はオンの状態となる。このため、Ｎ
チャネル型ＭＯＳトランジスタＱｎ３００２とＰチャネ
ル型ＭＯＳトランジスタＱｐ３００２を介して、第２の
電圧源ＶＰＰから接地電圧源ＶＳＳに貫通電流が流れ、
出力信号Ｏ３０の電圧レベルを“Ｌ”レベルに確定でき
ないという課題があった。

【００１０】また、図３４の従来の電圧レベル変換回路
では、３個のレベルシフタを必要とし、構成トランジス
タ数が多いと共に、正及び負のレベルシフタを行った後
に、その両出力を合成する構成であるため、動作が遅い
欠点がある。

【００１１】本発明の目的は、既述した電圧レベル変換
回路において、入力信号の電圧源が低電圧である場合
や、入力信号の電圧源と電圧レベル変換回路の電圧源と
の電位差が大きい場合であっても、入力信号が“Ｌ”レ
ベルから“Ｈ”レベルに遷移する時には、オフ状態とす
べきＭＯＳトランジスタを確実にオフ状態に制御して、
電圧レベル変換回路の出力信号の電圧レベルを“Ｌ”レ
ベルに確定すると共に、貫通電流が流れることを確実に
防止することにある。

【００１２】また、本発明の他の目的は、入力信号の最
大振幅値及び最小振幅値の双方を１段のレベルシフトで
もって増幅できる電圧レベル変換回路を提供して、レベ
ルシフトの動作速度の向上を図ると共に、構成トランジ
スタ数を少くして構成を簡易にすることにある。

【００１３】

【課題を解決するための手段】以上の目的を達成するた
め、本発明の電圧レベル変換回路では、入力信号がＬレ
ベルからＨレベルに遷移する時には、オフ状態とすべき
ＭＯＳトランジスタのゲートに積極的に電荷を供給し
て、このＭＯＳトランジスタを確実にオフ状態に制御す
る。

【００１４】また、本発明の電圧レベル変換回路では、
入力信号がＬレベルからＨレベルに遷移する時には、オ
フ状態とすべきＭＯＳトランジスタがオン状態となって
も、特別の回路を設け、この特別の回路により、電圧レ
ベル変換回路の出力信号を“Ｌ”レベルに確定する。

【００１５】更に、本発明の電圧レベル変換回路では、
複数個の電圧レベル変換部を設けて、入力信号の電位を
段階的にレベルシフトすることにより、入力信号の電圧
源と電圧レベル変換回路の電圧源との電位差が大きい場
合であっても、電圧レベル変換回路の出力信号の電位を
確定する。

【００１６】加えて、本発明の電圧レベル変換回路で
は、入力信号の最大振幅値を増幅するレベルシフタと、
入力信号の最小振幅値を増幅するレベルシフタとを適切
に組合せて、１段のレベルシフトでもって増幅する。

【００１７】即ち、請求項１記載の発明の電圧レベル変
換回路は、入力信号を反転する信号反転回路と、前記入
力信号の電位よりも高い電位の電圧源を電源とするレベ
ルシフタとから成り、前記レベルシフタは、同一導電型
の第１及び第２のＭＯＳトランジスタと、前記ＭＯＳト
ランジスタとは反対の導電型の第１及び第２のＭＯＳス
イッチ素子と、電荷供給回路とから成り、前記両ＭＯＳ
トランジスタは、ソースが前記電圧源に接続され、前記
第１のＭＯＳトランジスタは、ドレインが第２のＭＯＳ
トランジスタのゲート及び第１のＭＯＳスイッチ素子に
接続され、前記第２のＭＯＳトランジスタは、ドレイン
が前記第１のＭＯＳトランジスタのゲート及び第２のＭ
ＯＳスイッチ素子に接続され、前記第１のＭＯＳスイッ
チ素子は、接地電位を前記第２のＭＯＳトランジスタの
ゲートに供給し又はその供給を停止し、前記第２のＭＯ
Ｓスイッチ素子は接地され、前記第１及び第２のＭＯＳ
スイッチ素子のうち何れか一方は前記信号反転回路への
入力信号で制御され、他方は前記信号反転回路の出力信
号で制御され、前記第２のＭＯＳトランジスタのドレイ
ンの電位が前記レベルシフタの出力信号であり、前記電
荷供給回路は、前記信号反転回路への入力信号がＬレベ
ルからＨレベルに遷移する時に前記第２のＭＯＳトラン
ジスタのゲートに正電荷を供給することを特徴とする。

【００１８】請求項２記載の発明は、前記請求項１記載
の電圧レベル変換回路において、第１のＭＯＳスイッチ
素子は、ソースに信号反転回路への入力信号が入力さ
れ、この第１のＭＯＳスイッチ素子により信号反転回路
を兼用することを特徴とする。

【００１９】請求項３記載の発明は、前記請求項２記載
の電圧レベル変換回路において、第１及び第２のＭＯＳ
トランジスタはＰチャネル型トランジスタより成り、第
１及び第２のＭＯＳスイッチ素子はＮチャネル型トラン
ジスタより成ることを特徴とする。

【００２０】請求項４記載の発明は、前記請求項３記載
の電圧レベル変換回路において、電荷供給回路は、信号
反転回路への入力信号がＬレベルからＨレベルに遷移す
る時に、前記信号反転回路への入力信号の電位を越える
電位の信号を発生し、この信号を第１のＮチャネル型Ｍ
ＯＳスイッチ素子のゲートに入力する信号発生回路であ
ることを特徴とする。

【００２１】請求項５記載の発明は、前記請求項４記載
の電圧レベル変換回路において、信号発生回路は、信号
反転回路への入力信号を反転する否定回路と、前記否定
回路の出力信号を所定時間遅延し且つ反転する遅延回路
と、前記否定回路の出力信号と前記遅延回路の出力信号
との論理和を否定した信号を得るＮＯＲゲートと、前記
信号反転回路への入力信号の電圧源にソース及びゲート
が接続された第３のＮチャネル型ＭＯＳトランジスタ
と、前記第３のＮチャネル型ＭＯＳトランジスタのドレ
インと前記ＮＯＲゲートとの間に配置されたキャパシタ
とから成り、前記第３のＮチャネル型ＭＯＳトランジス
タのドレインに、前記信号反転回路への入力信号の電位
を越える電位の信号を発生させることを特徴とする。

【００２２】請求項６記載の発明は、前記請求項３記載
の電圧レベル変換回路において、電荷供給回路は、信号
反転回路への入力信号がＬレベルからＨレベルに遷移す
る以前に、前記信号反転回路への入力信号の電位を越え
る電位の信号を発生し、この信号を第１のＮチャネル型
ＭＯＳスイッチ素子のゲートに入力する信号発生回路で
あることを特徴とする。

【００２３】請求項７記載の発明は、前記請求項３記載
の電圧レベル変換回路において、電荷供給回路は、信号
反転回路への入力信号がＬレベルからＨレベルに遷移す
る時に、前記信号反転回路への入力信号の電位を越える
電位の信号を発生し、この信号を第２のＰチャネル型Ｍ
ＯＳトラジスタのゲートに入力する信号昇圧回路である
ことを特徴とする。

【００２４】請求項８記載の発明は、前記請求項３記載
の電圧レベル変換回路において、電荷供給回路は、信号
反転回路への入力信号がＬレベルからＨレベルに遷移す
る以前に、前記信号反転回路への入力信号の電位を越え
る電位の信号を発生し、この信号を第１のＮチャネル型
ＭＯＳスイッチ素子のゲートに入力する信号発生回路
と、信号反転回路への入力信号がＬレベルからＨレベル
に遷移する時に、前記信号反転回路への入力信号の電位
を越える電位の信号を発生し、この信号を第２のＰチャ
ネル型ＭＯＳトラジスタのゲートに入力する信号昇圧回
路とから成ることを特徴とする。

【００２５】請求項９記載の発明は、前記請求項６又は
請求項８記載の電圧レベル変換回路において、信号発生
回路は、この信号発生回路への入力信号を反転する否定
回路と、前記否定回路の出力信号を所定時間遅延し且つ
反転する遅延回路と、前記否定回路の出力信号と前記遅
延回路の出力信号との論理和を否定した信号を得るＮＯ
Ｒゲートと、信号反転回路への入力信号の電圧源にソー
ス及びゲートが接続された第３のＮチャネル型ＭＯＳト
ランジスタと、前記第３のＮチャネル型ＭＯＳトランジ
スタのドレインと前記ＮＯＲゲートとの間に配置された
キャパシタとから成り、前記遅延回路の出力信号を前記
信号反転回路への入力信号とし、前記第３のＮチャネル
型ＭＯＳトランジスタのドレインに、前記信号反転回路
への入力信号の電位を越える電位の信号を発生させるこ
とを特徴とする。

【００２６】請求項１０記載の発明は、前記請求項７又
は請求項８記載の電圧レベル変換回路において、第１の
Ｎチャネル型ＭＯＳスイッチ素子は、ゲートに信号反転
回路への入力信号の電圧源が接続され、信号昇圧回路
は、信号反転回路への入力信号を遅延する信号遅延回路
とキャパシタとの直列回路より成り、前記直列回路のキ
ャパシタは、第２のＰチャネル型ＭＯＳトランジスタの
ゲートに接続されることを特徴とする。

【００２７】請求項１１記載の発明は、前記請求項３記
載の電圧レベル変換回路において、電荷供給回路は、信
号反転回路への入力信号がＬレベルの時に、第１のＮチ
ャネル型ＭＯＳトランジスタのゲートの電位をレベルシ
フタの出力信号の電圧源の電位に制御し、前記信号反転
回路への入力信号がＨレベルの時に、前記第１のＮチャ
ネル型ＭＯＳトランジスタのゲートの電位を信号反転回
路への入力信号の電圧源の電位に制御する電位制御回路
であることを特徴とする。

【００２８】請求項１２記載の発明は、前記請求項３記
載の電圧レベル変換回路において、電荷供給回路は、信
号反転回路への入力信号がＬレベルの時に、第１のＮチ
ャネル型ＭＯＳトランジスタのゲートの電位をレベルシ
フタの出力信号の電圧源の電位に制御し、前記信号反転
回路への入力信号がＨレベルの時に、前記第１のＮチャ
ネル型ＭＯＳトランジスタのゲートの電位を接地電位に
制御すると共に、前記第１のＮチャネル型ＭＯＳトラン
ジスタに並列接続された第３のＮチャネル型ＭＯＳスイ
ッチ素子を備え、前記第３のＮチャネル型ＭＯＳスイッ
チ素子のゲートの電位を、前記信号反転回路への入力信
号がＬレベルの時に接地電位に制御し、前記信号反転回
路への入力信号がＨレベルの時に前記信号反転回路への
入力信号の電圧源の電位に制御する電位制御回路である
ことを特徴とする。

【００２９】請求項１３記載の発明の電圧レベル変換回
路は、入力信号を反転する信号反転回路と、前記信号反
転回路への入力信号の電位よりも高い電位の電圧源を電
源とするレベルシフタとから成り、前記レベルシフタ
は、同一導電型の第１及び第２のＭＯＳトランジスタ
と、前記ＭＯＳトランジスタとは反対の導電型の第１及
び第２のＭＯＳスイッチ素子と、早期カットオフ回路と
から成り、前記両ＭＯＳトランジスタは、ソースが前記
電圧源に接続され、前記第１のＭＯＳトランジスタは、
ドレインが第２のＭＯＳトランジスタのゲート及び第１
のＭＯＳスイッチ素子に接続され、前記第２のＭＯＳト
ランジスタは、ドレインが前記第１のＭＯＳトランジス
タのゲート及び第２のＭＯＳスイッチ素子に接続され、
前記第１のＭＯＳスイッチ素子は、接地電位を前記第２
のＭＯＳトランジスタのゲートに供給し又はその供給を
停止し、前記第２のＭＯＳスイッチ素子は接地され、前
記第１及び第２のＭＯＳスイッチ素子のうち何れか一方
は前記信号反転回路への入力信号で制御され、他方は前
記信号反転回路の出力信号で制御され、前記第２のＭＯ
Ｓトランジスタのドレインの電位が前記レベルシフタの
出力信号であり、前記早期カットオフ回路は、前記電圧
源と前記第２のＭＯＳトランジスタのソースとの間、前
記第２のＭＯＳトランジスタのドレインと前記第１のＭ
ＯＳトランジスタのゲートとの間、前記電圧源と前記第
１のＭＯＳトランジスタのソースとの間、前記第１のＭ
ＯＳトランジスタのドレインと前記第２のＭＯＳトラン
ジスタのゲートとの間の何れかに配置され、前記信号反
転回路への入力信号がＬレベルからＨレベルに遷移する
時に前記第２のＭＯＳトランジスタのオフタイミングよ
りも早期にオフすることを特徴とする。

【００３０】請求項１４記載の発明は、前記請求項１３
記載の電圧レベル変換回路において、第１のＭＯＳスイ
ッチ素子は、ソースに信号反転回路への入力信号が入力
され、この第１のＭＯＳスイッチ素子により信号反転回
路を兼用することを特徴とする。

【００３１】請求項１５記載の発明は、前記請求項１４
記載の電圧レベル変換回路第１及び第２のＭＯＳトラン
ジスタはＰチャネル型トランジスタより成り、第１及び
第２のＭＯＳスイッチ素子はＮチャネル型トランジスタ
より成ることを特徴とする。

【００３２】請求項１６記載の発明は、前記請求項１５
記載の電圧レベル変換回路において、早期カットオフ回
路は、第２のＰチャネル型トランジスタと同一導電型の
第７のＰチャネル型トランジスタより成り、この第３の
Ｐチャネル型トランジスタは、ゲートに信号反転回路へ
の入力信号が入力されることを特徴とする。

【００３３】請求項１７記載の発明は、前記請求項１６
記載の電圧レベル変換回路において、レベルシフタは、
更に、電荷供給回路を備え、前記電荷供給回路は、信号
反転回路への入力信号がＬレベルからＨレベルに遷移す
る時に前記第２のＭＯＳトランジスタのゲートに正電荷
を供給することを特徴とする。

【００３４】請求項１８記載の発明は、前記請求項１１
又は請求項１７記載の電圧レベル変換回路において、電
荷供給回路は、直列接続された第３のＰチャネル型ＭＯ
Ｓトランジスタ及び第４のＮチャネル型ＭＯＳトランジ
スタと、第４及び第５のＰチャネル型ＭＯＳトランジス
タとを備え、前記第３のＰチャネル型ＭＯＳトランジス
タ及び第４のＮチャネル型ＭＯＳトランジスタは、共に
ゲートにレベルシフタの出力信号が供給され、前記第３
のＰチャネル型ＭＯＳトランジスタはレベルシフタの電
圧源に接続される一方、前記第４のＮチャネル型ＭＯＳ
トランジスタは接地され、前記第４のＰチャネル型ＭＯ
Ｓトランジスタは、ソースがレベルシフタの電圧現に接
続され、ゲートが前記第３のＰチャネル型ＭＯＳトラン
ジスタと第４のＮチャネル型ＭＯＳトランジスタとの接
続点に接続され、ドレインが第１のＮチャネル型ＭＯＳ
スイッチ素子のゲートに接続され、前記第５のＰチャネ
ル型ＭＯＳトランジスタは、ソースが信号反転回路への
入力信号の電圧源に接続され、ゲートにレベルシフタの
出力信号が供給され、ドレインが第１のＮチャネル型Ｍ
ＯＳスイッチ素子のゲートに接続されることを特徴とす
る。

【００３５】請求項１９記載の発明は、前記請求項１２
記載の電圧レベル変換回路において、電荷供給回路は、
直列接続された第６のＰチャネル型ＭＯＳトランジスタ
及び第５のＮチャネル型ＭＯＳトランジスタと、第６の
Ｎチャネル型ＭＯＳトランジスタとを備え、前記第６の
Ｐチャネル型ＭＯＳトランジスタ及び第５のＮチャネル
型ＭＯＳトランジスタは、共にゲートにレベルシフタの
出力信号が供給され、前記第６のＰチャネル型ＭＯＳト
ランジスタは信号反転回路への入力信号の電圧源に接続
される一方、前記第５のＮチャネル型ＭＯＳトランジス
タは接地され、前記第６のＮチャネル型ＭＯＳトランジ
スタは、ソースに信号反転回路への入力信号が供給さ
れ、ゲートが前記第６のＰチャネル型ＭＯＳトランジス
タと第５のＮチャネル型ＭＯＳトランジスタとの接続点
に接続され、ドレインが第１のＮチャネル型ＭＯＳスイ
ッチ素子のドレインに接続され、前記第１のＮチャネル
型ＭＯＳスイッチ素子は、ゲートにレベルシフタの出力
が供給されることを特徴とする。

【００３６】請求項２０記載の発明は、前記請求項１２
又は請求項１７記載の電圧レベル変換回路において、電
荷供給回路は第７のＮチャネル型ＭＯＳトランジスタよ
り成り、前記第７のＮチャネル型ＭＯＳトランジスタ
は、ソース及びゲートに信号反転回路への入力信号が供
給され、ドレインが第１のＮチャネル型ＭＯＳスイッチ
素子のドレインに接続され、前記第１のＮチャネル型Ｍ
ＯＳスイッチ素子は、ゲートにレベルシフタの出力が供
給されることを特徴とする。

【００３７】請求項２１記載の発明の電圧レベル変換回
路は、前記直列に接続された複数個の電圧レベル変換部
を備えた電圧レベル変換回路であって、前記各電圧レベ
ル変換部は、所定電位の信号を入力し、この入力信号の
電位よりも高い電位の信号を出力するものであり、最初
段の電圧レベル変換部は外部信号を入力信号とし、最初
段の電圧レベル変換回路以外の電圧レベル変換部は、前
段に位置する電圧レベル変換部の出力信号を入力信号と
し、前記各電圧レベル変換部は、自己の出力信号の電圧
源となる電源源を有し、これ等の電圧源は、後段に位置
するものほど高い電位を発生することを特徴とする。

【００３８】請求項２２記載の発明は、前記請求項２１
記載の電圧レベル変換回路において、最初段の電圧レベ
ル変換部以外の電圧レベル変換部は、各々論理回路を有
し、前記複数個の論理回路は、直列接続され、且つ、各
々、最初段の電圧レベル変換部への入力信号の電位を発
生する電圧源を電圧源とし、最初段の論理回路は最初段
の電圧レベル変換部への入力信号を入力信号とし、前記
最初段の論理回路以外の論理回路は、前段に位置する論
理回路の出力信号を入力信号とし、前記最初段の電圧レ
ベル変換部以外の電圧レベル変換部は、各々、自己の論
理回路の出力信号を受けて、自己の出力信号の電位を早
期に確定する電位確定回路を備えることを特徴とする。

【００３９】請求項２３記載の発明は、前記請求項２２
記載の電圧レベル変換回路において、論理回路は、入力
信号を反転する否定回路より成ることを特徴とする。

【００４０】請求項２４記載の発明は、前記請求項１３
記載の電圧レベル変換回路において、レベルシフタの出
力信号の否定信号を生成する否定回路を備え、前記否定
回路は、信号反転回路への入力信号の電圧源の電位以上
の電位の第２の電圧源、及びこの第２の電圧源の電位よ
りも高い電位の第３の電圧源を電圧源とし、レベルシフ
タの出力信号がＨレベルのとき前記第３の電圧源を電圧
源とする信号を出力し、前記レベルシフタの出力信号が
Ｌレベルのとき前記第２の電圧源を電圧源とする信号を
出力することを特徴とする。

【００４１】請求項２５記載の発明の電圧レベル変換回
路は、所定振幅の信号を入力し、この入力信号の振幅よ
りも大きい振幅の信号を出力する電圧レベル変換回路で
あって、第１のＮチャネル型ＭＯＳスイッチ素子及び第
１のＰチャネル型ＭＯＳスイッチ素子と、第１及び第２
のＮチャネル型ＭＯＳトランジスタ及び第１及び第２の
Ｐチャネル型ＭＯＳトランジスタと、前記入力信号の電
圧源となる第１及び第２の電圧源と、前記出力信号の電
圧源となる第３及び第４の電圧源とを備え、前記第１の
Ｎチャネル型ＭＯＳスイッチ素子は、前記第２のＰチャ
ネル型ＭＯＳトランジスタのゲートに接続され、このゲ
ートに前記入力信号の電位に応じて前記第１の電圧源の
電位を供給し又はその供給を遮断し、前記第１のＰチャ
ネル型ＭＯＳスイッチ素子は、前記第２のＮチャネル型
ＭＯＳトランジスタのゲートに接続され、このゲートに
前記入力信号の電位に応じて前記第２の電圧源の電位を
供給し又はその供給を遮断し、前記第１のＰチャネル型
ＭＯＳトランジスタのドレインと前記第２のＰチャネル
型ＭＯＳトランジスタのゲートとが接続され、前記第１
のＮチャネル型ＭＯＳトランジスタのドレインと前記第
２のＮチャネル型ＭＯＳトランジスタのゲートとが接続
され、前記第１及び第２のＰチャネル型ＭＯＳトランジ
スタのソースが前記第３の電圧源に接続され、前記第１
及び第２のＮチャネル型ＭＯＳトランジスタのソースが
前記第４の電圧源に接続され、前記第１のＰチャネル型
ＭＯＳトランジスタのゲートと前記第２のＰチャネル型
ＭＯＳトランジスタのドレインと前記第１のＮチャネル
型ＭＯＳトランジスタのゲートと前記第２のＮチャネル
型ＭＯＳトランジスタのドレインとが共通して接続さ
れ、上記共通接続点の電位を前記出力信号とすることを
特徴とする。

【００４２】請求項２６記載の発明は、前記請求項２５
記載の電圧レベル変換回路において、入力信号を反転す
る否定回路を有し、第１のＮチャネル型ＭＯＳスイッチ
素子及び第１のＰチャネル型ＭＯＳスイッチ素子は、そ
の各ソースに前記否定回路の出力信号が入力され、前記
第１のＮチャネル型ＭＯＳスイッチ素子は、ゲートが入
力信号の第２の電圧源に接続され、ドレインが第２のＰ
チャネル型ＭＯＳトランジスタのゲートに接続され、前
記第１のＰチャネル型ＭＯＳスイッチ素子は、ゲートが
入力信号の第１の電圧源に接続され、ドレインが第２の
Ｎチャネル型ＭＯＳトランジスタのゲートに接続される
ことを特徴とする。

【００４３】請求項２７記載の発明は、前記請求項２５
記載の電圧レベル変換回路において、更に、第１及び第
２の早期カットオフ回路を備え、前記第１の早期カット
オフ回路は、出力信号の第３の電圧源と第２のＰチャネ
ル型ＭＯＳトランジスタのソースとの間、前記第２のＰ
チャネル型ＭＯＳトランジスタのドレインと第１のＰチ
ャネル型ＭＯＳトランジスタのゲートとの間、前記出力
信号の第３の電圧源と前記第１のＰチャネル型ＭＯＳト
ランジスタのソースとの間、前記第１のＰチャネル型Ｍ
ＯＳトランジスタのドレインと前記第２のＰチャネル型
ＭＯＳトランジスタのゲートとの間の何れかに配置さ
れ、入力信号がＬレベルからＨレベルに遷移する時に前
記第２のＰチャネル型ＭＯＳトランジスタのオフタイミ
ングよりも早期にオフし、前記第２の早期カットオフ回
路は、出力信号の第４の電圧源と第２のＮチャネル型Ｍ
ＯＳトランジスタのソースとの間、前記第２のＮチャネ
ル型ＭＯＳトランジスタのドレインと第１のＮチャネル
型ＭＯＳトランジスタのゲートとの間、前記出力信号の
第４の電圧源と前記第１のＮチャネル型ＭＯＳトランジ
スタのソースとの間、前記第１のＮチャネル型ＭＯＳト
ランジスタのドレインと前記第２のＮチャネル型ＭＯＳ
トランジスタのゲートとの間の何れかに配置され、入力
信号がＬレベルからＨレベルに遷移する時に前記第２の
Ｎチャネル型ＭＯＳトランジスタのオフタイミングより
も早期にオフすることを特徴とする。

【００４４】請求項２８記載の発明は、前記請求項２７
記載の電圧レベル変換回路第１の早期カットオフ回路
は、第３のＰチャネル型トランジスタより成り、この第
３のＰチャネル型トランジスタは、ゲートに電圧レベル
変換回路の入力信号が入力されることを特徴とする。

【００４５】請求項２９記載の発明は、前記請求項２７
記載の電圧レベル変換回路において、第２の早期カット
オフ回路は、第３のＮチャネル型トランジスタより成
り、この第３のＰチャネル型トランジスタは、ゲートに
電圧レベル変換回路の入力信号が入力されることを特徴
とする。

【００４６】

【作用】上記のような構成により、請求項１ないし請求
項１２及び請求項１８ないし請求項２０記載の電圧レベ
ル変換回路では、入力信号が“Ｌ”レベルから“Ｈ”レ
ベルに遷移する時には、電荷供給回路が第２のＭＯＳト
ランジスタのゲートに電荷を供給するので、第２のＭＯ
Ｓトランジスタのオフ状態が完全オフ状態に近づく。従
って、入力信号の電圧源ＶＣＣが低電圧であるときや、
この入力信号の電圧源ＶＣＣとレベルシフタの電圧源Ｖ
ＰＰとの電位差が大きいときであっても、確実に出力信
号が“Ｌ”レベルに確定する。また、レベルシフタの電
圧源ＶＰＰから接地ＶＳＳに流れる貫通電流を有効に制
限できる。

【００４７】また、請求項１３ないし請求項１８、請求
項２０及び請求項２４記載の電圧レベル変換回路では、
入力信号が“Ｌ”レベルから“Ｈ”レベルに遷移する時
には、第２のＭＯＳトランジスタのオフタイミングより
も早期に早期カットオフ回路がカットオフするので、入
力信号の電圧源ＶＣＣが低電圧である場合又はこの入力
信号の電圧源ＶＣＣとレベルシフタの電圧源ＶＰＰとの
電位差が大きい場合に第２のＭＯＳトランジスタが確実
にオフ状態とならなくても、確実に出力信号が“Ｌ”レ
ベルに確定する。また、レベルシフタの電圧源ＶＰＰか
ら接地ＶＳＳに流れる貫通電流を有効に制限できる。

【００４８】更に、請求項２１ないし請求項２３記載の
電圧レベル変換回路では、直列接続された複数個の電圧
レベル変換部を用いて、入力信号の電位をレベルシフタ
の電圧源ＶＰＰの電位にまで段階的に変換するので、入
力信号の電圧源ＶＣＣと電圧レベル変換回路の電圧源Ｖ
ＰＰとの電位差が大きい場合にも、電圧レベル変換回路
の出力信号の電圧レベルを確定できる。

【００４９】加えて、請求項２５ないし請求項２９記載
の電圧レベル変換回路では、１段のレベルシフトによっ
て入力信号の振幅を大きく変換して、大振幅の信号を出
力するので、電圧レベルの変換動作が早いと共に、必要
なトランジスタ数を少なく制限できる。

【００５０】

【実施例】

〔第１実施例〕本発明の電圧レベル変換回路の第１の実
施例について説明する。

【００５１】図１および図３が回路構成を示す図、図２
が動作タイミング図である。図１及び図３において、Ｉ
１、Ｓ１は入力信号、Ｏ１は出力信号、１０１は電圧レ
ベル変換回路（レベルシフタ）、３０１は信号発生回路
（電荷供給回路）、ＶＣＣは第１の電圧源（入力信号の
電圧源）、ＶＰＰは第２の電圧源（電圧レベル変換回路
の電圧源）、ＶＳＳは接地電圧源である。

【００５２】図１の電圧レベル変換回路１０１におい
て、Ｑｎ１０１はＮチャネル型ＭＯＳトランジスタ（第
１のＮチャネル型スイッチ素子）、Ｑｎ１０２はＮチャ
ネル型ＭＯＳトランジスタ（第２のＮチャネル型スイッ
チ素子）、Ｑｐ１０１はＰチャネル型ＭＯＳトランジス
タ（第１のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ１
０２はＰチャネル型ＭＯＳトランジスタ（第２のＰチャ
ネル型ＭＯＳトランジスタ）である。

【００５３】図３の信号発生回路（電荷供給回路）３０
１において、Ｑｎ３０１はＮチャネル型ＭＯＳトランジ
スタ（第３のＮチャネル型ＭＯＳトランジスタ）、Ｃ３
０１はキャパシタ、Ｎ１０１、Ｎ３０１〜Ｎ３０３はノ
ード名、３０は否定回路、３１は遅延回路、３２はＮＯ
Ｒゲートである。

【００５４】図１の回路構成について説明する。入力信
号Ｉ１は、Ｎチャネル型ＭＯＳトランジスタＱｎ１０１
のソースとＮチャネル型ＭＯＳトランジスタＱｎ１０２
のゲートとに接続され、Ｎチャネル型ＭＯＳトランジス
タＱｎ１０１のゲートが入力信号Ｓ１に接続されてい
る。Ｎチャネル型ＭＯＳトランジスタＱｎ１０２のソー
スは接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳ
トランジスタＱｐ１０１のソースとＰチャネル型ＭＯＳ
トランジスタＱｐ１０２のソースが第２の電圧源ＶＰＰ
に接続されている。Ｎチャネル型ＭＯＳトランジスタＱ
ｎ１０１のドレインとＰチャネル型ＭＯＳトランジスタ
Ｑｐ１０１のドレインとＰチャネル型ＭＯＳトランジス
タＱｐ１０２のゲートとが接続され、出力信号Ｏ１がＮ
チャネル型ＭＯＳトランジスタＱｎ１０２のドレインと
Ｐチャネル型ＭＯＳトランジスタＱｐ１０１のゲートと
Ｐチャネル型ＭＯＳトランジスタＱｐ１０２のドレイン
とに接続されている。

【００５５】図３の回路構成について説明する。入力信
号Ｉ１の否定信号がノードＮ３０２に、ノードＮ３０２
と逆相の遅延信号がノードＮ３０３に、ノードＮ３０２
とＮ３０３のＮＯＲ（論理和の否定）がノードＮ３０１
に取り出される。ノードＮ３０１と入力信号Ｓ１との間
にキャパシタＣ３０１が接続され、Ｎチャネル型ＭＯＳ
トランジスタＱｎ３０１のドレインに入力信号Ｓ１が接
続され、Ｎチャネル型ＭＯＳトランジスタＱｎ３０１の
ソースとゲートとが第１の電圧源ＶＣＣに接続されてい
る。

【００５６】尚、既述したように、Ｎチャネル型ＭＯＳ
スイッチ素子Ｑｎ１０１の接続構成により、入力信号Ｉ
１を反転する信号反転回路を兼用している。

【００５７】以下、図２の動作タイミング図を参照しな
がら、その動作について説明する。まず、入力信号Ｉ１
が“Ｌ”レベルであるとき、信号発生回路３０１におい
ては、ノードＮ３０１は“Ｌ”レベルで、入力信号Ｓ１
は第１の電圧源ＶＣＣからＮチャネル型ＭＯＳトランジ
スタＱｎ３０１のしきい値（Ｖｔｎ）だけ低い電位（Ｖ
ＣＣ−Ｖｔｎ）である。電圧レベル変換回路１０１にお
いては、ノードＮ１０１は“Ｌ”レベルであり、Ｎチャ
ネル型ＭＯＳトランジスタＱｎ１０２はオフ、Ｐチャネ
ル型ＭＯＳトランジスタＱｐ１０２はオンであり、出力
信号Ｏ１が第２の電圧源ＶＰＰとなり“Ｈ”レベルであ
り、Ｐチャネル型ＭＯＳトランジスタＱｐ１０１は完全
にオフする。次に、入力信号Ｉ１が“Ｌ”レベルから
“Ｈ”レベルに遷移すると、信号発生回路３０１におい
ては、ノードＮ３０２からノードＮ３０３の遅延時間の
間にノードＮ３０１は“Ｌ”レベルから“Ｈ”レベルの
パルス信号を発生する。

【００５８】このため、キャパシタＣ３０１を介してノ
ードＮ３０１と接続された入力信号Ｓ１は電位（ＶＣＣ
−Ｖｔｎ）から電位（２×ＶＣＣ−Ｖｔｎ）のパルス信
号を発生する。電圧レベル変換回路１０１においては、
入力信号Ｉ１が“Ｈ”レベルであるからＮチャネル型Ｍ
ＯＳトランジスタＱｎ１０２は完全にオン、ノードＮ１
０１は、入力信号Ｓ１が電位（ＶＣＣ−Ｖｔｎ）である
とき、電位（ＶＣＣ−２×Ｖｔｎ）となるが、入力信号
Ｓ１が電位（２×ＶＣＣ−Ｖｔｎ）となったときには電
位（２×ＶＣＣ−Ｖｔｎ）と、第１の電圧源ＶＣＣのう
ちの低い方の電圧となる。例えばＶＣＣ＝１. ５Ｖ、Ｖ
ｔｎ＝０. ７Ｖとすると、ノードＮ１０１は電位ＶＣＣ
となる。このようにノードＮ１０１がＶＣＣとなるた
め、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２はほぼ
オフとなる。次に出力信号Ｏ１が“Ｌ”レベルとなり、
Ｐチャネル型ＭＯＳトランジスタＱｐ１０１が完全にオ
ンし、ノードＮ１０１は第２の電圧源ＶＰＰの電位とな
り、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２は完全
にオフとなる。

【００５９】この電圧レベル変換回路１０１の特徴は、
入力信号Ｉ１が“Ｌ”レベルから“Ｈ”レベルに遷移す
るとき、入力信号Ｓ１を第１の電圧源ＶＣＣ以上に昇圧
し、ノードＮ１０１を第１の電圧源ＶＣＣの電位とする
ことによりＰチャネル型ＭＯＳトランジスタＱｐ１０２
をほぼオフさせる。これによって、Ｎチャネル型ＭＯＳ
トランジスタＱｎ１０２とＰチャネル型ＭＯＳトランジ
スタＱｐ１０２を介して第２の電圧源ＶＰＰから接地電
圧源ＶＳＳに流れる貫通電流を抑えることができるとと
もに、出力信号Ｏ１の電圧レベルを素早く“Ｌ”レベル
に確定することができる。特に、第１の電圧源ＶＣＣが
低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧
源ＶＰＰとの電位差が大きいときにも、出力信号Ｏ１の
電圧レベルをすばやく“Ｌ”レベルに確定できる。

【００６０】〔第２実施例〕本発明の電圧レベル変換回
路の第２の実施例について説明する。

【００６１】図１および図４が回路構成を示す図、図５
が動作タイミング図である。図１及び図４において、Ｉ
１、Ｉ４、Ｓ１は入力信号、Ｏ１は出力信号、ＶＣＣは
第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電
圧源、１０１は電圧レベル変換回路、４０１は信号発生
回路、Ｑｎ１０１〜Ｑｎ１０２、Ｑｎ４０１はＮチャネ
ル型ＭＯＳトランジスタ（第３のＮチャネル型ＭＯＳト
ランジスタ）、Ｑｐ１０１〜Ｑｐ１０２はＰチャネル型
ＭＯＳトランジスタ、４０は否定回路、４１は遅延回
路、４２はＮＯＲゲート、Ｃ４０１はキャパシタ、Ｎ１
０１、Ｎ４０１〜Ｎ４０２はノード名である。

【００６２】図１の回路構成については第１の実施例と
同じである。

【００６３】図４の信号発生回路について説明する。入
力信号Ｉ４の否定信号がノードＮ４０２に取り出され、
ノードＮ４０２と逆相の遅延信号Ｉ１とし、ノードＮ４
０２と入力信号Ｉ１とのＮＯＲがノードＮ４０１に取り
出される。ノードＮ４０１と入力信号Ｓ１との間にキャ
パシタＣ４０１が接続され、Ｎチャネル型ＭＯＳトラン
ジスタＱｎ４０１のドレインに入力信号Ｓ１が接続さ
れ、Ｎチャネル型ＭＯＳトランジスタＱｎ４０１のソー
スとゲートとが第１の電圧源ＶＣＣに接続されている。

【００６４】図５の動作タイミング図を参照しながら動
作について説明する。先ず、入力信号Ｉ４が“Ｌ”レベ
ルであるとき、信号発生回路４０１においては、入力信
号Ｉ１は“Ｌ”レベルで、ノードＮ４０１は“Ｌ”レベ
ルで、入力信号Ｓ１は第１の電圧源ＶＣＣからＮチャネ
ル型ＭＯＳトランジスタＱｎ４０１のしきい値（Ｖｔ
ｎ）だけ低い電位（ＶＣＣ−Ｖｔｎ）である。電圧レベ
ル変換回路１０１においては第１の実施例と同様に、ノ
ードＮ１０１は“Ｌ”レベルであり、Ｎチャネル型ＭＯ
ＳトランジスタＱｎ１０２はオフ、Ｐチャネル型ＭＯＳ
トランジスタＱｐ１０２はオンであり、出力信号Ｏ１が
第２の電圧源ＶＰＰで“Ｈ”レベルであり、Ｐチャネル
型ＭＯＳトランジスタＱｐ１０１は完全にオフする。

【００６５】次に、入力信号Ｉ４が“Ｌ”レベルから
“Ｈ”レベルに遷移すると、信号発生回路４０１におい
ては、ノードＮ４０２から入力信号Ｉ１の遅延時間の間
にノードＮ４０１は“Ｌ”レベルから“Ｈ”レベルのパ
ルス信号を発生する。このため、キャパシタＣ４０１を
介してノードＮ４０１と接続された入力信号Ｓ１は電位
（ＶＣＣ−Ｖｔｎ）から電位（２×ＶＣＣ−Ｖｔｎ）の
パルス信号を発生する。電圧レベル変換回路１０１にお
いては、入力信号Ｉ１が入力信号Ｉ４から遅延して
“Ｌ”レベルから“Ｈ”レベルに遷移し、Ｎチャネル型
ＭＯＳトランジスタＱｎ１０２は完全にオンする。ノー
ドＮ１０１は、入力信号Ｓ１が既に電位（ＶＣＣ−Ｖｔ
ｎ）から電位（ＶＣＣ−２×Ｖｔｎ）となっているため
電位（２×ＶＣＣ−Ｖｔｎ）とＶＣＣのうちの低い方の
電圧となる。たとえばＶＣＣ＝１．５Ｖ、Ｖｔｎ＝０．
７Ｖとすると、ノードＮ１０１は電位ＶＣＣとなる。こ
のようにノードＮ１０１が電位ＶＣＣとなるため、Ｐチ
ャネル型ＭＯＳトランジスタＱｐ１０２はほぼオフとな
る。次に出力信号Ｏ１が“Ｌ”レベルとなり、Ｐチャネ
ル型ＭＯＳトランジスタＱｐ１０１が完全にオンし、ノ
ードＮ１０１は第２の電圧源ＶＰＰの電位となり、Ｐチ
ャネル型ＭＯＳトランジスタＱｐ１０２は完全にオフと
なる。

【００６６】この電圧レベル変換回路１０１の特徴は、
入力信号Ｉ１が“Ｌ”レベルから“Ｈ”レベルに遷移す
るとき、入力信号Ｓ１は既に第１の電圧源ＶＣＣ以上に
昇圧されており、第１の実施例よりも速くノードＮ１０
１を第１の電圧源ＶＣＣの電位とすることによりＰチャ
ネル型ＭＯＳトランジスタＱｐ１０２をほぼオフさせ
る。これによってＮチャネル型ＭＯＳトランジスタＱｎ
１０２とＰチャネル型ＭＯＳトランジスタＱｐ１０２と
を介して第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流
れる貫通電流を抑えるとともに出力信号Ｏ１の電圧レベ
ルをすばやく“Ｌ”レベルに確定できる。特に、第１の
電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣ
Ｃと第２の電圧源ＶＰＰとの電位差が大きいときで出力
信号Ｏ１の電圧レベルをすばやく“Ｌ”レベルに確定で
きる。

【００６７】〔第３実施例〕本発明の電圧レベル変換回
路の第３の実施例について説明する。

【００６８】図６が回路構成を示す図、図７が動作タイ
ミング図である。Ｉ６は入力信号、Ｏ６は出力信号、Ｖ
ＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは
接地電圧源、６０１は電圧レベル変換回路、Ｑｎ６０１
〜Ｑｎ６０２はＮチャネル型ＭＯＳトランジスタ、Ｑｐ
６０１〜Ｑｐ６０２はＰチャネル型ＭＯＳトランジス
タ、Ｃ６０１はキャパシタ、６１は信号遅延回路、Ｎ６
０１〜Ｎ６０２はノード名である。

【００６９】図６の回路構成について説明する。入力信
号Ｉ６がＮチャネル型ＭＯＳトランジスタＱｎ６０１の
ソースとＮチャネル型ＭＯＳトランジスタＱｎ６０２の
ゲートとに接続されている。Ｎチャネル型ＭＯＳトラン
ジスタＱｎ６０１のゲートがＶＣＣに接続され、Ｎチャ
ネル型ＭＯＳトランジスタＱｎ６０２のソースがＶＳＳ
に接続されている。また、Ｐチャネル型ＭＯＳトランジ
スタＱｐ６０１のソースとＰチャネル型ＭＯＳトランジ
スタＱｐ６０２のソースとが第２の電圧源ＶＰＰに接続
されている。

【００７０】Ｎチャネル型ＭＯＳトランジスタＱｎ６０
１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ６
０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ
６０２のゲートとが接続され、出力信号Ｏ６がＮチャネ
ル型ＭＯＳトランジスタＱｎ６０２のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ６０１のゲートとＰチャ
ネル型ＭＯＳトランジスタＱｐ６０２のドレインとに接
続されている。入力信号Ｉ６と同相で遅延した信号はノ
ードＮ６０２に取り出され、ノードＮ６０１とノードＮ
６０２との間にキャパシタＣ６０１が接続されている。

【００７１】前記信号遅延回路６１と、キャパシタＣ６
０１との直列回路により信号昇圧回路６２を構成する。

【００７２】図７の動作タイミング図を参照しながら動
作について説明する。先ず、入力信号Ｉ６が“Ｌ”レベ
ルであるとき、ノードＮ６０１は“Ｌ”レベル、ノード
Ｎ６０２は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジ
スタＱｎ６０２はオフ、Ｐチャネル型ＭＯＳトランジス
タＱｐ６０２はオンであり、出力信号Ｏ６が第２の電圧
源ＶＰＰの電位で“Ｈ”レベルであり、Ｐチャネル型Ｍ
ＯＳトランジスタＱｐ６０１は完全にオフする。次に、
入力信号Ｉ６が“Ｌ”レベルから“Ｈ”レベルに遷移す
ると、ノードＮ６０１は電位（ＶＣＣ−Ｖｔｎ）とな
る。その後ノードＮ６０２が“Ｌ”レベルから“Ｈ”レ
ベルに遷移し、ノードＮ６０１は電位（２×ＶＣＣ−Ｖ
ｔｎ）となる。

【００７３】入力信号Ｉ６が“Ｈ”レベルであるからＮ
チャネル型ＭＯＳトランジスタＱｎ６０２は完全にオ
ン、ノードＮ６０１は電位（２×ＶＣＣ−Ｖｔｎ）とな
り、Ｐチャネル型ＭＯＳトランジスタＱｐ６０２はほぼ
あるいは完全にオフとなる。次に出力信号Ｏ６が“Ｌ”
レベルとなり、Ｐチャネル型ＭＯＳトランジスタＱｐ６
０１が完全にオンし、ノードＮ６０１は第２の電圧源Ｖ
ＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱ
ｐ６０２は完全にオフとなる。

【００７４】この電圧レベル変換回路６０１の特徴は、
入力信号Ｉ６が“Ｌ”レベルから“Ｈ”レベルに遷移す
るとき、ノードＮ６０１が電位（２×ＶＣＣ−Ｖｔｎ）
のようにＶＣＣ以上とすることにより、Ｐチャネル型Ｍ
ＯＳトランジスタＱｐ６０２をほぼオフさせることがで
き、よってＮチャネル型ＭＯＳトランジスタＱｎ６０２
とＰチャネル型ＭＯＳトランジスタＱｐ６０２を介して
第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通
電流を抑えることができる。また出力信号Ｏ６の電圧レ
ベルを速く“Ｌ”レベルに確定できる。特に、第１の電
圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣ
と第２の電圧源ＶＰＰとの電位差が大きいときにも、出
力信号Ｏ６の電圧レベルを速く“Ｌ”レベルに確定でき
る。

【００７５】〔第４実施例〕本発明の電圧レベル変換回
路の第４の実施例について説明する。この第４の実施例
は上記の第２の実施例と第３の実施例を合わせたもので
ある。

【００７６】図８が回路構成を示す図、図９が動作タイ
ミング図である。Ｉ８、Ｓ８は入力信号、Ｏ８は出力信
号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、Ｖ
ＳＳは接地電圧源、８０１は電圧レベル変換回路、Ｑｎ
８０１〜Ｑｎ８０２はＮチャネル型ＭＯＳトランジス
タ、Ｑｐ８０１〜Ｑｐ８０２はＰチャネル型ＭＯＳトラ
ンジスタ、Ｃ８０１はキャパシタ、Ｎ８０１〜Ｎ８０２
はノード名である。

【００７７】図８の回路構成について説明する。電圧レ
ベル変換回路８０１は、入力信号Ｉ８がＮチャネル型Ｍ
ＯＳトランジスタＱｎ８０１のソースとＮチャネル型Ｍ
ＯＳトランジスタＱｎ８０２のゲートとに接続されてい
る。Ｎチャネル型ＭＯＳトランジスタＱｎ８０１のゲー
トが入力信号Ｓ８に接続され、Ｎチャネル型ＭＯＳトラ
ンジスタＱｎ８０２のソースが接地電圧源ＶＳＳに接続
され、Ｐチャネル型ＭＯＳトランジスタＱｐ８０１のソ
ースとＰチャネル型ＭＯＳトランジスタＱｐ８０２のソ
ースが第２の電圧源ＶＰＰに接続されている。

【００７８】また、Ｎチャネル型ＭＯＳトランジスタＱ
ｎ８０１のドレインとＰチャネル型ＭＯＳトランジスタ
Ｑｐ８０１のドレインとＰチャネル型ＭＯＳトランジス
タＱｐ８０２のゲートとが接続されている。出力信号Ｏ
８がＮチャネル型ＭＯＳトランジスタＱｎ８０２のドレ
インとＰチャネル型ＭＯＳトランジスタＱｐ８０１のゲ
ートとＰチャネル型ＭＯＳトランジスタＱｐ８０２のド
レインとに接続され、入力信号Ｉ８と同相で遅延した信
号がノードＮ８０２に取り出され、ノードＮ８０１とノ
ードＮ８０２との間にキャパシタＣ８０１が接続されて
いる。入力信号Ｉ８とＳ８の関係は上記第２の実施例に
示した図４の入力信号Ｉ１が入力信号Ｉ８に相当し、入
力信号Ｓ１が入力信号Ｓ８に相当する回路である。

【００７９】図９の動作タイミング図を参照しながら動
作について説明する。ここで、図８の入力信号Ｉ８、Ｓ
８は図４の入力信号Ｉ１、Ｓ１が入力される。先ず、図
４の信号発生回路４０１において、入力信号Ｉ４が
“Ｌ”レベルであるとき、信号Ｉ８（Ｉ１）は“Ｌ”レ
ベルで、ノードＮ４０１は“Ｌ”レベルで、入力信号Ｓ
８（Ｓ１）は第１の電圧源ＶＣＣからＮチャネル型ＭＯ
ＳトランジスタＱｎ４０１のしきい電位（Ｖｔｎ）だけ
低い電位（ＶＣＣ−Ｖｔｎ）である。

【００８０】図８の電圧レベル変換回路８０１において
は、入力信号Ｉ８が“Ｌ”レベルで、ノードＮ８０１は
“Ｌ”レベル、ノードＮ８０２は“Ｌ”レベル、Ｎチャ
ネル型ＭＯＳトランジスタＱｎ８０２はオフ、Ｐチャネ
ル型ＭＯＳトランジスタＱｐ８０２はオンであり、出力
信号Ｏ８が第２の電圧源ＶＰＰで“Ｈ”レベルであり、
Ｐチャネル型ＭＯＳトランジスタＱｐ８０１は完全にオ
フする。次に、入力信号Ｉ４が“Ｌ”レベルから“Ｈ”
レベルに遷移すると、図４の信号発生回路４０１におい
て、ノードＮ４０２から入力信号Ｉ８（Ｉ１）の遅延時
間の間にノードＮ４０１は“Ｌ”レベルから“Ｈ”レベ
ルとなるパルス信号を発生する。このため、キャパシタ
Ｃ４０１を介してノードＮ４０１と接続された入力信号
Ｓ８（Ｓ１）は電位（ＶＣＣ−Ｖｔｎ）から電位（２×
ＶＣＣ−Ｖｔｎ）のパルス信号を発生する。

【００８１】図８の電圧レベル変換回路８０１において
は、入力信号Ｉ８が入力信号Ｉ４から遅延して“Ｌ”レ
ベルから“Ｈ”レベルに遷移し、Ｎチャネル型ＭＯＳト
ランジスタＱｎ８０２は完全にオンしている。ノードＮ
８０１は、入力信号Ｓ８が既に電位（ＶＣＣ−Ｖｔｎ）
から電位（ＶＣＣ−２×Ｖｔｎ）となっているため、電
位（２×ＶＣＣ−Ｖｔｎ）と第１の電圧源ＶＣＣの電位
とのうち低い方の電圧となる。たとえばＶＣＣ＝１. ５
Ｖ、Ｖｔｎ＝０. ７Ｖとすると、ノードＮ８０１は第１
の電圧源ＶＣＣの電位となる。その後、ノードＮ８０２
が“Ｌ”レベルから“Ｈ”レベルに遷移し、ノードＮ８
０１は電位（２×ＶＣＣ）となる。このため、Ｐチャネ
ル型ＭＯＳトランジスタＱｐ８０２はほぼオフとなる。
次に出力信号Ｏ８が“Ｌ”レベルとなり、Ｐチャネル型
ＭＯＳトランジスタＱｐ８０１が完全にオンし、ノード
Ｎ８０１は第２の電圧源ＶＰＰの電位となり、Ｐチャネ
ル型ＭＯＳトランジスタＱｐ８０２は完全にオフとな
る。

【００８２】この電圧レベル変換回路８０１の特徴は、
上記の第２の実施例と第３の実施例のそれぞれの特徴を
有し、入力信号Ｉ８が“Ｌ”レベルから“Ｈ”レベルに
遷移するとき出力信号Ｏ８の電圧レベルを速く“Ｌ”レ
ベルに確定できる。

【００８３】〔第５実施例〕本発明の電圧レベル変換回
路の第５の実施例について説明する。

【００８４】図１０が回路構成を示す図、図１１が動作
タイミング図である。図１０において、Ｉ１０は入力信
号、Ｏ１０は出力信号、ＶＣＣは第１の電圧源、ＶＰＰ
は第２の電圧源、ＶＳＳは接地電圧源、１００１は電圧
レベル変換回路、Ｑｎ１００１、Ｑｎ１００２はＮチャ
ネル型ＭＯＳトランジスタ、Ｑｎ１００３はＮチャネル
型ＭＯＳトランジスタ（第４のＮチャネル型ＭＯＳトラ
ンジスタ）、Ｑｐ１００１、Ｑｐ１００２はＰチャネル
型ＭＯＳトランジスタ、Ｑｐ１００３はＰチャネル型Ｍ
ＯＳトランジスタ（第３のＰチャネル型ＭＯＳトランジ
スタ）、Ｑｐ１００４はＰチャネル型ＭＯＳトランジス
タ（第５のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ１
００５はＰチャネル型ＭＯＳトランジスタ（第４のＰチ
ャネル型ＭＯＳトランジスタ）、Ｎ１００１〜Ｎ１００
３はノード名である。

【００８５】図１０の回路構成について説明する。電圧
レベル変換回路１００１は、入力信号Ｉ１０がＮチャネ
ル型ＭＯＳトランジスタＱｎ１００１のソースとＮチャ
ネル型ＭＯＳトランジスタＱｎ１００２のゲートとに接
続され、ノードＮ１００２がＮチャネル型ＭＯＳトラン
ジスタＱｎ１００１のゲートとＰチャネル型ＭＯＳトラ
ンジスタＱｐ１００４のドレインとＰチャネル型ＭＯＳ
トランジスタＱｐ１００５のドレインとに接続されてい
る。

【００８６】また、Ｎチャネル型ＭＯＳトランジスタＱ
ｎ１００２のソースが接地電圧源ＶＳＳに接続され、Ｐ
チャネル型ＭＯＳトランジスタＱｐ１００１〜Ｐチャネ
ル型ＭＯＳトランジスタＱｐ１００３、Ｐチャネル型Ｍ
ＯＳトランジスタＱｐ１００５のソースが第２の電圧源
ＶＰＰに接続されている。Ｐチャネル型ＭＯＳトランジ
スタＱｐ１００４のソースが第１の電圧源ＶＣＣに接続
され、ノードＮ１００１がＮチャネル型ＭＯＳトランジ
スタＱｎ１００１のドレインとＰチャネル型ＭＯＳトラ
ンジスタＱｐ１００１のドレインとＰチャネル型ＭＯＳ
トランジスタＱｐ１００２のゲートとに接続されてい
る。

【００８７】また、出力信号Ｏ１０がＮチャネル型ＭＯ
ＳトランジスタＱｎ１００２のドレインとＰチャネル型
ＭＯＳトランジスタＱｐ１００１のゲートとＰチャネル
型ＭＯＳトランジスタＱｐ１００４のゲートとＰチャネ
ル型ＭＯＳトランジスタＱｐ１００２のドレインとＰチ
ャネル型ＭＯＳトランジスタＱｐ１００３のゲートとＮ
チャネル型ＭＯＳトランジスタＱｎ１００３のゲートと
に接続されている。ノードＮ１００３がＰチャネル型Ｍ
ＯＳトランジスタＱｐ１００３のドレインとＮチャネル
型ＭＯＳトランジスタＱｎ１００３のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ１００５のゲートとに接
続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１００３
のソースが接地電圧源ＶＳＳに接続された回路構成であ
る。

【００８８】前記第３ないし第５のＰチャネル型ＭＯＳ
トランジスタＱｐ１００３〜Ｑｐ１００５及び第４のＮ
チャネル型ＭＯＳトランジスタＱｎ１００３により、電
位制御回路（電荷供給回路）１００を構成する。

【００８９】図１１の動作タイミング図を参照しながら
動作について説明する。先ず、入力信号Ｉ１０が“Ｌ”
レベルであるとき、ノードＮ１００１は“Ｌ”レベル、
Ｎチャネル型ＭＯＳトランジスタＱｎ１００２はオフ、
Ｐチャネル型ＭＯＳトランジスタＱｐ１００２はオンで
ある。出力信号Ｏ１０は第２の電圧源ＶＰＰで“Ｈ”レ
ベルである。この時Ｎチャネル型ＭＯＳトランジスタＱ
ｎ１００３はオン、Ｐチャネル型ＭＯＳトランジスタＱ
ｐ１００３はオフであり、ノードＮ１００３は“Ｌ”レ
ベルであるのでＰチャネル型ＭＯＳトランジスタＱｐ１
００１、Ｐチャネル型ＭＯＳトランジスタＱｐ１００４
は完全にオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１
００５はオンとなっている。ノードＮ１００２は第２の
電圧源ＶＰＰの電位である。

【００９０】次に、入力信号Ｉ１０が“Ｌ”レベルから
“Ｈ”レベルに遷移すると、ノードＮ１００１は電位
（ＶＰＰ−Ｖｔｎ）とＶＣＣとのうち電圧の低い方にな
る。たとえばＶＰＰ＝３．０Ｖ、ＶＣＣ＝１．５Ｖ、Ｖ
ｔｎ＝０．７Ｖとすると、ノードＮ１００１はＶＣＣ＝
１．５Ｖとなる。この後、Ｎチャネル型ＭＯＳトランジ
スタＱｎ１００２はオン、Ｐチャネル型ＭＯＳトランジ
スタＱｐ１００２はほぼオフとなる。また、出力信号Ｏ
１０は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１００３はオフ、Ｐチャネル型ＭＯＳトランジスタ
Ｑｐ１００３はオンとなる。この時、ノードＮ１００３
は電位ＶＰＰで、Ｐチャネル型ＭＯＳトランジスタＱｐ
１００１と、Ｐチャネル型ＭＯＳトランジスタＱｐ１０
０４はオン、Ｐチャネル型ＭＯＳトランジスタＱｐ１０
０５はオフとなり、ノードＮ１００１は第２の電圧源Ｖ
ＰＰの電位となる。さらに、ノードＮ１００２は第１の
電圧源ＶＣＣの電位となり、Ｐチャネル型ＭＯＳトラン
ジスタＱｐ１００２は完全にオフする。

【００９１】この電圧レベル変換回路の特徴は、入力信
号Ｉ１０が“Ｌ”レベルから“Ｈ”レベルに遷移すると
き、ノードＮ１００２が第１の電圧源ＶＣＣ以上の電位
でありノードＮ１００１を第１の電圧源ＶＣＣとするこ
とによりＰチャネル型ＭＯＳトランジスタＱｐ１００２
をほぼオフさせる。これによってＮチャネル型ＭＯＳト
ランジスタＱｎ１００２とＰチャネル型ＭＯＳトランジ
スタＱｐ１００２とを介して第２の電圧源ＶＰＰから接
地電圧源ＶＳＳに流れる貫通電流を抑えるとともに、出
力信号Ｏ１０の電圧レベルを速く“Ｌ”レベルに確定で
きることである。特に、第１の電圧源ＶＣＣが低電圧で
あるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰ
との電位差が大きいときにも、出力信号Ｏ１０の電圧レ
ベルを速く“Ｌ”レベルに確定できる。

【００９２】〔第６実施例〕本発明の電圧レベル変換回
路の第６の実施例について説明する。

【００９３】図１２が回路構成を示す図、図１３が動作
タイミング図である。Ｉ１２は入力信号、Ｏ１２は出力
信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、
ＶＳＳは接地電圧源、１２０１は電圧レベル変換回路、
Ｑｎ１２０１及びＱｎ１２０２はＮチャネル型ＭＯＳト
ランジスタ、Ｑｎ１２０３はＮチャネル型ＭＯＳトラン
ジスタ（第５のＮチャネル型ＭＯＳトランジスタ）、Ｑ
ｎ１２０４はＮチャネル型ＭＯＳトランジスタ（第６の
Ｎチャネル型ＭＯＳトランジスタ（第３のＮチャネル型
ＭＯＳスイッチ素子））、Ｑｐ１２０１及びＱｐ１２０
２はＰチャネル型ＭＯＳトランジスタ、Ｑｐ１２０３は
Ｐチャネル型ＭＯＳトランジスタ（第６のＰチャネル型
ＭＯＳトランジスタ）、Ｎ１２０１、Ｎ１２０３はノー
ド名である。

【００９４】図１２の回路構成について説明する。電圧
レベル変換回路１２０１は、入力信号Ｉ１２がＮチャネ
ル型ＭＯＳトランジスタＱｎ１２０１のソースとＮチャ
ネル型ＭＯＳトランジスタＱｎ１２０４のソースとＮチ
ャネル型ＭＯＳトランジスタＱｎ１２０２のゲートとに
接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ
１２０２のソースとＮチャネル型ＭＯＳトランジスタＱ
ｎ１２０３のソースとが接地電圧源ＶＳＳに接続され、
Ｐチャネル型ＭＯＳトランジスタＱｐ１２０１のソース
とＰチャネル型ＭＯＳトランジスタＱｐ１２０２のソー
スとが第２の電圧源ＶＰＰに接続され、Ｐチャネル型Ｍ
ＯＳトランジスタＱｐ１２０３とＱｐ１２０４のソース
とが第１の電圧源ＶＣＣに接続されている。

【００９５】また、ノードＮ１２０１がＮチャネル型Ｍ
ＯＳトランジスタＱｎ１２０１のドレインとＮチャネル
型ＭＯＳトランジスタＱｎ１２０４のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ１２０１のドレインとＰ
チャネル型ＭＯＳトランジスタＱｐ１２０２のゲートと
に接続されている。また、出力信号Ｏ１２がＮチャネル
型ＭＯＳトランジスタＱｎ１２０２のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ１２０１のゲートとＰチ
ャネル型ＭＯＳトランジスタＱｐ１２０２のドレインと
Ｐチャネル型ＭＯＳトランジスタＱｐ１２０３のゲート
とＮチャネル型ＭＯＳトランジスタＱｎ１２０３のゲー
トとに接続されている。ノードＮ１２０３がＰチャネル
型ＭＯＳトランジスタＱｐ１２０３のドレインとＮチャ
ネル型ＭＯＳトランジスタＱｎ１２０３のドレインとＮ
チャネル型ＭＯＳトランジスタＱｎ１２０４のゲートと
に接続された回路構成である。

【００９６】前記第５及び第６のＮチャネルＭＯＳトラ
ンジスタＱｎ１２０３、Ｑｎ１２０４並びに第６のＰチ
ャネル型ＭＯＳトランジスタＱｐ１２０３により、電位
制御回路（電荷供給回路）１２０を構成する。

【００９７】図１３の動作タイミング図を参照しながら
動作について説明する。先ず、入力信号Ｉ１２が“Ｌ”
レベルであるとき、ノードＮ１２０１は“Ｌ”レベル、
Ｎチャネル型ＭＯＳトランジスタＱｎ１２０２はオフ、
Ｐチャネル型ＭＯＳトランジスタＱｐ１２０２はオンで
ある。出力信号Ｏ１２が第２の電圧源ＶＰＰで“Ｈ”レ
ベルである。この時、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１２０３はオン、Ｐチャネル型ＭＯＳトランジスタ
Ｑｐ１２０３はオフであり、ノードＮ１２０３は“Ｌ”
レベルである。また、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１２０１はオン、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１２０４はオフ、Ｐチャネル型ＭＯＳトランジスタ
Ｑｐ１２０１はオフである。

【００９８】次に、入力信号Ｉ１２が“Ｌ”レベルから
“Ｈ”レベルに遷移すると、はじめは出力信号Ｏ１２が
第２の電圧源ＶＰＰの電位であるため、ノードＮ１２０
１は電位（ＶＰＰ−Ｖｔｎ）と第１の電圧源ＶＣＣの電
位とのうち電圧の低い方になる。たとえばＶＰＰ＝３．
０Ｖ、ＶＣＣ＝１．５Ｖ、Ｖｔｎ＝０．７Ｖとすると、
ノードＮ１２０１はＶＣＣ＝１．５Ｖとなる。

【００９９】その後、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１２０２はオン、Ｐチャネル型ＭＯＳトランジスタ
Ｑｐ１２０２はほぼオフであり、出力信号Ｏ１２が
“Ｌ”レベルとなり、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１２０３はオフ、Ｐチャネル型ＭＯＳトランジスタ
Ｑｐ１２０３はオンとなり、ノードＮ１２０３は第１の
電圧源ＶＣＣの電位となり、Ｎチャネル型ＭＯＳトラン
ジスタＱｎ１２０１はオフ、Ｎチャネル型ＭＯＳトラン
ジスタＱｎ１２０４はオン、Ｐチャネル型ＭＯＳトラン
ジスタＱｐ１２０１はオンとなって、ノードＮ１２０１
は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯ
ＳトランジスタＱｐ１２０２は完全にオフする。

【０１００】この電圧レベル変換回路の特徴は、入力信
号Ｉ１２が“Ｌ”レベルから“Ｈ”レベルに遷移すると
き、ノードＮ１２０１を第１の電圧源ＶＣＣの電位とす
ることにより、Ｐチャネル型ＭＯＳトランジスタＱｐ１
２０２をほぼオフさせることになる。これによって、Ｎ
チャネル型ＭＯＳトランジスタＱｎ１２０２とＰチャネ
ル型ＭＯＳトランジスタＱｐ１２０２を介して第２の電
圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑
えるとともに出力信号Ｏ１２の電圧レベルを速く“Ｌ”
レベルに確定できる。特に、第１の電圧源ＶＣＣが低電
圧であるときや、第１の電圧源ＶＣＣと第２の電圧源Ｖ
ＰＰとの電位差が大きいときにも、出力信号Ｏ１２の電
圧レベルを速く“Ｌ”レベルに確定できる。

【０１０１】〔第７実施例〕本発明の電圧レベル変換回
路の第７の実施例について説明する。

【０１０２】図１４が回路構成を示す図、図１５が動作
タイミング図である。Ｉ１４は入力信号、Ｏ１４は出力
信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、
ＶＳＳは接地電圧源、１４０１は電圧レベル変換回路、
Ｑｎ１４０１及びＱｎ１４０２はＮチャネル型ＭＯＳト
ランジスタ、Ｑｎ１４０４はＮチャネル型ＭＯＳトラン
ジスタ（第７のＮチャネル型ＭＯＳトランジスタ）、Ｑ
ｐ１４０１〜Ｑｐ１４０２はＰチャネル型ＭＯＳトラン
ジスタ、Ｎ１４０１はノード名である。

【０１０３】図１４の回路構成について説明する。電圧
レベル変換回路１４０１は、入力信号Ｉ１４がＮチャネ
ル型ＭＯＳトランジスタＱｎ１４０１のソースとＮチャ
ネル型ＭＯＳトランジスタＱｎ１４０４のソースとＮチ
ャネル型ＭＯＳトランジスタＱｎ１４０４のゲートとＮ
チャネル型ＭＯＳトランジスタＱｎ１４０２のゲートと
に接続されている。Ｎチャネル型ＭＯＳトランジスタＱ
ｎ１４０２のソースが接地電圧源ＶＳＳに接続され、Ｐ
チャネル型ＭＯＳトランジスタＱｐ１４０１のソースと
Ｐチャネル型ＭＯＳトランジスタＱｐ１４０２のソース
とが第２の電圧源ＶＰＰに接続されている。

【０１０４】また、ノードＮ１４０１がＮチャネル型Ｍ
ＯＳトランジスタＱｎ１４０１のドレインとＮチャネル
型ＭＯＳトランジスタＱｎ１４０４のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ１４０１のドレインとＰ
チャネル型ＭＯＳトランジスタＱｐ１４０２のゲートと
に接続されている。さらに出力信号Ｏ１４はＮチャネル
型ＭＯＳトランジスタＱｎ１４０２のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ１４０１のゲートとＰチ
ャネル型ＭＯＳトランジスタＱｐ１４０２のドレインと
Ｎチャネル型ＭＯＳトランジスタＱｎ１４０１のゲート
とに接続されている。

【０１０５】前記第７のＮチャネル型ＭＯＳトランジス
タＱｎ１４０４により、電位制御回路（電荷供給回路）
１４０を構成している。

【０１０６】図１５の動作タイミング図を参照しながら
動作について説明する。先ず、入力信号Ｉ１４が“Ｌ”
レベルであるとき、ノードＮ１４０１は“Ｌ”レベル、
Ｎチャネル型ＭＯＳトランジスタＱｎ１４０２はオフ、
Ｎチャネル型ＭＯＳトランジスタＱｎ１４０４はオフ、
Ｐチャネル型ＭＯＳトランジスタＱｐ１４０２はオンで
ある。出力信号Ｏ１４が第２の電圧源ＶＰＰで“Ｈ”レ
ベルである。Ｐチャネル型ＭＯＳトランジスタＱｐ１４
０１はオフ、Ｎチャネル型ＭＯＳトランジスタＱｎ１４
０１はオンである。次に、入力信号Ｉ１４が“Ｌ”レベ
ルから“Ｈ”レベルに遷移すると、Ｎチャネル型ＭＯＳ
トランジスタＱｎ１４０２はオン、はじめは出力信号Ｏ
１４が第２の電圧源ＶＰＰであるため、ノードＮ１４０
１は電位（ＶＰＰ−Ｖｔｎ）とＶＣＣのうち電圧の低い
方になる。たとえばＶＰＰ＝３．０Ｖ、ＶＣＣ＝１．５
Ｖ、Ｖｔｎ＝０．７Ｖとすると、ノードＮ１４０１はＶ
ＣＣ＝１．５Ｖとなる。

【０１０７】この後、Ｐチャネル型ＭＯＳトランジスタ
Ｑｐ１４０２はほぼオフとなり、出力信号Ｏ１４が
“Ｌ”レベルとなる。さらに、Ｐチャネル型ＭＯＳトラ
ンジスタＱｐ１４０１はオン、Ｎチャネル型ＭＯＳトラ
ンジスタＱｎ１４０１はオフ、ノードＮ１４０１は第２
の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトラ
ンジスタＱｐ１４０２は完全にオフとなる。

【０１０８】この電圧レベル変換回路の特徴は、入力信
号Ｉ１４が“Ｌ”レベルから“Ｈ”レベルに遷移すると
き、ノードＮ１４０１を第１の電圧源ＶＣＣの電位とす
ることによりＰチャネル型ＭＯＳトランジスタＱｐ１４
０２をほぼオフさせることができる。これによって、Ｎ
チャネル型ＭＯＳトランジスタＱｎ１４０２とＰチャネ
ル型ＭＯＳトランジスタＱｐ１４０２を介して第２の電
圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑
えるとともに出力信号Ｏ１４の電圧レベルを速く“Ｌ”
レベルに確定できる。特に、第１の電圧源ＶＣＣが低電
圧であるときや、第１の電圧源ＶＣＣと第２の電圧源Ｖ
ＰＰとの電位差が大きいときにも、出力信号Ｏ１４の電
圧レベルを速く“Ｌ”レベルに確定できる。

【０１０９】〔第８実施例〕本発明の電圧レベル変換回
路の第８の実施例について説明する。

【０１１０】図１６が回路構成を示す図である。同図に
おいて、Ｉ１６は入力信号、Ｏ１６は出力信号、ＶＣＣ
は第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地
電圧源、１６０１は電圧レベル変換回路（レベルシフ
タ）、Ｑｎ１６０１はＮチャネル型ＭＯＳトランジスタ
（第１のＮチャネル型ＭＯＳスイッチ素子）、Ｑｎ１６
０２はＮチャネル型ＭＯＳトランジスタ（第２のＮチャ
ネル型ＭＯＳスイッチ素子）、Ｑｐ１６０１はＰチャネ
ル型ＭＯＳトランジスタ（第１のＰチャネル型ＭＯＳト
ランジスタ）、Ｑｐ１６０２はＰチャネル型ＭＯＳトラ
ンジスタ（第２のＰチャネル型ＭＯＳトランジスタ）、
Ｑｐ１６０３はＰチャネル型ＭＯＳトランジスタ（第７
のＰチャネル型ＭＯＳトランジスタ）、Ｎ１６０１はノ
ード名である。

【０１１１】図１６の回路構成について説明する。電圧
レベル変換回路１６０１は、入力信号Ｉ１６がＮチャネ
ル型ＭＯＳトランジスタＱｎ１６０１のソースとＮチャ
ネル型ＭＯＳトランジスタＱｎ１６０２のゲートとＰチ
ャネル型ＭＯＳトランジスタＱｐ１６０３のゲートに接
続されている。また、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１６０１のゲートが第１の電圧源ＶＣＣに接続さ
れ、Ｎチャネル型ＭＯＳトランジスタＱｎ１６０２のソ
ースはＶＳＳに接続されている。さらにノードＮ１６０
１はＮチャネル型ＭＯＳトランジスタＱｎ１６０１のド
レインとＰチャネル型ＭＯＳトランジスタＱｐ１６０１
のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１６
０２のゲートとに接続されている。

【０１１２】Ｐチャネル型ＭＯＳトランジスタＱｐ１６
０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ１
６０３のソースとが第２の電圧源ＶＰＰに接続され、Ｐ
チャネル型ＭＯＳトランジスタＱｐ１６０３のドレイン
がＰチャネル型ＭＯＳトランジスタＱｐ１６０２のソー
スに接続されている。さらに、出力信号Ｏ１６がＮチャ
ネル型ＭＯＳトランジスタＱｎ１６０２のドレインとＰ
チャネル型ＭＯＳトランジスタＱｐ１６０１のゲートと
Ｐチャネル型ＭＯＳトランジスタＱｐ１６０２のドレイ
ンとに接続された回路構成である。

【０１１３】既述の通り、Ｎチャネル型ＭＯＳスイッチ
素子Ｑｎ１６０１の接続構成により、入力信号Ｉ１６を
反転する信号反転回路を兼用している。

【０１１４】また、第７のＰチャネル型ＭＯＳトランジ
スタＱｐ１６０３により、早期カットオフ回路１６０を
構成している。

【０１１５】図１６の電圧レベル変換回路の特徴は、Ｐ
チャネル型ＭＯＳトランジスタＱｐ１６０２のソースと
第２の電圧源ＶＰＰとの間にＰチャネル型ＭＯＳトラン
ジスタＱｐ１６０３が接続され、Ｐチャネル型ＭＯＳト
ランジスタＱｐ１６０３のゲートが入力信号Ｉ１６であ
ることにより、入力信号Ｉ１６が第１の電圧源ＶＣＣで
あるときノードＮ１６０１は電位（ＶＣＣ−Ｖｔｎ）で
あり、Ｐチャネル型ＭＯＳトランジスタＱｐ１６０２の
オフ状態よりもさらにＰチャネル型ＭＯＳトランジスタ
Ｑｐ１６０３はオフ状態となり、出力信号Ｏ１６の電圧
レベルを速く“Ｌ”レベルに確定できることである。例
えば、ＶＣＣ＝３Ｖ、ＶＰＰ＝１２Ｖの時、約１／２の
時間で確定できる。また、電圧レベルが速く確定するた
め貫通消費電流を抑えることもできる。

【０１１６】〔第９実施例〕本発明の電圧レベル変換回
路の第９の実施例について説明する。

【０１１７】図１７が回路構成を示す図である。Ｉ１７
は入力信号、Ｏ１７は出力信号、ＶＣＣは第１の電圧
源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１７
０１は電圧レベル変換回路、Ｑｎ１７０１〜Ｑｎ１７０
２はＮチャネル型ＭＯＳトランジスタ、Ｑｐ１７０１及
びＱｐ１７０２はＰチャネル型ＭＯＳトランジスタ、Ｑ
ｐ１７０３はＰチャネル型ＭＯＳトランジスタ（第７の
Ｐチャネル型ＭＯＳトランジスタ）、Ｎ１７０１はノー
ド名である。

【０１１８】図１７の回路構成について説明する。電圧
レベル変換回路１７０１は、入力信号Ｉ１７がＮチャネ
ル型ＭＯＳトランジスタＱｎ１７０１のソースとＮチャ
ネル型ＭＯＳトランジスタＱｎ１７０２のゲートとＰチ
ャネル型ＭＯＳトランジスタＱｐ１７０３のゲートに接
続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１７０１
のゲートがＶＣＣに接続されている。Ｎチャネル型ＭＯ
ＳトランジスタＱｎ１７０２のソースは接地電圧源ＶＳ
Ｓに接続され、ノードＮ１７０１がＮチャネル型ＭＯＳ
トランジスタＱｎ１７０１のドレインとＰチャネル型Ｍ
ＯＳトランジスタＱｐ１７０１のドレインとＰチャネル
型ＭＯＳトランジスタＱｐ１７０２のゲートとに接続さ
れている。

【０１１９】また、Ｐチャネル型ＭＯＳトランジスタＱ
ｐ１７０１のソースとＰチャネル型ＭＯＳトランジスタ
Ｑｐ１７０２のソースとが第２の電圧源ＶＰＰに接続さ
れている。また、Ｐチャネル型ＭＯＳトランジスタＱｐ
１７０２のドレインがＰチャネル型ＭＯＳトランジスタ
Ｑｐ１７０３のソースに接続されている。さらに、出力
信号Ｏ１７はＮチャネル型ＭＯＳトランジスタＱｎ１７
０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ
１７０１のゲートとＰチャネル型ＭＯＳトランジスタＱ
ｐ１７０３のドレインとに接続されている。

【０１２０】前記第７のＰチャネル型ＭＯＳトランジス
タＱｐ１７０３により、早期カットオフ回路１７０を構
成している。

【０１２１】図１７の電圧レベル変換回路１７０１の特
徴は、第８の実施例と同様でＰチャネル型ＭＯＳトラン
ジスタＱｐ１７０３のソースと第２の電圧源ＶＰＰとの
間にＰチャネル型ＭＯＳトランジスタＱｐ１７０２が接
続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１７０３
のゲートが入力信号Ｉ１７であることで、入力信号Ｉ１
７が第１の電圧源ＶＣＣであるとき、ノードＮ１７０１
は電位（ＶＣＣ−Ｖｔｎ）であり、Ｐチャネル型ＭＯＳ
トランジスタＱｐ１７０２のオフ状態よりもさらにＰチ
ャネル型ＭＯＳトランジスタＱｐ１７０３はオフ状態と
なる。これによって出力信号Ｏ１７の電圧レベルを速く
“Ｌ”レベルに確定できることである。

【０１２２】尚、前記第８及び第９の実施例では、各第
３のＰチャネル型トランジスタＱＰ１６０３、ＱＰ１７
０３を第２のＰチャネル型トランジスタＱＰ１６０２、
ＱＰ１７０２と直列に接続したが、その他、図示しない
が、この各第３のＰチャネル型トランジスタＱＰ１６０
３、ＱＰ１７０３を第１のＰチャネル型トランジスタＱ
Ｐ１６０１、ＱＰ１７０１と直列に接続しても同様の効
果が得られる。

【０１２３】〔第１０実施例〕本発明の電圧レベル変換
回路の第１０の実施例について説明する。この第１０の
実施例は上記第５の実施例と第８の実施例を合成したも
のである。

【０１２４】図１８が回路構成を示す図である。Ｉ１８
は入力信号、Ｏ１８は出力信号、ＶＣＣは第１の電圧
源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１８
０１は電圧レベル変換回路、Ｑｎ１８０１〜Ｑｎ１８０
３はＮチャネル型ＭＯＳトランジスタ、Ｑｐ１８０１〜
Ｑｐ１８０６はＰチャネル型ＭＯＳトランジスタ、Ｎ１
８０１〜Ｎ１８０３はノード名である。

【０１２５】図１８の回路構成について説明する。電圧
レベル変換回路１８０１は、入力信号Ｉ１８がＮチャネ
ル型ＭＯＳトランジスタＱｎ１８０１のソースとＮチャ
ネル型ＭＯＳトランジスタＱｎ１８０２のゲートとＰチ
ャネル型ＭＯＳトランジスタＱｐ１８０６のゲートに接
続され、ノードＮ１８０２がＮチャネル型ＭＯＳトラン
ジスタＱｎ１８０１のゲートとＰチャネル型ＭＯＳトラ
ンジスタＱｐ１８０４のドレインとＰチャネル型ＭＯＳ
トランジスタＱｐ１８０５のドレインとに接続されてい
る。また、Ｎチャネル型ＭＯＳトランジスタＱｎ１８０
２のソースは接地電圧源ＶＳＳに接続され、Ｐチャネル
型ＭＯＳトランジスタＱｐ１８０１、Ｐチャネル型ＭＯ
ＳトランジスタＱｐ１８０３、Ｐチャネル型ＭＯＳトラ
ンジスタＱｐ１８０５〜Ｑｐ１８０６のソースは第２の
電圧源ＶＰＰに接続される。

【０１２６】Ｐチャネル型ＭＯＳトランジスタＱｐ１８
０４のソースが第１の電圧源ＶＣＣに接続され、ノード
Ｎ１８０１がＮチャネル型ＭＯＳトランジスタＱｎ１８
０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ
１８０１のドレインとＰチャネル型ＭＯＳトランジスタ
Ｑｐ１８０２のゲートとに接続されている。また、Ｐチ
ャネル型ＭＯＳトランジスタＱｐ１８０２のソースとＰ
チャネル型ＭＯＳトランジスタＱｐ１８０６のドレイン
が接続され、出力信号Ｏ１８はＮチャネル型ＭＯＳトラ
ンジスタＱｎ１８０２のドレインとＰチャネル型ＭＯＳ
トランジスタＱｐ１８０１のゲートとＰチャネル型ＭＯ
ＳトランジスタＱｐ１８０４のゲートとＰチャネル型Ｍ
ＯＳトランジスタＱｐ１８０２のドレインとＰチャネル
型ＭＯＳトランジスタＱｐ１８０３のゲートとＮチャネ
ル型ＭＯＳトランジスタＱｎ１８０３のゲートとに接続
されている。また、ノードＮ１８０３はＰチャネル型Ｍ
ＯＳトランジスタＱｐ１８０３のドレインとＮチャネル
型ＭＯＳトランジスタＱｎ１８０３のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ１８０５のゲートとに接
続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１８０３
のソースが接地電圧源ＶＳＳに接続された回路構成であ
る。

【０１２７】この電圧レベル変換回路１８０１の特徴
は、上記第５の実施例と第８の実施例との両特徴を備え
入力信号Ｉ１８が“Ｌ”レベルから“Ｈ”レベルに遷移
するとき、出力信号Ｏ１８の電圧レベルをより速く
“Ｌ”レベルに確定できることである。

【０１２８】〔第１１実施例〕本発明の電圧レベル変換
回路の第１１の実施例について説明する。この第１１の
実施例は上記第７の実施例と第９の実施例を合成したも
のである。

【０１２９】図１９が回路構成を示す図である。Ｉ１９
は入力信号、Ｏ１９は出力信号、ＶＣＣは第１の電圧
源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１９
０１は電圧レベル変換回路、Ｑｎ１９０１〜Ｑｎ１９０
２、Ｑｎ１９０４はＮチャネル型ＭＯＳトランジスタ、
Ｑｐ１９０１〜Ｑｐ１９０３はＰチャネル型ＭＯＳトラ
ンジスタ、Ｎ１９０１はノード名である。

【０１３０】図１９の回路構成について説明する。電圧
レベル変換回路１９０１は、入力信号Ｉ１９がＮチャネ
ル型ＭＯＳトランジスタＱｎ１９０１のソースとＮチャ
ネル型ＭＯＳトランジスタＱｎ１９０４のソースとＮチ
ャネル型ＭＯＳトランジスタＱｎ１９０４のゲートとＮ
チャネル型ＭＯＳトランジスタＱｎ１９０２のゲートと
Ｐチャネル型ＭＯＳトランジスタＱｐ１９０３のゲート
とに接続されている。Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ１９０２のソースは接地電圧源ＶＳＳに接続され、
Ｐチャネル型ＭＯＳトランジスタＱｐ１９０１のソース
とＰチャネル型ＭＯＳトランジスタＱｐ１９０２のソー
スとが第２の電圧源ＶＰＰに接続されている。

【０１３１】ノードＮ１９０１はＮチャネル型ＭＯＳト
ランジスタＱｎ１９０１のドレインと、Ｎチャネル型Ｍ
ＯＳトランジスタＱｎ１９０４のドレインとＰチャネル
型ＭＯＳトランジスタＱｐ１９０１のドレインとＰチャ
ネル型ＭＯＳトランジスタＱｐ１９０２のゲートとに接
続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１９０２
のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１９
０３のソースとが接続されている。さらに、出力信号Ｏ
１９はＮチャネル型ＭＯＳトランジスタＱｎ１９０２の
ドレインとＰチャネル型ＭＯＳトランジスタＱｐ１９０
１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１９
０３のドレインとＮチャネル型ＭＯＳトランジスタＱｎ
１９０１のゲートとに接続されている。

【０１３２】この電圧レベル変換回路１９０１の特徴
は、上記第５の実施例と第８の実施例との両特徴を備え
入力信号Ｉ１９が“Ｌ”レベルから“Ｈ”レベルに遷移
するとき、出力信号Ｏ１９の電圧レベルをより速く
“Ｌ”レベルに確定できることである。

【０１３３】〔第１２実施例〕本発明の電圧レベル変換
回路の第１２の実施例について説明する。この第１２の
実施例は複数個の電圧レベル変換部により構成されたも
のである。

【０１３４】図２０が回路構成を示す図である。Ｉ２０
は入力信号、Ｏ２０は出力信号、ＶＣＣは第１の電圧
源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、２０
１１〜２０１３は電圧レベル変換部、２００１は前記電
圧レベル変換部２０１１〜２０１３により構成された電
圧レベル変換部、Ｑｎ２００１〜Ｑｎ２０３２はＮチャ
ネル型ＭＯＳトランジスタ、Ｑｐ２０１１〜Ｑｐ２０３
２はＰチャネル型ＭＯＳトランジスタ、Ｎ２００１〜Ｎ
２００４はノード名である。

【０１３５】図２０の回路構成について説明する。電圧
レベル変換回路２００１は電圧レベル変換部２０１１〜
２０１３と２個のＮチャネル型ＭＯＳトランジスタＱＮ
２００１、Ｑｎ２００２とで構成されており、電圧レベ
ル変換部２０１１により入力信号の第１の電圧源ＶＣＣ
をノードＮ２００１の電圧レベル電位（ＶＰＰ−２×Ｖ
ｔｎ）に変換し、電圧レベル変換部２０１２によりノー
ドＮ２００１の電圧レベル（ＶＰＰ−２×Ｖｔｎ）をノ
ードＮ２００２の電圧レベル（ＶＰＰ−Ｖｔｎ）に変換
し、電圧レベル変換部２０１３によりノードＮ２００１
の電圧レベル（ＶＰＰ−Ｖｔｎ）を出力信号の第２の電
圧源ＶＰＰに変換する。ここで示されている電圧レベル
変換部２０１１〜２０１３は図３０の従来例と同様のも
のである。

【０１３６】ノードＮ２００２はゲートとソースが第２
の電圧源ＶＰＰに接続されたＮチャネル型ＭＯＳトラン
ジスタＱｎ２００２のドレインで、ノードＮ２００１は
ゲートとソースがノードＮ２００２に接続されたＮチャ
ネル型ＭＯＳトランジスタＱｎ２００１のドレインであ
る。この実施例では電圧レベル変換部２０１１〜２０１
３を図２２の従来例のもので構成しているが、上記で示
した本発明の電圧レベル変換回路の第１の実施例〜第１
１の実施例で構成することも可能である。

【０１３７】この電圧レベル変換回路の特徴は、複数個
の電圧レベル変換部により入力信号の第１の電圧源ＶＣ
Ｃの電位を複数の電圧レベルを介して出力信号の第２の
電圧源ＶＰＰの電位に変換するため、第１の電圧源ＶＣ
Ｃと第２の電圧源ＶＰＰの電位差が大きいときにも確実
に出力信号の電圧レベルを確定できる。

【０１３８】〔第１３実施例〕本発明の電圧レベル変換
回路の第１３の実施例について説明する。この第１３の
実施例は複数個の電圧レベル変換部により構成されたも
のである。

【０１３９】図２１が回路構成を示す図である。同図に
おいて、Ｉ２１は入力信号、Ｏ２１は出力信号、ＶＣＣ
は第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地
電圧源、２１１１〜２１１３は電圧レベル変換部、２１
１４及び２１１５は否定回路（論理回路）、２１０１は
電圧レベル変換回路、Ｑｎ２１０１〜Ｑｎ２１５１はＮ
チャネル型ＭＯＳトランジスタ、Ｑｐ２１１１〜Ｑｐ２
１５１はＰチャネル型ＭＯＳトランジスタ、Ｎ２１０１
〜Ｎ２１０６はノード名である。電圧レベル変換部２１
１１において、Ｐチャネル型ＭＯＳトランジスタＱｐ２
１１３及びＮチャネル型ＭＯＳトランジスタＱｎ２１１
３により、電位確定手段２１１を構成し、電圧レベル変
換部２１１２において、Ｐチャネル型ＭＯＳトランジス
タＱｐ２１２３及びＮチャネル型ＭＯＳトランジスタＱ
ｎ２１２３により、電位確定手段２１２を構成し、電圧
レベル変換部２１１３において、Ｐチャネル型ＭＯＳト
ランジスタＱｐ２１３３及びＮチャネル型ＭＯＳトラン
ジスタＱｎ２１３３により、電位確定手段２１３を構成
する。

【０１４０】図２１の回路構成について説明する。電圧
レベル変換回路２１０１は電圧レベル変換部２１１１〜
２１１３と否定回路２１１４〜２１１５とＭＯＳトラン
ジスタで構成されている。電圧レベル変換部２１１１に
より入力信号の第１の電圧源ＶＣＣの電位をノードＮ２
１０１の電圧レベル（ＶＰＰ−２×Ｖｔｎ）に変換し、
電圧レベル変換部２１１２によりノードＮ２１０１の電
圧レベル（ＶＰＰ−２×Ｖｔｎ）をノードＮ２１０２の
電圧レベル（ＶＰＰ−Ｖｔｎ）に変換し、電圧レベル変
換部２１１３によりノードＮ２１０１の電圧レベル（Ｖ
ＰＰ−Ｖｔｎ）を出力信号の第２の電圧源ＶＰＰに変換
するものである。

【０１４１】先ずここで示されている電圧レベル変換部
２１１１〜２１１３の回路構成について説明する。電圧
レベル変換部２１１１〜２１１３はすべて同じ回路構成
であるので電圧レベル変換部２１１３を取り上げて説明
する。第１の入力信号であるノードＮ２１０４はＮチャ
ネル型ＭＯＳトランジスタＱｎ２１３１のソースとＮチ
ャネル型ＭＯＳトランジスタＱｎ２１３２のゲートに接
続されている。また、Ｎチャネル型ＭＯＳトランジスタ
Ｑｎ２１３１のゲートが第１の入力信号の電圧レベルで
あるノードＮ２１０２に接続され、第２の入力信号であ
るノードＮ２１０６がＮチャネル型ＭＯＳトランジスタ
Ｑｎ２１３３のゲートとＰチャネル型ＭＯＳトランジス
タＱｐ２１３３のゲートとに接続されている。

【０１４２】Ｎチャネル型ＭＯＳトランジスタＱｎ２１
３１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ
２１３２のゲートとＰチャネル型ＭＯＳトランジスタＱ
ｐ２１３１のドレインとは接続され、Ｐチャネル型ＭＯ
ＳトランジスタＱｐ２１３２のドレインとＰチャネル型
ＭＯＳトランジスタＱｐ２１３３のソースとが接続され
ている。さらに、出力信号Ｏ２１はＮチャネル型ＭＯＳ
トランジスタＱｎ２１３３のドレインとＰチャネル型Ｍ
ＯＳトランジスタＱｐ２１３３のドレインとＰチャネル
型ＭＯＳトランジスタＱｐ２１３１のゲートとに接続さ
れている。

【０１４３】Ｎチャネル型ＭＯＳトランジスタＱｎ２１
３２のソースとＮチャネル型ＭＯＳトランジスタＱｎ２
１３３のソースとは接地電圧源ＶＳＳに接続され、Ｐチ
ャネル型ＭＯＳトランジスタＱｐ２１３１のソースとＰ
チャネル型ＭＯＳトランジスタＱｐ２１３２のソースと
は出力信号の電圧レベルである第２の電圧源ＶＰＰに接
続されている。また否定回路２１１４〜２１１５は第１
の電圧源ＶＣＣを電圧源とする否定回路である。

【０１４４】次に電圧レベル変換回路２１０１の構成に
ついて説明する。

【０１４５】ノードＮ２１０２は、ゲートとソースが第
２の電圧源ＶＰＰに接続されたＮチャネル型ＭＯＳトラ
ンジスタＱｎ２１０２のドレインである。ノードＮ２１
０１は、ゲートとソースがノードＮ２１０２に接続され
たＮチャネル型ＭＯＳトランジスタＱｎ２１０１のドレ
インである。

【０１４６】電圧レベル変換部２１１１において、第１
の入力信号と第２の入力信号として、入力信号Ｉ２１が
接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ
２１１１のゲートは第１の入力信号の電圧レベルである
第１の電圧源ＶＣＣに接続され、Ｐチャネル型ＭＯＳト
ランジスタＱｐ２１１１のソースとＰチャネル型ＭＯＳ
トランジスタＱｐ２１１２のソースが出力信号の電圧レ
ベルであるノードＮ２１０１に接続され、出力信号とし
てノードＮ２１０３の電位を出力とする。否定回路２１
１４において、入力信号として入力信号Ｉ２１が接続さ
れ、出力信号としてノードＮ２１０５の電位を出力とす
る。電圧レベル変換部２１１２において、第１の入力信
号として入力信号Ｉ２１が接続され、第２の入力信号と
してノードＮ２１０５の電位が接続されている。

【０１４７】また、Ｎチャネル型ＭＯＳトランジスタＱ
ｎ２１２１のゲートが第１の入力信号の電圧レベルであ
るノードＮ２１０１の電位に接続され、Ｐチャネル型Ｍ
ＯＳトランジスタＱｐ２１２１のソースとＰチャネル型
ＭＯＳトランジスタＱｐ２１２２のソースは出力信号の
電圧レベルであるノードＮ２１０２に接続され、出力信
号としてノードＮ２１０４の電位を出力とする。否定回
路２１１５において、入力信号としてノードＮ２１０５
の電位が接続され、出力信号としてノードＮ２１０６の
電位を出力とする。電圧レベル変換部２１１３におい
て、第１の入力信号としてノードＮ２１０４が接続さ
れ、第２の入力信号としてノードＮ２１０６が接続さ
れ、Ｎチャネル型ＭＯＳトランジスタＱｎ２１３１のゲ
ートが第１の入力信号の電圧レベルであるノードＮ２１
０２に接続されている。

【０１４８】Ｐチャネル型ＭＯＳトランジスタＱｐ２１
３１のソースとＰチャネル型ＭＯＳトランジスタＱｐ２
１３２のソースとが出力信号の電圧レベルである第２の
電圧源ＶＰＰに接続されている。さらに、出力信号Ｏ２
１を出力とする。この実施例の電圧レベル変換部２１１
１〜２１１３はここで示した回路構成のほか上記で示し
た本発明の電圧レベル変換回路の第１の実施例〜第１１
の実施例との合成の回路構成とすることも可能である。

【０１４９】この電圧レベル変換回路の特徴は、第１２
の実施例と同様に複数個の電圧レベル変換部により入力
信号の第１の電圧源ＶＣＣを複数の電圧レベルを介して
出力信号となる第２の電圧源ＶＰＰに変換するため、第
１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大
きいときにも確実に出力信号の電圧レベルを確定でき
る。

【０１５０】また、例えば電圧レベル変換部２１１１の
出力信号の電圧レベルであるノードＮ２１０１の電圧レ
ベルが低くて、出力信号となるノードＮ２１０３の電位
である“Ｈ”レベルの電圧レベルが不充分である場合に
も、電圧レベル変換部２１１２に第２の入力信号として
電圧レベルが第１の電圧源ＶＣＣである信号を入力する
ことにより、各電圧レベル変換部２１１２を確実に動作
させることができ、電圧レベル変換回路２１０１の出力
信号の電圧レベルを確定できる。

【０１５１】〔第１４実施例〕本発明の電圧レベル変換
回路の第１４の実施例について説明する。

【０１５２】図２２が回路構成を示す図である。同図に
おいて、２２１０は否定回路、２２０１は電圧レベル変
換回路、Ｉ２２Ｂは否定回路２２１０の入力信号、Ｉ２
２は電圧レベル変換回路２２０１の入力信号、Ｏ２２は
出力信号、ＶＣＣは第２の電圧源、ＶＰＰは第３の電圧
源、ＶＳＳは接地電圧源（第１の電圧源）、ＶＢＢは第
４の電圧源、Ｑｎ２２００はＮチャネル型ＭＯＳトラン
ジスタ（第１のＮチャネル型ＭＯＳスイッチ素子）、Ｑ
ｎ２２０１はＮチャネル型ＭＯＳトランジスタ（第１の
Ｎチャネル型ＭＯＳトランジスタ）、Ｑｎ２２０２はＮ
チャネル型ＭＯＳトランジスタ（第２のＮチャネル型Ｍ
ＯＳトランジスタ）、Ｑｎ２２１０はＮチャネル型ＭＯ
Ｓトランジスタである。

【０１５３】また、Ｑｐ２２００はＰチャネル型ＭＯＳ
トランジスタ（第１のＰチャネル型ＭＯＳスイッチ素
子）、Ｑｐ２２０１はＰチャネル型ＭＯＳトランジスタ
（第１のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ２２
０２はＰチャネル型ＭＯＳトランジスタ（第２のＰチャ
ネル型ＭＯＳトランジスタ）、Ｑｐ２２１０はＰチャネ
ル型ＭＯＳトランジスタである。Ｎ２２０１〜Ｎ２２０
２はノード名である。

【０１５４】図２２の電圧レベル変換回路の構成につい
て説明する。

【０１５５】否定回路２２１０は、信号Ｉ２２Ｂを入力
しＩ２２を出力信号とするＮチャネル型ＭＯＳトランジ
スタＱｎ２２１０とＰチャネル型ＭＯＳトランジスタＱ
ｐ２２１０とで構成された回路であって、電源は接地電
圧源ＶＳＳと第２の電圧源ＶＣＣである。

【０１５６】電圧レベル変換回路２２０１は、入力信号
Ｉ２２がＮチャネル型ＭＯＳトランジスタＱｎ２２００
のソースとＰチャネル型ＭＯＳトランジスタＱｐ２２０
０のソースに接続され、ノードＮ２２０１がＮチャネル
型ＭＯＳトランジスタＱｎ２２００のドレインとＰチャ
ネル型ＭＯＳトランジスタのＱｐ２２０１のドレインと
Ｐチャネル型ＭＯＳトランジスタのＱｐ２２０２のゲー
トとに接続され、ノードＮ２２０２がＰチャネル型ＭＯ
ＳトランジスタＱｐ２２００のドレインとＮチャネル型
ＭＯＳトランジスタのＱｎ２２０１のドレインとＮチャ
ネル型ＭＯＳトランジスタのＱｎ２２０２のゲートとに
接続される。

【０１５７】また、出力信号Ｏ２２がＰチャネル型ＭＯ
ＳトランジスタのＱｐ２２０１のゲートとＰチャネル型
ＭＯＳトランジスタのＱｐ２２０２のドレインとＮチャ
ネル型ＭＯＳトランジスタのＱｎ２２０１のゲートとＮ
チャネル型ＭＯＳトランジスタのＱｎ２２０２のドレイ
ンとに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ
２２０１、Ｑｐ２２０２のソースは第３の電圧源ＶＰＰ
に接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ２２
０１、Ｑｎ２２０２のソースは第４の電圧源ＶＢＢに接
続された構成である。

【０１５８】この電圧レベル変換回路２２０１は、図２
３の動作タイミング図に示されたように、接地電圧源
（第１の電圧源）ＶＳＳと第２の電圧源ＶＣＣとの振幅
の入力信号を、第３の電圧源ＶＰＰと第４の電圧源ＶＢ
Ｂとの振幅の信号に変換するものである。

【０１５９】この電圧レベル変換回路の特徴は、少ない
回路構成（計６個のＭＯＳトランジスタ）でもって入力
信号の振幅の最大値及び最小値の双方を共に増幅して、
大振幅の信号を出力できることにある。

【０１６０】尚、前記図２２に示した電圧レベル変換回
路の構成の基本は、図２４に示した構成となる。図２４
の基本構成と図２２の構成の相違点は次の通りである。
即ち、図２４の基本構成は図２２の否定回路２２１０を
有しない。また、図２４の基本構成では、Ｎチャネル型
ＭＯＳスイッチ素子Ｑｎ２２００´のゲートに入力信号
を供給し、ソースを入力信号の電圧源ＶＳＳに接続し、
ドレインをＰチャネル型ＭＯＳトランジスタＱｐ２２０
２に接続している。図２４の基本構成では、Ｐチャネル
型ＭＯＳスイッチ素子Ｑｐ２２００´のゲートに入力信
号を供給し、ソースを入力信号の他の電圧源ＶＣＣに接
続し、ドレインをＮチャネル型ＭＯＳトランジスタＱｎ
２２０２に接続している。図２４の基本構成と図２２の
構成とは、動作は同一である。

【０１６１】〔第１５実施例〕本発明の電圧レベル変換
回路の第１５の実施例について説明する。

【０１６２】図２５が回路構成を示す図である。この実
施例は第１４の実施例と第８の実施例を合成した構成で
ある。２４０１は電圧レベル変換回路、Ｉ２４は電圧レ
ベル変換回路２４０１の入力信号、Ｏ２４は出力信号、
ＶＳＳは接地電圧源（第１の電圧源）、ＶＣＣは第２の
電圧源、ＶＰＰは第３の電圧源、ＶＢＢは第４の電圧
源、Ｑｎ２４００〜Ｑｎ２４０２はＮチャネル型ＭＯＳ
トランジスタ、Ｑｎ２４０３はＮチャネル型ＭＯＳトラ
ンジスタ（第３のＮチャネル型ＭＯＳトランジスタ）、
Ｑｐ２４００〜Ｑｐ２４０２はＰチャネル型ＭＯＳトラ
ンジスタ、Ｑｐ２４０３はＰチャネル型ＭＯＳトランジ
スタ（第３のＰチャネル型ＭＯＳトランジスタ）、Ｎ２
４０１〜Ｎ２４０２はノード名である。

【０１６３】図２５の回路構成について説明する。電圧
レベル変換回路２４０１は、入力信号Ｉ２４がＮチャネ
ル型ＭＯＳトランジスタＱｎ２４００のソースとＰチャ
ネル型ＭＯＳトランジスタＱｐ２４００のソースとＰチ
ャネル型ＭＯＳトランジスタＱｐ２４０３のゲートとＮ
チャネル型ＭＯＳトランジスタＱｎ２４０３のゲートと
に接続され、ノードＮ２４０１がＮチャネル型ＭＯＳト
ランジスタＱｎ２４００のドレインとＰチャネル型ＭＯ
ＳトランジスタのＱｐ２４０１のドレインとＰチャネル
型ＭＯＳトランジスタのＱｐ２４０２のゲートとに接続
され、ノードＮ２４０２がＰチャネル型ＭＯＳトランジ
スタＱｐ２４００のドレインとＮチャネル型ＭＯＳトラ
ンジスタのＱｎ２４０１のドレインとＮチャネル型ＭＯ
ＳトランジスタのＱｎ２４０２のゲートとに接続され
る。

【０１６４】また、出力信号Ｏ２４がＰチャネル型ＭＯ
ＳトランジスタのＱｐ２４０１のゲートとＰチャネル型
ＭＯＳトランジスタのＱｐ２４０２のドレインとＮチャ
ネル型ＭＯＳトランジスタのＱｎ２４０１のゲートとＮ
チャネル型ＭＯＳトランジスタのＱｎ２４０２のドレイ
ンとに接続され、Ｐチャネル型ＭＯＳトランジスタのＱ
ｐ２４０１、Ｑｐ２４０３のソースは第３の電圧源ＶＰ
Ｐに接続され、Ｎチャネル型ＭＯＳトランジスタのＱｎ
２２０１、Ｑｎ２２０３のソースは第４の電圧源ＶＢＢ
に接続され、Ｐチャネル型ＭＯＳトランジスタのＱｐ２
４０２のソースとＰチャネル型ＭＯＳトランジスタＱｐ
２４０３のドレインとが接続され、Ｎチャネル型ＭＯＳ
トランジスタＱｎ２４０２のソースとＮチャネル型ＭＯ
ＳトランジスタＱｎ２４０３のドレインが接続される。

【０１６５】前記第３のＰチャネル型ＭＯＳトランジス
タＱｐ２４０３により、第１の早期カットオフ回路２５
１を構成し、前記第３のＮチャネル型ＭＯＳトランジス
タＱｎ２４０３により、第２の早期カットオフ回路２５
２を構成する。

【０１６６】この電圧レベル変換回路２４０１は、第１
４の実施例と同様に接地電圧源（第１の電圧源）ＶＳＳ
と第２の電圧源ＶＣＣとの振幅の入力信号を第３の電圧
源ＶＰＰと第４の電圧源ＶＢＢの振幅に変換するもので
ある。また、Ｐチャネル型ＭＯＳトランジスタＱｐ２４
０３やＮチャネル型ＭＯＳトランジスタＱｎ２４０３に
より、出力信号Ｏ２４を高速に電圧源ＶＰＰまたは電圧
源ＶＢＢとすることができる。

【０１６７】〔第１６実施例〕本発明の電圧レベル変換
回路の第１６の実施例について説明する。

【０１６８】図２６が回路構成を示す図である。この実
施例は第１４の実施例と第９の実施例を合成した構成で
ある。同図において、２５０１は電圧レベル変換回路、
Ｉ２５は電圧レベル変換回路２５０１の入力信号、Ｏ２
５は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の
電圧源、ＶＳＳは接地電圧源、ＶＢＢは第３の電圧源、
Ｑｎ２５００〜Ｑｎ２５０２はＮチャネル型ＭＯＳトラ
ンジスタ、Ｑｎ２５０３はＮチャネル型ＭＯＳトランジ
スタ（第３のＮチャネル型ＭＯＳトランジスタ）、Ｑｐ
２５００〜Ｑｐ２５０２はＰチャネル型ＭＯＳトランジ
スタ、Ｑｐ２５０３はＰチャネル型ＭＯＳトランジスタ
（第３のＰチャネル型ＭＯＳトランジスタ）、Ｎ２５０
１〜Ｎ２５０２はノード名である。

【０１６９】図２６の回路構成については第１５の実施
例のＰチャネル型ＭＯＳトランジスタＱｐ２４０２、Ｑ
ｐ２４０３の直列接続の順番と、Ｎチャネル型ＭＯＳト
ランジスタＱｎ２４０２、Ｑｎ２４０３の直列接続の順
番との各々を入れ代えたものである。

【０１７０】前記第３のＰチャネル型ＭＯＳトランジス
タＱｐ２５０３により、第１の早期カットオフ回路２６
１を構成し、前記第３のＮチャネル型ＭＯＳトランジス
タＱｎ２５０３により、第２の早期カットオフ回路２６
２を構成する。

【０１７１】この電圧レベル変換回路２５０１は、第１
５の実施例と同様に、接地電圧源ＶＳＳと第２の電圧源
ＶＣＣとの振幅の入力信号を、第３の電圧源ＶＰＰと第
４の電圧源ＶＢＢの振幅に変換するものである。また、
Ｐチャネル型ＭＯＳトランジスタＱｐ２５０３やＮチャ
ネル型ＭＯＳトランジスタＱｎ２５０３により、出力信
号Ｏ２５を高速に電圧源ＶＰＰまたは電圧源ＶＢＢとす
ることができる。

【０１７２】〔第１７実施例〕本発明の電圧レベル変換
回路の第１７の実施例について説明する。

【０１７３】図２７が回路構成を示す図である。この実
施例は、第１の電圧源と第２の電圧源と第３の電圧源を
有し、入力信号が第１の電圧源の電圧と第２の電圧源の
電圧で入力され、出力信号が第２の電圧源の電圧と第３
の電圧源の電圧で出力され、第２の電圧源の電圧が第１
の電圧源の電圧と第２の電圧源の電圧との間にある電圧
レベル変換回路である。２６０１は電圧レベル変換回
路、２６１０は否定回路、Ｉ２６は電圧レベル変換回路
２６０１の入力信号、Ｏ２５は否定回路２６１０の出力
信号、ＶＣＣは第１の電圧源、ＶＳＳは接地電圧源、Ｖ
ＢＢは第２の電圧源、Ｑｎ２６０１〜Ｑｎ２６１０はＮ
チャネル型ＭＯＳトランジスタ、Ｑｐ２６０１〜Ｑｐ２
６１０はＰチャネル型ＭＯＳトランジスタ、Ｎ２６０１
〜Ｎ２６０２はノード名である。

【０１７４】図２７の回路構成について説明する。先
ず、電圧レベル変換回路２６０１は、入力信号Ｉ２６が
Ｐチャネル型ＭＯＳトランジスタＱｐ２６０１のソース
とＰチャネル型ＭＯＳトランジスタＱｐ２６０２のゲー
トとＮチャネル型ＭＯＳトランジスタＱｎ２６０３のゲ
ートとに接続され、ノードＮ２６０１がＰチャネル型Ｍ
ＯＳトランジスタＱｐ２６０１のドレインとＮチャネル
型ＭＯＳトランジスタのＱｎ２６０１のドレインとＮチ
ャネル型ＭＯＳトランジスタのＱｐ２６０２のゲートと
に接続され、ノードＮ２６０２がＰチャネル型ＭＯＳト
ランジスタＱｐ２６０２のドレインとＮチャネル型ＭＯ
ＳトランジスタＱｎ２６０２のドレインとＮチャネル型
ＭＯＳトランジスタＱｎ２６０１のゲートとに接続さ
れ、Ｐチャネル型ＭＯＳトランジスタＱｐ２６０２のソ
ースが第２の電圧源ＶＰＰに接続され、Ｎチャネル型Ｍ
ＯＳトランジスタのＱｎ２６０１とＱｎ２６０２のソー
スが第３の電圧源ＶＢＢに接続され、Ｎチャネル型ＭＯ
ＳトランジスタのＱｎ２６０２のソースとＮチャネル型
ＭＯＳトランジスタのＱｎ２６０３のドレインとが接続
された構成である。否定回路２６１０は、Ｐチャネル型
ＭＯＳトランジスタＱｐ２６１０とＮチャネル型ＭＯＳ
トランジスタＱｎ２６１０で構成され、ノードＮ２６０
２を入力とし、Ｏ２６を出力としている。否定回路２６
１０のＰチャネル型ＭＯＳトランジスタＱｐ２６１０の
ソースは接地電圧源ＶＳＳに接続され、Ｎチャネル型Ｍ
ＯＳトランジスタＱｎ２６１０のソースは第３の電圧源
ＶＢＢに接続される。

【０１７５】第１７の実施例の電圧レベル変換回路は、
図２８の動作タイミング図に示されたように、第１の電
圧源ＶＣＣと接地電圧源ＶＳＳの振幅の入力信号を接地
電圧源ＶＳＳと第３の電圧源ＶＢＢの振幅に変換するも
のである。

【０１７６】〔第１８実施例〕本発明の電圧レベル変換
回路の第１８の実施例について説明する。

【０１７７】図２９が回路構成を示す図である。この実
施例は、第１の電圧源ＶＳＳと第２の電圧源ＶＣＣと第
３の電圧源ＶＰとを有し、入力信号が第１の電圧源ＶＳ
Ｓの電圧と第２の電圧源ＶＣＣの電圧で入力され、出力
信号が第３の電圧源ＶＰＰの電圧と第２の電圧源ＶＣＣ
の電圧で出力され、第３の電圧源ＶＰＰの電圧が第２の
電圧源ＶＣＣの電圧よりも高い電圧レベル変換回路であ
る。

【０１７８】同図において、１７０１は電圧レベル変換
回路、２８１０は否定回路、Ｉ２８は電圧レベル変換回
路２８０１の入力信号、Ｏ１７は電圧レベル変換回路１
７０１の出力信号であって且つ否定回路２８１０の入力
信号、Ｏ２８は否定回路２８１０の出力信号、ＶＳＳは
接地電圧源（第１の電圧源）、ＶＣＣは第２の電圧源、
ＶＰＰは第３の電圧源、Ｑｎ２８０１〜Ｑｎ２８１０は
Ｎチャネル型ＭＯＳトランジスタ、Ｑｐ２８０１〜Ｑｐ
２８１０はＰチャネル型ＭＯＳトランジスタ、Ｎ１７０
１はノード名である。

【０１７９】図２９の回路構成について説明する。先
ず、電圧レベル変換回路１７０１は第９の実施例で示さ
れた回路と同様のものである。否定回路２８１０は、Ｐ
チャネル型ＭＯＳトランジスタＱｐ２８１０と、Ｎチャ
ネル型ＭＯＳトランジスタＱｎ２８１０とで構成され、
信号Ｏ１７を入力とし、信号Ｏ２８を出力としている。
否定回路２８１０のＰチャネル型ＭＯＳトランジスタＱ
ｐ２８１０のソースは第３の電圧源ＶＰＰに接続され、
Ｎチャネル型ＭＯＳトランジスタＱｎ２８１０のソース
は第２の電圧源ＶＣＣに接続される。

【０１８０】第１８の実施例の電圧レベル変換回路は、
図３０の動作タイミング図に示されるように、第２の電
圧源ＶＣＣと接地電圧源ＶＳＳの振幅の入力信号を第３
の電圧源ＶＰＰと第２の電圧源ＶＣＣの振幅に変換する
ものである。

【０１８１】ここで示された実施例はあくまで一実施例
であって、これらの実施例の合成で構成されるものは言
うまでもなく、他の回路との合成も本発明に含まれる。

【０１８２】

【発明の効果】上記説明したように、請求項１ないし請
求項１２及び請求項１８ないし請求項２０記載の電圧レ
ベル変換回路によれば、入力信号が“Ｌ”レベルから
“Ｈ”レベルに遷移する時には、第２のＭＯＳトランジ
スタのゲートに電荷を積極的に供給して、第２のＭＯＳ
トランジスタのオフ状態を完全オフ状態に近づけたの
で、入力信号の電圧源ＶＣＣが低電圧である場合や、こ
の入力信号の電圧源ＶＣＣとレベルシフタの電圧源ＶＰ
Ｐとの電位差が大きい場合であっても、確実に出力信号
を“Ｌ”レベルに確定できると共に、レベルシフタの電
圧源ＶＰＰから接地ＶＳＳに流れる貫通電流を有効に制
限できる効果を奏する。

【０１８３】また、請求項１３ないし請求項１８、請求
項２０及び請求項２４記載の電圧レベル変換回路によれ
ば、入力信号が“Ｌ”レベルから“Ｈ”レベルに遷移す
る時には、別途に早期カットオフ回路を設けて、この早
期カットオフ回路を第２のＭＯＳトランジスタのオフタ
イミングよりも早期にカットオフさせたので、前記請求
項１記載の発明と同一の作用効果を奏する。

【０１８４】更に、請求項２１ないし請求項２３記載の
電圧レベル変換回路によれば、直列接続された複数個の
電圧レベル変換部を用いて、入力信号の電位をレベルシ
フタの電圧源ＶＰＰの電位にまで段階的に変換したの
で、入力信号の電圧源ＶＣＣと電圧レベル変換回路の電
圧源ＶＰＰとの電位差が大きい場合にも、電圧レベル変
換回路の出力信号の電圧レベルを確定できる。

【０１８５】加えて、請求項２５ないし請求項２９記載
の電圧レベル変換回路によれば、１段のレベルシフトに
よって入力信号の振幅を大きく変換して、大振幅の信号
を出力したので、電圧レベルの変換動作の向上を図るこ
とができる共に、必要なトランジスタ数を少なくして、
構成の簡易化を図ることができる。

【図面の簡単な説明】

【図１】本発明の電圧レベル変換回路の第１の実施例の
構成を示す図である。

【図２】本発明の電圧レベル変換回路の第１の実施例の
動作タイミング図である。

【図３】本発明の電圧レベル変換回路の第１の実施例の
構成を示す図である。

【図４】本発明の電圧レベル変換回路の第２の実施例の
構成を示す図である。

【図５】本発明の電圧レベル変換回路の第２の実施例の
動作タイミング図である。

【図６】本発明の電圧レベル変換回路の第３の実施例の
構成を示す図である。

【図７】本発明の電圧レベル変換回路の第３の実施例の
動作タイミング図である。

【図８】本発明の電圧レベル変換回路の第４の実施例の
構成を示す図である。

【図９】本発明の電圧レベル変換回路の第４の実施例の
動作タイミング図である。

【図１０】本発明の電圧レベル変換回路の第５の実施例
の構成を示す図である。

【図１１】本発明の電圧レベル変換回路の第５の実施例
の動作タイミング図である。

【図１２】本発明の電圧レベル変換回路の第６の実施例
の構成を示す図である。

【図１３】本発明の電圧レベル変換回路の第６の実施例
の動作タイミング図である。

【図１４】本発明の電圧レベル変換回路の第７の実施例
の構成を示す図である。

【図１５】本発明の電圧レベル変換回路の第７の実施例
の動作タイミング図である。

【図１６】本発明の電圧レベル変換回路の第８の実施例
の構成を示す図である。

【図１７】本発明の電圧レベル変換回路の第９の実施例
の構成を示す図である。

【図１８】本発明の電圧レベル変換回路の第１０の実施
例の構成を示す図である。

【図１９】本発明の電圧レベル変換回路の第１１の実施
例の構成を示す図である。

【図２０】本発明の電圧レベル変換回路の第１２の実施
例の構成を示す図である。

【図２１】本発明の電圧レベル変換回路の第１３の実施
例の構成を示す図である。

【図２２】本発明の電圧レベル変換回路の第１４の実施
例の構成を示す図である。

【図２３】本発明の電圧レベル変換回路の第１４の実施
例の動作タイミング図である。

【図２４】本発明の電圧レベル変換回路の第１４の実施
例の基本構成を示す図である。

【図２５】本発明の電圧レベル変換回路の第１５の実施
例の構成を示す図である。

【図２６】本発明の電圧レベル変換回路の第１６の実施
例の構成を示す図である。

【図２７】本発明の電圧レベル変換回路の第１７の実施
例の構成を示す図である。

【図２８】本発明の電圧レベル変換回路の第１７の実施
例の動作タイミング図である。

【図２９】本発明の電圧レベル変換回路の第１７の実施
例の構成を示す図である。

【図３０】本発明の電圧レベル変換回路の第１７の実施
例の動作タイミング図である。

【図３１】従来の電圧レベル変換回路の構成を示す図で
ある。

【図３２】従来の電圧レベル変換回路の基本構成を示す
図である。

【図３３】従来の電圧レベル変換回路の動作タイミング
図である。

【図３４】他の従来の電圧レベル変換回路の構成を示す
図である。

【符号の説明】

Ｑｐ１０１ 第１のＰチャネル型ＭＯＳト
ランジスタ Ｑｐ１０２ 第２のＰチャネル型ＭＯＳト
ランジスタ Ｑｎ１０１ 第１のＮチャネル型ＭＯＳス
イッチ素子 Ｑｎ１０２ 第２のＮチャネル型ＭＯＳス
イッチ素子 ３０１、４０１ 信号発生回路 ６２ 信号昇圧回路 １００、１２０、１４０ 電位制御回路 Ｑｐ１００３ 第３のＰチャネル型ＭＯＳト
ランジスタ Ｑｐ１００４ 第５のＰチャネル型ＭＯＳト
ランジスタ Ｑｐ１００５ 第４のＰチャネル型ＭＯＳト
ランジスタ Ｑｎ１００３ 第４のＮチャネル型ＭＯＳト
ランジスタ Ｑｎ１２０３ 第５のＮチャネル型ＭＯＳト
ランジスタ Ｑｐ１２０３ 第６のＰチャネル型ＭＯＳト
ランジスタ Ｑｎ１２０４ 第６のＮチャネル型ＭＯＳト
ランジスタ Ｑｎ１４０４ 第７のＮチャネル型ＭＯＳト
ランジスタ １６０、１７０ 早期カットオフ回路 Ｑｐ１６０３、Ｑｐ１７０３ 第７のＰチャ
ネル型ＭＯＳトランジスタ ２０１１、２０１２、２０１３ 電圧レベル変換部 ２１１、２１２、２１３ 電位確定回路 ２１１４、２１１５、２１１５ 否定回路（論理回路）

Claims (29)

【特許請求の範囲】
1. 【請求項１】 入力信号を反転する信号反転回路と、前
   記入力信号の電位よりも高い電位の電圧源を電源とする
   レベルシフタとから成り、 前記レベルシフタは、同一導電型の第１及び第２のＭＯ
   Ｓトランジスタと、前記ＭＯＳトランジスタとは反対の
   導電型の第１及び第２のＭＯＳスイッチ素子と、電荷供
   給回路とから成り、 前記両ＭＯＳトランジスタは、ソースが前記電圧源に接
   続され、 前記第１のＭＯＳトランジスタは、ドレインが第２のＭ
   ＯＳトランジスタのゲート及び第１のＭＯＳスイッチ素
   子に接続され、 前記第２のＭＯＳトランジスタは、ドレインが前記第１
   のＭＯＳトランジスタのゲート及び第２のＭＯＳスイッ
   チ素子に接続され、 前記第１のＭＯＳスイッチ素子は、接地電位を前記第２
   のＭＯＳトランジスタのゲートに供給し又はその供給を
   停止し、 前記第２のＭＯＳスイッチ素子は接地され、 前記第１及び第２のＭＯＳスイッチ素子のうち何れか一
   方は前記信号反転回路への入力信号で制御され、他方は
   前記信号反転回路の出力信号で制御され、 前記第２のＭＯＳトランジスタのドレインの電位が前記
   レベルシフタの出力信号であり、 前記電荷供給回路は、前記信号反転回路への入力信号が
   ＬレベルからＨレベルに遷移する時に前記第２のＭＯＳ
   トランジスタのゲートに電荷を供給することを特徴とす
   る電圧レベル変換回路。
2. 【請求項２】 第１のＭＯＳスイッチ素子は、ソースに
   信号反転回路への入力信号が入力され、この第１のＭＯ
   Ｓスイッチ素子により信号反転回路を兼用することを特
   徴とする請求項１記載の電圧レベル変換回路。
3. 【請求項３】 第１及び第２のＭＯＳトランジスタはＰ
   チャネル型トランジスタより成り、 第１及び第２のＭＯＳスイッチ素子はＮチャネル型トラ
   ンジスタより成ることを特徴とする請求項２記載の電圧
   レベル変換回路。
4. 【請求項４】 電荷供給回路は、 信号反転回路への入力信号がＬレベルからＨレベルに遷
   移する時に、前記信号反転回路への入力信号の電位を越
   える電位の信号を発生し、この信号を第１のＮチャネル
   型ＭＯＳスイッチ素子のゲートに入力する信号発生回路
   であることを特徴とする請求項３記載の電圧レベル変換
   回路。
5. 【請求項５】 信号発生回路は、 信号反転回路への入力信号を反転する否定回路と、 前記否定回路の出力信号を所定時間遅延し且つ反転する
   遅延回路と、 前記否定回路の出力信号と前記遅延回路の出力信号との
   論理和を否定した信号を得るＮＯＲゲートと、 前記信号反転回路への入力信号の電圧源にソース及びゲ
   ートが接続された第３のＮチャネル型ＭＯＳトランジス
   タと、 前記第３のＮチャネル型ＭＯＳトランジスタのドレイン
   と前記ＮＯＲゲートとの間に配置されたキャパシタとか
   ら成り、 前記第３のＮチャネル型ＭＯＳトランジスタのドレイン
   に、前記信号反転回路への入力信号の電位を越える電位
   の信号を発生させることを特徴とする請求項４記載の電
   圧レベル変換回路。
6. 【請求項６】 電荷供給回路は、 信号反転回路への入力信号がＬレベルからＨレベルに遷
   移する以前に、前記信号反転回路への入力信号の電位を
   越える電位の信号を発生し、この信号を第１のＮチャネ
   ル型ＭＯＳスイッチ素子のゲートに入力する信号発生回
   路であることを特徴とする請求項３記載の電圧レベル変
   換回路。
7. 【請求項７】 電荷供給回路は、 信号反転回路への入力信号がＬレベルからＨレベルに遷
   移する時に、前記信号反転回路への入力信号の電位を越
   える電位の信号を発生し、この信号を第２のＰチャネル
   型ＭＯＳトラジスタのゲートに入力する信号昇圧回路で
   あることを特徴とする請求項３記載の電圧レベル変換回
   路。
8. 【請求項８】 電荷供給回路は、 信号反転回路への入力信号がＬレベルからＨレベルに遷
   移する以前に、前記信号反転回路への入力信号の電位を
   越える電位の信号を発生し、この信号を第１のＮチャネ
   ル型ＭＯＳスイッチ素子のゲートに入力する信号発生回
   路と、 信号反転回路への入力信号がＬレベルからＨレベルに遷
   移する時に、前記信号反転回路への入力信号の電位を越
   える電位の信号を発生し、この信号を第２のＰチャネル
   型ＭＯＳトラジスタのゲートに入力する信号昇圧回路と
   から成ることを特徴とする請求項３記載の電圧レベル変
   換回路。
9. 【請求項９】 信号発生回路は、 この信号発生回路への入力信号を反転する否定回路と、 前記否定回路の出力信号を所定時間遅延し且つ反転する
   遅延回路と、 前記否定回路の出力信号と前記遅延回路の出力信号との
   論理和を否定した信号を得るＮＯＲゲートと、 信号反転回路への入力信号の電圧源にソース及びゲート
   が接続された第３のＮチャネル型ＭＯＳトランジスタ
   と、 前記第３のＮチャネル型ＭＯＳトランジスタのドレイン
   と前記ＮＯＲゲートとの間に配置されたキャパシタとか
   ら成り、 前記遅延回路の出力信号を前記信号反転回路への入力信
   号とし、 前記第３のＮチャネル型ＭＯＳトランジスタのドレイン
   に、前記信号反転回路への入力信号の電位を越える電位
   の信号を発生させることを特徴とする請求項６又は請求
   項８記載の電圧レベル変換回路。
10. 【請求項１０】 第１のＮチャネル型ＭＯＳスイッチ素
    子は、ゲートに信号反転回路への入力信号の電圧源が接
    続され、 信号昇圧回路は、信号反転回路への入力信号を遅延する
    信号遅延回路とキャパシタとの直列回路より成り、前記
    直列回路のキャパシタは、第２のＰチャネル型ＭＯＳト
    ランジスタのゲートに接続されることを特徴とする請求
    項７又は請求項８記載の電圧レベル変換回路。
11. 【請求項１１】 電荷供給回路は、 信号反転回路への入力信号がＬレベルの時に、第１のＮ
    チャネル型ＭＯＳトランジスタのゲートの電位をレベル
    シフタの出力信号の電圧源の電位に制御し、前記信号反
    転回路への入力信号がＨレベルの時に、前記第１のＮチ
    ャネル型ＭＯＳトランジスタのゲートの電位を信号反転
    回路への入力信号の電圧源の電位に制御する電位制御回
    路であることを特徴とする請求項３記載の電圧レベル変
    換回路。
12. 【請求項１２】 電荷供給回路は、 信号反転回路への入力信号がＬレベルの時に、第１のＮ
    チャネル型ＭＯＳトランジスタのゲートの電位をレベル
    シフタの出力信号の電圧源の電位に制御し、前記信号反
    転回路への入力信号がＨレベルの時に、前記第１のＮチ
    ャネル型ＭＯＳトランジスタのゲートの電位を接地電位
    に制御すると共に、前記第１のＮチャネル型ＭＯＳトラ
    ンジスタに並列接続された第３のＮチャネル型ＭＯＳス
    イッチ素子を備え、前記第３のＮチャネル型ＭＯＳスイ
    ッチ素子のゲートの電位を、前記信号反転回路への入力
    信号がＬレベルの時に接地電位に制御し、前記信号反転
    回路への入力信号がＨレベルの時に前記信号反転回路へ
    の入力信号の電圧源の電位に制御する電位制御回路であ
    ることを特徴とする請求項３記載の電圧レベル変換回
    路。
13. 【請求項１３】 入力信号を反転する信号反転回路と、
    前記信号反転回路への入力信号の電位よりも高い電位の
    電圧源を電源とするレベルシフタとから成り、 前記レベルシフタは、同一導電型の第１及び第２のＭＯ
    Ｓトランジスタと、前記ＭＯＳトランジスタとは反対の
    導電型の第１及び第２のＭＯＳスイッチ素子と、早期カ
    ットオフ回路とから成り、 前記両ＭＯＳトランジスタは、ソースが前記電圧源に接
    続され、 前記第１のＭＯＳトランジスタは、ドレインが第２のＭ
    ＯＳトランジスタのゲート及び第１のＭＯＳスイッチ素
    子に接続され、 前記第２のＭＯＳトランジスタは、ドレインが前記第１
    のＭＯＳトランジスタのゲート及び第２のＭＯＳスイッ
    チ素子に接続され、 前記第１のＭＯＳスイッチ素子は、接地電位を前記第２
    のＭＯＳトランジスタのゲートに供給し又はその供給を
    停止し、 前記第２のＭＯＳスイッチ素子は接地され、 前記第１及び第２のＭＯＳスイッチ素子のうち何れか一
    方は前記信号反転回路への入力信号で制御され、他方は
    前記信号反転回路の出力信号で制御され、 前記第２のＭＯＳトランジスタのドレインの電位が前記
    レベルシフタの出力信号であり、 前記早期カットオフ回路は、前記電圧源と前記第２のＭ
    ＯＳトランジスタのソースとの間、前記第２のＭＯＳト
    ランジスタのドレインと前記第１のＭＯＳトランジスタ
    のゲートとの間、前記電圧源と前記第１のＭＯＳトラン
    ジスタのソースとの間、前記第１のＭＯＳトランジスタ
    のドレインと前記第２のＭＯＳトランジスタのゲートと
    の間の何れかに配置され、前記信号反転回路への入力信
    号がＬレベルからＨレベルに遷移する時に前記第２のＭ
    ＯＳトランジスタのオフタイミングよりも早期にオフす
    ることを特徴とする電圧レベル変換回路。
14. 【請求項１４】 第１のＭＯＳスイッチ素子は、ソース
    に信号反転回路への入力信号が入力され、この第１のＭ
    ＯＳスイッチ素子により信号反転回路を兼用することを
    特徴とする請求項１３記載の電圧レベル変換回路。
15. 【請求項１５】 第１及び第２のＭＯＳトランジスタは
    Ｐチャネル型トランジスタより成り、 第１及び第２のＭＯＳスイッチ素子はＮチャネル型トラ
    ンジスタより成ることを特徴とする請求項１４記載の電
    圧レベル変換回路。
16. 【請求項１６】 早期カットオフ回路は、第２のＰチャ
    ネル型トランジスタと同一導電型の第７のＰチャネル型
    トランジスタより成り、この第３のＰチャネル型トラン
    ジスタは、ゲートに信号反転回路への入力信号が入力さ
    れることを特徴とする請求項１５記載の電圧レベル変換
    回路。
17. 【請求項１７】 レベルシフタは、更に、電荷供給回路
    を備え、 前記電荷供給回路は、信号反転回路への入力信号がＬレ
    ベルからＨレベルに遷移する時に前記第２のＭＯＳトラ
    ンジスタのゲートに正電荷を供給することを特徴とする
    請求項１６記載の電圧レベル変換回路。
18. 【請求項１８】 電荷供給回路は、 直列接続された第３のＰチャネル型ＭＯＳトランジスタ
    及び第４のＮチャネル型ＭＯＳトランジスタと、第４及
    び第５のＰチャネル型ＭＯＳトランジスタとを備え、 前記第３のＰチャネル型ＭＯＳトランジスタ及び第４の
    Ｎチャネル型ＭＯＳトランジスタは、共にゲートにレベ
    ルシフタの出力信号が供給され、前記第３のＰチャネル
    型ＭＯＳトランジスタはレベルシフタの電圧源に接続さ
    れる一方、前記第４のＮチャネル型ＭＯＳトランジスタ
    は接地され、 前記第４のＰチャネル型ＭＯＳトランジスタは、ソース
    がレベルシフタの電圧現に接続され、ゲートが前記第３
    のＰチャネル型ＭＯＳトランジスタと第４のＮチャネル
    型ＭＯＳトランジスタとの接続点に接続され、ドレイン
    が第１のＮチャネル型ＭＯＳスイッチ素子のゲートに接
    続され、 前記第５のＰチャネル型ＭＯＳトランジスタは、ソース
    が信号反転回路への入力信号の電圧源に接続され、ゲー
    トにレベルシフタの出力信号が供給され、ドレインが第
    １のＮチャネル型ＭＯＳスイッチ素子のゲートに接続さ
    れることを特徴とする請求項１１又は請求項１７記載の
    電圧レベル変換回路。
19. 【請求項１９】 電荷供給回路は、 直列接続された第６のＰチャネル型ＭＯＳトランジスタ
    及び第５のＮチャネル型ＭＯＳトランジスタと、第６の
    Ｎチャネル型ＭＯＳトランジスタとを備え、 前記第６のＰチャネル型ＭＯＳトランジスタ及び第５の
    Ｎチャネル型ＭＯＳトランジスタは、共にゲートにレベ
    ルシフタの出力信号が供給され、前記第６のＰチャネル
    型ＭＯＳトランジスタは信号反転回路への入力信号の電
    圧源に接続される一方、前記第５のＮチャネル型ＭＯＳ
    トランジスタは接地され、 前記第６のＮチャネル型ＭＯＳトランジスタは、ソース
    に信号反転回路への入力信号が供給され、ゲートが前記
    第６のＰチャネル型ＭＯＳトランジスタと第５のＮチャ
    ネル型ＭＯＳトランジスタとの接続点に接続され、ドレ
    インが第１のＮチャネル型ＭＯＳスイッチ素子のドレイ
    ンに接続され、 前記第１のＮチャネル型ＭＯＳスイッチ素子は、ゲート
    にレベルシフタの出力が供給されることを特徴とする請
    求項１２記載の電圧レベル変換回路。
20. 【請求項２０】 電荷供給回路は第７のＮチャネル型Ｍ
    ＯＳトランジスタより成り、 前記第７のＮチャネル型ＭＯＳトランジスタは、ソース
    及びゲートに信号反転回路への入力信号が供給され、ド
    レインが第１のＮチャネル型ＭＯＳスイッチ素子のドレ
    インに接続され、 前記第１のＮチャネル型ＭＯＳスイッチ素子は、ゲート
    にレベルシフタの出力が供給されることを特徴とする請
    求項１２又は請求項１７記載の電圧レベル変換回路。
21. 【請求項２１】 直列に接続された複数個の電圧レベル
    変換部を備えた電圧レベル変換回路であって、 前記各電圧レベル変換部は、所定電位の信号を入力し、
    この入力信号の電位よりも高い電位の信号を出力するも
    のであり、 最初段の電圧レベル変換部は外部信号を入力信号とし、
    最初段の電圧レベル変換回路以外の電圧レベル変換部
    は、前段に位置する電圧レベル変換部の出力信号を入力
    信号とし、 前記各電圧レベル変換部は、自己の出力信号の電圧源と
    なる電源源を有し、これ等の電圧源は、後段に位置する
    ものほど高い電位を発生することを特徴とする電圧レベ
    ル変換回路。
22. 【請求項２２】 最初段の電圧レベル変換部以外の電圧
    レベル変換部は、各々論理回路を有し、 前記複数個の論理回路は、直列接続され、且つ、各々、
    最初段の電圧レベル変換部への入力信号の電位を発生す
    る電圧源を電圧源とし、 最初段の論理回路は最初段の電圧レベル変換部への入力
    信号を入力信号とし、 前記最初段の論理回路以外の論理回路は、前段に位置す
    る論理回路の出力信号を入力信号とし、 前記最初段の電圧レベル変換部以外の電圧レベル変換部
    は、各々、 自己の論理回路の出力信号を受けて、自己の出力信号の
    電位を早期に確定する電位確定回路を備えることを特徴
    とする請求項２１記載の電圧レベル変換回路。
23. 【請求項２３】 論理回路は、入力信号を反転する否定
    回路より成ることを特徴とする請求項２２記載の電圧レ
    ベル変換回路。
24. 【請求項２４】 レベルシフタの出力信号の否定信号を
    生成する否定回路を備え、 前記否定回路は、 信号反転回路への入力信号の電圧源の電位以上の電位の
    第２の電圧源、及びこの第２の電圧源の電位よりも高い
    電位の第３の電圧源を電圧源とし、 レベルシフタの出力信号がＨレベルのとき前記第３の電
    圧源を電圧源とする信号を出力し、前記レベルシフタの
    出力信号がＬレベルのとき前記第２の電圧源を電圧源と
    する信号を出力することを特徴とする請求項１３記載の
    電圧レベル変換回路。
25. 【請求項２５】 所定振幅の信号を入力し、この入力信
    号の振幅よりも大きい振幅の信号を出力する電圧レベル
    変換回路であって、 第１のＮチャネル型ＭＯＳスイッチ素子及び第１のＰチ
    ャネル型ＭＯＳスイッチ素子と、 第１及び第２のＮチャネル型ＭＯＳトランジスタ及び第
    １及び第２のＰチャネル型ＭＯＳトランジスタと、 前記入力信号の電圧源となる第１及び第２の電圧源と、
    前記出力信号の電圧源となる第３及び第４の電圧源とを
    備え、 前記第１のＮチャネル型ＭＯＳスイッチ素子は、前記第
    ２のＰチャネル型ＭＯＳトランジスタのゲートに接続さ
    れ、このゲートに前記入力信号の電位に応じて前記第１
    の電圧源の電位を供給し又はその供給を遮断し、 前記第１のＰチャネル型ＭＯＳスイッチ素子は、前記第
    ２のＮチャネル型ＭＯＳトランジスタのゲートに接続さ
    れ、このゲートに前記入力信号の電位に応じて前記第２
    の電圧源の電位を供給し又はその供給を遮断し、 前記第２のＰチャネル型ＭＯＳトランジスタのドレイン
    と前記第２のＰチャネル型ＭＯＳトランジスタのゲート
    とが接続され、 前記第１のＮチャネル型ＭＯＳトランジスタのドレイン
    と前記第２のＮチャネル型ＭＯＳトランジスタのゲート
    とが接続され、 前記第１及び第２のＰチャネル型ＭＯＳトランジスタの
    ソースが前記第３の電圧源に接続され、 前記第１及び第２のＮチャネル型ＭＯＳトランジスタの
    ソースが前記第４の電圧源に接続され、 前記第１のＰチャネル型ＭＯＳトランジスタのゲートと
    前記第２のＰチャネル型ＭＯＳトランジスタのドレイン
    と前記第１のＮチャネル型ＭＯＳトランジスタのゲート
    と前記第２のＮチャネル型ＭＯＳトランジスタのドレイ
    ンとが共通して接続され、 上記共通接続点の電位を前記出力信号とすることを特徴
    とする電圧レベル変換回路。
26. 【請求項２６】 入力信号を反転する否定回路を有し、 第１のＮチャネル型ＭＯＳスイッチ素子及び第１のＰチ
    ャネル型ＭＯＳスイッチ素子は、その各ソースに前記否
    定回路の出力信号が入力され、 前記第１のＮチャネル型ＭＯＳスイッチ素子は、ゲート
    が入力信号の第２の電圧源に接続され、ドレインが第２
    のＰチャネル型ＭＯＳトランジスタのゲートに接続さ
    れ、 前記第１のＰチャネル型ＭＯＳスイッチ素子は、ゲート
    が入力信号の第１の電圧源に接続され、ドレインが第２
    のＮチャネル型ＭＯＳトランジスタのゲートに接続され
    ることを特徴とする請求項２５記載の電圧レベル変換回
    路。
27. 【請求項２７】 更に、第１及び第２の早期カットオフ
    回路を備え、 前記第１の早期カットオフ回路は、出力信号の第３の電
    圧源と第２のＰチャネル型ＭＯＳトランジスタのソース
    との間、前記第２のＰチャネル型ＭＯＳトランジスタの
    ドレインと第１のＰチャネル型ＭＯＳトランジスタのゲ
    ートとの間、前記出力信号の第３の電圧源と前記第１の
    Ｐチャネル型ＭＯＳトランジスタのソースとの間、前記
    第１のＰチャネル型ＭＯＳトランジスタのドレインと前
    記第２のＰチャネル型ＭＯＳトランジスタのゲートとの
    間の何れかに配置され、入力信号がＬレベルからＨレベ
    ルに遷移する時に前記第２のＰチャネル型ＭＯＳトラン
    ジスタのオフタイミングよりも早期にオフし、 前記第２の早期カットオフ回路は、出力信号の第４の電
    圧源と第２のＮチャネル型ＭＯＳトランジスタのソース
    との間、前記第２のＮチャネル型ＭＯＳトランジスタの
    ドレインと第１のＮチャネル型ＭＯＳトランジスタのゲ
    ートとの間、前記出力信号の第４の電圧源と前記第１の
    Ｎチャネル型ＭＯＳトランジスタのソースとの間、前記
    第１のＮチャネル型ＭＯＳトランジスタのドレインと前
    記第２のＮチャネル型ＭＯＳトランジスタのゲートとの
    間の何れかに配置され、 入力信号がＬレベルからＨレベルに遷移する時に前記第
    ２のＮチャネル型ＭＯＳトランジスタのオフタイミング
    よりも早期にオフすることを特徴とする請求項２５記載
    の電圧レベル変換回路。
28. 【請求項２８】 第１の早期カットオフ回路は、第３の
    Ｐチャネル型トランジスタより成り、この第３のＰチャ
    ネル型トランジスタは、ゲートに電圧レベル変換回路の
    入力信号が入力されることを特徴とする請求項２７記載
    の電圧レベル変換回路。
29. 【請求項２９】 第２の早期カットオフ回路は、第３の
    Ｎチャネル型トランジスタより成り、この第３のＰチャ
    ネル型トランジスタは、ゲートに電圧レベル変換回路の
    入力信号が入力されることを特徴とする請求項２７記載
    の電圧レベル変換回路。