KR100218506B1

KR100218506B1 - 액정 표시 장치용 레벨 시프트 회로

Info

Publication number: KR100218506B1
Application number: KR1019960065786A
Authority: KR
Inventors: 문승환
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-12-14
Filing date: 1996-12-14
Publication date: 1999-09-01
Anticipated expiration: 2016-12-14
Also published as: US6049228A; KR19980047305A

Abstract

이 발명은 2종류의 전압을 사용하는 액정 표시 장치(LCD : Liquid Crystal Display)에 적합한 레벨 시프트 회로(level shift circuit)에 관한 것으로서,

게이트 전압 발생수단은 전하 펌핑을 이용하여 제1피모스 트랜지스터가 제1엔모스 트랜지스터와 동시에 턴온되지 않도록 게이트 전압을 생성하며, 상기 생성된 게이트 전압에 따라 상기 제1피모스 트랜지스터가 스위칭한다. 이로 인해, 이 발명의 레벨 시프트 회로에서는 상기 제1엔모스 및 제1피모스 트랜지스터의 스위칭에 의해 상태가 변화가 있을때에만 순간적으로 전류가 흐를 뿐 그 외에는 출력신호를 생성하기 위하여, 별도의 전류 경로가 형성되지 않는다.

따라서, 이 발명의 레벨 시프트 회로는 출력신호를 생성할 때 별도의 전류경로가 형성되지 않으므로, 종래에 비해 훨씬 적은 파워 소비를 실현할 수 있다.

Description

액정 표시 장치용 레벨 시프트 회로

이 발명은 액정 표시 장치용 레벨 시프트 회로(level shift circuit)에 관한 것으로서, 더욱 상세하게 말하자면 2종류의 전압을 사용하는 액정 표시 장치에 적합한 레벨 시프트 회로에 관한 것이다.

일반적으로, 액정 표시 장치의 구동부는 디지탈 파트와 아날로그 파트로 구성된다. 상기 디지탈 파트는 퍼스널 컴퓨터와 그래픽 제어기로부터 제공되는 색신호의 데이타를 처리하며, 상기 아날로그 파트는 상기 색신호의 데이타에 따라 각 화소의 계조에 대응하는 계조 전압을 선택하여 액정 패널에 인가한다. 상기 색신호의 데이타는 그라운드와 5V 사이를 스윙하는 구형파이다. 통상적인 TN(Twisted Nematic) 모드의 액정 표시 장치에서는 4내지 5V의 전압내에서 화소의 계조 표시가 이루어지므로, 상기 계조 전압은 4내지 5V의 전압을 분배하여 만들어진 다수의 전압이다. 따라서, 위와 같은 액정 표시 장치는 5V의 단일 전원만으로도 충분히 동작하므로, 전원 공급 장치는 5V의 전압을 제공하기 위한 회로로 구성되어 있다.

그런데, 액정 표시 장치의 해상도가 증가함에 따라, 동일한 시간에 더 많은 화소를 표시하기 위하여 색신호 데이타의 주파수가 필연적으로 증가하게 되었다. 특히, 상기한 색신호 데이타의 주파수 증가는 상기 디지탈 파트에서의 전자기 장애(EMI : electromagnetic interface) 문제를 야기시킨다. 이러한 문제를 해결하기 위하여, 상기 디지탈 파트로서 3.3V를 사용하는 로직이 개발되었다. 이 경우에는 액정 표시 장치의 전원장치가 아날로그 파트를 위한 5V와 디지탈 파트를 위한 3.3V를 제공한다. 상기 아날로그 파트를 위한 5V 전원은 액정의 물리적 성질에 의해 결정되기 때문에 이를 감소시키는 것은 매우 어렵다. 도1에는 3.3V와 5V의 2종류 전압을 공급하는 전원회로가 도시되어 있다.

도1을 참조하면, 공급 전압(Vcc)과 그라운드 사이에 저항(R_L)이 연결되고, 상기 공급 전압(Vcc)과 저항(R_L) 사이의 접점에는 DC/DC 변환기가 연결된다. 상기 공급 전압(Vcc)은 파워 스위치 온 상태에서 시스템에 제공되는 3.3V이며, 디지탈 파트 전압(Vd, 이하, 디지탈 전압이라 한다.)으로서 출력된다. 상기 DC/DC 변환기는 3.3V의 공급 전압(Vcc)을 입력받아 5V의 전압을 생성하며, 상기 생성된 5V를 아날로그 파트 전압(Va, 이하, 아날로그 전압이라 한다.)으로서 출력한다.

상기와 같은 전원회로가 사용되는 액정 표시 장치에서는 전압레벨 시프트하기 위한 회로가 필요하다. 예를 들어, 3.3V의 전압 레벨을 가지는 신호를 이용하여 액정 패널에 인가하기 위한 5V의 전압으로 변환하는 경우가 있다. 구체적으로, 그라운드와 3.3V 사이를 스윙하는 반전 신호(Reverse signal)를 이용하여 그라운드와 5V 사이를 스윙하는 공통전극 전압(Vcom)이 생성된다. 도2a에는 이러한 직류 레벨 시프팅을 위한 회로가 도시되어 있으며, 도2b는 상기 도2a에 도시된 회로의 입력신호 및 출력신호의 파형도이다.

도2a를 참조하면, 종래의 레벨 시프트 회로는 씨모스(CMOS : Complementary Metal Oxide Semiconductor) 인버터 회로로 구성된다. 피모스(PMOS : p-type Metal Oxide Semiconductor) 트랜지스터(M1)의 드레인과 엔모스(NMOS : n-type Metal Oxide Semiconductor) 트랜지스터(M2)의 드레인은 서로 연결되며, 각 트랜지스터(M1, M2)의 게이트도 서로 연결된다. 상기 피모스 트랜지스터(M1)의 소스에는 아날로그 전압(Va)이 인가되며, 상기 엔모스 트랜지스터(M2)의 소스는 접지된다. 디지탈 전압(Vd)과 그라운드 사이를 스윙하는 입력신호(IN)는 상기 두 트랜지스터(M1, M2)의 공통 게이트에 인가된다. 출력신호(OUT)는 두 트랜지스터(M1, M2)의 공통 드레인에서 얻어진다.

일반적으로, 상기 피모스 트랜지스터(M1)의 문턱전압(threshold voltage)(Vthp)은 음(negetive)의 값이며, 상기 엔모스 트랜지스터(M2)의 문턱전압(Vthn)은 양(positive)의 값이다. 그리고, 아날로그 전압(Va)이 디지탈 전압(Vd)보다 크다. 상기 각 전압은 아래의 수학식을 만족시키는 것으로 가정한다.

Vthp 0 Vthn Vd Va

트랜지스터의 통상적인 성질에 따르면, 피모스 트랜지스터(M1)는 게이트-소스 전압이 그의 문턱전압보다 작을 경우에 턴온되며, 엔모스 트랜지스터(M2)는 게이트-소스 전압이 그의 문턱전압보다 클 경우에 턴온된다.

입력신호(IN)가 그라운드일 경우, 피모스 트랜지스터(M1)의 게이트-소스 전압은 문턱전압(Vthp)보다 더 작으므로, 상기 피모스 트랜지스터(M1)는 턴온된다. 이와 동시에, 엔모스 트랜지스터(M2)의 게이트 소스 전압은 0이므로, 상기 엔모스 트랜지스터(M2)는 턴오프된다. 따라서, 도2b에 도시된 바와 같이, 입력신호(IN)가 그라운드일 경우에는 출력신호가 아날로그 전압(Va) 레벨을 유지한다.

입력신호(IN)가 디지탈 전압(Vd)일 때에는 엔모스 트랜지스터(M2)의 게이트-소스 전압이 문턱전압(Vthn)보다 크므로, 상기 엔모스 트랜지스터(M2)가 턴온된다. 따라서, 이 경우에는 출력신호(OUT)가 그라운드 레벨을 유지한다. 그러나, 상기 피모스 트랜지스터(M1)의 게이트-소스 전압, Vd-Va,이 문턱전압(Vthp)보다 작으면, 피모스 트랜지스터(M1)가 턴온되며, 이로 인해 아날로그 전압(Va)-피모스 트랜지스터(M1)-엔모스 트랜지스터(M2)-그라운드로 구성되는 전류 경로가 형성된다. 상기 전류 경로는 액정 표시 장치의 전력 소비를 상승시키는 결과를 가져온다.

그러므로, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 두 종류의 전원을 사용하는 액정 표시 장치에서 별도의 전력소비를 일으키지 않는 레벨 시프트 회로를 제공하는 데 있다.

도1은 액정표시장치에 사용되는 일반적인 전원회로이고.

도2a는 상기 도1의 전원회로를 위한 종래의 레벨 시프트 회로이고, 도2b는 상기 도2a에 도시된 회로의 입력신호와 출력신호의 파형도이고,

도3은 이 발명의 실시예에 따른 레벨 시프트 회로이고,

도4는 상기 도3에 도시된 회로의 주요부 신호의 파형도이다.

상기한 목적을 달성하기 위하여, 이 발명에 따른 레벨 시프트 회로는,

제1전압과 그라운드 사이를 스윙하는 입력신호를 반전시키며, 상기 반전된 신호는 상기 제1전압과 그라운드 사이를 스윙하는 반전기;

상기 반전된 신호가 제1전압일 때 턴온되며, 턴온 상태에서 그라운드 레벨을 출력신호로서 제공하는 제1엔모스 트랜지스터;

게이트 전압에 따라 턴온 또는 턴오프되며, 턴온 상태에서 제2전압을 출력신호로서 제공하는 제1피모스 트랜지스터; 및

상기 반전된 신호가 그라운드 레벨일 때에는 상기 반전된 신호와 제2전압으로부터 턴온 전압을 생성하여 상기 제1피모스 트랜지스터의 게이트에 인가하며, 상기 반전된 신호가 제1전압일 때에는 상기 반전된 신호와 제2전압으로부터 턴오프 전압을 생성하여 상기 제1피모스 트랜지스터에 인가하는 게이트 전압 발생수단을 포함한다.

상기한 이 발명의 레벨 시프트 회로에서는 상기 제1엔모스 및 제1피모스 트랜지스터가 스위칭에 의해 상태가 변화할때에만 순간적으로 전류가 흐른다. 그외에는 출력신호를 생성하기 위하여, 별도의 전류 경로가 형성되지 않는다. 이것은 상기 제1피모스 및 엔모스 트랜지스터 중 오직 하나만이 턴온되며, 상기 두 트랜지스터가 동시에 턴온되지 않기 때문이다. 그리고, 상기 게이트 전압 발생수단은 상기 제1피모스 트랜지스터가 상기 제1엔모스 트랜지스터와 동시에 턴온되지 않도록 게이트 전압을 생성하여 상기 제1피모스 트랜지스터에 인가한다. 또한, 상기 게이트 전압 발생수단은 전하펌핑(charge pumping)을 이용하여 상기 반전된 신호와 제2전압으로부터 게이트 온 또는 오프 전압을 생성한다.

상술한 바와 같이, 이 발명의 레벨 시프트 회로는 출력신호를 생성할 때 별도의 전류경로가 형성되지 않으므로, 종래에 비해 훨씬 적은 파워 소비를 실현할 수 있다.

상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.

도3은 이 발명의 실시예에 따른 레벨 시프트 회로이고,

도4는 상기 도3에 도시된 회로의 주요부 신호의 파형도이다.

도3을 참조하면, 이 발명의 실시예에 따른 레벨 시프트 회로는, 두 개의 피모스 트랜지스터(M3, M5), 두 개의 엔모스 트랜지스터(M4, M6), 저항(R1), 커패시터(C1) 및 다이오드(D1)로 구성된다.

피모스 트랜지스터(M3)와 엔모스 트랜지스터(M4)의 각 게이트는 서로 연결되며, 각 드레인도 서로 연결된다. 상기 피모스 트랜지스터(M3)의 소스에는 디지탈 전압(Vd)이 인가되며, 상기 엔모스 트랜지스터(M4)의 소스는 접지된다. 상기 두 트랜지스터(M3, M4)의 공통 게이트에는 입력신호(IN)가 인가된다.

피모스 트랜지스터(M5)와 엔모스 트랜지스터(M6)의 각 드레인은 서로 연결되며, 상기 공통 드레인으로부터 출력신호(OUT)가 얻어진다. 상기 피모스 트랜지스터(M5)의 소스에는 아날로그 전압(Va)이 인가되며, 상기 엔모스 트랜지스터(M6)의 소스는 접지된다. 상기 엔모스 트랜지스터(M6)의 게이트는 상기 두 트랜지스터(M3, M4)의 공통 드레인에 연결된다. 상기 두 트랜지스터(M5, M6)의 게이트 사이에는 커패시터(C1)가 연결된다. 상기 트랜지스터(M5)의 소스와 게이트 사이에는 저항(R1) 및 다이오드(D1)가 병렬로 연결되며, 특히 상기 다이오드(D1)의 캐소드(cathod)가 상기 트랜지스터(M5)의 소스에 연결된다.

여기서, 상기 피모스 트랜지스터(M3, M5)의 문턱전압을 Vthp, 엔모스 트랜지스터(M4, M6)의 문턱전압을 Vthn이라 할 때, 상기 전압들은 다음의 관계식을 만족하는 것으로 가정된다.

Vthp 0 Vthn Vd Va 이고, pVthp p Vd Va

도4에 도시된 바와 같이, 입력신호(IN)는 디지탈 전압(Vd)과 그라운드 사이를 스윙하는 구형파이다. 입력신호(IN)가 그라운드 레벨일 경우에는, 상기 가정에 의해 피모스 트랜지스터의 게이트-소스 전압, -Vd,이 문턱전압(Vthp)보다 작으므로, 피모스 트랜지스터(M3)가 턴온되며, 공통 드레인 노드(N1)의 전압(V_N1)은 디지탈 전압(Vd)이 된다. 입력신호(IN)가 디지탈 전압(Vd)일 경우에는 엔모스 트랜지스터(M4)가 턴온되며, 공통 드레인 노드(N1)의 전압(V_N1)은 그라운드가 된다.

상기 노드 전압(V_N1)이 디지탈 전압(Vd) 일 경우, 엔모스 트랜지스터(M6)는 턴온된다. 상기 저항(R1)을 통해 전류가 흐르지 않으므로 노드 전압(V_N2)은 아날로그 전압(Va)이 되고, 이로 인해 피모스 트랜지스터(M5)는 턴오프된다. 따라서, 출력신호(OUT)는 그라운드 레벨이 된다. 여기서, 상기 커패시터(C1)의 양단에는 상기 두 노드 전압(V_N1, V_N2)의 차이, Va-Vd,에 해당하는 전압이 유지된다.

상기 노드 전압(V_N1)이 그라운드로 떨어질 때, 그라운드 레벨의 노드 전압(V_N1)에 의해 엔모스 트랜지스터(M6)는 턴오프된다. 또한, 상기 노드 전압(V_N1)이 그라운드로 떨어지는 순간, 상기 노드 전압(V_N2)은 직전의 커패시터(C1) 양단 전압인 Va-Vd가 되며, 시간이 지남에 따라 아날로그 전압(Va)에 의한 커패시터(C1)의 충전으로 인해 서서히 증가한다. 상기 커패시터(C1)의 충전 경로는 아날로그 전압(Va)-저항(R1)-커패시터(C1)-엔모스 트랜지스터(M4)-그라운드로 구성된다. 상기 커패시터(C1)에 충전되는 전압을 Vk라고 하고, 입력신호(IN)의 반주기를 T라고 할 때, 상기 Vk는 아래의 수학식으로 표현된다.

[수학식 1]

Vk = Va S {1-EXP(-T/R1C1)}

따라서, 노드 전압(V_N1)이 그라운드인 구간에서 상기 노드 전압(V_N2)은 (Va-Vd)에서 (Va-Vd+Vk)까지 상승한다. 이 구간에서는 상기 트랜지스터(M5)가 턴온되어야 레벨-업된 출력신호(OUT)가 얻어질 수 있다. 상기 트랜지스터(M5)가 턴온되기 위해서는 트랜지스터(M5)의 게이트-소스 전압이 그의 문턱전압보다 작아야 한다. 상기 게이트-소스 전압은 (V_N2-Va)이므로, (Va-Vd+Vk-Va) Vthp가 만족되어야 한다. 따라서, 아래의 수학식이 얻어진다.

[수학식 2]

-Vd + Vk Vthp

상기 수학식 2에 상기 수학식 1의 Vk를 대입하면 아래의 수학식이 얻어진다.

[수학식 3]

따라서, 상기 수학식 3을 만족하도록 저항(R1)과 커패시터(C1)의 소자값이 선택되면, 노드 전압(V_N1)이 그라운드인 구간에서 트랜지스터(M5)가 턴온될 수 있다. 상기 트랜지스터(M5)의 턴온에 의해 출력신호(OUT)는 아날로그 전압(Va) 레벨을 유지한다.

이 상태에서 상기 노드 전압(V_N1)이 다시 디지탈 전압(Vd) 레벨로 상승하면, 상기 노드 전압(V_N2)은 상기 노드 전압(V_N1)에 커패시터(C1)의 충전 전압(Vk)이 된다. 도4에 도시된 바와 같이, 상기 노드 전압(V_N2)이 아날로그 전압(Va)보다 클 경우에는 상기 다이오드(D1)가 턴온되어 노드 전압(V_N2)은 곧 아날로그 전압(Va)레벨로 안정된다. 이미 설명된 바와 같이, 이 구간에서는 트랜지스터(M6)만 턴온되므로, 그라운드 레벨의 출력신호(OUT)가 얻어진다.

상기 레벨 시프트 회로에서는 출력신호(OUT)를 생성하기 위하여, 트랜지스터(M3, M4, M5, M6)가 스위칭 동작만 수행할 뿐 전류 경로를 형성하지 않는다. 따라서, 이 발명에 따른 레벨 시프트 회로는 출력신호를 생성할 때 별도의 전류 소비를 야기시키지 않는다.

이 발명에 따른 레벨 시프트 회로는 2종류의 전원이 사용되는 액정 표시 장치에서 별도의 전력 소비 없이 전압 레벨을 시프트시킬 수 있다. 따라서, 이 발명에 따른 레벨 시프트 회로는 액정 표시 장치의 저소비전력을 구현하는 데 일조할 수 있다.

비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims

제1전압과 그라운드 사이를 스윙하는 입력신호를 반전시키며, 상기 반전된 신호는 상기 제1전압과 그라운드 사이를 스윙하는 반전기;

상기 반전된 신호에 따라 턴 온 또는 턴 오프되며, 턴 온 상태에서 그라운드 레벨을 출력신호로서 제공하는 제1엔모스 트랜지스터;

게이트 전압에 따라 턴 온 또는 턴 오프되며, 턴 온 상태에서 제2전압을 출력신호로서 제공하는 제1피모스 트랜지스터; 및

상기 제1모피모스 트랜지스터와 상기 제1엔모스 트랜지스터의 각 게이트 사이에 연결되는 커패시터, 상기 제1피모스 트랜지스터의 소스와 게이트 사이에 연결되는 저항과, 상기 제1피모스 트랜지스터의 게이트와 소스 사이에 연결되는 아이오드를 포함하여, 상기 반전된 신호가 그라운드 레벨일 때에는 턴 온 전압을 생성하여 상기 제1피모스 트랜지스터에 게이트 전압으로서 출력하며, 상기 반전된 신호가 제1전압일 때에는 턴 오프 전압을 생성하여 상기 제1피모스 트랜지스터에 게이트 전압으로서 출력하는 게이트 전압 발생수단을 포함하는,

레벨 시프트 회로.
제1항에 있어서, 상기한 제1피모스 트랜지스터 및 제1엔모스 트랜지스터 각각은 게이트, 소스 및 드레인을 가지며, 상기 두 트랜지스터의 드레인은 서로 연결되며, 상기 제1피모스 트랜지스터의 소스에는 제2전압이 인가되고, 상기 제1엔모스 트랜지스터의 소스는 접지되며, 상기 반전된 신호는 상기 제1엔모스 트랜지스터의 게이트에 인가되는,

레벨 시프트 회로.
제1항에 있어서, 상기한 커패시터와 저항의 소자값을 각각 R, C라고 할 때, 상기 각 소자값은 아래의 수식으로 결정되는,

레벨 시프트 회로.

R1C1

(여기서, T는 입력신호의 반주기, Vthp는 상기 제1피모스 트랜지스터의 문턱전압, Vd는 제1전압, Va는 제2전압)
제1항에 있어서, 상기한 반전기는

게이트, 소스 및 드레인을 가지며, 소스에는 제1전압이 인가되는 제2피모스 트랜지스터; 및

게이트, 소스 및 드레인을 가지며, 상기 게이트는 상기 제2피모스 트랜지스터의 게이트와 연결되고, 상기 드레인은 상기 제2피모스 트랜지스터의 드레인과 연결되며, 소스는 접지되는 제2엔모스 트랜지스터로 구성되며,

상기 공통 게이트에는 상기 입력신호가 인가되며, 상기 공통 드레인 전압은 반전된 신호로서 출력되는,

레벨 시프트 회로.