JPH0712144B2 - マイクロ波アナログ分周器 - Google Patents
マイクロ波アナログ分周器Info
- Publication number
- JPH0712144B2 JPH0712144B2 JP59110166A JP11016684A JPH0712144B2 JP H0712144 B2 JPH0712144 B2 JP H0712144B2 JP 59110166 A JP59110166 A JP 59110166A JP 11016684 A JP11016684 A JP 11016684A JP H0712144 B2 JPH0712144 B2 JP H0712144B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- dual
- frequency
- fet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロ波アナログ分周器に関するものであ
る。
る。
マイクロ波通信装置、レーダ装置、測定装置等において
は周波数安定度の良い局部発振器が必要である。特に近
年直接衛星放送実用化に伴つて、この種の安定化発振器
の需要が急激に増大している。このため、量産に適した
構成の安定化発振器の研究開発が各所で活発に行なわれ
ている。モノシリツクIC構成によれば量産低価格化が可
能であるが、モノシリツクIC構成で局部発振周波数を安
定させるには、局部発振周波数を分周して安定な周波数
と位相比較した結果とを局部発振器にフイードバツクす
る方法が最も適していると考えられる。この方法を実現
するには局部発振周波数（マイクロ波帯）で動作する分
周器が必要となる。従来は、このためにアナログ分周器
が用いられていたが分周帯域が狭いのが欠点であつた。
は周波数安定度の良い局部発振器が必要である。特に近
年直接衛星放送実用化に伴つて、この種の安定化発振器
の需要が急激に増大している。このため、量産に適した
構成の安定化発振器の研究開発が各所で活発に行なわれ
ている。モノシリツクIC構成によれば量産低価格化が可
能であるが、モノシリツクIC構成で局部発振周波数を安
定させるには、局部発振周波数を分周して安定な周波数
と位相比較した結果とを局部発振器にフイードバツクす
る方法が最も適していると考えられる。この方法を実現
するには局部発振周波数（マイクロ波帯）で動作する分
周器が必要となる。従来は、このためにアナログ分周器
が用いられていたが分周帯域が狭いのが欠点であつた。
第１図は従来用いられているアナログ分周器の構成図で
ある。図において、５は周波数の被分周信号が入力さ
れる端子、１はミキサ、２は/2以下の信号を通すフイ
ルタ、３は/2の信号を増幅する増幅器、４は/2の分
周信号の出力端子、６は帰還回路である。この構成によ
れば帰還ループ内に/2の信号が現われる。
ある。図において、５は周波数の被分周信号が入力さ
れる端子、１はミキサ、２は/2以下の信号を通すフイ
ルタ、３は/2の信号を増幅する増幅器、４は/2の分
周信号の出力端子、６は帰還回路である。この構成によ
れば帰還ループ内に/2の信号が現われる。
このような従来のアナログ分周器では、帰還ループに
/2の発振回路が構成されているが、発振が可能となるた
めにはミキサ１、フイルタ２、増幅器３、帰還回路６を
含めた位相遅れが/2での発振条件を満足していなけれ
ばならない。このため発振条件を満足する周波数範囲は
せまく、比帯域で高々20％程度にすぎなかつた。
/2の発振回路が構成されているが、発振が可能となるた
めにはミキサ１、フイルタ２、増幅器３、帰還回路６を
含めた位相遅れが/2での発振条件を満足していなけれ
ばならない。このため発振条件を満足する周波数範囲は
せまく、比帯域で高々20％程度にすぎなかつた。
ここで比帯域は被分周信号の周波数をf1、分周信号の周
波数をf2、とするとき、次の式で定義される。
波数をf2、とするとき、次の式で定義される。
比帯域＝（f1−f2）／［（f1＋f2）/2］ 〔発明の目的〕 本発明の目的は分周帯域が狭いという従来のアナログ分
周器の欠点を解消し、帯域の広いマイクロ波アナログ分
周器を提供することにある。
周器の欠点を解消し、帯域の広いマイクロ波アナログ分
周器を提供することにある。
本発明は、ソース接地された第１のデュアルゲートFET
のドレイン電極に並列に一端が接地された抵抗回路を設
け、該ドレイン電極をドレイン接地された第２のデュア
ルゲートFETの第２ゲート電極に交流的に接続し、第２
のデュアルゲートFETのソース電極に一端が接地された
抵抗回路を設け出力を取りだすとともに、第２のデュア
ルゲートFETのソース電極を第１のデュアルゲートFETの
第１ゲートに接続して抵抗帰還回路を構成し、第１のデ
ュアルゲートFETの第２ゲートおよび第２のデュアルゲ
ートFETの第１ゲートに互いに位相の異なった被分周信
号を入力する端子を設けたことを特徴とするマイクロ波
アナログ分周器である。
のドレイン電極に並列に一端が接地された抵抗回路を設
け、該ドレイン電極をドレイン接地された第２のデュア
ルゲートFETの第２ゲート電極に交流的に接続し、第２
のデュアルゲートFETのソース電極に一端が接地された
抵抗回路を設け出力を取りだすとともに、第２のデュア
ルゲートFETのソース電極を第１のデュアルゲートFETの
第１ゲートに接続して抵抗帰還回路を構成し、第１のデ
ュアルゲートFETの第２ゲートおよび第２のデュアルゲ
ートFETの第１ゲートに互いに位相の異なった被分周信
号を入力する端子を設けたことを特徴とするマイクロ波
アナログ分周器である。
以下に本発明の実施例を図によつて説明する。第２図は
本発明の一実施例を示すマイクロ波アナログ分周器の高
周波等価回路である。第２図において、ソース電極13が
接地された第１のデュアルゲートFET11のドレイン電極1
2には並列抵抗17が備えられ、前記ドレイン電極12は、
ドレイン電極21が接地された第２のデュアルゲートFET1
8の第２ゲート電極20に接続されている。第２のデュア
ルゲートFET18のソース電極22には直列に他端が接地さ
れた抵抗23が備えられ、該ソース電極22と、前記第１の
デュアルゲートFET11の第１ゲート電極14との間は抵抗2
4で結ばれている。16および25は位相の異なつた被分周
信号を入力する端子で、端子16は第２ゲート電極15に接
続され、端子25は第１ゲート電極19に接続されている。
本発明の一実施例を示すマイクロ波アナログ分周器の高
周波等価回路である。第２図において、ソース電極13が
接地された第１のデュアルゲートFET11のドレイン電極1
2には並列抵抗17が備えられ、前記ドレイン電極12は、
ドレイン電極21が接地された第２のデュアルゲートFET1
8の第２ゲート電極20に接続されている。第２のデュア
ルゲートFET18のソース電極22には直列に他端が接地さ
れた抵抗23が備えられ、該ソース電極22と、前記第１の
デュアルゲートFET11の第１ゲート電極14との間は抵抗2
4で結ばれている。16および25は位相の異なつた被分周
信号を入力する端子で、端子16は第２ゲート電極15に接
続され、端子25は第１ゲート電極19に接続されている。
分周信号の出力は第２のデュアルゲートFET18のソース
電極22から取り出す。
電極22から取り出す。
ここで本発明を第５図を用いて説明する。第２図のデュ
アルゲートFETは第５図（ａ）に示すように、２個のシ
ングルゲートFETが縦積みになったものと等価である。
従って分解して記述すると第５図（ｂ）のようになる。
ゲート16と25（本発明の第１のデュアルゲートFETの第
２ゲートと第２のデュアルゲートの第１ゲート）がトラ
ンスファゲートであり、ゲート14（第１のデュアルゲー
トFETの第１のゲート）はインバータ入力端子、ゲート2
0（第２のデュアルゲートFETの第２のゲート）はバッフ
ァ入力端子である。この図においてデュアルゲートFET2
に注目すると、バッファ増幅器はゲート20を有するシン
グルゲートFETと負荷抵抗23により構成されるが、トラ
ンスファゲートを構成するゲート25を有するシングルゲ
ートFETがバッファ増幅器の内部に構成されていること
になる。
アルゲートFETは第５図（ａ）に示すように、２個のシ
ングルゲートFETが縦積みになったものと等価である。
従って分解して記述すると第５図（ｂ）のようになる。
ゲート16と25（本発明の第１のデュアルゲートFETの第
２ゲートと第２のデュアルゲートの第１ゲート）がトラ
ンスファゲートであり、ゲート14（第１のデュアルゲー
トFETの第１のゲート）はインバータ入力端子、ゲート2
0（第２のデュアルゲートFETの第２のゲート）はバッフ
ァ入力端子である。この図においてデュアルゲートFET2
に注目すると、バッファ増幅器はゲート20を有するシン
グルゲートFETと負荷抵抗23により構成されるが、トラ
ンスファゲートを構成するゲート25を有するシングルゲ
ートFETがバッファ増幅器の内部に構成されていること
になる。
第２図に戻り本発明の動作を説明する。
ここで第１のデュアルゲートFET11の第１ゲート電極14
に正相の信号が表われたとすると、ドレイン電極12には
逆相が現われ、第２のデュアルゲートFET21のソース電
極22には同じく逆相が現われ、この逆相が第１ゲート電
極14に帰還される。第４図は入力電圧v1と出力電圧v2の
関係を説明するための図である。第５図と対応させると
v1、v2はそれぞれ端子14とアースとの電圧及び端子20と
アースとの電圧を示す。gmはデュアルゲートFET1の第１
ゲートが有する相互コンダクタンス、ｊは虚数単位であ
る。このとき、 v2/v1＝−gmR/（１＋ｊωRC） となり、ωが1/RCに比べて十分小さいときはv2/v1＝−g
mRとなり出力側は逆相が保てる。ωが大きくなり、遮断
周波数ωRC＝１となるとv2/v1＝−gm/（１＋ｊ）となり
出力は完全な逆相からはずれる。もし帰還回路の利得が
１より大きければこの回路は発振する。ゲート長が1.0
μｍ〜0.5μｍ程度のGaAsデュアルゲートFETを用いると
6GHz程度までは、ソース接地回路では、出力側には入力
のほぼ逆相の信号が表われ、ドレイン接地回路では出力
側に入力とほぼ同相の信号が表われ、かつ利得もソース
接地の場合5dB程度、ドレイン接地の場合0dB程度とれる
ため回路は発振可能となる。このため第２図の回路はGa
AsデュアルゲートFETを用いると低周波〜6GHz程度まで
は発振可能となつている。アナログ分周器ではf/2（ｆ
は被分周信号の周波数）の信号の帰還利得が１以上であ
れば、ｆの信号の分周が可能となる。本実施例の回路で
は6GHzまで帰還利得が十分に得られるので12GHzまで分
周できることになる。従って、ゲート端子16および25を
用いてミキシングを行うと、この回路では＝6GHz〜12
GHzの１オクターブに渡つて第１図の従来の回路と同等
の動作を行い分周が可能になる。本実施例の分周動作に
ついて図面を用いて説明する。第３図はデュアルゲート
FETの動作を説明するための図である。
に正相の信号が表われたとすると、ドレイン電極12には
逆相が現われ、第２のデュアルゲートFET21のソース電
極22には同じく逆相が現われ、この逆相が第１ゲート電
極14に帰還される。第４図は入力電圧v1と出力電圧v2の
関係を説明するための図である。第５図と対応させると
v1、v2はそれぞれ端子14とアースとの電圧及び端子20と
アースとの電圧を示す。gmはデュアルゲートFET1の第１
ゲートが有する相互コンダクタンス、ｊは虚数単位であ
る。このとき、 v2/v1＝−gmR/（１＋ｊωRC） となり、ωが1/RCに比べて十分小さいときはv2/v1＝−g
mRとなり出力側は逆相が保てる。ωが大きくなり、遮断
周波数ωRC＝１となるとv2/v1＝−gm/（１＋ｊ）となり
出力は完全な逆相からはずれる。もし帰還回路の利得が
１より大きければこの回路は発振する。ゲート長が1.0
μｍ〜0.5μｍ程度のGaAsデュアルゲートFETを用いると
6GHz程度までは、ソース接地回路では、出力側には入力
のほぼ逆相の信号が表われ、ドレイン接地回路では出力
側に入力とほぼ同相の信号が表われ、かつ利得もソース
接地の場合5dB程度、ドレイン接地の場合0dB程度とれる
ため回路は発振可能となる。このため第２図の回路はGa
AsデュアルゲートFETを用いると低周波〜6GHz程度まで
は発振可能となつている。アナログ分周器ではf/2（ｆ
は被分周信号の周波数）の信号の帰還利得が１以上であ
れば、ｆの信号の分周が可能となる。本実施例の回路で
は6GHzまで帰還利得が十分に得られるので12GHzまで分
周できることになる。従って、ゲート端子16および25を
用いてミキシングを行うと、この回路では＝6GHz〜12
GHzの１オクターブに渡つて第１図の従来の回路と同等
の動作を行い分周が可能になる。本実施例の分周動作に
ついて図面を用いて説明する。第３図はデュアルゲート
FETの動作を説明するための図である。
第３図（Ａ）のデュアルゲートFETの動作は第３図
（Ｂ）の２個のシングルゲートFETをスタック化したも
のと等価となる。この図において第２ゲートに大信号入
力をしてドレイン電流のON/OFFを行うと、第３図（Ｃ）
に示すように増幅用トランジスタとスイッチとの縦続接
続回路となる。この回路にはミキサ機能があり、第１ゲ
ートと第２ゲートに加えられた信号の和と差の周波数を
出す。従って第３図（Ａ）は第３図（Ｄ）のミキサと表
すことができる。
（Ｂ）の２個のシングルゲートFETをスタック化したも
のと等価となる。この図において第２ゲートに大信号入
力をしてドレイン電流のON/OFFを行うと、第３図（Ｃ）
に示すように増幅用トランジスタとスイッチとの縦続接
続回路となる。この回路にはミキサ機能があり、第１ゲ
ートと第２ゲートに加えられた信号の和と差の周波数を
出す。従って第３図（Ａ）は第３図（Ｄ）のミキサと表
すことができる。
すなわち第２図のドレイン端子12の負荷は抵抗（Ｒ）17
とデュアルゲートFET18の第２ゲート入力容量（Ｃ）と
の並列回路となる。このRC並列回路は低域通過型フィル
タとなり、fc＝1/（２πRC）の周波数で電圧利得は遮断
される。
とデュアルゲートFET18の第２ゲート入力容量（Ｃ）と
の並列回路となる。このRC並列回路は低域通過型フィル
タとなり、fc＝1/（２πRC）の周波数で電圧利得は遮断
される。
このfcはＲとＣの値から決まるが利得を大きくするため
に通常Ｒを大きくとり、また出力電流をある程度確保す
るためにデュアルゲートFETのゲート幅を大きくする必
要がある。従ってＣはあまり小さくならない。通常のGa
AsFETを用いた場合fcは6GHz程度である。
に通常Ｒを大きくとり、また出力電流をある程度確保す
るためにデュアルゲートFETのゲート幅を大きくする必
要がある。従ってＣはあまり小さくならない。通常のGa
AsFETを用いた場合fcは6GHz程度である。
デュアルゲートFET18は端子20を入力端子としたソース
フォロア増幅回路となり、バッファ増幅回路となる。こ
の回路を抵抗24を介して入力側に帰還するといわば１段
のリング発振器となりこの帰還ループが利得を十分有す
る6GHz以下で発振可能となる。このように第２図はアナ
ログ分周回路として動作する。端子16と端子20、19とは
逆相の関係にあるので被分周信号を強めるためには16と
25は互いに逆相でなければならない。
フォロア増幅回路となり、バッファ増幅回路となる。こ
の回路を抵抗24を介して入力側に帰還するといわば１段
のリング発振器となりこの帰還ループが利得を十分有す
る6GHz以下で発振可能となる。このように第２図はアナ
ログ分周回路として動作する。端子16と端子20、19とは
逆相の関係にあるので被分周信号を強めるためには16と
25は互いに逆相でなければならない。
端子16および25に入力される被分周信号は12GHz程度ま
では互いに逆相であればよい。ただし前述のように完全
逆相とせず、適度な位相関係を保てば第２図の帰還ルー
プの発振可能周波数は6GHzよりも高くすることができ
る。このことは最高分周周波数が12GHz以上になること
を意味する。ディジタル回路と異なり、アナログ回路で
は帰還ループ利得が１以上で正帰還を達成すれば持続的
発振が可能となる。ここでの6GHzは3dB利得低下周波数
を意味するもので、このときループ利得＞１である。従
って、微少信号に対して適当な位相関係を保てば発振を
起こさせることが可能である。
では互いに逆相であればよい。ただし前述のように完全
逆相とせず、適度な位相関係を保てば第２図の帰還ルー
プの発振可能周波数は6GHzよりも高くすることができ
る。このことは最高分周周波数が12GHz以上になること
を意味する。ディジタル回路と異なり、アナログ回路で
は帰還ループ利得が１以上で正帰還を達成すれば持続的
発振が可能となる。ここでの6GHzは3dB利得低下周波数
を意味するもので、このときループ利得＞１である。従
って、微少信号に対して適当な位相関係を保てば発振を
起こさせることが可能である。
本実施例では、f/2の信号がDCから6GHzまで存在できる
ので被分周波の周波数ｆは6GHz＜ｆ＜12GHzとなる。従
って分周帯域は６〜12GHzとなり１オクターブである。
１オクターブの比帯域は （12−６）／［（12＋６）/2］＝6/9＝67％ となる。従来のアナログ分周器はf/2に対してLC共振器
を用いて設計しておりＬ・Ｃの段数にもよるが、比帯域
は20％程度である。このような本発明によれば分周比帯
域が高々20％程度であつたマイクロ波アナログ分周器の
分周帯域を１オクターブ（比帯域67％）以上に広げるこ
とが可能となり、放送衛星受信用IC等各種のマイクロ波
システムなどに広く応用できる効果を有するものであ
る。
ので被分周波の周波数ｆは6GHz＜ｆ＜12GHzとなる。従
って分周帯域は６〜12GHzとなり１オクターブである。
１オクターブの比帯域は （12−６）／［（12＋６）/2］＝6/9＝67％ となる。従来のアナログ分周器はf/2に対してLC共振器
を用いて設計しておりＬ・Ｃの段数にもよるが、比帯域
は20％程度である。このような本発明によれば分周比帯
域が高々20％程度であつたマイクロ波アナログ分周器の
分周帯域を１オクターブ（比帯域67％）以上に広げるこ
とが可能となり、放送衛星受信用IC等各種のマイクロ波
システムなどに広く応用できる効果を有するものであ
る。
第１図は従来のマイクロ波アナログ分周器のブロツク
図、第２図は本発明の一実施例を示すマイクロ波アナロ
グ分周器のブロツク図である。第３図、第４図、第５図
は本発明を説明するための図である。 11……第１のデュアルゲートFET、12……ドレイン電
極、13……ソース電極、14……第１ゲート電極、15……
第２ゲート電極、16……入力端子、17……並列抵抗、18
……第２のデュアルゲートFET、19……第１ゲート電
極、20……第２ゲート電極、21……ドレイン電極、22…
…ソース電極、23……抵抗、24……抵抗、25……入力端
子
図、第２図は本発明の一実施例を示すマイクロ波アナロ
グ分周器のブロツク図である。第３図、第４図、第５図
は本発明を説明するための図である。 11……第１のデュアルゲートFET、12……ドレイン電
極、13……ソース電極、14……第１ゲート電極、15……
第２ゲート電極、16……入力端子、17……並列抵抗、18
……第２のデュアルゲートFET、19……第１ゲート電
極、20……第２ゲート電極、21……ドレイン電極、22…
…ソース電極、23……抵抗、24……抵抗、25……入力端
子
Claims (1)
- 【請求項１】ソース接地された第１のデュアルゲートFE
Tのドレイン電極に並列に一端が接地された抵抗回路を
設け、該ドレイン電極をドレイン接地された第２のデュ
アルゲートFETの第２ゲート電極に交流的に接続し、第
２のデュアルゲートFETのソース電極に一端が接地され
た抵抗回路を設け出力を取りだすとともに、第２のデュ
アルゲートFETのソース電極を第１のデュアルゲートFET
の第１ゲートに接続して抵抗帰還回路を構成し、第１の
デュアルゲートFETの第２ゲートおよび第２のデュアル
ゲートFETの第１ゲートに互いに位相の異なった被分周
信号を入力する端子を設けたことを特徴とするマイクロ
波アナログ分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110166A JPH0712144B2 (ja) | 1984-05-30 | 1984-05-30 | マイクロ波アナログ分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110166A JPH0712144B2 (ja) | 1984-05-30 | 1984-05-30 | マイクロ波アナログ分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60253310A JPS60253310A (ja) | 1985-12-14 |
| JPH0712144B2 true JPH0712144B2 (ja) | 1995-02-08 |
Family
ID=14528721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59110166A Expired - Fee Related JPH0712144B2 (ja) | 1984-05-30 | 1984-05-30 | マイクロ波アナログ分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712144B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175159B (en) * | 1985-05-13 | 1989-07-05 | Plessey Co Plc | Fm receivers |
| CN1930780B (zh) * | 2004-03-11 | 2010-06-02 | Nxp股份有限公司 | 分频器 |
| JP2007208589A (ja) * | 2006-02-01 | 2007-08-16 | Univ Of Tokyo | 周波数分周器 |
| JP4588057B2 (ja) * | 2007-08-29 | 2010-11-24 | 日本電信電話株式会社 | 受信器およびトランシーバ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135423A (en) * | 1979-04-09 | 1980-10-22 | Nec Corp | Driving method for semiconductor logic device |
| JPS567527A (en) * | 1979-07-02 | 1981-01-26 | Matsushita Electric Ind Co Ltd | High speed frequency division circuit |
-
1984
- 1984-05-30 JP JP59110166A patent/JPH0712144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60253310A (ja) | 1985-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039891A (en) | Planar broadband FET balun | |
| JPH0720018B2 (ja) | マイクロ波ミクサ | |
| US4713632A (en) | Band reflection type FET dielectric resonator oscillator | |
| US4327343A (en) | Wideband MESFET microwave frequency divider | |
| US3526858A (en) | Band filter of the n-path type | |
| JPH0712144B2 (ja) | マイクロ波アナログ分周器 | |
| JPS59168706A (ja) | アナログ型非同調１／２分周回路 | |
| JP2795972B2 (ja) | 偶高調波ミクサ | |
| JP2509781B2 (ja) | 高周波負帰還増幅器 | |
| Pearson et al. | A broadband balanced idler circuit for parametric amplifiers | |
| JPS5890806A (ja) | Ｆｅｔ混合回路 | |
| JP2769157B2 (ja) | 分周器 | |
| Adams et al. | Filtering, frequency multiplexing, and other microwave applications with inverted-common-collector transistor circuits | |
| JP3219984B2 (ja) | 位相同期発振器および通信装置 | |
| JPH0570961B2 (ja) | ||
| JPH07114327B2 (ja) | マイクロ波１／ｎ分周器 | |
| JP3142857B2 (ja) | 電圧制御発振器 | |
| JPS60253308A (ja) | マイクロ波ダイナミツク分周器 | |
| M'harzi et al. | High-q and high-frequency current-mode bandpass active-filter based on simplified CCCIIs | |
| JPH0770926B2 (ja) | ミキサ回路 | |
| JP3220896B2 (ja) | 注入同期発振器 | |
| JPH0562483B2 (ja) | ||
| JPS632416A (ja) | 局部発振装置 | |
| JPH05259737A (ja) | 誘電体発振器 | |
| JPS62216506A (ja) | 周波数弁別器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |