JPS60253308A - マイクロ波ダイナミツク分周器 - Google Patents
マイクロ波ダイナミツク分周器Info
- Publication number
- JPS60253308A JPS60253308A JP11016484A JP11016484A JPS60253308A JP S60253308 A JPS60253308 A JP S60253308A JP 11016484 A JP11016484 A JP 11016484A JP 11016484 A JP11016484 A JP 11016484A JP S60253308 A JPS60253308 A JP S60253308A
- Authority
- JP
- Japan
- Prior art keywords
- peaking
- feedback loop
- circuit
- added
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロ波帯で動作するダイナミック分局器
に関するものである。
に関するものである。
近年１２ ＧＨｚ帝直接衛星放送システムが実現される
見通しとなり、各家庭においても１２ ＧＨｚ帯信号を
１〜２ ＧＨｚ帯中間周波数に変換するマイクロ波コン
バータが必要とされる段階になっている。このマイクロ
波コンバータを構成するには、１２ ＧＨｚ帯低雑音増
幅器、ミキサー、局部発振器、影像周波数フィルタ等が
必要となる。この中で、局部発振周波数をいかに安定さ
せるかということが重要な研究課題となっている。
見通しとなり、各家庭においても１２ ＧＨｚ帯信号を
１〜２ ＧＨｚ帯中間周波数に変換するマイクロ波コン
バータが必要とされる段階になっている。このマイクロ
波コンバータを構成するには、１２ ＧＨｚ帯低雑音増
幅器、ミキサー、局部発振器、影像周波数フィルタ等が
必要となる。この中で、局部発振周波数をいかに安定さ
せるかということが重要な研究課題となっている。
ところで、局部発振周波数を安定化するには通常以下の
３つの方法が考えられる。すなわち、（１）安定化共振
器を用いる方法 （２） 安定な低い周波数を逓倍して所望の周波数を得
る方法 （３）局部発振周波数を分周して、安定な周波数と位相
比較した結果を局部発振器にフィードバックして周波数
を安定化する方法。
３つの方法が考えられる。すなわち、（１）安定化共振
器を用いる方法 （２） 安定な低い周波数を逓倍して所望の周波数を得
る方法 （３）局部発振周波数を分周して、安定な周波数と位相
比較した結果を局部発振器にフィードバックして周波数
を安定化する方法。
である。しかし、（すの方法では誘電体共振器や空胴共
振器が必要となるため、発振器の形状が大きくなるとい
う問題があり、さらに量産するために発振器をモノリシ
ックＩＣ化することはまず不可能でおる。また、（２）
の方法は比較的簡単であるが、多くの逓倍を行なわなけ
ればならず、電力効率が良くない。この点、（３）の方
法は回路的に複雑になるが効率よく周波数安定化を計る
ことが可能であリ、しかもモノリシックＩＣ化に適して
おり、量産低価格化を実現できる点で有利である。
振器が必要となるため、発振器の形状が大きくなるとい
う問題があり、さらに量産するために発振器をモノリシ
ックＩＣ化することはまず不可能でおる。また、（２）
の方法は比較的簡単であるが、多くの逓倍を行なわなけ
ればならず、電力効率が良くない。この点、（３）の方
法は回路的に複雑になるが効率よく周波数安定化を計る
ことが可能であリ、しかもモノリシックＩＣ化に適して
おり、量産低価格化を実現できる点で有利である。
以上より局部発振周波数安定化のためには（３）の方法
が最も適していると考えられる。この（３）の方法を実
現するには、局部発振周波数（１０，８ＧＨｚ ）で動
作する分局器が必要である。この分局器を実現する一手
段として、近年マーク・ロッテらにより、アイ・イー・
イー・イー、ジャーナル・オプソリッドステートサーキ
ツツ（ＩＥ郡Ｊｏｕｒ外ａｌ ｏｆＳｏｌｉｄ−８ｔａ
ｔｅ Ｃ４ｒｃｒｂｉｔａ） ５Ｏ−１８巻 ３号 ３
６９ページから３７６ページ（１９８３年６月）にｒ
１０ ＧＨｚまでの応用が可能なＧａｋａディジタルダ
イナミック Ｉ ＣＪ （ＧａＡａ Ｄｉｇｉｔａｌ
Ｄｙｎａｍｉｃ ＩＣ’ＪＩ ｆｏｒ ｋｐｐｌｉ−ｃ
ａｔｉｏｎｓ ｕｐ ｔｏ １０ＧＨｚ ）と題して発
表された論文に、第１図に示すＧｃｃＡｓダイナミック
分周器が提案されている。この分局器は１０．２ ＧＨ
ｚまでの分局が可能であり、さらに閣のゲート長を短く
すれば１０．８ＧＨｚの分局も可能であるが、入力感度
は周波数と伴に減少するという欠点があった。
が最も適していると考えられる。この（３）の方法を実
現するには、局部発振周波数（１０，８ＧＨｚ ）で動
作する分局器が必要である。この分局器を実現する一手
段として、近年マーク・ロッテらにより、アイ・イー・
イー・イー、ジャーナル・オプソリッドステートサーキ
ツツ（ＩＥ郡Ｊｏｕｒ外ａｌ ｏｆＳｏｌｉｄ−８ｔａ
ｔｅ Ｃ４ｒｃｒｂｉｔａ） ５Ｏ−１８巻 ３号 ３
６９ページから３７６ページ（１９８３年６月）にｒ
１０ ＧＨｚまでの応用が可能なＧａｋａディジタルダ
イナミック Ｉ ＣＪ （ＧａＡａ Ｄｉｇｉｔａｌ
Ｄｙｎａｍｉｃ ＩＣ’ＪＩ ｆｏｒ ｋｐｐｌｉ−ｃ
ａｔｉｏｎｓ ｕｐ ｔｏ １０ＧＨｚ ）と題して発
表された論文に、第１図に示すＧｃｃＡｓダイナミック
分周器が提案されている。この分局器は１０．２ ＧＨ
ｚまでの分局が可能であり、さらに閣のゲート長を短く
すれば１０．８ＧＨｚの分局も可能であるが、入力感度
は周波数と伴に減少するという欠点があった。
本発明の目的はこのような従来の欠点を改善して安定性
に優れたマイクロ波ダイナミック分周器を提供すること
にある。
に優れたマイクロ波ダイナミック分周器を提供すること
にある。
本発明は、帰還ループを構成するインバータ、バッファ
アンプおよびトランスミツティングゲートを備えたダイ
ナミック分局器において、該帰還ループに並列接続され
た回路中にピーキング回路を付加したことを特徴とする
マイクロ波ダイナミック分局器である。
アンプおよびトランスミツティングゲートを備えたダイ
ナミック分局器において、該帰還ループに並列接続され
た回路中にピーキング回路を付加したことを特徴とする
マイクロ波ダイナミック分局器である。
第２図は第１図に示した従来のダイナミック分周器を機
能別に書き改めたものである。第２図において、１はイ
ンバータであり、第１図の素子Ｆ！・Ｆ、 、 −Ｆ、
、 Ｆ、およびＤｌ、Ｄ、より構成されている。２お
よび３はバッファアンプで各々第１図の素子Ｆ・。
能別に書き改めたものである。第２図において、１はイ
ンバータであり、第１図の素子Ｆ！・Ｆ、 、 −Ｆ、
、 Ｆ、およびＤｌ、Ｄ、より構成されている。２お
よび３はバッファアンプで各々第１図の素子Ｆ・。
Ｆ、およびＦ、 ｊ Ｆｌｏより構成されている。４お
よび５はトランスミツティングゲートで各々第１図の素
子ＦｓおよびＦ、より構成されている。６および７は入
力端子でめり、互いに逆相の信号を入力する。
よび５はトランスミツティングゲートで各々第１図の素
子ＦｓおよびＦ、より構成されている。６および７は入
力端子でめり、互いに逆相の信号を入力する。
８は出力端子で１７２分周波形が得られる。第２図から
も分るように、インバータ１、トランスミツティングゲ
ート４、バッファアンプ２、トランスミツティングゲー
ト７は直列に接続されて帰還ループを構成し、この帰還
ループに対してバッファアンプ３を並列に設けた回路と
なっている。
も分るように、インバータ１、トランスミツティングゲ
ート４、バッファアンプ２、トランスミツティングゲー
ト７は直列に接続されて帰還ループを構成し、この帰還
ループに対してバッファアンプ３を並列に設けた回路と
なっている。
本発明はこの回路構成が基礎となっている。
第３図は本発明の一実施例を示すマイクロ波ダイナミッ
ク分局器である。第３図においてインバータ１、トラン
スミツティングゲート４，５およびバッファアンプ２に
よシ帰還ループが構成され、この帰還ループに対し出力
取出用バッファアンプ３が並列に接続されている点は第
２図の構成と同じである０本発明はバッファアンプ３の
前後にそれぞれピーキング回路１３ 、１４を付加し、
さらにトランスミッテングゲート４，５の各入力端子６
および７にも各々ピーキング回路１１およびしを付加し
たものである。
ク分局器である。第３図においてインバータ１、トラン
スミツティングゲート４，５およびバッファアンプ２に
よシ帰還ループが構成され、この帰還ループに対し出力
取出用バッファアンプ３が並列に接続されている点は第
２図の構成と同じである０本発明はバッファアンプ３の
前後にそれぞれピーキング回路１３ 、１４を付加し、
さらにトランスミッテングゲート４，５の各入力端子６
および７にも各々ピーキング回路１１およびしを付加し
たものである。
一般に、ピーキング回路を付加すると遅延時間は増加す
るが、回路の遮断周波数は高くなる。したがって本発明
の一実施例を示す第３図の回路のように、帰還ループ以
外の場所でピーキング回路を付加して高周波域での利得
を稼ぎ、遅延時間の増加が直接分周速度低下につながる
帰還ループ内ではピーキング回路を用いないようにする
ことによって、分周速度を落さずに、高周波域での入力
感度を増大させることができる。
るが、回路の遮断周波数は高くなる。したがって本発明
の一実施例を示す第３図の回路のように、帰還ループ以
外の場所でピーキング回路を付加して高周波域での利得
を稼ぎ、遅延時間の増加が直接分周速度低下につながる
帰還ループ内ではピーキング回路を用いないようにする
ことによって、分周速度を落さずに、高周波域での入力
感度を増大させることができる。
第４図はピーキング回路の例である。（ａ）は分布定数
線路１５によるトランスフォーマ−１（ｂ）ハ分布定数
線路１５に並列スタブ１６を設けたもの、（ｃ）はイン
ダクタ１７． （ｄ）はインダクタ１７、キャパシタ１
Ｂによる低域通過型１段回路である。第５図は第３図の
マイクロ波ダイナミック分周器にピーキング回路として
第４図（Ｃ）のインダクタ１７を適用して具体化した回
路の一例である。なお、第３図においては１１ 、１２
、１３ 、１４の４つのピーキング回路を設けている
が、この４つの中のいくつかを省絡してもよい・”ｉ大
、第４図には一般に用いられるピーキング回路を４つ挙
げであるが、ピーキング回路はこの４つの回路に限らず
いずれでもよい。
線路１５によるトランスフォーマ−１（ｂ）ハ分布定数
線路１５に並列スタブ１６を設けたもの、（ｃ）はイン
ダクタ１７． （ｄ）はインダクタ１７、キャパシタ１
Ｂによる低域通過型１段回路である。第５図は第３図の
マイクロ波ダイナミック分周器にピーキング回路として
第４図（Ｃ）のインダクタ１７を適用して具体化した回
路の一例である。なお、第３図においては１１ 、１２
、１３ 、１４の４つのピーキング回路を設けている
が、この４つの中のいくつかを省絡してもよい・”ｉ大
、第４図には一般に用いられるピーキング回路を４つ挙
げであるが、ピーキング回路はこの４つの回路に限らず
いずれでもよい。
以上のように本発明によるときには、分周速度を落さず
に高周波域での入力感度を改善することができ、このた
め他のロジック回路と接続した場合に高周波域で起るロ
ジック振幅の低下による誤動作や動作停止を防ぐことが
可能となり、マイクロ波域でダイナミック分局器を安定
に動作させることができる効果を有するーものである。
に高周波域での入力感度を改善することができ、このた
め他のロジック回路と接続した場合に高周波域で起るロ
ジック振幅の低下による誤動作や動作停止を防ぐことが
可能となり、マイクロ波域でダイナミック分局器を安定
に動作させることができる効果を有するーものである。
第１図は従来例のダイナミック分局器の回路図、第２図
は第１図回路を機能別に表わしたブロック図、第３図は
本発明の一実施例であるマイクロ波ダイナミック分局器
を機能別に表わしたブロック図、第４図（α）〜（カは
それぞれピーキング回路の具体例を示す図、第５図は本
発明の一実施例を具体的に等価回路表示した配線図であ
る。 図において、１はインバータ、２，３はバッファアンプ
、４，５はトランスミツティングゲート、１１ 、１２
、１３ 、１４はピーキング回路である。 第１図 第２図 第４図 （Ｑ） （Ｃ）
は第１図回路を機能別に表わしたブロック図、第３図は
本発明の一実施例であるマイクロ波ダイナミック分局器
を機能別に表わしたブロック図、第４図（α）〜（カは
それぞれピーキング回路の具体例を示す図、第５図は本
発明の一実施例を具体的に等価回路表示した配線図であ
る。 図において、１はインバータ、２，３はバッファアンプ
、４，５はトランスミツティングゲート、１１ 、１２
、１３ 、１４はピーキング回路である。 第１図 第２図 第４図 （Ｑ） （Ｃ）
Claims (1)
- （１）帰還ループを構成するインバータ、バッファアン
プおよびトランスミツテングゲートを備えたダイナミッ
ク分局器において、該帰還ループに並列接続された回路
中に、ピーキング回路を付加し大ことを特徴とするマイ
クロ波ダイナミック分局器・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110164A JPH0754901B2 (ja) | 1984-05-30 | 1984-05-30 | マイクロ波ダイナミック分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110164A JPH0754901B2 (ja) | 1984-05-30 | 1984-05-30 | マイクロ波ダイナミック分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60253308A true JPS60253308A (ja) | 1985-12-14 |
| JPH0754901B2 JPH0754901B2 (ja) | 1995-06-07 |
Family
ID=14528666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59110164A Expired - Lifetime JPH0754901B2 (ja) | 1984-05-30 | 1984-05-30 | マイクロ波ダイナミック分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754901B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295014A (ja) * | 1988-09-30 | 1990-04-05 | Nec Corp | 分周回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567527A (en) * | 1979-07-02 | 1981-01-26 | Matsushita Electric Ind Co Ltd | High speed frequency division circuit |
-
1984
- 1984-05-30 JP JP59110164A patent/JPH0754901B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567527A (en) * | 1979-07-02 | 1981-01-26 | Matsushita Electric Ind Co Ltd | High speed frequency division circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295014A (ja) * | 1988-09-30 | 1990-04-05 | Nec Corp | 分周回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0754901B2 (ja) | 1995-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60253308A (ja) | マイクロ波ダイナミツク分周器 | |
| JPS59168706A (ja) | アナログ型非同調１／２分周回路 | |
| JP3461036B2 (ja) | 周波数位相比較器 | |
| JPH07176953A (ja) | マイクロ波発振器 | |
| JPH0712144B2 (ja) | マイクロ波アナログ分周器 | |
| JPH07114327B2 (ja) | マイクロ波１／ｎ分周器 | |
| Kanda et al. | An MMIC V-band phase-locked oscillator using a GaAs MMIC sampling phase detector | |
| Madihian et al. | GaAs-monolithic IC's for an X-band PLL-stabilized local source | |
| JPS60253309A (ja) | マイクロ波ダイナミツク分周器 | |
| JP3429657B2 (ja) | 分周器 | |
| JPH0562483B2 (ja) | ||
| JP2624496B2 (ja) | 可変周波数アクティブフィルタ | |
| US4968959A (en) | Microwave frequency divider | |
| JPH0846498A (ja) | 周波数位相比較器 | |
| JP2769157B2 (ja) | 分周器 | |
| JP2914426B2 (ja) | 周波数変換器 | |
| JPS6294002A (ja) | マイクロ波受信装置 | |
| JPH0573283B2 (ja) | ||
| JPH03230604A (ja) | 発振器 | |
| JP2546478B2 (ja) | マイクロ波発振器 | |
| JPS59193610A (ja) | ミキサ回路 | |
| Madihian et al. | 11GHz Band GaAs Monolithic VCO with 1/4 Analog Frequency Divider | |
| JPH0787294B2 (ja) | Ｉｃ化アナログ型再生分周器 | |
| JPH01101011A (ja) | 周波数変換回路 | |
| Benjaminson | Bridge circuits enhance crystal-oscillator stability |