[go: up one dir, main page]

JPH0653277A - 半導体装置アセンブリおよびその組立方法 - Google Patents

半導体装置アセンブリおよびその組立方法

Info

Publication number
JPH0653277A
JPH0653277A JP5136786A JP13678693A JPH0653277A JP H0653277 A JPH0653277 A JP H0653277A JP 5136786 A JP5136786 A JP 5136786A JP 13678693 A JP13678693 A JP 13678693A JP H0653277 A JPH0653277 A JP H0653277A
Authority
JP
Japan
Prior art keywords
layer
conductive
conductive layer
semiconductor device
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5136786A
Other languages
English (en)
Inventor
Brian Lynch
リンチ ブライアン
John Mccormick
マッコーミック ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH0653277A publication Critical patent/JPH0653277A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置アセンブリのＴＡＢテープとし
て、電源面、グランド面の一方または双方と、リード導
電路を有するパターン化された信号用導電面とが分離・
絶縁されたもの、またその組立方法、ボンディング方法
を提供する。 【構成】 リード導電路を有するパターン化された第１
の導電層と、第１の絶縁層と、パターン化されていない
第２の導電層とが積層され、第１の絶縁層は中央に開口
部が形成されてそこにダイが配設され、リード導電路の
内側端がダイに接続される。選択されたリード導電路が
第１の絶縁層の内側、外側の縁で切断され、分離された
内側部分、外側部分がそれぞれ曲げられ、第２の導電層
の縁部に接合される。さらに第３の導電層が第２の絶縁
層を介して積層されることもあり、この場合は選択され
た他のリード導電路が前記同様に切断され、曲げられ、
さらに第３の導電層に接続される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置すなわち
集積回路（ＩＣ）を、最終パッケージングのためにリー
ドフレーム、フレキシブルリードフレームもしくはテー
プに搭載する技術に関するものである。より詳細には、
信号面、電源面、グランド面が分離された多層ＴＡＢテ
ープを用いた半導体装置アセンブリ、およびその組立方
法、さらにその組立におけるボンディング方法に関する
ものである。
【０００２】
【従来の技術】一般に半導体装置のパッケージング技術
としては異なった３種のものがあり、これらのいずれの
場合も、パッケージは、プリント回路板上に直接搭載す
るかまたはプリント回路板上に設けられたソケットにパ
ッケージされた装置を差し込むかのいずれかにより、パ
ッケージされた半導体ダイを他の要素へ電気的に接続す
るためにパッケージから延出するリードもしくはそれに
類似するものを備えている。これらの３種のパッケージ
ング技術は、（１）樹脂モールディング、（２）セラミ
ックパッケージ、（３）フラットパッケージである。
【０００３】先行技術である米国特許第５，０５１，８
１３号（シュナイダー等）には、樹脂パッケージされた
半導体装置が示されている。この樹脂パッケージ技術
は、半導体ダイの周囲に樹脂“ボデイ”をモールドする
ことを含む。モールドに先立って、ダイは複数のリード
を有するリードフレームに取付けられる。ここで、前記
複数のリードは最終的にはパッケージから延出して、例
えばプリント回路板上の導電路のような外部回路に接続
させる役割を果たす。種々のタイプの樹脂パッケージが
知られており、これらにはＤＩＰ（デュアル・インライ
ン・パッケージ）、ＰＱＦＰ（プラスチック・クオード
・フラット・パッケージ）、およびＰＬＣＣ（プラスチ
ック・リーデッド・チップ・キャリヤ）が含まれる。リ
ードフレームは、導電材料からなる単一の薄い層（箔）
から作られ、各リードを形成するように打抜かれる。各
リードの内側端部は、通常は半導体ダイのアクティブな
側（各要素、ボンドパッド）にワイヤボンドされる。封
止に先立ってリードフレームを取扱うに当っては、狭い
間隔で形成されかつ脆弱なリードを損傷しないようにす
ることが極めて重要である。
【０００４】米国特許第４，９７２，２５３号を先行技
術として引用すれば、ここには、薄い導電フイルムから
なる導電層と非導電性のセラミックからなる非導電層と
を交互に積層した構造の多層セラミックパッケージが示
されている。一般に各導電層は、信号、電源電圧・電
流、接地電位（グランド）のうちの１つのみを伝える。
このような手法、とりわけ信号面（層）をグランド面お
よび電源面から分離させる手法は、良く知られている顕
著な電気的なメリットを有する。このタイプのパッケー
ジでは、導電層は遮蔽されるかまたは非導電層の間に配
置され、そして極めて剛性が高くかつ安定なパッケージ
が形成される。信号伝達用の層のために、リード導電路
（リードトレース）は典型的には下側のセラミック層上
で遮蔽される。ダイは、最終的にはパッケージ内の空間
に配置され、リード導電路の内側端部に接続される。リ
ード導電路は下側のセラミック層によって充分に支持さ
れていることから、一般にはリード導電路を損傷するお
それは少ない。一般に、電源面およびグランド面を信号
面の特定のリードに接続するため、パッケージには通路
（ｖｉａ，ｖｉａｓ）が形成される。
【０００５】米国特許第４，９６５，７０２号を先行技
術として引用すれば、ここには多層パッケージでの他の
例、すなわち絶縁層にポリマーを用いかつ導電層に銅箔
を用いた多層パッケージが示されている。この場合も、
このような多層パッケージの目的は、パッケージにおけ
る電源供給系統を信号伝達ラインからできるだけ実際的
に仕切って（分離させて）、両者の挙動を良好にするこ
とにある。
【０００６】これらの２つの多層パッケージすなわちセ
ラミックによる多層パッケージおよびポリマーによる多
層パッケージではまた、“チップキャリヤ”としても知
られている。両者は、チップキャリヤの開口部内に半導
体ダイを搭載するに先立って完全に形成されていること
が好ましく、また両者ともに、内側リードは充分に支持
される。したがって、これらのチップキャリヤはとも
に、取扱いおよびダイの搭載の際にリードが損傷される
ことが必然的に回避される。
【０００７】図１および図２には、テープベースのフラ
ットパッケージの一例を示す。ここに示されているよう
に、半導体装置アセンブリは、分断された上側樹脂フイ
ルム層１４（セグメント１４Ａ，１４Ｂ，１４Ｃ，１４
Ｄを形成している）と、下側樹脂フイルム層１６と、上
下の樹脂フイルム層１４，１６の間に挟まれた多数の金
属リード１８と、２つの樹脂フイルム層１４，１６の間
に支持された金属製（好ましくは銅製）のダイ取付けパ
ッド２０と、ダイ取付けパッド２０の上に搭載された半
導体装置２２と、半導体装置２２をリード１８に接続す
る多数のボンドリードワイヤ２４とを有している。テー
プ自動ボンディングプロセス（ＴＡＢプロセス）では、
リードを半導体ダイ２２に接続するために、前述のボン
ドリードワイヤの代りに、リードの内側端部に導電“バ
ンプ”を設けることも知られている。上側および下側樹
脂層は、好ましくは、ポリイミドによって作られ、薄
く、かつリード１８に対する絶縁性支持構造を形成する
ように構成される。矩形状をなす絶縁リング（“ボデイ
フレーム”あるいは“堰”）は、半導体ダイの外側の領
域において、上側樹脂フイルム層におけるセグメント１
４Ｂと１４Ｃとの間のリード１８上に配設されている。
層状をなすシリコンゲル２８がダイ２２およびボンドワ
イヤ２４を覆うように配設されており、このシリコンゲ
ル２８は、半導体ダイに対するイオンのコンタミネーシ
ョンのバリヤとして機能し、また半導体装置アセンブリ
の組立時におけるリード２４に対する応力緩和として機
能し、さらには最終的な封止樹脂３０が半導体ダイに接
することを阻止する。明らかにリード１８の内側端部は
極めて弱いから、ダイ２２をリード１８に取付けるにあ
たっては充分な注意が必要である。この点からすれば、
テープ搭載半導体ダイにおいても、ダイを微細なピッチ
の導電リードに搭載するにあたって同程度の充分な注意
が必要である。
【０００８】さらに、半導体装置をテープ構造に搭載す
る例としては、先行技術として、米国特許第４，８０
０，４１９号および米国特許第４，７７１，３３０号が
ある。
【０００９】本願明細書では、“半導体装置”とは、一
つの面に回路および接続サイトを有するシリコンチップ
もしくはダイを指称する。また“半導体装置アセンブ
リ”とは、その半導体装置アセンブリをソケットもしく
は回路板へ接続するためにパッケージから外側へ延出す
るリードもしくはピンを含み、かつチップをリードの内
側端部へ接続するための内部接続部材（例えばボンドワ
イヤ、ＴＡＢなど）を含んで、半導体チップとそのチッ
プを収容したパッケージを指称する。
【００１０】前述の特許は、リードの数が多い半導体装
置アセンブリについてのものであり、このようにリード
数が多いことは、最近の半導体装置における傾向でもあ
る。樹脂パッケージングおよびテープ搭載技術は、一般
には、ダイに接続するための極めて弱い複数の導電体を
有する予め成形されたリードフレームに半導体装置を搭
載する方法も示している。
【００１１】前述のように、ダイをリードフレーム導電
体の内側端部に接続するための技術として一般に二つの
技術がある。すなわち、ワイヤボンデングと、テープ自
動ボンディング（ＴＡＢ）である。ＴＡＢにおいては、
典型的には金によって作られる“バンプ”は、ダイの側
と、リードフィンガの内側端部との両者に配設（前者の
ダイを“バンプドダイ”、後者のバンプが形成されたリ
ードフィンガを有するテープを“バンプドテープ”と称
す）され、これは例えば米国特許第４，８４２，６６２
号の第５図、第６図に示されている。
【００１２】先行技術として引用する米国特許第４，８
４２，６６２号においては、超音波エネルギ、圧力、熱
および相対的なＴＡＢテープの形状を利用したプロセス
を適用することによって、金からなるバンプを介在させ
ることなく、集積回路要素を直接ＴＡＢテープに接続す
る技術が開示されている。一般的には、リードはダイ上
に“ダウンセット”され（下方へ強制され）る。（第６
欄５〜８行参照）これは、“バンプレス”ＴＡＢプロセ
スと考えることができる。
【００１３】前述の各米国特許では、リードフレーム、
ＴＡＢテープなどを形成する種々の技術と、それに半導
体ダイを提供するための種々の技術を開示しているが、
これらの技術では、パターン化された金属製の導電部
（リードフィンガ）が単一の層すなわち単一の面内に含
まれており、この単一の導電層は、信号と電源電圧およ
び接地電位との全てを半導体ダイへ導く単一の面となっ
ている。
【００１４】既に述べたように、パッケージより延出す
るリード（またはピン）からパッケージ内のダイに向け
て信号、電源電圧、接地電位を導くための各面は、それ
ぞれ異なった面となっていることが電気的に好ましい。
【００１５】先行技術として引用する米国特許第４，９
３３，７４１号においては、ポリイミドによって作られ
た絶縁層（１６）によって導電路（１４）の面から電気
的に絶縁されたグランド面（接地面；２０）を有する、
集積回路の多層パッケージが開示されている。このグラ
ンド面（２０）は、絶縁層（１６）を貫通する通路（１
８）によって選択された導電路（１４）に接続される。
それ以外の導電路（接地されていない導電路）は、集積
回路装置（１１）へ、また集積回路装置から、信号およ
び電源電圧を伝える。ここで指摘されているように、
“電気的な導電路１４の物理的寸法が小さいことから、
集積回路１１へ加えられる動作電圧および電流１５に対
して顕著なインピーダンスが与えられ、それによって導
電路１４の長さ方向に沿って望ましくない電圧降下が引
起される。これに加えて、導電路１４の相互間の容量結
合は、集積回路１１への信号あるいは集積回路からの信
号を伝送する導電路１４の相互間でクロストークを招い
てしまう。さらに、導電路１４のインピーダンスは、集
積回路へ供給されるＤＣ動作電流１５が変化する際に、
スイッチングノイズを生起させてしまう。”そしてここ
で述べられているように、“導電路１４の相互間の容量
結合は、集積回路１１を取囲みかつ複数の導電路に近接
するように配置された［分離された］グランド面２０に
よって減少させることができる。”（特に第２欄、３１
〜４６行参照）。
【００１６】分離されたグランド面を設けることが、望
ましい電気的特性をもたらすという考えは、一般的に受
け入れることができるが、前に示した例は、リジッドな
多層セラミックもしくはポリイミド、あるいはポリマー
からなるチップキャリヤに制約される。これらのいずれ
の多層手法も、分離された金属層の間において絶縁層中
に介在する導電通路を設けることによって実現可能と考
えられる。
【００１７】一方、テープ搭載型のフレキシブルサブス
トレートを用いた半導体装置アセンブリにおいては、分
離された独立のグランド面を具体化あるいは考慮するこ
とは極めて実際的でない。それは、このタイプの“フレ
キシブル”パッケージでは、それ自身、絶縁層を通る導
電通路を適用するという多層手法を与えることができな
いからである。
【００１８】例えばミカエル ディー ロストーカーに
よって１９９２年１月３１日付で出願された“半導体装
置アセンブリ用のリジッドなバックプレーン”と題され
た米国特許出願第０７／８２９，９７７号においては、
パターン化された上側絶縁層を含むフレキシブルサブス
トレートと、複数のパッケージリード（リードフィン
ガ）を含むパターン化された下側導電層とを有する集積
回路装置（半導体装置アセンブリ）を開示している。こ
のアセンブリは、さらに、セラミックやガラス、金属、
樹脂あるいはそれらの組合せによって作られたリジッド
なまたは半リジッドな下側保護層を有しており、この下
側保護層は、パッケージされた装置の機械的、電気的な
保護を行なうとともに、ヒートシンクとしても機能す
る。この場合には、金属（すなわち電気的に導電性の材
料）であり得るリジッドな下側層を設けることを意図し
たとしても、そのリジッドな下側層をダイに電気的に接
続するグランド面として用いることは期待できない。
（これは、そのリジッドな下側層はある種のシールドと
して用いるために接地することはできるが、パッケージ
内においてダイに接続することはできない、という可能
性から認めることができる。）したがって上記の出願の
開示事項は、基本的な参考とはならない。
【００１９】
【発明が解決しようとする課題】以上のように、テープ
搭載型のフレキシブルサブストレートを用いた半導体装
置アセンブリの設計および実施については、未だ実現さ
れていない望ましい種々の目標が存在する。
【００２０】この発明の目的は、改良された半導体装置
アセンブリを提供することにある。
【００２１】この発明の他の目的は、半導体装置を搭載
するための、多層でかつ比較的フレキシブルなテープの
ようなサブストレート（基板）であって、かつ少なくと
も一つのグランド面から離れた少なくとも一つの信号層
を有するサブストレートを提供することにある。
【００２２】さらにこの発明の目的は、テープ自動ボン
ディング（ＴＡＢ）アセンブリ技術を用いて、少なくと
も一つの付加的な電気的導電面を半導体装置アセンブリ
に組込むことにある。
【００２３】この発明の他の目的は、ＴＡＢパッケージ
内にリジッドな支持構造を設けることにある。
【００２４】さらにこの発明の目的は、半導体装置アセ
ンブリを組立てるための改良された技術を提供すること
にある。
【００２５】またこの発明の他の目的は、ここで開示さ
れる新規な技術を実行するための工具を提供することに
ある。
【００２６】
【課題を解決するための手段】請求項１〜請求項１４の
発明は半導体装置アセンブリについてのものであり、そ
のうち先ず請求項１の発明の半導体装置アセンブリは、
複数の導電路を有するパターン化された第１の導電層
と；中央開口部を規定する内側縁を有し、かつ導電路の
内側端がダイにボンディングされ得るようにその導電路
の内側部分を前記中央開口部内に延出させた状態で、そ
の導電路の中間部分を支持する第１の絶縁層と；導電路
に対し反対の側において第１の絶縁層の一方の側に設け
られ、かつ前記開口部内に延出する第２の導電層であっ
て、前記第１の絶縁層の開口部内に露呈する内側縁部分
を持つ第２の導電層と；を有し、前記第１の導電層と、
第１の絶縁層と、第２の導電層とが全体として“サブス
トレート”を形成しており；さらに前記導電路の内側端
にボンディングされるダイであって、そのダイと第１の
絶縁層の内側縁との間のギャップに導電路の内側部分が
架け渡されるようになってるダイを備え；選択された導
電路が、実質的に第１の絶縁層の内側縁において切断さ
れて、第１の絶縁層を過ぎるように曲げられ、第２の導
電層の露呈された内側縁部分に接合されていることを特
徴とするものである。
【００２７】また請求項２の発明の半導体装置アセンブ
リは、請求項１に記載の半導体装置アセンブリにおい
て、さらに：前記第１の絶縁層に、その各外側縁に近い
位置に形成された長いスリットであって、外側縁および
内側縁を有するスリットと；第１の絶縁層におけるスリ
ットの下側に延びる、第２の導電層の外側縁部分と；を
有し、選択された導電路が、実質的にスリットの内側縁
の位置において切断され、第１の絶縁層を過ぎるように
曲げられ、そして第２の導電層の露呈された外側縁部分
に接合されているものである。
【００２８】さらに請求項３の発明の半導体装置アセン
ブリは、請求項１に記載の半導体装置アセンブリにおい
て；前記第２の導電層が、サブストレートを実質的に剛
性化させるように充分に厚く形成されているものであ
る。
【００２９】また請求項４の発明の半導体装置アセンブ
リは、請求項１に記載の半導体装置アセンブリにおい
て；第２の導電層が、半導体装置アセンブリについての
放熱部材として機能するものである。
【００３０】また請求項５の発明の半導体装置アセンブ
リは、請求項１に記載の半導体装置アセンブリにおい
て；前記選択された導電路が、第２の導電層の内側縁部
分にＴＡＢボンドされているものである。
【００３１】また請求項６の発明の半導体装置アセンブ
リは、請求項５に記載の半導体装置アセンブリにおい
て；前記選択された導電路が、第２の導電層の内側縁部
分に、パンプなしのＴＡＢボンディングによって接合さ
れているものである。
【００３２】また請求項７の発明の半導体装置アセンブ
リは、請求項６に記載の半導体装置アセンブリにおい
て；前記選択された導電路が、サーモソニック方式のバ
ンプなしＴＡＢボンディングによって第２の導電層の内
側縁部分に接合されているものである。
【００３３】また請求項８の発明の半導体装置アセンブ
リは、請求項６に記載の半導体装置アセンブリにおい
て；前記選択された導電路が、第２の導電層の内側縁部
分にバンプなしＴＡＢボンディングによって２段階プロ
セスで接合されているものである。
【００３４】また請求項９の発明の半導体装置アセンブ
リは、請求項２に記載の半導体装置アセンブリにおい
て；前記選択された導電路が、第２の導電層の外側縁部
分にＴＡＢボンデングにより接合されているものであ
る。
【００３５】また請求項１０の発明の半導体装置アセン
ブリは、請求項９に記載の半導体装置アセンブリにおい
て；前記選択された導電路が、第２の導電層の外側縁部
分に、パンプなしのＴＡＢボンディングによって接合さ
れているものである。
【００３６】また請求項１１の発明の半導体装置アセン
ブリは、請求項１０に記載の半導体装置アセンブリにお
いて；前記選択された導電路が、サーモソニック方式の
バンプなしＴＡＢボンディングによって第２の導電層の
外側縁部分に接合されているものである。
【００３７】また請求項１２の発明の半導体装置アセン
ブリは、請求項１０に記載の半導体装置アセンブリにお
いて；前記選択された導電路が、第２の導電層の外側縁
部分にバンプなしＴＡＢボンディングによって２段階プ
ロセスで接合されているものである。
【００３８】また請求項１３の発明の半導体装置アセン
ブリは、請求項１に記載の半導体装置アセンブリにおい
て、さらに：中央開口部を規定する内側縁を有し、かつ
第２の導電層における第１の絶縁層に対し反対の側に配
置された第２の絶縁層と；前記第２の絶縁層における第
２の導電層に対し反対の側に配設され、第２の絶縁層の
中央開口部内へ延出する第３の導電層であって、かつ第
２の絶縁層内にその開口部内へ露呈される内側縁部分を
有する第３の導電層と；を有し、前記第１の導電層と、
第１の絶縁層と、第２の導電層と、第２の絶縁層と、第
３の導電層とが全体として“サブストレート”を形成し
ており；さらに前記選択された導電路（選択された第１
の導電路）とは異なる、選択された第２の導電路が、実
質的に第１の絶縁層の内側縁において切断されて、第１
の絶縁層と第１の導電層と第２の導電層とを過ぎるよう
に曲げられ、第３の導電層の露呈された内側縁部分に接
合されているものである。
【００３９】また請求項１４の発明の半導体装置アセン
ブリは、請求項１３に記載の半導体装置アセンブリにお
いて、さらに：第１の絶縁層の外側縁に近い位置におい
て第１の絶縁層をその厚み方向に貫通するように形成さ
れた長く延びる第１のスリットであって、内側縁と外側
縁を有する第１のスリットと；第１の絶縁層内の前記第
１のスリットの下側に延びる、第２の導電層の外側端部
と；を有し、前記選択された第１の導電路が、実質的に
第１のスリットの内側縁において切断されて、第１の絶
縁層を過ぎるように曲げられ、かつ第２の導電層の外側
縁部分に接合されており、さらに；第２の導電層の外側
縁部分を厚み方向に貫通する第２のスリットと；第２の
絶縁層を厚み方向に貫通しかつ前記第２のスリットと並
ぶ第３のスリットと；第２の絶縁層内の第３のスリット
の下側の領域に延びる第３の導電層の外側縁部分と；を
有し、前記選択された第２の導電路が、実質的に第１の
絶縁層の内側縁において切断されて、第１の絶縁層を通
りかつ第２の導電層内の第２のスリットおよび第２の絶
縁層内の第３のスリットを通るように曲げられ、第３の
導電層の内側縁部分に接合されているものである。
【００４０】さらに請求項１５の発明は、上述のような
半導体装置アセンブリを組立てる方法についてのもので
ある。すなわち請求項１５の発明の組立方法は、 （ａ）信号導電路を形成する導電層とその信号導電路を
支持する樹脂支持層とを有する部分的サブストレートを
供給する段階と； （ｂ）樹脂支持層の中央開口部内にダイを配置する段階
と； （ｃ）ＴＡＢプロセスを用いてダイに信号導電路の内側
端を接続する段階と； （ｄ）第２の導電層の内側縁部分が樹脂支持層の開口部
内に露呈するように、中央開口部を有する第２の導電層
を、樹脂支持層の前記導電路を設けていない側の面に接
合する段階と； （ｅ）選択された導電路の内側部分を切断して、一端が
ダイに接続されるとともに他端がフリーとなるような内
側部分を形成する段階と； （ｆ）その選択された導電路の内側部分を曲げる段階
と； （ｇ）その選択された導電路の内側無分のフリー端を、
第２の導電層の露呈された内側縁部分に接合する段階
と； （ｈ）選択された導電路の外側部分を切断して、一端が
樹脂支持層の外側に延出しかつ他端がフリーとなるよう
な外側部分を形成する段階と； （ｉ）選択された導電路の外側部分のフリー端を曲げる
段階と； （ｊ）選択された導電路の外側部分におけるフリー端
を、第２の導電層の露呈された外側縁部分に接合する段
階； とを有してなることを特徴とするものである。
【００４１】さらに請求項１６の発明は、上述のような
半導体装置アセンブリの組立てにあたって、導電面に導
電路を接合（ボンディング）する方法についてのもので
ある。すなわち請求項１６の発明は、半導体装置アセン
ブリの組立てにあたって、導電面に導電路を接合する方
法において：樹脂フイルム層によって支持された複数の
導電路を用意しておき、かつその各導電路は樹脂フイル
ム層の縁から延出するようにしておき、ボンディング工
具の第１のストロークでは、（ａ）選択された導電路を
下方へ押してその選択された導電路を樹脂フイルム層の
縁で破断させ、これによって各選択された導電路にフリ
ー端を形成すること、（ｂ）さらにその選択された導電
路のフリー端を、下側の導電層に接するように押し曲げ
ること、（ｃ）そしてそのフリー端を、そのフリー端の
第１の位置において導電層に軽く押付けること、以上の
（ａ），（ｂ），（ｃ）を連続して行なわせ、その後の
ボンディング工具の第２のストロークに先立って、工具
を上昇させるとともに再配置し、ボンディング工具の第
２のストロークでは、前記第１のストロークにおいて下
側の導電層にフリー端が押し付けられた前記第１の位置
からオフセットされた第２の位置において、選択された
導電路のフリー端を下側の導電層に接合することを特徴
とするものである。
【００４２】
【作用】この発明によれば、半導体装置を搭載するため
の比較的フレキシブルなテープ状のサブストレートが、
中央の領域内へ延出する微細なピッチの複数のリード
（導電路あるいはリード導電路と記すこともある）を形
成するようにパターン化された導電層を有しており、前
記中央の領域内では、半導体ダイがリードの内側端に接
続されている。サブストレートはまた、前記リードを支
持する下側の絶縁層（例えば樹脂フイルム）を有してお
り、この絶縁層には、リードの内側縁によって規定され
る領域よりも広い開口部が形成されており、これによっ
て、リードの内側端は絶縁層の開口部の内側に露呈し
て、半導体装置に接続される。好ましくは、全てのリー
ドが半導体装置に接続される。
【００４３】前記絶縁層の下側には付加的な導電層が配
設されており、この導電層は、区分されたリードを形成
するようにパターン化はされておらず、むしろ平坦な環
状の層とされており、その導電層の内側縁部分は、絶縁
層の開口部を過ぎて露呈されているが、ダイよりは大き
く定められている。したがって、サブストレートは、２
つの導電層、すなわち相互に分離されたリードを形成す
るようにパターン化された一方の導電層およびパターン
化されていない他方の導電層と、その２つの導電層の間
に介在された絶縁層とからなるサンドイッチ構造とされ
ている。
【００４４】この発明によれば、パターン化された導電
層におけるリード導電路の全数のうちの第１のグループ
（部分）は、ダイに接続される。これには、（ワイヤボ
ンディングよりもむしろ）ＴＡＢボンディングもしくは
それに類するプロセスが好適である。パターン化された
導電層のリード導電路のうちの残りの、選択されたリー
ド導電路は、その内側端は前記同様にダイに接続される
が、次の点で前述のリード導電路とは異なる。すなわ
ち、（１）選択されたリード導電路は、絶縁層内の開口
部の縁において破断（カット）されて、その選択された
リード導電路の残りの部分とは非接続となった内側部分
が形成される。この選択されたリード導電路の内側部分
は、一端はダイに接続され、他端は“フリー”端（自由
端）とされる。そしてさらに、（２）選択されたリード
導電路における、前記内側部分のフリー端が、絶縁層の
開口部内に延出する付加的導電層の内側縁部分に接する
ように下方へ曲げられ、さらに、（３）そのフリー端が
前記延出する付加的導電層の内側縁部分に接合される。
このようにして、付加的導電層は、ダイに接続されるグ
ランド面（または電源面）として機能させることができ
る。
【００４５】付加的導電層はまた、絶縁層の外側縁近く
に形成された窓状のスリットの下側に延出し、そこにお
いて、前記選択されたリード導電路の外側部分が、前記
同様にして切断され、曲げられ、さらに付加的導電層の
外側縁部分に接合される。このようにして、選択された
リード導電路の外側部分は、最終的な半導体装置アセン
ブリの外側へ延出し、それが外部のグランド（または電
源）に接続され得るようになっている。
【００４６】このように、付加的な導電層は、選択され
たリード導電路における外側部分と内側部分との間にお
いて、ダイに対するグランド導通（もしくは電源導通）
に用いることができ、これは、ダイへの入出力の信号を
伝達することが本来意図されている残りのリード導電路
の中間部分が位置する面に対して、グランド導通路（も
しくは電源導通路）が異なる面でバイパスされることを
意味する。このような手法により、パターン化された導
電層（本来、信号の通路となるもの）から絶縁された独
立の面にグランド面（もしくは電源面）が確立され、前
述のような電気的な特性についての利点が、フレキシブ
ルなテープ搭載半導体装置アセンブリにもたらされる。
【００４７】さらにこの発明によれば、二つの付加的な
導電層が設けられ、その一方はグランドに、他方は電源
に用いることができる。一つの付加的な導電層が設けら
れている場合について既に述べたと同様に、選択された
リード導電路（選択された第１の導電路）が切断され、
曲げられて、第１の付加的な導電層の内側縁部分および
外側縁部分に接続され、また選択された他のリード導電
路（選択された第２の導電路）が切断され、曲げられ
て、第２の付加的な導電層の内側縁部分および外側縁部
分に接続される。
【００４８】さらにこの発明によれば、選択されたリー
ド導電路および選択された他のリード導電路は、パター
ン化された導電層と第１の付加的導電層（付加的導電層
が一つしかない場合には単なる“付加的導電層”）との
間の絶縁層（樹脂層）の縁（エッジ）において、ボンデ
ィング工具を用いてその選択されたリード導電路および
選択された他のリード導電路を押し下げることによっ
て、切断（剪断）される。
【００４９】さらにこの発明によれば、ボンディングの
プロセスの第１のステップ（ボンディグ工具の第１のス
トローク）では、ボンディング工具は、選択されたリー
ド導電路および選択された他の導電路（もしくはそれが
存在するならば）を切断し、そのフリー端を曲げ、さら
にそれを第１および第２（もしそれが存在するならば）
の付加的導電層に部分的に接合するために用いられる。
ボンディングの第２のステップでは、ボンディング工具
は、再配置され、その工具の第２のストロークによっ
て、リード導電路における既に安定化（第１のステップ
で付加的な導電層に軽く添着）されているフリー端を付
加的導電層に完全に接合させる。
【００５０】さらにこの発明では、絶縁層を貫通する通
路を用いることを避けるため、リード導電路を付加的導
電層にＴＡＢボンディングするための種々の方法を開示
している。
【００５１】さらにこの発明では、リード導電路を付加
的導電層に効果的にＴＡＢボンドするための種々のボン
ディング工具を開示している。
【００５２】そしてまたこの発明によれば、ダイをテー
プサブストレートに組込む際の助けとなり、かつ選択さ
れたリード導電路および選択された他のリード導電路を
カットし、曲げ、さらに付加的な導電層に接合する際の
助けとなるような治具（ダイ支持台）を開示している。
【００５３】この発明の他の目的、作用、態様、効果は
以下の説明から明らかとなるであろう。
【００５４】
【実施例】図１および図２には、フレキシブルなサブス
トレートに半導体装置をテープ搭載する従来の技術が示
されている。既に述べたように、半導体ダイは、導電リ
ード（導電路；トレース）の内側端部に、ワイヤボンド
もしくはＴＡＢ搭載手法によって接続される。
【００５５】図３および図４には、フレキシブルなサブ
ストレート２０４に半導体ダイ２０２をテープ搭載する
従来の他の技術２００を示す。この例では、サブストレ
ートは、銅箔などからなり、かつ線状の導電路（導電リ
ード）２０８（２０８ａ，２０８ｂ，２０８ｃ，２０８
ｄ）を形成するようにパターン化された第１の金属層２
０６を備えている。これらの導電路２０８は、最近の複
雑化された半導体装置に要求される信号の入力／出力
（Ｉ／Ｏ）の要求に適合するように、極めて微細なピッ
チで形成されている。典型的には数百にも及ぶ多数の導
電路２０８を代表して、四つの導電路２０８ａ，２０８
ｂ，２０８ｃ，２０８ｄのみを図示している（図４参
照）。これらの導電路２０８は、外部の電源や回路に接
続されるであろう外側（各図においては右側）の端部か
ら、ダイにボンディングされる内側（各図において左
側）の端部まで延長されており、これらの導電路（例え
ば２０８ａ，２０８ｂ，２０８ｃ，２０８ｄ）は、通常
はＩ／Ｏ信号もしくは電源またはグランド電位を分離し
て伝達する。
【００５６】知られているように、導電路２０８を形成
する第１の金属層２０６は、ポリイミドフイルムのよう
な絶縁材料からなる下側層２１０によって適切に支持さ
れる。絶縁層２１０には中央開口部２１２が設けられて
おり、この中央開口部２１２は絶縁層２１０の内周側縁
によって形成される。第１金属層導電路２０８は、ダイ
にボンディングするために適切な距離だけ、前記開口部
の内側へ延出している。その第１金属層導電路２０８は
また、外部回路および外部システムに接続するために、
絶縁層の外側縁２１４を越えて延出している。
【００５７】さらにサブストレート２０４には、絶縁層
２１０における前記第１金属層２０６に対して反対側の
面に、第２の金属層２２０が設けられている。この第２
の金属層２２０は、細い導電路を形成するようにパター
ン化されたものではなく、平坦な環状の構造とされ、そ
の内側縁２２２は絶縁層２１０の内側縁２１２の位置に
一致するように、また外側縁２２４は絶縁層２１０の外
側縁２１４の位置に一致するように定められている。
【００５８】この半導体装置アセンブリ２００におい
て、下側導電層２２０は、グランド面（接地面）として
用いることが意図される。この機能を果たすため、下側
導電層２２０の内側縁２２２の近傍に通路２３０が形成
され、この通路２３０は層２２０を通って層２１０を貫
通し、層２１６を通るように延びており、またその通路
２３０は、各導電路２０８が半導体装置２０２の近くで
グランド面２２０に電気的に接続されるように、通常は
貫通してメッキされる。しかしながら、図４から明らか
なように、直径が０．００４インチ（１００μｍ）のオ
ーダーとなっている通路２３０を設けるためには、一つ
の通路２３０を隣り合う二つの導電路にゆだねる必要が
あり、この例の場合には二つの導電路２０８ｂ，２０８
ｃがその一つの通路２３０によってグランド面に共通に
接続される。近年益々リード数が増加しつつあるパッケ
ージにおいては、各導電路は０．００２インチ（５０μ
ｍ）のオーダーの幅で０．００２インチの間隔で形成す
ることが望まれている。そして図４から明らかなよう
に、これは、一つの通路の領域で二つの導電路２０８
ｂ，２０８ｃが共通に結ばれてしまうことを意味し、そ
のためこれらの二つの導電路は、異なった信号を伝送す
ることができない。これはまた、多数の別の導電路がそ
れぞ異なる信号を伝送することが設計規範とされている
現状において、貴重な導電路（リード２０８）を浪費し
てしまうことを意味する。
【００５９】同様に、下側導電層２２０の外側縁２２４
の近傍には通路２３２が形成され、この通路２３２は、
層２２０を通って層２１０を貫通し、層２０６を通るよ
うに延びている。前記同様に、寸法上の制約から、その
一つの通路を設けるために、少なくとも二つの隣り合う
導電路（例えば２０８ｂ，２０８ｃ）が使用されてい
る。やはり、グランド面２２０は、絶縁層２１０の外側
縁２１４の近傍において導電路２０８ｂ，２０８ｃに接
続される。このように絶縁層２１０の内側縁近傍の通路
２３０を用いかつ絶縁層２１０の外側縁近傍の通路２３
２を用いることによって、通路２３２から他方の面２２
０を経てダイ２０２の近傍にて最初の面２０６へ戻るこ
とにより、外側リード（リード２０８の右側の部分）の
グランド接続がなされる。電気的なメリットは、広い面
積の分離されたグランド面２２０を設けたことによる結
果として生じる。
【００６０】図４にはまた、導電路２０８ｂ，２０８ｃ
の中間部分が好ましくは切取られた（あるいは単純に形
成されなかった）状態が示されており、このような導電
路２０８ｂ，２０８ｃの中間部分は破線で示されてい
る。この部分では、リード２０８ｂ，２０８ｃの一方の
端部から他方の端部までの電気的パスが第２のオフセッ
トされた（第１層２０６からオフセットされた）面２２
０によって広く確保されている。
【００６１】以上のように、技術２００として、二つの
金属層を有しかつその二つの金属層が通路によって接続
されたＴＡＢタイプの半導体装置アセンブリを形成する
従来の技術が示されている。これは一般に“２層金属層
ＴＡＢテープ”と称される。既に述べたように、一方の
面と他方の面とを接続するための通路を用いることによ
って、ダイに対する入力信号、出力信号に適用可能な電
気的に分離されたリードの数が不可避的に減少してしま
う。
【００６２】２層金属層ＴＡＢテープにおける他の問題
は、下側層２２０が上側層２２６と同様に（但し導電路
形状にパターン化されていない点は異なるが）薄い箔か
らなることである。したがって、下側層２２０は、サブ
ストレート２０４のための付加的な機械的支持としては
充分に機能せず、しかも下側層２２０は熱的特性の向上
に寄与しない。さらに、導電路２０８ｂ，２０８ｃの中
間部分（図４における破線部分）が除去されているとし
ても、これらの導電路のかなりの部分が信号層２０６に
残っており、そのためグランドのための平行な二つのパ
スが存在していることになる。さらに、各テープ（サブ
ストレート）の設計は、特定の用途ごとに行なわなけれ
ばならない。すなわち、この設計は、特定の半導体装置
の特定の“ピン出力”ごとにカスタム化されなければな
らない。（ここで“ピン出力”とは、ダイ上のいずれの
ボンドサイトが信号用のものか、電源用のものか、また
グランド用のものかを指示する用語として用いるものと
する。ピン出力は半導体装置ごとに大幅に異なるのが通
常である。）さらに、このような２層金属層ＴＡＢテー
プの製造には、相対的に高コスト（すなわち以下に示す
この発明の技術による場合と比較して高コスト）を要す
る。
【００６３】第２の導電面を有する多層フレキシブルサ
ブストレート この発明によれば、ＴＡＢテープのようなフレキシブル
サブストレートには、第一義的にはダイからの信号およ
びダイへの信号を伝送するためのパターン化された複数
のライン（導電路）を有する第１の導電層が設けられて
おり、またその第１の導電層からオフセットされかつ絶
縁された面において電源電圧および／または接地電位
（グランド）を伝えるための第２の導電層が設けられて
いる。第１の導電層は全ての信号（電源およびグランド
に対しての信号）を伝達するから、これは“信号層”と
称することもある。図３および図４における層２０６は
信号層に相当する。フレキシブルＴＡＢテープ、またそ
れを適用した半導体アセンブリ、それを製造する装置、
およびそれを製造するための方法を以下に開示する。
【００６４】図５には、ＴＡＢプロセスを用い、選択さ
れたリードについて切断し、曲げ、さらに第２の導電層
にボンドするという新規な手法を用いて部分的に組立て
た（但し封止されていない、すなわち蓋がされていな
い）半導体装置アセンブリ３００におけるこの発明に関
連する部分を示す。
【００６５】第１の導電層３１０は、微細なピッチの多
数の導電リード（トレース；導電路）３１２，３１４，
３１６を有するようにパターン化されている（但し図面
では、実際には数百にも及ぶリードのうち３本のみを示
している）。第１の導電層３１０は下側絶縁層３２０に
よって支持されている。第１の導電層３１０は薄い銅箔
によって厚さ１ミルのオーダーに作られている。絶縁層
３２０は、ポリイミドのような薄い樹脂層によって厚み
５ミルのオーダーに作られている。これらは、ＴＡＢテ
ープ半導体装置アセンブリの組立における標準である。
【００６６】ポリイミド層３２０は、内側の縁３２２に
よって中央開口部を有するように作られており、その開
口部は半導体ダイ３３０を収容するように充分に大きく
作られている。内側縁３２２によって形成される開口部
の寸法は、ダイ３３０よりも１mm（１ミリメータ）のオ
ーダーだけ大きい。これは、明らかにＴＡＢテープの標
準である。
【００６７】リード３１２，３１４，３１６の内側端３
１２ａ，３１４ａ，３１６ａは、ダイ３３０の頂部の回
路を含む面（回路は図示しない）上の“ボンドサイト”
３２２に、好ましくは金からなるバンプ３１８によって
それぞれＴＡＢボンドされている。これは良く知られた
手法である。バンプはリード側であっても、ダイ側であ
っても良く、またバンプを用いることなく各リードをダ
イ上にＴＡＢボンドしても良い（米国特許第４，８４
２，６６２号参照）。
【００６８】リード３１２，３１４，３１６の内側部分
３１２ｂ，３１４ｂ，３１６ｂはそれぞれダイ３３０の
外側端部とポリイミド層３２０の内側縁３２２との間に
架け渡されている。前に述べたことから判るように、ダ
イとポリイミド層３２０の内側縁との間の距離は、１．
０mmのオーダーである。これは確立されたＴＡＢ手法に
従っている。
【００６９】図に示されるように、選択されたリードの
内側部分、すなわちこの例ではリード３１２の内側部分
３１２ｂは、切断され、ポリイミド層３２０を過ぎて第
２の導電面に接するように下方へ曲げられている。これ
は従来の一般的なＴＡＢ手法とは異なる特徴的な点であ
る。
【００７０】リード３１２，３１４，３１６の中間部分
３１２ｃ，３１４ｃ，３１６ｃは、それぞれポリイミド
層３２０によって支持されている。これは確立されたＴ
ＡＢ手法に従っている。
【００７１】この発明によれば、第２の導電層３４０
は、適切な接着剤３５０、例えば２ミルの厚みのエポキ
シ層を用いて、ポリイミド層３２０の下側の面（第１の
導電層３１０に対し反対側の面）に固着されている。第
２の導電層３４０は矩形状をなし、相対的に（層３１０
と比較して）リジッドな環状に作られており、その内側
の縁３４２は、ポリイミド層３２０の内側縁３２２によ
って形成される開口部よりもわずかに（０．５mmのオー
ダーで）小さくかつダイ３３０よりもわずかに（０．５
mmのオーダーで）大きい開口部を形成している。したが
って、第２の導電層３４０の内側縁部分３４４は、ポリ
イミド層３２０の内側縁３２２によって形成される開口
部内に、そのポリイミド層３２０の内側縁の全周にわた
って０．５mmのオーダーで突出している。
【００７２】この発明によれば、選択されたリード３１
２の内側部分３１２ｂは、ポリイミド層３２０の内側縁
３２２において切断され（カットされ）ている。したが
って内側部分３１２ｂは、ダイ３３０にボンドされた一
端３１２ａと、“フリー”な他端３１２ｄとを有するこ
とになる。そのフリー端３１２ｄは、下方へ曲げられて
ポリイミド層３２０を過ぎ、そしてバンプを用いるかま
たは用いずに（前述の米国特許第４，８４２，６６２号
に示されているようにバンプなしで）、あるいはその他
の適切なＴＡＢボンディング技術を用いて、その選択さ
れたリード３１２のフリー端３１２ｄが第２の導電層３
４０の露出された内側縁部分３４４にボンディングされ
る。このようにして、ダイにおける選択されたボンドサ
イト３３２から、選択された導電路３１２の極めて短か
い内側部分３１２ｂを介して、第１の導電層（信号層）
３１０から離れかつオフセットされている第２の導電層
３４０までの電気的接続がなされる。
【００７３】同様にして、以下に述べるように選択され
たリード３１２が第２の導電層３４０の外側縁部分３４
６に接続される。ポリイミド層３２０は外側縁３２４を
有している。リード３１２，３１４，３１６は、その外
側端３１２ｅ，３１４ｅ，３１６ｅがそれぞれ例えばプ
リント回路板上の外部システムや外部回路に直接あるい
はソケットを介在させて接続可能となるように、ポリイ
ミド層３２０の外側縁３２４を越えて適切な距離だけ延
出されている。
【００７４】ポリイミド層３２０の外側縁３２４よりも
わずかに１．０mmのオーダーだけ内側（４つの外側縁の
内側）の位置には、長く伸びるスリット３２６がポリイ
ミド層を貫通してかつ各外側縁３２４と平行となるよう
に形成されている。このスリット３２６は、外縁３２６
ａおよび内縁３２６ｂを有し、０．５mmのオーダーの幅
（この幅は外縁３２６ａから内縁３２６ｂまでの幅であ
る）で形成されている。
【００７５】第２の導電層３４０は、そのスリット３２
６の下側を通りかつそのスリット３２６を越えて外側へ
延長されており、これによって第２の導電層３４０の外
側縁部分３４６の一部は、スリット３２６によって形成
される“窓”に露呈している。
【００７６】リード３１２，３１４，３１６の外側部分
３１２ｆ，３１４ｆ，３１６ｆは、スリット３２６に掛
け渡されている。選択されたスリット３１２（１つのみ
示す）の外側部分３１２ｆは、スリット３２６の内側縁
３２６ｂにおいて切断（カット）されている。したがっ
て、外側部分３１２ｆは、ポリイミド層３２０の外側縁
３２４を越えて延出しかつそこにおいて（スリットとポ
リイミド層の外側縁との間におけるポリイミド層上の部
分で）部分的に支持される一方の端部３１２ｅと、他方
の“フリー”な端部３１２ｇとを有している。フリー端
３１２ｇはスリット３２６内を下方へ曲げられてポリイ
ミド層３２０を過ぎ、そしてフリー端３１２ｇは、既に
述べたように内側のフリー端３１２ｄが第２の導電層３
４０の露出した内側縁部分３４４にボンディングされて
いると同様に、前述の米国特許第４，８４２，６６２号
に開示されているＴＡＢボンディング技術やその他の適
切なＴＡＢボンディング技術を用いることによって、第
２の導電層３４０の露呈された外側縁部分３４６にボン
ドされる。このようにして、半導体装置アセンブリの外
側へ延出する選択されたリード３１２の外側端３１２ｅ
が、比較的短かい外側部分３１２ｆを介して、第２の導
電層３４０に電気的に接続される。
【００７７】図６および図７には、半導体装置アセンブ
３００の全体構成を、図５に示されるよりも完全な状態
で示す。但し、図面の簡略化のため、リードとしては３
本のリード３１２，３１４，３１６のみを示す。
【００７８】図６においては、ポリイミド層３２０が矩
形の環状をなすことがより明確に示されている。既に述
べたようにポリイミド層３２０にはその内側縁３２２に
よって中央開口部が形成されており、その開口部は、ダ
イ３３０の外側の全周にわたり、ダイ３３０よりも１mm
のオーダーだけ大きく作られている。そして既に述べた
ように第２の導電層３４０の内側縁部分３４４も矩形環
状に作られており、これはポリイミド層３２０の下側か
らポリイミド層の内側縁３２２とダイ３３０の外側縁と
の間のほぼ中程まで延びている。
【００７９】第２の導電層３４０によって構成される
“第２の導電面”は、外部の電源装置からダイへ電源を
供給するかもしくはグランド（接地）電位を与えるため
かのうち、いずれにも好適に適用することができ、一方
多数のリード導電路を有する第１の導電層は、外部から
半導体装置に与えられるかまたは逆に半導体装置から出
力される信号について、より排他的に（すなわち一つの
導電面のみを有するＴＡＢテープと比較して、より独占
的に）用いられる。好ましくは、既に述べたように結果
的に生じる電気的メリットを得るために、第２の導電面
はグランドに接続される。
【００８０】明らかに、第２の導電層をグランド接続に
用いれば、それはダイに対するすべてのグランド接続と
して用いることができる。これは、ＴＡＢサブストレー
ト上の合計約４００本のリード（３１２，３１４，３１
６）のうちの約２５本のリードと見積ることができる。
そして信号層（３１０）のうち、残る（非接地の）リー
ドのうち約２５本は電源に用いられ、残る大多数のリー
ドは信号の入出力に用いられる。
【００８１】このように図５〜図７に示される如く、分
離された第２の導電面が半導体装置へのグランド接続
（もしくは電源接続）に用いられ、その第２の導電面は
信号導電路を有する第１の導電面からオフセットされか
つ絶縁されている。（スリット３２６よりも内側のポリ
イミド層上の領域については）明らかに、半導体装置に
対しグランド（もしくは電源）接続するための導電路
（例えば符号３１２）としては、その導電路の一部（す
なわち符号３１２ｃの部分）は存在しない。換言すれ
ば、上述のようにスリット３２６よりも内側のポリイミ
ド層上の領域では、第１の導電面（３１０）が、半導体
装置に対する入力、出力の信号（もしくは電源）のみを
伝送することになり、選択された導電路（３１２）の中
間部分（３１２ｃ）はグランドに接続されていないこ
と、すなわち図３、図４に示された２層金属層ＴＡＢテ
ープの場合に存在したような“平行”路は存在しないこ
とになる。
【００８２】定義付けすれば、“サブストレート”なる
用語は、組立てられた層３１０，３２０，３４０の全体
を意味するものとする。“部分的サブストレート”なる
用語は、これらの層のうちの一つもしくは二つのみを意
味するものとする。
【００８３】好ましくは、エポキシ層３５０は、ポリイ
ミド層の縁３２２，３２６ｂから全く外側へ出ないよう
に設けられ、これらの縁の内側に約１mmの間隔で設けら
れる。
【００８４】図５においては、導電路３１２の内側部分
３１２ｂおよび外側部分３１２ｆが切断されかつ下方へ
曲げられた状況下で、中間部分３１２ｃの内側および外
側の端部はそれぞれポリイミド層の縁３２２，３２６ｂ
を越えて延び出ている。これは許容されるが、特に必要
不可欠ではない。
【００８５】図５から明らかなように、導電路３１２の
内側部分３１２ｂは、その導電路３１２の外側部分３１
２ｆが第２の導電層の外側端部３４６に接続されている
向きに対し“反対”の向きで第２の導電層に接続されて
いる。しかしながら、いずれの部分においても、フリー
端３１２ｄ，３１２ｇは、互いに向き合って、非接続の
中間部分３１２ｃの下側すなわち第２の導電層３４０の
側へ向いている。
【００８６】以上詳細に説明したように、この発明の技
術では、既に述べた米国特許第４，８４２，６６２号に
開示されている技術とは、少なくとも一つの顕著な点で
異なっていることが重要である。一般的に言えば、前述
の米国特許では、リード（２４）のフリー端は単純に下
方へ曲げられてダイ（１０）にボンドされている。一方
この発明ではフリー端（３１２ｄ，３１２ｇ）は、ポリ
イミド層３２０の対応する各縁（３２２，３２６ｂ）を
過ぎるようにリードが下方へ曲げられることによって作
られている。換言すれば、選択されたリード３１２は、
フリー端３１２ｄ，３１２ｇを形成するために、その長
さ方向を分断するように切断されている。これらのフリ
ー端３１２ｄ，３１２ｇは、前述の米国特許におけると
同様にダイにボンドすることを意図している“ノーマル
な”フリー端３１２ａとは異なる。
【００８７】半導体装置アセンブリの組立の好ましい手
順は次の通りである。 （ａ） 複数の信号導電路（例えば第１の導電層３１
０）と樹脂支持層（例えばポリイミド層３２０）のみを
有するテープ（部分的サブストレート）を用意する。 （ｂ） 樹脂支持層の中央開口部（縁３２２によって形
成される開口部）内にダイ（３３０）を配置する。 （ｃ） ＴＡＢプロセス（バンプ有もしくはバンプ無の
ＴＡＢプロセス）を用い、ダイに信号導電路（例えば３
１２，３１４）の内側端を接続する。 （ｄ） 適切な接着剤（３５０）を用いて、樹脂支持層
の中央開口部よりも小さい中央開口部（内側縁３４２に
よって形成される開口部）を有する第２の導電面（例え
ば３４０）を、樹脂支持層における第１の導電層に対し
反対側の面に接着する。このとき、第２の導電層の内側
縁部分（３４４）は樹脂支持層の開口部内に露呈させ
る。 （ｅ） 選択された導電路（３１２）の内側部分（３１
２ｂ）をカットしてフリー端（３１２ｄ）を形成し、そ
のフリー端（３１２ｄ）を曲げて、第２の導電層の内側
縁部分（３４４）にボンドする。 （ｆ） 同じ選択された導電路（３１２）の外側部分
（３１２ｆ）をカットしてフリー端（３１２ｇ）を形成
し、そのフリー端（３１２ｇ）を曲げて、第２の導電層
における、樹脂支持層の外側縁近くのスリット（３２
６）に露呈する部分にボンドする。 （ｇ） 通常のＴＡＢプロセスフローを用い、ダイを封
止するなどの過程を経て、半導体装置アセンブリを完成
させる。
【００８８】ステップ（ｅ），（ｆ）は、好適には、以
下に説明するようなサーモソニニックＴＡＢプロセスを
用いて実行される。しかしながら、ステップ（ｅ），
（ｆ）のボンディングには、バンプ無しのエッチング、
あるいはリフローもしくは熱圧縮（サーモコンプレッシ
ョン）ボンディング、さらにはバンプを用いたボンディ
ングを用いることもできる。リフローボンディングは、
通常は錫メッキテープおよび金バンプを含む。熱圧縮ボ
ンディングは、通常は金バンプを用い、圧力と高温が適
用される。
【００８９】２層金属層ＴＡＢテープ（図３および図
４）と比較してのこの発明の長所としては、コストの低
減、設計の自由度が高いこと、サブストレートおよび最
終的な半導体装置アセンブリについて機械的支持が付加
されること、（図４と比較して）内側リードの通路の孔
のピッチの制約がないこと、平行なグランド通路を回避
できるため電気的特性が優れること、および熱的特性が
良好であることが含まれる。
【００９０】設計の自由度に関しては、種々の“ピン出
力”（どのピンが信号用か、電源用か、グランド用か）
を有する種々の半導体装置について、“包括的な（ジェ
ネリックな）”ＴＡＢテープを適用することができ、ま
たその後あるリード（３１２）を第２の（グランド）面
に接続するために選択することができることが明らかで
ある。これは、異なるピン出力を有する半導体装置ごと
にカスタム化されなければならない図３、図４に示され
る２層金属層ＴＡＢテープでは不可能である。
【００９１】さらにＴＡＢパッケージに、電気的に特徴
的な第２の導電面を導入することによって、半導体装置
アセンブリの挙動がより良好となり、また入力／出力接
続の数とグランド接続の数との比が減少し、かつ比較的
フレキシブルなパッケージに対して機械的な支持が加え
られる。この発明の技術によって上述のような利点が比
較的低コストで得られることは、半導体パッケージング
技術にとって魅力的である。
【００９２】第２の導電層３４０は、如何なる電気的導
電材料によっても作ることができる。第２の導電層の厚
みは、１ミルのオーダーの極めて薄いものから、１イン
チのオーダーの極めて厚いものまで、広い範囲に設計す
ることができる。いずれにしても、第２の導電層３４０
の厚みは、必要に応じて定め、図３、図４に示される２
層金属層ＴＡＢテープに適用されている第２の導電箔の
場合と比較して、格段に高い機械的支持をサブストレー
トに与え、かつサブストレートに格段に良好な熱的特性
を与えることができる。
【００９３】図８は、図５に示されるサブストレート３
００と同じ構成要素を用いてはいるが、第２の導電層３
４０が第１の導電層３１０の下側ではなく上側に位置す
るような、サブストレート３７０の変形例を示してい
る。この例では、樹脂層３２０はリード層３０１の上側
（他方の例）に配設され、第２の導電層３４０は樹脂層
３２０の（下側ではなく）上側に配設される。
【００９４】第２および第３の導電面を有する多層フレ
キシブルサブストレート 図３、図４には、“２層金属層ＴＡＢテープ”について
の従来技術が示されており、ここでは付加的な（第２
の）箔層が付加されて、これが絶縁層を通る通路を介し
て第１のパターン化された導電層に接続されている。こ
のような技術の不利益および制約は、既に述べた。
【００９５】２層金属層ＴＡＢテープにさらに他の箔層
を加えることによって、“３層金属層ＴＡＢテープ”を
提供することは知られている。この場合は、明らかにさ
らに多数の通路を要することになり、そのため入力／出
力信号に適用可能なリード導電路の数が著しく少なくな
り、また既に述べたような２層金属層ＴＡＢテープにお
けると同様な不利益および制約がもたらされることにな
る。
【００９６】この発明によれば、ＴＡＢサブストレート
に、グランドおよび電源用の第２および第３の導電層が
付加され、これらのグランドおよび電源の電流は第１の
導電層から絶縁される。この技術は、図５〜図７に示し
た例と多くの部分で共通している。
【００９７】図９には、選択されたリードをカットし、
曲げ、ＴＡＢプロセスを用いて第２および第３の導電層
にボンディングするという新規な技術を適用して、（封
止もしくは蓋がされていない）部分的に組立てた半導体
装置アセンブリの特徴的な部分が示されている。以下の
説明から、選択されたリードを、付加された一方の導電
層に向けて曲げてボンドし、かつ付加された他方の導電
層に通路を介して接続しても良いことは理解できるであ
ろう。しかしながら、このように通路を用いることは、
導電路を一つずつ使用するのではなく、２つずつ使用す
ることになって、この発明の一般的な目的に反すること
となる。
【００９８】第１の導電層４１０は、多数の微細なピッ
チの導電リード（導電路：トレース）４１２，４１４，
４１６（図面の簡略化のため３本のみを示す）を有する
ようにパターン化されている。第１の導電層４１０は、
下側の絶縁層４２０によって支持されている。その第１
の導電層４１０は、１ミル厚のオーダーの薄い銅箔によ
って作ることができる。絶縁層４２０は、５ミル厚のオ
ーダーのポリイミド等の薄い樹脂層によって作られる。
【００９９】ポリイミド層４２０には、その内側縁４２
２によって中央開口部が形成されており、この開口部は
対応する半導体ダイ４３０を収容するように充分に広い
大きさとされている。その開口部４２２は、２．０mm
（２ミリメータ）のオーダーだけダイ４３０よりも広
い。一般に、ポリイミド層の内側縁４２２によって形成
される開口部は、図５に示された実施例の対応する開口
部３２２の場合よりも２倍分だけダイよりも広くする必
要がある。
【０１００】リード４１２，４１４，４１６の内側端４
１２ａ，４１４ａ，４１６ａは、ダイ４３０の頂面上の
“ボンドサイト”４３２に、バンプを用いるかまたはバ
ンプなしのＴＡＢ技術によってボンドされる。
【０１０１】リード４１２，４１４，４１６の内側部分
４１２ｂ，４１４ｂ，４１６ｂは、それぞれダイ４３０
の外側縁とポリイミド層４２０の内側縁４２２との間の
ギャップに架け渡される。
【０１０２】図示されるように、選択されたリードの内
側部分、すなわちこの例ではリード４１４および４１２
の内側部分は、カットされて、ポリイミド層４２０を過
ぎるように下方へ曲げられ、それぞれ第２および第３の
導電面に接触される。
【０１０３】リード４１２，４１４，４１６の中間部分
４１２ｃ，４１４ｃ，４１６ｃは、ポリイミド層４２０
によって支持されている。
【０１０４】この発明によれば、第２の導電層４４０
は、２ミル厚のエポキシ層の如き適切な接着剤４５０を
用いて、ポリイミド層４２０の下側の面（第１の導電層
４１０に対し反対側の面）に接着される。第２の導電層
４４０は、矩形をなす相対的に（層４１０と比較して）
リジッドな環状に作られており、かつ前述のポリイミド
層４２０の内側縁４２２によって形成される開口部より
も若干（０．５mmのオーダーだけ）小さい開口部を形成
する内側縁４４２を有している。したがって、第２の導
電層４４０の内側縁部分４４４は、ポリイミド層４２０
の内側縁４２２によって形成される開口部内に露呈され
ることになる。
【０１０５】この発明によれば、選択されたリード４１
４の内側部分４１４ｂは、ポリイミド層４２０の内側縁
４２２において切断（カット）されている。したがって
内側部分４１４ｂは、ダイ４３０にボンドされる一端４
１４ａと、他方の“フリー”端４１４ｄとを有してい
る。そのフリー端４１４ｄは下方へ曲げられて、ポリイ
ミド層４２０を過ぎており、そして好ましくはバンプな
しのＴＡＢボンディング技術を用いることによって、そ
の選択されたリード４１４のフリー端４１４ｄが、第２
の導電層４４０の露呈された内側縁部分４４４にボンド
される。このようにして、ダイ上の選択されたボンドサ
イト４３２から、選択された導電路４１４の極めて短か
い内側部分４１４ｂを経て、第１の導電層（信号層）４
１０から分離されかつオフセットされている第２の導電
層４４０に至る電気的接続がなされている。
【０１０６】以上の点は、図５における第２の導電面３
４０とほとんど同様である。
【０１０７】この例４００においては、第２の導電面４
４０の下側に第３の導電面４６０が設けられており、こ
の第３の導電面４６０は、図示のように絶縁層４７０に
よって第２の導電面４４０から絶縁されている。この絶
縁層は、好ましくはポリイミド層であるが、接着剤（例
えばエポキシ）であっても良い。実際上は、第２の導電
層４４０と、絶縁層４７０と、第３の導電層４６０とか
らなるサブアセンブリは、サブストレートの残りの部分
（すなわち層４１０および４２０）とは別に形成され、
その後、接着剤４５０を用いてサブストレートの残りの
部分に接合される。最終的には、第２の導電層は、外部
電源からダイへ電源を供給するために用いることがで
き、第３の導電層４６０はダイにグランド接続を行なう
ために用いることができる。このようにして、層４７０
によって分離・絶縁された層４４０および４６０は、電
源およびグランド接続について、（最終的にパッケージ
された半導体装置アセンブリ内に）組込まれた（ビルト
インされた）キャパシタンスを形成しており、これは種
々の電気的利点をもたらす。結局、層４７０は、必要に
応じた組込みキャパシタンスが得られるように、適切な
誘電率と厚みを有する適切な材料から選択される。
【０１０８】第３の導電層４６０は、好ましくは金属か
らなり、第２の導電層４４０と同様に、箔よりも厚い厚
みに作られる。この第３の導電層４６０は、その内側縁
４６２によって規定される中央開口部を有し、その開口
部は、第２の導電層４４０の内側縁４４２によって形成
される開口部よりも０．５mmのオーダーだけ小さく作ら
れている。このようにして、第３の導電層４６０の内側
縁部分４６４は、ポリイミド層４２０内の開口部と第２
の導電層４４０内の開口部との両者の開口部の内側に露
呈されている。
【０１０９】この発明によれば、選択されたリード４１
２の内側部分４１２ｂは、ポリイミド層４２０の内側縁
４２２において切断（カット）されている。したがっ
て、その内側部分４１２ｂは、ダイ４３０にボンドされ
る一端４１２ａと、他方の“フリー”端４１２ｄとを持
つことになる。そのフリー端４１２ｄは下方へ曲げられ
て、ポリイミド層４２０を過ぎており、そして好ましく
はバンプなしのＴＡＢボンディング技術を用いることに
よって、その選択されたリード４１２のフリー端４１２
ｄが第３の導電層４６０の露呈された内側縁部分４６４
にボンディングされる。このようにして、ダイ上の選択
されたボンドサイト４３２から、選択された導電路４１
２の極めて短かい内側部分４１２ｂを経て、第１の導電
層（信号層）４１０および第２の導電層４４０から分離
されかつオフセットされた第３の導電層４６０に至る電
気的接続がなされている。
【０１１０】リード（４１２，４１４）をカットしかつ
二つの付加的なレベル（層４４０のレベルおよび層４６
０のレベル）に曲げることを実行するためには、第３の
導電層４６０まで曲げられるリードの内側部分は、それ
に届くに足りる充分な長さを有していることが重要であ
る。具体的なその寸法は、具体的な用途、特に第２導電
層４４０の厚みに応じて定められる。
【０１１１】上述のところから、ダイに接続される選択
されたリードを特に電源接続およびグランド接続するた
め、如何にカットし、曲げ、二つの付加的導電面（層）
に接続するかが判る。図５に示したと同様にして、選択
されたリードの外側部分が付加的な二つの導電面の外側
縁部分に接続される。
【０１１２】選択されたリード４１４は第２の導電層４
４０の外側縁部分４４６に、以下のようにして接続され
る。ポリイミド層４２０は外側縁４２４を有している。
リード４１２，４１４，４１６は、その外側端４１２
ｅ，４１４ｅ，４１６ｅがプリント回路板上などに存在
する外部システムや要素に、場合によってはソケットを
介在させて、接続させ得るように、前記外側縁４２４を
越えて適切な長さだけ延出している。
【０１１３】ポリイミド層４２０の外側縁４２４よりも
内側（４つの外縁の内側）へわずかに１．０mmのオーダ
ーの位置には、ポリイミド層４２０を貫通しかつ各外側
縁４２４と平行となる長いスリット４２６が形成されて
いる。スリット４２６は、外側縁４２６ａおよび内側縁
４２６ｂを有し、１．０mmのオーダーの幅（図５におけ
るスリット３２６の幅の２倍）とされている。
【０１１４】第２の導電層４４０は、その第２の導電層
４４０の外側縁部分４４６が、スリット４２６によって
形成される“窓”内に露呈に露呈されるように、スリッ
ト４２６の下側において例えば少なくとも０．５mmは外
側へ部分的に延び出ている。リード４１２，４１４，４
１６の外側部分４１２ｆ，４１４ｆ，４１６ｆは、それ
ぞれスリット４２６に架け渡されている。
【０１１５】選択されたリード４１４（１つのみ図示）
の外側部分４１４ｆは、スリット４２６の内側縁４２６
ｂにおいて切断（カット）されている。したがって外側
部分４１４ｆは、ポリイミド層４２０の外側縁４２４を
越えて延出しかつそれによって（ポリイミド層における
スリットとポリイミド層の外側縁との間の部分によっ
て）部分的に支持される一端４１４ｅと、他方の“フリ
ー”端４１４ｇとを有する。フリー端４１４ｇは、下方
へ曲げられて、スリット４２６を通り、ポリイミド層４
２０を過ぎ、第２の導電層４４０の内側の（スリット４
２６を通して）露呈された縁部分４４６にボンドされ
る。このようにして、半導体装置アセンブリの外側に位
置する選択されたリードの外側端４１４ｅから、比較的
短かい外側部分４１４ｆを介して、第２の導電層４４０
に至る電気的接続がなされている。
【０１１６】図５に示される構造、すなわち第２の導電
層３４０が完全にスリット３２６を横切るような構造と
は対照的に、この実施例４００では、第２の導電層４４
０はスリット領域内へ部分的に（すなわち半分だけ）延
出されている。図示のように、スリット領域内の残る半
分の空間は、次に述べるようにリード４１２の外側部分
４１２ｆを第３の導電層４６０の露呈（スリット４２６
内に露呈）された外側縁部分４６６に接続するために必
要とされる。
【０１１７】選択されたリード４１２（１つのみ図示）
の外側部分４１２ｆは、スリット４２６の内側縁におい
て切断（カット）される。したがって外側部分４１２ｆ
は、ポリイミド層４２０の外側縁４２４を越えるととも
にそこで（ポリイミド層におけるスリットとポリイミド
層の外側縁との間の部分によって）部分的に支持される
一端４１２ｅと、他の“フリー”端４１２ｇとを有して
いる。フリー端４１２ｇは、下方へ曲げられて、スリッ
ト４２６を通り、ポリイミド層４２０を過ぎ、さらに第
２の導電層４４０を過ぎ、そして第３の導電層４６０に
おける（スリット４２６を通して）露呈された外側縁部
分４６６にボンドされる。このようにして、選択された
リードの半導体装置アセンブリの外側に位置する外側端
４１２ｅから、比較的短かい外側部分４１２ｆを経て、
第３の導電層４６０に至る電気的接続がなされている。
【０１１８】図５においては、第２の導電層３２０がポ
リイミド層３２０の外側部分の外側縁３２４まで延長さ
れた構造となっていいるのに対し、図９の例では、第２
の導電層４４０を過ぎて第３の導電層４６０に至る通り
道を残しておくことが必要であるから、そのような構造
は不適当である。そこで、図９に示すように、ポリイミ
ド層４２０におけるその外側縁４２４とスリット４２６
の縁４２６ａとの間の支持されていない領域（ポリイミ
ド層４２０が第２の導電層によって支持されていない領
域）内に、第３の導電層４６０の上面とポリイミド層４
２０の下面との間に適切なスペーサブロック４８０が配
設されている。このスペーサブロック４８０は、独立し
た部材として形成して、ポリイミド層４２０の下面にエ
ポキシ４５０を用いて接着しても、あるいは第３の導電
層４６０の一部としてそれと一体に形成しても良い。
【０１１９】図９に示す例では、図面の明解化のため、
カットされかつ部分的に曲げられた導電路４１２，４１
４における中間部分は、ポリイミド層の各縁４２２，４
２６ｂを越えて延出していないように示されている。既
に述べたように、これら中間部分の端部が延出しまた曲
げられることは、必要不可欠なことではない。
【０１２０】既に図５および図８を参照して、第２の導
電層３４０は信号層３１０の上側に設けても良いことを
説明した。同様に、第２および第３の導電層４４０，４
６０のうちの一方または双方を、信号層４１０の下側で
はなく、その上側に配置することが可能である。例え
ば、第３の導電層４６０を信号層４１０の上側に配置
し、一方第２の導電層４４０を下側に残しておくことが
できる。
【０１２１】二つの付加的な層（４４０，４６０）を有
するＴＡＢテープを組立てるための好ましい手順を以下
に示す。 （ａ） 複数の信号導電路（例えば第１の導電層４１
０）と樹脂支持層（例えばポリイミド層４２０）のみを
有するテープ（部分的サブストレート）を用意する。 （ｂ） 樹脂支持層の（縁４２２によって形成される）
中央開口部内にダイ（４３０）を配置する。 （ｃ） 信号導電路（例えば４１２，４１４，４１６）
の内側端をダイに接続する。 （ｄ） 第２および第３の導電層（４４０，４６０）を
その間に絶縁層（４７０）を挟んで同時に組立て、かつ
必要あればスペーサブロック（４８０）を同時に組立て
て、サブアセンブリとする。 （ｅ） 適切な接着剤（４５０）を用いて、サブアセン
ブリ（４４０，４７０，４６０，４８０を含む）を、樹
脂支持層における第１の導電層と反対側の面に接合す
る。 （ｆ） 選択された一方の導電路（選択された第１の導
電路；４１４）における内側部分（４１４ｂ）にフリー
端（４１４ｄ）を形成するようにそのその導電路４１４
をカットし、かつそのフリー端を曲げ、さらに第２の導
電層（４４０）の露呈された内側縁部分（４４４）にボ
ンディングし、また選択された他方の導電路（選択され
た第２の導電路；４１２）における内側部分（４１２
ｂ）にフリー端（４１２ｄ）を形成するようにその導電
路（４１２）をカットし、かつそのフリー端を曲げ、さ
らに第３の導電層（４６０）における露呈された内側縁
部分（４６４）にボンディングする。 （ｇ） 前記と同じ選択された第１、第２の導電路（４
１４，４１２）の外側部分をそれぞれカットしてフリー
端（４１４ｇ，４１２ｇ）を形成し、樹脂支持層の外縁
近くのスリット（４２６）内で各フリー端を曲げ、さら
に第２および第３の導電層（４４０，４６０）の外側縁
部分（４４６，４６６）にそれぞれボンディングする。 （ｈ） 通常のＴＡＢプロセスフローによって、すなわ
ちダイを封止する等の手法を用いて、半導体装置アセン
ブリを最終的に組立てる。
【０１２２】ステップ（ｆ）および（ｇ）は、後に述べ
るようなサーモソニックＴＡＢボンディングプロセスを
適用することが好ましい。しかしながらバンプなしのボ
ンディング、あるいはバンプを用いたボンディングのい
ずれも適用可能である。
【０１２３】以上のようにいずれの実施例でも、選択さ
れた導電路をダイにボンディングしまた付加的な（第２
および第３の）導電層にボンディングするにあたって
は、バンプなしのＴＡＢプロセスではなく、バンプや半
田ボール、その他のものを用いても良いことが明らかで
ある。そればかりでなく、選択された導電路をカット
し、曲げ、下側の付加的な導電層にボンディングするこ
の発明の考え方は、非ＴＡＢのフレキシブルサブストレ
ートにも適用可能である。
【０１２４】第２および第３の導電面を有する多層フレ
キシブルサブストレートを作成するすためのサーモソニ
ックボンディングプロセス 既に述べたように、米国特許第４，８４２，６６２号に
おいては、“下方へ向ける”操作が基本的に指向されて
おり、これによって導電路のフリー端がダイにバンプな
しでボンディングされるようにしている。
【０１２５】また既に述べたように、そのような技術
は、（図５における）導電路３１２，３１４，３１６の
最も内側のフリー端３１２ａ，３１４ａ，３１６ａ、お
よび（図９における）導電路４１２，４１４，４１６の
最も内側のフリー端４１２ａ，４１４ａ，４１６ａをそ
れぞれダイ３３０にボンディングするに適切である。
【０１２６】既に示唆したように、導電路３１２，４１
２，４１４をカットすることによって“作り出された”
フリー端３１２ｄ，３１２ｇ，４１２ｄ，４１２ｇ，４
１４ｄ，４１４ｇを第２および第３の導電層にボンドす
る手法は、上記の米国特許の技術とは異なっていて、か
つより適切なものである。既に述べたように、この発明
の手法では、第２および第３の導電層へ向けて曲げられ
かつボンドされるべきフリー端が、最初の段階でカット
されなければならないこと−そしてこのカット操作がポ
リイミド層（３２０，３４０）の鋭いエッジ（３２２，
３２６ｂ，４２２，４２６ｂ）を用いてなされること−
の点で、米国特許第４，８４２，６６２号の手法とは異
なる。
【０１２７】さらに、ボンディングされるべきフリー端
を作り出す切断操作の後には、フリー端は、前述の米国
特許第４，８４２，６６２号とは異なる手法でボンディ
ングされる。
【０１２８】例えば、この発明の製造方法において使用
される工具は、米国特許第４，８４２，６６２号のもの
と異なっている。その米国特許においては工具自身は示
されていないが、その米国特許の第８図には工具で形成
したボンド部分が示されている。そしてその米国特許の
明細書中では、“ボンディング工具のヘッドの幅は、そ
のボンディング工具のヘッドが押付けられるＴＡＢテー
プ（導電体）の幅よりも大きくするべきである”（第６
欄、５８〜６１行）と記載されている。
【０１２９】さらに図１０を参照して例示すれば、米国
特許第４，８４２，６６２号に直接には示されていない
が、暗示されているボンディング工具５０２は、ヘッド
５０４を（その幅方向に）横切って延びる幅方向溝部５
０６を備えたヘッド５０４を有している。これは、その
米国特許においてボンディング工具がシングルストロー
クであると示されている点、およびその明細書中におい
て、“超音波エネルギがパッドに取付けられているＴＡ
Ｂテープの長さ方向に与えられることが好ましく”、そ
して“これがなされれば、テープとパッドとの間に導入
される結果的な相対運動が、軸線に沿った２つの面の高
速の長さ方向への「ワイピング」を生起させる”（第７
欄、１３〜３３行参照）と記載されていることから明ら
かである。
【０１３０】ここで、図１０には、上述のようにボンデ
ィングされるべき導電体５０８の幅“ｗ”よりも大きい
幅“Ｗ”を有するボンディング工具を示す。双方向矢印
“Ｌ”は、導電体５０８の長さ方向に沿うボンディング
工具の振動を示し、同方向の動き“ｌ”が、前述の“ワ
イピング”のために導電体に与えられる。前記米国特許
の第８図にはボンディング後の導電体が示されており、
ここでは導電体５０８（前記米国特許では符号２４）上
に前記幅方向溝部５０６によって凸条（うね）が隆起形
成されていることが明らかである。この溝部５０６は、
工具が導電体に対しその長さ方向に振動することを許容
するのではなく、導電体５０８と工具５０２のヘッド５
０４が一体となって長さ方向に動き、ボンドパッド（前
記米国特許における符号２６）に対して導電体が所要の
ワイピング機能を果たすための役割を担うものと考えら
れる。換言すれば、前記従来技術の工具のヘッド５０４
は、導電体の長さ方向の動きを規制するように作られて
いるのである。
【０１３１】従来技術のボンディング工具とは対照的
に、この発明のボンディング工具は、導電体（選択され
たリード導電路）がカットされ曲げられ、さらに第２お
よび第３の導電層（例えば４４０または４６０）にボン
ディングされるに際して、その導電体を横切る方向（幅
方向）の動きを規制するように作られている。
【０１３２】カット動作について特に言えば、そのカッ
ト動作は、工具ヘッドが導電リード（例えば３１２）の
内側部分（例えば３１２ｂ）を押し下げて、それがポリ
イミド層（例えば３２０）のエッジによって剪断される
ことによって行なわれ、導電リードがそれ自体の幅方向
へ変位しないことが極めて重要である。したがってこの
発明のボンディング工具は、カットされ曲げられかつボ
ンディングされる導電リード（導電路）の横断方向（幅
方向）の動きを阻止するように設計される。
【０１３３】図１１には、この発明のボンディング工具
５２０を示す。工具のヘッド５２２は、楔形をなし、か
つ切断・曲げ・ボンディングがなされる導電体５２６
（例えば３１２）を横切ってその幅方向に広がるような
ストレートでかつ部分的にフラットな端部５２４を有し
ている。導電体をその中間部分５２６ｃ（例えば３１２
ｃ）に沿って支持するポリイミド層５２８（例えば３２
０）が示されている。工具５２０は、ポリイミド層５２
８の縁５３０（例えば３２２）に近接して導電体５２６
の内側部分５２６ｂ（例えば３１２ｂ）に降下される
（上記説明において、括弧内の数字は図５に示される例
において用いられた符号である。工具５２０およびここ
で示されるプロセスは、図９に示される選択された導電
路４１２，４１４をカットし、曲げ、ボンディングする
ためにも使用できることはもちろんである。）。
【０１３４】この発明によれば、ボンディング工具のヘ
ッド５２２と、切断され曲げられかつボンディングされ
る導電体５２６との間の相対的な幅方向の動きを阻止す
るため、ヘッド５２２には、導電体５２６の長さ方向に
延びる溝５３２が、端部５２４から彫り込まれて形成さ
れている。好ましくは、従来技術（図１０）と同様に、
ボンディング工具のヘッドの幅は、ボンディングされる
べく導電体の幅より大きく定められる。図１１のボンデ
ィング工具５２０の場合、長さ方向の溝５３２は、その
幅が導電体５２６の幅の２０〜３３％のオーダーとさ
れ、これによって、工具に若干の位置誤差が存在して
も、導電体の幅方向の中央部に容易に溝を位置させるこ
とができるようになっている。溝５３２の深さは、導電
体５２６の厚みの１０〜２０％のオーダーとされてい
る。
【０１３５】図１２には、第２の導電層５４０（例えば
図５の符号３４０）における露呈された内側縁部分５４
４（例えば図５の符号３４４）にボンディングされた導
電体５２６の内側部分５２６ｂが示されている。この図
では工具５２０は上昇している（図示していない）。但
し、内側部分５２６ｂの上面の（幅方向の）中央部に、
導電体５２６の長さ方向に延び、しかも（切断によっ
て）フリーとなった一端５２６ｄの近くに位置するよう
な凸条部５６０が現われている。
【０１３６】従来技術（図１０）のボンディング工具５
０２に対して、溝５３２のような導電体の長さ方向に沿
った溝を追加することも可能であり、その場合には工具
のヘッドに、幅方向（横断方向）のチャンネル５０６
と、長さ方向の溝５２２との両者が存在することにな
る。このようにすれば、工具のヘッドと導電体との間に
おける相対的な動きを、（溝５３２によって）横断方向
へ阻止すると同時に、（チャンネル５０６によって）長
さ方向へ阻止することができ、この場合には導電体上に
は痕跡として十字形状の隆起した凸部が残ることにな
る。このような工具を図１４に示す。
【０１３７】しかしながら、より重要なことは、この発
明におけるボンディング工具が担う役割を考慮すること
である。工具が導電体（５２６）上に向って最初に降下
される際の工具の仕事は、ポリイミド層（５２８）の縁
（エッジ；５３０）に可及的に近い位置において、導電
体を破断（剪断）すなわちカットすることである。
【０１３８】この発明によれば、上述のような工具の
“最初の”ストロークによって、導電体（５２６）が破
断され、かつその導電体がポリイミド層の縁（５３０）
に近い位置において下側の第２の（または第３の）導電
層（例えば３４０／５４０まはた５６０）に軽く押し付
けられる（部分的に接合される）。
【０１３９】さらにこの発明では、導電体のフリー端
（５２６ｄ）と下側の付加的な導電層との間の良好な接
合を確保するため、その後工具は導電体上から一旦上昇
してから、再配置（位置変更）されて、導電体を下方へ
押し付けるように２回目の押し付け動作（ストローク）
がなされる。
【０１４０】図１３には、上述のような２回のストロー
クによるボンディングプロセスの結果を示す。図示のよ
うに、工具（例えば５２０）の最初のストロークすなわ
ち切断／曲げ／軽い押し付けのストロークでは、導電体
５２６は、その導電体を破断させる助けをするポリイミ
ド層のエッジ５３０の近くの破線５７０で示す位置にお
いて、下側の導電層５４０に軽く押し付けられる。その
後工具は上昇し、再配置（位置変え）される。その後、
第２のストロークすなわち接合ストロークで、ポリイミ
ド層のエッジ５３０から若干（例えば０．０１ミル）離
れた破線５７２で示す位置において、既に軽く接合され
ている導電体上に押し付けられる。
【０１４１】図１３に示されるような２ストロークのボ
ンディングプロセスによれば、ボンディング工具に対し
て、切断と曲げおよび接合の全てを１ストロークで行な
うことが要求されない。またボンディング工具には、米
国特許第４，８４２，６６２号の場合のように、曲げと
接合の両者を１ストロークで行なうことが要求されな
い。むしろこの発明の場合、最初のストロークでは、ボ
ンディング工具には切断および曲げと軽い押し付けのみ
が要求される。そしてこの最初のストロークが終了した
段階では、接合されるべき導電体は、被接合側の表面に
接して安定に（相対的に動かないように）配置されてい
る状態となる。その後、第２のストロークによって、導
電体が動くことなく、接合を完全に行なうことができ
る。（最初のストロークによる）軽い押し付けによる安
定化を勘案すれば、ボンディング工具のヘッドには溝や
チャンネルが全く存在しなくても良く、この場合は有効
な連続的な（溝やチャンネルによって途切れることのな
い）接合面が得られるように、工具を単純な楔形とする
ことができる。
【０１４２】前述のようにボンディング工具を単純な楔
形とした例を図１５に示す。この場合、工具のヘッド５
８０は、導電体に押し付けられるエッジとして、溝がな
くかつチャンネルがない幅方向に沿ったエッジ５８２を
有する、単純な楔形とされている。最初のストロークの
段階では、充分な接合を得るに至らなくて良いが、工具
ヘッド５８０の単純な楔形は、導電体の幅方向により均
一な圧力を与えることができる。
【０１４３】２ストローク方式もしくは２位置方式の切
断／曲げ／接合プロセスは前述のように優れているが、
米国特許第４，８４２，６６２号に示されるような、あ
るいはその他の１位置（シングルストローク）接合プロ
セスも適用することはできる。また、サーモソニックも
しくはリフローに代え、シングルもしくはダブルストロ
ークの熱圧縮ボンディングを用いることも可能である。
【０１４４】第２および第３の導電面を有する多層フレ
キシブルサブストレートを組立てるために用いられるダ
イ支持台 図１６には、リードを切断し、曲げ、接合する際にダイ
およびサブストレートを支持するために用いる支持台６
００を示す。この支持台は、基本的には、導電体がダイ
の周縁に接しないように規制しながら、導電体を曲げる
ことを助ける“治具”の役割を果たす。仮に導電体がダ
イの周縁に接したとすれば、そこで電気的短絡が生じて
しまう。図１７には支持台６００の使用時の状況を示
す。
【０１４５】図１６に示されるように、支持台６００
は、四つの壁６０２，６０４，６０６，６０８を有し、
これらの壁は、上面が開放された四角筒状の構造を形成
している。多くの半導体ダイは四角形をなしているか
ら、上述の形状は、ダイの周縁を取囲むに適している。
【０１４６】既に述べたように、ダイは、典型的には、
好ましくはバンプＴＡＢプロセスを用いてダイの上面に
導電路（例えば３１２，４１２，４１４）の内側端（例
えば３１２ａ，４１２ａ，４１４ａ）の下面を接合する
ように、テープサブストレートの位置に持ち上げられ
る。
【０１４７】そして、前述のように、導電路の内側部分
（例えば３１２ｂ，４１２ｂ，４１４ｂ）は、絶縁層
（例えば３２０，４２０）によって支持されている中間
部分（例えば３１２ｃ，４１２ｃ，４１４ｃ）から剪断
されるように、ボンディング工具によって下方へ押さ
れ、これによって得られたフリー端（例えば３１２ｄ，
４１２ｄ，４１４ｄ）が第２（例えば３４０，４４０）
のまたは第３（例えば４６０）の導電面に接合されるよ
うになる。
【０１４８】この状態は図１７に詳細に示されており、
ここでは、ダイ６３０と、そのダイの上面にバンプ６３
２を用いて一端６１２ａが接合される導電路６１２とが
示されている。この発明の態様では、導電路はオフセッ
トされた第２もしくは第３の導電層６４０に向けて切断
／曲げ／接合されるが、ポリイミド層については図示し
ていない（図５または図９を参照されたい）。
【０１４９】さらに図１７においては、最初のストロー
クすなわち切断／曲げ／軽い押付けのストローク期間中
において導電路６１２のフリー端６１２ｄの上面にボン
ディング工具（例えば５２０）が接している第１の工具
位置６２０を示すとともに、その第１の工具位置からオ
フセットされて第２のストロークすなわち接合ストロー
ク機関において導電路６１２上に降下することとなる第
２の工具位置６２０′を示している。
【０１５０】支持台６００には、壁６０２，６０４，６
０６，６０８によって形成される上面開放四角筒構造の
下端に基部６６０が形成されている。図１７において
は、基部６６０は、壁の内側の領域では薄く、壁の外側
の領域では厚く作られていることが判る。
【０１５１】基部６６０における壁の内側の部分６６０
ａの厚みは、壁の高さが若干、例えば０．０５ミル程度
はダイ６３０の厚みよりも大きくなるように定められて
いる。このようにすることによって、壁の上端はダイの
上面よりも若干上方へ突出しており、これによって、特
に（第１の工具位置６２０で）導電路６１２が切断およ
び曲げられる際に、導電路６１２がダイの縁に接するこ
とが阻止される。
【０１５２】基部６６０における壁の外側の部分６６０
ｂの厚みは、付加的な導電層６４０を支持するように定
められており、そしてこの部分の厚みは、ダイの下面が
付加的な導電層６４０の下面よりも下方に位置する場合
には、前述のように基部６６０における壁の内側の部分
６６０ａの厚みよりも厚くなっている。もちろん逆の場
合もあり、部分６６０ａが部分６６０ｂよりも厚いこと
もある。
【０１５３】壁６０２，６０４，６０６，６０８は、そ
の壁によって形成される筒部の内側にダイを容易に挿入
できしかも適度に正確にダイを保持できるように、０．
２５ミル程度のわずかな距離だけダイの外面から離れて
いる。壁に対してダイが緊密に接することによって、組
立て工程におけるこの段階でダイが損傷されることは極
めて不都合なことである。
【０１５４】図１７に示されるように、壁の上端（図１
６における符号６０４ａ）は、ダイの上面から上方へ突
出すると同時に、好ましくは丸みを与えた形状とされて
いる。これによって、導電体が壁の上端に沿って曲げら
れる際に、導電体もしくは導電体表面のメッキ金属が切
断／曲げ／接合プロセス中で損傷されてしまうことを防
止できる。
【０１５５】付加的な導電層を、ダイから熱を放散させ
るためのヒートシンクとして用いることについて、以下
に説明する。但し、支持台６６０をヒートシンクとして
機能させるようにそのままの位置で残しておくことも可
能であり、その場合にはリードに対する短絡を防止する
ため、支持台６６は少なくとも部分的には（すなわちリ
ードに接する壁の上端部分は）非導電性としておく必要
がある。この場合陽極酸化されたアルミニウムが適当で
ある。また、支持台の基材として熱伝導性、導電性を有
する材料を用いて、壁の上端部分を非導電性の材料で形
成しても良い。
【０１５６】ヒートシンクとして機能する付加的な導電
層 既に述べたように、付加的な導電層（例えば３４０，４
６０）は、従来の付加的な箔層（例えば２２０）より
も、厚くかつ高剛性に作ることができる。したがってそ
の付加的な導電層は、ＴＡＢテープを単に“リジッド
化”するだけではなく、１種の熱拡散板（放熱板）とし
て機能させることもできる。
【０１５７】図１８には、最上部のパターン化された層
７１０と、樹脂フイルム層７４０と、半導体ダイ７３０
と、付加的な導電層７４０（３４０または４６０と同様
のもの）とを有する、既に述べたような半導体装置アセ
ンブリの一般的な構造が示されており、ここでは付加的
な導電層７４０は矩形環状に形成されている（接着剤、
例えば３５０は、図示していない）。
【０１５８】図１９には、付加的な導電層７４０と一体
にヒートシンク７７０を形成した構造を示す。ヒートシ
ンクは、基本的には、付加的な導電層７４０の下面位置
を全体的に横切るように、より具体的には、ダイ７３０
の下側に直接架け渡されるように、単純に偏平なベース
プレートとされている。銀−エポキシあるいはサーマル
グリースの如く、適切な熱伝導性のペースト７８０がヒ
ートシンク７７０の上面とダイ７３０の下面との間に介
在されている。
【０１５９】図２０には、（図１９に示されるように）
付加的な導電層７４０と一体化せず、ヒートシンク７７
２の偏平なベースプレートを導電層７４０と別体に構成
した例を示す。図１９の例と同様に、熱伝導性の接着剤
もしくはグリース（図示せず）がヒートシンクとダイと
の間に介在される。エポキシ等の図示しない適切な接着
剤が、ヒートシンク７７２を付加的導電層７４０に接合
するために用いられる。
【０１６０】図２１には、図９と同様に、絶縁層７２０
および信号層７１０の下側に二つの付加的な導電面７４
０，７６０が設けられ、かつダイ７３０を有する半導体
装置アセンブリが示されている。二つの付加的導電層７
４０，７６０の間の絶縁層（例えば４７０）は、図面の
簡単化のため省かれている。
【０１６１】この場合には、ヒートシンク７９０は別体
のベースプレートで構成されている（この点は図２０に
おけるヒートシンク７７２と同様である）。しかしなが
ら、ヒートシンク７９０には、ダイ７３０の下面に接す
るような寸法・形状を有する隆起したボタン状の部分７
９２が形成されている。そのボタン状の部分７９２とダ
イ７３０との間には、図示しない熱伝導性の接着剤もし
くはグリースが適用される。さらにヒートシンク７９０
には、ダイを対流伝熱冷却する助けとなるようにボタン
状部分７９２に対し反対側の面（ダイ７３０に対し反対
側の面）に、複数のフイン７９４が設けられている。垂
直な矢印“↑↑↑”は、ヒートシンク７９０がダイ７３
０および下面側付加的導電層７６０に接するように持ち
上げられる状況を示す。
【０１６２】図２１にはまた、ダイ７３０（例えば３３
０，４３０）が最終的に粘性液状エポキシ７５５などを
用いて最終的に封止される状況をも示している。
【０１６３】
【発明の効果】この発明の半導体装置アセンブリにおい
ては、比較的フレキシブルなＴＡＢテープサブストレー
トとして、グランド面、電源面のいずれか一方または双
方を、信号伝達面に対し分離（独立）されかつ絶縁され
た面とすることができ、そのため良好な電気的特性を得
ることができる。しかも従来技術の如く絶縁層を挟む二
つの導電層の間でのグランドもしくは電源の導通のため
に絶縁層に通路を設ける必要がないため、従来技術のよ
うに一つの絶縁層中の通路により信号伝達面の二つのリ
ード導電路を同時に消費してしまうことがなく、そのた
め全てのリード導電路をそれぞれ個別に有効利用するこ
とができ、さらには付加的な導電層を厚くすることがで
きるため、その付加的導電層によって機械的な支持を行
なうことができ、そのためサブストレートがよりリジッ
トとなって取扱いが容易となり、かつ付加的な導電層を
ヒートシンクとして用いて熱的特性を良好にすることが
できる。
【０１６４】そしてまた、この発明の半導体装置アセン
ブリの組立方法によれば、上述のような優れた性能を有
する半導体装置アセンブリを量産的規模で製造すること
ができ、また特にリード導電路を付加的導電層に接合す
るにあたって、２ストロークボンディングを行なうこと
により、一つのボンディング工具で切断、曲げ、接合を
行なうことができるとともに、接合時（第２のストロー
ク時）における接合面間の相対的な動きを阻止して良好
な接合を行なうことができる。
【図面の簡単な説明】
【図１】フレキシブルなサブストレートに半導体装置を
テープ搭載する、従来の技術の一例を示す平面図であ
る。
【図２】図１における１Ｂ−１Ｂ線で切断した、従来技
術の一例の縦断面図である。
【図３】従来技術の他の例を示す図で、２層金属層ＴＡ
Ｂタイプ半導体装置アセンブリにおいて二つの金属層間
を接続する通路を用いた例を示す縦断面図である。
【図４】図３における要部の平面図である。
【図５】この発明の一実施例の要部を示す図で、一つの
付加的導電層を有しかつ半導体ダイを搭載した多層フレ
キシブルサブストレートの部分切断斜視図である。
【図６】図５に示される技術に従って形成された半導体
装置アセンブリの平面図である。
【図７】図６に示される半導体装置アセンブリの縦断面
図である。
【図８】この発明の他の実施例の要部を示す図で、一つ
の付加的導電層を有しかつ半導体ダイを搭載した多層フ
レキシブルサブストレートの部分切断斜視図である。
【図９】この発明のさらに他の実施例の要部を示す図
で、二つの付加的な導電層を有しかつ半導体ダイを搭載
した多層フキレシブルサブストレートの部分切断斜視図
である。
【図１０】従来のサーモソニックボンディング技術を示
す斜視図である。
【図１１】この発明に従ったボンディング工具およびボ
ンディグ技術の例を示す斜視図である。
【図１２】この発明に従ったボンディング技術の例を示
す斜視図である。
【図１３】この発明に従ったボンディング技術の例を示
す斜視図である。
【図１４】この発明に従ったボンディング工具の他の例
を示す斜視図である。
【図１５】この発明に従ったボンディング工具のさらに
他の例を示す斜視図である。
【図１６】この発明に従ったボンディング技術で用いる
治具（ダイ支持台）の一例を示す斜視図である。
【図１７】図１６に示されるダイ支持台の使用時の状況
を示すとともに、この発明に従った２位置ボンディング
技術を示す縦断面図である。
【図１８】この発明に従って半導体装置アセンブリにヒ
ートシンク機能を付加した一例を示す縦断面図である。
【図１９】この発明に従って半導体装置アセンブリにヒ
ートシンク機能を付加した他の例を示す縦断面図であ
る。
【図２０】この発明に従って半導体装置アセンブリにヒ
ートトシンク機能を付加したさらに他の例を示す縦断面
図である。
【図２１】この発明に従って半導体装置アセンブリにヒ
ートシンク機能を付加したさらに他の例を、二つに分解
された状態で示す縦断面図である。
【符号の説明】
３００ 半導体装置アセンブリ（あるいはサブストレー
ト） ３１０ 第１の導電層（第１の導電面） ３１２，３１４，３１６ リード導電路（リードあるい
は導電路） ３１２ａ，３１４ａ，３１６ａ 内側端 ３１２ｂ，３１４ｂ，３１６ｂ 内側部分 ３１２ｃ，３１４ｃ，３１６ｃ 中間部分 ３１２ｄ フリー端 ３１２ｅ，３１４ｅ，３１６ｅ 外側端 ３１２ｆ，３１４ｆ，３１６ｆ 外側部分 ３１２ｇ フリー端 ３４０ 第２の導電層（第２の導電面） ３４４ 内側縁部分 ３４６ 外側縁部分 ３７０ サブストレート ４１０ 第１の導電層（信号層） ４１２，４１４，４１６ リード導電路（リードあるい
は導電路） ４１２ａ，４１４ａ，４１６ａ 内側端 ４１２ｂ，４１４ｂ，４１６ｂ 内側部分 ４１２ｃ，４１４ｃ，４１６ｃ 中間部分 ４１４ｄ フリー端 ４１２ｅ，４１４ｅ，４１６ｅ 外側端 ４１２ｆ，４１４ｆ，４１６ｆ 外側部分 ４１２ｇ，４１４ｇ フリー端 ４４０ 第２の導電層（第１の付加的導電層） ４４４ 内側縁部分 ４６０ 第３の導電層（第２の付加的導電層） ４６２ 内側縁 ４６４ 内側縁部分 ４６６ 外側縁部分 ４７０ 第２の絶縁層 ５００ ボンディング工具 ６００ 支持台
フロントページの続き (72)発明者 ジョン マッコーミック アメリカ合衆国、カリフォルニア州 レッ ドウッド シティ、ダンバリ レーン 122

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 複数の導電路を有するパターン化された
    第１の導電層と；中央開口部を規定する内側縁を有し、
    かつ導電路の内側端がダイにボンディングされ得るよう
    にその導電路の内側部分を前記中央開口部内に延出させ
    た状態で、その導電路の中間部分を支持する第１の絶縁
    層と；導電路に対し反対の側において第１の絶縁層の一
    方の側に設けられ、かつ前記開口部内に延出する第２の
    導電層であって、前記第１の絶縁層の開口部内に露呈す
    る内側縁部分を持つ第２の導電層と；を有し、 前記第１の導電層と、第１の絶縁層と、第２の導電層と
    が全体として“サブストレート”を形成しており；さら
    に前記導電路の内側端にボンディングされるダイであっ
    て、そのダイと第１の絶縁層の内側縁との間のギャップ
    に導電路の内側部分が架け渡されるようになってるダイ
    を備え；選択された導電路が、実質的に第１の絶縁層の
    内側縁において切断されて、第１の絶縁層を過ぎるよう
    に曲げられ、第２の導電層の露呈された内側縁部分に接
    合されている、半導体装置アセンブリ。
  2. 【請求項２】 請求項１に記載の半導体装置アセンブリ
    において、さらに：前記第１の絶縁層に、その各外側縁
    に近い位置に形成された長いスリットであって、外側縁
    および内側縁を有するスリットと；第１の絶縁層におけ
    るスリットの下側に延びる、第２の導電層の外側縁部分
    と；を有し、 選択された導電路が、実質的にスリットの内側縁の位置
    において切断され、第１の絶縁層を過ぎるように曲げら
    れ、そして第２の導電層の露呈された外側縁部分に接合
    されている、半導体装置アセンブリ。
  3. 【請求項３】 請求項１に記載の半導体装置アセンブリ
    において；前記第２の導電層が、サブストレートを実質
    的に剛性化させるように充分に厚く形成されている、半
    導体装置アセンブリ。
  4. 【請求項４】 請求項１に記載の半導体装置アセンブリ
    において；第２の導電層が、半導体装置アセンブリにつ
    いての放熱部材として機能する、半導体装置アセンブ
    リ。
  5. 【請求項５】 請求項１に記載の半導体装置アセンブリ
    において；前記選択された導電路が、第２の導電層の内
    側縁部分にＴＡＢボンドされている、半導体装置アセン
    ブリ。
  6. 【請求項６】 請求項５に記載の半導体装置アセンブリ
    において；前記選択された導電路が、第２の導電層の内
    側縁部分に、パンプなしのＴＡＢボンディングによって
    接合されている、半導体装置アセンブリ。
  7. 【請求項７】 請求項６に記載の半導体装置アセンブリ
    において；前記選択された導電路が、サーモソニック方
    式のバンプなしＴＡＢボンディングによって第２の導電
    層の内側縁部分に接合されている、半導体装置アセンブ
    リ。
  8. 【請求項８】 請求項６に記載の半導体装置アセンブリ
    において；前記選択された導電路が、第２の導電層の内
    側縁部分にバンプなしＴＡＢボンディングによって２段
    階プロセスで接合されている、半導体装置アセンブリ。
  9. 【請求項９】 請求項２に記載の半導体装置アセンブリ
    において；前記選択された導電路が、第２の導電層の外
    側縁部分にＴＡＢボンデングにより接合されている、半
    導体装置アセンブリ。
  10. 【請求項１０】 請求項９に記載の半導体装置アセンブ
    リにおいて；前記選択された導電路が、第２の導電層の
    外側縁部分に、パンプなしのＴＡＢボンディングによっ
    て接合されている、半導体装置アセンブリ。
  11. 【請求項１１】 請求項１０に記載の半導体装置アセン
    ブリにおいて；前記選択された導電路が、サーモソニッ
    ク方式のバンプなしＴＡＢボンディングによって第２の
    導電層の外側縁部分に接合されている、半導体装置アセ
    ンブリ。
  12. 【請求項１２】 請求項１０に記載の半導体装置アセン
    ブリにおいて；前記選択された導電路が、第２の導電層
    の外側縁部分にバンプなしＴＡＢボンディングによって
    ２段階プロセスで接合されている、半導体装置アセンブ
    リ。
  13. 【請求項１３】 請求項１に記載の半導体装置アセンブ
    リにおいて、さらに：中央開口部を規定する内側縁を有
    し、かつ第２の導電層における第１の絶縁層に対し反対
    の側に配置された第２の絶縁層と；前記第２の絶縁層に
    おける第２の導電層に対し反対の側に配設され、第２の
    絶縁層の中央開口部内へ延出する第３の導電層であっ
    て、かつ第２の絶縁層内にその開口部内へ露呈される内
    側縁部分を有する第３の導電層と；を有し、 前記第１の導電層と、第１の絶縁層と、第２の導電層
    と、第２の絶縁層と、第３の導電層とが全体として“サ
    ブストレート”を形成しており；さらに前記選択された
    導電路（選択された第１の導電路）とは異なる、選択さ
    れた第２の導電路が、実質的に第１の絶縁層の内側縁に
    おいて切断されて、第１の絶縁層と第１の導電層と第２
    の導電層とを過ぎるように曲げられ、第３の導電層の露
    呈された内側縁部分に接合されている、半導体装置アセ
    ンブリ。
  14. 【請求項１４】 請求項１３に記載の半導体装置アセン
    ブリにおいて、さらに：第１の絶縁層の外側縁に近い位
    置において第１の絶縁層をその厚み方向に貫通するよう
    に形成された長く延びる第１のスリットであって、内側
    縁と外側縁を有する第１のスリットと；第１の絶縁層内
    の前記第１のスリットの下側に延びる、第２の導電層の
    外側縁部分と；を有し、 前記選択された第１の導電路が、実質的に第１のスリッ
    トの内側縁において切断されて、第１の絶縁層を過ぎる
    ように曲げられ、かつ第２の導電層の外側縁部分に接合
    されており、さらに；第２の導電層の外側縁部分を厚み
    方向に貫通する第２のスリットと；第２の絶縁層を厚み
    方向に貫通しかつ前記第２のスリットと並ぶ第３のスリ
    ットと；第２の絶縁層内の第３のスリットの下側の領域
    に延びる第３の導電層の外側縁部分と；を有し、 前記選択された第２の導電路が、実質的に第１の絶縁層
    の内側縁において切断されて、第１の絶縁層を通りかつ
    第２の導電層内の第２のスリットおよび第２の絶縁層内
    の第３のスリットを通るように曲げられ、第３の導電層
    の内側縁部分に接合されている、半導体装置アセンブ
    リ。
  15. 【請求項１５】 （ａ）信号導電路を形成する導電層と
    その信号導電路を支持する樹脂支持層とを有する部分的
    サブストレートを供給する段階と； （ｂ）樹脂支持層の中央開口部内にダイを配置する段階
    と； （ｃ）ＴＡＢプロセスを用いてダイに信号導電路の内側
    端を接続する段階と； （ｄ）第２の導電層の内側縁部分が樹脂支持層の開口部
    内に露呈するように、中央開口部を有する第２の導電層
    を、樹脂支持層の前記導電路を設けていない側の面に接
    合する段階と； （ｅ）選択された導電路の内側部分を切断して、一端が
    ダイに接続されるとともに他端がフリーとなるような内
    側部分を形成する段階と； （ｆ）その選択された導電路の内側部分を曲げる段階
    と； （ｇ）その選択された導電路の内側部分のフリー端を、
    第２の導電層の露呈された内側縁部分に接合する段階
    と； （ｈ）選択された導電路の外側部分を切断して、一端が
    樹脂支持層の外側に延出しかつ他端がフリーとなるよう
    な外側部分を形成する段階と； （ｉ）選択された導電路の外側部分のフリー端を曲げる
    段階と； （ｊ）選択された導電路の外側部分におけるフリー端
    を、第２の導電層の露呈された外側縁部分に接合する段
    階； とを有してなる半導体装置アセンブリの組立方法。
  16. 【請求項１６】 半導体装置アセンブリの組立てにあた
    って、導電面に導電路を接合する方法において：樹脂フ
    イルム層によって支持された複数の導電路を用意してお
    き、かつその各導電路は樹脂フイルム層の縁から延出す
    るようにしておき、 ボンディング工具の第１のストロークでは、 （ａ）選択された導電路を下方へ押してその選択された
    導電路を樹脂フイルム層の縁で破断させ、これによって
    各選択された導電路にフリー端を形成すること、 （ｂ）さらにその選択された導電路のフリー端を、下側
    の導電層に接するように押し曲げること、 （ｃ）そしてそのフリー端を、そのフリー端の第１の位
    置において導電層に軽く押付けること、 以上の（ａ），（ｂ），（ｃ）を連続して行なわせ、 その後のボンディング工具の第２のストロークに先立っ
    て、工具を上昇させるとともに再配置し、 ボンディング工具の第２のストロークでは、前記第１の
    ストロークにおいて下側の導電層にフリー端が押し付け
    られた前記第１の位置からオフセットされた第２の位置
    において、選択された導電路のフリー端を下側の導電層
    に接合する、半導体装置アセンブリの組立における接合
    方法。
JP5136786A 1992-06-04 1993-05-13 半導体装置アセンブリおよびその組立方法 Withdrawn JPH0653277A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89403192A 1992-06-04 1992-06-04
US07/894031 1992-06-04

Publications (1)

Publication Number Publication Date
JPH0653277A true JPH0653277A (ja) 1994-02-25

Family

ID=25402501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5136786A Withdrawn JPH0653277A (ja) 1992-06-04 1993-05-13 半導体装置アセンブリおよびその組立方法

Country Status (2)

Country Link
US (6) US5552631A (ja)
JP (1) JPH0653277A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306947A (ja) * 1996-05-10 1997-11-28 Nec Corp 半導体装置
EP0849795A3 (en) * 1996-12-17 1998-12-02 Lsi Logic Corporation Adhesive promotion of TAB/FLEX tape in a laminar electronic package contruction

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JPH08222657A (ja) * 1995-02-17 1996-08-30 Hitachi Ltd 半導体集積回路装置
US5713563A (en) * 1995-03-21 1998-02-03 Hewlett-Packard Co. Wire bonding to flexible substrates
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
JP2917868B2 (ja) * 1995-07-31 1999-07-12 日本電気株式会社 半導体装置およびその製造方法
CN1103179C (zh) 1995-09-18 2003-03-12 德塞拉股份有限公司 微电子连接元件以及包含该元件的组件
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US5646831A (en) * 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
BR9709319A (pt) * 1996-05-17 2000-05-09 Siemens Ag Elemento de substrato para um chip semicondutor
JPH11513199A (ja) * 1996-07-23 1999-11-09 シーメンス アクチエンゲゼルシヤフト 絶縁パッケージを有する半導体デバイス
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
US6068180A (en) * 1996-12-18 2000-05-30 Texas Instruments Incorporated System, apparatus, and method for connecting a semiconductor chip to a three-dimensional leadframe
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5834945A (en) * 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
JPH10214521A (ja) * 1997-01-31 1998-08-11 Tokai Kogyo Kk 多層導電材配設構造、多層導電材装置及びその製造方法
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
US5889652A (en) * 1997-04-21 1999-03-30 Intel Corporation C4-GT stand off rigid flex interposer
US5841191A (en) * 1997-04-21 1998-11-24 Lsi Logic Corporation Ball grid array package employing raised metal contact rings
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US5973398A (en) * 1997-11-04 1999-10-26 Lsi Logic Corporation Semiconductor device and fabrication method employing a palladium-plated heat spreader substrate
US6097199A (en) * 1998-01-22 2000-08-01 Lsi Logic Corporation Universal decoder test board
US6047463A (en) 1998-06-12 2000-04-11 Intermedics Inc. Embedded trimmable resistors
US6168975B1 (en) 1998-06-24 2001-01-02 St Assembly Test Services Pte Ltd Method of forming extended lead package
US6256880B1 (en) 1998-09-17 2001-07-10 Intermedics, Inc. Method for preparing side attach pad traces through buried conductive material
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
JP3560488B2 (ja) * 1999-01-29 2004-09-02 ユナイテッド マイクロエレクトロニクス コープ マルチチップ用チップ・スケール・パッケージ
JP2000323599A (ja) * 1999-05-13 2000-11-24 Nec Corp Ｌｓｉのパッケージ構造
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
DE19924212B4 (de) * 1999-05-27 2007-03-08 Infineon Technologies Ag Verfahren zum Bonden von Leitern, insbesondere Beam Leads
US6199743B1 (en) * 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
US6313523B1 (en) 1999-10-28 2001-11-06 Hewlett-Packard Company IC die power connection using canted coil spring
US6384487B1 (en) 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6431750B1 (en) 1999-12-14 2002-08-13 Sierra Lobo, Inc. Flexible temperature sensing probe
US6229202B1 (en) 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6833984B1 (en) 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US7122889B2 (en) * 2000-05-03 2006-10-17 Rambus, Inc. Semiconductor module
TW453512U (en) * 2000-07-13 2001-09-01 Cts Comp Technology System Cor Testing base for dies with different specifications
US6495911B1 (en) * 2000-08-17 2002-12-17 International Business Machines Corporation Scalable high frequency integrated circuit package
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
WO2003032370A2 (en) * 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US6721189B1 (en) * 2002-03-13 2004-04-13 Rambus, Inc. Memory module
US6804118B2 (en) * 2002-03-15 2004-10-12 Delphi Technologies, Inc. Thermal dissipation assembly for electronic components
US20030198032A1 (en) * 2002-04-23 2003-10-23 Paul Collander Integrated circuit assembly and method for making same
US7187063B2 (en) * 2002-07-29 2007-03-06 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7053485B2 (en) * 2002-08-16 2006-05-30 Tessera, Inc. Microelectronic packages with self-aligning features
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
JP3906767B2 (ja) * 2002-09-03 2007-04-18 株式会社日立製作所 自動車用電子制御装置
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
DE10254648A1 (de) * 2002-11-22 2004-06-09 Infineon Technologies Ag Trägerstruktur für einen Chip und Verfahren zum Herstellen derselben
US20040217471A1 (en) * 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
DE102004010614B4 (de) * 2004-03-02 2006-12-14 Infineon Technologies Ag Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
US20060002666A1 (en) * 2004-06-30 2006-01-05 Ice Donald A Shaped lead assembly for optoelectronic devices
US8246976B2 (en) * 2004-10-08 2012-08-21 Noven Pharmaceuticals, Inc. Transdermal delivery of drugs based on crystal size
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US7291900B2 (en) * 2005-08-25 2007-11-06 Micron Technology, Inc. Lead frame-based semiconductor device packages incorporating at least one land grid array package
US8796836B2 (en) * 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
US20070104771A1 (en) * 2005-09-23 2007-05-10 Jay Audett Transdermal galantamine delivery system
US7579856B2 (en) * 2006-04-21 2009-08-25 Formfactor, Inc. Probe structures with physically suspended electronic components
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7498826B2 (en) * 2006-08-25 2009-03-03 Interconnect Devices, Inc. Probe array wafer
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
US7960845B2 (en) 2008-01-03 2011-06-14 Linear Technology Corporation Flexible contactless wire bonding structure and methodology for semiconductor device
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
KR20090103600A (ko) * 2008-03-28 2009-10-01 페어차일드코리아반도체 주식회사 전력 소자용 기판 및 이를 포함하는 전력 소자 패키지
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
US7525299B1 (en) 2008-06-27 2009-04-28 International Business Machines Corporation Apparatus for accessing and probing the connections between a chip package and a printed circuit board
US7902665B2 (en) * 2008-09-02 2011-03-08 Linear Technology Corporation Semiconductor device having a suspended isolating interconnect
US20100126764A1 (en) * 2008-11-24 2010-05-27 Seagate Technology, Llc die ground lead
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
CN101834430A (zh) * 2010-05-31 2010-09-15 深圳市新国都技术股份有限公司 具有绑定线安全网的数据电路保护结构
US8581377B2 (en) * 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
US8950681B2 (en) 2011-11-07 2015-02-10 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD691610S1 (en) 2011-11-07 2013-10-15 Blackberry Limited Device smart card
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9768038B2 (en) 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
WO2015153903A1 (en) * 2014-04-02 2015-10-08 Kyocera America, Inc. Heat management in electronics packaging
CN105852905B (zh) * 2016-03-25 2024-03-26 青岛大学附属医院 一种可穿戴式的b超探头固定装置
US10514391B2 (en) * 2016-08-22 2019-12-24 Kla-Tencor Corporation Resistivity probe having movable needle bodies
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
US10734296B2 (en) * 2018-12-28 2020-08-04 Micron Technology, Inc. Electrical device with test pads encased within the packaging material
US11133245B2 (en) * 2019-10-25 2021-09-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US12230594B2 (en) 2020-12-31 2025-02-18 Texas Instruments Incorporated Printed package and method of making the same
CN115248339A (zh) * 2021-04-27 2022-10-28 旺矽科技股份有限公司 用于探针卡的探针安装电路板及探针装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
JPS5524479A (en) * 1978-08-09 1980-02-21 Nec Corp Semiconductor
US4308339A (en) * 1980-02-07 1981-12-29 Westinghouse Electric Corp. Method for manufacturing tape including lead frames
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
JPS56155540A (en) * 1980-05-06 1981-12-01 Citizen Watch Co Ltd Mounting structure of semiconductor device
US4523144A (en) * 1980-05-27 1985-06-11 Japan Electronic Materials Corp. Complex probe card for testing a semiconductor wafer
JPS5775450A (en) * 1980-10-28 1982-05-12 Matsushita Electric Ind Co Ltd Manufacture of electronic circuit device
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
US4771330A (en) * 1987-05-13 1988-09-13 Lsi Logic Corporation Wire bonds and electrical contacts of an integrated circuit device
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
JPS63232436A (ja) * 1987-03-20 1988-09-28 Nec Corp 半導体装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US5075805A (en) * 1988-02-25 1991-12-24 Tandon Corporation Disk drive controller system
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package
US4968589A (en) * 1988-10-26 1990-11-06 General Signal Corporation Probe card for integrated circuit chip and method of making probe card
US4933741A (en) * 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JP2687152B2 (ja) * 1988-12-13 1997-12-08 新光電気工業株式会社 高周波半導体デバイス用のｔａｂテープ
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US4965702A (en) * 1989-06-19 1990-10-23 E. I. Du Pont De Nemours And Company Chip carrier package and method of manufacture
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US4965865A (en) * 1989-10-11 1990-10-23 General Signal Corporation Probe card for integrated circuit chip
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5051813A (en) * 1989-12-19 1991-09-24 Lsi Logic Corporation Plastic-packaged semiconductor device having lead support and alignment structure
US4997517A (en) * 1990-01-09 1991-03-05 Olin Corporation Multi-metal layer interconnect tape for tape automated bonding
US5231756A (en) * 1990-05-18 1993-08-03 Shinko Electric Industries Co., Ltd. Process for manufacturing a multi-layer lead frame
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
JPH088282B2 (ja) * 1990-11-28 1996-01-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Ｔａｂテープ、半導体チップの結合方法
US5175397A (en) * 1990-12-24 1992-12-29 Westinghouse Electric Corp. Integrated circuit chip package
US5231556A (en) * 1991-06-06 1993-07-27 Seagate Technology, Inc. Self-holding latch assembly
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
JP3051569B2 (ja) * 1992-05-29 2000-06-12 新光電気工業株式会社 多層リードフレーム
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JPH06163794A (ja) * 1992-11-19 1994-06-10 Shinko Electric Ind Co Ltd メタルコアタイプの多層リードフレーム
US5355105A (en) * 1993-04-12 1994-10-11 Angelucci Sr Thomas L Multi-layer flexible printed circuit and method of making same
US5300481A (en) * 1993-05-05 1994-04-05 The Regents Of The University Of California Methods for controlling flowering in plants
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306947A (ja) * 1996-05-10 1997-11-28 Nec Corp 半導体装置
US5977617A (en) * 1996-05-10 1999-11-02 Nec Corporation Semiconductor device having multilayer film carrier
EP0849795A3 (en) * 1996-12-17 1998-12-02 Lsi Logic Corporation Adhesive promotion of TAB/FLEX tape in a laminar electronic package contruction

Also Published As

Publication number Publication date
US5638596A (en) 1997-06-17
US5681777A (en) 1997-10-28
US5639385A (en) 1997-06-17
US5550406A (en) 1996-08-27
US5763952A (en) 1998-06-09
US5552631A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
JPH0653277A (ja) 半導体装置アセンブリおよびその組立方法
US8018056B2 (en) Package for high power density devices
US9496205B2 (en) Power semiconductor package
US7619302B2 (en) Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules
US5528083A (en) Thin film chip capacitor for electrical noise reduction in integrated circuits
US6194786B1 (en) Integrated circuit package providing bond wire clearance over intervening conductive regions
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
US20230207440A1 (en) Semiconductor device
US5854085A (en) Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US6171888B1 (en) Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
US10879155B2 (en) Electronic device with double-sided cooling
US20070126106A1 (en) Multi-chip semiconductor connector and method
US20230197584A1 (en) Mounting structure for semiconductor module
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JP2649251B2 (ja) 電子部品搭載用基板
JPH09199534A (ja) 半導体装置及びその製造方法、半導体装置用テープキャリア
JPH098060A (ja) 半導体装置
JPH1187554A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801