[go: up one dir, main page]

JPH11513199A - 絶縁パッケージを有する半導体デバイス - Google Patents

絶縁パッケージを有する半導体デバイス

Info

Publication number
JPH11513199A
JPH11513199A JP10506449A JP50644998A JPH11513199A JP H11513199 A JPH11513199 A JP H11513199A JP 10506449 A JP10506449 A JP 10506449A JP 50644998 A JP50644998 A JP 50644998A JP H11513199 A JPH11513199 A JP H11513199A
Authority
JP
Japan
Prior art keywords
package
mounting plate
semiconductor
semiconductor device
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP10506449A
Other languages
English (en)
Inventor
グラーフ、アルフオンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11513199A publication Critical patent/JPH11513199A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 絶縁パッケージ（２０）内に金属製下方取付け板（２１）が配設されており、その上に少なくとも１つの論理部（２４、２５）及び縦型ＭＯＳトランジスタを有する少なくとも１つのパワー部（２６）を有する半導体基体２３が配設されている。パッケージ（２０）内には、導電的に半導体基体（２３）のパワー部（２６）の上側に固定され、電気的に接続導線（４〜６、１３〜１５）と接続されている、パワー部（２６）の数に相応する数の上方取付け板（２２）が入れられている。その際上方接続導線により覆われている下方接続導線は省略される。

Description

【発明の詳細な説明】 絶縁パッケージを有する半導体デバイス 本発明は ａ）絶縁パッケージと、 ｂ）このパッケージ内に配設されている金属製下方取付け板と、 ｃ）少なくとも１つの論理部及び縦型ＭＯＳトランジスタを有する少なくとも１ つのパワー部を有する半導体基体とを備え、その際 ｄ）半導体基体はその下側で取付け板に導電的に固定されており、 ｅ）電気的に半導体基体と接続されている金属製下方接続導線のうち少なくとも １つの導線が取付け板と電気的に接続されている 半導体デバイスに関する。 このようなパッケージを有する半導体デバイスは公知である。この種のパッケ ージの型には例えばＤＩＬ（デュアル・イン・ライン）パッケージ又はＰ−ＤＳ Ｏ（プラスチック・デュアル・スモール・アウトライン）パッケージがある。前 者のパッケージは通常の取付けに、後者のパッケージはいわゆる表面取付け（Ｓ ＭＤ）用にプリント回路板上に備えられている。これらのパッケージは金属製取 付け板並びに取付け板ないし取付け板上に固定されているデバイスと電気的に接 続されている金属製接続導線を含んでいる。取付け板及び接続導線は導体枠（リ ードフレーム）から切取られる。 半導体基体はいわゆボンド線技術により接続導線と接続される。 １つの論理部及び縦型ＭＯＳトランジスタを有する１つのパワー部から成る半 導体基体の場合、一般に公知のボンド線技術により極めて低抵抗のパワースイッ チを実現するのに限度があることが判明している。例えば並列に接続された直径 ５０μｍの８本のボンド線を使用した場合約５ｍΩの付加的に順方向抵抗が生じ る。例えば２５ｍΩのパワースイッチの場合並列に接続されたボンド線により生 じる抵抗を補償するのに半導体内に約４ｑｍｍの余計なシリコンの消費が生じる 。 更に多重接続は一般に望ましいものではなく、品質上問題である。 従って本発明の課題は、冒頭に記載した形式の半導体デバイスを、余計なシリ コンの消費を必要とすることなく、特に低抵抗のパワースイッチを実現すること ができるように改良することにある。 この課題は本発明により、パッケージがパワー部の数に相応する数の上方取付 け板を有し、この取り付け板が半導体基体のパワー部の上側に導電的に固定され 接続導線と電気的に接続されていることを特徴とする半導体デバイスにより解決 される。 このような構成により、縦型ＭＯＳトランジスタを有するパワー部の場合下方 取付け板及び下方接続導線から上方取付け板及び上方接続導線に極めて低抵抗の 一次電流路が得られる。 もう１つの利点は、上方取付け板が縦型ＭＯＳトランジスタの能動的半導体層 に極めて密接していることにある。それにより上方取付け板はパワースイッチに 極めて良好な熱蓄積容量を形成する。これは特に半導体デバイスを短時間の入力 損の場合に使用するのに有利である。 有利な一実施形態では上方接続導線により覆われている下方接続導線を省略し て、上方及び下方接続導線は共通の平面内にあるようにされる。従って半導体基 体はサンドイッチ状に圧縮され、パッケージに入れる際に問題がない。 典型的にはパッケージは四角形をしており、接続導線はパッケージの長手側か ら突出している。 本発明を図面に関して１実施例に基づき以下に詳述する。その際 図１は半導体デバイスの導体系の平面を、 図２は図１のＩ−Ｉ線に沿って切断したものを示している。 図１に基づく半導体デバイスはプラスチック製の完全絶縁パッケージ２０に入 れられている。パッケージ２０の外周は破線により概略的に示されている。この 場合パッケージは符号１〜１８を有する例えば１８個の接続導線を有するＰ−Ｄ ＳＯ−１８型である。このパッケージ２０は接続導線１〜３、７〜８、１０〜１ ２及び１６〜１８と接続されている下方取付け板２１を含んでいる。この下方取 付け板２１上に半導体基体２３が配設されている。半導体基体２３は下方取付け 板２１上に例えばろう接により又は導電性接着剤により固着されており、従って 下方取付け板２１と電気及び熱伝導的に接続されている。 半導体基体２３は２つの論理部２４、２５と１つのパワー部２６から成る。パ ワー部２６は縦型ＭＯＳトランジスタから構成されている半導体スイッチである 。パワー部２６の表面には上方取付け板２２が配設されている。この上方取付け 板２２もろう接により又は導電性接着剤により固着されており、従ってパワー部 ２６の能動的半導体層と電気及び熱伝導的に接続されている。 上方取付け板２２には接続導線４〜６及び１３〜１５が備えられている。上方 接続導線４〜６及び１３〜１５により覆われている下方接続導線は下方取付け板 ２１上では省略されており、即ち上方取付け板２２は上方接続導線４〜６及び１ ３〜１５で下方取付け板２１内に欠けている接続導線を形成する。 論理部２４、２５はそれらの下方取付け板２１と反対側でボンド線２７〜３４ により接続導線２、３、７、８、１１、１２、１６及び１７と接続されており、 下方取付け板２１とは電気的に接続されていない。 図２から見られるように上方接続導線４〜６及び１３〜１５及び下方接続導線 １〜３、７〜８、１０〜１２及び１６〜１８は共通の平面内にある。最終的に接 続導線１〜１８は共通の平面内の長手側面でパッケージから突出する（図示せず ）。 上記の方法は論理部の接続にも拡大して使用することができる。即ち上方取付 け板内のウェブはパッド２〜３、７〜８、１１〜１２、１６〜１７に対する接続 も形成することができる。従って下方取付け板はパワートランジスタのドレイン 端子のみによって接触化される。

Claims (1)

  1. 【特許請求の範囲】 １． ａ）絶縁パッケージ（２０）と、 ｂ）このパッケージ（２０）に配設されている金属製下方取付け板（２１）と、 ｃ）少なくとも１つの論理部（２４、２５）及び縦型ＭＯＳトランジスタを有す る少なくとも１つのパワー部（２６）を有する半導体基体（２３）とを備え、そ の際 ｄ）半導体基体（２３）はその下側で下方取付け板（２１）に導電的に固定され ており、 ｅ）電気的に半導体基体（２３）と接続されている金属製の下方接続導線（１〜 ３、７〜８、１０〜１２、１６〜１８）のうち少なくとも１つの導線が取付け板 と電気的に接続されている半導体デバイスにおいて、 ｆ）パッケージ（２０）が、半導体基体（２３）のパワー部（２６）の上側に導 電的に固定され、接続導線（４〜６、１３〜１５）と電気的に接続されている、 パワー部（２６）の数に相応する数の上方取付け板（２２）を有している ことを特徴とする半導体デバイス。 ２． 上方接続導線（４〜６、１３〜１５）により覆われた下方接続導線（１〜 ３、７〜８、１０〜１２、１６〜１８）が使われていないことを特徴とする請求 項１記載の半導体デバイス。 ３． 上方接続導線（４〜６、１３〜１５）及び下方接続導線（１〜３、７〜８ 、１０〜１２、１６〜１８）が共通の平面内にあることを特徴とする請求項２記 載の半導体デバイス。 ４． パッケージ（２０）が四角形であることを特徴とする請求項３記載の半導 体デバイス。
JP10506449A 1996-07-23 1997-07-14 絶縁パッケージを有する半導体デバイス Ceased JPH11513199A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19629768.0 1996-07-23
DE19629768 1996-07-23
PCT/DE1997/001483 WO1998003998A1 (de) 1996-07-23 1997-07-14 Halbleiterbauelement mit isolierendem gehäuse

Publications (1)

Publication Number Publication Date
JPH11513199A true JPH11513199A (ja) 1999-11-09

Family

ID=7800642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10506449A Ceased JPH11513199A (ja) 1996-07-23 1997-07-14 絶縁パッケージを有する半導体デバイス

Country Status (5)

Country Link
US (1) US5982029A (ja)
EP (1) EP0852810B1 (ja)
JP (1) JPH11513199A (ja)
DE (1) DE59708435D1 (ja)
WO (1) WO1998003998A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
EP0550013B1 (en) * 1991-12-27 2000-07-26 Fujitsu Limited Semiconductor device and method of producing the same
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
EP0594299A3 (en) * 1992-09-18 1994-11-23 Texas Instruments Inc Multi-layer circuit grid unit and integrated circuit method.

Also Published As

Publication number Publication date
US5982029A (en) 1999-11-09
DE59708435D1 (de) 2002-11-14
WO1998003998A1 (de) 1998-01-29
EP0852810B1 (de) 2002-10-09
EP0852810A1 (de) 1998-07-15

Similar Documents

Publication Publication Date Title
US4965654A (en) Semiconductor package with ground plane
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
KR100578441B1 (ko) 파워 전자 장치
US6437449B1 (en) Making semiconductor devices having stacked dies with biased back surfaces
US5179366A (en) End terminated high power chip resistor assembly
US20020005573A1 (en) Surface mounting semiconductor device
CA2325148A1 (en) Bus bar heat sink
US5206188A (en) Method of manufacturing a high lead count circuit board
KR960030391A (ko) 전자적 패키지
JPS61502295A (ja) 集積回路パッケ−ジ
JPH07508858A (ja) 電力素子を備えた多層ハイブリッド用の組立ユニット
US4949220A (en) Hybrid IC with heat sink
KR970703617A (ko) 전도선을 가진 리드프레임 리드를 포함한 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)
JPS6366868A (ja) 電気要素
JPH11513199A (ja) 絶縁パッケージを有する半導体デバイス
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JPH0777288B2 (ja) プリント回路基板
JPH0645504A (ja) 半導体装置
JP2002118215A (ja) 半導体装置
US5260602A (en) Hybrid integrated-circuit device having an asymmetrical thermal dissipator
JPS63261738A (ja) 集積回路担持用電気的構成要素
JPH0610695Y2 (ja) 半導体素子収納用パッケージ
JPH0851171A (ja) 半導体セラミックパッケージ
JP2867737B2 (ja) 混成集積回路
JPH1065224A (ja) サーモモジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20050214

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20050214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322