JP5777997B2 - 電子部品検査装置用配線基板およびその製造方法 - Google Patents
電子部品検査装置用配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5777997B2 JP5777997B2 JP2011224720A JP2011224720A JP5777997B2 JP 5777997 B2 JP5777997 B2 JP 5777997B2 JP 2011224720 A JP2011224720 A JP 2011224720A JP 2011224720 A JP2011224720 A JP 2011224720A JP 5777997 B2 JP5777997 B2 JP 5777997B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- external connection
- wiring board
- substrate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
即ち、本発明の電子部品検査装置用配線基板(請求項1)は、表面および裏面を有し且つ少なくとも表面が絶縁層にて形成された基板本体と、該基板本体の表面における中心側に複数のプローブ用パッドが形成されたプローブ用パッド領域と、上記基板本体の表面における周辺側で且つ上記プローブ用パッド領域の外側に複数の外部接続端子が形成された外部接続端子領域と、を備えた電子品検査装置用配線基板であって、上記プローブ用パッドと外部接続端子との間は、上記基板本体の表面における上記2つの領域間に形成された表面配線によって接続されていると共に、上記基板本体の表面側には、2層の上記絶縁層の層間が位置し、該絶縁層間に形成した内部配線および表面側の絶縁層を貫通する第1ビア導体を介して、一部の前記プローブ用パッドと一部の上記外部接続端子との間が導通可能とされている、ことを特徴とする。
しかも、前記基板本体の表面側には、2層の前記絶縁層の層間が位置し、該絶縁層間に形成した内部配線および表面側の絶縁層を貫通する第1ビア導体を介して、一部の前記プローブ用パッドと一部の前記外部接続端子との間が導通可能とされている。そのため、平面視において前記基板本体の表面で中心側のプローブ用パッドと周辺側の外部接続端子との間を接続する表面配線同士の交差が不可避である位置に限り、最小限の前記内部配線および第1ビア導体を配線することで、表面配線を主体とし且つ一部を内部配線とした前記電子部品検査装置用配線基板を、確実且つ短時間に設計および製造することができる。
また、前記基板本体の表面に形成されるプローブ用パッド、外部接続端子、および表面配線は、当該基板本体の表面側の絶縁層がセラミックからなる形態では、上記表面に形成された薄膜層を含んでいる。
更に、前記基板本体の表面に形成される表面配線は、被検査電子部品を検査するための処理信号が流れる信号回路用配線、給電用の電源回路用配線、およびグランドに接続された接地回路用配線を含んでいる。そのため、表面配線の中間には、抵抗やコンデンサやダイオードなどのチップ状電子部品が接続されている。
これによれば、前記基板本体の表面の周辺側に位置する外部接続端子は、前記中継基板の表面に位置する第1端子と後述するボンディングワイヤなどを介して導通され、且つ該中継基板の第2ビア導体および第2端子を介して、当該中継基板を搭載するプリント基板などのマザーボードとの導通を確実に取ることが可能となる。
また、前記中継基板は、第2ビア導体、表面側の第1端子、および裏面側の第2端子(外部端子)を、平面視でほぼ均一に配置した形態、あるいは、上記ビア導体と上記各端子とを平面視で表面および裏面の周辺部にのみ形成した形態として、予め製作したものを用いることが可能である。
これによれば、前記検査装置用配線基板および中継基板において、内部配線がないか、あるいは検査用配線基板の表面側における最小限の内部配線で済み、検査用配線基板の表面に形成される表面配線によって検査回路の全部あるいは大半が構成されている。しかも、前記プローブ用パッドごとの上に立設される複数のプローブは、上記ボンディングワイヤなどに干渉されにくいので、確実に被検査部品の外部端子に接触して正確な検査を保証することも可能となる。
従って、短時間に設計・製造できる電子部品検査用配線基板を、被検査電子部品の検査に際し、正確且つ実用的に活用することが可能となる。
尚、前記物理的蒸着法(PVD)は、真空中において金属微粒子を加熱蒸着して薄膜を形成する方法であり、例えば、電子ビーム加熱や、レーザー加熱による蒸着法、あるいはイオンビームによるスパッタリングなどが含まれる。
また、前記内部配線および第1ビア導体を併有する形態の電子部品検査装置用配線基板を製造するには、予め第1ビア導体を貫通させた上層側のグリーンシートと、表面に内部配線を形成され下層側のグリーンシートとを積層した後で、前記各工程を施すことで製造される。
更に、前記中継基板の表面に前記電子部品検査装置用基板を実装した後、外部接続端子と第1端子との間ごとにボンディングワイヤを施すことによって、実用的な電子部品検査装置用配線基板を構成することができる。
これによれば、複数個の前記電子部品検査装置用配線基板を比較的短期間に効率良く提供することが可能となる。尚、前記分割による個片化は、溝入れ加工で前記セラミックシートの表面などに形成した断面V字形の凹溝に沿って破断するか、あるいは切断予定面に沿って剪断加工を施すことにより行われる。
図1は、本発明の前提となる参考形態の電子部品検査装置用配線基板(以下、単に配線基板と称する)1aを示す正面(側面)図、図2は、該配線基板1aの平面図、図3は、該配線基板1aの表面4付近の一部を拡大した部分垂直断面図である。
配線基板1aは、図1,図2に示すように、例えば、アルミナなどの高温焼成セラミック(絶縁材)からなり、平面視がほぼ正方形(矩形)の表面4および裏面5を有する平板状の基板本体2a、該基板本体2aの表面4における中心側に複数のプローブ用パッド6が形成されたプローブ用パッド領域pa、上記表面4における周辺側で且つ上記パッド領域paの外側に複数の外部接続端子7が形成された外部接続端子ca、および上記プローブ用パッド6と外部接続端子7との間を個別に接続するため上記表面4に形成された複数の表面配線8を備えている。
前記基板本体2aは、単層のセラミック層あるいは複数のセラミック層の積層体からなり、四辺ごとに側面3を有している。尚、上記セラミック層は、低温焼成セラミックの一種であるガラス−セラミックからなるものとしても良い。
図3に例示するように、プローブ用パッド6、表面配線8、および第2端子7は、予め平坦に整面した基板本体3の表面4に対し、スパッタリングおよびフォトグラフィ技術により平面視で両端の円形部と中間の直線部とからなる所定パターンのTi薄膜層9,Cu薄膜層10を順次積層して形成し、次いで、該Cu薄膜層10の上に、平面視が相似形のCuメッキ層11とNiメッキ層15とを形成して、両端のほぼ円柱部12,14と中間の直線部13とを形成した。更に、上記Cuメッキ層11とNiメッキ層15との周囲に形成されていたメッキレジスト(図示せず)を除去した後、以上のTi薄膜層9,Cu薄膜層10、Cuメッキ層11の外側面にNiメッキ層16とAuメッキ層18とを、それぞれ電解メッキによって順次被覆したものである。
尚、上記表面配線8は、平面視で一部に曲線部を含んでいても良い。また、表面配線8には、被検査電子部品を検査するための処理信号が流れる信号回路用配線、給電用の電源回路用配線、およびグランドに接続された接地回路用配線(何れも図示せず)が含まれている。
前記中継基板20aは、図4に示すように、例えば、アルミナなどの高温焼成セラミック(絶縁材)からなり、平面視がほぼ正方形の表面22と裏面23とを有する基板本体21、該基板本体21の表面22と裏面23との間をほぼ等間隔で貫通する複数のビアホール24内ごとに形成された複数の第2ビア導体25、該第2ビア導体25ごとの表面22側の端部に接続された複数の第1端子26、および上記第2ビア導体25ごとの裏面23側の端部に接続され且つ外部との導通に用いる複数の外部端子27を備えている。
尚、前記第2ビア導体25、第1端子26、および外部端子27は、基板本体21がアルミナなどの場合には、主にWあるいはMoからなり、基板本体21が低温焼成セラミック(絶縁材)の一種のガラス−セラミックの場合には、CuあるいはAgからなる。
尚、前記中継基板20aは、一般的な形態のため、既存のものを流用し得る。
図5に示すように、配線基板1aの裏面5側を、中継基板20bの凹部28内に挿入することで、該中継基板20bの表面22側に配線基板1aを実装した後、前記同様にプローブ用パッド6ごとの上方にプローブpを立設し、更に中継基板20bの表面22側の第1端子26と、配線基板1aの外部接続端子7との間を、ボンディングワイヤwにより個別に接続することで、第2端子27とプローブpとが個別に導通可能とされる。その結果、複数の被検査電子部品の検査を連続的に行うことが可能となる。
尚、前記中継基板20bのみを予め製作しておくこともできる。
配線基板1bは、図6,図7に示すように、表面4側の比較的薄いセラミック層s1と裏面5を含む比較的厚いセラミック層s2とを積層した基板本体2bと、該基板本体2bの表面4に前記同様に形成した複数のプローブ用パッド6を有するプローブ用パッド領域pa、複数の外部接続端子7を有する外部接続端子ca、および上記パッド6,端子7間を接続する表面配線8、上記セラミック層s1,s2間に形成された内部配線8n、該内部配線8nの両端部の何れかと上記パッド6または接続端子7とを個別に接続し且つ表面4側のセラミック層s1を貫通する第1ビア導体vとを備えている。
尚、上記内部配線8nおよび第1ビア導体vは、セラミック層s1,s2となる材料に応じて、主に前記W、Mo、あるいはCu、Agにより形成される。
前記配線基板1bも、前記同様に中継基板20a,20bの表面22側に実装され、プローブ用パッド6ごとの上にプローブpが取り付けられ、且つ外部接続端子7と中継基板20a,20bにおける表面22側の第1端子26との間をボンディングワイヤwなどを介して接続することで、電子部品の検査に使用される。
配線基板1cは、図8に示すように、比較的厚肉の金属コア基板Mおよび該基板Mの上面に形成したエポキシ系などの樹脂層(絶縁層)j1,j2からなる基板本体2cと、該基板本体2cの表面4に前記同様に形成したプローブ用パッド6、外部接続端子7、および表面配線8と、上記本体2cの表面4側における樹脂層j1,j2の層間に形成された前記同様の内部配線8nと、該内部配線8nの両端部の何れかと上記プローブ用パッド6または外部接続端子7とを個別に接続し且つ表面4側の樹脂層j1を貫通する前記同様の第1ビア導体vとを備えている。上記プローブ用パッド6、外部接続端子7、および表面配線8は、Cuメッキ膜などからなり、例えば、サブトラクティブ法などのフォトリソグラフィ技術によって、ファインピッチで且つ精密に形成することが可能である。
以上のような配線基板1cによっても、前記配線基板1bと同様な効果を奏することができる。
尚、前記基板本体2cは、前記配線基板1bの基板本体2bに替えて、適用することも可能である。
配線基板1dは、図9に示すように、前記とおなじ基板本体2aの平面視がほぼ正方形の表面4おいて、複数のプローブ用パッド6が形成され且つ平面視で長方形を呈する中心側のプローブ用パッド領域paが表面4の一辺(上辺)にのみ接近して位置し、表面4における他の3辺に沿って、複数の外部接続端子7が形成され且つ平面視でほぼコ字形状を呈する第2端子領域caが位置している。該接続端子領域caは、上記パッド領域paの外側に位置し且つ該パッド領域paを3方から囲んでいる。
尚、上記基板本体2aは、表面配線8の一部を内部配線8nと一対の第1ビア導体vとに置き換えた前記基板本体2b,2cとしても良い。
配線基板1eは、図9に示すように、前記とおなじ基板本体2aの平面視がほぼ正方形の表面4において、複数のプローブ用パッド6を形成し且つ平面視で長方形を呈する中心側のプローブ用パッド領域paが、対向する2辺間の中央で且つ残りの2辺の付近に端部が接近しており、該パッド領域paが接近しない上記対向する2辺に沿った周辺側に複数の外部接続端子7を形成した左右一対の第2端子領域caが位置している。該一対の外部接続端子領域caは、平面視で比較的細長い長方形を呈し、上記パッド領域paの外側に位置し且つ該パッド領域paを両側から挟んでいる。尚、上記基板本体2aも、表面配線8の一部を内部配線8nと一対の第1ビア導体vとに置き換えた基板本体2b,2cとしても良い。
予め、アルミナ粉末に樹脂バインダおよび溶剤などを適量ずつ配合してセラミックスラリとし、該セラミックスラリをドクターブレード法によってシート化して、図11の断面図で示すように、表面4および裏面5を有する単層のグリーンシートgを製作した。尚、図11中で示す一点鎖線は、平面視が格子状である仮想の切断予定面(境界)fであり、これらの間ごとに追って前記配線基板1aとなる基板領域2aが位置し、これらの外側に枠状の耳部mが位置している。
次に、図12に示すように、上記グリーンシートgの表面4側に露出する切断予定面fに沿って、図示しないナイフの刃先側を挿入する溝入れ加工を行うことによって、断面V字形の凹溝30を平面視で格子状にして形成した。次いで、かかる凹溝30が表面4に形成されたグリーンシートgを所定温度において焼成することによって、セラミックシートssとした。
引き続いて、図14(a)に示すように、上記貫通孔hの底面に露出するCu薄膜層10の上に2種類の電解金属メッキを順次施して、Cuメッキ層11とNiメッキ層15とを順次被覆した。次いで、図14(b)に示すように、上記レジスト層rを現像液に接触させて剥離して除去した。更に、図15(a)に示すように、Cuメッキ層11とNiメッキ層15とに覆われていない部分のTi薄膜層9とCu薄膜層10とを、エッチング液に接触させて除去した。
その結果、図16に示すように、多数個取り用のセラミックシートssの基板領域2a(配線基板1a)ごとの表面4において、その中心側paに位置する複数のプローブ用パッド6、周辺側caに位置する複数の外部接続端子7、およびこれらの間を個別に接続する表面配線8が形成された。
そして、前記図4に示したように、前記中継基板20aの表面22に接着剤19を介して配線基板1aを実装するか、あるいは前記中継基板20bの表面22に位置する凹部28に裏面5側を挿入して配線基板1aを実装した後、該配線基板1aの外部接続端子7と中継基板20a,20bの第1端子26との間ごとに、ボンディングワイヤwを個別に取り付けた。
また、上記2層のグリーンシートgに前記金属コア基板Mを加えることで、前記配線基板1cを製造するも可能となる。
更に、前記イオンビームによるスパッタリングに替えて、電子ビーム加熱や、レーザー加熱による蒸着法を用いても良い。
加えて、前記凹溝30を形成せず、前記切断予定面fに沿って剪断加工を施すことによって、個々の配線基板1a〜1cに個片化することも可能である。
以上のような配線基板1a〜1cの製造方法によれば、グリーンシートgを焼成したセラミックシートssの表面4のみに対してスパッタリングなどを施すことにより、前記プローブ用パッド6、外部接続端子7、および表面配線8を形成したので、設計に要する時間や製造期間を短縮することができ、且つ比較的少ない工数および治具によって容易且つ安価に製造することができた。
例えば、前記配線基板は、エポキシ系などの樹脂からなる基板本体を有する形態としても良く、この場合、前記プローブ用パッド6、外部接続端子7、表面配線8、内部配線8n、あるいは第1ビア導体vは、主にCuからなるものとなる。
また、前記配線基板の外部接続端子と前記中継基板の第1端子との間は、前記ボンディングワイヤに替えて、コネクタにより接続するようにしても良い。あるいは、複数ずつの上記外部接続端子と第1端子との間を、接続する部位などに応じて、ボンディングワイヤあるいはコネクタの何れかを選択して接続しても良い。
更に、前記配線基板およびこれを表面上に実装する中継基板の基板本体の表面および裏面は、平面視で長方形を呈する形態としても良い。
更に、複数の前記配線基板を1個の比較的大きな面積の表・裏面を有する基板の表面上における異なる位置ごとで且つ相互に離れた位置に実装しても良い。
加えて、前記プローブ用パッド領域は、前記配線基板の表面における中心側において、平面視で六角形以上の多角形、円形、長円形、あるいは楕円形を呈する形態とし、これら周辺の全部または一部の外側に隣接する表面の周辺側に前記外部接続端子領域を配設した形態としも良い。
2a〜2c………基板本体/基板領域
4…………………配線基板の表面
5…………………配線基板の裏面
6…………………プローブ用パッド
7…………………外部接続端子
8…………………表面配線
8n………………内部配線
20a,20b…中継基板
22………………中継基板の表面
23………………中継基板の裏面
25………………第2ビア導体
26………………第1端子
27………………第2端子
pa………………プローブ用パッド領域
ca………………外部接続端子領域
v…………………第1ビア導体
s1,s2………セラミック層(絶縁層)
j1,j2………樹脂層(絶縁層)
w…………………ボンディングワイヤ
g…………………グリーンシート
ss………………セラミックシート
Claims (5)
- 表面および裏面を有し且つ少なくとも表面が絶縁層にて形成された基板本体と、
上記基板本体の表面における中心側に複数のプローブ用パッドが形成されたプローブ用パッド領域と、
上記基板本体の表面における周辺側で且つ上記プローブ用パッド領域の外側に複数の外部接続端子が形成された外部接続端子領域と、を備えた電子品検査装置用配線基板であって、
上記プローブ用パッドと外部接続端子との間は、上記基板本体の表面における上記2つの領域間に形成された表面配線によって接続されていると共に、
上記基板本体の表面側には、2層の上記絶縁層の層間が位置し、該絶縁層間に形成した内部配線および表面側の絶縁層を貫通する第1ビア導体を介して、一部の前記プローブ用パッドと一部の上記外部接続端子との間が導通可能とされている、
ことを特徴とする電子品検査装置用配線基板。 - 前記電子品検査用配線基板は、該配線基板の前記基板本体の裏面側が、表面および裏面を有する絶縁材からなり、該表面と裏面との間を貫通する複数の第2ビア導体と、該第2ビア導体ごとの両端に個別に接続される表面側の第1端子および外部との導通に用いる裏面側の第2端子とを有する中継基板の表面に実装される、
ことを特徴とする請求項1に記載の電子品検査装置用配線基板。 - 前記電子品検査用配線基板を前記中継基板の表面に実装した際に、前記外部接続端子と前記中継基板の表面に形成された前記第1端子との間は、ボンディングワイヤまたはコネクタによって個別に接続される、
ことを特徴とする請求項2に記載の電子品検査装置用配線基板。 - 表面および裏面を有し、少なくとも表面が絶縁層にて形成された基板本体と、該基板本体の表面における中心側に複数のプローブ用パッドが形成されたプローブ用パッド領域と、上記基板本体の表面における周辺側で且つ上記プローブ用パッド領域の外側に複数の外部接続端子が形成された外部接続端子領域と、上記プローブ用パッドと外部接続端子との間を接続するため、上記基板本体の表面における上記2つの領域間に形成された表面配線と、を備える電子部品検査装置用配線基板の製造方法であって、
表面および裏面を有し、追って上記電子部品検査装置用配線基板となる複数の基板領域を有するグリーンシートを焼成する工程と、
上記焼成により得られた多数個取り用のセラミックシートにおける複数の基板領域ごとの表面に対し物理的蒸着法およびメッキを施すことにより、前記表面の中心側に位置する複数の上記プローブ用パッド、上記表面の周辺側に位置する複数の上記外部接続端子、およびこれらの間を個別に接続する複数の表面配線を形成する工程と、を含む、
ことを特徴とする電子部品検査用配線基板の製造方法。 - 前記プローブ用パッド、外部接続端子、および表面配線を形成する工程の後に、前記セラミックシートを複数の前記基板領域ごとに分割して、複数の実装用基板を形成する工程を更に有する、
ことを特徴とする請求項4に記載の電子部品検査用配線基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011224720A JP5777997B2 (ja) | 2011-03-07 | 2011-10-12 | 電子部品検査装置用配線基板およびその製造方法 |
CN201210058936.0A CN102680748B (zh) | 2011-03-07 | 2012-03-07 | 电子部件测试装置用线路板及其制造方法 |
KR1020120023497A KR101568054B1 (ko) | 2011-03-07 | 2012-03-07 | 전자부품 검사장치용 배선기판 및 그 제조방법 |
US13/414,317 US8981237B2 (en) | 2011-03-07 | 2012-03-07 | Wiring board for electronic parts inspecting device and its manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048639 | 2011-03-07 | ||
JP2011048639 | 2011-03-07 | ||
JP2011224720A JP5777997B2 (ja) | 2011-03-07 | 2011-10-12 | 電子部品検査装置用配線基板およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012198190A JP2012198190A (ja) | 2012-10-18 |
JP2012198190A5 JP2012198190A5 (ja) | 2014-09-18 |
JP5777997B2 true JP5777997B2 (ja) | 2015-09-16 |
Family
ID=46794503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011224720A Active JP5777997B2 (ja) | 2011-03-07 | 2011-10-12 | 電子部品検査装置用配線基板およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8981237B2 (ja) |
JP (1) | JP5777997B2 (ja) |
KR (1) | KR101568054B1 (ja) |
CN (1) | CN102680748B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5798435B2 (ja) * | 2011-03-07 | 2015-10-21 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板およびその製造方法 |
JP6110117B2 (ja) * | 2012-11-29 | 2017-04-05 | 株式会社日本マイクロニクス | プローブ組立体及びプローブ基板 |
CN107172808A (zh) * | 2016-03-08 | 2017-09-15 | 讯芯电子科技(中山)有限公司 | 双面直接镀铜陶瓷电路板及其制造方法 |
US10705134B2 (en) | 2017-12-04 | 2020-07-07 | International Business Machines Corporation | High speed chip substrate test fixture |
CN114624568A (zh) * | 2022-02-24 | 2022-06-14 | 长江存储科技有限责任公司 | 失效分析装置 |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7198969B1 (en) * | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5258330A (en) * | 1990-09-24 | 1993-11-02 | Tessera, Inc. | Semiconductor chip assemblies with fan-in leads |
US5258648A (en) * | 1991-06-27 | 1993-11-02 | Motorola, Inc. | Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery |
JPH05211202A (ja) * | 1991-06-27 | 1993-08-20 | Motorola Inc | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 |
JPH0653277A (ja) * | 1992-06-04 | 1994-02-25 | Lsi Logic Corp | 半導体装置アセンブリおよびその組立方法 |
US20050062492A1 (en) | 2001-08-03 | 2005-03-24 | Beaman Brian Samuel | High density integrated circuit apparatus, test probe and methods of use thereof |
JPH0758241A (ja) * | 1993-08-18 | 1995-03-03 | Shinko Electric Ind Co Ltd | セラミックパッケージ、回路基板およびその製造方法 |
US7064566B2 (en) * | 1993-11-16 | 2006-06-20 | Formfactor, Inc. | Probe card assembly and kit |
EP0795200B1 (en) | 1994-11-15 | 2007-10-24 | FormFactor, Inc. | Mounting electronic components to a circuit board |
KR20030096425A (ko) * | 1994-11-15 | 2003-12-31 | 폼팩터, 인크. | 인터포저 |
US20100065963A1 (en) | 1995-05-26 | 2010-03-18 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
US20020004320A1 (en) * | 1995-05-26 | 2002-01-10 | David V. Pedersen | Attaratus for socketably receiving interconnection elements of an electronic component |
JPH09186453A (ja) * | 1995-12-27 | 1997-07-15 | Toshiba Corp | 配線基板の製造方法とその配線基板構造 |
US5828226A (en) * | 1996-11-06 | 1998-10-27 | Cerprobe Corporation | Probe card assembly for high density integrated circuits |
JP3681542B2 (ja) * | 1998-07-01 | 2005-08-10 | 富士通株式会社 | プリント回路基板および多段バンプ用中継基板 |
JP3656484B2 (ja) * | 1999-03-03 | 2005-06-08 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
KR20020091785A (ko) | 2001-05-31 | 2002-12-06 | 니혼도꾸슈도교 가부시키가이샤 | 전자부품 및 이것을 사용한 이동체 통신장치 |
JP2003017851A (ja) * | 2001-06-29 | 2003-01-17 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
US6729019B2 (en) | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
US7102367B2 (en) * | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
US20060091510A1 (en) * | 2004-03-11 | 2006-05-04 | Chipmos Technologies (Bermuda) Ltd. | Probe card interposer |
US7459795B2 (en) * | 2004-08-19 | 2008-12-02 | Formfactor, Inc. | Method to build a wirebond probe card in a many at a time fashion |
WO2006068100A1 (ja) | 2004-12-21 | 2006-06-29 | Asahi Kasei Fibers Corporation | 分離膜支持体 |
WO2006093704A1 (en) * | 2005-03-01 | 2006-09-08 | Sv Probe Pte Ltd. | Probe card with stacked substrate |
KR100890231B1 (ko) * | 2005-11-25 | 2009-03-25 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 세라믹 기판의 제조 방법 |
EP1965422A4 (en) | 2005-12-22 | 2012-03-07 | Jsr Corp | PRINTED CIRCUIT BOARD APPARATUS FOR WAFER INSPECTION, PROBE CARD AND PLATE INSPECTION APPARATUS |
CN101346813A (zh) | 2005-12-22 | 2009-01-14 | Jsr株式会社 | 晶片检查用电路基板装置、探针卡和晶片检查装置 |
JP5050384B2 (ja) * | 2006-03-31 | 2012-10-17 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
KR101011196B1 (ko) * | 2006-08-07 | 2011-01-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 다층 기판의 제조 방법 |
JP4897961B2 (ja) * | 2006-12-08 | 2012-03-14 | 日本特殊陶業株式会社 | 電子部品検査用配線基板およびその製造方法 |
US7875810B2 (en) * | 2006-12-08 | 2011-01-25 | Ngk Spark Plug Co., Ltd. | Electronic component-inspection wiring board and method of manufacturing the same |
WO2008120755A1 (ja) * | 2007-03-30 | 2008-10-09 | Nec Corporation | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 |
US7911805B2 (en) * | 2007-06-29 | 2011-03-22 | Tessera, Inc. | Multilayer wiring element having pin interface |
JP2009192309A (ja) | 2008-02-13 | 2009-08-27 | Shinko Electric Ind Co Ltd | 半導体検査装置 |
US7692436B2 (en) * | 2008-03-20 | 2010-04-06 | Touchdown Technologies, Inc. | Probe card substrate with bonded via |
US8193456B2 (en) * | 2008-06-30 | 2012-06-05 | Ngk Spark Plug Co., Ltd. | Electrical inspection substrate unit and manufacturing method therefore |
KR101120987B1 (ko) * | 2009-07-08 | 2012-03-06 | 주식회사 에이엠에스티 | 프로브 카드 |
JP5386272B2 (ja) * | 2009-08-21 | 2014-01-15 | 日本電子材料株式会社 | プローブカード |
JP5681213B2 (ja) * | 2011-01-16 | 2015-03-04 | 日本電子材料株式会社 | プローブカード及びその製造方法 |
JP5798435B2 (ja) * | 2011-03-07 | 2015-10-21 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板およびその製造方法 |
JP5670806B2 (ja) * | 2011-04-01 | 2015-02-18 | 日本特殊陶業株式会社 | セラミック基板及びその製造方法 |
KR101270591B1 (ko) * | 2011-06-02 | 2013-06-03 | (주)기가레인 | 프로브 카드 |
-
2011
- 2011-10-12 JP JP2011224720A patent/JP5777997B2/ja active Active
-
2012
- 2012-03-07 US US13/414,317 patent/US8981237B2/en active Active
- 2012-03-07 CN CN201210058936.0A patent/CN102680748B/zh active Active
- 2012-03-07 KR KR1020120023497A patent/KR101568054B1/ko active Active
Also Published As
Publication number | Publication date |
---|---|
US8981237B2 (en) | 2015-03-17 |
CN102680748B (zh) | 2016-01-20 |
JP2012198190A (ja) | 2012-10-18 |
CN102680748A (zh) | 2012-09-19 |
US20120228017A1 (en) | 2012-09-13 |
KR101568054B1 (ko) | 2015-11-10 |
KR20120102024A (ko) | 2012-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5798435B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
TWI591758B (zh) | 用於只包含已驗證的電路板的三維電子模組之集體製造的方法 | |
JP5445985B2 (ja) | プローブカード及びその製造方法 | |
JP5777997B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
KR20180132137A (ko) | 전자 부품 검사용의 다층 배선 기판 | |
JP2008164577A (ja) | 電子部品検査用配線基板およびその製造方法 | |
JP2012198190A5 (ja) | ||
JP6889672B2 (ja) | 検査装置用配線基板 | |
JP2008060208A (ja) | 多層配線基板およびそれを用いたプローブカード | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
JP5690678B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
JP6100617B2 (ja) | 多層配線基板およびプローブカード用基板 | |
JP5035062B2 (ja) | 多層配線基板及びこれを用いた電気的接続装置 | |
JP4848676B2 (ja) | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 | |
JP2009231709A5 (ja) | ||
JP4774063B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
JP6301595B2 (ja) | 配線基板、多層配線基板の製造方法 | |
JP6442136B2 (ja) | 配線基板およびその製造方法 | |
JP2009194000A (ja) | 多数個取り配線基板 | |
JP6215636B2 (ja) | 多数個取り配線基板 | |
JPH1065338A (ja) | 積層電子部品及びその製造方法 | |
KR20200051486A (ko) | 배선기판 | |
JP2013044591A (ja) | 電子部品検査装置用配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5777997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |