[go: up one dir, main page]

JP6674087B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6674087B2
JP6674087B2 JP2015213329A JP2015213329A JP6674087B2 JP 6674087 B2 JP6674087 B2 JP 6674087B2 JP 2015213329 A JP2015213329 A JP 2015213329A JP 2015213329 A JP2015213329 A JP 2015213329A JP 6674087 B2 JP6674087 B2 JP 6674087B2
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor device
compound semiconductor
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015213329A
Other languages
English (en)
Other versions
JP2017085013A (ja
Inventor
哲郎 石黒
哲郎 石黒
山田　敦史
敦史 山田
中村　哲一
哲一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015213329A priority Critical patent/JP6674087B2/ja
Priority to US15/272,993 priority patent/US9997594B2/en
Publication of JP2017085013A publication Critical patent/JP2017085013A/ja
Application granted granted Critical
Publication of JP6674087B2 publication Critical patent/JP6674087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化ガリウム（ＧａＮ）系の材料を用いた高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）では、チャネル層（キャリア走行層）のバリア層（キャリア供給層）との界面近傍に発生した二次元電子ガス（２ＤＥＧ）がキャリアとして用いられる。ＧａＮ系の材料を用いたＨＥＭＴ（ＧａＮ−ＨＥＭＴ）は、高周波素子及び高電圧素子に有望である。バリア層上には電流コラプスの抑制、電界集中緩和によるゲートリークの抑制等の特性の向上ためにキャップ層が形成される。
しかし、キャップ層に不可避的に酸素（Ｏ）等のドナー不純物が含まれ、ドナー不純物を起因とするリーク電流が流れる。アクセプタ不純物となる鉄（Ｆｅ）をキャップ層に含ませることでドナー不純物を相殺してリーク電流を低減することができるが、キャップ層がＦｅを含むＨＥＭＴの特性は安定しにくい。
特開２０１２−２８７０６号公報 特開２０１４−７２４３０号公報
本発明の目的は、安定した特性を得ながら、キャップ層に含まれるドナー不純物に起因するリーク電流を抑制することができる化合物半導体装置及びその製造方法を提供することにある。
化合物半導体装置の一態様には、ＧａＮ系のチャネル層と、前記チャネル層中に二次元電子ガスを生じさせる、前記チャネル層の上方の窒化物半導体のバリア層と、前記バリア層の上方の窒化物半導体のキャップ層と、が含まれる。前記キャップ層には、Ｆｅがドーピングされた第１の領域と、前記第１の領域よりもＦｅの濃度が低い、前記第１の領域の上方の第２の領域と、が含まれる。前記第２の領域の厚さが５ｎｍ以上であり、前記キャップ層の領域の厚さが１０ｎｍ以下である。
化合物半導体装置の製造方法の一態様では、ＧａＮ系のチャネル層の上方に、前記チャネル層中に二次元電子ガスを生じさせる窒化物半導体のバリア層を形成し、前記バリア層の上方に窒化物半導体のキャップ層を形成する。前記キャップ層を形成する際には、Ｆｅをドーピングしながら第１の領域を形成し、前記第１の領域の上方に、前記第１の領域よりもＦｅの濃度が低い第２の領域を形成する。前記第２の領域の厚さが５ｎｍ以上であり、前記キャップ層の領域の厚さが１０ｎｍ以下である。
上記の化合物半導体装置等によれば、キャップ層に適切な第２の領域が含まれるため、安定した特性を得ながら、キャップ層に含まれるドナー不純物に起因するリーク電流を抑制することができる。
第１の実施形態に係る化合物半導体装置の構造を示す断面図である。 第１の実施形態に係る化合物半導体装置の製造方法の一例を工程順に示す断面図である。 図２Ａに引き続き、化合物半導体装置の製造方法の一例を工程順に示す断面図である。 第２の実施形態に係る化合物半導体装置の構造を示す断面図である。 第２の実施形態に係る化合物半導体装置の製造方法の例を工程順に示す断面図である。 第２の実施形態に係る化合物半導体装置の製造方法の他の例を工程順に示す断面図である。 参考例の化合物半導体装置の構造を示す断面図である。 電子の移動度の測定結果を示す図である。 キャップ層の表面の観察結果を示す図である。 第３の実施形態に係る化合物半導体装置の構造を示す断面図である。 第４の実施形態に係る化合物半導体装置の構造を示す断面図である。 第５の実施形態に係る化合物半導体装置の構造を示す断面図である。 第６の実施形態に係る化合物半導体装置の構造を示す断面図である。 第７の実施形態に係るディスクリートパッケージを示す図である。 第８の実施形態に係るＰＦＣ回路を示す結線図である。 第９の実施形態に係る電源装置を示す結線図である。 第１０の実施形態に係る増幅器を示す結線図である。
本願発明者らは、従来のキャップ層がＦｅを含むＨＥＭＴの特性が安定しにくい原因を究明すべく鋭意検討を重ねた。この結果、キャップ層の成長中にＦｅが表面側に拡散しやすく、キャップ層の表面モフォロジが劣化し、電極のコンタクト抵抗が安定しにくいことが判明した。更に、Ｆｅが表面側に拡散しやすい原因として、Ｆｅのイオン半径がＧａのイオン半径より大きいため、ドーピングされたＦｅがＧａサイトに入り難く、表面側に残りやすいことが判明した。本願発明者らは、このような知見に基づき更に鋭意検討を重ねた結果、下記の諸態様に想到した。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、ＨＥＭＴを備えた化合物半導体装置の一例に関する。図１（ａ）は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
第１の実施形態に係る化合物半導体装置１００には、図１（ａ）に示すように、基板１０１、基板１０１上方のバッファ層１０２、及びバッファ層１０２上方のＧａＮ系のチャネル層（キャリア走行層）１０３が含まれる。化合物半導体装置１００には、チャネル層１０３上方の窒化物半導体のバリア層（キャリア供給層）１０４、及びバリア層１０４上方の窒化物半導体のキャップ層１０９も含まれる。
基板１０１は、例えばシリコンカーバイド（ＳｉＣ）基板、サファイア（Ａｌ2Ｏ3）基板、シリコン（Ｓｉ）基板、ＧａＮ基板又は酸化亜鉛（ＺｎＯ）基板である。厚さ方向のリーク電流を抑制するために、基板１０１は好ましくは高抵抗基板である。バッファ層１０２は、例えばＧａＮ層、ＡｌＮ層、ＡｌＧａＮ層又はＩｎＡｌＧａＮ層であり、バッファ層１０２の厚さは、例えば１０００ｎｍ程度である。バッファ層１０２は、組成が段階的に変化する複数のＡｌＧａＮ層を含んでいてもよく、ＧａＮ薄膜及びＡｌＮ薄膜の周期構造（超格子構造）を備えていてもよく、ＡｌＮからＧａＮまで連続的にＡｌの割合が変化する組成を備えていてもよい。バッファ層１０２が、Ｆｅ、マグネシウム（Ｍｇ）及び炭素（Ｃ）等のアクセプタ不純物を含む領域を有していてもよい。アクセプタ不純物を含む領域は、ピンチオフ時におけるバッファ層１０２を経たソース・ドレイン電極間のリーク電流（オフリーク）の抑制に寄与する。チャネル層１０３は、例えば、不純物の意図的なドーピングが行われていないＧａＮ層である。チャネル層１０３の厚さは、例えば３００ｎｍ程度である。バリア層１０４は、チャネル層１０３中に二次元電子ガスを発生させる材料からなり、例えば厚さが２０ｎｍ程度のＡｌＧａＮ層である。ＡｌＧａＮ層のＡｌ組成は５０％以下であることが好ましく、３０％以下であることがより好ましい。チャネル層１０３のＧａＮとの間の格子不整合による結晶性の低下を抑制するためである。バリア層１０４がＩｎＡｌＮ層であってもよい。ＩｎＡｌＮ層はＡｌＧａＮ層よりも高い濃度で２ＤＥＧを発生させることができる。ＩｎＡｌＮ層のＩｎ組成は、例えばＧａＮと格子整合する１７％とする。
キャップ層１０９には、図１（ａ）に示すように、Ｆｅがドーピングされた第１の領域１０５、及び第１の領域１０５上方の第２の領域１０６が含まれる。第１の領域１０５は、例えばＦｅがドーピングされたＧａＮ層である。第１の領域１０５の厚さは、例えば５ｎｍ程度である。第１の領域１０５のＦｅ濃度は、不可避的に含まれるドナー不純物の濃度より高いことが好ましく、例えば１×１０15ａｔｏｍｓ／ｃｍ3以上である。結晶性の観点から、第１の領域１０５のＦｅ濃度は１×１０18ａｔｏｍｓ／ｃｍ3以下であることが好ましい。第２の領域１０６は、例えば不純物の意図的なドーピングが行われていないＧａＮ層であるが、第１の領域１０５から拡散してきたＦｅを不可避的に含む。第２の領域１０６の厚さは、例えば５ｎｍ程度である。図１（ｂ）に、キャップ層１０９の表面からの深さとＦｅ濃度との関係を示す。図１（ｂ）に示すように、第２の領域１０６のＦｅ濃度は、第１の領域１０５との界面において第１の領域１０５のＦｅ濃度とほぼ等しく、第１の領域１０５から離間するほど低い。従って、第２の領域１０６のＦｅ濃度は第１の領域１０５のＦｅ濃度より低い。
キャップ層１０９、バリア層１０４及びチャネル層１０３の積層体に、素子領域を画定する素子分離領域１１０が形成されている。素子領域内において、キャップ層１０９上にソース電極１１１及びドレイン電極１１２が形成されている。
ソース電極１１１及びドレイン電極１１２を覆う絶縁膜１２１がキャップ層１０９上に形成されている。絶縁膜１２１には、ソース電極１１１とドレイン電極１１２との間に位置する開口部１２２が形成されており、開口部１２２を介してキャップ層１０９と接するゲート電極１１３が形成されている。ゲート電極１１３を覆う絶縁膜１２３が絶縁膜１２１上に形成されている。絶縁膜１２１及び絶縁膜１２３の材料は特に限定されず、例えばシリコン窒化膜が用いられる。
第１の実施形態では、第１の領域１０５にドナー不純物を相殺するアクセプタ不純物として適量のＦｅが含まれているため、厚さ方向のリーク電流を抑制することができ、良好なピンチオフ特性を得ることができる。第１の領域１０５とソース電極１１１、ドレイン電極１１２及びゲート電極１１３との間に、第１の領域１０５よりもＦｅ濃度が低い第２の領域１０６が含まれるため、良好な表面モフォロジが得られ、安定した特性を得ることができる。従って、第１の実施形態によれば、リーク電流を抑制しながら、安定した特性を得ることができる。
第２の領域１０６の上面におけるＦｅ濃度は１×１０19ａｔｏｍｓ／ｃｍ3以下であることが好ましい。これは、キャップ層１０９に特に優れた表面モフォロジを得るためである。第２の領域１０６の厚さは５ｎｍ以上であることが好ましい。これは、第１の領域のＦｅ濃度にもよるが、第２の領域１０６の厚さが５ｎｍ未満であると、第２の領域１０６の上面におけるＦｅ濃度が１×１０19ａｔｏｍｓ／ｃｍ3以下になりにくいからである。キャップ層１０９の厚さは１０ｎｍ以下であることが好ましい。これは、キャップ層１０９の厚さが１０ｎｍ超であると、十分な密度の２ＤＥＧを得にくいからである。
次に、第１の実施形態に係る化合物半導体装置の製造方法について説明する。図２Ａ乃至図２Ｂは、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、基板１０１をＨ2雰囲気中で数分間熱処理し、その後、図２Ａ（ａ）に示すように、基板１０１上に、バッファ層１０２、チャネル層１０３及びバリア層１０４を形成する。バッファ層１０２、チャネル層１０３及びバリア層１０４は、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法等の結晶成長法により形成することができる。次いで、図２Ａ（ｂ）に示すように、バリア層１０４上に、第１の領域１０５及び第２の領域１０６を形成する。第１の領域１０５及び第２の領域１０６も、ＭＯＶＰＥ法等の結晶成長法により形成することができる。
これら化合物半導体層の形成に際しては、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、Ｉｎ源であるトリメチルインジウム（ＴＭＩ）ガス及びＮ源であるアンモニア（ＮＨ3）ガスの混合ガスを用いることができる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス、トリメチルガリウムガス及びトリメチルインジウムガスの供給の有無及び流量を適宜設定する。キャリアガスとしては、例えばＨ2ガスを用いることができる。ＩｎＡｌＮ層を形成する場合、その成長温度は、例えば８００℃程度とする。
第１の領域１０５の形成では、Ｆｅの原料として、例えばＣｐ2Ｆｅ（シクロペンタジエニル鉄、フェロセン）を用いる。第２の領域１０６の形成では、例えば、第１の領域１０５の形成が完了次第、Ｆｅの原料の供給を停止し、残りの原料ガスの供給を継続する。
その後、図２Ａ（ｂ）に示すように、第２の領域１０６、第１の領域１０５、バリア層１０４及びチャネル層１０３に素子領域を画定する素子分離領域１１０を形成する。素子分離領域１１０の形成では、例えば、素子分離領域１１０を形成する予定の領域を露出するフォトレジストのパターンを第２の領域１０６上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
続いて、図２Ａ（ｄ）に示すように、素子領域内において、第２の領域１０６上にソース電極１１１及びドレイン電極１１２を形成する。ソース電極１１１及びドレイン電極１１２は、例えばリフトオフ法により形成することができる。
次いで、図２Ｂ（ｅ）に示すように、ソース電極１１１及びドレイン電極１１２を覆う絶縁膜１２１を第２の領域１０６上に形成する。絶縁膜１２１は、例えば化学気相成長（chemical vapor deposition：ＣＶＤ）法、原子層堆積（atomic layer deposition：ＡＬＤ）法、又はスパッタ法により形成することができる。
その後、図２Ｂ（ｆ）に示すように、絶縁膜１２１のゲート電極１１３を形成する予定の領域に開口部１２２を形成する。開口部１２２は、例えばドライエッチングにより形成することができる。開口部１２２をウェットエッチング又はイオンミリングにより形成してもよい。続いて、開口部１２２内にゲート電極１１３を形成する。ゲート電極１１３は、例えばリフトオフ法により形成することができる。
次いで、図２Ｂ（ｇ）に示すように、ゲート電極１１３を覆う絶縁膜１２３を絶縁膜１２１上に形成する。絶縁膜１２３は、絶縁膜１２１と同様に、例えばＣＶＤ法、ＡＬＤ法又はスパッタ法により形成することができる。
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置１００を完成させる。
バッファ層１０２の形成では、チャネル層１０３が高い結晶性を得られるように、成長温度、成長圧力及び原料供給比（V/III比）等の条件を選択することが好ましい。バッファ層１０２の成長途中で、Ｆｅ、Ｍｇ及びＣ等のアクセプタ不純物をドーピングしてもよい。チャネル層１０３の形成では、成長圧力、成長温度及びV/III比をバッファ層１０２の形成時のそれらよりも高くすることが好ましい。バリア層１０４のＡｌ組成は、格子不整合による結晶性の低下を抑制する観点から好ましくは５０％以下、より好ましくは３０％以下とする。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＨＥＭＴを備えた化合物半導体装置の一例に関する。図３（ａ）は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
第２の実施形態に係る化合物半導体装置２００には、図３（ａ）に示すように、第１の実施形態に係る化合物半導体装置１００のバリア層１０４とキャップ層１０９との間に窒化物半導体の拡散緩和層２０７が含まれている。拡散緩和層２０７は、例えばＡｌＮ層又はバリア層１０４よりもＡｌ組成が高いＡｌＧａＮ層若しくはＩｎＡｌＮ層であり、第１の領域１０５から拡散してきたＦｅを不可避的に含む。拡散緩和層２０７の厚さは、例えば２ｎｍ程度である。図３（ｂ）に、キャップ層１０９及び拡散緩和層２０７の、キャップ層１０９の表面からの深さとＦｅ濃度との関係を示す。図３（ｂ）に示すように、拡散緩和層２０７のＦｅ濃度は、第２の領域１０６と同様に、第１の領域１０５との界面において第１の領域１０５のＦｅ濃度とほぼ等しく、第１の領域１０５から離間するほど低い。従って、拡散緩和層２０７のＦｅ濃度は第１の領域１０５のＦｅ濃度より低い。他の構成は第１の実施形態と同様である。
第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。更に、第１の領域１０５とバリア層１０４との間に、第１の領域１０５よりもＦｅ濃度が低い拡散緩和層２０７が含まれるため、バリア層１０４へのＦｅの拡散に伴う散乱効果が抑制され、より優れた電子移動度を得ることができる。拡散緩和層２０７はバリア層１０４よりも高い割合でＡｌを含有することが好ましい。これは、Ａｌのイオン半径がＧａのイオン半径より小さいため、Ａｌ組成が高いほど第１の領域１０５からバリア層１０４へのＦｅの拡散が抑制されるからである。
拡散緩和層２０７の厚さは０．５ｎｍ以上であることが好ましい。これは、拡散緩和層２０７の厚さが０．５ｎｍ未満であると、電子移動度を向上させる効果が十分となりにくいからである。拡散緩和層２０７の厚さは２ｎｍ以下であることが好ましい。これは、拡散緩和層２０７の厚さが２ｎｍ超であると、バリア層１０４との格子不整合によりクラックが発生することがあるためである。
次に、第２の実施形態に係る化合物半導体装置の製造方法の例について説明する。図４は、第２の実施形態に係る化合物半導体装置の製造方法の例を工程順に示す断面図である。
この例では、先ず、図４（ａ）に示すように、第１の実施形態と同様にして、バリア層１０４の形成までの処理を行う。次いで、図４（ｂ）に示すように、バリア層１０４上に拡散緩和層２０７を形成する。拡散緩和層２０７は、ＭＯＶＰＥ法等の結晶成長法により形成することができる。拡散緩和層２０７の形成では、トリメチルアルミニウムガス又はトリメチルインジウムガスの流量のトリメチルガリウムガスの流量に対する比を、バリア層１０４の形成時よりも高くする。拡散緩和層２０７の形成後には、図４（ｃ）に示すように、拡散緩和層２０７上に、第１の実施形態と同様にして、第１の領域１０５及び第２の領域１０６を形成する。その後、第１の実施形態と同様にして、素子分離領域１１０の形成以降の処理を行う。
このようにして化合物半導体装置２００を製造することができる。
次に、第２の実施形態に係る化合物半導体装置の製造方法の他の例について説明する。図５は、第２の実施形態に係る化合物半導体装置の製造方法の他の例を工程順に示す断面図である。
この例では、先ず、図５（ａ）に示すように、第１の実施形態と同様にして、バリア層１０４の形成までの処理を行う。バリア層１０４は第１の実施形態より厚く形成することが好ましい。次いで、図５（ｂ）に示すように、バリア層１０４の表面からＧａを熱脱離させることにより、Ａｌ組成が相対的に高い拡散緩和層２０７を形成する。拡散緩和層２０７の形成後には、図５（ｃ）に示すように、拡散緩和層２０７上に、第１の実施形態と同様にして、第１の領域１０５及び第２の領域１０６を形成する。その後、第１の実施形態と同様にして、素子分離領域１１０の形成以降の処理を行う。
このようにして化合物半導体装置２００を製造することができる。
第１の実施形態及び第２の実施形態において、第２の領域１０６にＡｌが含有されていてもよい。Ａｌ組成が高いほどＦｅの拡散が抑制され、より良好なキャップ層１０９の表面モフォロジが得やすい。ただし、第２の領域１０６の上面のＡｌ組成は低いことが好ましい。Ａｌの影響による表面モフォロジの悪化を避けるためである。
次に、本願発明者らが行った試験及びその結果について説明する。この試験では、第２の実施形態に係る化合物半導体装置２００を作製し、図６に示す構造の参考例の化合物半導体装置７００を作製した。参考例では、図６に示すように、拡散緩和層２０７及びキャップ層１０９に代えて、第１の領域１０５と同等にＦｅをドーピングしたＧａＮのキャップ層７０９を形成した。そして、これらにおける電子の移動度を測定した。この結果を図７に示す。また、素子分離領域１１０を形成する前に、キャップ層１０９及びキャップ層７０９の表面を観察した。この結果を図８に示す。
図７及び図８に示すように、第２の実施形態によれば、参考例と比較して、優れた移動度及び表面モフォロジが得られた。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＨＥＭＴを備えた化合物半導体装置の一例に関する。図９は、第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
第３の実施形態に係る化合物半導体装置３００では、図９に示すように、第１の領域１０５及び第２の領域１０６にソース電極１１１用の開口部及びドレイン電極１１２用の開口部が形成されている。ソース電極１１１及びドレイン電極１１２がこれら開口部内に入り込んでおり、バリア層１０４に接している。他の構成は第１の実施形態と同様である。
第３の実施形態によっても第１の実施形態と同様の効果を得ることができる。更に、コンタクト抵抗が低減され、オーミック特性が向上し、より大きな電流を得ることができる。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴを備えた化合物半導体装置の一例に関する。図１０は、第４の実施形態に係る化合物半導体装置の構造を示す断面図である。
第４の実施形態に係る化合物半導体装置４００では、図１０に示すように、バリア層１０４、第１の領域１０５及び第２の領域１０６にソース電極１１１用の開口部及びドレイン電極１１２用の開口部が形成されている。ソース電極１１１及びドレイン電極１１２がこれら開口部内に入り込んでおり、チャネル層１０３に接している。他の構成は第１の実施形態と同様である。
第４の実施形態によっても第１の実施形態と同様の効果を得ることができる。更に、コンタクト抵抗が低減され、オーミック特性が向上し、より大きな電流を得ることができる。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えた化合物半導体装置の一例に関する。図１１は、第５の実施形態に係る化合物半導体装置の構造を示す断面図である。
第５の実施形態に係る化合物半導体装置５００では、図１１に示すように、拡散緩和層２０７、第１の領域１０５及び第２の領域１０６にソース電極１１１用の開口部及びドレイン電極１１２用の開口部が形成されている。ソース電極１１１及びドレイン電極１１２がこれら開口部内に入り込んでおり、バリア層１０４に接している。他の構成は第２の実施形態と同様である。
第５の実施形態によっても第２の実施形態と同様の効果を得ることができる。更に、コンタクト抵抗が低減され、オーミック特性が向上し、より大きな電流を得ることができる。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えた化合物半導体装置の一例に関する。図１２は、第６の実施形態に係る化合物半導体装置の構造を示す断面図である。
第６の実施形態に係る化合物半導体装置６００では、図１２に示すように、バリア層１０４、拡散緩和層２０７、第１の領域１０５及び第２の領域１０６にソース電極１１１用の開口部及びドレイン電極１１２用の開口部が形成されている。ソース電極１１１及びドレイン電極１１２がこれら開口部内に入り込んでおり、チャネル層１０３に接している。他の構成は第２の実施形態と同様である。
第６の実施形態によっても第２の実施形態と同様の効果を得ることができる。更に、コンタクト抵抗が低減され、オーミック特性が向上し、より大きな電流を得ることができる。
第１の実施形態又は第２の実施形態において、チャネル層１０３とバリア層１０４との間にスペーサ層が含まれていてもよく、この場合、ソース電極１１１及びドレイン電極１１２がスペーサ層に接するように形成されていてもよい。
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図１３は、第７の実施形態に係るディスクリートパッケージを示す図である。
第７の実施形態では、図１３に示すように、第１〜第６の実施形態のいずれかのＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１２が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１１に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１１３に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１４は、第８の実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第６の実施形態のいずれかのＨＥＭＴが用いられている。
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１５は、第９の実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
一次側回路１２６１には、第８の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第６の実施形態のいずれかのＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
（第１０の実施形態）
次に、第１０の実施形態について説明する。第１０の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１６は、第１０の実施形態に係る増幅器を示す結線図である。
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第６の実施形態のいずれかのＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
ＧａＮ系のチャネル層と、
前記チャネル層中に二次元電子ガスを生じさせる、前記チャネル層の上方の窒化物半導体のバリア層と、
前記バリア層の上方の窒化物半導体のキャップ層と、
を有し、
前記キャップ層は、
Ｆｅがドーピングされた第１の領域と、
前記第１の領域よりもＦｅの濃度が低い、前記第１の領域の上方の第２の領域と、
を有することを特徴とする化合物半導体装置。
（付記２）
前記第２の領域におけるＦｅの濃度は、前記第１の領域から離間するほど低いことを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第１の領域におけるＦｅの濃度が１×１０15ａｔｏｍｓ／ｃｍ3以上であることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）
前記第１の領域よりもＦｅの濃度が低い、前記バリア層と前記キャップ層との間の窒化物半導体の拡散緩和層を有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記拡散緩和層は、前記バリア層よりも高い割合でＡｌを含有することを特徴とする付記４に記載の化合物半導体装置。
（付記６）
前記第２の領域の上面におけるＦｅの濃度が１×１０19ａｔｏｍｓ／ｃｍ3以下であることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
（付記７）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
（付記８）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
（付記９）
ＧａＮ系のチャネル層の上方に、前記チャネル層中に二次元電子ガスを生じさせる窒化物半導体のバリア層を形成する工程と、
前記バリア層の上方に窒化物半導体のキャップ層を形成する工程と、
を有し、
前記キャップ層を形成する工程は、
Ｆｅをドーピングしながら第１の領域を形成する工程と、
前記第１の領域の上方に、前記第１の領域よりもＦｅの濃度が低い第２の領域を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
（付記１０）
前記第２の領域におけるＦｅの濃度は、前記第１の領域から離間するほど低いことを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１１）
前記第１の領域におけるＦｅの濃度が１×１０15ａｔｏｍｓ／ｃｍ3以上であることを特徴とする付記９又は１０に記載の化合物半導体装置の製造方法。
（付記１２）
前記バリア層を形成する工程と前記キャップ層を形成する工程との間に、前記バリア層の上方に、前記第１の領域よりもＦｅの濃度が低い窒化物半導体の拡散緩和層を形成する工程を有することを特徴とする付記９乃至１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）
前記拡散緩和層は、前記バリア層よりも高い割合でＡｌを含有することを特徴とする付記１２に記載の化合物半導体装置の製造方法。
１００、２００：化合物半導体装置
１０３：チャネル層
１０４：バリア層
１０５：第１の領域
１０６：第２の領域
２０７：拡散緩和層
１０９：キャップ層

Claims (9)

  1. ＧａＮ系のチャネル層と、
    前記チャネル層中に二次元電子ガスを生じさせる、前記チャネル層の上方の窒化物半導体のバリア層と、
    前記バリア層の上方の窒化物半導体のキャップ層と、
    を有し、
    前記キャップ層は、
    Ｆｅがドーピングされた第１の領域と、
    前記第１の領域よりもＦｅの濃度が低い、前記第１の領域の上方の第２の領域と、
    を有しており、
    前記第２の領域の厚さが５ｎｍ以上であり、前記キャップ層の領域の厚さが１０ｎｍ以下であることを特徴とする化合物半導体装置。
  2. 前記第２の領域におけるＦｅの濃度は、前記第１の領域から離間するほど低いことを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第１の領域におけるＦｅの濃度が１×１０15ａｔｏｍｓ／ｃｍ3以上であることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記第１の領域よりもＦｅの濃度が低い、前記バリア層と前記キャップ層との間の窒化物半導体の拡散緩和層を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
  5. 前記拡散緩和層は、前記バリア層よりも高い割合でＡｌを含有することを特徴とする請求項４に記載の化合物半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
  7. 請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
  8. ＧａＮ系のチャネル層の上方に、前記チャネル層中に二次元電子ガスを生じさせる窒化物半導体のバリア層を形成する工程と、
    前記バリア層の上方に窒化物半導体のキャップ層を形成する工程と、
    を有し、
    前記キャップ層を形成する工程は、
    Ｆｅをドーピングしながら第１の領域を形成する工程と、
    前記第１の領域の上方に、前記第１の領域よりもＦｅの濃度が低い第２の領域を形成する工程と、
    を有しており、
    前記第２の領域の厚さが５ｎｍ以上であり、前記キャップ層の領域の厚さが１０ｎｍ以下であることを特徴とする化合物半導体装置の製造方法。
  9. 前記バリア層を形成する工程と前記キャップ層を形成する工程との間に、前記バリア層の上方に、前記第１の領域よりもＦｅの濃度が低い窒化物半導体の拡散緩和層を形成する工程を有することを特徴とする請求項８に記載の化合物半導体装置の製造方法。
JP2015213329A 2015-10-29 2015-10-29 化合物半導体装置及びその製造方法 Expired - Fee Related JP6674087B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015213329A JP6674087B2 (ja) 2015-10-29 2015-10-29 化合物半導体装置及びその製造方法
US15/272,993 US9997594B2 (en) 2015-10-29 2016-09-22 Gallium nitride based high electron mobility transistor (GaN-HEMT) device with an iron-doped cap layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015213329A JP6674087B2 (ja) 2015-10-29 2015-10-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017085013A JP2017085013A (ja) 2017-05-18
JP6674087B2 true JP6674087B2 (ja) 2020-04-01

Family

ID=58635258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015213329A Expired - Fee Related JP6674087B2 (ja) 2015-10-29 2015-10-29 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9997594B2 (ja)
JP (1) JP6674087B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108062442B (zh) * 2017-12-12 2021-04-06 成都海威华芯科技有限公司 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
JP2021144993A (ja) * 2020-03-10 2021-09-24 富士通株式会社 半導体装置
US11837559B2 (en) * 2020-04-03 2023-12-05 Wolfspeed, Inc. Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
KR20220158261A (ko) 2020-04-03 2022-11-30 울프스피드, 인크. 소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들
US12074123B2 (en) 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850410B2 (ja) * 2004-09-29 2012-01-11 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP4869585B2 (ja) * 2004-12-08 2012-02-08 新日本無線株式会社 窒化物半導体装置の製造方法
JP2008198691A (ja) * 2007-02-09 2008-08-28 New Japan Radio Co Ltd 窒化物半導体装置
JP5580965B2 (ja) * 2007-04-06 2014-08-27 日本オクラロ株式会社 窒化物半導体レーザ装置
JP2012028706A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
JP2012043964A (ja) * 2010-08-19 2012-03-01 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6119165B2 (ja) 2012-09-28 2017-04-26 富士通株式会社 半導体装置
US10541323B2 (en) * 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors

Also Published As

Publication number Publication date
US20170125516A1 (en) 2017-05-04
JP2017085013A (ja) 2017-05-18
US9997594B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
KR101418205B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013211481A (ja) 化合物半導体装置及びその製造方法
JP2014072429A (ja) 半導体装置
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
JP2019165172A (ja) 半導体装置及びその製造方法
JPWO2016181441A1 (ja) 半導体装置及び半導体装置の製造方法
JP2020027911A (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
US10270404B2 (en) Compound semiconductor device and method of manufacturing the same
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2016207818A (ja) 化合物半導体装置及びその製造方法
JP6649586B2 (ja) 化合物半導体装置及びその製造方法
JP6311480B2 (ja) 化合物半導体装置及びその製造方法
JP6106951B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017168862A (ja) 半導体装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP7371384B2 (ja) 化合物半導体装置及びその製造方法
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP2017022214A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200217

R150 Certificate of patent or registration of utility model

Ref document number: 6674087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees