JP6183145B2

JP6183145B2 - 化合物半導体装置及びその製造方法

Info

Publication number: JP6183145B2
Application number: JP2013220276A
Authority: JP
Inventors: 淳二小谷; 中村　哲一; 哲一中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2013-10-23
Filing date: 2013-10-23
Publication date: 2017-08-23
Anticipated expiration: 2033-10-23
Also published as: JP2015082599A

Description

本発明は、化合物半導体装置及びその製造方法に関する。

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、窒化物半導体の一種であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮは、高い破壊電界強度を有しており、高電圧動作及び高出力を得る電源用の半導体デバイスの材料として極めて有望である。

窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系ＨＥＭＴでは、ＧａＮをチャネル層、ＡｌＧａＮをキャリア供給層として用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。そして、この歪みにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイス等として期待されている。

但し、結晶性が良好なＧａＮ基板を製造することは極めて困難である。このため、従来、主として、Ｓｉ基板、サファイア基板及びＳｉＣ基板上方に、ＧａＮ層及びＡｌＧａＮ層等をヘテロエピタキシャル成長によって形成している。特にＳｉ基板は、大口径で高品質のものを低コストにて入手しやすい。このため、Ｓｉ基板上方にチャネル層及びキャリア供給層を成長させた構造についての研究が盛んに行われている。

しかしながら、Ｓｉ基板を用いた従来のＧａＮ系ＨＥＭＴでは、ソース−ドレイン間を流れるリーク電流の抑制が困難である。このようなリーク電流は、動作効率の低下及び信頼性の低下を引き起こすことがある。

特表２００５−５２７９８８号公報特開２０１１−１００７７２号公報特開２０１１−１１９７１５号公報特開２０１２−９６３０号公報特許第４６８１６８４号公報

本発明の目的は、ソース−ドレイン間を流れるリーク電流を抑制することができる化合物半導体装置及びその製造方法を提供することにある。

化合物半導体装置の一態様には、第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層と、前記超格子バッファ層上方に形成されたチャネル層と、前記チャネル層上方に形成されたキャリア供給層と、前記キャリア供給層上方に形成されたゲート電極、ソース電極及びドレイン電極と、が設けられている。更に、前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚い第４のＡｌ組成の第４のＡｌＧａＮ層と、前記第４のＡｌＧａＮ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層より厚く、前記第４のＡｌＧａＮ層よりも薄い第５のＡｌ組成の第５のＡｌＧａＮ層と、が設けられている。前記第１のＡｌ組成は０以上１未満であり、前記第２のＡｌ組成及び前記第５のＡｌ組成は、０超１以下であり、前記第４のＡｌ組成は前記第１のＡｌ組成より高く、第２のＡｌ組成及び第５のＡｌ組成より低い。

化合物半導体装置の製造方法の一態様では、第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層の上方にチャネル層を形成し、前記チャネル層上方にキャリア供給層を形成し、前記キャリア供給層上方にゲート電極、ソース電極及びドレイン電極を形成し、前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚い第４のＡｌ組成の第４のＡｌＧａＮ層を形成し、前記第４のＡｌＧａＮ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層より厚く、前記第４のＡｌＧａＮ層よりも薄い第５のＡｌ組成の第５のＡｌＧａＮ層を形成する。前記第１のＡｌ組成は０以上１未満であり、前記第２のＡｌ組成及び前記第５のＡｌ組成は、０超１以下であり、前記第４のＡｌ組成は前記第１のＡｌ組成より高く、第２のＡｌ組成及び第５のＡｌ組成より低い。

上記の化合物半導体装置等によれば、超格子バッファ層とチャネル層との間に適切なＡｌＧａＮ層が設けられているため、ソース−ドレイン間を流れるリーク電流を抑制することができる。

第１の参考例に係る化合物半導体装置の構造を示す断面図である。第１の参考例のバンド構造の概略を示す図である。第２の参考例に係る化合物半導体装置の構造を示す断面図である。第２の参考例に係る化合物半導体装置の製造方法を工程順に示す断面図である。図４Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。第１の実施形態に係る化合物半導体装置の構造を示す断面図である。第１の実施形態のバンド構造の概略を示す図である。第２の実施形態に係る化合物半導体装置の構造を示す断面図である。第３の実施形態に係るディスクリートパッケージを示す図である。第４の実施形態に係るＰＦＣ回路を示す結線図である。第５の実施形態に係る電源装置を示す結線図である。第６の実施形態に係る増幅器を示す結線図である。

本願発明者らは、Ｓｉ基板を用いた従来のＧａＮ系ＨＥＭＴにおいて、ソース−ドレイン間を流れるリーク電流の抑制が困難である原因について検討を行った。この結果、チャネル層の下部をリーク電流が流れていることが判明した。本願発明者らは、この知見に基づいて、更に鋭意検討を重ねた結果、チャネル層の下方にチャネル層の下部のポテンシャルを持ち上げることが可能な層を設けることで、上記のようなリーク電流を抑制することができることを見出した。

以下、実施形態について添付の図面を参照しながら具体的に説明する。

（第１の参考例）
先ず、第１の参考例について説明する。第１の参考例はＧａＮ系ＨＥＭＴの一例である。図１は、第１の参考例に係る化合物半導体装置の構造を示す断面図である。

第１の参考例では、図１（ａ）に示すように、第１のＡｌ組成の第１のＡｌＧａＮ層１０１ａ及び第２のＡｌ組成の第２のＡｌＧａＮ層１０１ｂの超格子バッファ層１０１の上方にチャネル層１０２が形成され、チャネル層１０２の上方にキャリア供給層１０３が形成されている。ゲート電極１０４、ソース電極１０５、及びドレイン電極１０６がキャリア供給層１０３の上方に形成されている。第２のＡｌＧａＮ層１０１ｂは第１のＡｌＧａＮ層１０１ａよりも薄く、第２のＡｌ組成は第１のＡｌ組成より高い。また、第３のＡｌ組成の第３のＡｌＧａＮ層が超格子バッファ層１０１とチャネル層１０２との間に形成されている。第３のＡｌＧａＮ層１０７は第２のＡｌＧａＮ層１０１ｂよりも厚く、第３のＡｌ組成は第１のＡｌ組成より高い。第１のＡｌ組成は０以上１未満であり、第２のＡｌ組成及び第３のＡｌ組成は、０超１以下である。つまり、第１のＡｌＧａＮ層１０１ａはＧａＮ層であってもよく、第２のＡｌＧａＮ層１０１ｂ及び第３のＡｌＧａＮ層１０７はＡｌＮ層であってもよい。例えば、第１のＡｌ組成及び第２のＡｌ組成は、第１のＡｌＧａＮ層１０１ａの第２のＡｌＧａＮ層１０１ｂとの界面近傍に２次元電子ガスが発生しない範囲内にある。

この第１の参考例のチャネル層１０２、第３のＡｌＧａＮ層１０７、第１のＡｌＧａＮ層１０１ａ、及び第２のＡｌＧａＮ層１０１ｂのバンド構造の概略を図２（ａ）に示す。図２（ａ）に示すように、第３のＡｌＧａＮ層１０７が第２のＡｌＧａＮ層１０１ｂより厚いため、第３のＡｌＧａＮ層１０７の厚さが第２のＡｌＧａＮ層１０１ｂの厚さと等しい場合と比較して、チャネル層１０２の下部のポテンシャルがより高く持ち上げられる。従って、チャネル層１０２の下部を電流が流れにくい。

図２（ｂ）に第１の参考例に関するシミュレーションの結果を示す。このシミュレーションでは、第１のＡｌＧａＮ層１０１ａが、厚さが２０ｎｍのＡｌ_0.2Ｇａ_0.8Ｎ層、第２のＡｌＧａＮ層１０１ｂが、厚さが１．５ｎｍのＡｌＮ層、第３のＡｌＧａＮ層１０７が、厚さが２．５ｎｍのＡｌＮ層であるとした。そして、ゲート電極１０４に−５Ｖのゲート電圧が印加された場合（オフ状態）のドレイン電圧とドレイン電流との関係を求めた。また、参考のために、第３のＡｌＧａＮ層１０７が、厚さが１．５ｎｍのＡｌＮ層である場合についても、同様のドレイン電圧とドレイン電流との関係を求めた。図２（ｂ）に示すように、第１の参考例では、参考例と比較して、オフ時のドレイン電流が大幅に低減されるという結果が得られた。このことは、リーク電流の大幅な低減に効果があることを示している。

超格子バッファ層１０１のうちで最もチャネル層１０２側に位置する層は、図１（ａ）に示すように第１のＡｌＧａＮ層１０１ａであってもよく、図１（ｂ）に示すように第２のＡｌＧａＮ層１０１ｂであってもよい。

第３のＡｌＧａＮ層１０７が厚いほど、チャネル層１０２の下部のポテンシャルがより高く持ち上げられるが、第３のＡｌＧａＮ層１０７の厚さがある閾値より大きい場合、超格子バッファ層１０１の表面近傍に２次元電子ガスが発生し得る。このため、第３のＡｌＧａＮ層１０７はこのような２次元電子ガスが発生しない範囲内にあることが好ましい。また、このような２次元電子ガスの発生を抑制するために、複数の第１のＡｌＧａＮ層１０１ａのうちで第３のＡｌＧａＮ層１０７に最も近く位置するものに、アクセプタ不純物が含有されていることも好ましい。アクセプタ不純物は、例えばＦｅ、Ｍｇ、又はＣである。このような構成では、超格子バッファ層１０１の表面に平行な方向の耐圧がより向上し、リーク電流をより一層抑制することが可能となる。アクセプタ不純物の濃度は、例えば１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であることが好ましく、１×１０¹⁷ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下であることがより好ましい。アクセプタ不純物の濃度が１×１０¹⁷ｃｍ^-3以上であれば、２次元電子ガスの発生を抑制する効果が特に顕著である。また、アクセプタ不純物の濃度が１×１０²¹ｃｍ^-3超であると、反りが生じやすく、アクセプタ不純物の濃度が１×１０¹⁹ｃｍ^-3以下であれば、反りが極めて発生しにくい。

（第２の参考例）
次に、第２の参考例について説明する。第２の参考例はＧａＮ系ＨＥＭＴの一例である。図３は、第２の参考例に係る化合物半導体装置の構造を示す断面図である。

第２の参考例では、図３に示すように、基板２０８上に初期層２０９が形成され、初期層２０９上にバッファ層２１０が形成され、ＡｌＧａＮ層２０１ａ及びＡｌＮ層２０１ｂの超格子バッファ層２０１がバッファ層２１０上に形成されている。超格子バッファ層２０１上にＡｌＮ層２０７が形成され、ＡｌＮ層２０７上にチャネル層２０２が形成され、チャネル層２０２上にキャリア供給層２０３が形成されている。基板２０８は、例えばＳｉ基板である。初期層２０９は、例えば厚さが２００ｎｍ程度のＡｌＮ層である。バッファ層２１０は、例えばＡｌ_0.4Ｇａ_0.6Ｎ層である。ＡｌＧａＮ層２０１ａのＡｌ組成は０以上１未満、好ましくは０以上０．５以下であり、ＡｌＧａＮ層２０１ａは、例えば厚さが２０ｎｍのＡｌ_0.2Ｇａ_0.8Ｎ層である。ＡｌＮ層２０１ｂの厚さは、例えば１．５ｎｍである。ＡｌＮ層２０７の厚さは、例えば２．５ｎｍである。超格子バッファ層２０１に８０組程度のＡｌＧａＮ層２０１ａ及びＡｌＮ層２０１ｂが含まれており、ＡｌＮ層２０１ｂがバッファ層２１０と直接接し、ＡｌＧａＮ層２０１ａがＡｌＮ層２０７と直接接している。チャネル層２０２は、例えば厚さが１μｍ程度の、不純物の意図的なドーピングが行われていないｉ−ＧａＮ層である。キャリア供給層２０３は、例えば厚さが２０ｎｍ程度のｎ型のｎ−Ａｌ_0.2Ｇａ_0.8Ｎ層である。キャリア供給層２０３には、ｎ型の不純物として、例えばＳｉが５×１０¹⁸ｃｍ^-3程度の濃度でドーピングされている。ＡｌＧａＮ層２０１ａは第１のＡｌＧａＮ層の一例であり、ＡｌＮ層２０１ｂは第２のＡｌＧａＮ層の一例であり、ＡｌＮ層２０７は第３のＡｌＧａＮ層の一例である。ＡｌＮ層２０１ｂの厚さは、超格子バッファ層２０１中に残留電子が発生することによる耐圧の低下を避けるため、２．０ｎｍ以下であることが好ましい。また、格子歪を十分に緩和するためにＡｌＮ層２０１ｂの厚さは０．８ｎｍ以上であることが好ましい。

超格子バッファ層２０１内において、各ＡｌＧａＮ層２０１ａの組成及び厚さは互いに実質的に等しく、各ＡｌＮ層２０１ｂの組成及び厚さは互いに実質的に等しい。また、ＡｌＮ層２０７の組成はＡｌＮ層２０１ｂの組成と実質的に等しい。

チャネル層２０２及びキャリア供給層２０３の積層体に、素子領域を画定する素子分離領域２１１が形成されている。素子領域内において、キャリア供給層２０３上にソース電極２０５及びドレイン電極２０６が形成されている。キャリア供給層２０３上には、ソース電極２０５及びドレイン電極２０６を覆う絶縁膜２１２が形成されている。絶縁膜２１２には、ソース電極２０５とドレイン電極２０６との間に位置する開口部２１３が形成されており、開口部２１３を介してキャリア供給層２０３とショットキー接触するゲート電極２０４が設けられている。そして、絶縁膜２１２上に、ゲート電極２０４を覆う絶縁膜２１４が形成されている。絶縁膜２１２及び絶縁膜２１４の材料は特に限定されず、絶縁膜２１２及び絶縁膜２１４は、例えばシリコン窒化膜である。

この第２の参考例では、ＡｌＮ層２０７がＡｌＮ層２０１ｂより厚いため、ＡｌＮ層２０７の厚さがＡｌＮ層２０１ｂの厚さと等しい場合と比較して、チャネル層２０２の下部のポテンシャルがより高く持ち上げられる。従って、チャネル層２０２の下部を電流が流れにくい。従って、第１の参考例と同様に、リーク電流を大幅に低減することができる。

超格子バッファ層２０１のうちでチャネル層２０２と直接接する層がＡｌＮ層２０１ｂであってもよい。

次に、第２の参考例に係る化合物半導体装置の製造方法について説明する。図４Ａ乃至図４Ｂは、第２の参考例に係る化合物半導体装置の製造方法を工程順に示す断面図である。

先ず、図４Ａ（ａ）に示すように、基板２０８上に初期層２０９及びバッファ層２１０を形成する。初期層２０９及びバッファ層２１０は、例えば有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法又は分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等の結晶成長法により形成することができる。原料ガスとしては、例えばトリメチルアルミニウム（ＴＭＡ）ガス、トリメチルガリウム（ＴＭＧ）ガス、及びアンモニア（ＮＨ₃）ガスの混合ガスを用いる。初期層２０９（ＡｌＮ層）の形成では、例えば、Ｖ／ＩＩＩ比を１０００〜２０００程度、成長温度を１０００℃程度、圧力を５０ｍｂａｒ程度とする。また、初期層２０９中へのＣ不純物の取り込みが少ない条件を選択することが好ましい。バッファ層２１０（Ａｌ_0.4Ｇａ_0.6Ｎ層）の形成では、Ｖ／ＩＩＩ比を１００〜３００程度、成長温度を１０００℃程度、圧力を５０ｍｂａｒ程度とする。バッファ層２１０の形成時のＶ／ＩＩＩ比を初期層２０９の形成時のそれより低くするのは、高い平坦性を得るためである。

次いで、図４Ａ（ｂ）に示すように、バッファ層２１０上に超格子バッファ層２０１を形成する。超格子バッファ層２０１の形成では、ＡｌＮ層２０１ｂの形成及びＡｌＧａＮ層２０１ａの形成を８０回程度繰り返し行う。ＡｌＮ層２０１ｂ及びＡｌＧａＮ層２０１ａも、例えばＭＯＣＶＤ法又はＭＢＥ法等の結晶成長法により形成することができ、原料ガスとしては、例えばＴＭＡガス、ＴＭＧガス、及びＮＨ₃ガスの混合ガスを用いる。ＡｌＮ層２０１ｂの形成及びＡｌＧａＮ層２０１ａの形成では、例えば、成長温度を１０２０℃程度、圧力を５０ｍｂａｒ程度とし、原料ガスの切り替えを行う。このように、例えば成長温度及び圧力を共通にする。

その後、図４Ａ（ｃ）に示すように、超格子バッファ層２０１上にＡｌＮ層２０７を形成する。ＡｌＮ層２０７も、例えばＭＯＣＶＤ法又はＭＢＥ法等の結晶成長法により形成することができ、原料ガスとしては、例えばＴＭＡガス及びＮＨ₃ガスの混合ガスを用いる。ＡｌＮ層２０７の形成では、例えば、成長温度を１０２０℃程度、圧力を５０ｍｂａｒ程度とする。つまり、ＡｌＮ層２０１ｂの形成及びＡｌＧａＮ層２０１ａの形成時と成長温度及び圧力を共通にする。

続いて、図４Ｂ（ｄ）に示すように、ＡｌＮ層２０７上にチャネル層２０２及びキャリア供給層２０３を形成する。チャネル層２０２及びキャリア供給層２０３も、例えばＭＯＣＶＤ法又はＭＢＥ法等の結晶成長法により形成することができ、原料ガスとしては、例えばＴＭＡガス、ＴＭＧガス、及びＮＨ₃ガスの混合ガスを用いる。チャネル層２０２（ｉ−ＧａＮ層）の形成では、例えば、Ｖ／ＩＩＩ比を６００程度、成長温度を１０００℃程度、圧力を２００ｍｂａｒ程度とする。キャリア供給層２０３（ｎ−ＡｌＧａＮ層）の形成では、Ｖ／ＩＩＩ比を３０００以上、成長温度を１０４０℃程度、圧力を３００ｍｂａｒ程度とする。電流コラプス現象を抑制するためにＣ濃度を低下させる条件を選択することが好ましい。ｎ型の化合物半導体層（例えばキャリア供給層２０３）を成長させる際には、例えば、Ｓｉを含むＳｉＨ₄ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。

次いで、同じく図４Ｂ（ｄ）に示すように、キャリア供給層２０３及びチャネル層２０２に、素子領域を画定する素子分離領域２１１を形成する。素子分離領域２１１の形成では、例えば、素子分離領域２１１を形成する予定の領域を露出するフォトレジストのパターンをキャリア供給層２０３上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。その後、素子領域内において、キャリア供給層２０３上にソース電極２０５及びドレイン電極２０６を形成する。ソース電極２０５及びドレイン電極２０６は、例えばリフトオフ法により形成することができる。すなわち、ソース電極２０５を形成する予定の領域及びドレイン電極２０６を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが１００ｎｍ程度のＴｉ膜を形成した後に、厚さが３００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、Ｎ₂ガス雰囲気中にて４００℃〜１０００℃（例えば６００℃）で熱処理（例えば急速加熱処理（ＲＴＡ：rapid thermal annealing））を行い、オーミック接触を得る。

ソース電極２０５及びドレイン電極２０６の形成後には、図４Ｂ（ｅ）に示すように、キャリア供給層２０３上に、ソース電極２０５及びドレイン電極２０６を覆う絶縁膜２１２を形成する。絶縁膜２１２は、例えば原子層堆積（ＡＬＤ：atomic layer deposition）法、プラズマ化学気相成長（ＣＶＤ：chemical vapor deposition）法又はスパッタ法により形成することができる。その後、絶縁膜２１２のゲート電極を形成する予定の領域に開口部２１３を形成する。開口部２１３は、例えばドライエッチング、ウェットエッチング又はイオンミリングにより形成することができる。続いて、開口部２１３内にゲート電極２０４を形成する。ゲート電極２０４は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極２０４を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが５０ｎｍ程度のＮｉ膜を形成した後に、厚さが３００ｎｍ程度のＡｕ膜を形成する。次いで、絶縁膜２１２上に、ゲート電極２０４を覆う絶縁膜２１４を形成する。絶縁膜２１４は、絶縁膜２１２と同様に、例えばＡＬＤ法、プラズマＣＶＤ法又はスパッタ法により形成することができる。

そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。

ＡｌＮ層２０７が厚いほど、チャネル層２０２の下部のポテンシャルがより高く持ち上げられるが、ＡｌＮ層２０７の厚さがある閾値より大きい場合、超格子バッファ層２０１の表面近傍に２次元電子ガスが発生し得る。このため、ＡｌＮ層２０７はこのような２次元電子ガスが発生しない範囲内にあることが好ましい。また、このような２次元電子ガスの発生を抑制するために、複数のＡｌＧａＮ層２０１ａのうちで最もＡｌＮ層２０７に近く位置するものに、アクセプタ不純物が含有されていることも好ましい。アクセプタ不純物は、例えばＦｅ、Ｍｇ、又はＣである。このような構成では、超格子バッファ層２０１の表面に平行な方向の耐圧がより向上し、リーク電流をより一層抑制することが可能となる。アクセプタ不純物の濃度は、例えば１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であることが好ましく、１×１０¹⁷ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下であることがより好ましい。

ＡｌＮ層２０７は一層のみ含まれていることが好ましいが、ＡｌＮ層２０７及びＡｌＧａＮ層２０１ａの積層体が複数含まれていてもよい。この積層体に含まれる各ＡｌＧａＮ層２０１ａの表面近傍に発生し得る２次元電子ガスがリーク電流の増大に寄与し得るため、この積層体の数は超格子バッファ層２０１の総厚等に応じて決定することが好ましい。この積層体に含まれるＡｌＧａＮ層２０１ａは超格子バッファ層２０１外に位置する。

（第１の実施形態）
次に、第１の実施形態について説明する。第１の実施形態はＧａＮ系ＨＥＭＴの一例である。図５は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。

第１の実施形態では、図５に示すように、第１のＡｌ組成の第１のＡｌＧａＮ層３０１ａ及び第２のＡｌ組成の第２のＡｌＧａＮ層３０１ｂの超格子バッファ層３０１の上方にチャネル層３０２が形成され、チャネル層３０２の上方にキャリア供給層３０３が形成されている。ゲート電極３０４、ソース電極３０５、及びドレイン電極３０６がキャリア供給層３０３の上方に形成されている。第２のＡｌＧａＮ層３０１ｂは第１のＡｌＧａＮ層３０１ａよりも薄く、第２のＡｌ組成は第１のＡｌ組成より高い。また、第４のＡｌ組成の第４のＡｌＧａＮ層３０７が超格子バッファ層３０１とチャネル層３０２との間に形成されている。第４のＡｌＧａＮ層３０７は第２のＡｌＧａＮ層３０１ｂよりも厚い。第５のＡｌ組成の第５のＡｌＧａＮ層３０８が超格子バッファ層３０１と第４のＡｌＧａＮ層３０７との間に形成されている。第５のＡｌＧａＮ層３０８は第４のＡｌＧａＮ層よりも薄い。第１のＡｌ組成は０以上１未満であり、第２のＡｌ組成及び第５のＡｌ組成は、０超１以下であり、第４のＡｌ組成は第１のＡｌ組成より高く、第２のＡｌ組成及び第５のＡｌ組成より低い。つまり、第１のＡｌＧａＮ層３０１ａはＧａＮ層であってもよく、第２のＡｌＧａＮ層３０１ｂ及び第５のＡｌＧａＮ層３０８はＡｌＮ層であってもよい。例えば、第１のＡｌ組成及び第２のＡｌ組成は、第１のＡｌＧａＮ層３０１ａの第２のＡｌＧａＮ層３０１ｂとの界面近傍に２次元電子ガスが発生しない範囲内にある。例えば、第４のＡｌ組成及び第５のＡｌ組成は、第４のＡｌＧａＮ層３０７の第５のＡｌＧａＮ層３０８との界面近傍に２次元電子ガスが発生しない範囲内にある。

この第１の実施形態のチャネル層３０２、第５のＡｌＧａＮ層３０８、第４のＡｌＧａＮ層３０７、第２のＡｌＧａＮ層３０１ｂ、及び第１のＡｌＧａＮ層３０１ａのバンド構造の概略を図６に示す。図６に示すように、第４のＡｌ組成が第１のＡｌ組成よりも高いため、第４のＡｌ組成が第１のＡｌ組成と等しい場合と比較して、第５のＡｌＧａＮ層３０８のポテンシャル及びチャネル層３０２の下部のポテンシャルがより高く持ち上げられる。従って、チャネル層３０２の下部を電流が流れにくい。従って、第１の参考例と同様に、リーク電流を大幅に低減することができる。更に、第４のＡｌＧａＮ層３０７の第５のＡｌＧａＮ層３０８との界面近傍にも２次元電子ガスが発生しにくいため、第１の参考例と比較してより一層リーク電流を抑制することができる。

（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＧａＮ系ＨＥＭＴの一例である。図７は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。

第２の実施形態では、図７に示すように、バッファ層２１０とチャネル層２０２との間の構造が第２の参考例のそれと相違している。すなわち、第２の実施形態では、ＡｌＧａＮ層４０１ａ及びＡｌＮ層４０１ｂの超格子バッファ層４０１がバッファ層２１０上に形成されている。超格子バッファ層４０１上にＡｌＧａＮ層４０７が形成され、ＡｌＧａＮ層４０７上にＡｌＮ層４０８が形成され、ＡｌＮ層４０８上にチャネル層２０２が形成されている。ＡｌＧａＮ層４０１ａのＡｌ組成は０以上１未満、好ましくは０以上０．５以下であり、ＡｌＧａＮ層４０１ａは、例えば厚さが２０ｎｍのＡｌ_0.2Ｇａ_0.8Ｎ層である。ＡｌＮ層４０１ｂの厚さは、例えば１．５ｎｍである。ＡｌＧａＮ層４０７のＡｌ組成はＡｌＧａＮ層４０１ａのＡｌ組成より高く、ＡｌＮ層４０１ｂのＡｌ組成及びＡｌＮ層４０８のＡｌ組成より低い。ＡｌＧａＮ層４０７は、例えば厚さが２０ｎｍのＡｌ_0.3Ｇａ_0.7Ｎ層である。ＡｌＮ層４０８の厚さは、例えば１．５ｎｍである。超格子バッファ層４０１に８０組程度のＡｌＧａＮ層４０１ａ及びＡｌＮ層４０１ｂが含まれており、ＡｌＮ層４０１ｂがバッファ層２１０と直接接し、他のＡｌＮ層４０１ｂがＡｌＧａＮ層４０７と直接接している。他の構成は第２の参考例と同様である。ＡｌＧａＮ層４０１ａは第１のＡｌＧａＮ層の一例であり、ＡｌＮ層４０１ｂは第２のＡｌＧａＮ層の一例であり、ＡｌＧａＮ層４０７は第４のＡｌＧａＮ層の一例であり、ＡｌＮ層４０８は第５のＡｌＧａＮ層の一例である。ＡｌＮ層４０１ｂの厚さは、超格子バッファ層４０１中に残留電子が発生することによる耐圧の低下を避けるため、２．０ｎｍ以下であることが好ましい。また、格子歪を十分に緩和するためにＡｌＮ層２０１ｂの厚さは０．８ｎｍ以上であることが好ましい。

超格子バッファ層４０１内において、各ＡｌＧａＮ層４０１ａの組成及び厚さは互いに実質的に等しく、各ＡｌＮ層４０１ｂの組成及び厚さは互いに実質的に等しい。また、ＡｌＮ層４０８の組成及び厚さはＡｌＮ層４０１ｂの組成及び厚さと実質的に等しく、ＡｌＧａＮ層４０７の厚さはＡｌＧａＮ層４０１ａの厚さと実質的に等しい。

この第２の実施形態では、ＡｌＧａＮ層４０７のＡｌ組成がＡｌＧａＮ層４０１ａのＡｌ組成よりも高いため、ＡｌＧａＮ層４０７のＡｌ組成がＡｌＧａＮ層４０１ａのＡｌ組成と等しい場合と比較して、ＡｌＮ層４０８のポテンシャル及びチャネル層２０２の下部のポテンシャルがより高く持ち上げられる。従って、チャネル層２０２の下部を電流が流れにくい。従って、第２の参考例と同様に、リーク電流を大幅に低減することができる。更に、ＡｌＧａＮ層４０７のＡｌＮ層４０８との界面近傍にも２次元電子ガスが発生しにくいため、第２の参考例と比較してより一層リーク電流を抑制することができる。

第２の実施形態に係る化合物半導体装置を製造する場合、例えば、第２の参考例における超格子バッファ層２０１及びＡｌＮ層２０７の形成に代えて、超格子バッファ層４０１、ＡｌＧａＮ層４０７、及びＡｌＮ層４０８を形成すればよい。

ＡｌＧａＮ層４０７及びＡｌＮ層４０８は一組のみ含まれていることが好ましいが、複数組含まれていてもよい。ＡｌＧａＮ層４０７及びＡｌＮ層４０８の総厚は超格子バッファ層４０１の総厚の１０％以下であることが好ましい。ＡｌＧａＮ層４０７及びＡｌＮ層４０８の総厚が超格子バッファ層４０１の総厚の１０％超であると、反りが生じやすい。

第１の参考例と第１の実施形態とを組み合わせてもよい。すなわち、第１の実施形態における第５のＡｌＧａＮ層３０８が第２のＡｌＧａＮ層３０１ｂより厚くてもよい。第４のＡｌＧａＮ層３０７にアクセプタ不純物が含有されていてもよい。同様に、第２の参考例と第２の実施形態とを組み合わせてもよい。すなわち、第２の実施形態におけるＡｌＮ層４０８がＡｌＮ層４０１ｂより厚くてもよい。ＡｌＧａＮ層４０７にアクセプタ不純物が含有されていてもよい。

（第３の実施形態）
第３の実施形態は、ＧａＮ系ＨＥＭＴのディスクリートパッケージに関する。図８は、第３の実施形態に係るディスクリートパッケージを示す図である。

第３の実施形態では、図８に示すように、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１０６、２０６、又は３０６が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１０５、２０５、又は３０５に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１０４、２０４、又は３０４に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。

このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。

（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＧａＮ系ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図９は、第４の実施形態に係るＰＦＣ回路を示す結線図である。

ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。

ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。

（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＧａＮ系ＨＥＭＴを備えた電源装置に関する。図１０は、第５の実施形態に係る電源装置を示す結線図である。

電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。

一次側回路１２６１には、第４の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。

二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。

本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。

（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＧａＮ系ＨＥＭＴを備えた増幅器に関する。図１１は、第６の実施形態に係る増幅器を示す結線図である。

増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。

ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。

なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等を用いることができる。また、これらの混晶を用いることもできる。

また、いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。

また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。ゲート電極に、Ｎｉ及びＡｕの他にＰｄ及び／又はＰｔが含まれていてもよい。また、ゲート電極とキャリア供給層との間に絶縁膜が介在していてもよい。

基板の材料等にもよるが、超格子バッファ層の厚さは２０００ｎｍ以上であることが好ましい。十分に格子歪を緩和するためである。また、一組の第１のＡｌＧａＮ層及び第２のＡｌＧａＮ層の総厚は１０ｎｍ以上１００ｎｍ以下であることが好ましい。格子定数が相違する層を厚く積層しすぎると、格子定数の差から結晶の歪み緩和が起こり、クラックが発生しやすい。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層と、
前記超格子バッファ層上方に形成されたチャネル層と、
前記チャネル層上方に形成されたキャリア供給層と、
前記キャリア供給層上方に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚く前記第１のＡｌ組成より高い第３のＡｌ組成の第３のＡｌＧａＮ層を有し、
前記第１のＡｌ組成は０以上１未満であり、
前記第２のＡｌ組成及び前記第３のＡｌ組成は、０超１以下であることを特徴とする化合物半導体装置。

（付記２）
前記第１のＡｌＧａＮ層のうちで前記第３のＡｌＧａＮ層に最も近く位置するものに、アクセプタ不純物が含有されていることを特徴とする付記１に記載の化合物半導体装置。

（付記３）
前記第３のＡｌ組成が前記第２のＡｌ組成と等しいことを特徴とする付記１又は２に記載の化合物半導体装置。

（付記４）
第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層と、
前記超格子バッファ層上方に形成されたチャネル層と、
前記チャネル層上方に形成されたキャリア供給層と、
前記キャリア供給層上方に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚い第４のＡｌ組成の第４のＡｌＧａＮ層を有し、
前記超格子バッファ層と前記第４のＡｌＧａＮ層との間に、前記第４のＡｌＧａＮ層よりも薄い第５のＡｌ組成の第５のＡｌＧａＮ層を有し、
前記第１のＡｌ組成は０以上１未満であり、
前記第２のＡｌ組成及び前記第５のＡｌ組成は、０超１以下であり、
前記第４のＡｌ組成は前記第１のＡｌ組成より高く、第２のＡｌ組成及び第５のＡｌ組成より低いことを特徴とする化合物半導体装置。

（付記５）
前記第５のＡｌＧａＮ層が前記第２のＡｌＧａＮ層より厚いことを特徴とする付記４に記載の化合物半導体装置。

（付記６）
前記第４のＡｌＧａＮ層にアクセプタ不純物が含有されていることを特徴とする付記４又は５に記載の化合物半導体装置。

（付記７）
前記第５のＡｌ組成が前記第２のＡｌ組成と等しいことを特徴とする付記４乃至６のいずれか１項に記載の化合物半導体装置。

（付記８）
前記アクセプタ不純物は、Ｆｅ、Ｍｇ、又はＣであることを特徴とする付記２又は６に記載の化合物半導体装置。

（付記９）
前記アクセプタ不純物の濃度は、１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であることを特徴とする付記８に記載の化合物半導体装置。

（付記１０）
前記アクセプタ不純物の濃度は、１×１０¹⁷ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下であることを特徴とする付記８に記載の化合物半導体装置。

（付記１１）
前記第１のＡｌ組成が０以上０．５以下であることを特徴とする付記１乃至１０のいずれか１項に記載の化合物半導体装置。

（付記１２）
前記第２のＡｌＧａＮ層の厚さが０．８ｎｍ以上２．０ｎｍ以下であることを特徴とする付記１乃至１１のいずれか１項に記載の化合物半導体装置。

（付記１３）
付記１乃至１２のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。

（付記１４）
付記１乃至１２のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。

（付記１５）
第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層の上方にチャネル層を形成する工程と、
前記チャネル層上方にキャリア供給層を形成する工程と、
前記キャリア供給層上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚く前記第１のＡｌ組成より高い第３のＡｌ組成の第３のＡｌＧａＮ層を形成する工程と、
を有し、
前記第１のＡｌ組成は０以上１未満であり、
前記第２のＡｌ組成及び前記第３のＡｌ組成は、０超１以下であることを特徴とする化合物半導体装置の製造方法。

（付記１６）
第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層の上方にチャネル層を形成する工程と、
前記チャネル層上方にキャリア供給層を形成する工程と、
前記キャリア供給層上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚い第４のＡｌ組成の第４のＡｌＧａＮ層を形成する工程と、
前記超格子バッファ層と前記第４のＡｌＧａＮ層との間に、前記第４のＡｌＧａＮ層よりも薄い第５のＡｌ組成の第５のＡｌＧａＮ層を形成する工程と、
を有し、
前記第１のＡｌ組成は０以上１未満であり、
前記第２のＡｌ組成及び前記第５のＡｌ組成は、０超１以下であり、
前記第４のＡｌ組成は前記第１のＡｌ組成より高く、第２のＡｌ組成及び第５のＡｌ組成より低いことを特徴とする化合物半導体装置の製造方法。

１０１、２０１、３０１、４０１：超格子バッファ層
１０１ａ、３０１ａ：第１のＡｌＧａＮ層
１０１ｂ、３０１ｂ：第２のＡｌＧａＮ層
１０２、２０２、３０２：チャネル層
１０３、２０３、３０３：キャリア供給層
１０７：第３のＡｌＧａＮ層
２０１ａ：ＡｌＧａＮ層
２０１ｂ：ＡｌＮ層
２０７：ＡｌＮ層
３０７：第４のＡｌＧａＮ層
３０８：第５のＡｌＧａＮ層
４０７：ＡｌＧａＮ層
４０８：ＡｌＮ層

Claims

第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層と、
前記超格子バッファ層上方に形成されたチャネル層と、
前記チャネル層上方に形成されたキャリア供給層と、
前記キャリア供給層上方に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚い第４のＡｌ組成の第４のＡｌＧａＮ層を有し、
前記第４のＡｌＧａＮ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層より厚く、前記第４のＡｌＧａＮ層よりも薄い第５のＡｌ組成の第５のＡｌＧａＮ層を有し、
前記第１のＡｌ組成は０以上１未満であり、
前記第２のＡｌ組成及び前記第５のＡｌ組成は、０超１以下であり、
前記第４のＡｌ組成は前記第１のＡｌ組成より高く、第２のＡｌ組成及び第５のＡｌ組成より低いことを特徴とする化合物半導体装置。
前記第４のＡｌＧａＮ層にアクセプタ不純物が含有されていることを特徴とする請求項１に記載の化合物半導体装置。
請求項１又は２に記載の化合物半導体装置を有することを特徴とする電源装置。
請求項１又は２に記載の化合物半導体装置を有することを特徴とする増幅器。
第１のＡｌ組成の第１のＡｌＧａＮ層及び前記第１のＡｌＧａＮ層よりも薄く前記第１のＡｌ組成より高い第２のＡｌ組成の第２のＡｌＧａＮ層の超格子バッファ層の上方にチャネル層を形成する工程と、
前記チャネル層上方にキャリア供給層を形成する工程と、
前記キャリア供給層上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記超格子バッファ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層よりも厚い第４のＡｌ組成の第４のＡｌＧａＮ層を形成する工程と、
前記第４のＡｌＧａＮ層と前記チャネル層との間に、前記第２のＡｌＧａＮ層より厚く、前記第４のＡｌＧａＮ層よりも薄い第５のＡｌ組成の第５のＡｌＧａＮ層を形成する工程と、
を有し、
前記第１のＡｌ組成は０以上１未満であり、
前記第２のＡｌ組成及び前記第５のＡｌ組成は、０超１以下であり、
前記第４のＡｌ組成は前記第１のＡｌ組成より高く、第２のＡｌ組成及び第５のＡｌ組成より低いことを特徴とする化合物半導体装置の製造方法。