[go: up one dir, main page]

JP6649586B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6649586B2
JP6649586B2 JP2016137828A JP2016137828A JP6649586B2 JP 6649586 B2 JP6649586 B2 JP 6649586B2 JP 2016137828 A JP2016137828 A JP 2016137828A JP 2016137828 A JP2016137828 A JP 2016137828A JP 6649586 B2 JP6649586 B2 JP 6649586B2
Authority
JP
Japan
Prior art keywords
insulating film
compound semiconductor
semiconductor device
concentration
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016137828A
Other languages
English (en)
Other versions
JP2018010937A (ja
Inventor
陽一 鎌田
陽一 鎌田
史朗 尾崎
史朗 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016137828A priority Critical patent/JP6649586B2/ja
Priority to US15/617,133 priority patent/US10192964B2/en
Publication of JP2018010937A publication Critical patent/JP2018010937A/ja
Application granted granted Critical
Publication of JP6649586B2 publication Critical patent/JP6649586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC
    • H02M5/42—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters
    • H02M5/44—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC
    • H02M5/453—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。近年では、例えば、ＧａＮ系高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）がパワーデバイスとして使用されている。
ＧａＮ系ＨＥＭＴでは、いわゆるＴ字型構造を有するゲート電極が用いられることがある。このＧａＮ系ＨＥＭＴによれば、ゲート長を短縮しながら、ゲート抵抗を低減することができる。
しかしながら、Ｔ字型構造のゲート電極を備えた従来のＧａＮ系ＨＥＭＴでは、特許文献２にも記載されているように、庇状の部分のドレイン電極側の端部近傍に電界が集中しやすい。特許文献２にこのような電界集中を緩和する技術が記載されているが、所期の目的を達成できるものの、優れた高周波特性を得にくいという問題がある。
特開２０１４−２２９８７９号公報 特開２０１５−１２０３７号公報
本発明の目的は、電界集中を抑制しながら優れた高周波特性を得ることができる化合物半導体装置及びその製造方法を提供することにある。
化合物半導体装置の一態様には、キャリア走行層と、前記キャリア走行層上方のキャリア供給層と、前記キャリア供給層上方のソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方のゲート電極と、前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方の第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜と、が含まれる。前記ゲート電極には、前記第３の絶縁膜上の部分が含まれ、前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高い。
化合物半導体装置の製造方法の一態様では、キャリア走行層上方にキャリア供給層を形成し、前記キャリア供給層上方にソース電極及びドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方にゲート電極を形成し、前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を形成する。前記ゲート電極には、前記第３の絶縁膜上の部分が含まれる。前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高い。
上記の化合物半導体装置等によれば、適切な第１〜第３の絶縁膜が含まれるため、電界集中を抑制しながら優れた高周波特性を得ることができる。
第１の実施形態に係る化合物半導体装置の構造を示す断面図である。 第１の実施形態に係る化合物半導体装置の作用を示す断面図である。 第２の実施形態に係る化合物半導体装置の構造を示す断面図である。 酸化アルミニウム膜におけるＡｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウム（Ａｌ（ＯＨ）ｘ）に含まれる酸素原子の数の比率Ｒと閾値電圧の変動及びゲートリーク電流との関係を示すグラフである。 第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第３の実施形態に係る化合物半導体装置の構造を示す断面図である。 第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図７Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第４の実施形態に係るディスクリートパッケージを示す図である。 第５の実施形態に係るＰＦＣ回路を示す結線図である。 第６の実施形態に係る電源装置を示す結線図である。 第７の実施形態に係る増幅器を示す結線図である。
本願発明者らは、上記課題を解決すべく鋭意検討を行った。この結果、特許文献２に記載された技術では、ゲート電極の庇状の部分とチャネルとの間に酸化アルミニウム膜が形成されているために大きな寄生容量が存在し、この寄生容量が高周波特性の向上を妨げていることが明らかになった。寄生容量を低減するためには、ゲート電極の庇状の部分とチャネルとの間の距離を大きくすればよいが、酸化アルミニウム膜を厚く形成すると酸化アルミニウム膜に含まれるＯＨ基の量がその分だけ多くなるため、閾値の変動が大きくなり、信頼性が低下しまう。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
第１の実施形態に係る化合物半導体装置１００には、図１に示すように、キャリア走行層１０１、キャリア走行層１０１上方のキャリア供給層１０２、並びにキャリア供給層１０２上方のソース電極１０３及びドレイン電極１０４が含まれる。化合物半導体装置１００には、ソース電極１０３とドレイン電極１０４との間でキャリア供給層１０２上方のゲート電極１０５、並びにゲート電極１０５とドレイン電極１０４との間でキャリア供給層１０２上方の第１の絶縁膜１０７、第２の絶縁膜１０８及び第３の絶縁膜１０９も含まれる。第１の絶縁膜１０７中の電子トラップの濃度は、第２の絶縁膜１０８中の電子トラップの濃度よりも高く、第３の絶縁膜１０９中の電子トラップの濃度は、第２の絶縁膜１０８中の電子トラップの濃度よりも高い。ゲート電極１０５には、第３の絶縁膜１０９上の部分１０６が含まれる。
第１の実施形態に係る化合物半導体装置１００では、第１の絶縁膜１０７中の電子トラップ及び第３の絶縁膜１０９中の電子トラップにより、図２に示すように、ドレイン電極１０４からの電気力線１５０が終端される。このため、ゲート電極１０５のドレイン電極１０４側の端部近傍における電界集中を緩和することができ、ゲートリーク電流を低減することができる。また、第２の絶縁膜１０８が第１の絶縁膜１０７と第３の絶縁膜１０９との間にあるため、第１の絶縁膜１０７及び第３の絶縁膜１０９が厚くなくても、キャリア走行層１０１のキャリア供給層１０２近傍に生じた二次元電子ガス（２ＤＥＧ）と庇状の部分１０６との間の寄生容量を低減することができる。このため、優れた高周波特性を得ることができる。更に、第２の絶縁膜１０８中の電子トラップの濃度が第１の絶縁膜１０７中の電子トラップの濃度及び第３の絶縁膜１０９中の電子トラップの濃度よりも低いため、電子トラップが引き起こす閾値の変動を抑制することができる。
絶縁膜に含まれる電子トラップの濃度の高低は、例えば、絶縁膜の電気抵抗に応じて判断することができる。絶縁膜の電気抵抗は、例えば、電子顕微鏡に設けられた探触子を用いて測定することができる。絶縁膜に含まれる電子トラップの濃度が高ければ、絶縁膜の電気抵抗は低く、絶縁膜に含まれる電子トラップの濃度が低ければ、絶縁膜の電気抵抗は高い。第１の実施形態に係る化合物半導体装置１００では、第２の絶縁膜１０８中の電子トラップの濃度が第１の絶縁膜１０７又は第３の絶縁膜１０９中の電子トラップよりも低いので、第２の絶縁膜１０８の電気抵抗は第１の絶縁膜１０７又は第３の絶縁膜１０９の電気抵抗よりも高い。絶縁膜に含まれる電子トラップの濃度の高低は、例えば、絶縁膜のウェットエッチング後の状態を観察することで判断することもできる。電子トラップの濃度が高い絶縁膜ほどウェットエッチングの速度が遅くなる。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＧａＮ系ＨＥＭＴを備えた化合物半導体装置の一例である。図３は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
第２の実施形態に係る化合物半導体装置２００には、図３に示すように、基板２１１、基板２１１上のバッファ層２１２、及びバッファ層２１２上のキャリア走行層２０１が含まれる。化合物半導体装置２００には、キャリア走行層２０１上のスペーサ層２１３、スペーサ層２１３上のキャリア供給層２０２、及びキャリア供給層２０２上のキャップ層２１４も含まれる。
基板２１１は、例えばＳｉＣ基板である。バッファ層２１２は、例えばＡｌＧａＮ層である。バッファ層２１２が超格子構造を備えていてもよい。キャリア走行層２０１は、例えば厚さが３μｍ程度で不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。スペーサ層２１３は、例えば厚さが５ｎｍ程度で不純物の意図的なドーピングが行われていないＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）である。キャリア供給層２０２は、例えば厚さが３０ｎｍ程度のｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）である。キャップ層２１４は、例えば厚さが１０ｎｍ程度のｎ型のＧａＮ層（ｎ−ＧａＮ層）である。キャリア供給層２０２及びキャップ層２１４には、例えばＳｉが５×１０18ｃｍ-3程度の濃度でドーピングされている。
キャリア走行層２０１、スペーサ層２１３、キャリア供給層２０２及びキャップ層２１４の積層体に、素子領域を画定する素子分離領域２１５が形成されている。素子領域内において、キャップ層２１４に開口部２１６及び開口部２１７が形成されており、開口部２１６内にソース電極２０３が形成され、開口部２１７内にドレイン電極２０４が形成されている。
ソース電極２０３とドレイン電極２０４との間でキャップ層２１４の上方に第２の絶縁膜２０８が形成されている。第２の絶縁膜２０８には、例えば、窒化シリコン膜２０８ａ及びその上の酸窒化シリコン膜２０８ｂが含まれる。絶縁膜２０８には、ソース電極２０３とドレイン電極２０４との間の開口部２２１が形成されており、開口部２２１よりもドレイン電極２０４側では、絶縁膜２０８上に第３の絶縁膜２０９が形成されている。絶縁膜２０９は、例えば酸化アルミニウム膜である。そして、開口部２２１を介してキャップ層２１４とショットキー接触するゲート電極２０５が形成されている。ゲート電極２０５は、いわゆるＴ字型構造を有しており、絶縁膜２０９上の庇状の部分２０６を含む。キャップ層２１４と絶縁膜２０８との間で、部分２０６の下方に第１の絶縁膜２０７が形成されている。絶縁膜２０７は、例えば酸化アルミニウム膜である。絶縁膜２０７及び絶縁膜２０９は水酸化アルミニウムを含有しており、絶縁膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数ＮAl-O-Alに対する水酸化アルミニウム（Ａｌ（ＯＨ）ｘ）に含まれる酸素原子の数ＮAl(OH)xの比率をＲとすると、絶縁膜２０９における比率Ｒは、絶縁膜２０７における比率Ｒよりも高い。例えば、絶縁膜２０７における比率Ｒは０．０４〜０．０８程度であり、絶縁膜２０９における比率Ｒは０．１０〜０．１４程度である。絶縁膜２０７中の電子トラップの濃度は、絶縁膜２０８中の電子トラップの濃度よりも高く、絶縁膜２０９中の電子トラップの濃度は、絶縁膜２０８中の電子トラップの濃度よりも高い。ゲート電極２０５を覆う保護膜２２２が絶縁膜２０９上に形成されている。例えば、絶縁膜２０７の厚さは１ｎｍ〜１００ｎｍ程度、絶縁膜２０９の厚さは１ｎｍ〜１００ｎｍ程度、窒化シリコン膜２０８ａの厚さは１ｎｍ〜１００ｎｍ程度、酸窒化シリコン膜２０８ｂの厚さは１ｎｍ〜１００ｎｍ程度である。
第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。第２の実施形態では、絶縁膜２０９がより広い範囲に形成されているため、電界集中をより緩和することができる。第２の実施形態によれば、ゲートリーク電流の低減効果と閾値電圧の変動の抑制効果とのバランスをより良好なものとすることができる。図４は、酸化アルミニウム膜における酸素原子の数ＮAl-O-Alに対する酸素原子の数ＮAl(OH)xの比率Ｒと閾値電圧の変動（Δｔｈ）及びゲート電圧が−５０Ｖのときのゲートリーク電流（Ｉｇ）との関係を示すグラフである。図４に示すように、比率Ｒが高いほどゲートリーク電流が低くなり、比率Ｒが低いほど閾値電圧の変動が抑制される。また、閾値電圧の変動は２ＤＥＧに近い部分の電子トラップの影響を受けやすい。従って、第２の実施形態では、絶縁膜２０７が閾値電圧の変動の抑制に効果的であり、絶縁膜２０９がゲートリーク電流の低減に効果的であり、これら効果のバランスが良好である。
次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図５Ａ乃至図５Ｄは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、図５Ａ（ａ）に示すように、基板２１１上に、バッファ層２１２、キャリア走行層２０１、スペーサ層２１３、キャリア供給層２０２及びキャップ層２１４を形成する。バッファ層２１２、キャリア走行層２０１、スペーサ層２１３、キャリア供給層２０２及びキャップ層２１４は、例えば有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法により形成することができる。
これら化合物半導体層の形成に際しては、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ3）ガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｃｃｍ〜１０ＬＭ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。また、ｎ型の化合物半導体層（例えばキャリア供給層２０２及びキャップ層２１４）を成長させる際には、例えば、Ｓｉを含むＳｉＨ4ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18ｃｍ-3程度〜１×１０20ｃｍ-3程度、例えば５×１０18ｃｍ-3程度とする。
次いで、図５Ａ（ｂ）に示すように、キャップ層２１４、キャリア供給層２０２、スペーサ層２１３及びキャリア走行層２０１に素子領域を画定する素子分離領域２１５を形成する。素子分離領域２１５の形成では、例えば、素子分離領域２１５を形成する予定の領域を露出するフォトレジストのパターンをキャップ層２１４上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
その後、図５Ａ（ｃ）に示すように、キャップ層２１４上に第１の絶縁膜２０７を形成する。絶縁膜２０７としては、例えば、比率Ｒが０．０４〜０．０８程度の酸化アルミニウム膜を原子層堆積法（atomic layer deposition：ＡＬＤ）により形成する。比率Ｒは、成膜時のトリメチルアルミニウム（ＴＭＨ）又はＨ2Ｏの流量比を制御することで、調整することができる。
続いて、図５Ｂ（ｄ）に示すように、絶縁膜２０７をウェットエッチングによりパターニングする。
次いで、図５Ｂ（ｅ）に示すように、キャップ層２１４に開口部２１６及び開口部２１７を形成し、開口部２１６内にソース電極２０３を形成し、開口部２１７内にドレイン電極２０４を形成する。ソース電極２０３及びドレイン電極２０４は、例えばリフトオフ法により形成することができる。すなわち、ソース電極２０３を形成する予定の領域及びドレイン電極２０４を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｔｉ膜を形成した後にＡｌ膜を形成する。次いで、例えば、窒素雰囲気中にて４００℃〜９００℃（例えば５８０℃）で熱処理を行い、オーミック特性を確立する。
その後、図５Ｂ（ｆ）に示すように、窒化シリコン膜２０８ａ及びその上の酸窒化シリコン膜２０８ｂを含む第２の絶縁膜２０８を形成する。絶縁膜２０８は、例えば化学気相成長（chemical vapor deposition：ＣＶＤ）法、原子層堆積（atomic layer deposition：ＡＬＤ）法、又はスパッタ法により形成することができる。
続いて、図５Ｃ（ｇ）に示すように、絶縁膜２０８のゲート電極２０５を形成する予定の領域に開口部２２１を形成する。開口部２２１は、例えばドライエッチングにより形成することができる。開口部２２１をウェットエッチング又はイオンミリングにより形成してもよい。
次いで、図５Ｃ（ｈ）に示すように、開口部２２１よりドレイン電極２０４側で絶縁膜２０８上に第３の絶縁膜２０９を形成する。絶縁膜２０９としては、例えば、比率Ｒが０．１０〜０．１４程度の酸化アルミニウム膜を原子層堆積法（ＡＬＤ）により形成する。
その後、図５Ｄ（ｉ）に示すように、絶縁膜２０９上の庇状の部分２０６を含むゲート電極２０５を形成する。ゲート電極２０５は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極２０５を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｎｉ膜を形成した後にＡｕ膜を形成する。
その後、図５Ｄ（ｊ）に示すように、ゲート電極２０５を覆う保護膜２２２を、ゲート電極２０５よりソース電極２０３側では絶縁膜２０８上に、ドレイン電極２０４側では絶縁膜２０９上に形成する。保護膜２２２は、例えばＣＶＤ法、ＡＬＤ法又はスパッタ法により形成することができる。
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＧａＮ系ＨＥＭＴを備えた化合物半導体装置の一例である。図６は、第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
第３の実施形態に係る化合物半導体装置３００では、図６に示すように、第２の絶縁膜２０８に、平面視で庇状の部分２０６とドレイン電極２０４との間の開口部３２１が形成されている。そして、第３の絶縁膜３０９が庇状の部分２０６と絶縁膜２０８との間、及び開口部３２１内に形成され、開口部３２１内で絶縁膜３０９がキャップ層２１４と接している。他の構成は第２の実施形態と同様である。
第３の実施形態によっても第２の実施形態と同様の効果を得ることができる。第３の実施形態では、絶縁膜２０９が２ＤＥＧにより近く形成されているため、電界集中をより緩和することができる。
次に、第３の実施形態に係る化合物半導体装置の製造方法について説明する。図７Ａ乃至図７Ｂは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、図７Ａ（ａ）に示すように、第２の実施形態と同様にして、第２の絶縁膜２０８の形成までの処理を行う。次いで、図７Ａ（ｂ）に示すように、開口部２２１及び開口部３２１を形成する。その後、図７Ａ（ｃ）に示すように、開口部３２１内及び開口部２２１よりドレイン電極２０４側で絶縁膜２０８上に第３の絶縁膜２０９を形成する。
続いて、図７Ｂ（ｄ）に示すように、絶縁膜２０９上の庇状の部分２０６を含むゲート電極２０５を形成する。次いで、図７Ｂ（ｅ）に示すように、ゲート電極２０５を覆う保護膜２２２を、ゲート電極２０５よりソース電極２０３側では絶縁膜２０８上に、ドレイン電極２０４側では絶縁膜２０９上に形成する。
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図８は、第４の実施形態に係るディスクリートパッケージを示す図である。
第４の実施形態では、図８に示すように、第１〜第３の実施形態のいずれかのＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１０４又は２０４が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１０３又は２０３に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１０５又は２０５に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図９は、第５の実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第３の実施形態のいずれかのＨＥＭＴが用いられている。
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１０は、第６の実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
一次側回路１２６１には、第５の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第３の実施形態のいずれかのＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１１は、第７の実施形態に係る増幅器を示す結線図である。
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第３の実施形態のいずれかのＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等の窒化物半導体を用いることができる。また、これらの混晶を用いることもできる。第２の絶縁膜は、窒化シリコン膜又は酸窒化シリコン膜を含んでいなくてもよい。
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。ゲート電極に、Ｎｉ及びＡｕの他にＰｄ及び／又はＰｔが含まれていてもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
キャリア走行層と、
前記キャリア走行層上方のキャリア供給層と、
前記キャリア供給層上方のソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方のゲート電極と、
前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方の第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜と、
を有し、
前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置。
（付記２）
前記第１の絶縁膜は第１の酸化アルミニウム膜であり、
前記第３の絶縁膜は第２の酸化アルミニウム膜であり、
前記第２の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率は、前記第１の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率よりも高いことを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第３の絶縁膜は、平面視で前記第１の絶縁膜よりも前記ドレイン電極側に延在していることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）
前記第３の絶縁膜は前記第１の絶縁膜の側方の部分を有することを特徴とする付記３に記載の化合物半導体装置。
（付記５）
前記第２の絶縁膜は、窒化シリコン膜若しくは酸窒化シリコン膜又はこれらの両方を有することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
（付記６）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
（付記７）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
（付記８）
キャリア走行層上方にキャリア供給層を形成する工程と、
前記キャリア供給層上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方にゲート電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を形成する工程と、
を有し、
前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置の製造方法。
（付記９）
前記第１の絶縁膜は第１の酸化アルミニウム膜であり、
前記第３の絶縁膜は第２の酸化アルミニウム膜であり、
前記第２の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率は、前記第１の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率よりも高いことを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）
前記第３の絶縁膜は、平面視で前記第１の絶縁膜よりも前記ドレイン電極側に延在していることを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
（付記１１）
前記第３の絶縁膜は前記第１の絶縁膜の側方の部分を有することを特徴とする付記１０に記載の化合物半導体装置の製造方法。
（付記１２）
前記第２の絶縁膜は、窒化シリコン膜若しくは酸窒化シリコン膜又はこれらの両方を有することを特徴とする付記８乃至１１のいずれか１項に記載の化合物半導体装置の製造方法。
１００、２００、３００：化合物半導体装置
１０１、２０１：キャリア走行層
１０２、２０２：キャリア供給層
１０３、２０３：ソース電極
１０４、２０４：ドレイン電極
１０５、２０５：ゲート電極
１０６、２０６：庇状の部分
１０７、２０７：第１の絶縁膜
１０８、２０８：第２の絶縁膜
１０９、２０９、３０９：第３の絶縁膜

Claims (8)

  1. キャリア走行層と、
    前記キャリア走行層上方のキャリア供給層と、
    前記キャリア供給層上方のソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方のゲート電極と、
    前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方の第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜と、
    を有し、
    前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
    前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
    前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置。
  2. 前記第１の絶縁膜は第１の酸化アルミニウム膜であり、
    前記第３の絶縁膜は第２の酸化アルミニウム膜であり、
    前記第２の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率は、前記第１の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率よりも高いことを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第３の絶縁膜は、平面視で前記第１の絶縁膜よりも前記ドレイン電極側に延在していることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記第３の絶縁膜は前記第１の絶縁膜の側方の部分を有することを特徴とする請求項３に記載の化合物半導体装置。
  5. 前記第２の絶縁膜は、窒化シリコン膜若しくは酸窒化シリコン膜又はこれらの両方を有することを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
  7. 請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
  8. キャリア走行層上方にキャリア供給層を形成する工程と、
    前記キャリア供給層上方にソース電極及びドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方にゲート電極を形成する工程と、
    前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を形成する工程と、
    を有し、
    前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
    前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
    前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置の製造方法。
JP2016137828A 2016-07-12 2016-07-12 化合物半導体装置及びその製造方法 Active JP6649586B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016137828A JP6649586B2 (ja) 2016-07-12 2016-07-12 化合物半導体装置及びその製造方法
US15/617,133 US10192964B2 (en) 2016-07-12 2017-06-08 Compound semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016137828A JP6649586B2 (ja) 2016-07-12 2016-07-12 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018010937A JP2018010937A (ja) 2018-01-18
JP6649586B2 true JP6649586B2 (ja) 2020-02-19

Family

ID=60941311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016137828A Active JP6649586B2 (ja) 2016-07-12 2016-07-12 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10192964B2 (ja)
JP (1) JP6649586B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6703269B2 (ja) 2016-07-12 2020-06-03 富士通株式会社 化合物半導体装置及びその製造方法
CN112289859B (zh) * 2019-07-23 2022-02-11 珠海格力电器股份有限公司 GaN功率半导体器件及其制造方法
JP7443788B2 (ja) * 2020-01-24 2024-03-06 富士通株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566917B2 (en) 2004-09-28 2009-07-28 Sharp Kabushiki Kaisha Electronic device and heterojunction FET
JP4473201B2 (ja) 2004-09-28 2010-06-02 シャープ株式会社 電子デバイス
JP5224741B2 (ja) 2007-07-18 2013-07-03 三菱電機株式会社 半導体装置及びその製造方法
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
WO2010151721A1 (en) 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP2011198837A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP2012234984A (ja) * 2011-05-02 2012-11-29 Panasonic Corp 半導体装置
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
JP2014078568A (ja) * 2012-10-09 2014-05-01 Sumitomo Electric Ind Ltd 半導体装置
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6136573B2 (ja) 2013-05-27 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6236919B2 (ja) 2013-06-26 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6356009B2 (ja) 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6703269B2 (ja) * 2016-07-12 2020-06-03 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10192964B2 (en) 2019-01-29
JP2018010937A (ja) 2018-01-18
US20180019311A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
TWI523221B (zh) 化合物半導體裝置及其製造方法
KR101418205B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8581300B2 (en) Compound semiconductor device and method of manufacturing the same
US10276703B2 (en) Compound semiconductor device and method of manufacturing the same
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
US10964805B2 (en) Compound semiconductor device
US20150179759A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
KR101437274B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP2019165172A (ja) 半導体装置及びその製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
US8587030B2 (en) Compound semiconductor device and method of manufacturing the same
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6649586B2 (ja) 化合物半導体装置及びその製造方法
US9954091B2 (en) Compound semiconductor device and method of manufacturing the same
JP2023080485A (ja) 半導体装置
CN103325781B (zh) 半导体器件、pfc电路、电源装置和放大器
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP7543773B2 (ja) 半導体装置及びその製造方法
JP7484785B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
US11387357B2 (en) Compound semiconductor device, method for manufacturing the same and amplifier
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2024129896A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2025002282A (ja) 窒化物半導体装置、窒化物半導体装置の製造方法及びエピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191230

R150 Certificate of patent or registration of utility model

Ref document number: 6649586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150