JP6299058B2 - 固体撮像装置、固体撮像装置の製造方法及び電子機器 - Google Patents

Description

本開示は、裏面照射型の固体撮像装置とその製造方法及び電子機器に関する。

近年、基板上の配線層が形成される側とは反対側から光を照射する、裏面照射型の固体撮像装置が提案されている（下記特許文献１参照）。裏面照射型の固体撮像装置では、光照射側に配線層や回路素子等が形成されないため、基板に形成された受光部の開口率を高くできる他、入射光が配線層等に反射されることなく受光部に入射されるので、感度の向上が図られる。
特許文献１の固体撮像装置は、光学混色を低減するために、画素境界に遮光膜を設けている。

特開２０１０−１８６８１８号公報

このような固体撮像装置において、光学混色の低減等のさらなる特性向上が求められている。

本開示は、光学混色の低減等の特性をさらに向上させた固体撮像装置を提供する。また、その固体撮像装置を用いた電子機器を提供する。

本開示の固体撮像装置は、基板と、基板に形成された複数の光電変換部と、基板の光入射側から基板の表面側の画素トランジスタが形成されたウェル層に達する位置まで、深さ方向に設けられた溝部であって、基板の画素トランジスタと重なる領域において画素トランジスタに達しない深さに設けられた第１の溝部、及び、基板の画素トランジスタと重ならない領域において第１の溝部よりも深く形成された第２の溝部を含む溝部と、溝部の内壁面を被覆するように形成された固定電荷を有する第１の絶縁膜、及び、中空部からなる素子分離部と、を含み、基板のある切断面において、光電変換部は、深さの異なる第１の溝部及び第２の溝部に挟まれている。

本開示の固体撮像装置の製造方法は、基板に、光電変換部を有する複数の画素を形成する工程と、基板の裏面側から基板の表面側の画素トランジスタが形成されたウェル層に達する位置まで、深さ方向に溝部を形成する工程と、溝部の内部に中空部が形成されるように、溝部の内壁面に固定電荷を有する第１の絶縁膜を形成し、素子分離部を形成する工程と、を含み、溝部の形成工程では、基板の表面側に設けられた画素トランジスタに重なる領域では、基板の光入射側から画素トランジスタに達しない位置まで、深さ方向に第１の溝部を形成し、基板の画素トランジスタと重ならない領域では、基板の光入射側から第１の溝部よりも深い第２の溝部を形成し、素子分離部の光入射側の端部は、基板の表面側の画素トランジスタが形成されたウェル層に接するように形成し、第１の溝部及び第２の溝部を、基板の深さ方向のある切断面において、光電変換部を挟むように形成する。

本開示の電子機器は、光学レンズと、基板と、基板に形成された複数の光電変換部と、基板の光入射側から基板の表面側の画素トランジスタが形成されたウェル層に達する位置まで、深さ方向に形成された溝部であって、基板の画素トランジスタと重なる領域において画素トランジスタに達しない深さに設けられた第１の溝部、及び、基板の画素トランジスタと重ならない領域において第１の溝部よりも深く形成された第２の溝部を含む溝部と、溝部の内壁面を被覆するように形成された固定電荷を有する第１の絶縁膜、及び、中空部からなる素子分離部と、を含み、基板のある切断面において、光電変換部は、深さの異なる第１の溝部及び第２の溝部に挟まれている固体撮像装置であって、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを備える。

本開示によれば、固体撮像装置において、混色低減等の特性のさらなる向上が図られる。また、その固体撮像装置を用いることにより、画質の向上が図られた電子機器が得られる。

本開示の第１の実施形態に係る固体撮像装置の全体構成を示す図である。 本開示の第１の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第１の実施形態に係る固体撮像装置の平面レイアウトである。 図４Ａ及び図４Ｂは、本開示の第１の実施形態に係る固体撮像装置の製造方法を示す図である。 図４Ｃ及び図４Ｄは、本開示の第１の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第１の実施形態に係る固体撮像装置と従来の固体撮像装置の要部のポテンシャル分布図である。 第１の実施形態の変形例１に係る固体撮像装置の平面レイアウトである。 第１の実施形態の変形例２に係る固体撮像装置の平面レイアウトである。 本開示の第２の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図１０Ａ〜図１０Ｃは、本開示の第２の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第３の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第４の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図１３Ａ及び図１３Ｂは、本開示の第４の実施形態に係る固体撮像装置の製造方法を示す図である。 図１４Ｃは、本開示の第４の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第５の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第６の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第７の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図１８Ａ及び図１８Ｂは、本開示の第７の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第８の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図２０Ａ及び図２０Ｂは、本開示の第８の実施形態に係る固体撮像装置の製造方法を示す図である。 変形例に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第９の実施形態に係る電子機器の概略構成図である。

本発明者らは、特許文献１の固体撮像装置において、以下の課題を発見した。

裏面型の固体撮像装置では、フォトダイオードが形成される半導体層が表面照射型の固体撮像装置と比較して薄く形成される。このため、従来の表面照射型の固体撮像装置では、フォトダイオードで溢れた信号電荷は半導体層の深さ方向（縦方向）にオーバーフローさせる構成が採られていたが、裏面照射型の固体撮像装置では、半導体層の深さ方向にオーバーフローさせることができない。このため、裏面照射型の固体撮像装置では、フォトダイオードで溢れた電子は、フローティングディフュージョンへ流れるように構成されている（いわゆる、ラテラルオーバーフロー）。

ラテラルオーバーフロー構造を採用する場合、フォトダイオードから溢れた電子が、フローティングディフュージョン側に流れるか、隣接するフォトダイオード側に流れるかは、基板内のポテンシャルによって決まる。したがって、電荷蓄積時に、フォトダイオードとフローティングディフュージョンとの間のポテンシャルを、隣接するフォトダイオード間のポテンシャルよりも高く設定することで、溢れた電子を随時フローティングディフュージョンに転送することができる。このため、溢れた電子をフローティングディフュージョンに転送可能な構成とする場合、飽和電荷量（Ｑｓ）の低下が大きな課題となる。一方、飽和電荷量を大きくした場合には、長時間蓄積時に白点画素から溢れた信号電荷が隣接する画素に漏れ込んでいくことでブルーミングが発生し、解像度劣化、画質劣化の一因となる。
また、画素境界に遮光膜を設ける構造では、斜めの光が入った場合に遮光膜の下で発生する混色を完全に抑制することができない。
本開示の実施形態では、混色低減、ブルーミングの抑制や飽和特性の向上が可能な固体撮像装置について説明する。

以下に、本開示の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図２２を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置（４画素で一つのフローティングディフュージョン部を共有する例）
１−１ 固体撮像装置全体の構成
１−２ 要部の構成
１−３ 固体撮像装置の製造方法
１−４ 変形例１
１−５ 変形例２
２．第２の実施形態：固体撮像装置（素子分離部内に遮光膜が形成される例）
３．第３の実施形態：固体撮像装置（素子分離部の基板裏面側の端部のみがｐ型半導体領域に接する例）
４．第４の実施形態：固体撮像装置（素子分離部が基板を貫通する例）
５．第５の実施形態：固体撮像装置（素子分離部内に形成された遮光層が配線層に接続される例）
６．第６の実施形態：固体撮像装置（素子分離部に２層の固定電荷膜を形成する例）
７．第７の実施形態：固体撮像装置（素子分離部が中空構造である例）
８．第８の実施形態：固体撮像装置（素子分離部が中空構造である例）
８−１ 変形例
９．第９の実施形態：電子機器

〈１．第１の実施形態：固体撮像装置〉
［１−１ 固体撮像装置全体の構成］
図１は、本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
本実施形態の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２を有する画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。

画素２は、フォトダイオードからなる光電変換部と、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。

画素領域３は、２次元アレイ状に規則的に配列された複数の画素２を有する。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。

制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。

カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。

出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。

［１−２ 要部の構成］
図２に、本実施形態の固体撮像装置１の画素領域３における断面構成を示し、図３に、本実施形態の固体撮像装置１の画素領域３の平面レイアウトを示す。本実施形態の固体撮像装置１は、裏面照射型のＣＭＯＳ型固体撮像装置を例としたものであり、４つの光電変換部に対して所要の画素トランジスタを共有させた、いわゆる４画素共有を１単位とした例である。また、以下の説明では、第１導電型をｐ型とし、第２導電型をｎ型として説明する。

図２に示すように、本実施形態の固体撮像装置１は、複数の画素を有する基板１２と、基板１２の表面側に形成された配線層１３と、支持基板３１とを備える。また、基板１２の裏面側に順に形成された固定電荷を有する絶縁膜（以下、固定電荷膜）２０と、絶縁膜２１と、遮光膜２５と、平坦化膜２６と、カラーフィルタ層２７と、オンチップレンズ２８とをさらに備える。

基板１２は、シリコンからなる半導体基板で構成され、例えば１μｍ〜６μｍの厚みを有して形成されている。基板１２の画素領域３にはフォトダイオードからなる光電変換部４０と、画素回路部を構成する複数の画素トランジスタ（Ｔｒ１〜Ｔｒ４）とから構成される画素が複数個、二次元マトリクス状に形成されている。そして、隣接する光電変換部４０間は素子分離部１９により電気的に分離されている。また、図２では図示を省略するが、基板１２に形成された画素領域の周辺領域には、周辺回路部が構成されている。

光電変換部４０は、基板１２の表面側及び裏面側に形成される第１導電型（以下ｐ型）半導体領域２３，２４と、その間に形成される第２導電型（以下ｎ型）半導体領域２２とで構成されている。光電変換部４０では、そのｐ型半導体領域２３，２４とｎ型半導体領域２２との間のｐｎ接合で主なフォトダイオードが構成されている。光電変換部４０では、入射した光の光量に応じた信号電荷が生成され、ｎ型半導体領域２２に蓄積される。また、基板１２の界面で発生する暗電流の原因となる電子は基板１２の表面及び裏面に形成されたｐ型半導体領域２３，２４の多数キャリアである正孔に吸収されることにより、暗電流が抑制される。
また、各光電変換部４０はｐ型半導体領域で構成された画素分離層１８と、その画素分離層１８内に形成された素子分離部１９によって電気的に分離されている。

画素トランジスタは、本実施形態においては、図３に示すように、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４の４つのトランジスタで構成されている。

転送トランジスタＴｒ１は、図３に示すように、２行２列に形成された４つの光電変換部４０の中心部に形成されたフローティングディフュージョン部３０と、転送ゲート電極１６とで構成されている。フローティングディフュージョン部３０は、図２に示すように、基板１２の表面側に形成されたｐ−ウェル層２９に、ｎ型の不純物が高濃度にイオン注入されることで形成されたｎ型半導体領域で構成される。また、転送ゲート電極１６は、光電変換部４０とフローティングディフュージョン部３０との間の基板１２表面側に、ゲート絶縁膜１７を介して形成されている。

画素トランジスタのうち、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４はフローティングディフュージョン部３０を共有する４つの光電変換部４０毎に形成されている。これらの画素トランジスタは、図３に示すように４つの光電変換部４０で構成される群の一方の側に配置されている。

リセットトランジスタＴｒ２は、対のソース・ドレイン領域３５及び３６と、そのソース・ドレイン領域３５，３６の間に形成されたリセットゲート電極３２により構成される。増幅トランジスタＴｒ３は、対のソース・ドレイン領域３６及び３７と、そのソース・ドレイン領域３６，３７の間に形成された増幅ゲート電極３３とにより構成される。選択トランジスタＴｒ４は、対のソース・ドレイン領域３７及び３８と、そのソース・ドレイン領域３７，３８の間に形成された選択ゲート電極３４とにより構成される。

リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４については断面構成の図示を省略するが、これらの画素トランジスタについても転送トランジスタＴｒ１と同様の構成とされている。すなわち、ソース・ドレイン領域３５〜３８は、フローティングディフュージョン部３０と同様、基板１２の表面のｐ−ウェル層２９内に形成されたにｎ型の高濃度不純物領域で構成される。また、リセットゲート電極３２、増幅ゲート電極３３、選択ゲート電極３４は、基板１２の表面側にゲート絶縁膜１７を介して形成されている。

素子分離部１９は、基板１２の裏面側から深さ方向に形成された溝部３９内に順に埋め込んで形成された固定電荷膜２０、及び絶縁膜２１とで構成され、基板１２に形成された画素分離層１８内に彫り込まれて形成されている。すなわち、素子分離部１９は、図に示すように画素を取り囲むように格子状に形成されている。また、隣接する光電変換部４０と光電変換部４０との間に画素トランジスタが形成されている場合には、フローティングディフュージョン部３０やソース・ドレイン領域に重なるように配置されている。

また、素子分離部１９は、画素トランジスタが形成されるｐ−ウェル層２９に達する深さに形成され、フローティングディフュージョン部３０やソース・ドレイン領域には達しない深さに形成されている。フローティングディフュージョン部３０やソース・ドレイン領域の深さが１μｍ未満とすると、素子分離部１９は、基板１２表面から０．２５〜５．０μｍ程度の深さまで形成することができる。本実施形態では、画素トランジスタのｐ−ウェル層２９に達する深さに形成されているが、素子分離部１９の基板１２裏面側の端部がｐ型の半導体層に接するように形成されればよく、必ずしもｐ−ウェル層２９に達する深さでなくともよい。本実施形態のように、ｐ型半導体層からなる画素分離層１８内に形成される場合には、ｐ−ウェル層２９に達しない構成でも絶縁分離の効果を得ることができる。

また、溝部３９に形成される固定電荷膜２０は溝部３９の内周面及び底面に成膜されると共に、基板１２の裏面全面に形成されている。なお、以下の説明では、溝部３９の内周面及び底面を合わせて、「内壁面」として説明する。固定電荷膜２０としては、シリコン等の基板上に堆積することにより固定電荷を発生させてピニングを強化させることが可能な材料を用いることが好ましく、負の電荷を有する高屈折率材料膜または高誘電体膜を用いることができる。具体的な材料としては、例えば、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）のうち少なくとも１つの元素を含む酸化物または窒化物を適用することができる。成膜方法としては、例えば、化学気相成長法（以下、ＣＶＤ（Chemical Vapor Deposition）法）、スパッタリング法、原子層蒸着法（以下、ＡＬＤ(Atomic Layer Deposition)法）等が挙げられる。ＡＬＤ法を用いれば、成膜中に界面準位を低減するＳｉＯ２膜を同時に１ｎｍ程度の膜厚に形成することができる。また、上記以外の材料としては、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）及びイットリウム（Ｙ）のうち少なくとも１つの元素を含む酸化物または窒化物等が挙げられる。さらに、上記固定電荷膜は、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。

上述の固定電荷膜２０の材料には、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でイオン注入の阻止能力を上げることが可能になる。

本実施形態では、溝部３９の内壁面及び基板１２の裏面に負の電荷を有する固定電荷膜２０が形成されているため、固定電荷膜２０に接する面に反転層が形成される。これにより、シリコン界面が反転層によりピンニングされるため、暗電流の発生が抑制される。また、基板１２に溝部３９を形成する場合、溝部３９の側壁及び底面に物理的ダメージが発生し、溝部３９の周辺部でピニング外れが発生する可能性がある。この問題点に対し、本実施形態では、溝部３９の側壁及び底面に固定電荷を多く持つ固定電荷膜２０を形成することによりピニング外れが防止される。

絶縁膜２１は、固定電荷膜２０が形成された溝部３９内に埋め込まれると共に、基板１２の裏面側全面に形成されている。絶縁膜２１の材料としては、固定電荷膜２０とは異なる屈折率を有する材料で形成することが好ましく、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、樹脂などを用いることができる。また、正の固定電荷を持たない、又は正の固定電荷が少ないという特徴を持つ材料を絶縁膜２１に用いることができる。

そして、溝部３９が絶縁膜２１に埋め込まれることにより、各画素を構成する光電変換部４０が絶縁膜２１を介して分離される。これにより、隣接画素に信号電荷が漏れ込みにくくなるため、飽和電荷量（Ｑｓ）を超えた信号電荷が発生した場合において、溢れた信号電荷が隣接する光電変換部４０へ漏れ込むことを低減することができる。このため、電子混色を抑制することができる。

また、基板１２の入射面側となる裏面側に形成された固定電荷膜２０と絶縁膜２１の２層構造はその屈折率の違いにより、反射防止膜の役割を有する。これにより、基板１２の裏面側から入射した光の基板１２の裏面側における反射が防止される。

遮光膜２５は、基板１２の裏面に形成された絶縁膜２１上の所望の領域に形成されており、画素領域では、光電変換部４０を開口するように格子状に形成されている。すなわち、遮光膜２５は、素子分離部１９に対応する位置に形成されている。遮光膜２５を構成する材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）を用いることができる。
平坦化膜２６は、遮光膜２５を含む絶縁膜２１上全面に形成され、これにより基板１２の裏面側の面が平坦とされる。平坦化膜２６の材料としては、例えば、樹脂などの有機材料を用いることができる。

カラーフィルタ層２７は、平坦化膜２６上面に形成されており、画素毎に例えば、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）に対応して形成されている。カラーフィルタ層２７では、所望の波長の光が透過され、透過した光が基板１２内の光電変換部４０に入射する。

オンチップレンズ２８は、カラーフィルタ層２７上面に形成されている。オンチップレンズ２８では照射された光が集光され、集光された光はカラーフィルタ層２７を介して各光電変換部４０に効率良く入射する。

配線層１３は、基板１２の表面側に形成されており、層間絶縁膜１４を介して複数層（本実施形態では３層）に積層された配線１５を有して構成されている。配線層１３に形成される配線１５を介して、画素２を構成する画素トランジスタＴｒが駆動される。

支持基板３１は、配線層１３の基板１２に面する側とは反対側の面に形成されている。この支持基板３１は、製造段階で基板１２の強度を確保するために構成されているものであり、例えばシリコン基板により構成されている。

以上の構成を有する固体撮像装置１では、基板１２の裏面側から光が照射され、オンチップレンズ２８及びカラーフィルタ層２７を透過した光が光電変換部４０にて光電変換することにより、信号電荷が生成される。そして光電変換部４０にて生成された信号電荷は、基板１２の表面側に形成された画素トランジスタを介して、配線層１３の所望の配線１５で形成された垂直信号線により画素信号として出力される。

［１−３ 固体撮像装置の製造方法］
次に、本実施形態の固体撮像装置の製造方法について説明する。図４及び図５は、本実施形態の固体撮像装置の製造工程を示す断面図である。

まず、図４Ａに示すように、基板１２に、光電変換部４０、画素トランジスタ、画素分離層１８を形成した後、基板１２表面に層間絶縁膜１４と配線１５とを交互に形成することで配線層１３を形成する。基板１２に形成される光電変換部４０等の不純物領域は、所望の不純物を基板１２の表面側からイオン注入することで形成する。

続いて、配線層１３の最上層にシリコン基板からなる支持基板３１（図４Ｂ参照）を接着して反転させる。ここまでの製造工程は、通常の裏面照射型の固体撮像装置と同様である。なお、図示を省略するが、一般的には、基板１２を反転させた後、基板１２を裏面側から研磨し所望の厚さまで薄肉化する。

次に、図４Ｂに示すように、基板１２の各画素の境界、すなわち、画素分離層１８が形成された部分において、基板１２の裏面側から深さ方向に選択的にエッチングすることにより、所望の深さの溝部３９を形成する。

溝部３９を形成する工程では、基板１２の裏面に、所望の開口を有するハードマスク（図示せず）を形成し、そのハードマスクを介してエッチングすることにより、溝部を形成する。分光特性を考慮し、溝部３９の深さは、基板１２の裏面から０．２μｍ以上であることが好ましく、１．０μｍ以上であることがより好ましい。また、溝部３９の幅は、分光特性により、０．０２μｍ以上であることが好ましい。溝部３９の幅を広く設定することにより溝部３９の加工が容易になるが、溝部３９の幅が広いほど分光特性や飽和電荷量が低下するため、溝部３９の幅は０．０２μｍ程度であることがより望ましい。

本実施形態は、図４Ｂに示すように、画素トランジスタのｐ−ウェル層２９に達し、かつ、フローティングディフュージョン部３０やソース・ドレイン領域に達しない深さの溝部３９を形成した。なお、溝部３９を形成する工程は、他の基板貫通工程と共通化して行うことが可能であり、共通化した場合には、工程数の削減を図ることができる。

次に、溝部３９の加工に用いたハードマスクを除去し、図５Ｃに示すようにＣＶＤ法、スパッタリング法、ＡＬＤ等を用いて、溝部３９の側壁、底面、及び基板１２の裏面を被覆するように固定電荷膜２０を成膜する。その後、ＣＶＤ法等を用いて、溝部３９内に絶縁膜２１を埋め込んで形成すると共に、基板１２裏面側の固定電荷膜２０上面にも絶縁膜２１を成膜する。

次に、絶縁膜２１の上部全面に遮光材料層を成膜した後、その遮光材料層を所望の形状にパターニングする。これにより、図５Ｄに示すように光電変換部４０を開口し、隣接する画素と画素との間を遮光する遮光膜２５を形成する。
その後、カラーフィルタ層２７及びオンチップレンズ２８を通常の方法で形成することにより、図２に示す固体撮像装置１が完成する。

以上により、基板１２に絶縁膜２１が埋め込まれて形成された素子分離部１９によって画素分離がなされた固体撮像装置１が形成される。
本実施形態の固体撮像装置１では、各画素の光電変換部４０が、溝部３９に絶縁膜２１が埋め込まれて形成された素子分離部１９によって分離されている。このため、光電変換部４０に蓄積された信号電荷の隣接する光電変換部４０側への漏れを、不純物領域のみで分離する場合より低減することができる。この結果、光電変換部４０において飽和電荷量以上の信号電荷が生成された場合に、より効率的にフローティングディフュージョン部３０側へ掃き出させることが可能となる。これにより、ブルーミングの発生が抑制される。

図６は、電荷蓄積時のポテンシャル分布を示したものであり、横型オーバーフロー構造（ラテラルオーバーフロー構造）を説明する図である。図６では、本実施形態の固体撮像装置１の隣接する２つの光電変換部４０と、転送トランジスタＴｒ１が形成された部分における基板１２のポテンシャル分布図を示している。さらに、図６では、比較例として、隣接する光電変換部をイオン注入で形成した素子分離領域１００のみで分離した従来の固体撮像装置の光電変換部及び転送トランジスタが形成された部分における基板のポテンシャル分布図も併せて示している。図６において、図２に対応する部分には同一符号を付している。

図６に示すように、従来の固体撮像装置では、電荷蓄積時において飽和電荷量を超えた信号電荷を横方向にオーバーフローさせるため、転送ゲートのポテンシャルを隣接する２つの光電変換部４０の間の素子分離領域１００のポテンシャルよりも深く設定しておく。そうすることで、光電変換部４０の飽和電荷量を超えた信号電荷は、隣接する光電変換部４０の方向へは流れず、転送ゲートを通ってフローティングディフュージョン部３０に掃き出され、これによりブルーミングが抑制される構成とされている。

このように、従来の固体撮像装置においてラテラルオーバーフローを採用する場合には、転送ゲートのポテンシャルを隣接する２つの光電変換部４０の間の素子分離領域１００のポテンシャルよりも深く設定しておく必要がある。このため、電荷蓄積時に転送ゲート電極に所定の電位を供給して転送ゲートのポテンシャルを深く設定する必要があり、その分だけ飽和電荷量（Ｑｓ）が下がっていた。

一方、本実施形態の固体撮像装置１は、隣接する光電変換部４０は素子分離部１９で分離されている。これにより、電荷蓄積時において、転送ゲートのポテンシャルが浅い状態であっても光電変換部４０の飽和電荷量を超えた信号電荷は、隣接する光電変換部４０の方向へは流れず、フローティングディフュージョン部３０に掃き出される。

本実施形態の固体撮像装置１では、光電変換部４０を絶縁膜２１で構成された素子分離部１９で分離することにより、従来に比較して、素子分離部１９のポテンシャルがΔｘ１だけ浅くなる。このため、電荷蓄積時において転送ゲートのポテンシャルを深くする必要がなくなる。図６に示すように、転送ゲートのポテンシャルを従来に比較してΔｘ２だけ浅くすることができ、その結果、本実施形態の固体撮像装置１では、従来に比較して飽和電荷量を増やすことができる。すなわち、本実施形態の固体撮像装置１では、ブルーミングを抑制しながらも、飽和電荷量を向上させることができる。また、飽和特性向上のために光電変換部４０内の電界を上げる必要がなく、光電変換部４０を構成するｎ型半導体領域の濃度を低く設定できるので、白点を低いレベルに維持することが可能である。

また、本実施形態の固体撮像装置１では、溝部３９に負の電荷を有する固定電荷膜２０を形成されている。このため、固定電荷膜２０の負バイアス効果により、界面準位の発生を抑制することができ、界面準位に起因する暗電流の発生を抑制することができる。さらに、固定電荷膜２０に接する面には反転層（ｐ型）が形成され、プラスの電荷が誘起される。このため、ｐ型半導体領域で構成されるｐ−ウェル層２９や画素分離層１８を、従来の固体撮像装置よりも１桁程度薄いｐ型不純物濃度で形成しても、画素の分離機能や、暗電流抑制の効果を十分に発揮することができる。

また、本実施形態ではｐ−ウェル層２９や画素分離層１８を従来の固体撮像装置よりも薄い不純物濃度で形成することができるので、光電変換部４０を構成するｎ型半導体領域２２がｐ型半導体領域に浸食されることがない。これにより、飽和電荷量の向上が図られる。さらに、ｐ−ウェル層２９や画素分離層１８のｐ型不純物濃度を低く設定することができるので、ｐ−ウェル層２９や画素分離層１８において強電界の発生が抑制され、ノイズの発生を抑制することができる。

また、素子分離部１９が、グランド電位とされたｐ−ウェル層２９に接するように形成されることで、素子分離部１９の周りに形成された反転層（ｐ型）がグランド電位に固定されピ二ングされ、これにより、暗電流発生が抑制される。

さらに、本実施形態の固体撮像装置１では、素子分離部１９は、画素トランジスタと光の入射方向に重なる領域に形成することができる。このため、素子分離部１９は画素トランジスタのレイアウトに何ら影響を及ぼすことなく形成することができ、素子分離部１９の為の領域を別途設ける必要もないため、画素面積が増大することがない。

以上では、４つの光電変換部４０に対して所要の画素トランジスタを共有させた４画素共有を１単位とした例を説明したが、これに限られるものではなく、２画素共有を１単位とした例や、画素トランジスタを共有しない場合等、種々の構成が可能である。

［１−４ 変形例１］
本実施形態の変形例１に係る固体撮像装置として、２つの光電変換部に対して所用の画素トランジスタを共有させた２画素共有を１単位とした例を説明する。図７は、変形例１に係る固体撮像装置の平面レイアウトである。図７において、図３に対応する部分には同一符号を付し重複説明を省略する。

変形例１では、転送トランジスタは、図７に示すように、１行２列に形成された２つの光電変換部４０の中心部に形成されたフローティングディフュージョン部３０と、転送ゲート電極１６とで構成されている。また、画素トランジスタのうち、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４はフローティングディフュージョン部３０を共有する２つの光電変換部４０毎に形成される。これらのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４は、２つの光電変換部４０で構成される群の一方の側に配置されている。
そして、２画素共有の場合においても、素子分離部１９は、各画素の光電変換部４０を囲むように格子状に形成されており、画素トランジスタが形成された領域では、画素トランジスタに重なる領域に配置されている。

また、変形例１に係る固体撮像装置の転送トランジスタＴｒ１を含む断面構成も、図２と同様の構成とされている。
このような２画素共有を１単位とした固体撮像装置においても、各画素の光電変換部４０は素子分離部１９で絶縁されているため、各光電変換部４０で生成された信号電荷が隣接する画素の光電変換部４０に漏れ込みにくい。これにより、飽和特性を維持しながらも、ブルーミングを抑制することができる等、本実施形態と同様の効果を得ることができる。

［１−５ 変形例２］
本実施形態の変形例２に係る固体撮像装置として、各画素の光電変換部４０毎に画素トランジスタが形成される例を説明する。図８は、変形例２に係る固体撮像装置の画素領域における平面レイアウトである。図８において、図３に対応する部分には同一符号を付し、重複説明を省略する。

変形例２では、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３が画素毎に形成されており選択トランジスタは構成されていない。そして、光電変換部４０毎に形成された画素トランジスタは、光電変換部４０の一方向に形成されている。また、素子分離部１９は、各画素の光電変換部４０を囲むように格子状に形成されており、一部、画素トランジスタに重なる領域に配置されている。

また、変形例２に係る固体撮像装置の断面構成については図示を省略するが、変形例２における固体撮像装置では、フローティングディフュージョン部３０が各光電変換部４０に対して１つずつ形成されている。変形例２においても、各画素の光電変換部４０は素子分離部１９で絶縁されているため、各光電変換部４０で生成された信号電荷が隣接する画素の光電変換部４０に漏れ込みにくい。これにより、飽和特性を維持しながらも、ブルーミングを抑制することができる等、本実施形態と同様の効果を得ることができる。

このように、レイアウトの異なる固体撮像装置でも、光電変換部４０に対する素子分離部１９の構成は、いずれも同様の構成とすることができる。

〈２．第２の実施形態：固体撮像装置〉
次に、本開示の第２の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図９は、本実施形態の固体撮像装置５２の要部の断面構成図である。図９において、図２に対応する部分には同一符号を付し重複説明を省略する。

本実施形態の固体撮像装置５２は、素子分離部４９の構成が、第１の実施形態と異なる例である。
本実施形態の固体撮像装置５２では、素子分離部４９は、溝部３９に順に埋め込まれた固定電荷膜２０、絶縁膜４８、遮光層５０で構成されている。遮光層５０は、固定電荷膜２０及び絶縁膜４８が形成された溝部３９内の深さ方向に形成されており、基板１２の裏面側に形成された遮光膜２５に接続された構成とされている。

図１０Ａ〜Ｃは、本実施形態の固体撮像装置５２の製造工程を示す断面図である。本実施形態において、溝部３９を形成するまでの工程は、図４Ａ及び図４Ｂで説明した工程と同様であるから、その後の工程から説明する。

光電変換部４０を囲む領域に溝部３９を形成した後、図１０Ａに示すように、溝部３９の内壁面及び基板１２の裏面側を被覆するように固定電荷膜２０を形成する。この固定電荷膜２０は、第１の実施形態と同様にして形成する。次に、固定電荷膜２０を被覆するように、溝部３９内、及び基板１２の裏面側に絶縁膜４８を形成する。このとき、溝部３９に形成する絶縁膜４８は溝部３９内を全て埋め込まない厚みに形成する。この絶縁膜４８は、例えば、スパッタ法を用いて形成することができる。

次に、図１０Ｂに示すように、溝部３９内を全て埋め込むと共に、基板１２の裏面側を被覆するように遮光材料層２４ａを形成する。遮光材料層２４ａは、第１の実施形態と同様にして形成することができるが、特に、埋め込み性のよい材料を用いることが好ましい。

次に、図１０Ｃに示すように、隣接する画素と画素との境界部分に遮光材料層が残るように遮光材料層２４ａをパターニングする。これにより、溝部３９に埋め込まれた遮光層５０と、その遮光層５０に電気的に接続された遮光膜２５とが形成される。
その後、通常の製造方法を用いて平坦化膜２６、カラーフィルタ層２７、オンチップレンズ２８を順に形成することにより、本実施形態の固体撮像装置５２が完成する。

本実施形態の固体撮像装置５２では、遮光膜２５及び遮光層５０にはグランド電位、又は負の電位が供給されている。遮光膜２５及び遮光層５０にグランド電位又は負の電位を供給することにより、素子分離部１９表面におけるホールピニングの効果を安定させることができる。また、遮光膜２５及び遮光層５０に負の電位を供給した場合には、素子分離部１９に接する基板１２面に反転層が形成されやすくなり、暗電流の抑制効果を高めることができる。

さらに、本実施形態では、遮光層５０が溝部３９内に形成されているため、斜めに入射した光が隣接する光電変換部４０に入射するのを防ぐことができ、光学混色が抑制される。その他、第１の実施形態と同様の効果を得ることができる。

〈３．第３の実施形態：固体撮像装置〉
次に、本開示の第３の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１１は、本実施形態の固体撮像装置５５の要部の断面構成図である。図１１において、図２に対応する部分には同一符号を付し重複説明を省略する。

本実施形態の固体撮像装置５５は、第１の実施形態に係る固体撮像装置１において、基板１２に形成されたｐ型半導体領域からなる画素分離層１８が形成されない例である。すなわち、本実施形態の固体撮像装置５５では、光電変換部５６が、素子分離部１９のみで画素毎に分離されている。ただし、この場合も、素子分離部１９の表面側の端部は、画素トランジスタのｐ−ウェル層２９に接するように形成する。

本実施形態の固体撮像装置５５では、光電変換部５６は、基板１２の表面側に形成されたｐ型半導体領域２３と、そのｐ型半導体領域２３の下部から基板１２の裏面側にかけて形成されたｎ型半導体領域５１によって構成されている。すなわち、本実施形態では、光電変換部５６における電荷蓄積領域となるｎ型半導体領域５１が、第１の実施形態における光電変換部４０の電荷蓄積領域となるｎ型半導体領域２２に比較して大きく形成されている。このため、飽和電荷量の向上をさらに図ることができる。

本実施形態では、各画素の光電変換部５６をｐ型の不純物領域で分離する画素分離層や、基板１２の裏面側において、暗電流抑制のためのｐ型半導体領域が形成されていない。しかしながら、素子分離部１９には、負の固定電荷を有する絶縁膜２０が形成されているため、固定電荷膜２０に接する面には反転層が形成され、暗電流の発性を抑制することができる。このように、少なくとも素子分離部１９の基板１２表面側の端部が隣接するｎ型半導体領域５１同士を電気的に分離するｐ−ウェル層２９等のｐ型半導体領域に接する構成であれば、光電変換部５６間の電荷の漏れを十分に抑制することができる。
その他、第１の実施形態と同様の効果を得ることができる。

〈４．第４の実施形態：固体撮像装置〉
次に、本開示の第４の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１２は、本実施形態の固体撮像装置５７の要部の断面構成図である。図１２において、図２に対応する部分には同一符号を付し、重複説明を省略する。

本実施形態の固体撮像装置５７は、一部の素子分離部５９が基板１２を貫通する例である。図１２に示すように、画素トランジスタ（図１２では転送トランジスタＴｒ１のフローティングディフュージョン部３０）に重ならない領域では、素子分離部５９が基板１２を貫通して形成されている。すなわち、画素トランジスタと重ならない領域の素子分離部１９は、基板１２を貫通して形成された溝部６０内に順に埋め込まれた固定電荷膜２０及び絶縁膜２１で構成されている。

一方、画素トランジスタと重なる領域では、第１の実施形態と同様、素子分離部１９の表面側の端部が、画素トランジスタのｐ−ウェル層２９に接するように形成されている。このとき、素子分離部１９の表面側の端部は、画素トランジスタを構成するフローティングディフュージョン部３０やソース・ドレイン領域に達することがないように形成されている。

図１３及び図１４は、本実施形態の固体撮像装置５７の製造工程を示す断面図である。本実施形態において、溝部３９、６０を形成する前の工程までは、図４Ａで説明した工程と同様であるから、その後の工程から説明する。

本実施形態では、配線層１３及び支持基板３１を形成した基板１２を反転して所定の厚みになるまで薄肉化した後、図１３Ａに示すように、異なる深さの溝部３９，６０を形成する。基板１２を貫通する素子分離部５９を形成する領域では、基板１２を貫通する溝部６０を形成し、貫通しない素子分離部１９を形成する領域では、画素トランジスタのｐ−ウェル層２９に達する深さに溝部３９を形成する。これらの異なる深さの溝部３９，６０は、複数段階に分けたエッチング処理を行うことで形成することができる。

次に、図１３Ｂに示すように、深さの異なる溝部３９，６０内に、図５Ｃ同様にして固定電荷膜２０、及び絶縁膜２１を形成することで、深さの異なる素子分離部１９，５９を形成することができる。

その後、絶縁膜２１の上部全面に遮光材料層を成膜した後、その遮光材料層を所望の形状にパターニングする。これにより、図１４Ｃに示すように光電変換部４０を開口し、隣接する画素と画素との間を遮光する遮光膜２５を形成する。
その後、カラーフィルタ層２７及びオンチップレンズ２８を通常の方法で形成することにより、図１２に示す固体撮像装置５７が完成する。

本実施形態の固体撮像装置５７では、画素トランジスタに重なる領域以外の領域では、素子分離部５９が基板１２を貫通して形成されるので、隣接する光電変換部４０間の信号電荷の漏れをより低減することができる。これにより、ブルーミングの抑制効果を高めることができる。その他、１の実施形態と同様の効果を得ることができる。

〈５．第５の実施形態：固体撮像装置〉
次に、本開示の第５の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１５は、本実施形態の固体撮像装置６４の要部の断面構成図である。図１５において、図２に対応する部分には同一符号を付し重複説明を省略する。

本実施形態の固体撮像装置６４は、第２の実施形態に係る固体撮像装置５２において、画素領域の一部（例えば端辺）において、基板１２を貫通する素子分離部６２を有し、その素子分離部６２内に基板１２の表面側に露出する遮光層６３を形成する例である。

基板１２を貫通する素子分離部６２は、基板１２を貫通して形成された溝部６０と、その溝部６０内に順に形成された固定電荷膜２０、絶縁膜４８、遮光層６３とによって構成されており、遮光層６３が基板１２の表面側に露出するように形成されている。基板１２の表面側に露出するように形成された遮光層６３は、配線層１３を構成する層間絶縁膜１４に形成されたコンタクト部６１を介して所望の配線１５に接続されている。この遮光層６３には、配線１５からグランド電位又は負の電位が供給されることにより、画素領域に形成された遮光層５０及び遮光膜２５にグランド電位又は負の電位が供給されることとなる。

本実施形態の固体撮像装置６４を製造する場合は、まず、図１３Ａと同様にして、深さの異なる溝部３９，６０を形成し、次に、図１０Ａと同様にして固定電荷膜２０と絶縁膜４８を形成する。その後、基板１２を貫通する溝部６０の底面に形成された固定電荷膜２０と絶縁膜４８のみをエッチバックにより除去する。そして、基板１２を貫通する溝部６０の底面に配線層１３が露出した状態で、溝部３９，６０内に遮光材料を埋め込むと共に基板１２の裏面側に遮光材料を形成し、所望の形状にパターニングすることで、遮光層５０，６３及び遮光膜２５を形成する。これにより、基板１２を貫通する遮光層５０を配線層１３側に引き出すことができ、遮光層５０に配線層１３の配線１５から所望の電位を供給することができる。なお、本実施形態では、配線層１３を形成する工程において、遮光層６３に接続されるコンタクト部６１を予め形成しておく。

本実施形態の固体撮像装置６４では、一部の素子分離部６２を、基板１２を貫通するように形成することで遮光層６３を基板１２の配線層１３側に引き出すことができる。また、遮光膜２５及び遮光層５０，６３と配線１５との電気的な接続と、素子分離部１９，６２との製造を同一工程で行うことができるので、工程数の削減が可能となる。
その他、第１及び第２の実施形態に係る固体撮像装置と同様の効果を得ることができる。

〈６．第６の実施形態：固体撮像装置〉
次に、本開示の第６の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１６は、本実施形態の固体撮像装置４１の要部の断面構成図である。図１６において、図２に対応する部分には同一符号を付し重複説明を省略する。

本実施形態の固体撮像装置４１は、素子分離部４２の構成が第１の実施形態と異なる。本実施形態では、素子分離部４２は、溝部３９内に順に埋め込んで形成された第１固定電荷膜４３、第２固定電荷膜４４、第１絶縁膜４５及び第２絶縁膜４６を備える。なお、本実施形態では、溝部３９の側面をテーパ形状とし、基板１２の深さ方向に開口径が小さくなるように形成した。以下に、溝部３９内及び基板１２の裏面に形成される各膜を、その製造方法と共に説明する。

第１固定電荷膜４３は、溝部３９の内壁面及び基板１２の裏面を被覆するように形成されており、ＣＶＤ法又はＡＬＤ法を用いて形成されている。第１固定電荷膜４３を形成する材料としては、第１の実施形態における固定電荷膜２０の材料と同様の材料を用いることができる。

ＣＶＤ法又はＡＬＤ法を用いて第１固定電荷膜４３を形成する場合、成膜中に界面準位を低減するＳｉＯ２膜が同時に形成される。このＳｉＯ２膜は、１ｎｍ程度の厚さで形成することが好ましい。この基板界面に形成されるＳｉＯ２膜の厚みを除いた場合、第１固定電荷膜４３は、３ｎｍ以上の厚さで形成されることが好ましく、例えば、３ｎｍ以上２０ｎｍ以下に形成されるのが好ましい。

第２固定電荷膜４４は、第１固定電荷膜４３を被覆するように溝部３９内及び基板１２の裏面に形成されており、例えば、ＰＶＤ（Physical Vapor Deposition）法を用いて形成されている。第２固定電荷膜４４を形成する材料についても、第１固定電荷膜４３と同様、第１の実施形態における固定電荷膜２０の材料と同様の材料を用いることができる。また、第２固定電荷膜４４は、第１固定電荷膜４３と同じ材料で形成されてもよく、また、異なる材料で形成されてもよい。

第２固定電荷膜４４は、基板１２の裏面において、例えば４０ｎｍ以上６０ｎｍ以下の膜厚で形成されるのが好ましい。第２固定電荷膜４４を４０ｎｍ以上６０ｎｍ以下の膜厚に形成することにより、基板１２の裏面側におけるピニングの効果や、後述する反射防止膜の効果をより確実に得ることができる。

第１絶縁膜４５は、第２固定電荷膜４４を被覆するように溝部３９内及び基板１２の裏面に形成されており、ＰＶＤ法やＣＶＤ法で形成される異方性酸化膜、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）材料やシラン材料を含む酸化膜で形成される。第１絶縁膜４５は、基板１２の裏面において、例えば、０ｎｍ以上６００ｎｍ以下の膜厚で形成されるのが好ましい。

第２絶縁膜４６は、第１絶縁膜４５を被覆するように溝部３９内及び基板１２の裏面に形成されており、本実施形態では、ＡＬＤ法やＣＶＤ法を用いて形成された等方性酸化膜、例えば、シリコン酸化膜等で形成されている。本実施形態では、第２絶縁膜４６により溝部３９内を全て埋め込む。また、第２絶縁膜４６は、基板１２の裏面において、例えば０ｎｍ以上３００ｎｍ以下の膜厚で形成されるのが好ましく、第１絶縁膜４５と第２絶縁膜４６とを合わせた膜厚が１０ｎｍ以上９００ｎｍ以下、好ましくは５０ｎｍ以上７００ｎｍ以下、より好ましくは、１００ｎｍ以上５００ｎｍ以下となるように形成される。

また、基板１２の裏面側及び溝部３９内部に形成された第１固定電荷膜４３、第２固定電荷膜４４、第１絶縁膜４５及び第２絶縁膜４６からなる積層膜は、反射防止膜の役割も果たす。
なお、本実施形態では、第１絶縁膜４５、第２絶縁膜４６の２層の絶縁膜を形成する場合について説明しているが、本開示はこれに限らず、第１、第２絶縁膜４５、４６のいずれかが形成されればよい。また、第１絶縁膜４５として異方性酸化膜、第２絶縁膜４６として等方性酸化膜を形成する場合について説明しているが、逆の場合であってもよい。
さらに、溝部３９の内周面は、第１固定電荷膜４３、第２固定電荷膜４４、第１絶縁膜４５及び第２絶縁膜４６の全てまたは一部が積層されている構造であっても、上記いずれの膜も積層されていない構造であってもよい。

〈７．第７の実施形態：固体撮像装置〉
次に、本開示の第７の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１７は、本実施形態の固体撮像装置４７の要部の断面構成図である。図１７において、図２に対応する部分には同一符号を付し重複説明を省略する。

本実施形態の固体撮像装置４７は、素子分離部５３が中空構造とされる点で、第１の実施形態と異なる。本実施形態では、図１７に示すように、素子分離部５３は、基板１２の裏面側から深さ方向に形成された溝部３９内に順に埋め込んで形成された固定電荷膜２０及び絶縁膜５４を有し、溝部３９内部には中空部（いわゆるボイド）５８が形成されている。

絶縁膜５４は、溝部３９の内壁面及び基板１２の裏面に形成された固定電荷膜２０を被覆するように形成されている。また、溝部３９において中空部５８を形成するため、絶縁膜５４は、溝部３９の内部では溝部３９を全て埋め込まない膜厚で形成され、溝部３９の開口端では溝部３９を閉塞するように形成されている。絶縁膜５４は、第１の実施形態で用いた絶縁膜２１の材料と同様の材料で形成することができる。

図１８Ａ及び図１８Ｂに、本実施形態の固体撮像装置４７の製造工程を示す。溝部３９を形成する工程までは、第１の実施形態と同様であるから、重複説明を省略する。溝部３９を形成した後、図１８Ａに示すように、ＣＶＤ法、スパッタリング法、又はＡＬＤ法等を用いて、溝部３９の内周面、底面、及び基板１２の裏面を被覆するように固定電荷膜２０を成膜する。

次に、図１８Ｂに示すように、ＣＶＤ法、スパッタリング法、塗布法などを用いて、溝部３９の内壁面及び基板１２の裏面に形成された固定電荷膜２０を被覆するように絶縁膜５４を成膜する。この絶縁膜５４の成膜工程では、溝部３９の内部が絶縁膜５４で全て埋め込まれる前に、溝部３９の開口端側が閉塞されるような成膜条件とする。このように、成膜条件を最適化することで、図１８Ｂに示すような中空部５８を有する素子分離部５３を形成することができる。

素子分離部５３に形成された中空部５８の内部は空気が充填された状態であっても、真空の状態であってもよい。また、入射側に近い部分での光の混入を防ぐため、裏面のシリコン面（基板１２と固定電荷膜２０の界面）より上部（光入射側）まで中空部が存在することがより好ましい。

その後、第１の実施形態と同様の工程により、図１７に示す本実施形態の固体撮像装置４７が完成する。本実施形態では、中空部５８の屈折率が１であり、固定電荷膜２０及び絶縁膜５４の屈折率がいずれも１以上であるため、素子分離部５３において光の反射が起こりやすく、光学混色の抑制を図ることができる。これにより、本実施形態では、素子分離部５３において光学的な遮光性を向上させることができる。また、本実施形態でも、第１の実施形態と同様の効果を得ることができる。

本実施形態では、素子分離部５３において固定電荷膜２０を形成したが、固定電荷膜２０を形成しなくてもよい。この場合も、絶縁膜を形成する材料として、屈折率が１よりも大きい絶縁材料を用い、絶縁膜を、溝部３９の内部に中空部を形成するように成膜することにより、光学的な遮光性の向上と、光学混色の抑制とを図ることができる。

〈８．第８の実施形態：固体撮像装置〉
次に、本開示の第８の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１９は、本実施形態の固体撮像装置６５の要部の断面構成図である。図１９において、図２に対応する部分には同一符号を付し重複説明を省略する。

本実施形態の固体撮像装置６５は、素子分離部６６が中空構造とされる点で、第７の実施形態と同じであるが、素子分離部６６における膜構造及びその成膜方法が異なる。本実施形態では、図１９に示すように、素子分離部６６が、基板１２の裏面側から深さ方向に形成された溝部３９内に順に埋め込んで形成された第１の膜６７及び第２の膜６８を有し、溝部３９内部には中空部５８が形成されている。

第１の膜６７は、溝部３９の内壁面及び基板１２の裏面を被覆するように形成されており、第２の膜６８は、第１の膜６７に積層して溝部３９の内壁面及び基板１２の裏面に形成されている。そして、溝部３９では、内部に中空部５８が形成された状態で、溝部３９の開口端側が第１の膜６７及び第２の膜６８によって閉塞されている。

後述するが、第１の膜６７は、異方的な成膜方法で形成されており、溝部３９の開口端側における開口径を狭めるように設けられている。一方、第２の膜６８は、等方的な成膜方法で形成されており、第１の膜６７によって狭められた溝部３９の開口端を閉塞するように設けられている。

第１の膜６７及び第２の膜６８は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、樹脂等の絶縁材料を用いて形成することができる。また、第１の膜６７及び第２の膜６８は、同じ材料で形成されてもよく、異なる材料で形成されてもよい。第１の膜６７と第２の膜６８とを異なる材料で形成する場合には、第１の膜６７の膜応力が第２の膜６８の膜応力よりも小さく、かつ、第１の膜６７の屈折率が第２の膜６８の屈折率よりも大きくなる条件の材料をそれぞれ選択することが好ましい。本実施形態では、一例として、第１の膜６７及び第２の膜６８をどちらも酸化シリコンで形成した場合について説明する。

図２０Ａ及び図２０Ｂに、本実施形態の固体撮像装置６５の製造工程を示す。溝部３９を形成する工程までは、第１の実施形態と同様であるから重複説明を省略する。溝部３９を形成した後、図２０Ａに示すように、酸化シリコンからなる第１の膜６７を形成する。第１の膜６７は、異方的な成膜方法、例えばプラズマＣＶＤ法やＰＶＤ法を用いて形成する。

第１の膜６７の成膜が異方的になされるため、溝部３９の底面及び基板１２の裏面における第１の膜６７の膜厚が、溝部３９の内周面における第１の膜６７の膜厚よりも厚くなる。このため、基板１２の裏面と溝部３９の内周面における成膜レートの違いにより、図２０Ａに示すように、第１の膜６７は溝部３９の開口端側でオーバーハング形状となり、溝部３９の開口端側の開口径が、溝部３９の底面側の開口径よりも小さくなる。ここでは、溝部３９を完全に閉塞しない程度の膜厚で第１の膜６７を形成する。

次に、図２０Ｂに示すように、酸化シリコンからなる第２の膜６８を成膜する。第２の膜６８は、等方的な方法、例えばＡＬＤ法を用いて成膜する。第２の膜６８の成膜が等方的になされるため、溝部３９の内壁面、及び基板１２の裏面では、第２の膜６８が第１の膜６７上部にほぼ同一の膜厚で成膜される。

また、第２の膜６８は、溝部３９の開口端側で溝部３９を閉塞する膜厚に成膜されている。本実施形態では、第１の膜６７により、溝部３９の開口端側の開口径は溝部３９の底面側の開口径よりも狭められている。したがって、第２の膜６８は、溝部３９の中空構造を維持した状態で、開口端側を閉塞する。これにより、溝部３９内には中空部５８が形成される。また、第１の膜６７を等方性成膜、第２の膜６８を異方性成膜と入れ替えても溝部３９の中空構造を維持した状態で開口端側を閉塞することが可能である。本実施形態においても、入射側に近い部分での光の混入を防ぐため、裏面のシリコン面（基板１２と第１の膜６７の界面）より上部（光入射側）まで中空部が存在することがより好ましい。

その後、第１の実施形態と同様の工程により、図１９に示す本実施形態の固体撮像装置６５が完成する。本実施形態においても、素子分離部６６において中空部５８が形成されるため、第７の実施形態と同様の効果を得ることができる。

本実施形態では、素子分離部６６を、第１の膜６７及び第２の膜６８の２層の膜で形成する例としたが、必要に応じて３層以上の膜で形成してもよい。本実施形態のように、２層以上の膜で素子分離部６６を形成する場合には、先に成膜する材料の応力が、後に成膜する材料の応力と比較して低いものとすれば、基板１２への応力を抑制することができ、応力に起因する暗電流及び白点の発生を抑制できる。さらに、後に成膜する材料の屈折率を、先に成膜する材料の屈折率に比較して低いものとすることにより、光学的混色の抑制を図ることができる。

また、本実施形態においても、第１の膜６７と基板１２との間に、負の固定電荷を有する膜（図２の固定電荷膜２０に相当）を形成してもよい。この固定電荷膜としては、第１の実施形態と同様の材料を用いることができる。

さらに、第２の膜６８は、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）等の金属材料、又は、これらの酸化物もしくは窒化物で形成してもよい。第２の膜６８を金属材料で形成した場合には、光電変換部４０の光入射側に形成された金属材料膜を除去する必要がある。以下に、変形例として、第１の膜６７を酸化シリコンで形成し、第２の膜６８を金属材料で形成した場合について説明する。

［８−１ 変形例］
図２１は、変形例に係る固体撮像装置７０の断面構成図である。図２１において、図１９に対応する部分には同一符号を付し、重複説明を省略する。変形例に係る固体撮像装置７０では、素子分離部７２を構成する第２の膜７１が、本実施形態と異なる。

変形例では、第２の膜７１は、例えば、タングステン（Ｗ）で形成されており、溝部３９の内壁面、及び、基板１２の裏面側の遮光領域において、第１の膜６７を被覆するように形成されている。すなわち、基板１２の裏面側では、第２の膜７１は遮光膜２５が形成された位置に対応する領域に形成され、光電変換部４０を開口するように格子状に設けられている。

変形例においても、本実施形態と同様、等方的な成膜方法を用いて第１の膜６７の表面に第２の膜７１を成膜する。そして、基板１２の裏面側において、第２の膜７１の上部全面に遮光膜２５となる遮光材料層を成膜した後、その遮光材料層と第２の膜７１とを同時にパターニングすることにより、光電変換部４０上部の第２の膜７１を除去する。その後、第１の実施形態と同様の工程により、図２１に示す固体撮像装置７０を作製することができる。

変形例に示すように、溝部３９内に形成する膜を、金属材料を用いて形成した場合には、基板１２の裏面側に形成する遮光膜２５のパターニング工程と同時にパターニングすることで、光電変換部４０上部の金属材料を除去することができる。また、変形例では、遮光膜２５を形成する例としたが、第２の膜７１のみで十分な遮光が可能である場合には、遮光膜２５を別途設けなくてもよい。この場合には、基板１２の光入射面側に形成される膜の積層数を減らすことができるため、オンチップレンズ２８の表面と基板１２との距離を短くすることができ、感度の向上を図ることができる。

また、変形例に係る固体撮像装置７０においても、第２の実施形態と同様、金属材料からなる第２の膜７１にグランド電位又は負の電位を供給する構成としてもよい。第２の膜７１にグランド電位又は負の電位を供給することにより、素子分離部７２表面におけるホールピニングの効果を安定させることができ、暗電流の抑制を図ることができる。

第７の実施形態及び第８の実施形態では、溝部３９の開口端側が溝部３９内に形成される膜で閉塞されているが、基板１２の裏面側に形成される膜で溝部３９内の中空部５８を閉じることができればよい。したがって、溝部３９の開口端側が必ずしも溝部３９内に形成される膜で閉塞される必要はない。

以上の第１〜第８の実施形態に係る固体撮像装置では、ＣＭＯＳ型の固体撮像装置を例に説明したが、裏面照射型のＣＣＤ型固体撮像装置に適用することもできる。この場合も、光電変換部を電気的に分離する素子分離部を、光入射面とは反対側の面から形成した溝部に絶縁膜を埋め込んで形成することにより、上述した第１〜第５の実施形態における効果と同様の効果を得ることができる。

また、第１〜第８の実施形態に係る固体撮像装置では、ラテラルオーバーフロー構造として、フローティングディフュージョン部に溢れた信号電荷をオーバーフローさせる構成とした。しかしながら、本開示は、このような構成に限られるものではなく、その他の画素トランジスタのソース・ドレイン領域にオーバーフローさせる構成としてもよい。例えば、リセットトランジスタのドレイン領域など、ＶＤＤ電位が供給される領域に溢れた信号電荷をオーバーフローさせる構成としてもよい。

また、第１〜第８の実施形態に係る固体撮像装置では、負の電荷（電子）を信号電荷として用いる場合の構成を示したが、正の電荷（ホール）を信号電荷として用いる場合にも本開示は適用できる。ホールを信号電荷として用いる場合には、固定電荷膜として、正の固定電荷を有する材料を用いればよく、また、基板内のｐ型領域とｎ型領域を逆に構成すればよい。すなわち、信号電荷と同じ電荷を固定電荷とした材料を固定電荷膜として用いる構成であればよい。

また、素子分離部として、溝部に固定電荷膜を形成し、さらに、絶縁膜を埋め込む構成としたが、固定電荷膜のみを溝部に埋め込む構成としても本開示の構成は成り立つ。また、第１〜第８の実施形態を適宜組み合わせることも可能である。また、第１〜第８の実施形態では、素子分離部は光電変換部を囲む格子状に形成したが、格子状でなくてもよく、種々の構成が可能である。

また、本開示では、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。

さらに、本開示は、画素領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素領域と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、本開示は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

〈９．第９の実施形態：電子機器〉
次に、本開示の第９の実施形態に係る電子機器について説明する。図２２は、本開示の第９の実施形態に係る電子機器２００の概略構成図である。

本実施形態に係る電子機器２００は、固体撮像装置２０３と、光学レンズ２０１と、シャッタ装置２０２と、駆動回路２０５と、信号処理回路２０４とを有する。本実施形態の電子機器２００は、固体撮像装置２０３として上述した本開示の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。

光学レンズ２０１は、被写体からの像光（入射光）を固体撮像装置２０３の撮像面上に結像させる。これにより固体撮像装置２０３内に一定期間当該信号電荷が蓄積される。シャッタ装置２０２は、固体撮像装置２０３への光照射期間及び遮光期間を制御する。駆動回路２０５は、固体撮像装置２０３の転送動作及びシャッタ装置２０２のシャッタ動作を制御する駆動信号を供給する。駆動回路２０５から供給される駆動信号（タイミング信号）により、固体撮像装置２０３の信号転送を行なう。信号処理回路２０４は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。

本実施形態の電子機器２００では、固体撮像装置２０３においてブルーミングの抑制や飽和特性の向上が図られるため、画質の向上が図られる。

固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。

本実施形態においては、固体撮像装置２０３として、第１の実施形態における固体撮像装置１を電子機器に用いる構成としたが、前述した第２〜第８の実施形態で製造した固体撮像装置を用いることもできる。

なお、本開示は、以下のような構成を取ることもできる。
（１）
基板と、
前記基板に形成された複数の光電変換部と、
前記基板の光入射側から深さ方向に設けられた溝部と、
前記溝部の内壁面を被覆するように形成された、固定電荷を有する絶縁膜を備える素子分離部と
を含む固体撮像装置。
（２）
前記素子分離部は、各光電変換部を囲むように格子状に形成されている
（１）に記載の固体撮像装置。
（３）
前記溝部内部には、さらに遮光層が形成されている
（１）又は（２）に記載の固体撮像装置。
（４）
前記素子分離部の光入射側の端部は、前記基板の表面側の画素トランジスタが形成されたウェル層に接するように形成されている
（１）〜（３）のいずれかに記載の固体撮像装置。
（５）
前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とされている
（１）〜（４）のいずれかに記載の固体撮像装置。
（６）
前記素子分離部のうち一部は、基板を貫通して形成されている
（１）〜（５）のいずれかに記載の固体撮像装置。
（７）
前記素子分離部のうち一部は、前記基板を貫通して形成され、前記遮光層は基板を貫通して前記基板の表面側に形成された配線層に接続されている
（３）〜（６）のいずれかに記載の固体撮像装置。
（８）
前記遮光層は、前記基板の裏面側に形成され、隣接する前記光電変換部間の境界領域を遮光する遮光膜と電気的に接続されている
（１）〜（７）のいずれかに記載の固体撮像装置。
（９）
前記固定電荷膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている
（１）〜（８）のいずれかに記載の固体撮像装置。
（１０）
前記素子分離部は、さらに、前記溝部内に埋め込まれた絶縁膜を備える
（１）〜（９）のいずれかに記載の固体撮像装置。
（１１）
前記固定電荷膜は、複数層の膜で形成されている
（１）〜（１０）のいずれかに記載の固体撮像装置。
（１２）
基板と、
前記基板に形成された複数の光電変換部と、
前記基板の光入射側から深さ方向に形成された溝部と、
前記溝部の内壁面を被覆するように設けられた膜を備え、中空構造を有する素子分離部と
を含む固体撮像装置。
（１３）
前記素子分離部は前記溝部の内壁面側から順に形成された２層以上の膜を備える
（１２）に記載の固体撮像装置。
（１４）
前記素子分離部では、絶対応力値のより大きい材料で形成された膜が、前記溝部の内壁面側からより離れた位置に配置されている
（１３）に記載の固体撮像装置。
（１５）
前記素子分離部では、より屈折率の小さい膜が、前記溝部の内壁面側からより離れた位置に配置されている
（１３）又は（１４）に記載の固体撮像装置。
（１６）
前記溝部の内壁面に接する膜は、固定電荷を有する絶縁膜である
（１２）〜（１５）のいずれかに記載の固体撮像装置。
（１７）
前記膜は、絶縁材料又は金属材料で形成されている
（１２）〜（１６）のいずれかに記載の固体撮像装置。
（１８）
前記素子分離部は、絶縁材料からなる１層以上の膜と、金属材料からなる１層以上の膜との積層膜を有する
（１３）〜（１６）のいずれかに記載の固体撮像装置。
（１９）
前記絶縁材料は、酸化シリコン、窒化シリコン又は酸窒化シリコンである
（１７）又は（１８）に記載の固体撮像装置。
（２０）
前記金属材料は、タングステン、アルミニウム、チタン、又は、これらの酸化物もしくは窒化物である
（１７）〜（１９）に記載の固体撮像装置。
（２１）
基板に、光電変換部を有する複数の画素を形成する工程と、
前記基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程と、
前記溝部の内壁面に固定電荷を有する絶縁膜を形成し、素子分離部を形成する工程
と、
を含む固体撮像装置の製造方法。
（２２）
前記素子分離部は、各光電変換部を囲むように格子状に形成する
（２１）に記載の固体撮像装置の製造方法。
（２３）
前記溝部内部に、さらに遮光層を形成する
（２１）又は（２２）に記載の固体撮像装置の製造方法。
（２４）
前記素子分離部の光入射側の端部は、前記基板の表面側の画素トランジスタが形成されたウェル層に接するように形成する
（２１）〜（２３）のいずれかに記載の固体撮像装置の製造方法。
（２５）
前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とする
（２１）〜（２４）のいずれかに記載の固体撮像装置の製造方法。
（２６）
前記素子分離部のうち一部は、基板を貫通して形成する
（２１）〜（２５）のいずれかに記載の固体撮像装置の製造方法。
（２７）
前記素子分離部のうち一部は、前記基板を貫通するように形成し、前記遮光層は基板を貫通して前記基板の表面側に形成された配線層に接続するように形成する
（２１）〜（２６）のいずれかに記載の固体撮像装置の製造方法。
（２８）
前記溝部内部に遮光材料層を形成すると共に、前記基板の裏面側を被覆する遮光材料層を形成し、前記基板の裏面側に形成された遮光材料層をパターニングすることにより、前記遮光層と、前記遮光層と接続され、隣接する前記光電変換部間の境界領域を遮光する遮光膜とを形成する
（２１）〜（２７）のいずれかに記載の固体撮像装置の製造方法。
（２９）
前記固定電荷膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている
（２１）〜（２８）のいずれかに記載の固体撮像装置の製造方法。
（３０）
基板に、光電変換部を有する複数の画素を形成する工程と、
前記基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程と、
前記溝部の内部に中空部が形成されるように前記溝部の内壁面に所望の膜を成膜することで素子分離部を形成する工程と
を含む固体撮像装置の製造方法。
（３１）
前記素子分離部の形成工程では、異方性の成膜方法と等方性の成膜方法とを用いて複数の膜を成膜する
（３０）に記載の固体撮像装置の製造方法。
（３２）
前記異方性の成膜方法はＣＶＤ法もしくはＰＶＤ法であり、前記等方性の成膜方法はＡＬＤ法である
（３０）又は（３１）に記載の固体撮像装置の製造方法。
（３３）
光学レンズと、
基板と、前記基板に形成された複数の光電変換部と、基板の光入射側から深さ方向に形成された溝部と、前記溝部の内壁面を被覆するように形成された固定電荷を有する固定電荷膜を備える素子分離部と、を含む固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。

１、５２、５５、５７、６４・・・固体撮像装置、２・・・画素、３・・・画素領域、
４・・・垂直駆動回路、５・・・カラム信号処理回路、６・・・水平駆動回路、７・・・
出力回路、８・・・制御回路、１０・・・水平信号線、１１、１２・・・基板、１３・・
・配線層、１４・・・層間絶縁膜、１５・・・配線、１６・・・転送ゲート電極、１７・
・・ゲート絶縁膜、１８・・・画素分離層、１９・・・素子分離部、２０・・・固定電荷
膜、２１・・・絶縁膜、２２・・・ｎ型半導体領域、２３、２４・・・ｐ型半導体領域、
２５・・・遮光膜、２６・・・平坦化膜、２７・・・カラーフィルタ層、２８・・・オン
チップレンズ、２９・・・ｐ−ウェル層、３０・・・フローティングディフュージョン部
、３１・・・支持基板、３２・・・リセットゲート電極、３３・・・増幅ゲート電極、３
４・・・選択ゲート電極、３５、３６、３７・・・ソース・ドレイン領域、３９、６０・
・・溝部、４０・・・光電変換部、４８・・・絶縁膜、４９・・・素子分離部、５０・・
・遮光層、５１・・・ｎ型半導体領域、５１・・・遮光材料層、５２・・・固体撮像装置
、２００・・・電子機器、２０１・・・光学レンズ、２０２・・・シャッタ装置、２０３
・・・固体撮像装置、２０４・・・信号処理回路、２０５・・・駆動回路

Claims (19)

1. 基板と、
   前記基板に形成された複数の光電変換部と、
   前記基板の光入射側から前記基板の表面側の画素トランジスタが形成されたウェル層に達する位置まで、深さ方向に設けられた溝部であって、前記基板の画素トランジスタと重なる領域において前記画素トランジスタに達しない深さに設けられた第１の溝部、及び、前記基板の画素トランジスタと重ならない領域において前記第１の溝部よりも深く形成された第２の溝部を含む溝部と、
   前記溝部の内壁面を被覆するように形成された固定電荷を有する第１の絶縁膜、及び、中空部からなる素子分離部と、を含み、
   前記基板のある切断面において、前記光電変換部は、深さの異なる前記第１の溝部及び前記第２の溝部に挟まれている
   固体撮像装置。
2. 前記素子分離部は、各光電変換部を囲むように格子状に形成されている請求項１に記載の固体撮像装置。
3. 前記溝部上に遮光層が形成されている請求項１又は２に記載の固体撮像装置。
4. 前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とされている請求項１〜３のいずれかに記載の固体撮像装置。
5. 前記第２の溝部は、基板を貫通して形成されている
   請求項１〜４のいずれかに記載の固体撮像装置。
6. 前記第１の絶縁膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている請求項１〜５のいずれかに記載の固体撮像装置。
7. 前記溝部が、深さ方向で開口径が小さくなるテーパ形状を有する請求項１〜６のいずれかに記載の固体撮像装置。
8. 前記素子分離部において、前記固定電荷を有する第１の絶縁膜と中空部との間に、第２の絶縁膜を備え、
   前記第２の絶縁膜は、前記溝部内に順に埋め込んで形成された第１の膜及び第２の膜を有し、前記第１の膜の屈折率が前記第２の膜の屈折率よりも大きい
   請求項１〜７のいずれかに記載の固体撮像装置。
9. 前記第２の絶縁膜によって前記溝部の開口が閉塞されている請求項８に記載の固体撮像装置。
10. 基板に、光電変換部を有する複数の画素を形成する工程と、
    前記基板の裏面側から前記基板の表面側の画素トランジスタが形成されたウェル層に達する位置まで、深さ方向に溝部を形成する工程と、
    前記溝部の内部に中空部が形成されるように、前記溝部の内壁面に固定電荷を有する第１の絶縁膜を形成し、素子分離部を形成する工程と、を含み、
    前記溝部の形成工程では、前記基板の表面側に設けられた画素トランジスタに重なる領域では、前記基板の光入射側から前記画素トランジスタに達しない位置まで、深さ方向に第１の溝部を形成し、前記基板の画素トランジスタと重ならない領域では、前記基板の光入射側から前記第１の溝部よりも深い第２の溝部を形成し、
    前記素子分離部の光入射側の端部は、前記基板の表面側の画素トランジスタが形成されたウェル層に接するように形成し、
    前記第１の溝部及び前記第２の溝部を、前記基板の深さ方向のある切断面において、光電変換部を挟むように形成する
    固体撮像装置の製造方法。
11. 前記素子分離部は、各光電変換部を囲むように格子状に形成する請求項１０に記載の固体撮像装置の製造方法。
12. 前記溝部の上部に、さらに遮光層を形成する請求項１０又は１１に記載の固体撮像装置の製造方法。
13. 前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とする請求項１０〜１２のいずれかに記載の固体撮像装置の製造方法。
14. 前記第２の溝部は、基板を貫通して形成する請求項１０〜１３のいずれかに記載の固体撮像装置の製造方法。
15. 前記第１の絶縁膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている請求項１０〜１４のいずれかに記載の固体撮像装置の製造方法。
16. 前記溝部を、深さ方向で開口径が小さくなるテーパ形状に形成する請求項１０〜１５のいずれかに記載の固体撮像装置の製造方法。
17. 前記素子分離部において、前記固定電荷を有する第１の絶縁膜上に第２の絶縁膜を形成する請求項１０〜１６のいずれかに記載の固体撮像装置の製造方法。
18. 前記第２の絶縁膜によって前記溝部の開口を閉塞する請求項１７に記載の固体撮像装置の製造方法。
19. 光学レンズと、
    基板と、前記基板に形成された複数の光電変換部と、基板の光入射側から前記基板の表面側の画素トランジスタが形成されたウェル層に達する位置まで、深さ方向に形成された溝部であって、前記基板の画素トランジスタと重なる領域において前記画素トランジスタに達しない深さに設けられた第１の溝部、及び、前記基板の画素トランジスタと重ならない領域において前記第１の溝部よりも深く形成された第２の溝部を含む溝部と、前記溝部の内壁面を被覆するように形成された固定電荷を有する第１の絶縁膜、及び、中空部からなる素子分離部と、を含み、前記基板のある切断面において、前記光電変換部は、深さの異なる前記第１の溝部及び前記第２の溝部に挟まれている固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    を含む電子機器。

Images