[go: up one dir, main page]

JP6076653B2 - 電子部品内蔵基板及び電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板及び電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP6076653B2
JP6076653B2 JP2012188798A JP2012188798A JP6076653B2 JP 6076653 B2 JP6076653 B2 JP 6076653B2 JP 2012188798 A JP2012188798 A JP 2012188798A JP 2012188798 A JP2012188798 A JP 2012188798A JP 6076653 B2 JP6076653 B2 JP 6076653B2
Authority
JP
Japan
Prior art keywords
substrate
sealing resin
layer
electronic component
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012188798A
Other languages
English (en)
Other versions
JP2014049476A5 (ja
JP2014049476A (ja
Inventor
功一 田中
功一 田中
倉嶋　信幸
信幸 倉嶋
肇 飯塚
肇 飯塚
鉄也 小山
鉄也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012188798A priority Critical patent/JP6076653B2/ja
Priority to US13/968,620 priority patent/US9137900B2/en
Publication of JP2014049476A publication Critical patent/JP2014049476A/ja
Publication of JP2014049476A5 publication Critical patent/JP2014049476A5/ja
Application granted granted Critical
Publication of JP6076653B2 publication Critical patent/JP6076653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、電子部品内蔵基板及び電子部品内蔵基板の製造方法に関するものである。
上下基板の間に電子部品を配置し、その電子部品の周囲に封止樹脂を充填して形成した半導体パッケージが提案されている（例えば、特許文献１参照）。このような半導体パッケージでは、上下基板の間隔を維持するためにスペーサ部材を介して下基板に上基板が固定され、その上下基板間に封止樹脂が充填される。
上記半導体パッケージにおいて、スペーサ部材として銅コアはんだボールを用いることが提案されている。ここで、銅コアはんだボールは、銅コアボールの周囲をはんだで覆ったもので、はんだが接合材として機能し銅コアボールがスペーサとして機能する。すなわち、上基板の接続パッドと下基板の接続パッドとの間に銅コアはんだボールを挟んだ状態ではんだをリフローすることにより、上基板の接続パッドと下基板の接続パッドとをはんだ接合する。はんだが溶けた状態で、はんだの中の銅コアボールが上基板の接続パッドと下基板の接続パッドとの間に挟まれた状態となり、スペーサとして機能する。したがって、上基板と下基板との間の距離は、銅コアボールの大きさで決まり、一定に維持される。
国際公開第２００７／０６９６０６号公報
ところで、上記半導体パッケージでは、上下基板間に配置される電子部品の高さを考慮して、銅コアはんだボールの大きさが決定される。すなわち、電子部品の高さが高くなるほど、銅コアはんだボールのサイズが大きくなる。ここで、銅コアはんだボールは球形であるため、上下基板間の距離を広く確保するために銅コアはんだボールを大きくすると、その銅コアはんだボールの横方向（上下基板の積層方向と直交する方向）の径も大きくなる。このため、銅コアはんだボールが大きくなるほど、銅コアはんだボールを搭載することができる最小ピッチを広くする必要がある。したがって、上下基板間に配置される電子部品の高さが高くなると、上下基板における配線パターンの微細化に伴う接続パッドの狭ピッチ化に対応することが困難になる。
本発明の一観点によれば、第１パッドを有する第１基板と、前記第１パッドと対向して設けられた第２パッドを有する第２基板と、前記第１基板と前記第２基板との間に介在し、前記第１パッドと前記第２パッドとを電気的に接続するスペーサ部と、前記第１基板と前記第２基板との間に配置され、前記第１基板に実装された電子部品と、前記第１基板と前記第２基板との間の空間において前記第１基板上に形成され、前記電子部品を封止する第１封止樹脂と、前記第１封止樹脂の第１面上に形成され、前記第１封止樹脂と前記第２基板との間の空間に充填された第２封止樹脂と、を有し、前記スペーサ部は、前記第１パッドに接合された第１はんだボールと、第１面が前記第１はんだボールに接合された金属ポストと、前記金属ポストの前記第１面とは反対側の第２面と前記第２パッドとに接合された第２はんだボールとが、前記第１基板及び前記第２基板の積層方向に順に積層された構造を有し、前記第１封止樹脂は、前記第１はんだボールと前記金属ポストの側面全面と前記電子部品とを被覆し、前記第２封止樹脂は、前記第２はんだボールを被覆し、前記金属ポストの前記第２面は、前記第１封止樹脂の前記第１面と面一になるように形成されている。
本発明の一観点によれば、パッドの狭ピッチ化に容易に対応することができるという効果を奏する。
第１実施形態の電子部品内蔵基板を示す概略断面図。 第１実施形態の電子部品内蔵基板を示す概略平面図。なお、本図は、図１に示した電子部品内蔵基板を上方から見た平面図であり、一部の部材（第２基板や封止樹脂等）の図示を省略している。 第１実施形態のスペーサ部を示す拡大断面図。 第１実施形態の電子部品内蔵基板の製造方法を示す概略平面図。 （ａ）〜（ｆ）は、第１実施形態の電子部品内蔵基板の製造方法を示す概略断面図。なお、（ａ）〜（ｄ）は、図４のＡ−Ａ線位置における金属板の製造過程の断面構造を示している。また、（ｅ）、（ｆ）は、図６のＢ−Ｂ線位置における金属板の製造過程の断面構造を示している。 第１実施形態の電子部品内蔵基板の製造方法を示す概略平面図。 第１実施形態の電子部品内蔵基板の製造方法を示す概略平面図。 （ａ）〜（ｄ）は、第１実施形態の電子部品内蔵基板の製造方法を示す概略断面図。なお、（ａ）、（ｂ）は、図７のＣ−Ｃ線位置における第１基板用基板材の製造過程の断面構造を示している。また、（ｃ）、（ｄ）は、図９のＤ−Ｄ線位置における第１基板用基板材及び金属板の製造過程の断面構造を示している。 第１実施形態の電子部品内蔵基板の製造方法を示す概略平面図。 （ａ）、（ｂ）は、第１実施形態の電子部品内蔵基板の製造方法を示す概略断面図。なお、（ａ）は、図９のＤ−Ｄ線位置における第１基板用基板材及び金属板の製造過程の断面構造を示している。また、（ｂ）は、図１１のＥ−Ｅ線位置における第１基板用基板材の製造過程の断面構造を示している。 第１実施形態の電子部品内蔵基板の製造方法を示す概略平面図。 （ａ）は、第１実施形態の電子部品内蔵基板の製造方法を示す概略平面図、（ｂ）、（ｃ）は、第１実施形態の電子部品内蔵基板の製造方法を示す概略断面図。なお、（ｂ）、（ｃ）は、（ａ）のＦ−Ｆ線位置における第２基板用基板材の製造過程の断面構造を示している。 （ａ）〜（ｃ）は、第１実施形態の電子部品内蔵基板の製造方法を示す概略断面図。 第２実施形態の電子部品内蔵基板を示す概略断面図。 （ａ）は、第２実施形態の電子部品内蔵基板の製造方法を示す概略断面図、（ｂ）は、第２実施形態の電子部品内蔵基板の製造方法を示す概略平面図。なお、（ａ）は、（ｂ）のＧ−Ｇ線位置における第１基板用基板材の製造過程の断面構造を示している。 （ａ）〜（ｃ）は、第２実施形態の電子部品内蔵基板の製造方法を示す概略断面図。 （ａ）は、変形例の電子部品内蔵基板の製造方法を示す概略断面図、（ｂ）は、変形例の電子部品内蔵基板の製造方法を示す概略平面図。なお、（ａ）は、（ｂ）のＨ−Ｈ線位置における第１基板用基板材の製造過程の断面構造を示している。 （ａ）、（ｂ）は、変形例の電子部品内蔵基板の製造方法を示す概略断面図。なお、（ａ）、（ｂ）は、図１７（ｂ）のＨ−Ｈ線位置における第１基板用基板材の製造過程の断面構造を示している。 （ａ）〜（ｃ）は、変形例の電子部品内蔵基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の電子部品内蔵基板の製造方法を示す概略断面図。 （ａ）〜（ｅ）は、変形例の電子部品内蔵基板の製造方法を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図１３に従って説明する。
図１に示すように、電子部品内蔵基板１は、第１基板２と、半導体チップ３と、アンダーフィル樹脂４と、第２基板５と、スペーサ部６と、封止樹脂７，８とを有している。
第１基板２は、基板本体１０と、最上層の配線パターン２０と、金属層２１と、ソルダレジスト層２２と、最下層の配線パターン２３と、金属層２４と、ソルダレジスト層２５とを有している。
基板本体１０は、コア基板１１と、コア基板１１の貫通孔１１Ｘに形成された貫通電極１２と、コア基板１１に積層された複数の絶縁層１３，１４と、それら複数の絶縁層１３，１４に形成された配線１５，１６及びビア１７，１８とを有している。基板本体１０に設けられた貫通電極１２、配線１５，１６及びビア１７，１８は、配線パターン２０及び配線パターン２３を電気的に接続している。なお、コア基板１１の材料としては、例えばガラスエポキシ樹脂などの絶縁性樹脂を用いることができる。また、貫通電極１２、配線１５，１６及びビア１７，１８の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。また、絶縁層１３，１４の材料としては、例えばエポキシ系樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。
配線パターン２０は、半導体チップ３が実装される実装面側（図１では、上面側）に設けられている。配線パターン２０の材料としては、例えば銅や銅合金を用いることができる。この配線パターン２０は、半導体チップ３のバンプ３ａと電気的に接続されるチップ用パッドＰ１、又は第１基板２と第２基板５との間を電気的に接続するための接続用パッドＰ２を有している。チップ用パッドＰ１は、平面視は図示を省略するが、半導体チップ３のバンプ３ａの配設形態に応じて、半導体チップ３が実装される実装領域に例えば平面視でマトリクス状に配列されている。各チップ用パッドＰ１の平面形状は、例えば円形状に形成されている。
図２に示すように、接続用パッドＰ２は、半導体チップ３の外周縁を囲む配置で複数列（ここでは、二列）に設けられている。各接続用パッドＰ２の平面形状は、例えば円形状に形成されている。
図１に示すように、ソルダレジスト層２２は、配線パターン２０の一部を覆うように絶縁層１３の上面に設けられている。ソルダレジスト層２２の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層２２には、配線パターン２０の一部を上記チップ用パッドＰ１として露出させるための複数の開口部２２Ｘと、配線パターン２０の一部を上記接続用パッドＰ２として露出させるための複数の開口部２２Ｙとが形成されている。これら開口部２２Ｘ，２２Ｙから露出する配線パターン２０上、つまりチップ用パッドＰ１上及び接続用パッドＰ２上には金属層２１が形成されている。この金属層２１の例としては、配線パターン２０の上面から、ニッケル（Ｎｉ）層／金（Ａｕ）層を順に積層した金属層を挙げることができる。また、金属層２１の他の例としては、配線パターン２０の上面から、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／銀（Ａｇ）層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。ここで、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。例えば金属層２１がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。なお、金属層２１によってチップ用パッドＰ１が被覆される場合には、その金属層２１がチップ用パッドとして機能する。また、金属層２１によって接続用パッドＰ２が被覆される場合には、その金属層２１が接続用パッドとして機能する。
一方、配線パターン２３は、基板本体１０の下面側に設けられている。この配線パターン２３は、当該第１基板２をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子を配設するための外部接続用パッドＰ３を有している。この外部接続用パッドＰ３は、図示を省略するが、例えば平面視でマトリクス状に配置されている。また、各外部接続用パッドＰ３の平面形状は、例えば円形状に形成されている。
ソルダレジスト層２５は、配線パターン２３の一部を覆うように絶縁層１４の下面に設けられている。ソルダレジスト層２５の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層２５には、配線パターン２３の一部を上記外部接続用パッドＰ３として露出させるための複数の開口部２５Ｘが形成されている。これら開口部２５Ｘから露出する配線パターン２３上、つまり外部接続用パッドＰ３上には金属層２４が形成されている。この金属層２４の例としては、配線パターン２３の下面から、Ｎｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、金属層２４の他の例としては、配線パターン２３の下面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えば金属層２４がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。ここで、金属層２４によって外部接続用パッドＰ３が被覆される場合には、その金属層２４が外部接続用パッドとして機能する。
なお、開口部２５Ｘから露出する配線パターン２３上にＯＳＰ（Organic Solderbility Preservative）処理を施して上記金属層２４の代わりにＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子を接続するようにしてもよい。また、開口部２５Ｘから露出する配線パターン２３（あるいは、配線パターン２３上に金属層２４やＯＳＰ膜が形成されている場合には、それら金属層２４又はＯＳＰ膜）自体を、外部接続端子としてもよい。
上記半導体チップ３は、このような構造を有する第１基板２にフリップチップ実装されている。すなわち、半導体チップ３の回路形成面（図１では、下面）に配設されたバンプ３ａを上記チップ用パッドＰ１上に形成された金属層２１に接合することにより、半導体チップ３は第１基板２にフェイスダウンで接合される。この半導体チップ３は、バンプ３ａ及び金属層２１を介して、第１基板２のチップ用パッドＰ１と電気的に接続されている。
半導体チップ３としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ３としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ３の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ３の厚さは、例えば５０〜１００μｍ程度とすることができる。
また、上記バンプ３ａとしては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。このバンプ３ａの高さは、例えば２０〜７０μｍ程度とすることができる。
なお、第１基板２に半導体チップ３を実装するようにしたが、これに限らず、他の電子部品（例えば、キャパシタ、インダクタ等）を第１基板２に実装するようにしてもよい。
アンダーフィル樹脂４は、第１基板２の上面と半導体チップ３の下面との隙間を充填するように設けられている。このアンダーフィル樹脂４は、バンプ３ａとチップ用パッドＰ１（金属層２１）との接続部分の接続強度を向上させると共に、配線パターン２０の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン２０や金属層２１の信頼性の低下を防ぐための樹脂である。なお、アンダーフィル樹脂４の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、第２基板５の構造について説明する。
第２基板５は、コア基板３１と、コア基板３１の貫通孔３１Ｘに形成された貫通電極３２と、最上層の配線パターン３３と、金属層３４と、ソルダレジスト層３５と、最下層の配線パターン３６と、ソルダレジスト層３８とを有している。配線パターン３３と配線パターン３６とは貫通電極３２を介して電気的に接続されている。なお、コア基板３１の材料としては、例えばガラスエポキシ樹脂などの絶縁性樹脂を用いることができる。
配線パターン３３は、半導体チップ３とは別の電子部品が実装されるコア基板３１の実装面（図１では、上面）に形成されている。配線パターン３３の材料としては、例えば銅や銅合金を用いることができる。この配線パターン３３は、上記半導体チップ３とは別の半導体チップや受動素子等の電子部品と電気的に接続される部品接続パッドＰ４を有している。各部品接続パッドＰ４の平面形状は、例えば円形状に形成されている。
ソルダレジスト層３５は、配線パターン３３の一部を覆うようにコア基板３１の上面に積層されている。ソルダレジスト層３５の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層３５には、配線パターン３３の一部を上記部品接続パッドＰ４として露出させるための複数の開口部３５Ｘが形成されている。この開口部３５Ｘから露出する配線パターン３３上、つまり部品接続パッドＰ４上には金属層３４が形成されている。この金属層３４の例としては、配線パターン３３の上面から、Ｎｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、金属層３４の他の例としては、配線パターン３３の上面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えば金属層３４がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。なお、金属層３４によって部品接続パッドＰ４が被覆される場合には、その金属層３４が部品接続パッドとして機能する。
一方、配線パターン３６は、コア基板３１の実装面と反対側の面（ここでは、下面）に形成されている。この配線パターン３６は、第１基板２と第２基板５との間を電気的に接続するための接続用パッドＰ５を有している。各接続用パッドＰ５は、第１基板２に形成された接続用パッドＰ２の各々に対向するように設けられている。すなわち、接続用パッドＰ５は、平面視で半導体チップ３の外周縁を囲む配置で複数列（ここでは、二列）に設けられている。この接続用パッドＰ５の平面形状は、例えば円形状に形成されている。
ソルダレジスト層３８は、配線パターン３６の一部を覆うようにコア基板３１の下面に積層されている。ソルダレジスト層３８の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層３８には、配線パターン３６の一部を上記接続用パッドＰ５として露出させるための複数の開口部３８Ｘが形成されている。これら開口部３８Ｘから露出する配線パターン３６上、つまり接続用パッドＰ５上には金属層３７が形成されている。この金属層３７の例としては、配線パターン３６の下面から、Ｎｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、金属層３７の他の例としては、配線パターン３６の下面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えば金属層３７がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。なお、金属層３７によって接続用パッドＰ５が被覆される場合には、その金属層３７が接続用パッドとして機能する。
各金属層３７には、スペーサ部６がそれぞれ接合されている。各スペーサ部６は、上記第１基板２の接続用パッドＰ２（金属層２１）にも接合されている。すなわち、各スペーサ部６は、第１基板２と第２基板５との間に介在して設けられ、その一端が金属層３７に接合され、他端が金属層２１に接合されている。スペーサ部６は、第１基板２の接続用パッドＰ２と第２基板５の接続用パッドＰ５とを電気的に接続する接続端子として機能するとともに、第１基板２と第２基板５との間の距離（離間距離）を規定値に保持するスペーサとして機能する。このスペーサ部６の高さは、半導体チップ３の厚さとバンプ３ａの厚さとを合計した厚さよりも高く設定されている。例えば、スペーサ部６の高さは、１５０〜３５０μｍ程度とすることができる。
上記スペーサ部６は、金属層２１の上面から、コア付きはんだボール４０（ここでは、銅コアはんだボール）と、柱状の接続端子である金属ポスト５０（ここでは、銅ポスト）と、コア付きはんだボール６０（ここでは、銅コアはんだボール）とが順に積層された構造を有している。すなわち、スペーサ部６は、コア付きはんだボール４０（第１はんだボール）と、金属ポスト５０と、コア付きはんだボール６０（第２はんだボール）とが、第１基板２及び第２基板５の積層方向に積層された構造を有している。
図３に示すように、コア付きはんだボール４０は、接続用パッドＰ２上に形成された金属層２１に接合されている。このコア付きはんだボール４０は、金属層２１を介して接続用パッドＰ２と電気的に接続されている。また、コア付きはんだボール４０は、金属ポスト５０の第１面（ここでは、下面）５０Ａに接合されている。ここで、コア付きはんだボール４０は、球形状の銅コアボール４１の周囲をはんだ４２で覆った構造を有し、はんだ４２が接合材として機能し銅コアボール４１がスペーサとして機能する。すなわち、コア付きはんだボール４０は、はんだ４２によって上記金属層２１と接合されるとともに、はんだ４２によって金属ポスト５０と接合されている。なお、銅コアボール４１の高さ（直径）は例えば５０〜１００μｍ程度とすることができ、コア付きはんだボール４０の高さ（直径）は例えば１００〜１５０μｍ程度とすることができる。
金属ポスト５０は、その下面５０Ａがコア付きはんだボール４０に接合され、その第２面（ここでは、上面）５０Ｂがコア付きはんだボール６０に接合されている。金属ポスト５０は、コア付きはんだボール６０から下方に延びる柱状の接続端子である。例えば、金属ポスト５０は、上面５０Ｂ側から下面５０Ａ側に向かうに連れて径が小さくなるテーパ状に形成されている。具体的には、本例の金属ポスト５０は、上面５０Ｂが下面５０Ａよりも大径となる円錐台形状に形成されている。この金属ポスト５０の上面５０Ｂは、封止樹脂７の上面の一部の面７Ｂと略面一になるように形成されている。具体的には、金属ポスト５０の上面５０Ｂは、その金属ポスト５０の側面と接する封止樹脂７の面７Ｂと略面一になるように形成されている。このような金属ポスト５０の高さは、例えば５０〜１００μｍ程度とすることができる。金属ポスト５０の上面５０Ｂの直径は、例えば５０〜１００μｍ程度とすることができる。金属ポスト５０の材料としては、例えば銅や銅合金を用いることができる。
コア付きはんだボール６０は、封止樹脂７から露出された金属ポスト５０の上面５０Ｂに搭載（接合）されている。また、コア付きはんだボール６０は、接続用パッドＰ５上に形成された金属層３７に接合されている。このコア付きはんだボール６０は、金属層３７を介して接続用パッドＰ５と電気的に接続されている。ここで、コア付きはんだボール６０は、球形状の銅コアボール６１の周囲をはんだ６２で覆った構造を有し、はんだ６２が接合材として機能し銅コアボール６１がスペーサとして機能する。すなわち、コア付きはんだボール６０は、はんだ６２によって金属ポスト５０と接合されるとともに、はんだ６２によって金属層３７と接合されている。なお、銅コアボール６１の高さ（直径）は例えば５０〜１００μｍ程度とすることができ、コア付きはんだボール６０の高さ（直径）は例えば１００〜１５０μｍ程度とすることができる。
例えば、本例のスペーサ部６では、銅コアボール４１の高さ（又はコア付きはんだボール４０）と、金属ポスト５０の高さと、銅コアボール６１（又はコア付きはんだボール６０）の高さとが１：１：１になるように設定されている。但し、銅コアボール４１の高さと金属ポスト５０の高さと銅コアボール６１の高さとの比は１：１：１に限定されない。
図１に示すように、第１基板２と第２基板５との間の空間には２つの封止樹脂７，８が充填されている。これら封止樹脂７，８によって、第２基板５が第１基板２に対して固定されるとともに、半導体チップ３が封止される。すなわち、これら封止樹脂７，８は、第１基板２と第２基板５とを接着する接着剤として機能するとともに、半導体チップ３を保護する保護層として機能する。
封止樹脂７は、第１基板２と第２基板５との間の空間に形成されるとともに、スペーサ部６のコア付きはんだボール４０と金属ポスト５０の側面と半導体チップ３等を封止するように形成されている。封止樹脂７の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、封止樹脂７の材料としては、例えばエポキシ系樹脂にシリカ（ＳｉＯ２）等のフィラーを混入した樹脂材を用いることができる。フィラーとしては、シリカ以外に、例えば酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。また、上記封止樹脂７としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
封止樹脂８は、封止樹脂７と第２基板５との間の空間に形成されるとともに、スペーサ部６の金属ポスト５０の上面５０Ｂ及びコア付きはんだボール６０等を封止するように形成されている。封止樹脂８の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、封止樹脂８の材料としては、例えばエポキシ系樹脂にシリカ等のフィラーを混入した樹脂材を用いることができる。フィラーとしては、シリカ以外に、例えば酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。また、上記封止樹脂８としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
ここで、封止樹脂８の材料としては、封止樹脂７と同一組成の樹脂材を用いてもよいし、封止樹脂７と異なる組成の樹脂材を用いてもよい。封止樹脂７，８で互いに異なる組成の樹脂材を用いる場合には、例えば封止樹脂８の材料として、封止樹脂７に含有されているフィラーの平均粒径よりも平均粒径が小さいフィラーを含有し、そのフィラーの含有量が封止樹脂７のフィラーよりも含有量が少ない樹脂材を用いることが好ましい。すなわち、封止樹脂８の材料としては、フィラーの平均粒径が小さく（例えば、フィラーの平均粒径が５〜６μｍ程度）、フィラーの含有量が少ない（例えば、フィラーの含有量が６０ｗｔ〜８０ｗｔ％程度の）樹脂材を用いることが好ましい。このような樹脂材を用いた封止樹脂８は、封止樹脂７と第２基板５との間の間隔が狭くなった場合であっても充填特性が良いため好ましい。その一方で、上記封止樹脂７の材料としては、フィラーの含有量が多い（例えば、フィラーの含有量が７０ｗｔ％〜９０ｗｔ％程度の）樹脂材を用いることが好ましい。このような樹脂材を用いた封止樹脂７は、熱膨張係数が低くなり、その熱膨張係数を半導体チップ３（例えば、シリコン）の熱膨張係数に近づけることができ、熱応力による電子部品内蔵基板１の反りの発生を抑制することができるため好ましい。
次に、上記電子部品内蔵基板１の作用について説明する。
第１基板２と第２基板５とを電気的に接続するスペーサ部６を、コア付きはんだボール４０と金属ポスト５０とコア付きはんだボール６０とを第１基板２及び第２基板５の積層方向に積層する構造とした。すなわち、３つの接続端子（金属ポスト５０及びコア付きはんだボール４０，６０）を積層してスペーサ部６を形成するようにした。このため、各接続端子の直径を、１つの接続端子（金属ポスト又はコア付きはんだボール）のみでスペーサ部６を形成する場合に比べて小さくすることができる。例えば、スペーサ部６によって、第１基板２と第２基板５との間の距離を３００μｍに保持する場合について説明する。
１つのコア付きはんだボールのみでスペーサ部６を形成する場合には、銅コアボールの直径が３００μｍとなるため、コア付きはんだボールの直径が３４０μｍ程度となる。ここで、隣接するスペーサ部（コア付きはんだボール）の間の間隔を６０μｍ程度確保する必要があると、この場合のスペーサ部のピッチは４００（＝３４０＋６０）μｍ以上になる。また、１つの金属ポストのみでスペーサ部６を形成する場合には、その金属ポストのアスペクト比を１とすると、金属ポストの直径（幅）が３００μｍとなる。このため、この場合のスペーサ部のピッチは３６０（＝３００＋６０）μｍ以上となる。
これに対し、本実施形態のスペーサ部６の場合には、スペーサ部６のピッチを２００μｍ程度とすることができる。詳述すると、銅コアボール４１の高さと金属ポスト５０の高さと銅コアボール６１の高さとの比を１：１：１に設定し、金属ポスト５０のアスペクト比を１とした場合には、金属ポスト５０の高さ及び直径（幅）が１００μｍ、銅コアボール４１，６１の直径が１００μｍとなり、コア付きはんだボール４０，６０の直径が１４０μｍ程度となる。ここで、上記同様に、隣接するスペーサ部６間の間隔を６０μｍ程度確保する必要があると、この場合のスペーサ部６のピッチを２００（＝１４０＋６０）μｍ程度とすることができる。以上説明したように、コア付きはんだボール４０と金属ポスト５０とコア付きはんだボール６０とを第１基板２及び第２基板５の積層方向に積層してスペーサ部６を形成したことにより、そのスペーサ部６が搭載可能な最小ピッチを狭くすることができる。
次に、上記電子部品内蔵基板１の製造方法について説明する。
図４に示すように、まず、金属ポスト５０を形成するために金属板７０を用意する。金属板７０は、１つの電子部品内蔵基板１に対応する複数の金属ポスト５０が形成される領域Ａ１を複数（図４では、３つ）有している。この金属板７０の断面構造を図５（ａ）に示している。この金属板７０の厚さは、例えば１５０〜２５０μｍ程度とすることができる。また、金属板７０の材料としては、例えば銅や銅合金を用いることができる。なお、図５においては、説明の便宜上、一つの領域Ａ１の金属板７０の断面構造を示している。
図５（ｂ）に示す工程では、金属板７０の面７０Ａ全面を覆うようにレジスト層７１を形成するとともに、金属板７０の面７０Ｂ全面を覆うようにレジスト層７２を形成する。その後、図５（ｃ）に示す工程では、所要の箇所（金属ポスト５０を形成すべき箇所）のレジスト層７１のみを残すように、レジスト層７１に開口部７１Ｘを形成する。また、レジスト層７２に、半導体チップ３が実装される第１基板２の実装領域に対応する開口部７２Ｘを形成する。上記レジスト層７１，７２の材料としては、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト層７１，７２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属板７０の面７０Ａ，７０Ｂにドライフィルムを熱圧着によりラミネートし、金属板７０の面７０Ａ，７０Ｂそれぞれにラミネートしたドライフィルムを露光・現像によりパターニングして上記開口部７１Ｘ，７２Ｘを形成する。これにより、金属板７０の面７０Ａに開口部７１Ｘを有するレジスト層７１が形成され、金属板７０の面７０Ｂに開口部７２Ｘを有するレジスト層７２が形成される。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層７１，７２を形成することができる。
次に、図５（ｄ）に示す工程では、レジスト層７１，７２をエッチングマスクとして、金属板７０を面７０Ａ，７０Ｂの両面からエッチングする。具体的には、レジスト層７１，７２から露出している金属板７０を面７０Ａ，７０Ｂの両面からエッチングする。これにより、開口部７１Ｘから露出している金属板７０に凹部７０Ｘが形成される。換言すると、レジスト層７１で被覆されている金属板７０に凸部７３が形成される。すなわち、金属板７０では、凹部７０Ｘの底面７０Ｃが凸部７３の面７３Ａ（金属板７０の面７０Ａ）よりも低くなる。また、開口部７１Ｘ及び開口部７２Ｘの双方から露出している金属板７０に開口部７０Ｙが形成される。ここで、上記凸部７３は金属ポスト５０の母材であり、開口部７０Ｙは、後工程において金属板７０を第１基板２に搭載（固定）した際に、金属板７０が半導体チップ３に干渉しないように形成される。
例えば、ウェットエッチング（等方性エッチング）により金属板７０をパターニングする場合には、そのウェットエッチングで使用されるエッチング液は、金属板７０の材料に応じて適宜選択することができる。例えば金属板７０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を用いることができ、金属板７０の面７０Ａ，７０Ｂからスプレーエッチングにて上記凹部７０Ｘ及び開口部７０Ｙの形成を行うことができる。このようにウェットエッチングにより金属板７０に凹部７０Ｘが形成されると、エッチングが金属板７０の面内方向に進行するサイドエッチ現象により凸部７３の断面形状が台形に形成される。なお、このようなエッチング加工により凹部７０Ｘ（凸部７３）及び開口部７０Ｙを形成することも可能であるが、例えばプレス加工により凹部７０Ｘ（凸部７３）及び開口部７０Ｙを形成することもできる。
その後、図５（ｅ）に示す工程では、図５（ｄ）に示したレジスト層７１，７２を例えばアルカリ性の剥離液により除去する。これにより、図６に示すように、各領域Ａ１内において、複数の凸部７３が開口部７０Ｙの外周縁を囲む配置で二列に配設される。すなわち、各領域Ａ１内において、複数の凸部７３が該領域Ａ１の外周縁（破線参照）に沿ってペリフェラル状に二列に配設される。
続いて、図５（ｆ）に示す工程では、各凸部７３の面７３Ａ（第１面）上に、コア付きはんだボール４０を搭載（接合）する。例えば凸部７３の面７３Ａ上に、適宜フラックスを塗布した後、コア付きはんだボール４０を搭載し、２３０〜２６０℃程度の温度でリフローして面７３Ａ上にコア付きはんだボール４０を固定する。その後、表面を洗浄してフラックスを除去する。
次に、図７に示すように、第１基板２を形成するための第１基板用基板材７５（以下、単に「基板材７５」ともいう。）を準備する。基板材７５は、複数枚の第１基板２を形成するための一枚の基板材であり、第１基板２が形成される領域である基板形成領域Ａ２を複数（ここでは、３つ）有している。この基板材７５は、上記金属板７０よりも一回り大きく形成されている。ここで、図７は、各基板形成領域Ａ２に第１基板２に対応する構造体が形成された状態、つまり各基板形成領域Ａ２の上面側に多数の接続用パッドＰ２及び金属層２１が形成され、且つ各基板形成領域Ａ２の上面に半導体チップ３が実装された状態を示している。この基板材７５は、後工程において切断線Ｂ２に沿ってダイシングブレード等によって切断される。これにより、第１基板２に対応する構造体が個片化される。この第１基板２に対応する構造体は、公知の製造方法により製造することが可能であるが、その概略について、図８（ａ）及び図８（ｂ）を参照しながら簡単に説明する。なお、以下に示す図８、図１０及び図１３においては、説明の便宜上、一つの基板形成領域Ａ２の基板材７５の断面構造を示している。
まず、図８（ａ）に示す工程では、コア基板１１の所要箇所に貫通孔１１Ｘを形成し、その貫通孔１１Ｘの内側面にめっきを施して貫通電極１２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線１５，１６を形成する。次に、コア基板１１の上面及び下面にそれぞれ絶縁層１３，１４を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層１３，１４を形成してもよい。続いて、絶縁層１３，１４にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法によりビア１７，１８及び配線パターン２０，２３を形成する。次いで、配線パターン２０の一部をチップ用パッドＰ１及び接続用パッドＰ２としてそれぞれ露出させるための開口部２２Ｘ，２２Ｙを有するソルダレジスト層２２を形成し、配線パターン２３の一部を外部接続用パッドＰ３として露出させるための開口部２５Ｘを有するソルダレジスト層２５を形成する。次に、例えば無電解めっき法により、チップ用パッドＰ１上及び接続用パッドＰ２上に金属層２１を形成し、外部接続用パッドＰ３上に金属層２４を形成する。
続いて、図８（ｂ）に示す工程では、半導体チップ３のバンプ３ａをチップ用パッドＰ１上に形成された金属層２１にフリップチップ接合する。すなわち、半導体チップ３を基板材７５の各基板形成領域Ａ２にフリップチップ実装する。その後、半導体チップ３とソルダレジスト層２２との間にアンダーフィル樹脂４を充填し、硬化する。以上の工程により、基板材７５の各基板形成領域Ａ２に第１基板２に対応する構造体を製造することができる（第１工程）。
次に、図８（ｃ）に示す工程では、基板材７５の上方に、上記コア付きはんだボール４０の搭載された凸部７３を有する金属板７０を配置する。具体的には、図９に示すように、金属板７０の３つの領域Ａ１と基板材７５の３つの基板形成領域Ａ２とがそれぞれ上下に整列するように、金属板７０と基板材７５とを配置する。より具体的には、図８（ｃ）に示すように、基板材７５のソルダレジスト層２２の上面と、金属板７０の凹部７０Ｘの底面７０Ｃとを対向させて、コア付きはんだボール４０と接続用パッドＰ２（金属層２１）とが対向するように位置決めされる。
続いて、図８（ｄ）に示す工程では、金属層２１の形成された接続用パッドＰ２上に、凸部７３の面７３Ａに形成されたコア付きはんだボール４０を接合する。具体的には、まず、接続用パッドＰ２上に形成された金属層２１の上面に、適宜フラックスを塗布する。その後、図８（ｄ）に示すように、金属板７０を、コア付きはんだボール４０を間に挟んだ状態で基板材７５の上に配置し、それら重ね合わされた金属板７０及び基板材７５をリフロー炉で２３０〜２６０℃程度の温度で加熱する。これにより、コア付きはんだボール４０のはんだ４２が溶融し、コア付きはんだボール４０が接続用パッドＰ２上の金属層２１に接合される。このようにして、金属板７０が基板材７５に固定される。このとき、図９に示すように、金属板７０には、半導体チップ３の実装領域に対応する位置に、その半導体チップ３の平面形状よりも大きい開口部７０Ｙが形成されているため、半導体チップ３と金属板７０とは平面視で重ならないようになっている。これにより、図８（ｄ）に示すように凸部７３以外の金属板７０の部分（例えば、凹部７０Ｘの底面７０Ｃ）が半導体チップ３の上面よりも低い位置に配置された場合であっても、金属板７０が半導体チップ３と干渉（接触）することを抑制することができる。換言すると、金属板７０と半導体チップ３との干渉が抑制されるため、銅コアボール４１（コア付きはんだボール４０）と凸部７３との合計の高さを、半導体チップ３とバンプ３ａとの合計の厚さよりも低く設定することができる。なお、本工程では、金属板７０を基板材７５に対して押圧しながらリフローが行われるが、コア付きはんだボール４０の銅コアボール４１がスペーサとして機能し、金属板７０と基板材７５との間の間隔は所定の距離に維持される。
続いて、図１０（ａ）に示す工程では、金属板７０と基板材７５との間の空間を充填するように、且つ基板材７５に実装された半導体チップ３を封止するように封止樹脂７を形成する。具体的には、ソルダレジスト層２２上に、コア付きはんだボール４０、凸部７３及び半導体チップ３を封止（被覆）するように封止樹脂７を形成する。このとき、封止樹脂７は、金属板７０の開口部７０Ｙを充填するように、且つ、金属板７０の面７０Ｂを外部に露出するように形成される。このため、開口部７０Ｙを充填するように形成された封止樹脂７の面７Ａ（つまり、半導体チップ３を被覆する領域に形成された封止樹脂７の面７Ａ）が金属板７０の面７０Ｂと略面一になるように形成される。一方、半導体チップ３を被覆する領域以外の領域に形成された封止樹脂７の面７Ｂは、金属板７０の凹部７０Ｘの底面７０Ｃと接するように形成される。これにより、封止樹脂７の上面（第１面）では、面７Ａ（第２面）と面７Ｂ（第３面）とによって段差部が形成される。なお、このような封止樹脂７によって、金属板７０が基板材７５に対して強固に固定される。
例えば、封止樹脂７の材料として熱硬化性を有したモールド樹脂を用いる場合には、図８（ｄ）に示した構造体を金型内に収容し、金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、樹脂を例えば１８０℃程度で加熱して硬化させることにより、封止樹脂７を形成する。なお、上記モールド樹脂を充填する方法としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法等の方法を用いることができる。
また、例えば図８（ｄ）に示した構造体とその構造体の上面側に配置された半硬化状態の樹脂シートとを上下一対の板材の間に配置し、プレス装置などによって上下両面から加圧及び加熱することにより、上記封止樹脂７を形成するようにしてもよい。この場合には、上記加圧及び加熱処理により、樹脂シートが溶融し、その溶融した樹脂が封止樹脂７として金属板７０と基板材７５との間の空間に埋め込まれるとともに、金属板７０の面７０Ｂが露出されることになる。
次に、封止樹脂７をエッチングマスクとして、金属板７０にハーフエッチングを施すことにより、金属板７０を所要の深さまで除去して薄くし、図１０（ｂ）に示すように金属ポスト５０を形成する。具体的には、図１０（ａ）に示した凸部７３以外の金属板７０の部分が除去されるまで、つまり図１０（ｂ）に示した凸部７３の上記面７３Ａとは反対側の面７３Ｂが封止樹脂７から露出されるまで上記金属板７０を薄化する。より具体的には、金属ポスト５０の上面５０Ｂが封止樹脂７の面７Ｂと略面一になるまで上記金属板７０を薄化する。これにより、封止樹脂７によって側面が被覆された金属ポスト５０が形成され、図１１に示すように、金属ポスト５０の上面５０Ｂが封止樹脂７から露出される。例えば、ウェットエッチング（等方性エッチング）により金属板７０を薄化する場合には、そのウェットエッチングで使用されるエッチング液は、金属板７０の材料に応じて適宜選択することができる。例えば金属板７０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を用いることができ、金属板７０の上面側からスプレーエッチングにて上記金属ポスト５０の形成を行うことができる。なお、本工程において、封止樹脂７は、凸部７３（金属ポスト５０）の側面が上記エッチングにより除去されないように凸部７３を保護する保護層として機能する。
以上説明した図４〜図７及び図８（ｃ）〜図１１に示した製造工程が第２工程の一例である。
次に、図１２（ａ）に示すように、第２基板５を形成するための第２基板用基板材７６（以下、単に「基板材７６」ともいう。）を準備する。基板材７６は、複数枚の第２基板５を形成するための一枚の基板材であり、第２基板５が形成される領域である基板形成領域Ａ３を複数（ここでは、３つ）有している。ここで、図１２は、各基板形成領域Ａ３に第２基板５に対応する構造体が形成された状態、つまり各基板形成領域Ａ３の下面側に多数の接続用パッドＰ５及び金属層３７が形成された状態を示している。この基板材７６は、後工程において切断線Ｂ３に沿ってダイシングブレード等によって切断される。これにより、第２基板５に対応する構造体が個片化される。この第２基板５に対応する構造体は、公知の製造方法により製造することが可能であるが、その概略について、図１２（ｂ）を参照しながら簡単に説明する。なお、以下に示す図１２（ｂ）、（ｃ）及び図１３においては、説明の便宜上、一つの基板形成領域Ａ３の基板材７６の断面構造を示している。
まず、コア基板３１の所要箇所に貫通孔３１Ｘを形成し、その貫通孔３１Ｘの内側面にめっきを施して貫通電極３２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線パターン３３，３６を形成する。次に、配線パターン３３の一部を部品接続パッドＰ４として露出させるための開口部３５Ｘを有するソルダレジスト層３５を形成するとともに、配線パターン３６の一部を接続用パッドＰ５として露出させるための開口部３８Ｘを有するソルダレジスト層３８を形成する。続いて、例えば無電解めっき法により、部品接続パッドＰ４上に金属層３４を形成するとともに、接続用パッドＰ５上に金属層３７を形成する。以上の工程により、基板材７６の各基板形成領域Ａ３に第２基板５に対応する構造体を製造することができる（第３工程）。
次に、図１２（ｃ）に示す工程（第４工程）では、金属層３７上に、コア付きはんだボール６０を搭載（接合）する。例えば金属層３７上に、適宜フラックスを塗布した後、コア付きはんだボール６０を搭載し、２３０〜２６０℃程度の温度でリフローして金属層３７上にコア付きはんだボール６０を固定する。その後、表面を洗浄してフラックスを除去する。
続いて、図１３（ａ）に示す工程では、コア付きはんだボール４０及び金属ポスト５０が接合され、それらを被覆する封止樹脂７が形成された第１基板用基板材７５の上方に、コア付きはんだボール６０が接合された第２基板用基板材７６を配置する。具体的には、第１基板用基板材７５の３つの基板形成領域Ａ２（図１１参照）と第２基板用基板材７６の３つの基板形成領域Ａ３（図１２（ａ）参照）がそれぞれ上下に整列するように、両基板材７５，７６を配置する。より具体的には、第１基板用基板材７５上に形成された封止樹脂７の上面（面７Ａ，７Ｂ）と、第２基板用基板材７６のソルダレジスト層３８の下面とを対向させて、コア付きはんだボール６０（接続用パッドＰ５）と金属ポスト５０（接続用パッドＰ２）とが対向するように位置決めされる。
次に、図１３（ｂ）に示す工程（第５工程）では、パッドとなる各金属ポスト５０の上面５０Ｂ上に、コア付きはんだボール６０を接合する。具体的には、金属ポスト５０の上面５０Ｂ上に、適宜フラックスを塗布した後に、図１３（ｂ）に示すように、第２基板用基板材７６を、コア付きはんだボール６０を間に挟んだ状態で、封止樹脂７の形成された第１基板用基板材７５の上に配置する。すると、封止樹脂７と第２基板用基板材７６との間にはコア付きはんだボール６０により間隙（空間）が形成される。そして、上述のように重ね合わされた基板材７５及び基板材７６をリフロー炉で２３０〜２６０℃程度の温度で加熱する。これにより、コア付きはんだボール６０のはんだ６２が溶融し、コア付きはんだボール６０が金属ポスト５０に接合される。このようにして、コア付きはんだボール４０と金属ポスト５０とコア付きはんだボール６０とが順に積層されたスペーサ部６が形成され、そのスペーサ部６を介して第２基板用基板材７６が第１基板用基板材７５に固定される。なお、本工程では、第２基板用基板材７６を第１基板用基板材７５に対して押圧しながらリフローが行われるが、コア付きはんだボール６０の銅コアボール６１、金属ポスト５０、コア付きはんだボール４０の銅コアボール４１及び封止樹脂７がスペーサとして機能し、両基板材７５，７６間の間隔は所定の距離に維持される。
次に、図１３（ｃ）に示す工程（第６工程）では、両基板材７５，７６間の空間、具体的には封止樹脂７と基板材７６との間の空間を充填するように封止樹脂８を形成する。この封止樹脂８によって、基板材７５と基板材７６とが強固に固定される。例えば、封止樹脂８の材料として熱硬化性を有したモールド樹脂を用いる場合には、図１３（ｂ）に示した構造体を金型内に収容し、金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、樹脂を例えば１８０℃程度で加熱して硬化させることにより、封止樹脂８を形成する。なお、上記モールド樹脂を充填する方法としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法等の方法を用いることができる。
以上の製造工程により、基板材７５，７６の基板形成領域Ａ２，Ａ３に電子部品内蔵基板１に対応する構造体が製造される。
そして、図１３（ｃ）に示した構造体を、基板材７５の切断線Ｂ２及び基板材７６の切断線Ｂ３に沿ってダイシングにより切断することで、３つの電子部品内蔵基板１を個片化する。以上の製造工程を経て、３つの電子部品内蔵基板１を一括して製造することができる。なお、一括して製造する電子部品内蔵基板１の数は３つに限定されず、第１基板２と第２基板５とが準備できる範囲内で、任意の数の電子部品内蔵基板１を一括して製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）第１基板２と第２基板５とを電気的に接続するスペーサ部６を、コア付きはんだボール４０と金属ポスト５０とコア付きはんだボール６０とを積層した構造とした。これにより、スペーサ部６の最小ピッチを狭くすることができるため、配線パターン２０，３６等の微細化に伴う接続用パッドＰ２，Ｐ５の狭ピッチ化に対応することができる。換言すると、第１基板２と第２基板５との間に配置される半導体チップ３の高さが高くなった場合であっても、接続用パッドＰ２，Ｐ５の狭ピッチ化に容易に対応することができる。
（２）金属ポスト５０の上面５０Ｂを、金属ポスト５０の側面を被覆する封止樹脂７の面７Ｂと面一になるように形成し、その金属ポスト５０の上面５０Ｂにコア付きはんだボール６０を搭載するようにした。これにより、金属ポスト５０の上面５０Ｂにコア付きはんだボール６０を搭載する際に、多少位置ずれが生じた場合であっても、金属ポスト５０の上面５０Ｂ上にコア付きはんだボール６０を搭載することができる。すなわち、金属ポスト５０の上面５０Ｂを封止樹脂７の面７Ｂと面一に形成することにより、金属ポスト５０とコア付きはんだボール６０との接続性を向上させることができる。
（３）ところで、柱状の接続端子である金属ポストの製造方法としては、以下のような方法も考えられる。すなわち、接続用パッドＰ５又は接続用パッドＰ２上にバリヤメタル層を形成し、パッド（バリヤメタル層）を露出させてめっきレジストをパターニング後、バリヤメタル層上にめっき（例えば、電解銅めっき）により柱状の接続端子を形成する。そして、上記めっきレジストを除去し、さらにバリヤメタル層の露出している部分をエッチングする。このような製造方法によって金属ポストを形成することができる。しかし、めっきにより金属ポストを形成した場合には、めっき厚のばらつきが生じやすいため、金属ポストを高く形成すると、その金属ポストの高さばらつきが大きくなってしまう。
これに対し、本実施形態では、金属板７０をエッチングすることによって金属ポスト５０を形成するようにしたため、めっきにより金属ポストを形成する場合と比べて、金属ポスト５０の高さばらつきを小さくすることができる。これにより、第１基板２と第２基板５との接続性を向上させることができる。
（４）コア付きはんだボール４０が接合された凸部７３を有する金属板７０を基板材７５に搭載し、それら金属板７０と基板材７５との間の空間を充填する封止樹脂７を形成した後に、金属板７０を薄化して金属ポスト５０を形成するようにした。これにより、金属板７０をエッチングにより薄化する際に、凸部７３の側面を、最終的に基板材７５，７６間の空間を充填するようにその空間内に残る封止樹脂７によって被覆することができる。このため、その封止樹脂７によって、凸部７３（金属ポスト５０）の側面が上記エッチングで除去されることを抑制できる。したがって、凸部７３の側面がエッチングにより除去されないように凸部７３を保護する保護層を、基板材７５，７６間の空間を充填する封止樹脂７，８と別に形成する必要がない。
（５）金属板７０の所要の箇所、つまり金属板７０を基板材７５に搭載する際に半導体チップ３と平面視で重なる位置に開口部７０Ｙを形成するようにした。このため、金属ポスト５０となる凸部７３とコア付きはんだボール４０との高さに関わらず、半導体チップ３と金属板７０との干渉を抑制することができる。これにより、金属ポスト５０となる凸部７３とコア付きはんだボール４０との合計の高さを、半導体チップ３とバンプ３ａとの合計の厚さよりも低く設定することができる。この結果、金属ポスト５０の上面５０Ｂ及び封止樹脂７の面７Ｂを半導体チップ３の上面よりも低い位置に形成することができ、その位置にコア付きはんだボール６０を搭載することができる。したがって、金属ポスト５０の上面５０Ｂ及び封止樹脂７の面７Ｂが封止樹脂７の面７Ａと面一に形成される場合と比べて、第１基板２と第２基板５との間隔を狭くすることができる。
（第２実施形態）
以下、第２実施形態を図１４〜図１６に従って説明する。この実施形態の電子部品内蔵基板１Ａは、封止樹脂７と第２基板５との間に絶縁層９を設けた点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１３に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１４に示すように、絶縁層９は、封止樹脂７と第２基板５との間の空間に形成されている。具体的には、絶縁層９は、半導体チップ３を被覆する領域に形成された封止樹脂７の面７Ａと第２基板５のソルダレジスト層３８との間の空間を充填するように形成されている。この絶縁層９の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
封止樹脂８は、半導体チップ３を被覆する領域以外の領域、つまり半導体チップ３を被覆する領域を囲む外周領域に形成された封止樹脂７と第２基板５との間に形成されている。すなわち、封止樹脂８は、封止樹脂７の面７Ｂと第２基板５のソルダレジスト層３８との間の空間を充填するように形成されている。
このように、電子部品内蔵基板１Ａでは、封止樹脂７と第２基板５との間の空間が封止樹脂８と絶縁層９とによって充填されている。これら封止樹脂８及び絶縁層９は、封止樹脂７（第１基板２）と第２基板５とを接着する接着剤として機能するとともに、コア付きはんだボール６０を保護する保護層として機能する。すなわち、電子部品内蔵基板１Ａでは、封止樹脂８と絶縁層９とが第２封止樹脂として機能する。
次に、上記電子部品内蔵基板１Ａの製造方法について説明する。
図１５（ａ）に示す工程では、まず、先の図４〜図１１に示した工程と同様の製造工程を施す。これにより、第１基板用基板材７５の接続用パッドＰ２上に形成された金属層２１上に、コア付きはんだボール４０と金属ポスト５０とが順に積層された積層構造を接合するとともに、基板材７５のソルダレジスト層２２上に封止樹脂７を形成する。ここで、封止樹脂７は、半導体チップ３とコア付きはんだボール４０と金属ポスト５０の下面５０Ａと金属ポスト５０の側面とを被覆する。また、封止樹脂７の上面には、半導体チップ３を被覆する領域（つまり、金属板７０の開口部７０Ｙ（図１０（ａ）参照）に対応する領域）に形成された面７Ａと、上記領域の外周領域に形成された面７Ｂとによって段差部が形成されている。
続いて、図１５（ａ）に示す工程では、封止樹脂７の上面のうち面７Ａ上にＢ−ステージ状態（半硬化状態）の絶縁層９を形成する。この絶縁層９は、図１５（ｂ）に示すように、各基板形成領域Ａ２の中央部（具体的には、基板材７５に実装された半導体チップ３と平面視で重なる領域）に平面視矩形状に形成される。絶縁層９の材料としては、例えば粘着性を有するＢ−ステージ状態のシート状の絶縁性樹脂やペースト状の絶縁性樹脂を用いることができる。また、絶縁層９の材料としては、他にも無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂や液晶ポリマー（liquid crystal polymer）等を用いることができる。このような絶縁層９の材料である樹脂としては、例えば熱硬化性樹脂を用いることができる。
例えば絶縁層９として粘着性を有するシート状の絶縁性樹脂を用いる場合には、封止樹脂７の面７Ａ上に平面矩形状に形成されたシート状の絶縁性樹脂をラミネートすることにより上記絶縁層９を形成することができる。但し、この工程では、シート状の絶縁性樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。なお、シート状の絶縁性樹脂を真空雰囲気中でラミネートすることにより、絶縁層９中へのボイドの巻き込みを抑制することができる。また、絶縁層９としてペースト状の絶縁性樹脂を用いる場合には、封止樹脂７の面７Ａ上に例えばスクリーン印刷法により液状又はペースト状の絶縁性樹脂を形成し、その後、プリベークして絶縁性樹脂を半硬化させる。この半硬化した絶縁性樹脂は、接着性を有する。
次に、図１６（ａ）に示す工程では、先の図１５（ａ）に示した構造体の上方に、コア付きはんだボール６０が接合された第２基板用基板材７６を配置する。具体的には、第１基板用基板材７５上に形成された封止樹脂７の７Ｂ及び絶縁層９の上面と、第２基板用基板材７６のソルダレジスト層３８の下面とを対向させて、コア付きはんだボール６０（接続用パッドＰ５）と金属ポスト５０（接続用パッドＰ２）とが対向するように位置決めされる。
次に、図１６（ｂ）に示す工程（第５工程及び第６工程）では、パッドとなる各金属ポスト５０の上面５０Ｂ上に、コア付きはんだボール６０を接合する。具体的には、まず、熱硬化されていないＢ−ステージ状態の絶縁層９の接着性を利用して、第２基板用基板材７６を絶縁層９を介して第１基板用基板材７５に搭載し仮固定する。必要に応じて、第２基板用基板材７６を絶縁層９（第１基板用基板材７５）側に押圧してもよい。このとき、第２基板用基板材７６に接合されたコア付きはんだボール６０と第１基板用基板材７５に接合された金属ポスト５０とが対応（対向）する位置に配置される。そして、例えば２３０〜２６０℃程度の温度で加熱、及び第２基板用基板材７６側から荷重を加えることで、コア付きはんだボール６０のはんだ６２が溶融し、コア付きはんだボール６０が金属ポスト５０の上面５０Ｂに接合される。このようにして、コア付きはんだボール４０と金属ポスト５０とコア付きはんだボール６０とが順に積層されたスペーサ部６が形成され、そのスペーサ部６を介して第２基板用基板材７６が第１基板用基板材７５に固定される。また、半硬化状態の絶縁層９は、上記積層時における加熱処理又は積層後に実施される加熱処理により、絶縁層９の硬化温度以上で所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層９により第２基板用基板材７６と封止樹脂７とが接着されるとともに、封止樹脂７の面７Ａと第２基板用基板材７６との間の空間が熱硬化された絶縁層９によって充填される。
次に、図１６（ｃ）に示す工程（第６工程）では、両基板材７５，７６間の空間、具体的には封止樹脂７の面７Ｂと基板材７６のソルダレジスト層３８の下面との間の空間を充填するように封止樹脂８を形成する。この封止樹脂８と上記封止樹脂７と上記絶縁層９とによって、基板材７５と基板材７６とが強固に固定される。例えば、封止樹脂８の材料として熱硬化性を有したモールド樹脂を用いる場合には、図１６（ｂ）に示した構造体を金型内に収容し、金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、樹脂を例えば１８０℃程度で加熱して硬化させることにより、封止樹脂８を形成する。なお、上記モールド樹脂を充填する方法としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法等の方法を用いることができる。
以上の製造工程により、基板材７５，７６の基板形成領域Ａ２，Ａ３に電子部品内蔵基板１Ａに対応する構造体が製造される。
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏する。
（６）ところで、金属板７０の開口部７０Ｙを充填するように形成される封止樹脂７は、それ以外の領域に形成される封止樹脂７よりも厚く形成される。このため、封止樹脂７の面７Ａとソルダレジスト層３８の下面との間の間隔は、封止樹脂７の面７Ｂとソルダレジスト層３８の下面との間の間隔よりも狭くなる。このような空間に対して樹脂モールド成形法により樹脂層を充填する場合には、その空間の高さをある程度確保しなければ上記樹脂層を良好に充填することができない。このため、封止樹脂７の面７Ａとソルダレジスト層３８の下面との間の間隔は、樹脂層を良好に充填することが可能な距離を確保する必要がある。したがって、第１基板２と第２基板５との間の間隔が広くなってしまう。
これに対し、上記封止樹脂７の面７Ａに半硬化状態の絶縁層９を形成し、第２基板用基板材７６を第１基板用基板材７５に搭載する際に、封止樹脂７の面７Ａと基板材７６のソルダレジスト層３８の下面との間の空間を上記絶縁層９で充填するようにした。これにより、封止樹脂７の面７Ａとソルダレジスト層３８の下面との間の間隔を狭くすることができ、ひいては第１基板２と第２基板５との間の間隔を狭くすることができる。したがって、電子部品内蔵基板１Ａ全体を小型化することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、接続用パッドＰ２上にコア付きはんだボール４０及び金属ポスト５０が接合され、且つ封止樹脂７が形成された第１基板用基板材７５上に、接続用パッドＰ５上にコア付きはんだボール６０が接合された第２基板用基板材７６を積層するようにした。これに限らず、例えば図１０（ｂ）に示した構造体の金属ポスト５０の上面５０Ｂにコア付きはんだボール６０を接合した後に、そのコア付きはんだボール６０に接続用パッドＰ５を接合して第２基板用基板材７６を第１基板用基板材７５上に積層するようにしてもよい。
・上記第２実施形態における絶縁層９を以下のような方法により形成するようにしてもよい。
図１７（ａ）に示す工程では、まず、先の図４〜図１１に示した工程と同様の製造工程を施す。これにより、第１基板用基板材７５の接続用パッドＰ２上に形成された金属層２１上に、コア付きはんだボール４０と金属ポスト５０とが順に積層された積層構造を接合するとともに、基板材７５のソルダレジスト層２２上に封止樹脂７を形成する。ここで、封止樹脂７は、半導体チップ３とコア付きはんだボール４０と金属ポスト５０の下面５０Ａと金属ポスト５０の側面とを被覆する。また、封止樹脂７の上面には、半導体チップ３を被覆する領域（つまり、金属板７０の開口部７０Ｙ（図１０（ａ）参照）に対応する領域）に形成された面７Ａと、上記領域の外周領域に形成された面７Ｂとによって段差部が形成されている。
続いて、図１７（ａ）に示す工程では、絶縁層９のパターンに対応した開口部７７Ｘを有する剥離フィルム７７を封止樹脂７上に貼付する。具体的には、封止樹脂７の上面のうち面７Ｂのみに剥離フィルム７７を貼付する。すなわち、上記開口部７７Ｘは、図１７（ｂ）に示すように、封止樹脂７の上面のうち面７Ａを露出させるように、各基板形成領域Ａ２の中央部に平面視矩形状に形成されている。この開口部７７Ｘは、例えば剥離フィルム７７を封止樹脂７上に貼付する前に金型により予め打ち抜かれて形成される。また、封止樹脂７の上面全面に剥離フィルム７７を貼付した後に、レーザ等によって開口部７７Ｘの外形を形取るように剥離フィルム７７を切断し、その部分の剥離フィルム７７を除去して開口部７７Ｘを形成するようにしてもよい。
剥離フィルム７７の材料としては、例えば塩化ビニルやＰＥＴフィルムを用いることができる。また、剥離フィルム７７の下面にはアクリル樹脂などからなる粘着剤が設けられており、剥離フィルム７７は封止樹脂７から容易に剥離できる状態で仮接着されている。
次いで、図１８（ａ）に示す工程では、封止樹脂７の上面側全面を被覆するように、封止樹脂７の面７Ａ上及び剥離フィルム７７上にＢ−ステージ状態の絶縁層９を形成する。
続いて、剥離フィルム７７を封止樹脂７から引き剥がす。このとき、剥離フィルム７７上に配置された絶縁層９が、剥離フィルム７７上に配置されていない絶縁層９（つまり、封止樹脂７の面７Ａ上に形成された絶縁層９）から引き裂かれ、剥離フィルム７７と一緒に封止樹脂７から引き剥がされる。図１８（ｂ）は、剥離フィルム７７を引き剥がした後の断面構造を示している。なお、本工程の時点では、絶縁層９は半硬化状態であるため、剥離フィルム７７を封止樹脂７から引き剥がすことで容易に絶縁層９を厚さ方向に引き裂くことができる。
以上の製造方法によっても、上記第２実施形態と同様の絶縁層９を形成することができる。
・上記各実施形態における封止樹脂７を、樹脂モールド成形法を用いて形成するようにした。これに限らず、例えばポッティング法により封止樹脂７を形成するようにしてもよい。
・上記各実施形態における封止樹脂８を、樹脂モールド成形法を用いて形成するようにした。これに限らず、例えば以下の方法により封止樹脂８を形成するようにしてもよい。ここでは、第１実施形態の封止樹脂８の形成方法についての変形例を説明する。
すなわち、封止樹脂７の上面（面７Ａ，７Ｂ）及び金属ポスト５０の上面５０Ｂ上に半硬化状態の絶縁層を形成した後に、その絶縁層の接着性を利用して、コア付きはんだボール６０が接合された第２基板用基板材７６を上記絶縁層を介して第１基板用基板材７５に搭載し仮固定する。続いて、例えば２３０〜２６０℃程度の温度で加熱、及び基板材７６側から荷重を加えることで、コア付きはんだボール６０と金属ポスト５０とを電気的に接続する。具体的には、コア付きはんだボール６０が上記半硬化状態の絶縁層を突き破って、コア付きはんだボール６０が金属ポスト５０に接続される。このとき、上記加熱処理によりコア付きはんだボール６０のはんだ６２が溶融し、コア付きはんだボール６０が金属ポスト５０に接合される。このようにして、コア付きはんだボール４０と金属ポスト５０とコア付きはんだボール６０とが順に積層されたスペーサ部６を介して、第２基板用基板材７６が第１基板用基板材７５に固定される。また、上記半硬化状態の絶縁層は、上記積層時における加熱処理又は積層後に実施される加熱処理により、絶縁層の硬化温度以上で所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層により第２基板用基板材７６と封止樹脂７とが接着されるとともに、封止樹脂７の面７Ａ，７Ｂと第２基板用基板材７６との間の空間が熱硬化された絶縁層によって充填される。すなわち、この熱硬化後の絶縁層が上記封止樹脂８として機能する。
・上記各実施形態では、金属板７０の開口部７０Ｙを形成し、その開口部７０Ｙを充填するように封止樹脂７を形成するようにした。これに限らず、金属板７０に対する開口部７０Ｙの形成を省略してもよい。この場合には、図１９（ａ）に示すように、金属板７０をコア付きはんだボール４０を介して第１基板用基板材７５に搭載する際に、金属板７０の凹部７０Ｘの底面７０Ｃが半導体チップ３に接触しないように、凸部７３及びコア付きはんだボール４０の高さを設定する必要がある。すなわち、凸部７３とコア付きはんだボール４０との合計の高さが半導体チップ３とバンプ３ａとの合計の厚さよりも高くなるように設定する必要がある。このように基板材７５に金属板７０を固定した後、図１９（ｂ）に示す工程では、基板材７５と凹部７０Ｘの底面７０Ｃとの間の空間を充填するように封止樹脂７を形成する。このとき、封止樹脂７の面７Ｂは、半導体チップ３を被覆する領域と凸部７３及びコア付きはんだボール４０を被覆する領域の双方で上記底面７０Ｃと接するため、それら両領域で略面一に形成される。続いて、凸部７３以外の金属板７０の部分が除去されるまで金属板７０がエッチングにより薄化されると、図１９（ｃ）に示すように上面５０Ｂが封止樹脂７の面７Ｂと略面一になる金属ポスト５０が形成される。その後、図１２〜図１３に示した工程と同様の製造工程により、第２基板用基板材７６に接合されたコア付きはんだボール６０を金属ポスト５０に接合することで、封止樹脂７の形成された基板材７５に基板材７６を固定する。次いで、封止樹脂７と基板材７６との間の空間を充填するように封止樹脂８を形成する。これにより、上記第１実施形態と同様の電子部品内蔵基板を製造することができる。
このような製造方法によれば、封止樹脂７の上面（面７Ｂ）を略面一に形成することができ、その封止樹脂７の面７Ｂと金属ポスト５０の上面５０Ｂとを略面一に形成することができる。このため、それら面７Ｂ及び上面５０Ｂと基板材７６との間に充填される封止樹脂８の流動性を向上させることができ、封止樹脂８の充填性を向上させることができる。
・上記各実施形態において、金属板７０の凸部７３の面７３Ａ（金属ポスト５０の上面５０Ｂとなる面）に金属層（めっき層）を形成するようにしてもよい。この場合の金属板７０の加工方法の一例を図２０及び図２１に従って説明する。
図２０（ａ）に示す工程では、まず、金属板７０の面７０Ａ全面を覆うようにレジスト層８１を形成するとともに、金属板７０の面７０Ｂ全面を覆うようにレジスト層８２を形成する。その後、図２０（ｂ）に示す工程では、レジスト層８１の所要の箇所（金属ポスト５０を形成すべき箇所）に開口部８１Ｘを形成する。上記レジスト層８１，８２の材料としては、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層８１，８２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属板７０の面７０Ａ，７０Ｂの両面にドライフィルムを熱圧着によりラミネートし、金属板７０の面７０Ａにラミネートしたドライフィルムを露光・現像によりパターニングして上記開口部８１Ｘを形成する。これにより、金属板７０の面７０Ａに開口部８１Ｘを有するレジスト層８１が形成され、金属板７０の面７０Ｂ全面を被覆するレジスト層８２が形成される。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層８１，８２を形成することができる。
次に、図２０（ｃ）に示す工程では、上記レジスト層８１，８２をめっきマスクとして、金属板７０の面７０Ａに、その金属板７０をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層８１の開口部８１Ｘから露出された金属板７０の面７０Ａに電解めっき法を施すことにより、その金属板７０上に金属層８３を形成する。ここで、金属層８３がＮｉ層８４とＡｕ層８５とが積層された構造である場合には、電解めっき法により、レジスト層８１の開口部８１Ｘから露出された金属板７０の面７０Ａ上にＮｉ層８４とＡｕ層８５を順に積層する。
その後、図２０（ｄ）に示す工程では、図２０（ｃ）に示したレジスト層８１，８２を例えばアルカリ性の剥離液により除去する。
次に、図２１（ａ）に示す工程では、上記金属層８３及び金属板７０の面７０Ａ全面を覆うようにレジスト層８６を形成するとともに、金属板７０の面７０Ｂ全面を覆うようにレジスト層８７を形成する。その後、図２１（ｂ）に示す工程では、所要の箇所（金属層８３が形成されている箇所、つまり金属ポスト５０を形成すべき箇所）のレジスト層８６のみを残すように、レジスト層８６に開口部８６Ｘを形成する。また、レジスト層８７に、半導体チップ３が実装される第１基板２の実装領域に対応する開口部８７Ｘを形成する。上記レジスト層８６，８７の材料としては、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト層８６，８７の材料としては、上記レジスト層７１，７２と同様の材料を用いることができる。
続いて、図２１（ｃ）に示す工程では、レジスト層８６，８７及び金属層８３をエッチングマスクとして、開口部８６Ｘ，８７Ｘから露出している金属板７０を面７０Ａ，７０Ｂの両面からエッチングする。これにより、開口部８６Ｘから露出している金属板７０に凹部７０Ｘが形成される。換言すると、レジスト層８６及び金属層８３で被覆されている金属板７０に凸部７３が形成される。これにより、凸部７３の面７３Ａ上に金属層８３が形成されたことになる。また、開口部８６Ｘ及び開口部８７Ｘの双方から露出している金属板７０に開口部７０Ｙが形成される。
次いで、図２１（ｄ）に示す工程では、図２１（ｃ）に示したレジスト層８６，８７を例えばアルカリ性の剥離液により除去する。
その後、例えば図２１（ｅ）に示すように、凸部７３の面７３Ａ上に形成された金属層８３の上面（具体的には、Ａｕ層８５の上面）に、コア付きはんだボール４０を搭載する。例えばＡｕ層８５の上面に、適宜フラックスを塗布した後、コア付きはんだボール４０を搭載し、２３０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
このように、金属ポスト５０の下面５０Ａとなる凸部７３の面７３Ａに金属層８３を形成することにより、金属ポスト５０とコア付きはんだボール４０との接続性を向上させることができる。
・上記各実施形態では、スペーサ部６や接続用パッドＰ２，Ｐ５を、平面視で半導体チップ３の外周縁を囲む配置で形成するようにしたが、その平面配置に限定されない。例えば半導体チップ３の外形をなす四辺のうちの任意の１辺又は複数の辺に対応する位置にスペーサ部６や接続用パッドＰ２，Ｐ５を形成しないようにしてもよい。
・上記各実施形態では、金属ポスト５０の上面５０Ｂを、その金属ポスト５０の側面に接する封止樹脂７の面７Ｂと面一になるように形成した。これに限らず、例えば金属ポスト５０の上面５０Ｂを、その金属ポスト５０の側面に接する封止樹脂７の面７Ｂよりも下面５０Ａ側に凹むように形成するようにしてもよい。
・上記各実施形態のコア付きはんだボール４０，６０の導電性コアボールとして銅コアボール４１，６１を用いるようにした。これに限らず、銅コアボール４１，６１の代わりに、例えば金やニッケル等の銅以外の金属により形成した導電性コアボールを用いるようにしてもよい。あるいは、コア付きはんだボール４０，６０の代わりに、導電性コアボールを省略したはんだボールを用いるようにしてもよい。
・上記各実施形態の第１基板２において、最外層の配線パターン２０，２３よりも内層の構造については特に限定されない。すなわち、第１基板２は、少なくとも、最外層の配線パターン２０，２３が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン２０，２３よりも内層の構造については特に限定されない。例えばコア基板１１の構造及び材質は特に限定されない。また、コア基板１１上に形成される下層配線（例えば、配線１５，１６）とその下層配線を覆う絶縁層（例えば、絶縁層１３，１４）の層数についても特に限定されない。あるいは、基板本体１０を、コア基板１１を有するコア付きビルドアップ基板に替えて、コア基板１１を含まないコアレス基板としてもよい。
・上記各実施形態の第１基板２において、金属層２１，２４を省略してもよい。
・上記各実施形態の第２基板５において、最外層の配線パターン３３，３６よりも内層の構造については特に限定されない。すなわち、第２基板５は、少なくとも、最外層の配線パターン３３，３６が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン３３，３６よりも内層の構造については特に限定されない。例えばコア基板３１の構造及び材質は特に限定されない。また、コア基板３１上に下層配線とその下層配線を覆う絶縁層とを所要の層数形成するようにしてもよい。あるいは、第２基板５を、コア基板３１を含まないコアレス基板としてもよい。
・上記各実施形態の第２基板５において、金属層３４，３７を省略してもよい。
・上記各実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
１，１Ａ 電子部品内蔵基板
２ 第１基板
３ 半導体チップ（電子部品）
５ 第２基板
６ スペーサ部
７ 封止樹脂（第１封止樹脂）
８ 封止樹脂（第２封止樹脂）
９ 絶縁層（第２封止樹脂、絶縁層）
２１，３７ 金属層
４０ コア付きはんだボール（第１はんだボール）
４１ 銅コアボール（導電性コアボール）
４２ はんだ
５０ 金属ポスト
６０ コア付きはんだボール（第２はんだボール）
６１ 銅コアボール（導電性コアボール）
６２ はんだ
７０ 金属板
７３ 凸部
Ｐ２ 接続用パッド（第１パッド）
Ｐ５ 接続用パッド（第２パッド）

Claims (10)

  1. 第１パッドを有する第１基板と、
    前記第１パッドと対向して設けられた第２パッドを有する第２基板と、
    前記第１基板と前記第２基板との間に介在し、前記第１パッドと前記第２パッドとを電気的に接続するスペーサ部と、
    前記第１基板と前記第２基板との間に配置され、前記第１基板に実装された電子部品と、
    前記第１基板と前記第２基板との間の空間において前記第１基板上に形成され、前記電子部品を封止する第１封止樹脂と、
    前記第１封止樹脂の第１面上に形成され、前記第１封止樹脂と前記第２基板との間の空間に充填された第２封止樹脂と、を有し、
    前記スペーサ部は、
    前記第１パッドに接合された第１はんだボールと、
    第１面が前記第１はんだボールに接合された金属ポストと、
    前記金属ポストの前記第１面とは反対側の第２面と前記第２パッドとに接合された第２はんだボールとが、前記第１基板及び前記第２基板の積層方向に順に積層された構造を有し、
    前記第１封止樹脂は、前記第１はんだボールと前記金属ポストの側面全面と前記電子部品とを被覆し、
    前記第２封止樹脂は、前記第２はんだボールを被覆し、
    前記金属ポストの前記第２面は、前記第１封止樹脂の前記第１面と面一になるように形成されていることを特徴とする電子部品内蔵基板。
  2. 前記第１封止樹脂の前記第１面は、前記電子部品を被覆する領域に形成された第２面と、前記第１はんだボールと前記金属ポストの側面とを被覆する領域に形成され、前記第１封止樹脂の前記第２面よりも前記第１基板に向かって凹むように形成された第３面とを有することを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記第１封止樹脂の前記第２面と前記第２基板との間の空間に形成された絶縁層を有し
    、
    前記第２封止樹脂は、前記第１封止樹脂の前記第３面と前記第２基板との間の空間に形成されていることを特徴とする請求項２に記載の電子部品内蔵基板。
  4. 前記金属ポストは、前記第１基板側から前記第２基板側に向かうに連れて径が大きくなるテーパ状に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の電子部品内蔵基板。
  5. 前記第１はんだボール及び前記第２はんだボールは、導電性コアボールと前記導電性コアボールの周囲を被覆するはんだとを有するコア付きはんだボールであることを特徴とする請求項１〜４のいずれか１つに記載の電子部品内蔵基板。
  6. 第１パッドが形成され、電子部品が実装された第１基板を準備する第１工程と、
    前記第１パッド上に第１はんだボールと金属ポストとを順に積層するとともに、前記第１はんだボールと前記金属ポストの一部と前記電子部品とを被覆する第１封止樹脂を前記第１基板上に形成する第２工程と、
    第２パッドが形成された第２基板を準備する第３工程と、
    前記第２パッド上に第２はんだボールを接合する第４工程と、
    前記第２はんだボールを前記金属ポストに接合し、前記第１はんだボールと前記金属ポストと前記第２はんだボールとを介して前記第２基板を前記第１基板に接続する第５工程と、
    前記第１封止樹脂と前記第２基板との間の空間を充填する第２封止樹脂を前記第１封止樹脂の第１面上に形成する第６工程と、
    を有することを特徴とする電子部品内蔵基板の製造方法。
  7. 前記第２工程は、
    金属板の所要の箇所を薄化して凸部を形成する工程と、
    前記凸部の第１面上に前記第１はんだボールを搭載する工程と、
    前記第１パッド上に前記第１はんだボールを接合し、前記金属板を前記第１基板に固定する工程と、
    前記金属板と前記第１基板との間の空間を充填する前記第１封止樹脂を形成する工程と、
    前記金属板のうち前記凸部のみ、又は前記凸部の一部のみが残るように前記金属板を薄化して前記金属ポストを形成する工程と、
    を有することを特徴とする請求項６に記載の電子部品内蔵基板の製造方法。
  8. 前記凸部を形成する工程では、前記所要の箇所に凹部を形成することにより前記凸部を形成するとともに、前記金属板に前記電子部品の実装領域に対応する開口部を形成し、
    前記第１封止樹脂を形成する工程では、前記第１封止樹脂が前記開口部を充填するように形成され、前記第１封止樹脂の前記第１面のうち前記開口部を充填する領域に形成された第２面が、前記凹部の底面と反対側の前記金属板の面と面一になるように形成されることを特徴とする請求項７に記載の電子部品内蔵基板の製造方法。
  9. 前記第５工程の前に、前記第１封止樹脂の前記第２面上に半硬化状態の絶縁層を形成する工程を有し、
    前記第５工程では、前記第１封止樹脂の前記第２面と前記第２基板との間の空間が前記絶縁層で充填されることを特徴とする請求項８に記載の電子部品内蔵基板の製造方法。
  10. 前記金属ポストを形成する工程では、前記薄化後の前記凸部の前記第１面と反対側の第２面が前記凸部の側面と接する前記第１封止樹脂の前記第１面と面一になるように、前記
    金属板が薄化されることを特徴とする請求項７〜９のいずれか１項に記載の電子部品内蔵基板の製造方法。
JP2012188798A 2012-08-29 2012-08-29 電子部品内蔵基板及び電子部品内蔵基板の製造方法 Active JP6076653B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012188798A JP6076653B2 (ja) 2012-08-29 2012-08-29 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US13/968,620 US9137900B2 (en) 2012-08-29 2013-08-16 Electronic component incorporated substrate and method for manufacturing electronic component incorporated substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012188798A JP6076653B2 (ja) 2012-08-29 2012-08-29 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014049476A JP2014049476A (ja) 2014-03-17
JP2014049476A5 JP2014049476A5 (ja) 2015-09-24
JP6076653B2 true JP6076653B2 (ja) 2017-02-08

Family

ID=50187324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012188798A Active JP6076653B2 (ja) 2012-08-29 2012-08-29 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Country Status (2)

Country Link
US (1) US9137900B2 (ja)
JP (1) JP6076653B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
TWI556402B (zh) * 2014-01-02 2016-11-01 矽品精密工業股份有限公司 封裝堆疊結構及其製法
KR20150091932A (ko) * 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
TWI541966B (zh) * 2014-03-05 2016-07-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP2018520507A (ja) * 2015-06-25 2018-07-26 インテル コーポレイション リセスを有するインターポーザを用いた集積回路構造
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
JP6713289B2 (ja) * 2016-01-28 2020-06-24 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102582421B1 (ko) * 2016-01-29 2023-09-25 삼성전자주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
JP6764666B2 (ja) * 2016-03-18 2020-10-07 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102012443B1 (ko) * 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
US10026681B2 (en) 2016-09-21 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101982049B1 (ko) * 2016-11-23 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US10141270B2 (en) * 2016-12-09 2018-11-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
KR102008342B1 (ko) * 2017-07-18 2019-08-07 삼성전자주식회사 팬-아웃 반도체 패키지 및 패키지 기판
KR102419154B1 (ko) 2017-08-28 2022-07-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US10157870B1 (en) * 2017-09-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US11075137B2 (en) * 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
JP7161904B2 (ja) * 2018-10-11 2022-10-27 新光電気工業株式会社 半導体装置の製造方法
US10757813B2 (en) * 2018-10-12 2020-08-25 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP7163162B2 (ja) * 2018-12-10 2022-10-31 新光電気工業株式会社 半導体パッケージ
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11107791B2 (en) * 2019-03-14 2021-08-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP7225052B2 (ja) * 2019-07-31 2023-02-20 株式会社東芝 電子部品モジュール
US11094668B2 (en) * 2019-12-12 2021-08-17 Micron Technology, Inc. Solderless interconnect for semiconductor device assembly
US11715699B2 (en) * 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
TW202201673A (zh) 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
TWI777467B (zh) * 2020-03-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
KR20210126228A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
TW202231146A (zh) * 2021-01-25 2022-08-01 優顯科技股份有限公司 電子裝置及其製造方法
CN118366875A (zh) * 2021-01-26 2024-07-19 长江存储科技有限责任公司 基板结构及其制造和封装方法
US11646255B2 (en) 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same
CN115484735A (zh) * 2021-06-15 2022-12-16 华为技术有限公司 电子设备
KR20230094645A (ko) * 2021-12-21 2023-06-28 현대자동차주식회사 파워 모듈 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298143A (ja) * 1998-04-10 1999-10-29 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造方法
KR100442918B1 (ko) * 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
US7378297B2 (en) * 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
US7847382B2 (en) * 2009-03-26 2010-12-07 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US7863735B1 (en) * 2009-08-07 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with a tiered substrate package and method of manufacture thereof
JP5490525B2 (ja) * 2009-12-28 2014-05-14 日本シイエムケイ株式会社 部品内蔵型多層プリント配線板及びその製造方法
US8710668B2 (en) * 2011-06-17 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with laser hole and method of manufacture thereof

Also Published As

Publication number Publication date
US20140063768A1 (en) 2014-03-06
US9137900B2 (en) 2015-09-15
JP2014049476A (ja) 2014-03-17

Similar Documents

Publication Publication Date Title
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5147779B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5221315B2 (ja) 配線基板及びその製造方法
JP5460388B2 (ja) 半導体装置及びその製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP5210839B2 (ja) 配線基板及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
JP5795196B2 (ja) 半導体パッケージ
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US8176628B1 (en) Protruding post substrate package structure and method
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JP2016178247A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6505521B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN101241868A (zh) 内埋半导体组件的封装工艺及封装结构
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
KR100855624B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6076653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150