[go: up one dir, main page]

CN118366875A - 基板结构及其制造和封装方法 - Google Patents

基板结构及其制造和封装方法 Download PDF

Info

Publication number
CN118366875A
CN118366875A CN202410483875.5A CN202410483875A CN118366875A CN 118366875 A CN118366875 A CN 118366875A CN 202410483875 A CN202410483875 A CN 202410483875A CN 118366875 A CN118366875 A CN 118366875A
Authority
CN
China
Prior art keywords
conductive
core substrate
pad
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410483875.5A
Other languages
English (en)
Inventor
曾心如
陈鹏
周厚德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202410483875.5A priority Critical patent/CN118366875A/zh
Publication of CN118366875A publication Critical patent/CN118366875A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种制造用于封装的基板结构的方法包括：提供核心基板、在核心基板的第一表面处的多个导电焊盘、以及在核心基板的与第一表面相对的第二表面处的金属层；在多个导电焊盘中的每一个上形成导电结构，导电结构用于将基板结构粘贴到外部部件上；在核心基板的第一表面上形成模制化合物，以包封导电结构；以及通过对在核心基板的第二表面处的金属层进行图案化来形成多个封装焊盘。

Description

基板结构及其制造和封装方法
本申请是申请日为2021年1月26日、申请号为202180000299.9、发明名称为“衬底结构及其制造和封装方法”的专利申请的分案申请。
技术领域
本公开一般地涉及半导体制造技术领域，并且更特别地，涉及基板结构及其制造方法和封装方法。
背景技术
在目前的封装技术中，半导体芯片需要被附接到基板结构的一侧，并且使用金属导线电连接到形成在基板结构上的接触焊盘。在将半导体芯片密封到基板结构上以形成半导体封装结构之后，可以在基板结构的与半导体芯片相对的一侧上形成焊料球，使得半导体封装结构可以通过焊料球进一步连接到印刷电路板(PCB)。根据该封装方法，在垂直于基板结构的方向上，焊料球的尺寸大约是封装半导体器件的总厚度的20％。也就是说，多个焊料球占据了半导体封装结构的大部分，这给进一步提高封装密度带来了挑战。
发明内容
本公开的一个方面提供了一种制造用于封装的基板结构的方法。该方法包括：提供核心基板、在核心基板的第一表面处的多个导电焊盘、以及在核心基板的与第一表面相对的第二表面处的金属层；在多个导电焊盘中的每一个上形成导电结构，导电结构用于将基板结构粘贴到外部部件上；在核心基板的第一表面上形成模制化合物，以包封导电结构；以及通过对在核心基板的第二表面处的金属层进行图案化来形成多个封装焊盘。
本公开的另一方面提供了一种用于封装的基板结构。该基板结构包括：核心基板、在核心基板的第一表面处的多个导电焊盘、以及在核心基板的与第一表面相对的第二表面处的多个封装焊盘；在多个导电焊盘中的每一个上的导电结构，导电结构用于将基板结构粘贴到外部部件上；以及在核心基板的第一表面上并且包封导电结构的模制化合物。
本公开的另一方面提供了一种封装方法。该方法包括：提供根据本公开的基板结构；在核心基板的第二表面处将多个半导体芯片封装到基板结构上；以及去除第一模制化合物的一部分，以在核心基板的第一表面处暴露导电结构的一部分。
本公开的另一方面提供了一种半导体结构。该半导体结构包括：根据本公开的基板结构；以及在核心基板的第二表面处被封装到基板结构上的多个半导体芯片。
本领域技术人员根据本公开的说明书、权利要求和的附图可以理解本公开的其他方面。
附图说明
根据各个公开的实施例的以下附图仅是用于说明性目的示例，并且不旨在限制本公开的范围。
图1示出了用于封装的基板结构的示意截面图；
图2-图3示出了在基于图1所示的基板结构的封装方法的某些阶段处的半导体结构的示意截面图；
图4-图14示出了在根据本公开的各个实施例的用于制造基板结构的示例性方法的某些阶段处的半导体结构的示意图；
图15示出了根据本公开的各个实施例的用于制造基板结构的示例性方法的示意流程图；
图16-图19示出了在根据本公开的各个实施例的示例性封装方法的某些阶段处的半导体结构的示意截面图；并且
图20示出了根据本公开的各个实施例的示例性封装方法的示意流程图。
具体实施方式
现在将详细参考本发明的示例性实施例，其在附图中示出。在可能的情况下，在所有附图中使用相同的附图标记来表示相同或相似的部分。
尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员应当认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域的技术人员来说，显然本公开也可以用于各种其他应用。
应当注意，在本说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用表明所描述的实施例包括特定的特征、结构或特性，但是每个实施例可以不必包括特定的特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例实现这样的特征、结构或特性都将在相关领域技术人员的知识范围之内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
应当容易理解的是，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在…上方”或“在…之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，空间相对术语，例如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等在本文中为了便于描述可以用于描述一个元件或特征与另一个(多个)元件或(多个)特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式取向(旋转90度或在其他取向下)，并且本文所使用的空间相对描述词也可以被相应地进行解释。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个上层结构或下层结构之上延伸，或者可以拥有小于下层结构或上层结构的范围的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于处于连续结构的顶表面与底表面之间的或处于连续结构的顶表面和底表面处的任何一对水平面之间。层可以横向地、垂直地和/或沿着锥形表面延伸。基板可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线、和/或垂直互连接入(过孔)触点)以及一个或多个电介质层。
如本文所用，术语“标称/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可能由于制造工艺或公差的微小变化而产生。如本文所用，术语“约”表明可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以表明在例如值的0.1％到15％内变化的给定量的值(例如，值的±2％、±5％或±10％)。
如本文所用，术语“3D存储器器件”是指一种在横向取向的衬底上具有垂直取向的存储器单元晶体管串(本文称为“存储器串”，例如NAND存储器串)的半导体器件，其使得存储器串相对于衬底在垂直方向上延伸。如本文所用，术语“垂直/垂直地”意味着标称地垂直于衬底的横向表面。
图1示出了用于封装的基板结构的示意截面图。参考图1，该基板结构包括核心基板10，核心基板10包括第一表面和与第一表面相对的第二表面。该基板结构还包括设置在核心基板10的第一表面上的多个封装焊盘21a、多条导电线21b和第一阻焊剂(SR)层20以及设置在核心基板10的第二表面上的多个焊料焊盘31和第二SR层30。第一SR层20覆盖核心基板10的第一表面以及多条导电线21b，并且第二SR层30覆盖核心基板10的第二表面。多个封装焊盘21a中的每一个封装焊盘21a至少部分地通过第一SR层20暴露。多个焊料焊盘31中的每一个焊料焊盘31至少部分地通过第二SR层30暴露。因此，第二SR层30可以用作随后焊料球形成的焊料掩膜。此外，该基板结构还包括穿过核心基板10设置的多个接触插塞25，并且每一个接触插塞连接核心基板10的第一表面上的封装焊盘21a和核心基板10的第二表面上的焊料焊盘31。
图2示出了具有附接在图1中所示的基板结构上的多个半导体芯片的半导体结构的示意图。参考图2，多个半导体芯片40然后附接到基板结构的第一SR层20的一侧。每一个半导体芯片40使用粘合层50附接到基板结构。出于说明目的，如图2中所示，两个半导体芯片40以特定的位移垂直地堆叠在基板结构上，以确保设置在每一个半导体芯片40的顶表面上的芯片接触焊盘41暴露，以用于进一步地导线键合。然而，基于实际的需求，附接在基板结构上的半导体芯片40的数量可以不同于2个，并且半导体芯片40可以彼此垂直地堆叠和/或横向地间隔开。
然后，使用金属导线42通过导线键合将暴露在半导体芯片40的顶表面上的每一个芯片接触焊盘41连接到对应的封装焊盘21a。此外，使用模制化合物60密封设置在第一SR层20上方的半导体芯片40。模制化合物60不仅为半导体结构提供机械保护，而且防止外部湿气和灰尘进入半导体芯片40、封装焊盘21a和金属导线42。
图3示出了在图2中所示的半导体封装结构的焊料焊盘上植设多个焊料球之后的半导体结构的示意图。参考图3，在附接并且密封半导体芯片40之后，在通过第二SR层30暴露的多个焊料焊盘31上植设多个焊料球32。
此外，半导体封装结构可以通过多个焊料球连接到印刷电路板(PCB)。这样，可以将各种半导体封装结构(均包括多个半导体芯片)集成在单一PCB上。
根据基板结构和封装方法，焊料球32的高度占半导体结构的总厚度的大约20％，这不利于半导体器件的小型化。此外，基板结构通常具有大的表面积和小的厚度。对应地，半导体器件的封装面积大。因此，由于材料的热膨胀系数(CTE)失配是单向的，因此在封装工艺期间，基板结构可能容易翘曲，进而影响半导体封装结构的性能。此外，在将多个半导体芯片40放置在基板结构上并且形成模制化合物60以密封半导体结构之后，在制造工艺期间，焊料掩膜(例如，第二SR层30)可能容易改变颜色，当进一步植设焊料球并且将半导体封装结构连接到PCB时，这可能降低产品良率。另外，在半导体封装结构连接到PCB之后，从PCB施加到半导体封装结构的应力可能较大，并且当结构遭受温度循环时，应力可能足够大以对金属导线42和/或导电线21b造成损坏。例如，施加到封装半导体结构的大的应力可能导致断裂的导电线21b或者断裂的金属导线42。
本公开提供了一种用于制造基板结构的方法。图15示出了根据本公开的各个实施例的用于制造基板结构的示例性方法的示意流程图，并且图4-图14示出了在该制造方法的某些阶段处的半导体结构的示意图。
参考图15，可以提供初始基板，并且初始基板可以包括核心基板、第一初始金属层和第二初始金属层，核心基板包括第一表面和与第一表面相对的第二表面，并且第一初始金属层和第二初始金属层分别设置在核心基板的第一表面和第二表面上(S601)。图4示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图4，可以提供初始基板。初始基板可以包括核心基板100、第一初始金属层220和第二初始金属层210。核心基板100可以包括第一表面(未标示)和第二表面(未标示)，第一初始金属层220设置在第一表面上，第二初始金属层210设置在第二表面上。也就是说，第一初始金属层220和第二初始金属层210可以设置在核心基板100的两个相对表面上。第一初始金属层220可以用于在随后的工艺中形成多个焊料焊盘、多个器件接触焊盘和多条第一导电线，并且第二初始金属层210可以用于在随后的工艺中形成多个封装焊盘和多条第二导电线。
在一个实施例中，核心基板100可以由硅制成。在其他实施例中，核心基板100可以由任何其他具有低电导率的适当材料制成。在一个实施例中，第一初始金属层220和第二初始金属层210两者可以由相同金属制成。所述金属可以包括铜、铝、钨、金或其组合。例如，第一初始金属层220和第二初始金属层210可以由铜或铝制成。在其他实施例中，第一初始金属层220和第二初始金属层210可以由不同金属制成。例如，第一初始金属层220可以由铜制成，并且第二初始金属层210可以由铝制成。
进一步地，回到图15，可以去除第一初始金属层的一部分，以形成多个导电焊盘(例如，焊料焊盘)和多个器件接触焊盘，并且可以穿过核心基板形成多个导电插塞，以将多个导电焊盘与第二初始金属层电连接(S602)。图5示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图5，可以去除第一初始金属层220(参考图4)的一部分，以形成多个焊料焊盘221a和多个器件接触焊盘221b。另外，可以穿过核心基板100形成多个导电插塞215，其中，每一个导电插塞215将对应的焊料焊盘221a连接到第二初始金属层210。
在一个实施例中，在去除第一初始金属层220的该部分之后，多条第一导电线221c还可以与多个焊料焊盘221a和多个器件接触焊盘221b一起形成。每一条第一导电线221c可以电连接到焊料焊盘221a或器件接触焊盘221b。
在一个实施例中，去除第一初始金属层220的该部分的工艺可以包括以下示例性步骤。首先，可以在第一初始金属层220上形成第一图案化掩模层(未示出)。第一图案化掩模层可以限定多个焊料焊盘221a和多个器件接触焊盘221b的轮廓。然后，可以使用第一图案化掩模层作为蚀刻掩模刻蚀第一初始金属层220，以暴露核心基板100。这样，第一初始金属层220的剩余部分可以形成多个焊料焊盘221a和多个器件接触焊盘221b。进一步地，可以去除第一图案化掩模层。
在一个实施例中，多个导电插塞215可以由金属制成，例如铜、铝、钨、金或其组合。形成多个导电插塞215的工艺可以包括以下示例性步骤。可以在核心基板100的第一表面上方形成第二图案化掩模层(未示出)。第二图案化掩模层可以限定每一个导电插塞215在核心基板100上的投影位置和大小。进一步地，可以使用第二图案化掩模层作为蚀刻掩模蚀刻穿透第一初始金属层220和核心基板100。在蚀刻穿透第一初始金属层220和核心基板100之后，还可以去除第二初始金属层210的一部分。这样，可以形成多个通孔。然后，可以用金属填充多个通孔，以形成多个导电插塞215。进一步地，可以去除第二图案化掩模层。可以在形成多个焊料焊盘221a和多个器件接触焊盘221b之前或之后，形成多个导电插塞215。
进一步地，回到图15，可以形成第一SR层以覆盖核心基板的暴露的第一表面(S603)。图6示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图6，可以形成第一SR层320以覆盖核心基板的暴露的第一表面。第一SR层320还可以部分地覆盖每一个焊料焊盘221a和每一个器件接触焊盘221b。例如，第一SR层320可以覆盖每一个焊料焊盘221a的边缘部分和每一个器件接触焊盘221b的边缘部分。在一个实施例中，第一SR层320可以由聚合物制成。
进一步地，回到图15，可以将多个半导体器件连接到多个器件接触焊盘(S604)。图7示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图7，可以将多个半导体器件410连接到多个器件接触焊盘221b。在一个实施例中，多个半导体器件410可以包括无源器件和/或半导体管芯，并且每一个半导体器件410可以通过多个金属连接器411连接到对应的器件接触焊盘221b。多个金属连接器411可以包括焊接球、金属柱和任何其他适当的连接结构。
回到图15，可以在多个导电焊盘(例如，焊料焊盘)上形成多个导电结构(例如，焊料球)，导电结构用于当基板结构被用于封装时将基板结构粘贴到外部部件上(S605)。图8示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图8，可以在多个焊料焊盘221a上形成多个焊料球420。这样，每一个焊料焊盘221a可以被对应的焊料球420覆盖。多个焊料球420可以从第一SR层320的顶表面突出。另外，沿着核心基板100的正交方向，每一个焊料球420的一部分可以相对于核心基板100的第一表面超出多个半导体器件410的顶表面。在一个实施例中，在核心基板100的正交方向上，从每一个焊料球420的最高点到多个半导体器件410的顶表面的垂直距离可以大于50μm，使得当在随后的工艺中去除焊料球420的一部分时，多个半导体器件410可以不被损坏。在一个实施例中，当将基板结构用于封装时，多个焊料球420可以用于将基板结构粘贴到外部部件上。
进一步地，回到图15，可以将第一模制化合物设置在第一SR层上，以覆盖多个导电结构(例如，焊料球)和多个半导体器件(S606)。图9示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图9，可以将第一模制化合物520设置在第一SR层320上，以覆盖多个焊料球420和多个半导体器件410。第一模制化合物520可以由环氧树脂制成。在核心基板100的正交方向上，从第一模制化合物520的顶部到每一个焊料球420的最高点的距离(例如，从第一模制化合物520的顶表面到每一个焊料球420的最短距离)可以不太大或太小。当从第一模制化合物520的顶部到焊料球420的最高点的距离太小时，基板结构的总厚度可能未充分增加以防止翘曲和/或断裂。然而，当从第一模制化合物520的顶部到焊料球420的最高点的距离太大时，由于在封装工艺期间，需要去除每一个焊料球420的一部分，因此第一模制化合物520的需要去除的部分也可能较大，这不仅导致材料浪费，还不必要地增加了产品成本。在一个实施例中，从第一模制化合物520的顶表面到每一个焊料球420的最短距离可以在大约50μm到500μm的范围内。
在一个实施例中，第一模制化合物520可以包括分立部分。图10示出了根据本公开的各个实施例的形成在第一SR层上的示例性第一模制化合物的示意俯视图，图11示出了图10所示的第一模制化合物的示例性侧视图，并且图12示出了图10所示的第一模制化合物的另一示例性侧视图。应当注意，出于说明性的目的，在图10-图12中的每一个中仅示出了第一模制化合物和第一SR层。
参考图10，第一模制化合物520可以包括多个分立部分，并且第一模制化合物520的相邻部分可以通过沟槽521间隔开。在一个示例中，参考图11，分隔第一模制化合物520的相邻部分的沟槽521可以具有均匀宽度。也就是说，沟槽521的截面可以具有矩形形状。在另一示例中，参考图12，分隔第一模制化合物520的相邻部分的沟槽521可以具有顶部大小大于底部大小的梯形形状。
通过将第一模制化合物520划分成分立部分，可以充分地抑制由于不同材料的热膨胀系数的失配而在基板结构中生成的横向应力。在一个实施例中，分隔第一模制化合物520的相邻部分的沟槽521的宽度可以不太大或太小。当沟槽521的宽度太大时，在随后的封装工艺期间，在第一模制化合物520的相邻部分之间的区域中仍然可能不期望应力分布。然而，当沟槽521的宽度太小时，沟槽521的制造可能是困难的，这增加了产品成本。在一个实施例中，沟槽521的宽度可以在大约50μm到200的μm的范围内。应当注意，沟槽521的宽度在这里是指第一模制化合物520的相邻部分之间的最短距离。例如，参考图12，当沟槽521具有梯形形状时，沟槽521的宽度可以指沟槽521的截面的底部大小。
在一个实施例中，形成具有分立部分的第一模制化合物520的工艺可以包括以下示例性步骤。可以形成第一初始模制化合物(未示出)，以覆盖第一SR层320、多个焊料球420(参考图9)和多个半导体器件410(参考图9)。可以在第一初始模制化合物上形成第三图案化掩模层(未示出)。进一步地，可以去除通过第三图案化掩模层暴露的第一初始模制化合物的部分，以形成多个沟槽。然后，可以去除第三图案化掩模层。
在其他实施例中，形成具有分立部分的第一模制化合物520的工艺可以包括以下示例性步骤。可以在第一SR层320上形成第四图案化掩模层。被第四图案化掩模层覆盖的区域可以对应于要形成的沟槽的位置。进一步地，可以形成第一初始模制化合物(未示出)。第一初始模制化合物可以覆盖第一SR层320、多个焊料球420(参考图9)、多个半导体器件410(参考图9)以及第四图案化掩模层。然后，可以去除第四图案化掩模层，使得第一初始模制化合物的剩余部分可以形成第一模制化合物520。
此外，回到图15，可以去除第二初始金属层的一部分，以形成多个封装焊盘(S607)。图13示出了与本公开的各个实施例一致的半导体结构的示意截面图。应当注意，图13中的半导体结构的视图是从图9所示的视图发展而来的半导体结构的翻转视图。
参考图13，可以去除第二初始金属层210(参考图9)的一部分，以形成多个封装焊盘211a。在一个实施例中，当去除第二初始金属层210的该部分以形成多个封装焊盘211a时，可以同时形成多条导电线211b。每一条第二导电线211b可以电连接到封装焊盘211a。
进一步地，可以将穿过核心基板100形成的每一个导电插塞215连接到封装焊盘211a或第二导电线211b。应当注意，在本公开中，作为示例，在形成多个焊料球420之前形成多个导电插塞215。然而，可以在形成多个焊料球420之后形成多个导电插塞215。也就是说，可以在去除第一初始金属层的部分以形成多个焊料球221a时形成多个导电插塞215，如本公开中所述，或者可以在去除第二初始金属层的部分以形成多个封装焊盘211a时形成多个导电插塞215。
应当注意，在形成基板结构并且将多个半导体芯片封装到基板结构上之后，形成在核心基板100的第一表面上的多条第一导电线221c、多个器件接触焊盘221b和多个焊料焊盘221a、形成在核心基板100的第二表面上的多个封装焊盘211a和多条第二导电线211b以及穿过核心基板100形成的多个导电插塞215可以为多个半导体芯片和多个半导体器件410提供电连接。这样，可以在半导体封装结构的不同部件(包括封装在半导体结构上的半导体芯片、半导体器件410等)之间传输电信号。
进一步地，回到图15，可以形成第二SR层，以覆盖核心基板的暴露的第二表面(S608)。图14示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图14，在去除第二初始金属层210(参考图9)的部分以形成多个封装焊盘211a和多条第二导电线211b之后，可以暴露核心基板100的第二表面的一部分。可以形成第二SR层310，以覆盖核心基板100的暴露的第二表面。第二SR层310还可以覆盖每一条第二导电线211b，并且部分地覆盖每一个封装焊盘211a。这样，可以形成用于封装半导体芯片的基板结构。在一个实施例中，第二SR层310可以由聚合物制成。
应当注意，在一个实施例中，所述方法被描述为具有形成在焊料焊盘上的多个焊料球，并且焊料球可以在随后的封装工艺中用作半导体封装结构与PCB之间的电连接器。然而，根据实际需求，导电柱或导电凸块可以为用于提供半导体封装结构与PCB之间的电连接的替代结构。因此，在本公开中，形成在基板结构上以用于提供到PCB的电连接的焊料球、导电柱、导电凸块等都可以被称为导电结构，并且因此，焊料焊盘可以被称为导电焊盘。
根据所公开的基板结构的制造方法，在基板结构中形成多个焊料球，并且设置模制化合物以覆盖多个焊料球。因此，增加了基板结构的总厚度，这不仅提高了基板结构的机械强度，还确保了封装工艺期间的应力的期望均匀分布。此外，将模制化合物设计为包括分立部分，这有助于降低由于不同材料的热膨胀系数失配而导致的横向应力。这样，可以减少由于应力的不均匀分布而导致的翘曲和/或断裂。与焊料球设置在核心基板的同一侧上的SR层被模制化合物覆盖，使得在制造和封装工艺期间，SR层受到保护。因此，可以避免对SR层的损坏，例如，划痕、凹痕、变色等。另外，通过在封装半导体芯片之前形成多个焊料球，多个半导体器件可以预安装在焊料球的一侧上的基板结构上，并且在随后的封装工艺期间，多个半导体器件被模制化合物保护。因此，所公开的方法允许将器件布置在基板结构的形成有多个焊料球的一侧上，这有助于提高半导体结构的封装密度。
本公开还提供了一种用于封装半导体芯片的基板结构。图14示出了与本公开的各个实施例一致的示例性基板结构的示意截面图。
参考图14，该基板结构可以包括核心基板100。核心基板100可以包括第一表面(未标示)和与第一表面相对的第二表面(未标示)。该基板结构还可以包括设置在核心基板100的第一表面上的多个焊料焊盘221a和多个器件接触焊盘221b。多个焊料焊盘221a和多个器件接触焊盘221b可以由金属制成，例如铜、铝、钨、金或其组合。在一个实施例中，该基板结构还可以包括设置在核心基板100的第一表面上的多条第一导电线221c，并且多条第一导电线221c可以由与多个焊料焊盘221a和多个器件接触焊盘221b相同的金属制成。
该基板结构还可以包括形成在多个焊料焊盘221a上的多个焊料球420以及连接到多个器件接触焊盘221b的多个半导体器件410。在一个实施例中，多个半导体器件410可以包括无源器件和/或半导体管芯，并且每一个半导体器件410可以通过多个金属连接器411连接到对应的器件接触焊盘221b。多个金属连接器411可以包括焊接球、金属柱和任何其他适当连接结构。
该基板结构还可以包括设置在核心基板100的第一表面上的第一SR层320。第一SR层320可以部分地覆盖每一个焊料焊盘221a和每一个器件接触焊盘221b。在一个实施例中，第一SR层320可以由聚合物制成。
基板结构还可以包括设置在核心基板100的第一表面上的第一模制化合物520。第一模制化合物520可以覆盖第一SR层320、多个焊料球420和多个半导体器件410。在核心基板100的正交方向上，从第一模制化合物520的顶部到每一个焊料球420的最高点的距离(例如，从第一模制化合物520的顶表面到每一个焊料球420的最短距离)可以不太大或太小。当从第一模制化合物520的顶部到焊料球420的最高点的距离太小时，基板结构的总厚度可能未充分增加以防止翘曲和/或断裂。然而，当从第一模制化合物520的顶部到焊料球420的最高点的距离太大时，由于在封装工艺期间，需要去除每一个焊料球420的一部分，因此第一模制化合物520的需要去除的部分也可能较大，这不仅导致材料浪费，还不必要地增加了产品成本。在一个实施例中，从第一模制化合物520的顶表面到每一个焊料球420的最短距离可以在大约50μm到500μm的范围内。
在一个实施例中，第一模制化合物520可以包括分立部分。图10示出了根据本公开的各个实施例的形成在第一SR层上的示例性第一模制化合物的示意俯视图，图11示出了图10所示的第一模制化合物的示例性侧视图，并且图12示出了图10所示的第一模制化合物的另一示例性侧视图。应当注意，出于说明性的目的，在图10-图12中的每一个中仅示出了第一模制化合物和第一SR层。
参考图10，第一模制化合物520可以包括多个分立部分，并且第一模制化合物520的相邻部分可以通过沟槽521间隔开。在一个示例中，参考图11，分隔第一模制化合物520的相邻部分的沟槽521可以具有均匀宽度。也就是说，沟槽521的截面可以具有矩形形状。在另一示例中，参考图12，分隔第一模制化合物520的相邻部分的沟槽521可以具有顶部大小大于底部大小的梯形形状。
通过将第一模制化合物520划分成分立部分，可以充分地抑制由于不同材料的热膨胀系数的失配而在基板结构中生成的横向应力。在一个实施例中，分隔第一模制化合物520的相邻部分的沟槽521的宽度可以不太大或太小。当沟槽521的宽度太大时，在随后的封装工艺期间，在第一模制化合物520的相邻部分之间的区域中仍然可能不期望应力分布。然而，当沟槽521的宽度太小时，沟槽521的制造可能是困难的，这增加了产品成本。在一个实施例中，沟槽521的宽度可以在大约50μm到200的μm的范围内。应当注意，沟槽521的宽度在这里是指第一模制化合物520的相邻部分之间的最短距离。例如，参考图12，当沟槽521具有梯形形状时，沟槽521的宽度可以指沟槽521的截面的底部大小。
此外，该基板结构还可以包括设置在核心基板100的第二表面上的多个封装焊盘211a和多条第二导电线211b。在一个实施例中，多个封装焊盘211a和多条第二导电线211b可以由金属制成，例如铜、铝、钨、金或其组合。
该基板结构可以包括设置在核心基板100的第二表面上的第二SR层310。第二SR层可以覆盖多条第二导电线211b，并且部分地覆盖每一个封装焊盘211a。在一个实施例中，第二SR层310可以由聚合物制成。
该基板结构可以包括穿过核心基板100形成的多个导电插塞215。在一个实施例中，每一个导电插塞215可以将核心基板的第一表面上的焊料焊盘221a连接到封装焊盘211a或第二导电线211b。多个导电插塞215可以由金属制成，例如铜、铝、钨、金或其组合。
应当注意，在一个实施例中，所述基板结构被描述为包括形成在焊料焊盘上的多个焊料球，并且焊料球可以在随后的封装工艺中用作半导体封装结构与PCB之间的电连接器。然而，根据实际需求，导电柱或导电凸块可以为用于提供到PCB电连接的替代结构。因此，在本公开中，形成在基板结构上以用于提供到PCB的电连接的焊料球、导电柱、导电凸块等都可以被称为导电结构，并且因此，焊料焊盘可以被称为导电焊盘。
根据所公开的基板结构，在基板结构中形成多个焊料球，并且设置模制化合物以覆盖多个焊料球。因此，增加了基板结构的总厚度，这不仅提高了基板结构的机械强度，还确保了封装工艺期间的应力的期望均匀分布。此外，将模制化合物设计为包括分立部分，这有助于降低由于不同材料的热膨胀系数失配而导致的横向应力。这样，可以减少由于应力的不均匀分布而导致的翘曲和/或断裂。与焊料球设置在核心基板的同一侧上的SR层被模制化合物覆盖，使得在制造和封装工艺期间，SR层受到保护。因此，可以避免对SR层的损坏，例如，划痕、凹痕、变色等。另外，通过在基板结构中形成多个焊料球，多个半导体器件可以预安装在焊料球的一侧上的基板结构上，并且在使用基板结构的封装工艺期间，多个半导体器件被模制化合物保护。因此，所公开的基板结构允许将器件布置在多个焊料球形成的一侧上，这有助于提高半导体结构的封装密度。
此外，本公开还提供了根据本公开的各个实施例的使用基板结构的封装方法。图20示出了根据本公开的各个实施例的示例性封装方法的示意流程图，并且图16-图19示出了在该封装方法的某些阶段处的半导体结构的示意截面图。
参考图20，可以提供基板结构，该基板结构包括核心基板、在核心基板的第一表面处的多个导电焊盘(例如，焊料焊盘)、在核心基板的第二表面处的多个封装焊盘、形成在多个导电焊盘上的多个导电结构(例如，焊料球)以及形成在核心基板的第一表面上并且包封多个导电结构的第一模制化合物；并且可以在核心基板的第一表面处将多个半导体芯片封装到基板结构上(S701)。图16示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图16，可以提供与本公开的各个实施例一致的基板结构。例如，该基板结构可以包括核心基板100，其具有第一表面(未标示)和与第一表面相对的第二表面(未标示)。该基板结构可以包括设置在核心基板100的第二表面上的多个封装焊盘211a和第二SR层310。每一个封装焊盘211a可以至少部分地通过第二SR层310暴露。该基板结构还可以包括设置在核心基板100的第一表面上的多个焊料焊盘221a和第一SR层320。每一个焊料焊盘221a可以至少部分地通过第一SR层320暴露。该基板结构可以包括形成在多个焊料焊盘221a上的多个焊料球420，并且多个焊料球420可以从第一SR层320突出。该基板结构还可以包括设置在核心基板100的第一表面上的第一模制化合物520。第一模制化合物520可以由环氧树脂制成，并且可以覆盖多个焊料球420，并且可以包括分立部分。
此外，可以从与多个焊料焊盘相对的一侧将多个半导体芯片430附接到该基板结构。也就是说，可以将多个半导体芯片430附接到第二SR层310。每一个半导体芯片430可以包括至少一个芯片接触焊盘431，并且可以使用粘合层440附接到该基板结构或者另一半导体芯片430。出于说明目的，如图16中所示，两个半导体芯片430以特定的位移垂直地堆叠在该基板结构上，以确保设置在每一个半导体芯片430的顶表面上的芯片接触焊盘431暴露，以用于进一步地导线键合。然而，基于实际的需求，附接在该基板结构上的半导体芯片430的数量可以不同于2个，并且半导体芯片430可以彼此垂直地堆叠和/或横向地间隔开。
然后，可以使用金属导线432通过导线键合将暴露在半导体芯片430的顶表面上的每一个芯片接触焊盘431连接到对应的封装焊盘211a。此外，可以设置第二模制化合物510，以密封设置在第二SR层310上方的半导体芯片430。第二模制化合物510可以由环氧树脂制成。第二模制化合物510可以覆盖多个半导体芯片430、金属导线432以及多个封装焊盘211a的表面。第二模制化合物510可以不仅为半导体结构提供机械保护，而且可以防止外部湿气和灰尘进入半导体芯片430、封装焊盘211a和金属导线432。
此外，回到图20，可以去除第一模制化合物的一部分，以暴露每一个导电结构(例如，焊料球)(S702)。图17示出了与本公开的各个实施例一致的半导体结构的示意截面图。
参考图17，可以去除第一模制化合物520的一部分，以暴露每一个焊料球420。在一个实施例中，当去除第一模制化合物520的该部分时，还可以去除每一个焊料球420的一部分。去除第一模制化合物520的该部分以暴露每一个焊料球420可以包括化学机械抛光(CMP)工艺或者蚀刻工艺。例如，可以在第一模制化合物520的远离核心基板100的表面上执行CMP工艺，以去除第一模制化合物520的一部分和每一个焊料球420的一部分。在执行该CMP工艺之后，可以暴露每一个焊料球420。在另一示例中，可以通过干法蚀刻工艺、湿法蚀刻工艺或者结合干法蚀刻和湿法蚀刻的工艺去除第一模制化合物520的该部分。在一个实施例中，在通过去除第一模制化合物520的该部分而暴露每一个焊料球420之后，焊料球420的表面可以与第一模制化合物520的表面齐平。也就是说，焊料球420可以在远离核心基板100的一侧上具有平坦表面。
此外，回到图20，可以对多个导电结构(例如，焊料球)进行再成形，以形成多个再成形的导电结构(再成形的焊料球)，并且每一个再成形的导电结构的一部分可以从第一模制化合物的表面突出(S703)。图18示出了与本公开的各个实施例一致的半导体结构的示意截面图，并且图19示出了图18中所示的虚线框中的半导体结构的示意放大图。
参考图18-图19，可以对多个焊料球420(参考图17)进行再成形，以形成多个再成形的焊料球421。在形成多个再成形的焊料球421之后，多个再成形的焊料球421可以从第一模制化合物520的远离核心基板100的表面突出。在一个实施例中，可以通过焊料回流工艺对多个焊料球进行再成形。在一个实施例中，在核心基板的正交方向上，从第一模制化合物突出的每一个再成形的焊料球421的高度d可以在大约10μm到100μm的范围内。
应当注意，在一个实施例中，用于封装的基板结构被描述为具有形成在焊料焊盘上的多个焊料球，并且在将半导体封装结构(参考图16)进一步连接到PCB时，焊料球可以被再成形，并且然后可以用作半导体封装结构与PCB之间的电连接器。然而，根据实际需求，在将半导体封装结构进一步连接到PCB时，导电柱或导电凸块可以为用于提供电连接的替代结构。因此，在本公开中，形成在基板结构上的用于提供到PCB的电连接的焊料球、导电柱、导电凸块等都可以被称为导电结构，并且因此，焊料焊盘可以被称为导电焊盘。在基板结构包括形成在对应的导电焊盘上的导电柱和/或导电凸块时，在封装工艺期间，每一个导电柱或导电凸块可以被再成形，以具有从第一模制化合物的表面突出的一部分。例如，在用于形成导电柱或导电凸块的材料具有低熔点时(例如，焊料材料)，可以执行焊料回流工艺，以对导电柱或导电凸块进行再成形，使得再成形的导电柱或导电凸块可以具有从第一模制化合物突出的一部分。在另一示例中，在用于形成导电柱或导电凸块的材料具有高熔点时(例如，铜或铝)，可以在导电柱或导电凸块的暴露表面上形成金属层，并且该金属层可以用作进一步连接到PCB的突出部分。
此外，在一个实施例中，利用从第一模制化合物520突出的多个再成形的焊料球421，可以将半导体封装结构连接到PCB。
根据所公开的封装方法，采用与本公开的各个实施例一致的基板结构。该基板结构包括形成在多个焊料焊盘上的多个焊料球，以及覆盖多个焊料球的模制化合物。因此，增加了基板结构的总厚度，这不仅提高了基板结构的机械强度，还确保了封装工艺期间的应力的期望均匀分布。此外，将模制化合物设计为包括分立部分，这有助于降低由于不同材料的热膨胀系数失配而导致的横向应力。这样，可以减少由于应力的不均匀分布而导致的翘曲和/或断裂。与焊料球设置在核心基板的同一侧上的SR层被模制化合物覆盖，使得在制造和封装工艺期间，SR层受到保护。因此，可以避免对SR层的损坏，例如，划痕、凹痕、变色等。另外，通过形成在基板结构中的多个焊料球，多个半导体器件可以预安装在焊料球的一侧上的基板结构上，并且在使用基板结构的封装工艺期间，多个半导体器件被模制化合物保护。因此，在基板结构上封装半导体结构允许将器件布置在多个焊料球形成的一侧上，这有助于提高半导体结构的封装密度。
以上具体实施方式仅示出了本发明的某些示例性实施例，而并非旨在限制本发明的范围。本领域技术人员可以理解说明书整体，并且各个实施例中的技术特征可以被组合到本领域普通技术人员可以理解的其他实施例中。在不脱离本发明的精神和原理的情况下，其任何等同物或修改都落入本发明的真实范围内。

Claims (33)

1.一种用于形成基板结构的方法，包括：
提供核心基板；
在所述核心基板的第一表面处形成导电焊盘；
在与所述第一表面相对的第二表面处形成金属层；
在所述导电焊盘远离所述核心基板的一侧形成导电结构；
在所述第一表面上形成模制化合物，所述模制化合物包括多个分立部分；以及
对所述金属层进行图案化形成封装焊盘。
2.根据权利要求1所述的方法，在形成所述模制化合物之前，还包括：
在所述第一表面处形成器件接触焊盘。
3.根据权利要求2所述的方法，还包括：
在所述第一表面上形成第一阻焊剂层，其中，所述第一阻焊剂层覆盖部分所述导电焊盘和部分所述器件接触焊盘。
4.根据权利要求2所述的方法，还包括：
将半导体器件连接到所述器件接触焊盘，其中：
在垂直于并且远离所述核心基板的所述第一表面的方向上，所述导电结构的部分超出所述半导体器件的顶表面。
5.根据权利要求4所述的方法，其中：
所述导电结构的超出所述半导体器件的所述顶表面的所述部分的厚度大于50μm。
6.根据权利要求3所述的方法，在形成所述模制化合物之前，还包括：
在所述第一表面处形成第一导电线，其中，所述第一导电线被所述第一阻焊剂层覆盖。
7.根据权利要求1所述的方法，还包括：
在所述第二表面上形成第二阻焊剂层，其中，所述第二阻焊剂层覆盖部分所述封装焊盘。
8.根据权利要求7所述的方法，还包括：
在对所述金属层进行图案化时，在所述第二表面处形成第二导电线，其中，所述第二导电线被所述第二阻焊剂层覆盖。
9.根据权利要求1所述的方法，还包括：
形成穿过所述核心基板的导电插塞，其中，所述导电插塞将所述导电焊盘与对应的封装焊盘连接。
10.根据权利要求1-9中的任何一项所述的方法，其中：
所述模制化合物包封所述导电结构；
在垂直于并且远离所述核心基板的所述第一表面的方向上，所述模制化合物的顶表面与所述导电结构的顶部之间的距离在50μm到500μm的范围内。
11.根据权利要求1-10中的任何一项所述的方法，其中，所述模制化合物包括多个分立部分，包括：
在所述第一表面上形成第一初始模制化合物；
在所述第一初始模制化合物上形成图案化掩模层；
去除通过所述图案化掩模层暴露的所述第一初始模制化合物的部分，形成所述多个分立部分和多个沟槽，其中，所述模制化合物的所述多个分立部分通过所述沟槽分隔开。
12.根据权利要求11所述的方法，其中：
所述沟槽的宽度在50μm到200μm的范围内。
13.根据权利要求12所述的方法，其中：
所述沟槽的截面具有矩形形状或梯形形状。
14.一种基板结构，包括：
核心基板；
导电焊盘和器件接触焊盘，位于所述核心基板的第一表面处；
封装焊盘，位于与所述核心基板的与所述第一表面相对的第二表面处；
导电结构，位于所述导电焊盘远离所述核心基板的一侧；
半导体器件，连接到所述器件接触焊盘；以及
模制化合物，位于所述核心基板的所述第一表面上，所述模制化合物包封所述导电结构和所述半导体器件。
15.根据权利要求14所述的基板结构，还包括：
第一阻焊剂层，位于所述核心基板的所述第一表面上，其中，所述第一阻焊剂层覆盖部分所述导电焊盘和部分所述器件接触焊盘。
16.根据权利要求15所述的基板结构，其中：
在垂直于并且远离所述核心基板的所述第一表面的方向上，所述导电结构的部分超出所述半导体器件的顶表面。
17.根据权利要求16所述的基板结构，其中：
所述导电结构的超出所述半导体器件的所述顶表面的所述部分的厚度大于50μm。
18.根据权利要求15所述的基板结构，还包括：
第一导电线，位于所述核心基板的所述第一表面处，其中，所述第一导电线被所述第一阻焊剂层覆盖，且连接到所述导电焊盘或所述器件接触焊盘。
19.根据权利要求14所述的基板结构，还包括：
第二阻焊剂层，位于所述核心基板的所述第二表面上，其中，所述第二阻焊剂层覆盖部分所述封装焊盘。
20.根据权利要求19所述的基板结构，还包括：
第二导电线，位于所述核心基板的所述第二表面处，其中，所述第二导电线被所述第二阻焊剂层覆盖，且连接到所述封装焊盘。
21.根据权利要求14所述的基板结构，还包括：
导电插塞，穿过所述核心基板，其中，所述导电插塞将所述导电焊盘与对应的封装焊盘连接。
22.根据权利要求14所述的基板结构，其中：
所述半导体器件包括无源器件和/或半导体管芯。
23.根据权利要求14所述的基板结构，其中：
所述导电结构包括焊料球、导电柱或导电凸块中的一种。
24.一种半导体封装结构，包括：
一种基板结构，包括：
核心基板，位于所述核心基板的第一表面处的导电焊盘和器件接触焊盘，位于与所述核心基板的与所述第一表面相对的第二表面处的封装焊盘；
导电结构，位于所述导电焊盘远离所述核心基板的一侧；
半导体器件，连接到所述器件接触焊盘；
第一模制化合物，位于所述核心基板的所述第一表面上，所述第一模制化合物包封所述导电结构和所述半导体器件；
半导体芯片，位于所述基板结构的所述核心基板的所述第二表面上；以及
第二模制化合物，位于所述核心基板的所述第二表面上，所述第二模制化合物包封所述半导体芯片。
25.根据权利要求24所述的半导体封装结构，其中：
所述导电结构的部分从所述第一模制化合物的表面突出。
26.根据权利要求25所述的半导体封装结构，其中：
在垂直于所述核心基板的所述第一表面的方向上，所述导电结构突出于所述第一模制化合物的所述部分的尺寸在10μm至100μm的范围内。
27.根据权利要求24所述的半导体封装结构，还包括：
芯片接触焊盘，位于所述半导体芯片上；
金属导线，将所述芯片接触焊盘连接至所述封装焊盘，其中，所述第二模制化合物还包封所述芯片接触焊盘、所述金属导线以及所述封装焊盘。
28.根据权利要求24所述的半导体封装结构，还包括：
第一阻焊剂层，位于所述核心基板与所述第一模制化合物之间，其中，所述第一阻焊剂层覆盖部分所述导电焊盘和部分所述器件接触焊盘；
第二阻焊剂层，位于所述核心基板与所述第二模制化合物之间，其中，所述第二阻焊剂层覆盖部分所述封装焊盘。
29.根据权利要求28所述的半导体封装结构，还包括：
第一导电线，位于所述核心基板的所述第一表面处，其中，所述第一导电线被所述第一阻焊剂层覆盖，且连接到所述导电焊盘或所述器件接触焊盘；
第二导电线，位于所述核心基板的所述第二表面处，其中，所述第二导电线被所述第二阻焊剂层覆盖，且连接到所述封装焊盘。
30.根据权利要求28所述的半导体封装结构，还包括：
导电插塞，穿过所述核心基板，其中，所述导电插塞将所述导电焊盘与对应的封装焊盘连接。
31.根据权利要求24所述的半导体封装结构，其中：所述第一模制化合物和所述第二模制化合物包括环氧树脂。
32.根据权利要求24所述的半导体封装结构，其中：
所述半导体芯片包括至少两个NAND管芯。
33.根据权利要求24所述的半导体封装结构，其中：
所述半导体器件包括无源器件和/或半导体管芯。
CN202410483875.5A 2021-01-26 2021-01-26 基板结构及其制造和封装方法 Pending CN118366875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410483875.5A CN118366875A (zh) 2021-01-26 2021-01-26 基板结构及其制造和封装方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2021/073708 WO2022160084A1 (en) 2021-01-26 2021-01-26 Substrate structure, and fabrication and packaging methods thereof
CN202180000299.9A CN112930589B (zh) 2021-01-26 2021-01-26 衬底结构及其制造和封装方法
CN202410483875.5A CN118366875A (zh) 2021-01-26 2021-01-26 基板结构及其制造和封装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180000299.9A Division CN112930589B (zh) 2021-01-26 2021-01-26 衬底结构及其制造和封装方法

Publications (1)

Publication Number Publication Date
CN118366875A true CN118366875A (zh) 2024-07-19

Family

ID=76174808

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410483875.5A Pending CN118366875A (zh) 2021-01-26 2021-01-26 基板结构及其制造和封装方法
CN202180000299.9A Active CN112930589B (zh) 2021-01-26 2021-01-26 衬底结构及其制造和封装方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202180000299.9A Active CN112930589B (zh) 2021-01-26 2021-01-26 衬底结构及其制造和封装方法

Country Status (4)

Country Link
US (2) US11694904B2 (zh)
KR (1) KR102813754B1 (zh)
CN (2) CN118366875A (zh)
WO (1) WO2022160084A1 (zh)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
US6524887B2 (en) * 2001-07-20 2003-02-25 Intel Corporation Embedded recess in polymer memory package and method of making same
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
CN101246877B (zh) * 2007-02-15 2010-10-27 南茂科技股份有限公司 多晶片面对面堆叠封装构造
JP5079456B2 (ja) * 2007-11-06 2012-11-21 新光電気工業株式会社 半導体装置及びその製造方法
US20170117214A1 (en) * 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103165566B (zh) * 2011-12-19 2016-02-24 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法
US9196532B2 (en) * 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US8765527B1 (en) * 2013-06-13 2014-07-01 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI550814B (zh) * 2015-07-31 2016-09-21 矽品精密工業股份有限公司 承載體、封裝基板、電子封裝件及其製法
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10529576B2 (en) * 2017-08-17 2020-01-07 Semiconductor Components Industries, Llc Multi-faced molded semiconductor package and related methods
KR101799667B1 (ko) * 2016-03-18 2017-12-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 모듈 및 그 제조 방법
TWI574333B (zh) * 2016-05-18 2017-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
US9953917B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
JP6784330B2 (ja) * 2017-06-20 2020-11-11 株式会社村田製作所 モジュールおよびその製造方法
KR102427557B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 패키지
US10304716B1 (en) * 2017-12-20 2019-05-28 Powertech Technology Inc. Package structure and manufacturing method thereof
US10867928B2 (en) * 2018-07-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR20240068079A (ko) * 2019-11-29 2024-05-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 칩 패키지 구조체 및 그 제조 방법

Also Published As

Publication number Publication date
CN112930589A (zh) 2021-06-08
US20220238351A1 (en) 2022-07-28
US12334361B2 (en) 2025-06-17
US11694904B2 (en) 2023-07-04
KR102813754B1 (ko) 2025-05-28
KR20230015402A (ko) 2023-01-31
CN112930589B (zh) 2024-05-10
US20230268197A1 (en) 2023-08-24
WO2022160084A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US10593643B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
US11152296B2 (en) Semiconductor package and manufacturing method thereof
US7525186B2 (en) Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same
US11508685B2 (en) Stacked semiconductor package
CN103426839B (zh) 半导体封装
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US7666716B2 (en) Fabrication method of semiconductor package
KR101107858B1 (ko) 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법
US20190043819A1 (en) Electronic package having redistribution structure
CN113327915A (zh) 半导体封装件
TWI619223B (zh) 堆疊的半導體封裝以及其之製造方法
CN112310063A (zh) 半导体装置封装及其制造方法
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
CN101350318A (zh) 电子封装及电子装置
KR20200036985A (ko) 반도체 소자 및 그 제조방법
US10811378B2 (en) Electronic package and manufacturing method thereof
CN112930589B (zh) 衬底结构及其制造和封装方法
CN112397497A (zh) 半导体封装件
TW202023330A (zh) 封裝結構及其製造方法
CN111312665B (zh) 封装结构及其制造方法
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
CN107658273A (zh) 半导体装置及制造方法
US20250105097A1 (en) Semiconductor package including a dummy chip and method of manufacturing the same
CN120164854A (zh) 封装结构
CN114664753A (zh) 带状基板和半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination