[go: up one dir, main page]

JP3339838B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3339838B2
JP3339838B2 JP24585499A JP24585499A JP3339838B2 JP 3339838 B2 JP3339838 B2 JP 3339838B2 JP 24585499 A JP24585499 A JP 24585499A JP 24585499 A JP24585499 A JP 24585499A JP 3339838 B2 JP3339838 B2 JP 3339838B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
substrate
chip
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24585499A
Other languages
English (en)
Other versions
JP2001057404A (ja
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP24585499A priority Critical patent/JP3339838B2/ja
Priority to TW89110099A priority patent/TW473945B/zh
Priority to KR20000030538A priority patent/KR100665777B1/ko
Priority to US09/588,628 priority patent/US6870248B1/en
Publication of JP2001057404A publication Critical patent/JP2001057404A/ja
Application granted granted Critical
Publication of JP3339838B2 publication Critical patent/JP3339838B2/ja
Priority to US11/053,934 priority patent/US7138298B2/en
Priority to US11/053,933 priority patent/US7339264B2/en
Priority to US11/053,892 priority patent/US7262490B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、とくに薄型化に
有利な半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の典型的な組立工程は、半導
体ウエハをダイシングして個別半導体チップを作成する
工程と、半導体チップをリードフレームにダイボンディ
ングする工程と、半導体チップのパッドとリードフレー
ムとをワイヤボンディングする工程と、リードを外部に
引き出した状態で樹脂モールドする工程とを含む。半導
体装置全体の薄型化のためには半導体チップ自体の薄型
化が必要である。そこで、半導体ウエハのダイシングに
先立ち、ウエハの非活性表面（裏面）をグラインダーで
研削する研削工程が行われる。こうして一定の厚さまで
薄くしたウエハをダイシングして個別半導体チップが切
り出される。
【０００３】ところが、薄い半導体ウエハをダイシング
ソーで分割すると、ウエハの割れやチップの欠けが生じ
る。そのため、ダンシング前のウエハの薄型化には限界
がある。そこで、最近では、先にダイシングを行い、そ
の後に、ウエハの裏面研削を行うことが提案されてい
る。すなわち、図９(a)に示されているように、ウエハ
１００の活性表面１０１を露出させた状態で、非活性表
面１０２側がダイシングテープ１０５に接着させられ
る。この状態で、ダイシングソー１０７によって、活性
表面１０１側から、約５０μｍの深さまでウエハ１００
に切り溝１０３を付けるハーフカット工程が行われる。
このハーフカット工程に引き続いて、図９(b)に示すよ
うに、非活性表面１０２側のダイシングテープ１０５を
剥がし、活性表面１０１側にダイシングテープ１０６を
貼着する。この状態で、グラインダー１０９を用いて、
非活性表面１０２側の研削、すなわち裏面研削が行われ
る。この裏面研削は、切り溝１０３に到達するまで行わ
れる。裏面研削によって切り溝１０３が現れたときに
は、厚さが約５０μｍの半導体チップ個片１１０が得ら
れることになる。
【０００４】このようにして、ダイシング時における割
れや欠けの問題を生じさせることなく、薄型化された半
導体チップ１１０を作成できる。こうして作成された半
導体チップは、その後、実装基板に搭載され、外部端子
の接続および樹脂モールドなどの工程を経て、半導体装
置（集積回路素子）として完成されることになる。
【０００５】
【発明が解決しようとする課題】ところが、薄型化され
た半導体チップ１１０は、ハンドリング時に割れや欠け
が生じるおそれがある。すなわち、たとえば、実装基板
への搭載は、ロボットによって自動で行われることにな
るが、ロボットのハンドで保持される際などに加わる外
力により、薄い半導体チップ１１０は、割れてしまった
り、また、角部が容易に欠けてしまったりする。
【０００６】したがって、上述の従来技術は、ダイシン
グ時におけるチップの割れおよび欠けを防ぐことができ
ても、ハンドリング時における割れや欠けといった新た
な問題を招来することとなっていた。そこで、この発明
の目的は、上述の技術的課題を解決し、半導体チップの
割れや欠けを生じさせることなく製造することができる
構造の半導体装置を提供することである。
【０００７】また、この発明の他の目的は、半導体チッ
プの割れや欠けを生じさせることなく半導体装置を製造
するための方法を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体チ
ップと、この半導体チップの側壁を覆い、上記半導体チ
ップの活性表面とは反対側の表面である非活性表面と面
一に形成された表面を有する保護樹脂とを含む半導体装
置である。上記の構成によれば、半導体チップの側壁
は、保護樹脂で覆われていて、この保護樹脂は、半導体
チップの非活性表面と面一に形成された表面を有してい
る。
【０００９】このような半導体チップは、請求項７に記
載されているように、半導体チップを、この半導体チッ
プの少なくとも側壁を覆う保護樹脂で封止する樹脂封止
工程と、上記半導体チップの活性表面とは反対側の表面
である非活性表面側と、この半導体チップの側壁を覆っ
ている上記保護樹脂とを同時に研削または研磨する研削
工程とを含むことを特徴とする製造方法により製造する
ことができる。なお、請求項２に記載のように、上記半
導体装置は、上記半導体チップの活性表面に電気接続さ
れ、上記保護樹脂外に露出する露出部を有する外部接続
端子をさらに含むことが好ましい。
【００１０】この場合に、外部接続端子は、配線基板に
接合された半田ボールなどのボール状端子であってもよ
いし、半導体チップにボンディングワイヤを介して電気
接続されたリードフレームであってもよい。請求項３記
載の発明は、上記半導体チップが接合されている基板を
さらに含むことを特徴とする請求項１または２記載の半
導体装置である。この構成の半導体装置は、請求項８に
記載されているように、上記樹脂封止工程の前に、上記
半導体チップを基板に接合するチップ接合工程をさらに
含む製造方法により作成することができる。
【００１１】この場合に、上記半導体チップは、活性表
面が上記基板に対向した状態で、当該基板に接合されて
いてもよい（請求項４）。この場合、上記チップ接合工
程では、上記半導体チップは、その活性表面を上記基板
に対向させた状態で当該基板に接合されることになる
（請求項９）。この構成の場合には、半導体チップは、
いわゆるフェースダウンで基板に接合される。したがっ
て、半導体チップの活性表面は、基板によって保護され
る。
【００１２】また、請求項１０に記載のように、上記基
板は、リードフレームであってもよい。この場合には、
上記チップ接合工程では、上記半導体チップは、非活性
表面を上記リードフレームに対向させた状態で当該リー
ドフレームに接合され、上記樹脂封止工程の前に、上記
リードフレームの所定箇所と上記半導体チップの活性表
面の所定箇所とをボンディングワイヤで接続する接続工
程をさらに含み、上記樹脂封止工程では、上記半導体チ
ップの活性表面および上記ボンディングワイヤが併せて
樹脂封止され、上記研削工程では、上記リードフレーム
の上記非活性表面側に位置する部分が上記半導体チップ
の非活性表面側の研削に先だって研削されることが好ま
しい。この場合、半導体チップの活性表面は、保護樹脂
によって保護されることになる。
【００１３】たとえば、チップ接合工程では、比較的厚
い半導体ウエハ（たとえば、３００〜７００μｍ厚）を
ダイシングして得られた半導体チップ個片が、基板に接
合される。このような厚い半導体ウエハからの半導体チ
ップ個片の切り出しは、容易であり、半導体チップに割
れや欠けが生じることがない。そして、このような厚い
半導体ウエハから取り出された厚い半導体チップは、ロ
ボットなどによるハンドリングの際に、割れや欠けが生
じることがない。
【００１４】そして、半導体チップを保護樹脂で封止
し、さらにこの保護樹脂と半導体チップの非活性表面側
とを同時に研削することにより、半導体基板の非活性表
面と保護樹脂の表面とを面一にできる。この研削の際、
半導体チップは、保護樹脂により周囲が保護された状態
で研削されていくので、欠けが生じたりするおそれはな
い。このようにして、半導体チップの厚みを薄くでき
る。こうして得られた半導体装置は、半導体チップの側
壁が保護樹脂により覆われていて、半導体チップのいず
れの角部も保護樹脂により保護されている。したがっ
て、たとえ研削によって半導体チップを非常に薄くした
場合（たとえば、１００〜２００μｍ）であっても、半
導体チップが損傷を受けるおそれはない。
【００１５】すなわち、半導体装置をロボットを用いて
プリント配線基板などに実装する場合であっても、半導
体チップに割れや欠けが生じるおそれがない。また、請
求項１１に記載のように、上記チップ接合工程では、上
記基板に複数個の半導体チップが接合されてもよい。こ
の場合、上記樹脂封止工程では、上記基板上の複数個の
半導体チップが樹脂封止され、上記研削工程は、上記複
数の半導体チップに関して並行して行われ、上記研削工
程の後に、所定個数の半導体チップを含む半導体装置個
片に切り出す切り出し工程がさらに行われることが好ま
しい。
【００１６】これにより、複数個の半導体装置を一括し
て製造することができる。この場合に、複数個の半導体
チップの樹脂封止は、個別に行われてもよく、また、一
括して行われてもよい。一括して複数個の半導体チップ
を樹脂封止する場合には、請求項１２に記載のように、
上記切り出し工程は、上記保護樹脂と上記基板とを同時
に切断する工程を含むこととすればよい。なお、請求項
５に記載のように、上記基板は、配線パターンが形成さ
れた配線基板であってもよいし、また、請求項６に記載
のように、上記基板は、別の半導体チップであって、全
体としてチップ・オン・チップ構造の半導体装置が構成
されてもよい。
【００１７】チップ・オン・チップ構造を採用する場合
に、土台となる親チップ上に複数個の子チップをフェー
スダウンで接合し、この複数個の子チップについて、保
護樹脂および非活性表面側の研削を同時に行えば、子チ
ップの表面の高さを均一にすることができるという利点
がある。なお、基板に対する半導体チップの接合は、た
とえば、金バンプなどのバンプを介して行われてもよ
い。
【００１８】請求項１３記載の発明は、基板上に、半導
体チップを、当該半導体チップの活性表面を上記基板に
対向させて接合するチップ接合工程と、上記半導体チッ
プの活性表面とは反対側の表面である非活性表面側を研
削または研磨する研削工程とを含み、上記チップ接合工
程では、上記基板に複数個の半導体チップが接合され、
上記研削工程は、上記複数の半導体チップに関して並行
して行われ、上記研削工程の後に、上記基板を切断する
ことにより、所定個数の半導体チップを含む半導体装置
個片を切り出す切り出し工程をさらに含むことを特徴と
する半導体装置の製造方法である。 これにより、基板
と、この基板に活性表面を対向させた状態で当該基板に
接合され、上記活性表面とは反対側の表面である非活性
表面を露出させた半導体チップとを含む半導体装置を作
製することができ、このような構成の半導体装置を複数
個一括して製造することができる。この場合に、基板の
側壁を覆う保護樹脂が設けられていてもよいし、このよ
うな保護樹脂がなくてもよい。最終製品の形態におい
て、基板の非活性表面は、保護樹脂などにより覆われる
ことなく外部に露出することになるが、基板に対向して
いる活性表面側の表層領域に形成されている素子に対す
る外部からの影響は無視できる。活性表面は、基板と対
向させられることにより保護されることになるが、必要
に応じて、活性表面と基板との間に樹脂剤を充填すれ
ば、活性表面側の表層領域に形成された素子の保護には
十分である。
【００１９】なお、上記半導体チップは、非活性表面に
対する研磨または研削処理によって、１００μｍないし
２００μｍの厚さにまで薄型化されることが好ましい。
【００２０】半導体チップの樹脂封止はされてもされな
くてもよく、研削工程は、半導体チップの樹脂封止を行
わなくても、問題なく実行できる。樹脂封止工程を省け
ば、製造工程が著しく簡素化されるから、生産コストを
低く抑えることができ、かつ、生産性を向上できる。た
だし、半導体チップの活性表面の保護のためには、半導
体チップの活性表面と基板との間の空隙に樹脂剤を注入
する工程がさらに含まれていることが好ましい。
【００２１】
【００２２】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る半導体装置の組立工程を工
程順に示す断面図である。図１(a)は、半導体チップ接
合工程を示す。ポリイミド基板などの基板１には、予め
配線パターンが、たとえば銅箔のエッチングなどによっ
て形成されている。この基板１には、複数の半導体チッ
プＣがフェースダウンで接合される。すなわち、半導体
チップＣは、トランジスタや抵抗などの素子が形成され
た活性表層領域側の表面である活性表面１１を基板１に
対向させた状態で、バンプ２を介して、基板１に接合さ
れており、この基板１に形成された配線パターンに電気
的に接続されている。
【００２３】基板１に接合される半導体チップＣは、比
較的大きな厚み、たとえば、３００〜７００μｍ程度の
厚みを有している。このような半導体チップＣは、３０
０〜７００μｍの厚い半導体ウエハ（図示せず）をダイ
シングソーで分割することによって得られる。このよう
に十分に厚いウエハは、ダイシング工程において割れや
欠けが生じることがなく、かつ、このダイシング工程を
経て得られる厚い半導体チップＣは、その後に基板１に
接合するためのハンドリング時においても割れや欠けが
生じるおそれがない。
【００２４】半導体チップＣが基板１に接合された後に
は、必要に応じて、活性表面１１と基板１との間の空隙
に液状樹脂３（アンダーフィル）が注入される。図１
(b)は、半導体チップ接合工程に続いて行われる樹脂封
止工程を示す。この樹脂封止工程では、基板１に接合さ
れた複数個の半導体チップＣを一括して収容するキャビ
ティが形成された金型（図示せず）が用いられ、基板１
上の複数個の半導体チップＣが樹脂５によって一括して
封止される。これにより、各半導体チップＣの側壁１２
と、活性表面１１とは反対側の非活性表面１３とが樹脂
５で覆われる。また、活性表面１１と基板１との間の空
隙の側方が、樹脂５で封止され、こうして活性表面１１
が保護される。
【００２５】図１(c)は、樹脂封止工程に続いて、樹脂
５の硬化後に行われる研削工程を示す。研削工程では、
図１(b)において二点鎖線で示す研削目標厚Ｔまで、グ
ラインダーを用いて研削が行われる。すなわち、樹脂５
が研削され、半導体チップＣの非活性表面１３が露出さ
せられる。その後は、樹脂５および半導体チップＣの非
活性表面１３側の研削が同時に進行し、研削目標厚Ｔま
で研削される。この研削目標厚Ｔは、たとえば、研削後
の半導体チップＣの厚みｔが、１００〜２００μｍ程度
となるように設定される。
【００２６】続いて、たとえば、ダイシングソーを用い
て、半導体チップＣ同士の間に設定された切断ラインＤ
に沿って、樹脂５および基板１が切断され、図１(d)に
示すように、半導体装置の個片が切り出される。この切
り出し工程によって切り出された半導体装置は、半導体
チップＣの側壁が全周にわたって樹脂５で覆われてい
る。そして、この樹脂５の上面５ａと研削後の非活性表
面１３とは面一になっており、半導体チップＣの角部は
樹脂５により覆われていて、いずれの位置においても保
護されている。
【００２７】この切り出し工程の後には、必要に応じ
て、図１(e)に示すように半田ボール７などの外部端子
が設けられる。図２は、半田ボール７の近傍の構成を拡
大して示す断面図である。基板１の半導体チップＣ側の
表面には、バンプ２の接合位置に、予め導体パターン１
５が形成されている。基板１には、所定の位置におい
て、導体パターン１５を反対側の面において露出させる
ための孔１６が形成されている。この孔１６の内壁と、
導体パターン１５とは反対側の表面における孔１６の縁
部付近には、導体パターン１７が形成されている。導体
パターン１５および１７の形成は、たとえば、銅の電解
めっきにより行うことができる。
【００２８】このような基板１の裏面側には、印刷によ
り半田ボール７が孔１６の位置に転写される。そして、
必要に応じてリフローを施すことにより、半田ボール７
を構成する半田の一部が孔１６に入り込み、導体パター
ン１５および１７と接合されることになる。このように
して、図１(e)に示すボールグリッドアレイ（ＢＧＡ）
型の半導体装置が得られる。なお、孔１６の内壁から基
板１の裏面にかけて形成された導体パターン１７は省略
することができ、この導体パターン１７が無くても、導
体パターン１５に接合された良好な半田ボール７の形成
が可能である。
【００２９】むろん、図１(d)に示すように、外部端子
のないランドグリッドアレイ（ＬＧＡ）型の半導体装置
を完成品としてもよい。以上のようにこの実施形態によ
れば、半導体チップＣのダイシングは厚いウエハから行
い、その後、厚い半導体チップＣを基板１に実装し、さ
らに樹脂封止した後に、研削を行って半導体チップＣを
薄型化している。したがって、ダイシング時における割
れや欠け、またはハンドリング時における割れや欠けが
生じるおそれがない。そして、半導体装置個片への切り
出しは、樹脂５によって薄い半導体チップＣが保護され
ている状態で行われるので、この切り出し工程において
半導体チップＣが損傷を受けることもない。
【００３０】さらに、最終的に得られる半導体装置は、
半導体チップＣの側壁の全周が樹脂５で覆われており、
さらに、半導体チップＣの非活性表面１３と樹脂５とが
面一になっていて、半導体チップＣの角部が露出するこ
とがない。そのため、その後のハンドリング時において
も、樹脂５によって半導体チップＣを保護することがで
きる。このようにして、半導体チップＣに割れや欠けを
生じさせることなく、極めて薄型の半導体装置を作成す
ることができる。
【００３１】なお、半導体チップＣの非活性表面１３は
露出することになるが、半導体チップＣの活性表面１１
は基板１に対向しており、かつ、半導体チップＣの側壁
は樹脂５で覆われているため、半導体チップＣの活性表
層領域は十分に保護されている。図３は、この発明の第
２の実施形態に係る半導体装置の組立工程を工程順に示
す断面図である。この図３において上述の図１に示され
た各部に対応する各部には図１の場合と同一の参照符号
を付して示す。
【００３２】上述の第１の実施形態においては、複数の
半導体チップＣを一括して樹脂モールドするようにして
いるが（図１(a)参照）、この実施形態においては、個
々の半導体チップＣに対応した複数のキャビティ２１が
形成された金型２０を用いて、各半導体チップＣの樹脂
モールドを個別に行うようにしている（図３(a)，図３
(b)）。この場合、切断ラインＤは、個別樹脂モールド
の間の位置に設定される。したがって、モールド樹脂５
は、切断されず、基板１のみが切断されることになる。
【００３３】樹脂封止工程の後には、樹脂５の硬化後、
基板１の切断に先だって、研削工程が行われる（図３
(c)）。すなわち、グラインダーなどを用いて、研磨目
標厚Ｔ（図３(b)参照）まで、樹脂および半導体チップ
Ｃの非活性表面１３側が研削される。切り出し工程で個
片に切り出された半導体装置（図３(d)）には、必要に
応じて、外部端子形成工程（図３(e)）が施され、たと
えば、半田ボール７からなる外部端子が設けられる。
【００３４】図４は、この発明の第３の実施形態に係る
半導体装置の組み立て工程を工程順に示す断面図であ
る。この図４において上述の図１に示された各部に対応
する各部には図１の場合と同一の参照符号を付して示
す。この実施形態においても、図３に示された第２の実
施形態の場合と同じく、個々の半導体チップＣが、個別
に樹脂封止される。ただし、この実施形態においては、
比較的粘度の高い液状樹脂５を各半導体チップＣの位置
に滴下して硬化させることにより樹脂封止を行うように
しており、金型を用いることなく樹脂封止工程が達成さ
れる（図４(a)）。
【００３５】樹脂封止後は、樹脂５の硬化後に、図４
(b)に示すように、樹脂５および半導体チップＣが、グ
ラインダーなどを用いて研削目標厚Ｔ（図４(a)参照）
まで同時に研削される。この後の工程は、図３(d)(e)の
工程と同様である。図５は、この発明の第４の実施形態
に係る半導体装置の組立工程を工程順に示す断面図であ
る。この図５において上述の図４に示された各部に対応
する各部には図４の場合と同一の参照符号を付して示
す。
【００３６】この実施形態では、樹脂封止工程（図５
(a)）において、液状樹脂５が、半導体チップＣの側壁
１２の部分のみに被着させられて硬化させられる。これ
により、その後の研削工程（図５(b)）においては、樹
脂５および半導体チップＣの非活性表面１３側を同時に
研削する際に、樹脂５の研削量が少なくなるので、研削
工程に要する時間を短縮できる。第１ないし第４の実施
形態は、半導体チップＣの少なくとも側壁部は全周にわ
たって樹脂５で封止され、この樹脂５と半導体チップＣ
の非活性表面側が同時に研削される点において共通して
おり、これにより、半導体チップＣと、この半導体チッ
プＣの側壁１２を全周にわたって覆う樹脂５の表面５ａ
とが面一の状態となった装置が得られる。
【００３７】図６は、この発明の第５の実施形態に係る
半導体装置の組立工程を工程順に示す断面図である。こ
の図６において、上述の図１に示された各部に対応する
部分には同一の参照符号を付して示すこととし、説明の
重複を省く。この実施形態では、いわゆるチップ・オン
・チップ構造の半導体装置が組み立てられる。すなわ
ち、ポリイミドなどからなる基板１には、土台となる親
半導体チップＣｍがダイボンディングされている。すな
わち、親半導体チップＣｍは、非活性表面３２を基板１
に対向させて接合されている。この親半導体チップＣｍ
の活性表面３１には、所定個数（１個でもよいし複数個
でもよい。）の子半導体チップＣｄがフェースダウンで
接合されている。すなわち、子半導体チップＣｄは、活
性表面１１を親半導体チップＣｍの活性表面３１に対向
させた状態で、この親半導体チップＣｍに接合されてい
る。
【００３８】より具体的には、親半導体チップＣｍおよ
び子半導体チップＣｄはそれぞれチップ間接続用のパッ
ド（図示せず）を有しており、このチップ間接続用のパ
ッドの間が、金などの耐酸化性金属からなるバンプ２で
相互接続されている。このようなバンプ２は、親半導体
チップＣｍおよび子半導体チップＣｄの少なくとも一方
に設けられれば、両チップＣｍ，Ｃｄの接合を行える。
親半導体チップＣｍの活性表面３１にはさらに、外部接
続用のパッドＰeが、縁部に近い位置に設けられてい
る。このパッドＰeは、基板１上に形成された配線パタ
ーン３３に、ボンディングワイヤ３５によって接続され
るようになっている。
【００３９】このようにして、基板１に接合された親半
導体チップＣｍ上に子半導体チップＣｄが接合され、さ
らに、親半導体チップＣｍと基板１とがワイヤボンディ
ングで接続された状態で、このチップ・オン・チップ構
造の半導体装置が、封止樹脂５によって封止される。こ
の樹脂封止された状態が、図６(a)に示されている。こ
の樹脂封止工程の後は、樹脂５の硬化後、グラインダー
などによって樹脂５が研削され、子半導体チップＣｄの
非活性表面１３が露出させられ、その後、さらに、樹脂
５および子半導体チップＣｄの非活性表面１３側が同時
に研削される。こうして、ボンディングワイヤ３５にま
で到達しないように設定された研削目標厚Ｔまで、樹脂
５および子半導体チップＣｄの研削が行われる（図６
(b)）。
【００４０】続いて、たとえばダイシングソーを用いる
ことにより、切断ラインＤに沿って、チップ・オン・チ
ップ構造の半導体装置の個片が切り出される（図６
(c)）。その後は、必要に応じて、基板１の下面（親半
導体チップＣｍの接合面とは反対側の面）に、半田ボー
ル７などの外部端子を接続する外部端子形成工程が行わ
れる。この半田ボール７の近傍の構成は、図２に示され
た構造とほぼ同様である。このようにこの実施形態にお
いては、子半導体チップＣｄを樹脂封止し、その後、封
止樹脂５と子半導体チップＣｄの非活性表面１３側を同
時に研削することにより、子半導体チップＣｄの非活性
表面１３と面一の表面５ａを有する封止樹脂５によって
子半導体チップＣｄの側壁１２が全周にわたって覆われ
た状態の半導体装置を得ることができる。また、この実
施形態においては、親半導体チップＣｍ上に実装された
複数個の子半導体チップＣｄが共通に研削されるので、
これらの複数個の子半導体チップＣｄの高さを等しくす
ることができるという利点がある。
【００４１】なお、この実施形態のチップ・オン・チッ
プ構造の半導体装置の組立においても、上述の図３、図
４または図５に示された樹脂封止方法を適用することが
できる。図７は、この発明の第６の実施形態に係る半導
体装置の組立工程を工程順に示す断面図である。この図
７において、上述の図１に示された各部に対応する部分
には、図１の場合と同じ参照符号を付して示す。
【００４２】この実施形態では、基板の一形態であるリ
ードフレーム５０が用いられる。リードフレーム５０
は、半導体チップＣをマウントするためのアイランド部
５１と、外部接続のためのリード部５２（外部接続端
子）とを有している。そして、図７(a)に示すチップ接
合工程では、アイランド部５１に、半導体チップＣがダ
イボンドされる。この際、半導体チップＣの非活性表面
１３が、アイランド部５１に対向させられる。この後、
半導体チップＣの活性表面１１に設けられたパッド（図
示せず）と、リード部５２との間が、ボンディングワイ
ヤ５５によって接続される。
【００４３】この状態で、図７(b)に示すように（図７
(a)の場合とは天地を反転して図示してある。）、封止
樹脂５により、半導体チップＣが封止される。この際、
封止樹脂５は、半導体チップＣの側壁１２、活性表面１
１およびボンディングワイヤ５５を併せて封止し、リー
ドフレーム５０のリード部５２の一部が外部に露出する
ようにされる。続いて、図７(c)に示す研削工程が行わ
れる。すなわち、グラインダーを用いることにより、図
７(b)に示す研削目標厚Ｔまで研削される。この研削工
程の初期には、樹脂５のみが研削され、次いで、樹脂５
およびリードフレーム５０のアイランド部５１（半導体
チップＣの非活性表面１３側に対向している部分）が同
時に研削され、引き続いて、樹脂５、リードフレーム５
０および半導体チップＣの非活性表面側１３が同時研削
される。このようにして、樹脂５は、半導体チップＣの
側壁１２を覆い、かつ、この半導体チップＣの非活性表
面１３と面一の表面５ａを有することになる。
【００４４】この後は、たとえばダイシングソーを用い
ることにより、図７(c)の切断ラインＤに沿って、樹脂
５およびリードフレーム５０を切断するための切り出し
工程が行われ、図７(d)に示す半導体装置の個片が得ら
れる。このようにして、この実施形態によれば、リード
フレームを外部接続端子として有する薄型の半導体装置
を、半導体チップに割れや欠けを生じさせることなく作
成することができる。
【００４５】図８は、この発明の第７の実施形態に係る
半導体装置の組立工程を工程順に示す断面図である。こ
の図８において、上述の図１に示された各部に対応する
部分には同一の参照符号を付して示すこととする。この
実施形態の特徴は、樹脂５（図１参照）による半導体チ
ップＣの封止工程を省いた点にある。すなわち、図８
(a)に示すように、基板１には、複数の半導体チップＣ
が、トランジスタや抵抗などの素子が形成された活性表
層領域側の表面である活性表面１１を基板１に対向させ
た状態で（すなわち、フェースダウンで）、バンプ２を
介して、基板１に接合され、この基板１に形成された配
線パターンに電気的に接続される。
【００４６】半導体チップＣが基板１に接合された後に
は、活性表面１１と基板１との間の空隙に液状樹脂３
（アンダーフィル）が注入される。これにより、活性表
面１１側の表層領域に形成された素子の保護が図られ
る。続いて、基板１上の複数の半導体チップＣの非活性
表面１３に対して、半導体チップＣを樹脂封止しない状
態で、研削工程が行われる。本願発明者の研究によれ
ば、半導体チップＣを樹脂封止しなくとも、非活性表面
１３の研削工程は問題なく行えることが確認されてい
る。
【００４７】この研削工程では、図８(a)において二点
鎖線で示す研削目標厚Ｔまで、半導体チップＣの非活性
表面１３側が、グラインダーを用いて研削される。研削
目標厚Ｔは、たとえば、研削後の半導体チップＣの厚み
ｔが、１００〜２００μｍ程度となるように設定され
る。続いて、たとえば、ダイシングソーを用いて、半導
体チップＣ同士の間に設定された切断ラインＤに沿っ
て、基板１が切断され、図８(c)に示すように、半導体
装置の個片が切り出される。
【００４８】この後は、必要に応じて、図８(d)に示す
ように、基板１の半導体チップＣとは反対側に半田ボー
ル７が形成される。この最終形態において、半導体チッ
プＣは、非活性表面１３はもちろんその側壁１２におい
ても樹脂封止がされている必要はない。このように、こ
の実施形態によれば、半導体チップＣの樹脂封止を要し
ないので、半導体装置の製造工程を著しく簡素化でき
る。これにより、生産コストを低減できる上、生産性を
著しく向上することができる。
【００４９】以上、この発明の７つの実施形態について
説明したが、この発明は、他の形態でも実施することが
できる。たとえば、上述の第２、第３または第４の実施
形態においては、個々の半導体チップＣを個別に樹脂モ
ールドすることとしているが、２〜３個ずつ（すなわ
ち、所定の複数個）の半導体チップＣにグループ分けし
て、各グループの複数個の半導体チップを一括して樹脂
モールドするようにしてもよい。
【００５０】また、上述の第２、第３または第４の実施
形態の工程では、図３(d)において参照符号６０で示す
ように、封止樹脂５から基板１がはみ出ることになる。
これでも大きな問題はないが、この基板１のはみ出しが
問題となるのであれば、樹脂５を通るように切断ライン
Ｄ１（図３(c)参照）を設定し、この切断ラインＤ１に
沿って樹脂５および基板１を切断すればよい。さらに、
上述の各実施形態では、研削工程では、グラインダーに
よる機械的研削が行われることとしたが、この研削工程
は、エッチング液を用いた化学的研削工程であってもよ
く、また、ＣＭＰ（化学的機械的研磨）法のような化学
的機械的研磨工程であってもよい。ただし、半導体チッ
プの非活性表面側の研削または研磨は、研削精度よりも
研削速度の方が重視されるから、上述の３つの方法のな
かでは、グラインダーによる機械的研削方法が、生産効
率の向上の観点からは、もっとも好ましい。
【００５１】グラインダーによる機械的研削が行われた
樹脂および半導体チップの非活性表面は、連続した削り
跡を有することになろうが、この削り跡は、必要に応じ
て、エッチングなどの化学的方法によって消すことがで
きる。また、上述の実施形態では、半導体装置の個片を
切り出すための切り出し工程に、ダイシングソーを用い
ることとしたが、たとえば、レーザビームによる切断な
どの他の切断手法が採用されてもよい。
【００５２】その他、特許請求の範囲に記載された事項
の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図２】半田ボールの近傍の構成を拡大して示す断面図
である。
【図３】この発明の第２の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図４】この発明の第３の実施形態に係る半導体装置の
組み立て工程を工程順に示す断面図である。
【図５】この発明の第４の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図６】この発明の第５の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図７】この発明の第６の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図８】この発明の第７の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図９】先行技術による薄型半導体装置の製造工程を説
明するための断面図である。
【符号の説明】
１ 基板 ２ バンプ ５ 樹脂 １１ 活性表面 １２ 側壁 １３ 非活性表面 Ｃｄ 子半導体チップ Ｃｍ 親半導体チップ Ｄ 切断ライン Ｄ１ 切断ライン Ｔ 研磨目標厚 ５０ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−150090（ＪＰ，Ａ) 特開 平９−153507（ＪＰ，Ａ) 特開 平５−3183（ＪＰ，Ａ) 特開2001−60658（ＪＰ，Ａ) 特開2001−85453（ＪＰ，Ａ) 特開2001−60591（ＪＰ，Ａ) 特開2001−127206（ＪＰ，Ａ) 特開2001−339011（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 - 23/31 H01L 21/301 H01L 21/304 631 H01L 23/12 501

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップと、 この半導体チップの側壁を覆い、上記半導体チップの活
    性表面とは反対側の表面である非活性表面と面一に形成
    された表面を有する保護樹脂とを含む半導体装置。
  2. 【請求項２】上記半導体チップの活性表面に電気接続さ
    れ、上記保護樹脂外に露出する露出部を有する外部接続
    端子をさらに含むことを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】上記半導体チップが接合されている基板を
    さらに含むことを特徴とする請求項１または２記載の半
    導体装置。
  4. 【請求項４】上記半導体チップは、活性表面が上記基板
    に対向した状態で、当該基板に接合されていることを特
    徴とする請求項３記載の半導体装置。
  5. 【請求項５】上記基板は、配線パターンが形成された配
    線基板であることを特徴とする請求項３または４記載の
    半導体装置。
  6. 【請求項６】上記基板は、別の半導体チップであり、全
    体としてチップ・オン・チップ構造を成していることを
    特徴とする請求項３または４記載の半導体装置。
  7. 【請求項７】半導体チップを、この半導体チップの少な
    くとも側壁を覆う保護樹脂で封止する樹脂封止工程と、 上記半導体チップの活性表面とは反対側の表面である非
    活性表面側と、この半導体チップの側壁を覆っている上
    記保護樹脂とを同時に研削または研磨する研削工程とを
    含むことを特徴とする半導体装置の製造方法。
  8. 【請求項８】上記樹脂封止工程の前に、上記半導体チッ
    プを基板に接合するチップ接合工程をさらに含むことを
    特徴とする請求項７記載の半導体装置の製造方法。
  9. 【請求項９】上記チップ接合工程では、上記半導体チッ
    プは、その活性表面を上記基板に対向させた状態で当該
    基板に接合されることを特徴とする請求項８記載の半導
    体装置の製造方法。
  10. 【請求項１０】上記基板は、リードフレームであり、 上記チップ接合工程では、上記半導体チップは、非活性
    表面を上記リードフレームに対向させた状態で当該リー
    ドフレームに接合され、 上記樹脂封止工程の前に、上記リードフレームの所定箇
    所と上記半導体チップの活性表面の所定箇所とをボンデ
    ィングワイヤで接続する接続工程をさらに含み、 上記樹脂封止工程では、上記半導体チップの活性表面お
    よび上記ボンディングワイヤが併せて樹脂封止され、 上記研削工程では、上記リードフレームの上記非活性表
    面側に位置する部分が上記半導体チップの非活性表面側
    の研削に先だって研削されることを特徴とする請求項８
    記載の半導体装置の製造方法。
  11. 【請求項１１】上記チップ接合工程では、上記基板に複
    数個の半導体チップが接合され、 上記樹脂封止工程では、上記基板上の複数個の半導体チ
    ップが樹脂封止され、 上記研削工程は、上記複数の半導体チップに関して並行
    して行われ、 上記研削工程の後に、所定個数の半導体チップを含む半
    導体装置個片に切り出す切り出し工程をさらに含むこと
    を特徴とする請求項８ないし１０のいずれかに記載の半
    導体装置の製造方法。
  12. 【請求項１２】上記切り出し工程は、上記保護樹脂と上
    記基板とを同時に切断する工程を含むことを特徴とする
    請求項１１記載の半導体装置の製造方法。
  13. 【請求項１３】基板上に、半導体チップを、当該半導体
    チップの活性表面を上記基板に対向させて接合するチッ
    プ接合工程と、 上記半導体チップの活性表面とは反対側の表面である非
    活性表面側を研削または研磨する研削工程とを含み、 上記チップ接合工程では、上記基板に複数個の半導体チ
    ップが接合され、 上記研削工程は、上記複数の半導体チップに関して並行
    して行われ、 上記研削工程の後に、上記基板を切断することにより、
    所定個数の半導体チップを含む半導体装置個片を切り出
    す切り出し工程をさらに含 むことを特徴とする半導体装
    置の製造方法。
JP24585499A 1999-06-07 1999-08-31 半導体装置およびその製造方法 Expired - Fee Related JP3339838B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP24585499A JP3339838B2 (ja) 1999-06-07 1999-08-31 半導体装置およびその製造方法
TW89110099A TW473945B (en) 1999-06-07 2000-05-25 Semiconductor device and its manufacturing process
KR20000030538A KR100665777B1 (ko) 1999-06-07 2000-06-02 반도체장치 및 그 제조방법
US09/588,628 US6870248B1 (en) 1999-06-07 2000-06-07 Semiconductor chip with external connecting terminal
US11/053,934 US7138298B2 (en) 1999-06-07 2005-02-10 Semiconductor chip with external connecting terminal
US11/053,933 US7339264B2 (en) 1999-06-07 2005-02-10 Semiconductor chip with external connecting terminal
US11/053,892 US7262490B2 (en) 1999-06-07 2005-02-10 Semiconductor chip with external connecting terminal

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-160066 1999-06-07
JP16006699 1999-06-07
JP24585499A JP3339838B2 (ja) 1999-06-07 1999-08-31 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002136026A Division JP3544655B2 (ja) 1999-06-07 2002-05-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2001057404A JP2001057404A (ja) 2001-02-27
JP3339838B2 true JP3339838B2 (ja) 2002-10-28

Family

ID=26486667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24585499A Expired - Fee Related JP3339838B2 (ja) 1999-06-07 1999-08-31 半導体装置およびその製造方法

Country Status (4)

Country Link
US (4) US6870248B1 (ja)
JP (1) JP3339838B2 (ja)
KR (1) KR100665777B1 (ja)
TW (1) TW473945B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US7034386B2 (en) 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP4593835B2 (ja) * 2001-07-04 2010-12-08 パナソニック株式会社 半導体装置およびその製造方法
JP2003060117A (ja) * 2001-08-10 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
JP4595265B2 (ja) * 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
FR2829292B1 (fr) * 2001-08-31 2004-09-10 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot
US6867501B2 (en) 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP3679786B2 (ja) 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
TW200511531A (en) * 2003-09-08 2005-03-16 Advanced Semiconductor Eng Package stack module
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
US20050164681A1 (en) * 2004-01-22 2005-07-28 Jenkins William W. Voice message storage in a push-to-talk communication system
JP5052130B2 (ja) * 2004-06-04 2012-10-17 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置及びその製造方法
TWI427700B (zh) 2004-08-20 2014-02-21 Kamiyacho Ip Holdings 三維積層構造之半導體裝置之製造方法
JP2007123362A (ja) * 2005-10-25 2007-05-17 Disco Abrasive Syst Ltd デバイスの製造方法
JP4637761B2 (ja) * 2006-02-07 2011-02-23 パナソニック株式会社 半導体装置およびその製造方法
CN101101882A (zh) * 2006-07-05 2008-01-09 阎跃军 基板树脂封装方法
JP5085081B2 (ja) * 2006-09-22 2012-11-28 パナソニック株式会社 電子部品実装構造体
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US8237292B2 (en) 2007-03-01 2012-08-07 Nec Corporation Semiconductor device and method for manufacturing the same
JP2008305833A (ja) * 2007-06-05 2008-12-18 Disco Abrasive Syst Ltd ウェーハの加工方法
TW200910564A (en) * 2007-08-17 2009-03-01 United Test Ct Inc Multi-substrate block type package and its manufacturing method
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
JP5356896B2 (ja) * 2009-04-09 2013-12-04 株式会社ディスコ 半導体装置の製造方法
US8294280B2 (en) * 2009-05-07 2012-10-23 Qualcomm Incorporated Panelized backside processing for thin semiconductors
US9064716B2 (en) * 2009-09-30 2015-06-23 Virtium Technology, Inc. Stacking devices at finished package level
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
JP5885396B2 (ja) * 2011-05-13 2016-03-15 株式会社ディスコ デバイスチップの製造方法
US9349663B2 (en) * 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
WO2014047471A1 (en) * 2012-09-20 2014-03-27 Silego Technology, Inc. Extremely thin package
US9082748B2 (en) * 2012-10-05 2015-07-14 Micron Technology, Inc. Devices, systems, and methods related to removing parasitic conduction in semiconductor devices
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US9111912B2 (en) 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10121768B2 (en) 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
DE102014112540A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
JP6482454B2 (ja) * 2015-12-18 2019-03-13 Ｔｏｗａ株式会社 電子部品の製造方法ならびに電子部品製造装置
JP7009157B2 (ja) * 2016-12-28 2022-01-25 ローム株式会社 半導体装置
CN109326528B (zh) * 2017-08-01 2020-09-29 台虹科技股份有限公司 晶粒封装方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0231437A (ja) 1988-07-21 1990-02-01 Oki Electric Ind Co Ltd 半導体チップの実装方法
JP2513055B2 (ja) 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP2701589B2 (ja) 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3128878B2 (ja) 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JP3189799B2 (ja) * 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JPH05259274A (ja) * 1992-02-27 1993-10-08 Nec Corp 半導体装置及びその製造方法
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5369056A (en) 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3309681B2 (ja) * 1995-11-30 2002-07-29 株式会社日立製作所 半導体装置及びその加工方法
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
DE19632113C1 (de) * 1996-08-08 1998-02-19 Siemens Ag Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte
US5707881A (en) * 1996-09-03 1998-01-13 Motorola, Inc. Test structure and method for performing burn-in testing of a semiconductor product wafer
JPH10107095A (ja) 1996-10-01 1998-04-24 Matsushita Electric Ind Co Ltd 半導体装置の実装構造とリペア方法
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JPH11214450A (ja) * 1997-11-18 1999-08-06 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
KR100357757B1 (ko) * 1997-11-21 2003-01-24 로무 가부시키가이샤 반도체장치및그제조방법
JP3819574B2 (ja) 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
WO1999049512A1 (fr) 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
JP3560488B2 (ja) * 1999-01-29 2004-09-02 ユナイテッド マイクロエレクトロニクス コープ マルチチップ用チップ・スケール・パッケージ
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3803214B2 (ja) 1999-09-10 2006-08-02 ローム株式会社 半導体装置の製造方法
JP2001060591A (ja) 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
JP3833858B2 (ja) 1999-08-23 2006-10-18 ローム株式会社 半導体装置およびその製造方法
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6451928B1 (en) * 2000-09-21 2002-09-17 Ppg Industries Ohio, Inc. Aminoplast-based crosslinkers and powder coating compositions containing such crosslinkers
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法

Also Published As

Publication number Publication date
US6870248B1 (en) 2005-03-22
US20050146055A1 (en) 2005-07-07
JP2001057404A (ja) 2001-02-27
TW473945B (en) 2002-01-21
US20050146056A1 (en) 2005-07-07
US7339264B2 (en) 2008-03-04
KR100665777B1 (ko) 2007-01-09
US7138298B2 (en) 2006-11-21
US7262490B2 (en) 2007-08-28
US20050146032A1 (en) 2005-07-07
KR20010049481A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
JP3339838B2 (ja) 半導体装置およびその製造方法
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
JP4595265B2 (ja) 半導体装置の製造方法
KR19990009095A (ko) Le방법을 이용한 칩사이즈 패키지(csp) 제조방법
JP2002110718A (ja) 半導体装置の製造方法
JP3833859B2 (ja) 半導体装置およびその製造方法
JP3673442B2 (ja) 半導体装置の製造方法
JP2000228465A (ja) 半導体装置及びその製造方法
JP3544655B2 (ja) 半導体装置
KR20080076092A (ko) 적층 반도체 패키지 및 이의 제조 방법
JP3476186B2 (ja) 半導体装置の製造方法
KR102635853B1 (ko) 반도체 패키지 및 이의 제조방법
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100955642B1 (ko) 반도체 패키지 몰딩 방법
KR20140137535A (ko) 집적회로 패키지 제조방법
JPH0955390A (ja) 樹脂封止型半導体装置及びその製造方法
KR20010004611A (ko) 칩 사이즈 패키지
KR20020017495A (ko) 반도체패키지의 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees