[go: up one dir, main page]

JP2000022039A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000022039A
JP2000022039A JP10190468A JP19046898A JP2000022039A JP 2000022039 A JP2000022039 A JP 2000022039A JP 10190468 A JP10190468 A JP 10190468A JP 19046898 A JP19046898 A JP 19046898A JP 2000022039 A JP2000022039 A JP 2000022039A
Authority
JP
Japan
Prior art keywords
semiconductor element
connection
land
semiconductor device
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10190468A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Shigeji Muramatsu
茂次 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10190468A priority Critical patent/JP2000022039A/ja
Priority to KR1019990021295A priority patent/KR20000011282A/ko
Priority to EP99305365A priority patent/EP0971406A3/en
Priority to US09/347,909 priority patent/US6256207B1/en
Publication of JP2000022039A publication Critical patent/JP2000022039A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の電極形成面での配線パターンの
引回しを容易にし、半導体装置の多ピン化に対応できる
ようにする。 【解決手段】 半導体素子１０の電極形成面に、該半導
体素子の平面領域内に設けられる外部接続端子２０と同
一の配置で、半導体素子１０の搭載面に離反する外面が
外部接続端子２０を接合する接続孔２５となるランド１
４を形成した接続基板２２を、前記電極形成面に形成し
た電極と前記ランド１４とを電気的に接続させて接合し
た半導体装置であって、前記半導体素子１０の電極形成
面に、前記ランド１４の位置に各々対応してランド１４
よりも小径の接続パッド１６ａを設けるとともに、接続
パッド１６ａと前記電極とを電気的に接続する配線パタ
ーンを設け、前記接続パッド１６ａと前記半導体素子１
０の搭載面で接続パッド１６ａに対向するランド１４と
をバンプ１８を介して電気的に接続し、かつ前記接続基
板２２の接続孔２５に露出するランド１４に外部接続端
子２０を接合したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子と略同サ
イズに形成する半導体装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】チップサイズパッケージ（ＣＳＰ）は半
導体素子と略同サイズに形成した半導体装置であり、実
装面にはんだボール等の外部接続端子を備え、外部接続
端子を介して実装基板に実装できるように構成したもの
である。通常、チップサイズパッケージでは実装面にア
レイ状に外部接続端子を配置して多ピン化に対応してい
る。図５は半導体素子１０の実装面に外部接続端子を接
続するためのランド１４を配置した例を示す。１２は半
導体素子１０の表面に形成した電極、１６は電極１２と
ランド１４との間を接続する配線パターンである。
【０００３】このように半導体素子１０の電極形成面内
にランド１４を配置する方法としては、半導体素子１０
のパッシベーション膜上に配線パターン１６を設け、配
線パターン１６の先端にランド１４を設ける方法、半導
体素子１０の電極形成面にインターポーザとして配線パ
ターンフィルムを配置し、配線パターンフィルムにラン
ド１４及びランド１４と電極１２とを接続する配線パタ
ーンを設けて、電極１２とランド１４を電気的に接続す
るといった方法がある。
【０００４】
【発明が解決しようとする課題】ところで、外部接続端
子を接合するランドには３００μｍ程度の径寸法が必要
となるから、半導体素子１０の電極形成面上にそのまま
ランド１４を配置すると、隣接するランド１４の間隔が
狭くなり、配線パターン１６を配置するスペースが制約
される。電極１２が高密度に配置され電極１２の配置数
が多くなると、電極１２とランド１４とを接続する配線
パターン１６の本数が増大し、配線パターン１６を引回
すスペースが確保できなくなる。
【０００５】配線パターン１６が半導体素子１０の電極
形成面内で引き回しできない場合は配線パターン１６を
多層に形成することも考えられるが、配線パターン１６
を多層形成することは製造工程が複雑になることと信頼
性の点で問題となる。また、配線パターンフィルムをイ
ンターポーザとして半導体素子１０の電極１２とランド
１４とを電気的に接続する構成とする場合も、配線パタ
ーンフィルムの製造が複雑であったり、配線パターンフ
ィルムに形成した配線パターン１６と電極１２とを電気
的に接続する操作が煩雑であるという問題があった。
【０００６】本発明は、このようなチップサイズの半導
体装置で容易に多ピン化することができ、構造を簡素化
して製造を容易とし、製造コストを引き下げることがで
きる半導体装置及びその製造方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体素子
の電極形成面に、該半導体素子の平面領域内に設けられ
る外部接続端子と同一の配置で、半導体素子の搭載面に
離反する外面が外部接続端子を接合する接続孔の底部と
なるランドを形成した接続基板を、前記電極形成面に形
成した電極と前記ランドとを電気的に接続させて接合し
た半導体装置であって、前記半導体素子の電極形成面
に、前記ランドの位置に各々対応してランドよりも小径
の接続パッドを設けるとともに、該接続パッドと前記電
極とを電気的に接続する配線パターンを設け、前記接続
パッドと前記半導体素子の搭載面で接続パッドに対向す
るランドとをバンプを介して電気的に接続し、かつ前記
接続基板の接続孔に露出するランドに外部接続端子を接
合したことを特徴とする。また、前記接続基板が、電気
的絶縁性を有する樹脂材から成る基体にランドを形成
し、半導体素子の搭載面のランド表面に前記バンプを接
合する該ランドよりも小径の接合部を設け、半導体素子
の搭載面に離反する外面に前記接続孔を形成したもので
あることを特徴とする。また、前記半導体素子と前記接
続基板との間の隙間部分にアンダーフィル材を充填した
ことを特徴とする。
【０００８】また、半導体装置の製造方法として、電気
的絶縁性を有する基体に半導体素子の平面領域内に設け
られる外部接続端子と同一の配置で半導体素子の搭載面
に離反する外面が外部接続端子を接合する接続孔の底部
となるランドを形成した接続基板と、前記ランドの位置
に各々対応してランドよりも小径の接続パッドが設けら
れ、該接続パッドと前記半導体素子の電極形成面の電極
とを電気的に接続する配線パターンが電極形成面に設け
られた半導体素子とを位置合わせして、前記接続パッド
と前記半導体素子の搭載面で接続パッドに対向するラン
ドとをバンプを介して電気的に接続し、前記接続基板の
接続孔に露出するランドに外部接続端子を接合すること
を特徴とする。また、前記接続パッドと前記ランドとを
バンプを介して電気的に接続した後、前記半導体素子と
前記接続基板との間の隙間部分にアンダーフィル材を充
填することを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１は本発明に係
る半導体装置の一実施形態の構成を示す断面図である。
本実施形態の半導体装置は半導体素子１０の電極形成面
に、外部接続端子２０と同一の配置でランド１４を形成
した接続基板２２を、半導体素子１０の電極形成面に形
成した電極と外部接続端子２０とを電気的に接続して接
合して成る。１８は半導体素子１０と外部接続端子２０
とを電気的に接続するため、接続基板２２と半導体チッ
プ１０との中間に介在させたバンプである。
【００１０】本実施形態ではバンプ１８を外部接続端子
２０が接合されているランド１４と同心に配置してい
る。したがって、半導体素子１０の電極形成面にはこの
バンプ１８の配置に合わせて接続用の接続パッド１６ａ
を設け、接続パッド１６ａとランド１４とがバンプ１８
を介して電気的に接続されるようにする。接続パッド１
６ａと半導体素子１０の電極形成面に形成した電極とは
配線パターン１６を介して電気的に接続する。配線パタ
ーン１６は電極と接続パッド１６ａとを接続するため電
極形成面に形成した引き回し用のパターンである。
【００１１】図２に半導体素子１０の電極形成面に設け
る配線パターン１６の構成を示す。配線パターン１６は
パッシベーション膜８の表面上に一端を電極１２に接続
させ、他端側が接続パッド１６ａとなるように形成す
る。接続パッド１６ａはバンプ１８を接合する所要の面
積を確保するように形成する。接続パッド１６ａにはバ
ンプ１８を接合するが、半導体素子１０を搭載する前工
程で半導体素子１０の良否を検査する検査パッドとして
用いることもできる。図１でバンプ１８は半導体素子１
０の電極形成面に設けた接続パッド１６ａに接合されて
いる。
【００１２】接続基板２２は電気的絶縁性を有する基体
２４に外部接続端子２０の平面配列にしたがってランド
１４を形成し、ランド１４の外面を露出させて外部接続
端子２０を接合する接続孔２５を設けたものである。接
続孔２５に外部接続端子２０を接合することによって、
ランド１４と外部接続端子２０とが電気的に接続し、バ
ンプ１８を介してランド１４と接続パッド１６ａとを接
合することによって、半導体素子１０の電極１２、配線
パターン１６、接続パッド１６ａ、バンプ１８、ランド
１４を介して半導体素子１０と外部接続端子２０とが電
気的に接続されることになる。本実施形態の半導体装置
では、バンプ１８とランド１４とは同心に配置している
が、バンプ１８とランド１４との相互配置はとくに限定
されるものではなく、バンプ１８とランド１４とが一対
一の関係で電気的に接続されればよい。
【００１３】本実施形態では外部接続端子２０として径
寸法が３００μｍのはんだボールを使用し、ランド１４
の径寸法をはんだボールの径寸法よりもやや大きな４０
０μｍとした。これに対してバンプ１８には外部接続端
子２０よりも小径のものを使用する。実施形態ではバン
プ１８として５０μｍの径寸法のはんだボールを使用し
た。
【００１４】バンプ１８として小径のものを使用するの
は、半導体素子１０の電極形成面に引き回し用の配線パ
ターン１６を形成しやすくし、これによって外部接続端
子２０を所定配置で配列できるようにするためである。
半導体素子１０の電極形成面に３００μｍといった大径
のランドをそのまま配置したのでは、ランドを配置する
ために広いスペースを割く必要があり、配線パターン１
６を引き回すスペースが窮屈になる。これに対して、小
径のバンプ１８を接合する方法によれば、電極形成面に
はバンプ１８を接合するに必要な小面積の接続パッド１
６ａのみを設ければよいから、配線パターン１６の設計
が容易になる。電極１２が高密度に配置されていたり、
多ピンの製品の場合にはこのような設計がきわめて有効
となる。
【００１５】このようにバンプ１８として外部接続端子
２０よりも小径のものを使用するのは、半導体素子１０
に形成する配線パターン１６を形成しやすくするためで
あるから、バンプ１８は配線パターン１６を設けるに十
分な寸法のものを選択して使用すればよい。半導体素子
１０の電極１２の数がさほど多くなかったり、電極１２
がさほど高密度に配置されていない場合には、バンプ１
８を無理に小さくしなくてもよい。そして、これらのバ
ンプ１８の寸法に合わせて接続パッド１６ａを形成すれ
ばよい。通常、バンプ１８としては５０μｍ〜２００μ
ｍ程度のものが使用できる。
【００１６】また、半導体素子１０の電極形成面に配線
パターン１６を形成する場合、多ピンの製品で配線パタ
ーン１６がきわめて高密度になるような場合には、配線
パターン１６が１層のみでは配線パターン１６を引き回
すことができない場合がある。そのような場合には電極
形成面に配線パターン１６を複数層に形成することによ
って配線パターン１６を引き回すことが可能である。こ
の場合も、外部接続端子２０の配置と同一の配置になる
ように接続パッド１６ａを配置し、各々の接続パッド１
６ａと外部接続端子２０とが一対一の関係で電気的に接
続されるようにする。
【００１７】２６は基体２４でランド１４の表面を被覆
する保護膜である。保護膜２６はランド１４の表面でバ
ンプ１８を接合する部位のみを露出するように接続基板
２２を被覆する。基体２４はランド１４および外部接続
端子２０を支持する作用と、半導体装置を実装した際
に、実装基板と半導体素子１０との熱膨張係数の差によ
って生じる熱応力を緩和する作用を有する。したがっ
て、基体２４としては電気的絶縁性を有するとともに所
要の緩衝作用を有するもの、たとえばポリイミドフィル
ム等の樹脂フィルムが好適に用いられる。
【００１８】図１で２８は半導体素子１０と接続基板２
２との間の隙間部分を封止するアンダーフィル材であ
る。半導体素子１０と接続基板２２とはバンプ１８を介
して接合するから、半導体素子１０の電極形成面と接続
基板２２の保護膜２６との間に隙間が生じる。アンダー
フィル材２８はこの隙間部分を封止する。なお、アンダ
ーフィル材２８で隙間部分を完全に充填するかわりに、
半導体素子１０と接続基板２２の外周縁の隙間部分を封
止材で封止するようにしてもよい。
【００１９】図３に上記半導体装置の製造で用いる接続
基板２２の製造方法を示す。図３(a) は接続基板２２に
用いる基体２４を示す。基体２４には電気的絶縁性を有
する材料、たとえば、ポリイミド、ポリフェニレンエー
テル、エポキシ等の樹脂、これらの樹脂をガラスクロス
や高分子不織布に含浸させたもの等が使用できる。実施
形態では厚さ７５μｍのポリイミドフィルムを使用し
た。まず、この基体２４に外部接続端子２０を接合する
ためのスルーホール加工を施す（図３(b))。実施形態で
は径寸法３００μｍの貫通孔３０を５００μｍピッチで
縦横方向に整列して形成した。貫通孔３０はプレス抜き
加工によって簡単に形成できる。
【００２０】次に、基体２４の一方の面に銅箔３２を貼
着する（図３(c))。銅箔３２はランド１４を形成するた
めのもので、実施形態では厚さ３５μｍのものを使用し
た。もちろん、銅箔以外の他の導電性を有する導体箔を
使用してもよい。次に、銅箔３２の露出面にめっき用の
レジストを塗布し、ランド１４を形成する部位を露出さ
せたレジストパターン３４を形成し、レジストパターン
３４をマスクとして電解めっきを施す（図３(d))。銅箔
３２は貫通孔３０を設けた側も露出させる。
【００２１】ランド１４は貫通孔３０を跨ぐように設け
るから、レジストパターン３４では貫通孔３０の配置位
置に合わせて貫通孔３０の孔径よりも大径の４００μｍ
程度の径寸法で銅箔３２が露出するようレジストパター
ン３４を形成した。銅箔３２に設ける電解めっきは銅箔
３２をめっき給電層として行う。電解めっきはめっき膜
３６をマスクとして銅箔３２をエッチングするためのも
ので、エッチング液によって侵されないめっき膜３６を
形成する必要がある。めっき膜３６としては錫−鉛共晶
合金めっき、電解ニッケルめっきを下地とした金めっき
等によって形成する。
【００２２】次に、レジストパターン３４を溶解して除
去し、めっき膜３６をマスクとして銅箔３２をエッチン
グする。銅箔３２で露出した部位がエッチングによって
除去されることにより、貫通孔３０を形成した部位ごと
にランド１４が形成され、基体２４に接続孔２５が開口
する（図３(e))。
【００２３】最後に、基体２４でランド１４を形成した
面に保護膜２６として感光性のソルダーレジストを塗布
し、露光、現像してランド１４の表面でバンプ１８を接
合する接合部１４ａのみを露出させる（図３(f))。こう
して、ランド１４の一方の面で外部接続端子２０を接合
する接続孔２５が開口し、ランド１４の他方の面でバン
プ１８を接合する接合部１４ａが露出した接続基板２２
が得られる。
【００２４】半導体装置はこのようにして作成した接続
基板２２を用いて容易に製造することができる。半導体
装置を製造する方法としては、半導体素子１０と接続基
板２２とを接合した後に外部接続端子２０を接合する方
法と、外部接続端子２０を接合した接続基板２２に半導
体素子１０を接合して製造する方法がある。図３(g) は
接続基板２２に外部接続端子２０を接合した状態のもの
である。
【００２５】図４は接続基板２２に半導体素子１０を搭
載した後、外部接続端子２０を接合して半導体装置とす
る製造方法を示す。まず、接続基板２２のランド１４に
半導体素子１０を接合するためのバンプ１８を取り付け
る（図４(a))。次いで、半導体素子１０と接続基板２２
とを位置合わせして加熱することにより、バンプ１８を
介して一括して接続基板２２と半導体素子１０とを接合
する（図４(b))。バンプ１８はランド１４と、半導体素
子１０の表面に形成した接続パッド１６ａとの間を接合
する。
【００２６】次に、アンダーフィル材２８を半導体素子
１０と接続基板２２との間の隙間部分に充填する（図４
(c))。最後に、接続基板２２の接続孔２５にはんだボー
ル等の外部接続端子２０を接合して半導体装置を得る
（図４(d))。得られた半導体装置は外部接続端子２０よ
りも小径のバンプ１８を介して接続基板２２を半導体素
子１０の電極形成面に接合して成る。半導体素子１０の
電極形成面での配線パターン１６の引き回しを容易と
し、半導体素子１０の平面内で効率的に外部接続端子２
０を配置することができ、効果的に多ピン化を図ること
ができる。
【００２７】接続基板２２の基体２４は緩衝性を有する
から実装基板と半導体素子１０との熱膨張係数の差に起
因する熱応力を緩和する作用を有し、これによって半導
体装置を実装した際の信頼性を高めることができる。ま
た、接続基板２２は簡易な構成となっているから、容易
に製造することができる。また、接続基板２２を用いて
半導体装置を製造する場合も、バンプ１８を介して半導
体素子１０と接続基板２２とを接合するといった簡単な
操作で製造することができるから、半導体装置の製造が
容易であるという利点がある。
【００２８】
【発明の効果】本発明に係る半導体装置及びその製造方
法によれば、上述したように、外部接続端子よりも小径
のバンプを介して接続基板と半導体素子とを接続する構
成としたことによって、半導体素子の電極形成面での配
線の引き回しを容易にし、これによって、半導体素子と
略同サイズの半導体装置の製造を容易にし、半導体装置
の多ピン化に好適に対応することが可能になる等の著効
を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を
示す断面図である。
【図２】半導体素子に形成する配線パターンの構成を示
す断面図である。
【図３】接続基板の製造方法を示す説明図である。
【図４】半導体装置の製造方法を示す説明図である。
【図５】半導体素子上での外部接続端子の配置を示す説
明図である。
【符号の説明】
１０ 半導体素子 １２ 電極 １４ ランド １４ａ 接合部 １６ 配線パターン １６ａ 接続パッド １８ バンプ ２０ 外部接続端子 ２２ 接続基板 ２４ 基体 ２６ 保護膜 ２８ アンダーフィル材 ３０ 貫通孔 ３２ 銅箔 ３４ レジスト膜 ３６ めっき膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の電極形成面に、該半導体素
    子の平面領域内に設けられる外部接続端子と同一の配置
    で、半導体素子の搭載面に離反する外面が外部接続端子
    を接合する接続孔の底部となるランドを形成した接続基
    板を、前記電極形成面に形成した電極と前記ランドとを
    電気的に接続させて接合した半導体装置であって、 前記半導体素子の電極形成面に、前記ランドの位置に各
    々対応してランドよりも小径の接続パッドを設けるとと
    もに、該接続パッドと前記電極とを電気的に接続する配
    線パターンを設け、 前記接続パッドと前記半導体素子の搭載面で接続パッド
    に対向するランドとをバンプを介して電気的に接続し、
    かつ前記接続基板の接続孔に露出するランドに外部接続
    端子を接合したことを特徴とする半導体装置。
  2. 【請求項２】 前記接続基板が、電気的絶縁性を有する
    樹脂材から成る基体にランドを形成し、半導体素子の搭
    載面のランド表面に前記バンプを接合する該ランドより
    も小径の接合部を設け、半導体素子の搭載面に離反する
    外面に前記接続孔を形成したものであることを特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】 前記半導体素子と前記接続基板との間の
    隙間部分にアンダーフィル材を充填したことを特徴とす
    る請求項１記載の半導体装置。
  4. 【請求項４】 電気的絶縁性を有する基体に半導体素子
    の平面領域内に設けられる外部接続端子と同一の配置で
    半導体素子の搭載面に離反する外面が外部接続端子を接
    合する接続孔の底部となるランドを形成した接続基板
    と、 前記ランドの位置に各々対応してランドよりも小径の接
    続パッドが設けられ、該接続パッドと前記半導体素子の
    電極形成面の電極とを電気的に接続する配線パターンが
    電極形成面に設けられた半導体素子とを位置合わせし
    て、 前記接続パッドと前記半導体素子の搭載面で接続パッド
    に対向するランドとをバンプを介して電気的に接続し、 前記接続基板の接続孔に露出するランドに外部接続端子
    を接合することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記接続パッドと前記ランドとをバンプ
    を介して電気的に接続した後、前記半導体素子と前記接
    続基板との間の隙間部分にアンダーフィル材を充填する
    ことを特徴とする請求項４記載の半導体装置の製造方
    法。
JP10190468A 1998-07-06 1998-07-06 半導体装置及びその製造方法 Pending JP2000022039A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10190468A JP2000022039A (ja) 1998-07-06 1998-07-06 半導体装置及びその製造方法
KR1019990021295A KR20000011282A (ko) 1998-07-06 1999-06-09 반도체장치및그제조방법
EP99305365A EP0971406A3 (en) 1998-07-06 1999-07-06 Chip-sized semiconductor device
US09/347,909 US6256207B1 (en) 1998-07-06 1999-07-06 Chip-sized semiconductor device and process for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10190468A JP2000022039A (ja) 1998-07-06 1998-07-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000022039A true JP2000022039A (ja) 2000-01-21

Family

ID=16258627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10190468A Pending JP2000022039A (ja) 1998-07-06 1998-07-06 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6256207B1 (ja)
EP (1) EP0971406A3 (ja)
JP (1) JP2000022039A (ja)
KR (1) KR20000011282A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
DE10323007B4 (de) * 2003-05-21 2005-10-20 Infineon Technologies Ag Halbleiteranordnung
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4997105B2 (ja) * 2005-05-23 2012-08-08 イビデン株式会社 プリント配線板およびその製造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
KR100734403B1 (ko) * 2006-06-02 2007-07-02 삼성전기주식회사 전자소자 패키지 및 그 제조방법
TWI379363B (en) * 2007-04-24 2012-12-11 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
US8493071B1 (en) * 2009-10-09 2013-07-23 Xilinx, Inc. Shorted test structure
US8802454B1 (en) 2011-12-20 2014-08-12 Xilinx, Inc. Methods of manufacturing a semiconductor structure
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
CN114256169B (zh) * 2021-12-09 2025-03-25 甬矽电子(宁波)股份有限公司 半导体封装结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
JPH06140473A (ja) 1992-10-23 1994-05-20 Sumitomo Metal Mining Co Ltd バンプ付きテープの製造方法
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JPH09115964A (ja) * 1995-10-18 1997-05-02 Toshiba Corp 半導体装置及びその製造方法
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5818697A (en) * 1997-03-21 1998-10-06 International Business Machines Corporation Flexible thin film ball grid array containing solder mask
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package

Also Published As

Publication number Publication date
EP0971406A3 (en) 2001-03-07
KR20000011282A (ko) 2000-02-25
US6256207B1 (en) 2001-07-03
EP0971406A2 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
JP5421254B2 (ja) ピン・インタフェースを有する多層配線エレメント
JP3345541B2 (ja) 半導体装置及びその製造方法
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JP2000022039A (ja) 半導体装置及びその製造方法
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2003273145A (ja) 半導体装置
JP2003101243A (ja) 多層配線基板および半導体装置
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP3625815B2 (ja) 半導体装置とその製造方法
KR20180077046A (ko) 반도체 장치
JP2006339596A (ja) インタポーザおよび半導体装置
JP2009231657A (ja) 半導体装置およびその製造方法
KR20140107661A (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP3394479B2 (ja) 半導体装置
JP3434228B2 (ja) エリアアレイ電極型デバイスおよびそれを実装する配線基板構造
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP3424515B2 (ja) 電子部品の実装構造
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법