[go: up one dir, main page]

KR20000011282A - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR20000011282A
KR20000011282A KR1019990021295A KR19990021295A KR20000011282A KR 20000011282 A KR20000011282 A KR 20000011282A KR 1019990021295 A KR1019990021295 A KR 1019990021295A KR 19990021295 A KR19990021295 A KR 19990021295A KR 20000011282 A KR20000011282 A KR 20000011282A
Authority
KR
South Korea
Prior art keywords
semiconductor element
connection
land
electrode formation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019990021295A
Other languages
English (en)
Inventor
호리우찌미찌오
무라마쓰시게쓰구
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20000011282A publication Critical patent/KR20000011282A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전극 형성면의 배선 패턴의 설치를 용이하게 하여, 반도체 장치의 다 핀화에 대응할 수 있도록 한 반도체 장치를 제공한다.
반도체 소자(10)의 전극 형성면에 상기 반도체 소자의 평면 영역 내에 설치되는 외부 접속 단자(20)와 동일한 배치로, 반도체 소자(10)의 탑재면에 이반(離反)하는 외면이 외부 접속 단자(20)를 접합하는 접속 구멍(25)으로 되는 랜드( land)(14)를 형성한 접속 기판(22)을 상기 전극 형성면에 형성한 전극과 상기 랜드 (14)를 전기적으로 접속시켜 접합한 반도체 장치로서, 상기 반도체 소자(10)의 전극 형성면에 상기 갠드(14)의 위치에 각각 대응하여 랜드(14)보다도 작은 직경의 접속 패드(16a)를 설치함과 동시에, 접속 패드(16a)와 상기 전극을 전기적으로 접속하는 배선 패턴을 설치하고, 상기 접속 패드(16a)와 상기 반도체 소자(10)의 탑재면에서 접속 패드 (16a)에 대향하는 랜드(14)를 범프(18)를 통하여 전기적으로 접속하고, 또 상기 접속 기판(22)의 접속 구멍(25)에 노출하는 랜드(14)에 외부 접속 단자(20)를 접합한 것을 특징으로 한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 소자와 거의 동일 크기로 형성하는 반도체 장치 및 그 제조 방법에 관한 것이다.
칩 크기의 패키지(CSP)는 반도체 소자와 거의 같은 크기로 형성한 반도체 장치이며, 실장면에 땜납 볼 등의 외부 접속 단자를 구비하고, 외부 접속 단자를 통하여 실장 기판에 실장할 수 있도록 구성한 것이다. 통상 칩 크기의 패키지에 어레이(array) 형상으로 외부 접속 단자를 배치하여 다 핀화에 대응하고 있다.
도 5는 반도체 소자(10)의 실장면에 외부 접속 단자를 접속하기 위한 랜드( 14)를 배치한 예를 나타낸다. 12는 반도체 소자(10)의 표면에 형성한 전극, 16은 전극(12)과 랜드(14) 사이를 접속하는 배선 패턴이다.
이와 같이 반도체 소자(10)의 전극 형성면 내에 랜드(14)를 배치하는 방법으로서는, 반도체 소자(10)의 패시베이션(passivation)막 상에 배선 패턴(16)을 설치하고, 배선 패턴(16)의 선단에 랜드(14)를 설치하는 방법, 반도체 소자(10)의 전극 형성면에 인터포저(interposer)로서 배선 패턴 필름을 배설하고, 배선 패턴 필름에 랜드(14) 및 랜드(14)와 전극(12)을 접속하는 배선 패턴을 설치하여, 전극(12)과 랜드(14)를 전기적으로 접속하는 등의 방법이 있다.
그런데 외부 접속 단자를 접합하는 랜드에는 300μm정도의 직경 치수가 필요하므로, 반도체 소자(10)의 전극 형성면 상에 그대로 랜드(14)를 배치하면 인접하는 랜드(14)의 간격이 좁아져서, 배선 패턴(16)을 배치하는 스페이스가 제약된다. 전극(12)이 고밀도로 배치되어 전극(12)의 배치수가 많아지면, 전극(12)과 랜드(1 4)를 접속하는 배선 패턴(16)의 갯수가 증대하여 배선 패턴(16)을 설치하는 스페이스를 확보할 수 없게 된다.
배선 패턴(16)이 반도체 소자(10)의 전극 형성면 내 설치할 수 없는 경우에는 배선 패턴(16)을 다층으로 형성하는 것도 고려되지만, 배선 패턴(16)을 다층 형성하는 것은 제조 공정이 복잡해지는 것과 신뢰성의 점에서 문제가 된다.
또 배선 패턴 필름을 인터포저로 하여 반도체 소자(10)의 전극(12)과 랜드( 14)를 전기적으로 접속하는 구성으로 하는 경우에도, 배선 패턴 필름의 제조가 복잡해진다거나 배선 패턴 필름에 형성한 배선 패턴(16)과 전극(12)을 전기적으로 접속하는 조작이 번잡해지는 문제가 있었다.
본 발명은 이러한 칩 크기의 반도체 장치에서 용이하게 다 핀화할 수 있어서 , 구조를 간소화하여 제조를 용이하게 하고 제조 원가를 인하할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명에 관한 반도체 장치의 한 실시예의 구성을 나타낸 단면도.
도 2는 반도체 소자에 형성하는 배선 패턴의 구성을 나타낸 단면도.
도 3은 접속 기판의 제조 방법을 나타내는 설명도.
도 4는 반도체 장치의 제조 방법을 나타내는 설명도.
도 5는 반도체 소자 상에서의 외부 접속 단자의 배치를 나타낸 설명도.
[부호의 설명]
10 … 반도체 소자
12 … 전극
14 … 랜드
14a … 접합부
16 … 배선 패턴
16a … 접속 패드
18 … 범프
20 … 외부 접속 단자
22 … 접속 기판
24 … 기체
26 … 보호막
28 … 하부 충전(underfill)재
30 … 관통 구멍
32 … 동박
34 … 레지스트막
36 … 도금막
상기 목적을 달성하기 위해 본 발명은 다음의 구성을 구비한다.
즉 반도체 소다의 전극 형성면에 상기 반도체 소자의 평면 영역내에 설치되는 외부 접속 단자와 동일한 배치로, 반도체 소자의 탭재면에 이반하는 외면이 외부 접속 단자를 접합하는 접속 구멍의 저부가 되는 랜드를 형성한 접속 기판을, 상기 전극 형성면에 형성한 전극과 상기 랜드를 전기적으로 접속시켜 접합한 반도체 장치로서, 상기 반도체 소자의 전극 형성면에 상기 랜드의 위치에 각각 대응하여 랜드보다도 작은 직경의 접속 패드를 설치함과 동시에, 상기 접속 패드와 상기 전극을 전기적으로 접속하는 배선 패턴을 설치하고, 상기 접속 패드와 상기 반도체 소자의 탑재면에서 접속 패드에 대향하는 랜드를 범프를 통하여 전기적으로 접속하고, 또 상기 접속 기판의 접속 구멍에 노출하는 랜드에 외부 접속 단자를 접합한 것을 특징으로 한다.
또 상기 접속 기판이 전기적 절연성을 갖는 수지재로 되는 기판에 랜드를 형성하고, 반도체 소자의 탑재면의 랜드 표면에 상기 범프를 접합하는 상기 랜드보다도 작은 직경의 접합부를 설치하고, 반도체 소자의 탑재면에 이반하는 외면에 상기 접속 구멍을 형성한 것을 특징으로 한다.
또 상기 반도체 소자와 상기 접속 기판 사이의 간극 부분에 하부 충전재를 충전한 것을 특징으로 한다.
또 반도체 기판의 제조 방법으로서, 전기적 절연성을 갖는 기체에 반도체 소자의 평면 영역 내에 설치되는 외부 접속 단자와 동일한 배치로 반도체 소자의 탑재면에 이반하는 외면이 외부 접속 단자를 접합하는 접속 구멍의 부가되는 랜드를 형성한 접속 기판과, 상기 랜드의 위치에 각각 대응하여 랜드보다도 작은 직경의 접속 패드가 설치되고, 상기 접속 패드와 상기 반도체 소자의 전극 형성면의 전극을 전기적으로 접속하는 배선 패턴이 전극 형성면에 설치된 반도체 소자를 위치 맞춤하고, 상기 접속 패드와 상기 반도체 소자의 탑재면에서 접속 패드에 대향하는 랜드를 범프를 통하여 전기적으로 접속하고, 상기 접속 기판의 접속 구멍에 노출하는 랜드에 외부 접속 단자를 접합하는 것을 특징으로 한다.
또 상기 접속 패드와 상기 랜드를 범프를 통하여 전기적으로 접속한 후, 상기 반도체 소자와 상기 접속 기판 사이의 간극 부분에 하부 충전재를 충전하는 것을 특징으로 한다.
[실시예]
이하 본 발명의 적절한 실시예를 첨부 도면에 의거하여 상세히 설명한다.
도 1은 본 발명에 관한 반도체 장치의 한 실시예의 구성을 나타낸 단면도이다. 본 실시예의 반도체 장치는 반도체 소자(10)의 전극 형성면에 외부 접속 단자 (20)와 동일한 배치로 랜드(14)를 형성한 접속 기판(22)을, 반도체 소자(10)의 전극 형성면에 형성한 전극과 외부 접속 단자(20)를 전기적으로 접속하고 접합해서 이루어진다.
18은 반도체 소자(10)와 외부 접속 단자(20)를 전기적으로 접속하기 위해, 접속 기판(22)과 반도체 칩(10)과의 중간에 개재시킨 범프이다.
본 실시예에서는 범프(18)를 외부 접속 단자(20)가 접합되어 있는 랜드(14)와 동심으로 배치하고 있다. 따라서 반도체 소자(10)의 전극 형성면에는 이 범프( 18)의 배치에 맞추어 접속용의 접속 패드(16a)를 설치하고, 접속 패드(16a)와 랜드 (14)가 범프(18)를 통하여 전기적으로 접속되도록 한다.
접속 패드(16a)와 반도체 소자(10)의 전극 형성면에 형성한 전극은 배선 패턴(16)을 통하여 전기적으로 접속한다. 배선 패턴(16)은 전극과 접속 패드(16a)를 접속하기 위해 전극 형성면에 헝성한 배선용의 패턴이다.
도 2에 반도체 소자(10)의 전극 형성면에 설치하는 배선 패턴(16)의 구성을 나타낸다. 배선 패턴(16)은 패시베이션막(8)의 표면 상에 한 단을 전극(12)에 접속시키고, 다른 단측이 접속 패드(16a)가 되도록 형성한다. 접속 패드(16a)는 범프(1 8)를 접합하는 소요 면적을 확보하도록 형성한다. 접속 패드(16a)에는 범프(18) 를 접합하지만, 반도체 소자(10)를 탑재하는 앞 공정에서 반도체 소자(10)의 양부를 검사하는 검사 패드로서 사용할 수도 있다.
도 1에서 범프(18)는 반도체 소자(10)의 전극 형성면에 설치한 접속 패드(1 6a)에 접합되어 있다.
접속 기판(22)은 전기적 절연성을 갖는 기판(24)에 외부 접속 단자(20)의 평면 배열에 따라서 랜드(14)를 형성하고, 랜드(14)의 외면을 노출시켜 외부 접속 단자(20)를 접합하는 접속 구멍(25)을 형성한 것이다.
접속 구멍(25)에 외부 접속 단자(20)를 접합함으로써, 랜드(14)와 외부 접속 단자(20)가 전기적으로 접속하고, 범프(18)를 통하여 랜드(14)와 접속 패드(16 a)를 접합함으로써, 반도체 소자(10)의 전극(12), 배선 패턴(16), 접속 패드( 16a), 범프(18), 랜드(14)를 통하여 반도체 소자(10)와 외부 접속 단자(20)가 전기적으로 접속하게 된다.
본 실시예의 반도체 장치에서는 범프(18)와 랜드(14)는 동심으로 배치하고 있지만, 범프(18)와 랜드(14)의 상호 배치는 특히 한정되는 것은 아니고, 범프(18 )와 랜드(14)가 1:1 관계로 전기적으로 접속되면 좋다.
본 실시예에서는 외부 접속 단자(20)로서 직경 치수가 300μm인 땜납 볼을 사용하고, 랜드(14)의 직경 치수를 땜납 볼의 직경 치수보다도 약간 큰 400μm로 하였다. 이에 대하여 범프(18)에는 외부 접속 단자(20)보다도 작은 직경의 것을 사용한다. 실시예에서는 범프(18)로서 50μm인 직경 치수의 땜납 볼을 사용하였다 .
범프(18)로서 작은 직경의 것을 사용하는 것은 반도체 소자(10)의 전극 형성면에 설치용의 배선 패턴(16)을 형성하기 쉽고, 이에 따라 외부 접속 단자(20)를 소정 배치로 배열할 수 있도록 하기 위해서다. 반도체 소자(10)의 전극 형성면에 300μm와 같이 큰 직경의 랜드를 그대로 배치하면, 랜드를 배치하기 위해 넓은 스페이스를 할당할 필요가 있어서, 배선 패턴(16)을 설치하는 스페이스가 불편하게 된다. 이에 대하여 작은 직경의 범프(18)를 접합하는 방법에 의하면, 전극 형성면에는 범프(18)를 접합하는데 필요한 작은 면적의 접속 패드(16a)만을 설치하면 좋으므로, 배선 패턴(16)의 설계가 용이해진다. 전극(12)이 고밀도로 배치되어 있거나, 다핀의 제품의 경우에는 이러한 설계가 극히 유효하게 된다.
이와 같이 범프(18)로서 외부 접속 단자(20)보다도 작은 직경의 것을 사용하는 것은 반도체 소자(10)에 형성하는 배선 패턴(16)을 형성하기 쉽게 하기 위한 것이므로, 범프(18)는 배선 패턴(16)을 설치하기에 충분한 치수의 것을 선택하여 사용하면 좋다. 반도체 소자(10)의 전극(12)의 수가 그다지 많지 않다거나, 전극(12 )이 그다지 고밀도로 배치되어 있지 않은 경우에는, 범프(18)를 무리하게 작게 하지 않아도 된다. 그리고 이들 범프(18)의 치수에 맞추어 접속 패드(16a)를 형성하면 된다. 통상 범프(18)로서는 50μm∼200μm 정도의 것을 사용할 수 있다.
또 반도체 소자(10)의 전극 형성면에 배선 패턴(16)을 형성하는 경우, 다핀의 제품으로 배선 패턴(16)이 극히 고밀도로 되도록 한 경우에는, 배선 패턴(16)이 1층만으로는 배선 패턴(16)을 설치할 수 없는 경우가 있다. 그러한 경우에는 전극 형성면에 배선 패턴(16)을 복수층으로 형성함으로써 배선 패턴(16)을 설치할 수가있다. 이 경우에도 외부 접속 단자(20)의 배치와 동일한 배치가 되도록 접속 패드 (16a)를 배치하고, 각각의 접속 패드(16a)와 외부 접속 단자(20)가 1:1 관계로 전기적으로 접속되도록 한다.
26은 기판(24)에서 랜드(14)의 표면을 피복하는 보호막이다. 보호막(26)은 랜드(14)의 표면에서 범프(18)를 접합하는 부위만을 노출하도록 접속 기판(22)을 피복한다.
기판(24)은 랜드(14) 및 외부 접속 단자(20)를 지지하는 작용과, 반도체 장치를 실장할 때에 실장 기판과 반도체 소자(10)와의 열팽창 계수의 차에 의해 생기는 열응력을 완화하는 작용을 갖는다. 따라서 기체(24)로서는 전기적 절연성을 갖는 동시에 소요 완충 작용을 갖는 것, 예를 들어 폴리이미드 필름 등의 수지 필름이 적절하게 사용된다.
도 1에서 28은 반도체 소자(10)와 접속 기판(22) 사이의 간극 부분을 봉지하는 하부 충전재이다. 반도체 소자(10)와 접속 기판(22)은 범프(18)를 통하여 접합하므로, 반도체 소자(10)의 전극 형성면과 접속 기판(22)의 보호막(26) 사이에 간극이 생긴다. 하부 충전재(28)는 이 간극 부분을 봉지한다. 또 하부 충전재(28)로 간극 부분을 완전히 충전하는 대신에, 반도체 소자(10)와 접속 기판(22)의 외주 가장자리의 간극 부분을 봉지재로 봉지하도록 하여도 좋다.
도 3에 상기 반도체 장치의 제조에 사용하는 접속 기판(22)의 제조 방법을 나타낸다.
도 3a는 접속 기판(22)에 사용하는 기체(24)를 나타낸다. 기체(24)에는 전기적 절연성을 갖는 재료, 예를 들어 폴리이미드, 폴리 페닐렌 에틸, 에폭시 등의 수지, 이들 수지를 유리천이나 고분자 부직포에 함침시킨 것 등이 사용될 수 있다. 실시예에서는 두께 75μm의 폴리이미드 필름을 사용하였다.
먼저 이 기체(24)에 외부 접속 단자(20)를 접합하기 위한 관통 구멍(through hole) 가공을 실시한다(도 3b). 실시예에서는 직경 치수 300μm의 관통 구멍(30)을 500μm의 피치로 종횡 방향으로 정렬하여 형성하였다. 관통 구멍(30)은 프레스 펀칭 가공에 의해 간단하게 형성할 수 있다.
다음에 기체(24)의 한 쪽 면에 동박(32)을 접착한다(도 3c). 동박(32)은 랜드(14)를 형성하기 위한 것으로서, 실시예에서는 두께 35μm의 것을 사용하였다. 물론 동박 이외의 다른 도전성을 가진 도체박을 사용하여도 좋다.
다음에 동박(32)의 노출면에 도금용의 레지스트를 도포하고, 랜드(14)를 형성하는 부위를 노출시킨 레지스트 패턴(34)을 형성하고, 레지스트 패턴(34)을 마스크로 하여 전해 도금을 실시한다(도 3d). 동박(32)은 관통 구멍(30)을 형성한 측도 노출시킨다.
랜드(14)는 관통 구멍(30)을 걸치도록 설치하므로, 레지스트 패턴(34)에서는 관통 구멍(30)의 배치 위치에 맞추어 관통 구멍(30)의 구멍 직경보다도 큰 직경인 400μm 정도의 직경 치수로 동박(32)이 노출하도록 레지스트 패턴(34)을 형성하였다.
동박(32)에 설치하는 전해 도금은 동박(32)을 도금 급전층으로 하여 행한다. 전해 도금은 도금막(36)을 마스크로 하여 동박(32)을 에칭하는 것으로서, 에칭액에 의해 침투되지 않는 도금막(36)을 형성할 필요가 있다.
도금막(36)으로서는 주석-납 공정 합금 도금, 전해 니켈 도금을 기초층으로 한 금도금 등으로 형성한다.
다음에 레지스트 패턴(34)을 용해하여 제거하고, 도금막(36)을 마스크로 하여 동박(32)을 에칭한다. 동박(32)에서 노출한 부위가 에칭에 의해 제거됨으로써, 관통 구멍(30)을 형성한 부위마다 랜드(14)가 형성되고, 기체(24)에 접속 구멍(25)이 개구한다.(도 3e)
마지막으로 기체(24)에 랜드(14)를 형성한 면에 보호막(26)으로서 감광성의 땜납 레지스트를 도포하고 노광, 현상하여 랜드(14)의 표면에 범프(18)를 접합하는 접합부(14a)만을 노출시킨다(도 3f).
이렇게 해서 랜드(14)의 한쪽 면에 외부 접속 단자(20)를 접합하는 접속 구멍 (25)이 개구하고, 랜드(14)의 다른쪽 면에 범프(18)를 접합하는 접합부(14a)가 노출한 접속 기판(22)이 얻어진다.
반도체 장치는 이렇게 하여 작성한 접속 기판(22)을 사용하여 용이하게 제조할 수 있다.
반도체 장치를 제조하는 방법으로서는, 반도체 소자(10)와 접속 기판(22)을 접합한 후에 외부 접속 단자(20)를 접합하는 방법과, 외부 접속 단자(20)를 접합한 접속 기판(22)에 반도체 소자(10)를 접합하여 제조하는 방법이 있다. 도 3g는 접속 기판(22)에 외부 접속 단자(20)를 접합한 상태의 것이다.
도 4는 접속 기판(22)에 반도체 소자(10)를 탑재한 후, 외부 접속 단자(20)를 접합하여 반도체 장치로 하는 제조 방법을 나타낸다.
먼저 접속 기판(22)의 랜드(14)에 반도체 소자(10)를 접합하기 위한 범프(18)를 부착한다.(도 4a)
이어서 반도체 소자(10)와 접속 기판(22)을 위치 맞춤하여 가열함으로써, 범프(18)를 통하여 일괄해서 접속 기판(22)과 반도체 소자(10)를 접합한다(도 4b). 범프(18)는 랜드(14)와 반도체 소자(10)의 표면에 형성한 접속 패드(16a)와의 사이를 접합한다.
다음에 하부 충전재(28)를 반도체 소자(10)와 접속 기판(22) 사이의 간극 부분에 충전한다(도 4c).
최후에 접속 기판(22)의 접속 구멍(25)에는 땜납 볼 등의 외부 접속 단자(20 )를 접합하여 반도체 장치를 얻는다(도 4d).
얻어진 반도체 장치는 외부 접속 단자(20)보다도 작은 직경의 범프(18)를 통하여 접속 기판(22)을 반도체 소자(10)의 전극 형성면에 접합함으로써 이루어진다. 반도체 소자(10)의 전극 형성면에서의 배선 패턴(16)의 설치를 용이하게 하여, 반도체 소자(10)의 평면 내에서 효율적으로 외부 접속 단자(20)를 배치할 수 있으므로, 효과적으로 다핀화를 도모할 수 있다.
접속 기판(22)의 기체(24)는 완충성을 가지므로 실장 기판과 반도체 소자(10 )의 열팽창 계수의 차에 기인하는 열응력을 완화하는 작용을 가지며, 이에 따라 반도체 장치를 실장한 때의 신뢰성을 높일 수 있다.
또 접속 기판(22)은 간이한 구성으로 되어있으므로, 용이하게 제조할 수 있다 . 또 접속 기판(22)을 사용하여 반도체 장치를 제조하는 경우에도, 범프(18)를 통하여 반도체 소자(10)와 접속 기판(22)을 접합하는 간단한 조작으로 제조할 수 있으므로, 반도체 장치의 제조가 용이한 이점이 있다.
본 발명에 관한 반도체 장치 및 그 제조 방법에 의하면, 상술한 바와 같이 외부 접속 단자보다도 작은 직경의 범프를 통하여 접속 기판과 반도체 소자를 접속하는 구성으로 함으로써, 반도체 소자의 전극 형성면에서의 배선의 설치를 용이하게 하고, 이에 따라 반도체 소자와 거의 같은 크기의 반도체 장치의 제조를 용이하게 하고, 반도체 장치의 다 핀화에 적절하게 대응할 수 있는 등의 현저한 효과를 발휘한다.

Claims (5)

  1. 반도체 소자의 전극 형성면에, 상기 반도체 소자의 평면 영역 내에 설치되는 외부 접속 단자와 동일한 배치로, 반도체 소자의 탑재면에 이반하는 외면이 외부 접속 단자를 접합하는 접속 구멍의 저부가 되는 랜드를 형성한 접속 기판을, 상기 전극 형성면에 형성한 전극과 상기 랜드를 전기적으로 접속시켜 접합한 반도체 장치로서,
    상기 반도체 소자의 전극 형성면에, 상기 랜드의 위치에 각각 대응하여 랜드보다도 작은 직경의 접속 패드를 설치함과 동시에, 상기 접속 패드와 상기 전극을 전기적으로 접속하는 배선 패턴을 설치하고,
    상기 접속 패드와 상기 반도체 소자의 탑재면에서 접속 패드에 대향하는 랜드를 범프를 통하여 전기적으로 접속하고, 또 상기 접속 기판의 접속 구멍에 노출하는 랜드에 외부 접속 단자를 접합한 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 접속 기판이, 전기적 절연성을 갖는 수지재로 되는 기체에 랜드를 형성하고, 반도체 소자의 탑재면의 랜드 표면에 상기 범프를 접합하는 상기 랜드보다도 작은 직경의 접합부를 설치하고, 반도체 소자의 탑재면에 이반하는 외면에 상기 접속 구멍을 형성한 것인 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 반도체 소자와 상기 접속 기판 사이의 간극 부분에 하부 충전재를 충전한 것을 특징으로 하는 반도체 장치.
  4. 전기적 절연성을 갖는 기체에 반도체 소자의 평면 영역 내에 설치되는 외부 접속 단자와 동일한 배치로 반도체 소자의 탑재면에 이반하는 외면이 외부 접속 단자를 접합하는 접속 구멍의 저부가 되는 랜드를 형성한 접속 기판과,
    상기 랜드의 위치에 각각 대응하여 랜드보다도 작은 직경의 접속 패드가 설치되고, 상기 접속 패드와 상기 반도체 소자의 전극 형성면의 전극을 전기적으로 접속하는 배선 패턴이 전극 형성면에 설치된 반도체 소자를 위치 맞춤하고,
    상기 접속 패드와 상기 반도체 소자의 탑재면에서 접속 패드에 대향하는 랜드를 범프를 통하여 전기적으로 접속하고,
    상기 접속 기판의 접속 구멍에 노출하는 랜드에 외부 접속 단자를 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4항에 있어서,
    상기 접속 패드와 상기 랜드를 범프를 통하여 전기적으로 접속한 후, 상기 반도체 소자와 상기 접속 기판 사이의 간극 부분에 하부 충전재를 충전하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019990021295A 1998-07-06 1999-06-09 반도체장치및그제조방법 Ceased KR20000011282A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-190468 1998-07-06
JP10190468A JP2000022039A (ja) 1998-07-06 1998-07-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20000011282A true KR20000011282A (ko) 2000-02-25

Family

ID=16258627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021295A Ceased KR20000011282A (ko) 1998-07-06 1999-06-09 반도체장치및그제조방법

Country Status (4)

Country Link
US (1) US6256207B1 (ko)
EP (1) EP0971406A3 (ko)
JP (1) JP2000022039A (ko)
KR (1) KR20000011282A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
DE10323007B4 (de) * 2003-05-21 2005-10-20 Infineon Technologies Ag Halbleiteranordnung
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4997105B2 (ja) * 2005-05-23 2012-08-08 イビデン株式会社 プリント配線板およびその製造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
KR100734403B1 (ko) * 2006-06-02 2007-07-02 삼성전기주식회사 전자소자 패키지 및 그 제조방법
TWI379363B (en) * 2007-04-24 2012-12-11 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
US8493071B1 (en) * 2009-10-09 2013-07-23 Xilinx, Inc. Shorted test structure
US8802454B1 (en) 2011-12-20 2014-08-12 Xilinx, Inc. Methods of manufacturing a semiconductor structure
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
CN114256169B (zh) * 2021-12-09 2025-03-25 甬矽电子(宁波)股份有限公司 半导体封装结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
JPH06140473A (ja) 1992-10-23 1994-05-20 Sumitomo Metal Mining Co Ltd バンプ付きテープの製造方法
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JPH09115964A (ja) * 1995-10-18 1997-05-02 Toshiba Corp 半導体装置及びその製造方法
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5818697A (en) * 1997-03-21 1998-10-06 International Business Machines Corporation Flexible thin film ball grid array containing solder mask
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package

Also Published As

Publication number Publication date
JP2000022039A (ja) 2000-01-21
EP0971406A3 (en) 2001-03-07
US6256207B1 (en) 2001-07-03
EP0971406A2 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
KR100252731B1 (ko) 반도체 디바이스 및 반도체 디바이스용 패키지
US6734557B2 (en) Semiconductor device
JP2541487B2 (ja) 半導体装置パッケ―ジ
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US8441113B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6340793B1 (en) Semiconductor device
US20030164551A1 (en) Method and apparatus for flip-chip packaging providing testing capability
KR20000011282A (ko) 반도체장치및그제조방법
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR100194747B1 (ko) 반도체장치
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
KR20010072583A (ko) 적층화 집적 회로 패키지
US20090146314A1 (en) Semiconductor Device
JP4828164B2 (ja) インタポーザおよび半導体装置
KR100250562B1 (ko) 반도체장치
KR20250079113A (ko) 반도체 장치 및 이의 제조 방법
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3394479B2 (ja) 半導体装置
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990609

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010427

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20011228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20010427

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20020402

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20011228

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20031031

Appeal identifier: 2002101001414

Request date: 20020402

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20020502

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20020402

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20010627

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20020704

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020402

Effective date: 20031031

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20031101

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20020402

Decision date: 20031031

Appeal identifier: 2002101001414