[go: up one dir, main page]

JP7225052B2 - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
JP7225052B2
JP7225052B2 JP2019140663A JP2019140663A JP7225052B2 JP 7225052 B2 JP7225052 B2 JP 7225052B2 JP 2019140663 A JP2019140663 A JP 2019140663A JP 2019140663 A JP2019140663 A JP 2019140663A JP 7225052 B2 JP7225052 B2 JP 7225052B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
electrode pads
positioning
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019140663A
Other languages
English (en)
Other versions
JP2021027059A (ja
Inventor
洋一郎 栗田
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019140663A priority Critical patent/JP7225052B2/ja
Priority to US16/808,522 priority patent/US11239145B2/en
Publication of JP2021027059A publication Critical patent/JP2021027059A/ja
Application granted granted Critical
Publication of JP7225052B2 publication Critical patent/JP7225052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明の実施形態は、電子部品モジュールに関する。
ＬＳＩなどの半導体集積回路は、その性能向上に必要な集積密度向上とともにパッケージの必要端子数が増えてきており、パッケージサイズ拡大や端子ピッチ縮小が進められている。例えば、微小半田ボールの溶融接続により狭ピッチ接続を行っている。
特開２０１９－４０６８８号公報
本発明の実施形態は、小型且つ簡単な構成で、基板上の電極パッドに対して電子部品を正確に位置決め可能であり、電子部品を挟ピッチの電極アレイなどで多端子接続可能な電子部品モジュールの提供を目的とする。
本発明の実施形態によれば、電子部品モジュールは、基板と、前記基板の表面に設けられた複数の電極パッドと、前記基板の表面に設けられた少なくとも１つの金属パッドと、前記基板の前記表面に搭載される電子部品であって、前記複数の電極パッドの前記表面方向に対向し、且つ前記複数の電極パッドと電気接続される複数の対向電極を有する電子部品と、前記金属パッドに固定された少なくとも１つの位置決め部品と、を備えている。前記位置決め部品と前記電子部品の前記基板の前記表面面内方向の間隙が、前記複数の電極パッドの最小距離より短い。前記位置決め部品の前記金属パッドに向き合う面に金属膜が設けられ、前記位置決め部品がはんだで前記金属パッドに固定され、前記金属パッドのサイズは、前記金属膜のサイズよりも小さい。
実施形態に係る電子部品モジュールの模式平面図である。 （ａ）は実施形態に係る電子部品モジュールの模式断面図であり、（ｂ）は（ａ）に示す位置決め部品の拡大断面図である。 実施形態に係る電子部品モジュールの模式断面図である。 実施形態に係る基板モジュールの模式平面図である。 実施形態に係る基板モジュールの模式平面図である。 実施形態に係る電子部品モジュールの模式平面図である。 実施形態に係る電子部品モジュールの模式平面図である。 実施形態に係る電子部品モジュールの模式平面図である。 実施形態に係る電子部品モジュールの模式断面図である。 実施形態に係る電子部品モジュールの模式平面図である。 実施形態に係る電子部品モジュールの模式平面図である。 （ａ）は実施形態に係る電子部品モジュールの模式平面図であり、（ｂ）は（ａ）に示す電子部品モジュールの模式断面図である。 実施形態に係る電子部品モジュールの模式平面図である。 実施形態に係る電子部品モジュールの模式平面図である。 実施形態に係る電子部品モジュールの模式平面図である。
以下、適宜図面を参照しながら実施形態の説明を行っていく。説明の便宜のため、各図面の縮尺は必ずしも正確ではなく、相対的な位置関係などで示す場合がある。また、同一または同様の要素には、同じ符号を付している。
図１は、実施形態に係る電子部品モジュール１の模式平面図である。
図２（ａ）は、電子部品モジュール１の模式断面図であり、図２（ｂ）は図２（ａ）に示す位置決め部品３０の拡大断面図である。
図３は、電子部品２０と基板１０との接続部の模式断面図である。
電子部品モジュール１は、基板モジュール１５と、電子部品２０と、異方導電性部材６０とを有する。
図４および図５は、基板モジュール１５の模式平面図である。基板１０の表面に平行な面内で互いに直交する２方向を第１方向Ｘおよび第２方向Ｙとする。
基板モジュール１５は、基板１０と、電極パッド１１と、金属パッド１２と、位置決め部品３０とを有する。図４は、図５の構成から位置決め部品３０を除いた構成を示す。
複数の電極パッド１１が、基板１０の表面に設けられている。複数の電極パッド１１は、例えば、第１方向Ｘおよび第２方向Ｙに沿って格子配列されている。また、この例では少なくとも３つの金属パッド１２が、基板１０の表面に設けられている。電極パッド１１と金属パッド１２は、基板１０の同じ表面に設けられている。
図４に示す例では、６つの金属パッド１２が基板１０の表面に設けられている。この金属パッド１２よりも数が多い複数の電極パッド１１が、金属パッド１２よりも高密度で配置されている。金属パッド１２は、電極パッド１１と接続されず、また基板１０に形成された配線とも接続されない孤立パターンである。
なお、金属パッド１２は、基板１０の表面に形成されたはんだレジストにより、図４に示す形状に開口制限された構成でもよい。
第１方向Ｘで隣り合う電極パッド１１間の距離、第２方向Ｙで隣り合う電極パッド１１間の距離、および第１方向Ｘ及び第２方向Ｙに対して傾いた方向で隣り合う電極パッド１１間の距離は、金属パッド１２間の最小距離よりも短い。
例えば、電極パッド１１は円形であり、金属パッド１２は四角形である。１つの金属パッド１２の面積は、１つの電極パッド１１の面積よりも大きい。金属パッド１２の第１方向Ｘの幅および第２方向Ｙの幅は、電極パッド１１の直径よりも大きい。
電極パッド１１と金属パッド１２は、例えば金属のパターニングにより、基板１０の表面に同時に形成され、同じ材料、且つ同じ厚さを有する。
金属パッド１２には、図２（ｂ）および図５に示すように、位置決め部品３０が固定される。金属パッド１２の数に対応して、例えば６つの位置決め部品３０が基板１０の表面上に固定される。位置決め部品３０の材質は、例えば、シリコン、セラミック、またはガラスである。
図２（ｂ）に示すように、位置決め部品３０における金属パッド１２に向き合う面に金属膜３５が設けられている。金属膜３５の外形は、金属パッド１２と同じであり、例えば四角形である。金属膜３５は、例えばＮｉ／Ａｕなどでメタライズされ、はんだ４０によって金属パッド１２に固定されている。
図２（ａ）に示すように、電子部品２０は基板１０の表面に搭載される。電子部品２０は、チップ２２と、インターポーザー２３と、複数の対向電極２１と、封止樹脂２４とを有する。チップ２２は、例えば半導体チップであり、インターポーザー２３上に搭載されている。封止樹脂２４は、チップ２２を覆っている。
複数の対向電極２１は、電子部品２０における基板１０の表面に対向する面に設けられている。対向電極２１は、基板１０の表面に垂直な方向において、複数の電極パッド１１と対向する。基板１０の表面に設けられた複数の電極パッド１１の配列に対応して、複数の対向電極２１が例えば図１において破線で示すように格子配列されている。図２（ａ）に示す例では、複数の対向電極２１は、インターポーザー２３におけるチップ搭載面の反対側の面に設けられている。
インターポーザー２３には対向電極２１と電気接続された配線が形成され、その配線とチップ２２とは例えばワイヤで電気接続される。なお、電子部品２０は、ベアチップ構造、チップサイズパッケージ構造であってもよい。また、インターポーザー２３上に複数のチップ２２が積層されていてもよい。
電子部品２０の複数の対向電極２１と、基板１０の表面に設けられた複数の電極パッド１１とは電気接続している。電子部品２０の対向電極２１は、金属パッド１２とは電気接続されていない。
電子部品２０の対向電極２１は、異方導電性部材を通じて、電極パッド１１と電気接続している。
図３は、例えばＡＣＦ（Anisotropic Conductive Film）である異方導電性部材６０を通じた、対向電極２１と電極パッド１１との接続部の模式断面図である。
異方導電性部材６０は、電子部品２０の複数の対向電極２１と、基板１０の表面に設けられた複数の電極パッド１１との間に挿入される。異方導電性部材６０は、例えば樹脂などの絶縁部材６１と、絶縁部材６１中に混ぜ合わされた微細な金属粒子６２とを有する。対向電極２１と電極パッド１１とは、金属粒子６２を通じて電気接続する。対向電極２１と電極パッド１１とを結ぶ縦方向には導電性で、横方向には絶縁性が保たれる。
異方導電性部材６０を加熱して硬化させれば、電子部品２０が基板１０に固定された状態、すなわち対向電極２１と電極パッド１１との接続状態が保持され、電子部品２０を基板１０に向けて押圧する機構は不要である。
電子部品２０は、図１に示すように、例えば４つの側面２５ａ、２５ｂ、２５ｃ、２５ｄを含む。電子部品２０は、それら４つの側面２５ａ、２５ｂ、２５ｃ、２５ｄが形成する四角形の外形をもつ。
電子部品２０の対向電極２１が電極パッド１１と電気接続した状態において、図１および図２（ａ）に示すように、それぞれの位置決め部品３０は、電子部品２０の側面２５ａ、２５ｂ、２５ｃ、２５ｄに向き合う。
電子部品２０の側面２５ａ、２５ｂ、２５ｃ、２５ｄと、この側面２５ａ、２５ｂ、２５ｃ、２５ｄに向き合う位置決め部品３０の側面との間の基板１０の表面面内（ＸＹ面内）方向の間隔は、複数の電極パッド１１間の最小距離よりも短い。または、複数（この例では６つ）の位置決め部品３０の中には、その側面が電子部品２０の側面２５ａ、２５ｂ、２５ｃ、２５ｄに接する（上記間隔がゼロ）位置決め部品３０もあり得る。
図５に示す基板モジュール１５における電極パッド１１が形成された領域の周辺には部分的に位置決め部品３０が配置されている。電極パッド１１が形成された領域を下にした状態で上から挿入するように電子部品２０を基板１０に搭載する。このとき、位置決め部品３０が電子部品２０の挿入を邪魔（干渉）しないように、電子部品２０の側面２５ａ、２５ｂ、２５ｃ、２５ｄと、位置決め部品３０の側面との間にクリアランスが確保される。このクリアランスが、電子部品２０の搭載後における電子部品２０と位置決め部品３０との間の上記間隔として反映される。なお、電子部品２０の搭載後のわずかな位置ずれによっては、電子部品２０の側面２５ａ、２５ｂ、２５ｃ、２５ｄに接する位置決め部品３０も生じ得る。
図２（ｂ）に示すように、位置決め部品３０は、電子部品２０に向き合う側面３１と、上面３２と、側面３１と上面３２との間に設けられ、側面３１および上面３２に対して傾斜した傾斜面３３とを有する。この傾斜面３３により、搭載領域に上から挿入される電子部品２０が位置決め部品３０の上面にぶつかりにくくなり、電子部品２０のスムーズな挿入が可能になる。
位置決め部品３０は、電極パッド１１が形成された領域に搭載された電子部品２０の、基板１０の表面に対して平行な方向の移動（回転も含む）を規制し、電子部品２０を基板１０上に正確に位置決めする。
電子部品２０の側面２５ａに向き合って配置された位置決め部品３０は、電子部品２０の第１方向Ｘに沿った図１における左方向への移動を規制する。電子部品２０の側面２５ｂに向き合って配置された位置決め部品３０は、電子部品２０の第１方向Ｘに沿った図１における右方向への移動を規制する。
電子部品２０の側面２５ｃに向き合って配置された位置決め部品３０は、電子部品２０の第２方向Ｙに沿った図１における上方向への移動を規制する。電子部品２０の側面２５ｄに向き合って配置された位置決め部品３０は、電子部品２０の第２方向Ｙに沿った図１における下方向への移動を規制する。
図６に示すように、電子部品２０の側面２５ａに向き合う位置決め部品３０は１つでもよく、また側面２５ｂに向き合う位置決め部品３０も１つでもよい。
ただし、図１に示すように、長尺側の側面２５ａ、２５ｂに対してはその延在方向の両端付近に２つの位置決め部品３０を配置することで、電子部品２０のＸＹ面内での回転による位置ずれ量を小さくしやすい。
このように本実施形態によれば、ソケットなどの部品を用いずに、小型且つ簡単な構成の位置決め部品３０を用いることで、基板１０上で電子部品２０を正確に位置決めすることができる。これにより、コストダウンを図れ、また電子部品２０の複数の対向電極２１の狭ピッチ化が進んでも高い信頼性での接続が可能となる。
位置決め部品３０を金属パッド１２に固定する構造としては、はんだ４０に限らず、例えば銀ペーストなどの接合材を用いてもよい。ただし、はんだ４０を用いた場合、はんだ４０の溶融時の表面張力によるセルフアライメント効果によって、位置決め部品３０を金属パッド１２に容易且つ正確に位置決めすることができる。
はんだ４０は溶融により金属パッド１２のエッジよりも外側に少しはみ出す傾向がある。このはんだ４０のはみ出し量が大きいと、電子部品２０を基板１０の表面に搭載するときに、電子部品２０がはんだにぶつかって電子部品２０の挿入を妨げる。はんだ４０のはみ出し量は、金属パッド１２のサイズ（辺の長さ）に比例するため、金属パッド１２のサイズを、位置決め部品３０の下面に設けた金属膜３５のサイズよりも小さくすることで、はんだ４０が位置決め部品３０よりもはみ出さないようにすることができる。
図１において、電子部品２０の側面２５ａと、その側面２５ａに向き合う位置決め部品３０との間の間隔と、電子部品２０の側面２５ｂと、その側面２５ｂに向き合う位置決め部品３０との間の間隔との合計値（第１方向Ｘの間隔の合計値）の分だけ、電子部品２０は第１方向Ｘに位置ずれし得る。ただし、第１方向Ｘの間隔の合計値は、対向電極２１（またはこれと電気接続される電極パッド１１）の第１方向Ｘの幅、および第１方向Ｘで隣り合う対向電極２１（または電極パッド１１）間の最小距離よりも短いため、電子部品２０が第１方向Ｘの間隔の合計値分、第１方向Ｘにずれても、対向電極２１とこれの接続対象の電極パッド１１との接続状態は維持される。
また、電子部品２０の側面２５ｃと、その側面２５ｃに向き合う位置決め部品３０との間の間隔と、電子部品２０の側面２５ｄと、その側面２５ｄに向き合う位置決め部品３０との間の間隔との合計値（第２方向Ｙの間隔の合計値）の分だけ、電子部品２０は第２方向Ｙに位置ずれし得る。ただし、第２方向Ｙの間隔の合計値は、対向電極２１（または電極パッド１１）の第２方向Ｙの幅、および第２方向Ｙで隣り合う対向電極２１（または電極パッド１１）間の最小距離よりも小さいため、電子部品２０が第２方向Ｙの隙間の合計値分、第２方向Ｘにずれても、電極２１とこれの接続対象の第１パッド１１との接続状態は維持される。
図７に示すように、少なくとも３つの位置決め部品３０を、基板１０の表面上において互いを結ぶ線が三角形を含む関係で配置すれば（位置決め部品３０の側面が電子部品２０に向き合っている部分が３つ以上であれば）、基板１０の表面上における第１方向Ｘの移動、第２方向Ｙの移動、および回転を規制することができる。
この例では、電子部品２０の側面２５ａに向き合う位置決め部品３０が電子部品２０の図７における左方向への移動を規制する。電子部品２０の側面２５ｃに向き合う位置決め部品３０が電子部品２０の図７における上方向への移動を規制する。電子部品２０の側面２５ｂと側面２５ｄとが形成する角に向き合う位置決め部品３０は、電子部品２０の図７における右方向および下方向への移動を規制する。また、３つの位置決め部品３０は、電子部品２０のＸＹ面内における回転を規制する。
ただし、図１や図６に示すように、電子部品２０が有するすべての側面２５ａ、２５ｂ、２５ｃ、２５ｄのそれぞれに少なくとも１つの位置決め部品３０が向き合うように配置することで、図７に示す構成よりも電子部品２０の位置ずれ量を小さくできる。
図８は、他の実施形態に係る電子部品モジュールの模式平面図である。
この例では、基板１０の表面に、１つの電子部品７１と複数の電子部品７２が搭載されている。電子部品７１は例えばプロセッサなどの処理装置である。複数の電子部品７２は、電子部品７１の周囲に配置され、例えばメモリチップを含む。
前述した電子部品２０と同様、電子部品７１および電子部品７２のそれぞれにおける基板１０の表面に向き合う面には複数の電極が設けられ、それら電極は基板１０の表面に設けられた電極パッド１１に電気接続される。
電子部品７１および電子部品７２の周囲には前述した位置決め部品３０が配置され、その位置決め部品３０によって電子部品７１および電子部品７２は基板１０の表面上に正確に位置決めされている。
隣り合う電子部品７２の間に配置された位置決め部品３０は、それら隣り合う電子部品７２に共通の位置決め部品３０として機能する。また、電子部品７１と電子部品７２との間に配置された位置決め部品３０は、電子部品７１および電子部品７２に共通の位置決め部品３０として機能する。
電子部品２０の対向電極２１は、電極パッド１１に直接接してもよい。この場合、図９に示すように押圧部材５０によって電子部品２０が基板１０の表面に向けて押圧されることで、電子部品２０の対向電極２１と電極パッド１１との確実な電気接続が維持される。押圧部材５０は基板１０に対して例えばねじで固定され、そのねじの締結力が押圧力を生じさせる。
または、押圧部材５０を用いた構成において、絶縁部材の上下面を貫通し、電気接続方向（押圧方向）に対して斜めに形成された複数の導電芯線を有する異方導電性部材を対向電極２１と電極パッド１１との間に挿入してもよい。
図１０に示すように、位置決め部品３０の外形は、電子部品２０の側面２５ａ、２５ｂ、２５ｃ、２５ｄに沿う方向に長い矩形であってもよい。この場合、位置決め部品３０が固定される電極パッド１１の外形も、位置決め部品３０に合わせて矩形にされる。
また、図１１に示すように、位置決め部品３０の外形は、円形であってもよい。この場合、位置決め部品３０が固定される電極パッド１１の外形も、位置決め部品３０に合わせて円形にされる。
図１２（ａ）はさらに他の実施形態に係る電子部品モジュールの模式平面図であり、図１２（ｂ）は図１２（ａ）に示す電子部品モジュールの模式断面図である。
この例においても、電子部品１２０における基板１０の表面に対向する面に複数の対向電極２１が形成され、例えば異方導電性部材６０を介して、対向電極２１は基板１０の表面に形成された電極パッド１１と電気接続している。
また、電子部品１２０における例えば樹脂のパッケージ部分の基板１０の表面に対向する部分に、複数の凹部１２３が形成されている。その凹部１２３内に位置決め部品３０が位置する。位置決め部品３０は、前述した実施形態と同様、基板１０の表面に形成された金属パッド１２に固定されている。
１つの位置決め部品３０は４つの側面を有し、１つの位置決め部品３０が配置される１つの凹部１２３も４つの側面（内壁面）を有する。位置決め部品３０の４つの側面はそれぞれ凹部１２３の４つの側面に向き合っている。
第１方向Ｘにおける位置決め部品３０の側面と凹部１２３の側面との間の間隔は、第１方向Ｘで隣り合う電極パッド１１間の最小距離、および第１方向Ｘにおける電極パッド１１の幅（直径）よりも短い。第２方向Ｙにおける位置決め部品３０の側面と凹部１２３の側面との間の間隔は、第２方向Ｙで隣り合う電極パッド１１間の最小距離、および第２方向Ｙにおける電極パッド１１の幅（直径）よりも短い。
なお、電子部品２０の基板１０への搭載後のわずかな位置ずれによっては、凹部１２３の側面に接する位置決め部品３０の側面も存在し得る。
本実施形態においても。位置決め部品３０は、電子部品２０の基板１０の表面に対して平行な方向の移動（回転も含む）を規制し、電子部品２０を基板１０上に正確に位置決めする。
図１２（ａ）に示す例では、四角形の外形を有する電子部品１２０の四隅の近くに配置された４つの位置決め部品３０により、電子部品１２０の基板１０の表面に対して平行な方向の移動（回転も含む）が規制される。
または、図１３に示すように、電子部品１２０のある１つの辺に沿う矩形状の凹部１２３を形成し、その凹部１２３内に位置する、外形が矩形状の１つの位置決め部品３０によっても、電子部品１２０の基板１０の表面に対して平行な方向の移動（回転も含む）を規制することができる。
また、図１４（ａ）に示すように、電子部品１２０の側面に切り欠き１２４を形成し、その切り欠き１２４に位置決め部品３０が位置するようにしてもよい。例えば、電子部品１２０における同じ方向に沿う一対の側面１２５ａ、１２５ｂのそれぞれに切り欠き１２４および位置決め部品３０が配置される。１つの切り欠き１２４は例えば２つの側面を有し、その側面に位置決め部品３０の側面が向き合う。１つの切り欠き１２４が３以上の側面を有する構成であってもよい。位置決め部品３０の側面と切り欠き１２４の側面との間の間隔は、隣り合う電極パッド１１間の最小距離、および電極パッド１１の最小幅よりも短い。
切り欠き１２４は電子部品１２０の上面まで延びていることに限らず、図１４（ｂ）に示すように、電子部品１２０の厚さ方向の下側の部分だけに形成してもよい。
図１５（ａ）は、電子部品１２０の第２方向Ｙに沿う側面１２５ａに形成された切り欠き１２４に配置された位置決め部品３０と、第２方向Ｙに沿う別の側面１２５ｂに向き合う位置決め部品３０と、第１方向Ｘに沿う側面１２５ｃに向き合う位置決め部品３０の３つの位置決め部品３０によって電子部品１２０を位置決めした例を示す。
図１５（ｂ）に示すように、位置決め部品３０の外形は三角形であってもよい。または、位置決め部品３０の外形は五角形以上の多角形であってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…電子部品モジュール、１０…基板、１１…電極パッド、１２…金属パッド、１５…基板モジュール、２０,１２０…電子部品、２１…対向電極、２２…チップ、２３…インターポーザー、３０…位置決め部品、３５…金属膜、４０…はんだ、５０…押圧部材、６０…異方導電性部材

Claims (8)

  1. 基板と、
    前記基板の表面に設けられた複数の電極パッドと、
    前記基板の表面に設けられた少なくとも１つの金属パッドと、
    前記基板の前記表面に搭載される電子部品であって、前記複数の電極パッドの前記表面方向に対向し、且つ前記複数の電極パッドと電気接続される複数の対向電極を有する電子部品と、
    前記金属パッドに固定された少なくとも１つの位置決め部品と、
    を備え、
    前記位置決め部品と前記電子部品の前記基板の前記表面面内方向の間隙が、前記複数の電極パッドの最小距離より短く、
    前記位置決め部品の前記金属パッドに向き合う面に金属膜が設けられ、
    前記位置決め部品がはんだで前記金属パッドに固定され、
    前記金属パッドのサイズは、前記金属膜のサイズよりも小さい電子部品モジュール。
  2. 前記電極パッドと前記金属パッドが、同じ材料、且つ同じ厚さである請求項１に記載の電子部品モジュール。
  3. 前記金属パッドが、前記基板の前記表面に設けられた孤立パターンである、または半田レジストにより開口制限されている請求項２に記載の電子部品モジュール。
  4. 前記位置決め部品が、前記電子部品に向き合う側面と、上面と、前記側面と前記上面の間に設けられ前記側面および前記上面に対し傾斜した傾斜面と、を有する請求項１～３のいずれか１つに記載の電子部品モジュール。
  5. 基板と、
    前記基板の表面に設けられた複数の電極パッドと、
    前記基板の表面に設けられ、前記基板の前記表面において互いを結ぶ線が三角形を含む配置関係にある少なくとも３つの金属パッドと、
    前記基板の前記表面に搭載される電子部品であって、前記複数の電極パッドの前記表面方向に対向し、且つ前記複数の電極パッドと電気接続される複数の対向電極を有する電子部品と、
    前記金属パッドにそれぞれ固定された少なくとも３つの位置決め部品と、
    を備え、
    前記位置決め部品と前記電子部品の前記基板の前記表面面内方向の間隙が、前記複数の電極パッドの最小距離より短く、
    前記位置決め部品の前記金属パッドに向き合う面に金属膜が設けられ、
    前記位置決め部品がはんだで前記金属パッドに固定され、
    前記金属パッドのサイズは、前記金属膜のサイズよりも小さい電子部品モジュール。
  6. 前記位置決め部品の側面が前記電子部品に向き合っている部分が３つ以上である請求項１～５のいずれか１つに記載の電子部品モジュール。
  7. 前記電子部品の前記複数の対向電極と、前記複数の電極パッドとの間に設けられ、前記複数の対向電極と前記複数の電極パッドとを電気接続する異方導電性部材をさらに備えた請求項１～６のいずれか１つに記載の電子部品モジュール。
  8. 前記電子部品を前記基板の前記表面に向けて押圧する押圧部材をさらに備えた請求項１～７のいずれか１つに記載の電子部品モジュール。
JP2019140663A 2019-07-31 2019-07-31 電子部品モジュール Active JP7225052B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019140663A JP7225052B2 (ja) 2019-07-31 2019-07-31 電子部品モジュール
US16/808,522 US11239145B2 (en) 2019-07-31 2020-03-04 Electronic component module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019140663A JP7225052B2 (ja) 2019-07-31 2019-07-31 電子部品モジュール

Publications (2)

Publication Number Publication Date
JP2021027059A JP2021027059A (ja) 2021-02-22
JP7225052B2 true JP7225052B2 (ja) 2023-02-20

Family

ID=74260514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019140663A Active JP7225052B2 (ja) 2019-07-31 2019-07-31 電子部品モジュール

Country Status (2)

Country Link
US (1) US11239145B2 (ja)
JP (1) JP7225052B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114049845A (zh) * 2021-11-23 2022-02-15 Tcl华星光电技术有限公司 一种显示器的邦定方法及显示器
JP7597752B2 (ja) 2022-03-10 2024-12-10 株式会社東芝 半導体モジュールアレイ装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260904A (ja) 1999-03-11 2000-09-22 Sony Corp 電子回路基板及び電子部品の実装方法
JP2001338944A (ja) 2000-03-24 2001-12-07 Matsushita Electric Ind Co Ltd 固定治具、固定治具付配線基板、及び電子部品実装体とその製造方法
JP2004259876A (ja) 2003-02-25 2004-09-16 Mitsubishi Electric Corp パッケージの位置決め方法及びその装置
JP2010134082A (ja) 2008-12-03 2010-06-17 Advanced Photonics Inc 部品の取付方法及びこれによって製造される装置
JP2011228335A (ja) 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置
JP2017069401A (ja) 2015-09-30 2017-04-06 日亜化学工業株式会社 基板及び発光装置、並びに発光装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312759A (ja) * 1997-10-24 1999-11-09 Seiko Epson Corp フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US9754870B2 (en) * 2013-07-10 2017-09-05 Kinsus Interconnect Technology Corp. Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
US10438882B2 (en) * 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
JP6991782B2 (ja) 2017-08-23 2022-01-13 センサータ テクノロジーズ インコーポレーテッド ソケット

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260904A (ja) 1999-03-11 2000-09-22 Sony Corp 電子回路基板及び電子部品の実装方法
JP2001338944A (ja) 2000-03-24 2001-12-07 Matsushita Electric Ind Co Ltd 固定治具、固定治具付配線基板、及び電子部品実装体とその製造方法
JP2004259876A (ja) 2003-02-25 2004-09-16 Mitsubishi Electric Corp パッケージの位置決め方法及びその装置
JP2010134082A (ja) 2008-12-03 2010-06-17 Advanced Photonics Inc 部品の取付方法及びこれによって製造される装置
JP2011228335A (ja) 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置
JP2017069401A (ja) 2015-09-30 2017-04-06 日亜化学工業株式会社 基板及び発光装置、並びに発光装置の製造方法

Also Published As

Publication number Publication date
US11239145B2 (en) 2022-02-01
US20210035900A1 (en) 2021-02-04
JP2021027059A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
JP6607887B2 (ja) 半導体装置
US7288837B2 (en) Semiconductor device and its writing method
KR101409946B1 (ko) 적층형 마이크로전자 패키지
CN109671681B (zh) 半导体封装件
US9698132B1 (en) Chip package stack up for heat dissipation
CN103094232A (zh) 芯片封装结构
CN107958889B (zh) 半导体装置
JPH0376582B2 (ja)
JP7225052B2 (ja) 電子部品モジュール
KR100990942B1 (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR102766378B1 (ko) 반도체 소자
JP2001196526A (ja) マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
US20200051887A1 (en) Semiconductor device, printed circuit board, electronic device, and image pickup apparatus
KR20110091186A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR100612783B1 (ko) 반도체 장치
US20080296748A1 (en) Transmission line stacking
KR20240110294A (ko) 반도체 패키지
JP4674477B2 (ja) 半導体モジュール
US20190295975A1 (en) Semiconductor chip, printed circuit board, multi-chip package including the semiconductor chip and printed circuit board, and method of manufacturing the multi-chip package
KR20020069128A (ko) 반도체장치와 이에 이용되는 지지기판
JP2004356420A (ja) 半導体装置およびデバイス搭載基板
KR20000014962A (ko) 미세간극 볼 그리드 어레이 패키지
JP2004165376A (ja) 電子回路装置、半導体装置および実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230208

R151 Written notification of patent or utility model registration

Ref document number: 7225052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151