JP5809802B2

JP5809802B2 - 半導体装置

Info

Publication number: JP5809802B2
Application number: JP2010502868A
Authority: JP
Inventors: 安藤　裕二; 裕二安藤; 岡本　康宏; 康宏岡本; 一樹大田; 井上　隆; 隆井上; 中山　達峰; 達峰中山; 宮本　広信; 広信宮本
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-03-12
Filing date: 2009-03-12
Publication date: 2015-11-11
Anticipated expiration: 2029-03-12
Also published as: CN101971308B; US20110006346A1; WO2009113612A1; JP5805830B2; US8674407B2; JP2014212340A; JPWO2009113612A1; CN101971308A

Description

本発明は、III族窒化物半導体を主材料として含む半導体装置に関する。特には、本発明は、III族窒化物半導体装置の内でも、低ゲートリーク電流、高電子移動度を維持しつつ、閾値電圧の均一性、再現性に優れ、エンハンスメント動作も可能なIII族窒化物系電界効果トランジスタの構造に関する。

図１０は、従来技術による、III族窒化物半導体を利用する電界効果トランジスタ型半導体装置の構造を模式的に示す断面図である。このような電界効果トランジスタ型半導体装置は、例えば、今永らにより報告されている（特許文献１）。

図１０に示す電界効果トランジスタ型半導体装置は、例えば、下記の構成を有している。基板１００は、（０００１）面すなわちＣ面基板、バッファ層１０１は、アンドープの窒化ガリウム（ＧａＮ）または窒化アルミニウム・ガリウム（ＡｌＧａＮ）、電子供給層１０２は、Ｎ型の窒化アルミニウム・ガリウム（Ａｌ_ｘ１０Ｇａ_{１−ｘ１０}Ｎ）、チャネル層１０３は、窒化ガリウム（ＧａＮ）、絶縁層１０４は、アンドープの窒化アルミニウム（ＡｌＮ）である。絶縁層１０４上には、ソース電極１０Ｓ、ドレイン電極１０Ｄが形成され、オーム性接触がとられている。絶縁膜１０４上、ソース電極１０Ｓとドレイン電極１０Ｄに挟まれた部位には、ゲート電極１０Ｇが形成され、ショットキー性接触がとられている。チャネル層１０３と電子供給層１０２の界面は、ＧａＮ／ＡｌＧａＮのヘテロ接合界面、また、絶縁層１０４とチャネル層１０３との界面は、ＡｌＮ／ＧａＮのヘテロ接合界面となっている。このＡｌＮ／ＧａＮ／ＡｌＧａＮのように、チャネル層１０３の上下界面がともにヘテロ接合界面で構成されている半導体装置は、ダブルへテロ構造を有する半導体装置と呼ばれる。

図１１は、図１０に示す、ダブルへテロ構造を有する電界効果トランジスタ型半導体装置における、ゲート電極１０Ｇ直下の伝導帯バンド図を模式的に示す断面図である。ＧａＮと、ＡｌＧａＮ、ＡｌＮとの間には、伝導帯端エネルギーＥｃの差違（バンド不連続）ΔＥｃ（ＡｌＧａＮ／ＧａＮ）、ΔＥｃ（ＡｌＮ／ＧａＮ）が、それぞれ存在している。そのバンド不連続の大きさは、ΔＥｃ（ＡｌＮ／ＧａＮ）＞ΔＥｃ（ＡｌＧａＮ／ＧａＮ）となっている。ダブルへテロ構造では、ＧａＮチャネル層１０３のＡｌＧａＮ電子供給層１０２との界面近傍およびＡｌＮ絶縁層１０４との界面近傍に２次元電子ガス１０７が生成される。図１０に示す構造では、ＧａＮのバンドギャップＥｇ（ＧａＮ）と比較し、絶縁層１０４を構成しているＡｌＮのバンドギャップＥｇ（ＡｌＮ）が大きく、ショットキー障壁Φ_Ｂが増加している。そのため、電界効果トランジスタ型半導体装置の順方向ゲート耐圧が改善されるという特徴がある。

ダブルへテロ構造を有する、電界効果トランジスタ型半導体装置の報告例として、下記の報告がある。

今永らは、ＡｌＮ絶縁層に代えて、ＡｌＮ層と二酸化珪素（ＳｉＯ_２）層の積層構造を絶縁層として採用する、ダブルへテロ構造の電界効果トランジスタ型半導体装置も報告している（特許文献２）。

吉田は、ＡｌＮ絶縁層をアンドープＡｌＧａＮで置き換えた、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮのダブルへテロ構造を有する半導体装置を報告している（特許文献３）。アクタス（Ｏ．Ａｋｔａｓ）らも、ＡｌＮ絶縁層をアンドープＡｌＧａＮで置き換えた、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮのダブルへテロ構造を有する半導体装置を報告している（非特許文献１）。

また、ゲート電極と半導体層との間に絶縁膜を挿入する構造を採用した、III族窒化物系半導体装置の報告例として、下記の報告がある。

松尾らには、ＧａＮ／Ｎ型ＡｌＧａＮ／ＧａＮのダブルへテロ構造上に、窒化珪素（ＳｉＮ）絶縁膜を設けた半導体装置を報告している（特許文献４）。

さらに、リー（Ｃ．Ｔ．Ｌｅｅ）らは、ｎ型ＧａＮチャネル層上に酸化ガリウム（Ｇａ_２Ｏ_３）とＳｉＯ_２の積層構造の絶縁膜を形成している、金属−絶縁膜−半導体（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＩＳと略する）構造を有する半導体装置を報告している（非特許文献２）。
特開２０００−２９４７６８号公報特開２０００−２５２４５８号公報特開平１１−２６１０５２号公報特開２００４−３３５９６０号公報 O. Aktas et al., IEEE Electron Device Letters, Vol. 18, No.6, p.293-295, June 1997 Ching-Ting Lee et al., IEEE Electron Device Letters, Vol.24, No.2, p.54-56, February 2003

図１０に例示する、III族窒化物半導体を利用する電界効果トランジスタ型半導体装置では、ＡｌＮ絶縁層１０４を採用することで、図１１に示す、ゲート電極１０Ｇ直下の伝導帯バンド・ダイアグラムとなっている。この絶縁層１０４を構成するＡｌＮの分極効果に起因して、ＧａＮチャネル層１０３とＡｌＮ絶縁層１０４との界面に分極電荷が発生する。この界面に発生する分極電荷に起因して、ＡｌＮ絶縁層１０４の内部には、大きな電界が形成されている。また、ＡｌＧａＮ電子供給層１０２からのキャリア（電子）供給に加えて、ＡｌＮの分極効果による、ＡｌＮ絶縁層１０４からのキャリア（電子）供給もなされている。その結果、エンハンスメント動作化が困難である。さらに、ＡｌＮ絶縁層１０４の膜厚のバラツキに因って、閾値電圧Ｖ_Ｔの均一性、再現性が大幅に低下する。すなわち、図１０に例示する、ＡｌＮ絶縁層１０４を採用する電界効果トランジスタ型半導体装置は、エンハンスメント動作化が困難であること、ＡｌＮ絶縁層１０４の膜厚のバラツキに因って、閾値電圧Ｖ_Ｔの均一性、再現性が大幅に低下すること、という二つの構造的な制約を有している。

以下に、上記の二つの構造的な制約の原因となる、絶縁層１０４を構成するＡｌＮの分極効果について詳しく説明する。

図１０に例示する、電界効果トランジスタ型半導体装置では、（０００１）面すなわちＣ面基板上に、III族窒化物半導体層をＣ軸（（０００１）軸）成長している。バッファ層１０１を設けることで、（０００１）面ＡｌＧａＮ電子供給層１０２は格子緩和している。一方、ＡｌＧａＮ電子供給層１０２上にエピタキシャル成長されている、ＧａＮチャネル層１０３とＡｌＮ絶縁層１０４の膜厚は薄いため、格子緩和はなされていない。従って、下層のＡｌＧａＮ電子供給層１０２の格子定数ａ（ＡｌＧａＮ）と、実質的に等しい格子定数ａとなっている。ＧａＮチャネル層１０３とＡｌＮ絶縁層１０４は、ともに、歪格子層となっている。

従って、ＧａＮチャネル層１０３中には、ＧａＮの格子定数ａ（ＧａＮ）と、Ａｌ_ｘ１０Ｇａ_{１−ｘ１０}Ｎの格子定数ａ（Ａｌ_ｘ１０Ｇａ_{１−ｘ１０}Ｎ）の差による、圧縮歪ｅ_ｚｚ（ＧａＮ）≒｛ａ（Ａｌ_ｘ１０Ｇａ_{１−ｘ１０}Ｎ）−ａ（ＧａＮ）｝／ａ（ＧａＮ）が生じている。ＡｌＮ絶縁層１０４中には、ＡｌＮの格子定数ａ（ＡｌＮ）と、Ａｌ_ｘ１０Ｇａ_{１−ｘ１０}Ｎの格子定数ａ（Ａｌ_ｘ１０Ｇａ_{１−ｘ１０}Ｎ）の差による、引っ張り歪ｅ_ｚｚ（ＡｌＮ）≒｛ａ（Ａｌ_ｘ１０Ｇａ_{１−ｘ１０}Ｎ）−ａ（ＡｌＮ）｝／ａ（ＡｌＮ）が生じている。

Ｃ軸成長のＡｌＧａＮ電子供給層１０２中には、歪み応力が存在していないため、ピエゾ分極Ｐ_{ｐｅ１０２}は発生していない（Ｐ_{ｐｅ１０２}＝０）が、自発性分極Ｐ_{ｓｐ１０２}＝Ｐ_ｓｐ（ＡｌＧａＮ）は存在している。ＡｌＧａＮ電子供給層１０２中の分極Ｐ_１０２は、一般に、Ｐ_１０２＝Ｐ_{ｐｅ１０２}＋Ｐ_{ｓｐ１０２}と表されるが、Ｐ_{ｐｅ１０２}＝０であるため、Ｐ_１０２＝Ｐ_{ｓｐ１０２}となっている。この自発性分極Ｐ_{ｓｐ１０４}の方向は、表面から基板に向かう方向である。

ＧａＮチャネル層１０３中にも、表面から基板に向かう方向に自発性分極Ｐ_{ｓｐ１０３}＝Ｐ_ｓｐ（ＧａＮ）が存在している。さらに、ＧａＮチャネル層１０３中には圧縮歪が生じているため、自発性分極Ｐ_{ｓｐ１０３}を相殺する向きに、ピエゾ分極Ｐ_{ｐｅ１０３}が発生している。その結果、ＧａＮチャネル層１０３中の分極Ｐ_１０３は、Ｐ_１０３＝Ｐ_{ｐｅ１０３}＋Ｐ_{ｓｐ１０３}＜Ｐ_ｓｐ（ＧａＮ）となる。

ＡｌＮ絶縁層１０４中にも、表面から基板に向かう方向に自発性分極Ｐ_{ｓｐ１０４}＝Ｐ_ｓｐ（ＡｌＮ）が存在している。さらに、ＡｌＮ絶縁層１０４中には引っ張り歪が生じているため、自発性分極Ｐ_{ｓｐ１０４}の向きと同じ向きに、ピエゾ分極Ｐ_{ｐｅ１０３}が発生している。その結果、ＡｌＮ絶縁層１０４中の分極Ｐ_１０４は、Ｐ_１０４＝Ｐ_{ｐｅ１０４}＋Ｐ_{ｓｐ１０４}＞Ｐ_ｓｐ（ＡｌＮ）となる。

従って、ＡｌＧａＮ電子供給層１０２中の分極Ｐ_１０２、ＧａＮチャネル層１０３中の分極Ｐ_１０３、ＡｌＮ絶縁層１０４中の分極Ｐ_１０４は、いずれも、電子供給層１０２を構成するＡｌ_ｘ１０Ｇａ_{１−ｘ１０}ＮのＡｌ組成（ｘ_１０）に依存している。例えば、ｘ_１０＝０．１の場合、Ｐ_１０２／ｑ＝２．１３×１０^１３ｃｍ^−２、Ｐ_１０３／ｑ＝１．６１×１０^１３ｃｍ^−２、Ｐ_１０４／ｑ＝７．９０×１０^１３ｃｍ^−２と計算される。ここで、ｑ＝１．６×１０^−１９Ｃは素電荷である。

ＧａＮチャネル層１０３とＡｌＧａＮ電子供給層１０２のヘテロ接合界面において、分極Ｐは、Ｐ_１０３からＰ_１０２へと不連続な変化（Ｐ_１０３−Ｐ_１０２）をする。その結果、この界面に、分極効果に起因する界面電荷σ_１０３が発生する。この界面電荷密度σ_１０３／ｑは、σ_１０３／ｑ＝（Ｐ_１０３−Ｐ_１０２）／ｑである。

また、ＡｌＮ絶縁層１０４とＧａＮチャネル層１０３のヘテロ接合界面においても、分極Ｐは、Ｐ_１０４からＰ_１０３へと不連続な変化（Ｐ_１０４−Ｐ_１０３）をする。その結果、この界面に、分極効果に起因する界面電荷σ_１０４が発生する。この界面電荷密度σ_１０４／ｑは、σ_１０４／ｑ＝（Ｐ_１０４−Ｐ_１０３）／ｑである。

例えば、ｘ_１０＝０．１の場合、界面電荷密度σ_１０３／ｑは、σ_１０３／ｑ＝（Ｐ_１０３−Ｐ_１０２）／ｑ＝−５．２８×１０^１２ｃｍ^−２と、界面電荷密度σ_１０４／ｑは、σ_１０４／ｑ＝（Ｐ_１０４−Ｐ_１０３）／ｑ＝＋６．２９×１０^１３ｃｍ^−２と、それぞれ見積られる。ＧａＮチャネル層１０３とＡｌＧａＮ電子供給層１０２の界面には、負の界面電荷σ_１０３が、ＡｌＮ絶縁層１０４とＧａＮチャネル層１０３の界面には、正の界面電荷σ_１０４が、それぞれ発生しており、その和（σ_１０３＋σ_１０４）は、（σ_１０３＋σ_１０４）／ｑ＞０となっている。そのため、ＡｌＧａＮ電子供給層１０２中に、浅いｎ型不純物（ドナー）を添加していない場合でも、ＧａＮチャネル層１０３中には、（σ_１０３＋σ_１０４）／ｑに相当する面密度で、電子の供給がなされる。供給された電子は、ＧａＮチャネル層１０３中、少なくとも、ＡｌＧａＮ電子供給層１０２との界面近傍に蓄積され、２次元電子ガス１０７を生成する。その結果、ディプレッション型の半導体装置として機能する。

図１０に示す構造の電界効果トランジスタ型半導体装置について、ＡｌＮ絶縁層１０４の膜厚ｔ_ＡｌＮを種々に変えて、ポアッソン方程式を解くことによって、各膜厚ｔ_ＡｌＮにおける閾値電圧Ｖ_Ｔを推定する。図１２は、ＡｌＮ絶縁層１０４の各膜厚ｔ_ＡｌＮにおいて、推定される閾値電圧Ｖ_Ｔを示すグラフである。図１２中には、ＡｌＧａＮ電子供給層１０２中に、浅いｎ型不純物（ドナー）濃度Ｎ_{ＳＤ１０２}を、Ｎ_{ＳＤ１０２}＝０ｃｍ^−３、Ｎ_{ＳＤ１０２}＝２×１０^１８ｃｍ^−３に選択した場合について、閾値電圧Ｖ_ＴのＡｌＮ絶縁層１０４の膜厚ｔ_ＡｌＮ依存性に関する、推定計算の結果を示す。なお、図１２に示す推定計算では、下記の表１−１に示す条件（パラメータ）を用いている。

図１２を参照すると、ＡｌＮ絶縁層１０４の内部電界は１０ＭＶ／ｃｍに達している。その結果、ＡｌＮ絶縁層１０４の膜厚ｔ_ＡｌＮが、１ｎｍ変化すると、閾値電圧Ｖ_Ｔが１Ｖシフトする。すなわち、ＡｌＮ絶縁層１０４の膜厚ｔ_ＡｌＮのバラツキに因って、閾値電圧Ｖ_Ｔの均一性、再現性が大幅に低下することが確認される。

また、閾値電圧Ｖ_Ｔを、Ｖ_Ｔ≧０Ｖとするためには、ＡｌＮ絶縁層１０４の膜厚ｔ_ＡｌＮを、ｔ_ＡｌＮ≦１ｎｍの範囲に選択する必要があると推定される。ＡｌＮ絶縁層１０４の膜厚ｔ_ＡｌＮの均一性、再現性を考慮すると、ｔ_ＡｌＮ≦１ｎｍの範囲に高精度で制御することは、技術的に困難であると判断される。一方、ＡｌＮ絶縁層１０４を利用する際の利点、ゲート耐圧の向上効果の観点でも、ｔ_ＡｌＮ≦１ｎｍの範囲では、その効果を確保することは困難であると判断される。ｔ_ＡｌＮ≦１ｎｍの範囲では、ＡｌＮ絶縁層１０４の内部電界が強いため、逆バイアス時にはトンネル電流成分が増加してゲートリーク電流が増大するという課題も想定される。

加えて、図１０に例示する構造は、プレーナ構造であるため、エンハンスメント化できたとしても、ソース−ゲート間、ゲート−チャネル間のキャリアが枯渇してしまい、アクセス抵抗が増大してしまうという課題もある。

具体的には、ＡｌＮ絶縁層／ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の構造に代えて、ＳｉＯ_２絶縁層／ＡｌＮ絶縁層／ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の構造を採用している。この構造においても、ＡｌＮ絶縁層が分極効果を有するため、ＡｌＮ絶縁層／ＧａＮチャネル層の界面に、正の界面電荷が、ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の界面に、負の界面電荷が発生する。従って、ＳｉＯ_２絶縁層／ＡｌＮ絶縁層の領域に存在する内部電界は、同様に高くなる。その際、ＳｉＯ_２絶縁層の膜厚ｔ_ＳｉＯ２、ＡｌＮ絶縁層の膜厚ｔ_ＡｌＮのバラツキに因って、閾値電圧Ｖ_Ｔの均一性、再現性が大幅に低下する点に関しては、同様である。やはり、プレーナ構造であるため、エンハンスメント化した場合に、ソース−ゲート間、ゲート−チャネル間のチャネル抵抗が増大してしまう点も同様である。

逆バイアス時における、ゲートリーク電流に関しては、トンネル電流成分は、ＡｌＮ絶縁層と比較して、ＳｉＯ_２絶縁層／ＡｌＮ絶縁層とすることで、抑制される。

吉田は、ＡｌＮ絶縁層をアンドープＡｌＧａＮで置き換えた、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮのダブルへテロ構造を有する半導体装置を報告している（特許文献３）。

具体的には、ＡｌＮ絶縁層／ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の構造に代えて、ＡｌＧａＮ絶縁層／ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の構造を採用している。この構造においても、ＡｌＧａＮ絶縁層が分極効果を有するため、ＡｌＧａＮ絶縁層／ＧａＮチャネル層の界面に、正の界面電荷が、ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の界面に、負の界面電荷が発生する。ＡｌＧａＮ絶縁層に存在する内部電界は、ＡｌＮ絶縁層に存在する内部電界と比較して、低減される。しかし、ＡｌＧａＮ絶縁層を構成するＡｌＧａＮのＡｌ組成が高い場合、その内部電界は、依然として高い水準となる。その際、ＡｌＧａＮ絶縁層の膜厚ｔ_{ＡｌＧａＮ}のバラツキに因って、閾値電圧Ｖ_Ｔの均一性、再現性が大幅に低下する点に関しては、同様である。やはり、エンハンスメント化した場合に、ソース−ゲート間、ゲート−チャネル間のチャネル抵抗が増大してしまう点も同様である。なお、Ｎ型コンタクト層を設けることで、オーミック電極とチャネル層の間のコンタクト抵抗は低減されている。

アクタス（Ｏ．Ａｋｔａｓ）らも、ＡｌＮ絶縁層をアンドープＡｌＧａＮで置き換えた、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮのダブルへテロ構造を有する半導体装置を報告している（非特許文献１）。

具体的には、ＡｌＮ絶縁層／ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の構造に代えて、ＡｌＧａＮ絶縁層／ＧａＮチャネル層／ＡｌＧａＮスペーサ層／Ｎ型ＡｌＧａＮ電子供給層の構造を採用している。この構造においても、ＡｌＧａＮ絶縁層が分極効果を有するため、ＡｌＧａＮ絶縁層／ＧａＮチャネル層の界面に、正の界面電荷が、ＧａＮチャネル層／Ｎ型ＡｌＧａＮ電子供給層の界面に、負の界面電荷が発生する。ＡｌＧａＮ絶縁層に存在する内部電界は、ＡｌＮ絶縁層に存在する内部電界と比較して、低減される。しかし、ＡｌＧａＮ絶縁層を構成するＡｌＧａＮのＡｌ組成が高い場合、その内部電界は、依然として高い水準となる。その際、ＡｌＧａＮ絶縁層の膜厚ｔ_{ＡｌＧａＮ}のバラツキに因って、閾値電圧Ｖ_Ｔの均一性、再現性が大幅に低下する点に関しては、同様である。やはり、エンハンスメント化した場合に、ソース−ゲート間、ゲート−チャネル間のチャネル抵抗が増大してしまう点も同様である。

具体的には、ＧａＮ応力緩和層／Ｎ型ＡｌＧａＮチャンネル層／ＧａＮバッファ層の構造を採用している。この構造では、Ｎ型ＡｌＧａＮチャンネル層／ＧａＮバッファ層の界面に発生する正の界面電荷と、ＧａＮ応力緩和層／Ｎ型ＡｌＧａＮチャンネル層の界面に発生する負の界面電荷とは、互いに相殺する状態となる。その相殺効果を利用することで、エンハンスメント型動作の電界効果トランジスタを構成している。

図１３は、このＧａＮ応力緩和層／Ｎ型ＡｌＧａＮチャンネル層／ＧａＮバッファ層の構造を採用している半導体装置において、ＳｉＮ絶縁層の膜厚ｔ_ＳｉＮを種々に変えて、ポアッソン方程式を解くことによって、各膜厚ｔ_ＳｉＮにおける閾値電圧Ｖ_Ｔを推定した結果を示す。図１３中には、Ｎ型ＡｌＧａＮチャンネル層中の、浅いｎ型不純物（ドナー）濃度Ｎ_ｄとその膜厚ｔを変更した場合について、閾値電圧Ｖ_ＴのＳｉＮ絶縁層の膜厚ｔ_ＳｉＮ依存性に関する、推定計算の結果を示す。なお、図１３に示す推定計算では、下記の表１−２に示す条件（パラメータ）を用いている。

図１３を参照すると、閾値電圧Ｖ_ＴのＳｉＮ膜厚依存性は比較的小さく、ＳｉＮ絶縁層の膜厚のバラツキに起因する、閾値電圧Ｖ_Ｔの均一性、再現性の低下は、顕著に改善されている。閾値電圧Ｖ_Ｔが正（Ｖ_Ｔ≧０Ｖ）となる、Ｎ型ＡｌＧａＮチャンネル層中の、浅いｎ型不純物（ドナー）濃度Ｎ_ｄとその膜厚ｔの範囲（ｔ×Ｎ_ｄ）は、（ｔ×Ｎ_ｄ）≦（２ｎｍ）×（５×１０^１７ｃｍ^−３）程度の極く狭い範囲である。すなわち、少なくとも、ＧａＮ応力緩和層／Ｎ型ＡｌＧａＮチャンネル層部分は、空乏化する必要があるため、前記の制約を満足する必要がある。

エピタキシャル成長において、ノンドープの状態においても、残留ドナー濃度が、１×１０^１７ｃｍ^−３程度存在する場合も少なくない。その点を考慮すると、エンハンスメント型動作の電界効果トランジスタを安定に作製する上では、プロセスマージンが狭いという課題を有している。

なお、エンハンスメント化した場合に、ソース−ゲート間、ゲート−チャネル間において、ＧａＮ応力緩和層／Ｎ型ＡｌＧａＮチャンネル層／ＧａＮバッファ層の領域に存在するキャリアの面密度は、（ｔ×Ｎ_ｄ）程度となっている。従って、（ｔ×Ｎ_ｄ）は、前記の相対的に低い範囲に設定されているため、エンハンスメント動作時の寄生抵抗は、相対的に高い水準となっている。

さらに、リー（Ｃ．Ｔ．Ｌｅｅ）らは、ｎ型ＧａＮチャネル層上に酸化ガリウム（Ｇａ_２Ｏ_３）とＳｉＯ_２の積層構造の絶縁膜を形成している、金属−絶縁膜−半導体（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＩＳと略する）構造を有する半導体装置を報告している（非特許文献２）。

具体的には、ＳｉＯ_２絶縁膜／Ｇａ_２Ｏ_３光化学酸化膜／ｎ型ＧａＮ層の構造を採用している。Ｇａ_２Ｏ_３光化学酸化膜は、ｎ型ＧａＮ層表面を光化学的に酸化処理して形成している。ＳｉＯ_２とＧａ_２Ｏ_３は、分極効果を有していない。従って、ＭＯＳ構造に類するゲート部が構成されている。

このＭＯＳ構造では、絶縁膜を構成するＳｉＯ_２およびＧａ_２Ｏ_３のバンドギャップが大きく、ショットキー障壁高さが増加し、順方向ゲート耐圧が改善されるという特徴がある。また、絶縁膜は分極を発生せず、閾値電圧Ｖ_Ｔの均一性、再現性は良好である。

しかしながら、このＭＯＳ構造では、チャネル領域は、ｎ型ＧａＮ層で構成されており、その電子移動度は、該ｎ型ＧａＮ層中に存在するイオン化不純物（ドナー）による散乱に依存している。例えば、ｎ型ＧａＮ層中の電子濃度が、３．２２×１０^１７ｃｍ^−３の場合、電子のホール移動度は３５０ｃｍ^２／Ｖｓであることが報告されている。一方、Ｎ型ＡｌＧａＮ／ＧａＮへテロ接合を利用し、所謂、選択ドープ構造を形成する場合、このヘテロ接合界面に生成する２次元電子ガスでは、電子移動度の典型的な値が１０００〜２０００ｃｍ^２／Ｖｓである。従って、ＳｉＯ_２絶縁膜／Ｇａ_２Ｏ_３光化学酸化膜／ｎ型ＧａＮ層のＭＯＳ構造では、該ｎ型ＧａＮ層中に存在するイオン化不純物（ドナー）による散乱に起因して、電子の移動度は、選択ドープ構造における２次元電子ガスの移動度よりも、顕著に低い値となっている。

ＳｉＯ_２絶縁膜／Ｇａ_２Ｏ_３光化学酸化膜／ｎ型ＧａＮ層のＭＯＳ構造では、ｎ型ＧａＮ層の膜厚ｔとその浅いｎ型不純物（ドナー）濃度Ｎ_ｄについて、（ｔ×Ｎ_ｄ）を低減させると、エンハンスメント化は可能と考えられる。一方、（ｔ×Ｎ_ｄ）を低減させると、エンハンスメント動作時のアクセス抵抗が増大するという課題が生じる。

その他、エンハンスメント動作時、ゲート電極に大きな順方向バイアスを印加して、Ｇａ_２Ｏ_３光化学酸化膜／ｎ型ＧａＮ層の界面に、電子の蓄積が生じた場合、この界面の電子の移動度は、下記の散乱機構の影響を受ける。すなわち、ｎ型ＧａＮ層中のイオン化不純物（ドナー）による不純物散乱に加えて、Ｇａ_２Ｏ_３光化学酸化膜／ｎ型ＧａＮ層の界面ラフネスに起因した界面散乱が、この界面の電子の移動度を制限する要因となる。

上述する従来のIII族窒化物半導体を利用する電界効果トランジスタ型半導体装置は、エンハンスメント動作が可能な構成を選択する際、閾値電圧Ｖ_Ｔの均一性、再現性を高くし、同時に、チャネル領域における電子移動度を高くし、ショットキー障壁が高くでき、順方向ゲート耐圧の改善がなされるという特性を全て満たすものとはなっていない。

本発明は、上記の課題を解決するものである。本発明の目的は、III族窒化物半導体を利用する電界効果トランジスタ型半導体装置へと適用した際、ショットキー障壁が高く、順方向ゲート耐圧が改善され、チャネル領域における電子移動度が高く、閾値電圧Ｖ_Ｔの均一性、再現性に優れた半導体装置を提供することにある。特には、本発明の目的は、エンハンスメント動作可能な電界効果トランジスタ型半導体装置への適用も可能であり、より安定的にエンハンスメント動作を実現することができ、エンハンスメント化した場合においても、ソース−ゲート間、ゲート−ドレイン間のチャネル抵抗の増大も抑制できる、III族窒化物半導体を利用する半導体装置を提供することにある。

上記の目的を達成するため、本発明においては、III族窒化物半導体を利用する半導体装置において、下記の構成を採用している。例えば、III族窒化物半導体を利用する電界効果トランジスタ型半導体装置に適用する際、上記の目的を達成するため、下記の構成を採用している。

まず、ゲート電極直下のチャネル領域では、Ｉｎ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）からなるチャネル層の表面に、多結晶またはアモルファスからなる絶縁膜を介してゲート電極が設けられる構造を採用し、ショットキー障壁を高く、順方向ゲート耐圧を改善している。また、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の下層に、格子緩和したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなる下部障壁層を設け、Ｉｎ_ｙＧａ_１−ｙＮチャネル層とＡｌ_ｘＧａ_１−ｘＮ下部障壁層との界面が、キャリア（電子）に対する障壁として機能する状態としている。

一方、ゲート電極直下のチャネル領域を除く、ソース−ゲート間、ゲート−ドレイン間の領域では、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の上層として、Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ≦１）からなるコンタクト層を設ける。その際、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層のヘテロ接合界面も、キャリア（電子）に対する障壁として機能する状態としている。ソース電極、ドレイン電極として利用するオーミック電極を、Ａｌ_ｚＧａ_１−ｚＮコンタクト層上に形成する。その結果、ソース−ゲート間、ゲート−ドレイン間の領域では、Ａｌ_ｚＧａ_１−ｚＮコンタクト層／Ｉｎ_ｙＧａ_１−ｙＮチャネル層／Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のダブルへテロ構造が構成され、キャリア（電子）は、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に蓄積される。その際、少なくとも、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層のヘテロ接合界面の近傍に蓄積されるキャリア（電子）は、２次元電子ガスを生成する状態とする。

一方、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の膜厚と、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層の膜厚、浅いｎ型不純物（ドナー）濃度を適正に選択すると、ゲート電極直下のチャネル領域では、ゲート電圧Ｖ_Ｇ＝０の時、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中には、キャリア（電子）が蓄積されていない状態とできる。すなわち、閾値電圧Ｖ_Ｔが、Ｖ_Ｔ＞０の範囲とすることができ、エンハンスメント動作を達成できる。

すなわち、本発明にかかる半導体装置は、
III族窒化物半導体を利用する半導体装置であって、
該半導体装置は、
格子緩和したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなるＡｌ_ｘＧａ_１−ｘＮ下部障壁層、圧縮歪を有するＩｎ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）からなるＩｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ≦１）からなるＡｌ_ｚＧａ_１−ｚＮコンタクト層が、順次積層されてなるダブルへテロ構造を具え、
Ｉｎ_ｙＧａ_１−ｙＮチャネル層の、Ａｌ_ｚＧａ_１−ｚＮコンタクト層との界面近傍には、２次元電子ガスが生成されており、
Ａｌ_ｚＧａ_１−ｚＮコンタクト層上には、ソース電極とドレイン電極として、少なくとも、二つのオーミック電極が形成されており、
ソース電極とドレイン電極で挟まれた領域に、ゲート電極が設けられ、該ゲート電極と、ソース電極とドレイン電極により、電界効果トランジスタを構成可能な構造を備えており、
ソース電極とドレイン電極で挟まれた領域には、
前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層の一部を前記Ｉｎ_ｙＧａ_１−ｙＮチャネル層が露出するまでエッチング除去して形成されるリセス部が設けられ、
該リセス部に、多結晶またはアモルファスからなる絶縁膜を介して、前記ゲート電極が埋め込まれるように形成されている
ことを特徴とする半導体装置である。

本発明にかかる半導体装置においては、
分極効果に起因して、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層のへテロ接合界面に負の界面電荷が発生するため、絶縁膜の膜厚、ならびにＡｌ_ｘＧａ_１−ｘＮ下部障壁層中の浅いｎ型不純物（ドナー）濃度を変えることにより、制御可能な閾値電圧Ｖ_Ｔの範囲は広がっている。すなわち、絶縁膜の膜厚、ならびにＡｌ_ｘＧａ_１−ｘＮ下部障壁層中の浅いｎ型不純物（ドナー）濃度を変えることにより、作製される電界効果トランジスタの動作モードを、閾値電圧Ｖ_Ｔ≦０のディプレッションモードと、閾値電圧Ｖ_Ｔ＞０のエンハンスメントモードのいずれに選択することが可能となる。

その際、リセス部以外の領域では、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層のへテロ接合界面には２次元電子が生成されるため、ソース−ゲート間抵抗、ゲート−ドレイン間抵抗の増加も大幅に抑制される。すなわち、従来、エンハンスメント化した場合に、特に顕著であった、ソース−ゲート間抵抗、ゲート−ドレイン間抵抗の増加を回避することができる。

一方、ゲート電極直下のチャネル領域では、ゲート電極／絶縁膜／Ｉｎ_ｙＧａ_１−ｙＮチャネル層のＭＩＳ構造が構成されるが、その絶縁膜自体は、分極電界を生成していないため、閾値電圧Ｖ_Ｔの絶縁膜膜厚依存性が比較的小さくなる。従って、絶縁膜の膜厚のバラツキに起因する、閾値電圧Ｖ_Ｔのバラツキは抑制され、閾値電圧Ｖ_Ｔの均一性、再現性が改善される。また、ゲート電極／絶縁膜／Ｉｎ_ｙＧａ_１−ｙＮチャネル層のＭＩＳ構造を採用することで、ゲート電極／絶縁膜間の接触電位差（障壁高さ）が大きく、ゲートリーク電流も低減される。電界効果トランジスタを構成する際、ゲート電極直下のチャネル領域では、ＯＮ状態において、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層のへテロ接合界面にキャリア（電子）が蓄積され、２次元電子ガスが生成する。その際、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層のへテロ接合界面は、原子レベルで平坦な界面とでき、また、Ｉｎ_ｙＧａ_１−ｙＮチャネル層自体はアンドープにすることもできる。その結果、ＯＮ状態において、ゲート電極直下のチャネル領域に生成する２次元電子ガスの移動度の向上が可能である。

以上の効果は、半導体装置の高耐圧化、低損失化に寄与するところが大である。

図１は、本発明の第一の実施形態にかかる半導体装置の構造を模式的に示す断面図である。図２は、図１に例示する、本発明の第一の実施形態にかかる半導体装置の構造において、リセス部に形成されているゲート電極４Ｇの直下の伝導帯バンド図を模式的に示す図である。図３は、図１に例示する、本発明の第一の実施形態にかかる半導体装置の構造において、該電界効果トランジスタをＯＮ状態とするため、ゲート電極に印加されるゲート電圧に相当する、閾値電圧Ｖ_Ｔ（Ｖ）のゲート絶縁膜の膜厚依存性を示すグラフである。図４は、図１に例示す、本発明の第一の実施形態にかかる半導体装置の構造において、アンドープＡｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４の直下の伝導帯バンド図を模式的に示す図である。図５は、本発明の第二の実施形態にかかる半導体装置の構造を模式的に示す断面図である。図６は、図５に例示する、本発明の第二の実施形態にかかる半導体装置の構造において、Ｎ型Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層５４の直下の伝導帯バンド図を模式的に示す図である。図７は、本発明の第三の実施形態にかかる半導体装置の構造を模式的に示す断面図である。図８は、図７に例示する、本発明の第三の実施形態にかかる半導体装置の構造において、リセス部に形成されているゲート電極６Ｇの直下の伝導帯バンド図を模式的に示す図である。図９は、図７に例示する、本発明の第三の実施形態にかかる半導体装置の構造において、Ｎ型Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層６４の直下の伝導帯バンド図を模式的に示す図である。図１０は、ＡｌＮ絶縁層１０４を電子供給層として利用する、従来の半導体装置の構造を模式的に示す断面図である。図１１は、図１０に例示する、従来の半導体装置の構造において、ＡｌＮ絶縁層１０４上に形成されているゲート電極１０Ｇの直下の伝導帯バンド図を模式的に示す図である。図１２は、図１０に例示する、従来の半導体装置の構造において、該電界効果トランジスタをＯＮ状態とするため、ゲート電極に印加されるゲート電圧に相当する、閾値電圧Ｖ_Ｔ（Ｖ）のＡｌＮ絶縁膜の膜厚依存性を示すグラフである。図１３は、ＧａＮバッファ層上に形成したＡｌＧａＮ下部障壁層を利用する、従来の半導体装置の構造において、該電界効果トランジスタをＯＮ状態とするため、ゲート電極に印加されるゲート電圧に相当する、閾値電圧Ｖ_Ｔ（Ｖ）のＳｉＮ絶縁膜の膜厚依存性を示すグラフである。

符号の説明

４０、５０、６０、１００・・・基板
４１、５１、６１、１０１・・・バッファ層
４２、５２、６２、１０２・・・ＡｌＧａＮ下部障壁層
４３、５３、６３、１０３・・・ＧａＮチャネル層
４４、５４、６４・・・ＡｌＧａＮコンタクト層
４５、５５、６５・・・ＳｉＮ膜
４７、５７、６７、１０７・・・２次元電子ガス
４Ｓ、５Ｓ、６Ｓ、１０Ｓ・・・ソース電極
４Ｄ、５Ｄ、６Ｄ、１０Ｄ・・・ドレイン電極
４Ｇ、５Ｇ、６Ｇ、１０Ｇ・・・ゲート電極
１０４・・・ＡｌＮ絶縁層

以下に、本発明にかかる半導体装置をさらに詳しく説明する。

本発明の半導体装置は、
III族窒化物半導体を利用する半導体装置であって、
該半導体装置は、
格子緩和したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなるＡｌ_ｘＧａ_１−ｘＮ下部障壁層、圧縮歪を有するＩｎ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）からなるＩｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ≦１）からなるＡｌ_ｚＧａ_１−ｚＮコンタクト層が、順次積層されてなるダブルへテロ構造を具え、
Ｉｎ_ｙＧａ_１−ｙＮチャネル層の、Ａｌ_ｚＧａ_１−ｚＮコンタクト層との界面近傍には、２次元電子ガスが生成されており、
Ａｌ_ｚＧａ_１−ｚＮコンタクト層上には、ソース電極とドレイン電極として、少なくとも、二つのオーミック電極が形成されており、
ソース電極とドレイン電極で挟まれた領域に、ゲート電極が設けられ、該ゲート電極と、ソース電極とドレイン電極により、電界効果トランジスタを構成可能な構造を備えており、
ソース電極とドレイン電極で挟まれた領域には、
前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層の一部を前記Ｉｎ_ｙＧａ_１−ｙＮチャネル層が露出するまでエッチング除去して形成されるリセス部が設けられ、
該リセス部に、多結晶またはアモルファスからなる絶縁膜を介して、前記ゲート電極が埋め込まれるように形成されている
ことを特徴とする半導体装置である。

その際、前記絶縁膜は、Ｓｉ_３Ｎ_４、ＳｉＯ_２、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯ、ＭｇＯ、ＨｆＯ_２からなる群より選択される、絶縁材料の多結晶またはアモルファスからなる単層膜、あるいは、前記単層膜の複数で構成される積層構造の多層膜であることが好ましい。

本発明の半導体装置では、下記の三種の形態を採用することができる。

第一の形態では、
前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層のＡｌ組成ｚを、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘよりも大きく選択する。

第二の形態では、
前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層には、浅いｎ型不純物が添加されており、
前記ゲート電極と、ソース電極とドレイン電極を、等しい電位とする際、
前記Ｉｎ_ｙＧａ_１−ｙＮチャネル層の、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層との界面近傍には、２次元電子ガスが生成されている形態とする。

第三の形態では、
前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層には、浅いｎ型不純物が添加されている形態とする。

例えば、前記第一の形態と、第三の形態の何れかを採用する際には、
作製される電界効果トランジスタの閾値電圧Ｖ_Ｔが正である態様を達成することが可能である。

本発明の半導体装置では、通常、下記の構造を選択することが好ましい。

前記Ｉｎ_ｙＧａ_１−ｙＮチャネル層は、アンドープ、または浅いｎ型不純物が添加されたＩｎ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）からなる構造を選択することが好ましい。

前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮコンタクト層は、いずれも、Ｃ軸成長エピタキシャル膜である構造を選択することが好ましい。

前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層のヘテロ接合界面における、前記Ａｌ_ｚＧａ_１−ｚＮとＩｎ_ｙＧａ_１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）は、５０ｍｅＶ以上の範囲に選択されている構造を選択することが好ましい。

前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層のヘテロ接合界面における、前記Ａｌ_ｘＧａ_１−ｘＮとＩｎ_ｙＧａ_１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）は、５０ｍｅＶ以上の範囲に選択されている構造を選択することが好ましい。

基板上に形成されている、Ｃ軸成長のＡｌ_ｕＧａ_1-uＮ（０≦ｕ≦1）を含むバッファ層上に、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層が、形成されている構造を選択することが好ましい。例えば、基板上に形成されている、アンドープの傾斜組成ＡｌＧａＮからなるバッファ層上に、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層は、形成されている構造を選択することが好ましい。バッファ層として、前記アンドープの傾斜組成ＡｌＧａＮに代えて、下記の層を利用することもできる。例えば、バッファ層として、厚さ方向に階段状にＡｌ組成を変化させたアンドープのＡｌＧａＮ層を利用することができる。同様に、アンドープのＡｌＧａＮ／ＧａＮ超格子層において、厚さ方向にＡｌＧａＮ層とＧａＮ層の膜厚比を変化させたものを、バッファ層に用いてもよい。あるいは、アンドープのＡｌＮ／ＧａＮ超格子層において、厚さ方向にＡｌＮ層とＧａＮ層の膜厚比を変化させたものを、バッファ層に用いてもよい。

前記絶縁膜の膜厚は、５０ｎｍ〜５００ｎｍの範囲に選択されている構造を選択することが好ましい。

上述の本発明にかかる半導体装置における、好ましい形態について、さらに説明する。

まず、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮコンタクト層は、順次積層されたエピタキシャル膜が利用される。

本発明にかかる半導体装置では、基板上に、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮコンタクト層を、順次エピタキシャル成長して、積層構造を作製する。その際、基板上に、まず、エピタキシャル成長により、バッファ層を形成した後、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮコンタクト層を順次積層する。

基板上にエピタキシャル成長により、バッファ層を形成する工程では、まず、下地層として、ノンドープのＡｌＮ薄膜を成長させ、核生成層として利用することが好ましい。ノンドープのＡｌＮ薄膜自体は、絶縁性の薄膜となる。次いで、核生成層を、下地層として、III族窒化物系半導体からなるバッファ層をエピタキシャル成長により形成する。

核生成層として利用する、ノンドープのＡｌＮ薄膜の膜厚：ｔ_{ｎｕｃｌｅａｒ}は、１０ｎｍ〜５００ｎｍの範囲に選択する。バッファ層として、Ａｌ_ＵＧａ_１−ＵＮ（０＜ｕ≦１）を利用する。Ａｌ_ＵＧａ_１−ＵＮバッファ層の膜厚：ｔ_{ｂｕｆｆｅｒ}は、０．５〜３μｍの範囲に選択する。このＡｌ_ＵＧａ_１−ＵＮバッファ層は、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層との界面では、そのＡｌ組成ｕは、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘと一致させる。

従って、Ａｌ_ＵＧａ_１−ＵＮバッファ層中において、核生成層として利用するＡｌＮの格子定数ａ（ＡｌＮ）から、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に用いるＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）の格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）へと、膜厚方向に格子定数が変化する構成を選択することが好ましい。

核生成層として利用するＡｌＮの格子定数ａ（ＡｌＮ）と、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に用いるＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）の格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）とは相違している。そのため、III族窒化物系半導体からなるバッファ層として、基板側から表面側に向かって、アンドープの傾斜組成ＡｌＧａＮからなるバッファ層を採用することが好ましい。この傾斜組成ＡｌＧａＮからなるバッファ層では、基板側のＡｌ組成（ｘｂ）：Ａｌ_ｘｂＧａ_１−ｘｂＮと、表面側のＡｌ組成（ｘｔ）：Ａｌ_ｘｔＧａ_１−ｘｔＮを、ｘｂ＞ｘｔとしている。特には、表面側のＡｌ組成（ｘｔ）：Ａｌ_ｘｔＧａ_１−ｘｔＮを、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に用いるＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）のＡｌ組成（ｘ）と等しくする。核生成層として利用するＡｌＮの格子定数ａ（ＡｌＮ）より、傾斜組成ＡｌＧａＮからなるバッファ層の表面側のＡｌ_ｘｔＧａ_１−ｘｔＮの格子定数ａ（Ａｌ_ｘｔＧａ_１−ｘｔＮ）は大きいが、Ａｌ組成に傾斜を設けることで、格子緩和を行っている。すなわち、傾斜組成ＡｌＧａＮからなるバッファ層の表面では、その格子定数は、Ａｌ_ｘｔＧａ_１−ｘｔＮの格子定数ａ（Ａｌ_ｘｔＧａ_１−ｘｔＮ）となっている。従って、傾斜組成ＡｌＧａＮからなるバッファ層の表面にエピタキシャル成長される、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）は、格子緩和された状態となる。

核生成層として利用する、ノンドープのＡｌＮ薄膜とＡｌ_ＵＧａ_１−ＵＮバッファ層を一体化し、Ａｌ組成ｕが、１からｘへと徐々に減少する構成を採用することもできる。

Ａｌ_ＵＧａ_１−ＵＮバッファ層中に含まれる残留不純物濃度（Ｎ_{ＳＤ−ｂｕｆｆｅｒ}）は、１×１０^１７ｃｍ^−３程度以下とする。ただし、残留不純物の影響が分極電荷のそれに対して小さくなるためには、残留不純物濃度（Ｎ_{ＳＤ−ｂｕｆｆｅｒ}）は、１×１０^１６ｃｍ^−３以下であることが望ましい。例えば、積（ｔ_{ｂｕｆｆｅｒ}・Ｎ_{ＳＤ−ｂｕｆｆｅｒ}）が、１×１０^１２ｃｍ^−３以下の範囲であることが望ましい。

Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘは、通常、０．０５≦ｘ≦０．５の範囲に選択する。ただし、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に供給されるキャリア濃度増加、転位発生抑制の観点から、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘは、０．１≦ｘ≦０．３５の範囲に選択することが望ましい。このＡｌ_ｘＧａ_１−ｘＮ下部障壁層自体の膜厚：ｔ_{ｂａｒｒｉｅｒ}は、通常、ｔ_{ｂａｒｒｉｅｒ}≦１００ｎｍの範囲とする。

Ａｌ_ｘＧａ_１−ｘＮ下部障壁層は、アンドープであっても、Ｎ型ドーピングであっても構わない。Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中の浅いｎ型不純物（ドナー）濃度：Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}が、Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}≦１×１０^１７ｃｍ^−３の範囲である際、積（ｔ_{ｂａｒｒｉｅｒ}・Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}）≦１×１０^１２ｃｍ^−３となる。従って、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中の浅いｎ型不純物（ドナー）に起因する、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中へのキャリア供給は、十分でない。その際、Ａｌ_ｚＧａ_１−ｚコンタクト層にＮ型不純物をドーピングし、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中へキャリアを供給する。あるいは、Ａｌ_ｚＧａ_１−ｚコンタクト層のＡｌ組成ｚを、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘより０．０５以上高くする（ｚ＞ｘ＋０．０５）ことで、分極電荷を発生させ、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中へキャリアを供給する。

Ａｌ_ｘＧａ_１−ｘＮ下部障壁層自体にＮ型不純物をドーピングし、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中へキャリアを供給することもできる。その場合、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中のＮ型不純物のドーピング濃度は、積（ｔ_{ｂａｒｒｉｅｒ}・Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}）が、１×１０^１４ｃｍ^−３≧（ｔ_{ｂａｒｒｉｅｒ}・Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}≧１×１０^１２ｃｍ^−３の範囲となるように選択する。

Ｉｎ_ｙＧａ_１−ｙＮチャネル層のＩｎ組成ｙは、０．０１≦ｙ≦１の範囲に選択する。ただし、キャリア濃度増加、転位発生抑制の観点から、Ｉｎ_ｙＧａ_１−ｙＮチャネル層のＩｎ組成ｙは、０．０１≦ｙ≦０．０５の範囲に選択することが望ましい。Ｉｎ_ｙＧａ_１−ｙＮチャネル層の膜厚：ｔ_{ｃｈａｎｎｅｌ}は、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層上にエピタキシャル成長する場合における、転移発生の臨界膜厚以下とする。ただし、キャリア濃度増加、転位発生抑制の観点から、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の膜厚：ｔ_{ｃｈａｎｎｅｌ}は、５ｎｍ≦ｔ_{ｃｈａｎｎｅｌ}≦２０ｎｍの範囲に選択することが望ましい。

Ｉｎ_ｙＧａ_１−ｙＮチャネル層は、アンドープであっても、Ｎ型ドーピングであっても構わない。アンドープの場合、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中の浅いｎ型不純物（ドナー）濃度：Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}を、Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}≦１×１０^１７ｃｍ^−３の範囲とする。その場合、５ｎｍ≦ｔ_{ｃｈａｎｎｅｌ}≦２０ｎｍの範囲では、積（ｔ_{ｃｈａｎｎｅｌ}・Ｎ_{ＳＤ−ｃｈａｎｎｅｌｒ}）≦１×１０^１２ｃｍ^−３となる。ただし、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中の残留不純物に起因するキャリア発生の影響が分極電荷のそれに対して小さくなるためには、Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}≦１×１０^１６ｃｍ^−３の範囲とする。その場合、５ｎｍ≦ｔ_{ｃｈａｎｎｅｌ}≦２０ｎｍの範囲では、積（ｔ_{ｃｈａｎｎｅｌ}・Ｎ_{ＳＤ−ｃｈａｎｎｅｌｒ}）＜１×１０^１１ｃｍ^−３となる。

Ａｌ_ｚＧａ_１−ｚＮコンタクト層のＡｌ組成ｚは、通常、０．０５≦ｚ≦０．５の範囲に選択する。ただし、キャリア濃度増加、転位抑制の観点から、Ａｌ_ｚＧａ_１−ｚＮコンタクト層のＡｌ組成ｚは、０．０５≦ｚ≦０．３５の範囲に選択することが望ましい。Ａｌ_ｚＧａ_１−ｚＮコンタクト層の膜厚：ｔ_{ｃｏｎｔａｃｔ}は、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層上にエピタキシャル成長する場合における、転移発生の臨界膜厚以下とする。ただし、キャリア濃度増加、転位発生抑制の観点から、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の膜厚：ｔ_{ｃｏｎｔａｃｔ}は、５ｎｍ≦ｔ_{ｃｏｎｔａｃｔ}≦１００ｎｍの範囲に選択することが望ましい。

Ａｌ_ｚＧａ_１−ｚＮコンタクト層は、アンドープであっても、Ｎ型ドーピングであっても構わない。アンドープ、あるいは、Ｎ型ドーピングしたＡｌ_ｚＧａ_１−ｚＮコンタクト層中の浅いｎ型不純物（ドナー）濃度：Ｎ_{ＳＤ−ｃｏｎｔａｃｔ}が、Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}≦１×１０^１７ｃｍ^−３の範囲である際には、Ａｌ_ｚＧａ_１−ｚコンタクト層のＡｌ組成ｚを、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘより０．０５以上高くする（ｚ＞ｘ＋０．０５）。この組成を選択することで、分極電荷を発生させ、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中へキャリアを供給し、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面に２次元電子ガスを発生させる。

高濃度にＮ型ドーピングする場合、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中の浅いｎ型不純物（ドナー）濃度：Ｎ_{ＳＤ−ｃｏｎｔａｃｔ}を、積（ｔ_{ｃｏｎｔａｃｔ}・Ｎ_{ＳＤ−ｃｏｎｔａｃｔ}）が、１×１０^１４ｃｍ^−３≧（ｔ_{ｃｏｎｔａｃｔ}・Ｎ_{ＳＤ−ｃｏｎｔａｃｔ}≧１×１０^１２ｃｍ^−３の範囲となるように選択する。

前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮコンタクト層、ならびに、Ａｌ_ＵＧａ_１−ＵＮバッファ層、ＡｌＮ核生成層は、六方晶の結晶系（ウルツ鉱型構造）を有するエピタキシャル膜で形成する。表２に、六方晶の結晶系を有する、III族窒化物系半導体；ＡｌＮ、ＧａＮ、ＩｎＮの構造定数、物性定数の一部を示す。

一般に、III族窒化物系半導体のエピタキシャル成長に利用可能な基板としては、下記表３−１に示すものが知られている。その基板材料の熱・電気的特性を表３−２に示す。

なお、各種基板表面に、核生成層用のＡｌＮ層を成長させた際、両者の結晶方位の関係は、下記表３−３に示すものとなることが報告されている。

本発明にかかる半導体装置においては、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮコンタクト層、ならびに、傾斜組成ＡｌＧａＮからなるバッファ層は、いずれも、Ｃ軸成長エピタキシャル膜であることが好ましい。そのため、基板上に形成される、ＡｌＮ核生成層が、Ｃ面成長可能な基板を利用することが好ましい。従って、基板として、ＳｉＣのＣ面（（０００１）面）基板、サファイア（α−Ａｌ_２Ｏ_３）のＣ面（（０００１）面）基板、Ｓｉの（１１１）面基板、ＡｌＮ，ＧａＮのＣ面（（０００１）面）基板を利用することが好ましい。ＳｉＣ基板は、高温成長用の下地基板として適しており、また、大口径の基板が容易に入手可能であり、上記の多層エピタキシャル膜を作製する上では、最も好適な基板の一つである。

本発明の半導体装置では、
Ａｌ_ｚＧａ_１−ｚＮコンタクト層上には、ソース電極とドレイン電極として、少なくとも、二つのオーミック電極を形成する。このオーミック電極の形成は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の表面に、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／ニッケル（Ｎｉ）／金（Ａｕ）などの金属を蒸着し、パターニングを行う。次いで、例えば、窒素ガス雰囲気中、温度８５０℃、３０秒間、アロイ処理することにより、オーム性接触を形成する。

Ａｌ_ｚＧａ_１−ｚＮコンタクト層上に形成されるオーミック電極の作製条件として、例えば、Ｔｉ（１５ｎｍ）／Ａｌ（６０ｎｍ）／Ｎｂ（３５ｎｍ）／Ａｕ（５０ｎｍ）、シンター温度：８５０℃；Ｔｉ（２５ｎｍ）／Ａｌ（２００ｎｍ）／Ｎｉ（４０ｎｍ）／Ａｕ（１５ｎｍ）、シンター温度：９００℃；Ｔｉ（１５ｎｍ）／Ａｌ（６０ｎｍ）／Ｍｏ（３５ｎｍ）／Ａｕ（５９ｎｍ）、シンター温度：８５０℃；Ｔｉ（２０ｎｍ）／Ａｌ（１２０ｎｍ）／Ｔｉ（４０ｎｍ）／Ａｕ（１０ｎｍ）、シンター温度：９００℃を採用することができる。

このソース電極とドレイン電極で挟まれた領域に、ゲート電極を設けている。ゲート電極と、ソース電極とドレイン電極により、電界効果トランジスタを構成可能な構造を備えている。

本発明の半導体装置では、ゲート電極直下のチャネル領域では、ゲート電極／絶縁膜／Ｉｎ_ｙＧａ_１−ｙＮチャネル層のＭＩＳ構造が構成される。具体的には、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の一部をＩｎ_ｙＧａ_１−ｙＮチャネル層が露出するまでエッチング除去して、リセス部を形成する。このリセス部に、多結晶またはアモルファスからなる絶縁膜を介して、ゲート電極が埋め込まれるように形成する。

リセス部を形成する際、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の一部を選択的にエッチング除去して、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の表面を露出させる。このＡｌ_ｚＧａ_１−ｚＮコンタクト層を選択的にエッチング除去する際、例えば、選択的なエッチングガスとして、Ｃｌ_２系ガスを用いるリアクティブ・イオンエッチング法などが利用可能である。

Ａｌ_ｚＧａ_１−ｚＮ層のリセス・エッチング工程では、誘導性結合プラズマ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：ＩＣＰ）エッチング法、反応性イオンエッチング（ＲｅａｃｔｉｖｅｌｙＩｏｎＥｔｃｈｉｎｇ：ＲＩＥ）法を採用することができる。その際、反応性ガスとして、ＢＣｌ_３、Ｃｌ_２、ＣＣｌ_４などが採用できる。

前記の気相エッチング法を適用する際、エッチング速度の結晶方位異方性を利用することで、リセス部の側壁面に傾斜を設けることができる。なお、バイアス電力を所定値より小さく設定すると、エッチング速度の結晶方位異方性を抑制することが可能であり、傾斜角を緩やかにすることも可能である。すなわち、リセス部の側壁面に傾斜角を９０度以下に設定する構造を採用することも可能である。

形成されるリセス部の深さｄ_{ｒｅｃｅｓｓ}は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の膜厚ｔ_{ｃｏｎｔａｃｔ}を基準として、ｄ_{ｒｅｃｅｓｓ}≧ｔ_{ｃｏｎｔａｃｔ}とする。なお、リセス部の深さｄ_{ｒｅｃｅｓｓ}とＡｌ_ｚＧａ_１−ｚＮコンタクト層の膜厚ｔ_{ｃｏｎｔａｃｔ}の差（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）は、面内均一性確保の観点から数ｎｍ以上とすることが好ましい。

勿論、（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）は、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の膜厚ｔ_{ｃｈａｎｎｅｌ}を基準として、（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）＜ｔ_{ｃｈａｎｎｅｌ}の範囲に選択する。

前記の必須条件を満たす範囲で、例えば、（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の膜厚ｔ_{ｃｏｎｔａｃｔ}を基準として、2・ｔ_{ｃｏｎｔａｃｔ}≧（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）≧1/10・ｔ_{ｃｏｎｔａｃｔ}の範囲に選択することができる。例えば、（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）≒1/2・ｔ_{ｃｏｎｔａｃｔ}に選択すると、エッチング速度の面内のバラツキがある場合でも、リセス部の底面の平坦化を行うことができる。

一方、リセス部の形成に用いるマスク開口部の幅Ｗ_{ｏｐｅｎｉｎｇ}と、実際に形成されるリセス部の幅Ｗ_{ｒｅｃｅｓｓ}との差（Ｗ_{ｒｅｃｅｓｓ}−Ｗ_{ｏｐｅｎｉｎｇ}）は、サイドエッチンク量δＷ_{ｓｉｄｅ−ｅｔｃｈ}に起因する。すなわち、（Ｗ_{ｒｅｃｅｓｓ}−Ｗ_{ｏｐｅｎｉｎｇ}）＝２×δＷ_{ｓｉｄｅ−ｅｔｃｈ}となる。一般に、深さ方向のエッチンク量、すなわち、リセス部の深さｄ_{ｒｅｃｅｓｓ}が増すとともに、サイドエッチンク量δＷ_{ｓｉｄｅ−ｅｔｃｈ}も増す。

従って、チャネル長短縮の観点からは、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）は、リセス部の幅Ｗ_{ｒｅｃｅｓｓ}と比べて十分小さくすることが好ましい。

例えば、リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}よりも、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）が大きい（（ｄ_{ｒｅｃｅｓｓ}−ｔ_{ｃｏｎｔａｃｔ}）＞ｔ_{ｉｎｓｕｌａｔｏｒ}）場合には、ゲート電極の下端は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層／Ｉｎ_ｙＧａ_１−ｙＮチャネル層の界面よりも、低い位置となる。その場合、リセス部の側壁面では、Ａｌ_ｚＧａ_１−ｚＮコンタクト層／Ｉｎ_ｙＧａ_１−ｙＮチャネル層の界面に、絶縁膜を介して、ゲート電極が近接する状態となる。すなわち、リセス部の側壁面を形成される絶縁膜を介して、ゲート電極／絶縁膜／（Ａｌ_ｚＧａ_１−ｚＮコンタクト層／Ｉｎ_ｙＧａ_１−ｙＮチャネル層の界面）のＭＩＳ構造が構成される状態となる。特に、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中に、浅いｎ型不純物が添加されている形態を選択する際でも、リセス部の側壁面に形成される絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ−ｗｅｌｌ}の如何を問わず、前記ＭＩＳ構造部分におけるリーク電流は、問題となる水準ではない。

なお、光露光を用いるフォトリソグラフ法を利用して、エッチング・マスクを作製する際に、その開口部の幅Ｗ_{ｏｐｅｎｉｎｇ}は、Ｗ_{ｏｐｅｎｉｎｇ}≧５００ｎｍの範囲に選択する。一方、電子線露光法を利用して、エッチング・マスクを作製する際に、その開口部の幅Ｗ_{ｏｐｅｎｉｎｇ}は、５００ｎｍ以下とすることもできる。

実際に形成されるリセス部の幅Ｗ_{ｒｅｃｅｓｓ}は、ソース・ドレイン間におけるチャンル領域の長さＬ_{ｃｈａｎｎｅｌ}を規定する。すなわち、Ｌ_{ｃｈａｎｎｅｌ}≒Ｗ_{ｒｅｃｅｓｓ}となる。チャンル領域の長さＬ_{ｃｈａｎｎｅｌ}は、デバイスの応用形態（動作電圧Ｖ_ＳＤ、動作周波数ｆ_Ｔ）に依存して、選択される。例えば、ＲＦフロントエンド用途（Ｖ_ＳＤ＝１Ｖ〜１００Ｖ、ｆ_Ｔ＝１ＧＨｚ〜１００ＧＨｚ）では、Ｌ_{ｃｈａｎｎｅｌ}≒Ｗ_{ｒｅｃｅｓｓ}＝０．０５〜１μｍの範囲に、電力制御用途（Ｖ_ＳＤ＝１０Ｖ〜１０００Ｖ、ｆ_Ｔ＝１００Ｈｚ〜１ＭＨｚ）では、Ｌ_{ｃｈａｎｎｅｌ}≒Ｗ_{ｒｅｃｅｓｓ}＝１〜１００μｍの範囲に選択する。

ゲート電極の作製に利用される、リセス部の底面と、その側壁面を被覆するように、絶縁膜を形成する。また、ソース電極とドレイン電極で挟まれた領域において、リセス部を除く、平坦な領域に存在するＡｌ_ｚＧａ_１−ｚＮコンタクト層の表面も、絶縁膜で被覆する。

リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}を、リセス部の深さｄ_{ｒｅｃｅｓｓ}に対して、ｔ_{ｉｎｓｕｌａｔｏｒ}＜ｄ_{ｒｅｃｅｓｓ}となる範囲に選択する際には、ゲート電極の下端は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面より低い位置となる。従って、ゲート電極は、絶縁膜を介して、リセス部の中に完全に埋め込まれる形態に形成される。

リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}を、リセス部の深さｄ_{ｒｅｃｅｓｓ}に対して、ｔ_{ｉｎｓｕｌａｔｏｒ}＞ｄ_{ｒｅｃｅｓｓ}となる範囲に選択する際には、ゲート電極の下端は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面より高い位置となる。その際にも、ゲート電極は、リセス部において、そのリセス形状に対応する、絶縁膜表面の凹部中に埋め込まれた形態に形成される。

この絶縁膜を介して、リセス部の中に埋め込まれる形態に形成されるゲート電極は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面をも被覆する絶縁膜上に作製される、所謂、フィールドプレート電極と一体化され形状に構成することが好ましい。該フィールドプレート電極として機能する部分は、リセス部の側壁部から、少なくとも、ドレイン側に０．２μｍ以上の張出した形状とされる。例えば、リセス部の側壁部から張出す形状は、ドレイン側に加えて、ソース側にも設ける構成を選択することができる。

フィールドプレート電極として機能する部分は、絶縁膜を介して、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面にオーバーラップしており、ＭＩＳ構造を構成している。このフィールドプレート電極部分は、ゲート電極と同じ電位となっており、電界集中の緩和効果を有する。Ａｌ_ｚＧａ_１−ｚＮコンタクト層と、フィールドプレート電極部分のオーバーラップ長Ｌ_ＦＰ−Ｄ、Ｌ_ＦＰ−Ｓは、例えば、ドレイン側、ソース側ともに、Ｌ_ＦＰ−Ｄ＝Ｌ_ＦＰ−Ｓ≧０．２μｍとされる。従って、フィールドプレート電極部分とゲート電極とを一体化する、ゲート電極の上面側の長さＬ_{Ｇ−ＴＯＰ}は、Ｌ_{Ｇ−ＴＯＰ}＝Ｌ_{ｃｈａｎｎｅｌ}＋（Ｌ_ＦＰ−Ｄ＋Ｌ_ＦＰ−Ｓ）≧Ｌ_{ｃｈａｎｎｅｌ}＋０．４μｍの範囲に選択する。

勿論、ゲート電極の上面のドレイン側と、ドレイン電極との間隔：ΔＬ_ＧＤ、ゲート電極の上面のソース側と、ソース電極との間隔：ΔＬ_ＧＳは、絶縁破壊を回避するため、ΔＬ_ＧＤ、ΔＬ_ＧＳ≧０．５μｍとされる。その際、ドレイン電極とソース電極の間隔：Ｗ_Ｓ−Ｄは、Ｗ_Ｓ−Ｄ＝Ｌ_{Ｇ−ＴＯＰ}＋（ΔＬ_ＧＤ＋ΔＬ_ＧＳ）＝Ｌ_{ｃｈａｎｎｅｌ}＋（Ｌ_ＦＰ−Ｄ＋Ｌ_ＦＰ−Ｓ）＋（ΔＬ_ＧＤ＋ΔＬ_ＧＳ）である。従って、ゲート電極の上面側の長さＬ_{Ｇ−ＴＯＰ}は、Ｗ_Ｓ−Ｄ−１．０μｍ≧Ｌ_{Ｇ−ＴＯＰ}≧Ｌ_{ｃｈａｎｎｅｌ}＋０．４μｍの範囲に選択される。

リセス部の幅をＷ_{ｒｅｃｅｓｓ}、リセス部の側壁面を形成される絶縁膜の膜厚をｔ_{ｉｎｓｕｌａｔｏｒ−ｗｅｌｌ}とすると、リセス部に、絶縁膜を介して、埋め込まれるように形成されるゲート電極の実効的なゲート長Ｌ_Ｇ-effectは、Ｌ_Ｇ-effect≒Ｗ_{ｒｅｃｅｓｓ}−２×ｔ_{ｉｎｓｕｌａｔｏｒ-ｗｅｌｌ}となる。

従って、ゲート電極の実効的なゲート長Ｌ_Ｇ-effectと、リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}の比率：Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}は、Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}≒（Ｗ_{ｒｅｃｅｓｓ}−２×ｔ_{ｉｎｓｕｌａｔｏｒ-ｗｅｌｌ}）／ｔ_{ｉｎｓｕｌａｔｏｒ}となる。この比率Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}は、一般に、（Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}）≧３の範囲、望ましくは、（Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}）≧１０の範囲に選択することが好ましい。

一方、リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}を、リセス部の深さｄ_{ｒｅｃｅｓｓ}に対して、ｔ_{ｉｎｓｕｌａｔｏｒ}≧ｄ_{ｒｅｃｅｓｓ}となる範囲に選択する際には、ゲート電極の下端は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面より高い位置となる。その際、リセス部の底面における絶縁膜の上面と、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面（平坦部）における絶縁膜の上面との間に、高低さが存在している。従って、リセス部を覆う絶縁膜の上面には、凹部が存在している。従って、ゲート電極は、絶縁膜を介して、リセス部に存在する、絶縁膜上面の凹部中に埋め込まれる形態に形成される。

その際、リセス部に存在する、絶縁膜上面の凹部の幅Ｗ_ｄｅｎｔは、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面（平坦部）における絶縁膜の膜厚をｔ_{ｉｎｓｕｌａｔｏｒ−ｆｌａｔ}とする際、近似的に、Ｗ_ｄｅｎｔ≒Ｗ_{ｒｅｃｅｓｓ}−２×ｔ_{ｉｎｓｕｌａｔｏｒ−ｆｌａｔ}となる。絶縁膜上面の凹部に埋め込まれるように形成されるゲート電極の実効的なゲート長Ｌ_Ｇ-effectは、Ｌ_Ｇ-effect≒Ｗ_ｄｅｎｔ≒Ｗ_{ｒｅｃｅｓｓ}−２×ｔ_{ｉｎｓｕｌａｔｏｒ−ｆｌａｔ}となる。

従って、ゲート電極の実効的なゲート長Ｌ_Ｇ-effectと、リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}の比率：Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}は、Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}≒（Ｗ_{ｒｅｃｅｓｓ}−２×ｔ_{ｉｎｓｕｌａｔｏｒ−ｆｌａｔ}）／ｔ_{ｉｎｓｕｌａｔｏｒ}となる。リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}を、リセス部の深さｄ_{ｒｅｃｅｓｓ}に対して、ｔ_{ｉｎｓｕｌａｔｏｒ}≧ｄ_{ｒｅｃｅｓｓ}となる範囲に選択する際も、比率Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}は、一般に、（Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}）≧３の範囲、望ましくは、（Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}）≧１０の範囲に選択することが好ましい。

リセス部の底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}を、リセス部の深さｄ_{ｒｅｃｅｓｓ}に対して、ｔ_{ｉｎｓｕｌａｔｏｒ}≧ｄ_{ｒｅｃｅｓｓ}となる範囲に選択する際にも、比率Ｌ_Ｇ-effect／ｄ_{ｒｅｃｅｓｓ}は、少なくとも、（Ｌ_Ｇ-effect／ｄ_{ｒｅｃｅｓｓ}）≧３の範囲、望ましくは、（Ｌ_Ｇ-effect／ｄ_{ｒｅｃｅｓｓ}）＞１０の範囲に選択することが好ましい。

その際、絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}は、デバイスの応用形態（動作電圧Ｖ_ＳＤ、ゲート電圧Ｖ_Ｇ、ゲート耐圧Ｖ_{Ｇ−ｂｒｅａｋｄｏｗｎ}）に依存して、選択される。絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}は、例えば、ＲＦフロントエンド用途では、ｔ_{ｉｎｓｕｌａｔｏｒ}＝５〜５０ｎｍの範囲に、電力制御用途では、ｔ_{ｉｎｓｕｌａｔｏｒ}＝５０〜５００ｎｍの範囲に選択することが好ましい。

例えば、ｔ_{ｉｎｓｕｌａｔｏｒ}≪ｄ_{ｒｅｃｅｓｓ}となる範囲に選択する際に、一般に、リセス部の側壁面に形成される絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ−ｗｅｌｌ}は、底面における絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}と異なる。例えば、絶縁膜の形成工程で、気相成長法、例えば、スパッター法、ＰＥ−ＣＶＤ（Plasma-enhanced Chemical Vapor Phase Deposition）法などを用いる場合、膜厚の異方性が存在する場合がある。膜厚の異方性が生じる際には、ｔ_{ｉｎｓｕｌａｔｏｒ}とｔ_{ｉｎｓｕｌａｔｏｒ−ｗｅｌｌ}の比率は、ｔ_{ｉｎｓｕｌａｔｏｒ−ｗｅｌｌ}／ｔ_{ｉｎｓｕｌａｔｏｒ}＜１となる。その際、ゲート耐圧確保の観点から、ＲＦフロントエンド用途においても、ｔ_{ｉｎｓｕｌａｔｏｒ−ｗｅｌｌ}は、２ｎｍ以上とする。

ｔ_{ｉｎｓｕｌａｔｏｒ}＜ｄ_{ｒｅｃｅｓｓ}となる範囲に選択する際には、例えば、ゲート電極の下端は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層の上面より低く、下面よりも高い位置となる場合もある。その際、リセス部の側壁面では、ゲート電極／絶縁膜／Ａｌ_ｚＧａ_１−ｚＮコンタクト層のＭＩＳ構造が構成される。特に、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中に、浅いｎ型不純物が添加されている形態を選択する際でも、側壁面に形成される絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ−ｗｅｌｌ}≧２ｎｍの条件を満足すれば、前記ＭＩＳ構造部分におけるリーク電流は、問題となる水準ではない。

ゲート電極の実効的なゲート長Ｌ_Ｇ-effectは、Ｌ_Ｇ-effect≒（Ｗ_{ｒｅｃｅｓｓ}−２×ｔ_{ｉｎｓｕｌａｔｏｒ}）に相当している。（Ｌ_Ｇ-effect／ｔ_{ｉｎｓｕｌａｔｏｒ}）≧３の範囲とする際、例えば、ＲＦフロントエンド用途（Ｖ_ＳＤ＝１Ｖ〜１００Ｖ、ｆ_Ｔ＝１ＧＨｚ〜１００ＧＨｚ）では、Ｌ_{ｃｈａｎｎｅｌ}≒Ｗ_{ｒｅｃｅｓｓ}＝０．０５〜１μｍの範囲に選択すると、Ｌ_Ｇ-effectは、０．０３〜１μｍの範囲となる。電力制御用途（Ｖ_ＳＤ＝１０Ｖ〜１０００Ｖ、ｆ_Ｔ＝１００Ｈｚ〜１ＭＨｚ）では、Ｌ_{ｃｈａｎｎｅｌ}≒Ｗ_{ｒｅｃｅｓｓ}＝１〜１００μｍの範囲に選択すると、Ｌ_Ｇ-effectは、１〜１００μｍの範囲となる。

この絶縁膜は、ゲート電極直下のチャネル領域では、ゲート電極／絶縁膜／Ｉｎ_ｙＧａ_１−ｙＮチャネル層のＭＩＳ構造の構成に利用される。ゲート電極／絶縁膜の界面では、ゲート電極のうち、絶縁膜の表面に接する金属材料Ｍ_ｇａｔｅの仕事関数ｅψ（Ｍ_ｇａｔｅ）ｅＶと、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}の電子親和力ｅχ（Ｉ_{ｆｒｏｎｔ}）ｅＶとの差、（ｅχ（Ｉ_{ｆｒｏｎｔ}）−ｅψ（Ｍ_ｇａｔｅ））ｅＶに相当する、障壁Φ_Ｍ／Ｉ（接触電位差）が生成する。絶縁膜／Ｉｎ_ｙＧａ_１−ｙＮチャネル層の界面では、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒの電子親和力ｅχ（Ｉ_ｒｅａｒ）ｅＶと、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の電子親和力ｅχ（Ｉｎ_ｙＧａ_１−ｙＮ）ｅＶとの差、（ｅχ（Ｉ_ｒｅａｒ）−ｅχ（Ｉｎ_ｙＧａ_１−ｙＮ））ｅＶに相当する、障壁Φ_Ｉ／Ｓ（接触電位差）が生成する。

本発明の半導体装置では、絶縁膜を構成する絶縁材料として、分極効果を示さない絶縁材料を利用する。分極効果を示さない絶縁材料として、Ｓｉ_３Ｎ_４、ＳｉＯ_２、Ｓｉ_{１−ｘ−ｙ}Ｏ_ｘＮ_ｙ、Ｇａ_２Ｏ_３、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ_２）が利用できる。

さらに、本発明の半導体装置では、この障壁Φ_Ｍ／Ｉを、Φ_Ｍ／Ｉ≧１ｅＶの範囲に設定する。この要件を満たすように、絶縁膜の表面に接する金属材料Ｍ_ｇａｔｅと、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}の組み合わせを選択する。例えば、絶縁膜の表面に接する金属材料Ｍ_ｇａｔｅとして、Ｔｉを選択する場合、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}として、Ｓｉ_３Ｎ_４、ＳｉＯ_２、Ｓｉ_{１−ｘ−ｙ}Ｏ_ｘＮ_ｙ、Ｇａ_２Ｏ_３、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ_２）が利用できる。

また、障壁Φ_Ｉ／Ｓを、Φ_Ｉ／Ｓ≧１ｅＶの範囲に設定する。この要件を満たすように、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の圧縮歪を有するＩｎ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）に対して、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒを選択する。例えば、圧縮歪を有するＧａＮに対して、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒとして、Ｓｉ_３Ｎ_４、ＳｉＯ_２、Ｓｉ_{１−ｘ−ｙ}Ｏ_ｘＮ_ｙ、Ｇａ_２Ｏ_３、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ_２）が利用できる。

絶縁膜として、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}と、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒを同一に選択する際には、一つの絶縁材料からなる単層膜を利用する。絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}と、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒを異なる絶縁材料に選択する際には、異なる絶縁材料からなる膜を積層して、積層膜構造とする。

絶縁膜として、一つの絶縁材料からなる単層膜を利用する場合、Ｓｉ_３Ｎ_４、ＳｉＯ_２、Ａｌ_２Ｏ_３を選択することが好ましい。

絶縁膜は、リセス部の側壁面を含め、均一な膜厚で形成することが好ましい。その成膜方法は、目的とする絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}と、許容される膜厚の制御性に応じて選択される。例えば、プラズマ励起（ＰＥ−）ＣＶＤ法、熱ＣＶＤ法、高周波（ＲＦ−）ＣＶＤ法、原子層（ＡＬ−）ＣＶＤ法、ＤＣスパッタ法、ＲＦスパッタ法、電子サイクロトロン共鳴（ＥＣＲ−）スパッタ法から、絶縁膜の形成に利用する絶縁材料、膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}に応じて、成膜方法を選択することができる。

絶縁膜の形成に利用する絶縁材料、すなわち、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}と、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒは、その電子親和力ｅχ（Ｉ_{ｆｒｏｎｔ}）ｅＶ、あるいは、ｅχ（Ｉ_ｒｅａｒ）ｅＶが、上記の条件を満たす限り、多結晶形状、またはアモルファス形状のいずれの膜も利用できる。

絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒは、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の表面と接触する。絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒは、多結晶形状、またはアモルファス形状で、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の表面上に形成するため、圧縮歪を有するＩｎ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）に対して、エピタキシャル成長しない条件で形成する。その結果、Ｉｎ_ｙＧａ_１−ｙＮチャネル層と絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒとの界面には、界面準位（電子トラップ準位）が生成されている。

この界面準位（電子トラップ準位）は、Ｉｎ_ｙＧａ_１−ｙＮチャネル層表面の（ピエゾ、自発性）分極に起因した負電荷の全部または一部を補償するために利用される。この状況を実現するためには、Ｉｎ_ｙＧａ_１−ｙＮチャネル層と絶縁膜界面に、電子を放出した状態で正に帯電する、所謂、ドナー型の界面準位が、１×１０^１２ｃｍ^−２程度の面密度で存在する必要がある。例えば、次の文献（大野他、アプライドフィジクスレター、第８４巻、頁２１８４、２００４年（Y. Ohno et al. Appl. Phys. Lett., Vol.84, p.2184 (2004)））によれば、ＧａＮ系半導体とＳｉＯ_２、Ｓｉ_３Ｎ_４などの絶縁膜との界面には、面密度σ_ｓｓが１×１０^１２ｃｍ^−２程度のドナー型の界面準位が存在することが報告されている。その結果、該ドナー型の界面準位によって、分極に起因した負電荷の全部または一部が補償されることが知られている。

Ｉｎ_ｙＧａ_１−ｙＮチャネル層の表面に、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒからなる膜を形成する際、この絶縁材料Ｉ_ｒｅａｒを構成する元素に由来する深いｎ型不純物（深いドナー）準位がＩｎ_ｙＧａ_１−ｙＮチャネル層の表面近傍に導入される状態は、本発明の半導体装置では好ましくない。その観点では、Ｓｉ_３Ｎ_４を絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒとして利用することは好ましい。Ｉｎ_ｙＧａ_１−ｙＮチャネル層の表面に、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒからなる膜として、Ｓｉ_３Ｎ_４からなる絶縁体膜を形成し、同時に、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}として、Ｓｉ_３Ｎ_４を選択する場合、絶縁膜全体を、Ｓｉ_３Ｎ_４からなる単層膜とする。Ｉｎ_ｙＧａ_１−ｙＮチャネル層の表面に、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｒからなる膜として、Ｓｉ_３Ｎ_４からなる絶縁体膜を形成し、一方、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}として、Ｓｉ_３Ｎ_４と異なる絶縁材料を選択する場合、Ｓｉ_３Ｎ_４からなる膜上に、他の絶縁材料からなる膜を積層する多層膜とする。

ゲート電極のうち、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}に接する金属材料Ｍ_ｇａｔｅとしては、上記の障壁Φ_Ｍ／Ｉの範囲を達成できる金属材料のうち、絶縁材料Ｉ_{ｆｒｏｎｔ}に対する高密着性を有する金属を採用することが好ましい。例えば、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}に接する金属材料Ｍ_ｇａｔｅとしては、Ｔｉ、Ｃｒ、Ｎｉ、Ｐｔ、Ｐｄなどの、絶縁材料Ｉ_{ｆｒｏｎｔ}に対する高密着性金属を用いることが好ましい。

ゲート電極は、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}に接する金属材料Ｍ_ｇａｔｅと、その上に他の金属材料の層を積層する構造とすることができる。この上層の金属材料の層は、ゲート電極全体にゲート電圧を均一に印加する目的に利用され、主伝導金属層として機能する。この主伝導金属層（上層）に利用される金属材料Ｍ_ｔｏｐは、高い電気伝導性を有する金属材料であることが好ましい。金属材料Ｍ_ｔｏｐとして、Ａｕ、Ｐｔ、Ｃｕなどの低抵抗金属を用いることが好ましい。

通常、金属材料Ｍ_ｇａｔｅからなる下層の膜厚は、金属材料Ｍ_ｔｏｐからなる上層の膜厚と比較して、薄くされている。そのため、両層間で金属原子の拡散が生じると、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}に、両者の合金が接する状態となる。この拡散を防止する目的で、両層間に拡散防止金属層を設けることが好ましい。この拡散防止金属層に用いられる金属材料Ｍ_{ｍｉｄｄｌｅ}は、その内部で金属原子の拡散が抑制されている性質を有するものである。従って、拡散防止金属層に用いられる金属材料Ｍ_{ｍｉｄｄｌｅ}として、一般に、Ｐｔ、Ｍｏ、Ｎｂ、Ｗなどの高融点金属を利用することが好ましい。

例えば、絶縁膜の表面の絶縁材料Ｉ_{ｆｒｏｎｔ}と裏面の絶縁材料Ｉ_ｒｅａｒが同じであり、ゲート電極と、ソース電極とドレイン電極を、等しい電位とする際、絶縁膜の膜厚ｔ_{ｉｎｓｕｌａｔｏｒ}を極端に薄くした場合を考える。その際、絶縁膜の裏面の絶縁材料Ｉ_ｒｅａｓとの界面における、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の伝導帯端Ｅ_{ｃ−ｆｒｏｎｔ}とフェルミ準位Ｅ_ｆとのエネルギー差（Ｅ_{ｃ−ｆｒｏｎｔ}−Ｅ_ｆ）は、絶縁膜の表面に接する金属材料Ｍ_ｇａｔｅの仕事関数ｅψ（Ｍ_ｇａｔｅ）ｅＶと、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の電子親和力ｅχ（Ｉｎ_ｙＧａ_１−ｙＮ）ｅＶとの差、（ｅχ（Ｉｎ_ｙＧａ_１−ｙＮ）−ｅψ（Ｍ_ｇａｔｅ））ｅＶを用いて、（Ｅ_{ｃ−ｆｒｏｎｔ}−Ｅ_ｆ）≒（ｅχ（Ｉｎ_ｙＧａ_１−ｙＮ）−ｅψ（Ｍ_ｇａｔｅ））ｅＶと近似できる。その際、（ｅχ（Ｉｎ_ｙＧａ_１−ｙＮ）−ｅψ（Ｍ_ｇａｔｅ））ｅＶ≧１ｅＶの条件を満たすことがより好ましい。

傾斜組成ＡｌＧａＮからなるバッファ層は、ノンドープの層とする。その際、ノンドープの傾斜組成ＡｌＧａＮからなるバッファ層中に存在する、浅いｎ型不純物（ドナー）濃度：Ｎ_{ＳＤ−ｂｕｆｆｅｒ}は、Ｎ_{ＳＤ−ｂｕｆｆｅｒ}≦１×１０^１６ｃｍ^−３の範囲であることがより好ましい。

傾斜組成ＡｌＧａＮからなるバッファ層の表面側のＡｌ組成（ｘｔ）は、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に用いる、格子緩和したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）のＡｌ組成（ｘ）と一致させる。

Ｃ軸成長のＡｌ_ｕＧａ_１−ｕＮ（０≦ｕ≦１）を含むバッファ層として、前記アンドープの傾斜組成ＡｌＧａＮからなるバッファ層に代えて、下記の層を利用することもできる。例えば、バッファ層として、厚さ方向に階段状にＡｌ組成を変化させたアンドープのＡｌＧａＮ層を利用することができる。

同様に、アンドープのＡｌＧａＮ／ＧａＮ超格子層において、厚さ方向にＡｌＧａＮ層とＧａＮ層の膜厚比を変化させたものを、バッファ層に用いてもよい。あるいは、アンドープのＡｌＮ／ＧａＮ超格子層において、厚さ方向にＡｌＮ層とＧａＮ層の膜厚比を変化させたものを、バッファ層に用いてもよい。

例えば、ＡｌＧａＮ／ＧａＮの組み合わせからなる超格子構造を利用して、傾斜組成ＡｌＧａＮからなるバッファ層と同等の格子定数変化を達成する場合、各ＡｌＮ／ＧａＮの膜厚比率を膜厚方向に変化させる。その際、各ＡｌＮ/ＧａＮの膜厚和（超格子の繰り返し周期）ｄ_{ｌａｔｔｉｃｅ}を、１ｎｍ≦ｄ_{ｌａｔｔｉｃｅ}≦１０ｎｍの範囲に選択することが好ましい。

例えば、ＡｌＮ/ＧａＮの組み合わせからなる超格子構造を利用して、傾斜組成ＡｌＧａＮからなるバッファ層と同等の格子定数変化を達成する場合、各ＡｌＮ/ＧａＮの膜厚比率、ｕ：（１−ｕ）を膜厚方向に変化させる。その際、各ＡｌＮ/ＧａＮの膜厚和（超格子の繰り返し周期）ｄ_{ｌａｔｔｉｃｅ}を、１ｎｍ≦ｄ_{ｌａｔｔｉｃｅ}≦１０ｎｍの範囲に選択することが好ましい。

階段状にＡｌ組成を変化させたアンドープのＡｌＧａＮ層、あるいは、アンドープのＡｌＧａＮ／ＧａＮ超格子層、アンドープのＡｌＮ／ＧａＮ超格子層を利用する際には、バッファ層の表面側の実効的な格子定数ａ_{ｅｆｆｅｃｔ}は、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に用いる、格子緩和したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）の格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）と一致させる。

Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面は、ヘテロ接合界面を形成している。本発明にかかる半導体装置では、電界効果トランジスタを構成する際、ゲート電極直下のチャネル領域においては、「ＯＮ状態」の時、Ｉｎ_ｙＧａ_１−ｙＮチャネル層内にキャリア（電子）を蓄積し、２次元電子ガスを形成する。一方、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中には、キャリア（電子）が存在しない状態とする。「ＯＦＦ状態」の時、Ｉｎ_ｙＧａ_１−ｙＮチャネル層内にキャリア（電子）が存在しない状態とする。

そのため、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層とのヘテロ接合界面を、障壁として利用する。この障壁は、Ａｌ_ｘＧａ_１−ｘＮとＩｎ_ｙＧａ_１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）に起因している。室温（Ｔ＝３００Ｋ）において、この障壁が有効に機能するためには、バンド不連続ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）は、少なくとも、２ｋＴ（ｋは、ボルツマン定数、Ｔは、温度を示す）以上である必要がある。

一方、リセス部が形成される領域以外であり、Ａｌ_ｚＧａ_１−ｚＮコンタクト層が存在する領域では、「ＯＮ状態」、「ＯＦＦ状態」のいずれでも、Ｉｎ_ｙＧａ_１−ｙＮチャネル層内にキャリア（電子）が蓄積され、２次元電子ガスが形成されている状態とする。このＡｌ_ｚＧａ_１−ｚＮコンタクト層が存在する領域でも、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中には、キャリア（電子）が存在しない状態とする。勿論、バッファ層中にも、キャリア（電子）が存在しない状態とする。

一方、Ｉｎ_ｙＧａ_１−ｙＮチャネル層を構成するＩｎ_ｙＧａ_１−ｙＮの格子定数は、圧縮歪みが無い場合は、ａ（Ｉｎ_ｙＧａ_１−ｙＮ）であるが、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層上にエピタキシャル成長される際、このＡｌ_ｘＧａ_１−ｘＮの格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）と一致している。この圧縮歪みｅ_ｚｚ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）は、｛（ａ（Ｉｎ_ｙＧａ_１−ｙＮ）−ａ（Ａｌ_ｘＧａ_１−ｘＮ））／ａ（Ａｌ_ｘＧａ_１−ｘＮ）｝となっている。

このＩｎ_ｙＧａ_１−ｙＮチャネル層の膜厚ｔ_{ｃｈａｎｎｅｌ}は、格子不整合（ａ（Ｉｎ_ｙＧａ_１−ｙＮ）−ａ（Ａｌ_ｘＧａ_１−ｘＮ））における、臨界膜厚ｔ_{ｃｒｉｔｉｃａｌ}（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）以下に選択される。Ｉｎ_ｙＧａ_１−ｙＮチャネル層の膜厚ｔ_{ｃｈａｎｎｅｌ}は、２０ｎｍ≧ｔ_{ｃｈａｎｎｅｌ}≧５ｎｍの範囲に選択することが好ましい。従って、臨界膜厚ｔ_{ｃｒｉｔｉｃａｌ}（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）は、ｔ_{ｃｒｉｔｉｃａｌ}（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＞ｔ_{ｃｈａｎｎｅｌ}≧５ｎｍとなるように、圧縮歪みｅ_ｚｚ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）の範囲を選択する。

例えば、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成（ｘ）を、ｘ＝０．１とする場合、Ｉｎ_ｙＧａ_１−ｙＮチャネル層のＩｎ組成（ｙ）は、０．２≧ｙ≧０の範囲、特には、０．０５≧ｙ≧０．０１の範囲に選択することが好ましい。このＩｎ_ｙＧａ_１−ｙＮチャネル層のＩｎ組成（ｙ）の範囲、０．２≧ｙ≧０では、臨界膜厚ｔ_{ｃｒｉｔｉｃａｌ}（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）は、５ｎｍ〜１００ｎｍの範囲となる。従って、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の膜厚ｔ_{ｃｈａｎｎｅｌ}は、１００ｎｍ≧ｔ_{ｃｈａｎｎｅｌ}≧５ｎｍの範囲に選択することができる。また、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層間のバンド不連続ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）は、２００ｍｅＶ〜５５０ｍｅＶの範囲となる。

本発明にかかる半導体装置では、電界効果トランジスタを構成する際、「ＯＮ状態」では、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に蓄積されるキャリア（電子）は、２次元電子ガスを形成する。この生成する２次元電子ガスの移動度を高くするため、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に存在する、イオン化した、浅いｎ型不純物（ドナー）の濃度を抑制することが好ましい。従って、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に存在する、浅いｎ型不純物（ドナー）の濃度Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}は、１×１０^１７ｃｍ^−３≧Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}≧０、好ましくは、１×１０^１６ｃｍ^−３≧Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}≧０とする。

「ＯＦＦ状態」では、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に存在する、浅いｎ型不純物（ドナー）も、イオン化しており、Ｉｎ_ｙＧａ_１−ｙＮチャネル層は、空乏化している。このＩｎ_ｙＧａ_１−ｙＮチャネル層中に含まれる、イオン化した浅いｎ型不純物（ドナー）に起因する空間電荷の面密度、Ｑ_{ＳＣ−ｃｈａｎｎｅｌ}は、Ｑ_{ＳＣ−ｃｈａｎｎｅｌ}＝ｑ・ｔ_{ｃｈａｎｎｅｌ}・Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}である。

一方、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面には、分極効果により、負の界面電荷σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）が生成している。「ＯＦＦ状態」では、ゲート電極の直下のチャネル領域では、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層は、ともに、空乏化している。従って、負の界面電荷σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）と、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中の正の空間電荷の面密度、Ｑ_{ＳＣ−ｂａｒｒｉｅｒ}と、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中の正の空間電荷の面密度、Ｑ_{ＳＣ−ｃｈａｎｎｅｌ}の和は、σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＋（Ｑ_{ＳＣ−ｂａｒｒｉｅｒ}＋Ｑ_{ＳＣ−ｃｈａｎｎｅｌ}）≦０となっている。

換言すると、本発明にかかる半導体装置において、電界効果トランジスタを構成する際、σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＋（Ｑ_{ＳＣ−ｂａｒｒｉｅｒ}＋Ｑ_{ＳＣ−ｃｈａｎｎｅｌ}）≦０の条件が達成されると、Ｖ_Ｇ＝０Ｖの状態でも、「ＯＦＦ状態」となる。すなわち、「ノーマリー・ＯＦＦ」の状態となり、Ｖ_Ｔ≧０Ｖのエンハンスメント型の電界効果トランジスタとなる。

一方、σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＋（Ｑ_{ＳＣ−ｂａｒｒｉｅｒ}＋Ｑ_{ＳＣ−ｃｈａｎｎｅｌ}）＞０の場合は、Ｖ_Ｇ＝０Ｖの状態では、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層あるいは、Ｉｎ_ｙＧａ_１−ｙＮチャネル層のいずれかは、空乏化していない状態となっている。その際、Ｖ_Ｇ＝０Ｖの熱平衡状態において、少なくとも、絶縁膜とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面における、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の伝導帯端のエネルギー、Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_{ｆｒｏｎｔ}と、フェルミ・レベルＥ_ｆとのエネルギー差（Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_{ｆｒｏｎｔ}−Ｅ_ｆ）は、（Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_{ｆｒｏｎｔ}−Ｅ_ｆ）＜０となる。すなわち、Ｖ_Ｇ＝０Ｖの熱平衡状態においても、絶縁膜とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面に、キャリア（電子）が存在する状態となり、「ノーマリー・ＯＮ」の状態となり、Ｖ_Ｔ＜０Ｖのディプレッション型の電界効果トランジスタとなる。

なお、後述する第三の実施形態に示す例のように、Ｉｎ_ｙＧａ_１−ｙＮチャネル層が、（ｅχ（Ｉｎ_ｙＧａ_１−ｙＮ）−ｅψ（Ｍ_ｇａｔｅ））ｅＶ≧５０ｍｅＶの条件を満足し、その浅いｎ型不純物（ドナー）の濃度Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}が、Ｎ_{ＳＤ−ｃｈａｎｎｅｌ}＝０ｃｍ^−３であり、σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＋（Ｑ_{ＳＣ−ｂａｒｒｉｅｒ}）＞０である場合、絶縁膜の膜厚が増すと、Ｖ_Ｇ＝０Ｖの熱平衡状態において、ゲート電極直下のチャネル領域の伝導帯バンド図は、図８に例示する形状に類するものとなる。すなわち、絶縁膜の膜厚が増すと、絶縁膜とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面における、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の伝導帯端のエネルギー、Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_{ｆｒｏｎｔ}と、フェルミ・レベルＥ_ｆとのエネルギー差（Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_{ｆｒｏｎｔ}−Ｅ_ｆ）は、（Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_{ｆｒｏｎｔ}−Ｅ_ｆ）＞０となる。一方、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面における、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の伝導帯端のエネルギー、Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_ｒｅａｒと、フェルミ・レベルＥ_ｆとのエネルギー差（Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_ｒｅａｒ−Ｅ_ｆ）は、（Ｅｃ（Ｉｎ_ｙＧａ_１−ｙＮ）_ｒｅａｒ−Ｅ_ｆ）＞０となる。

本発明にかかる半導体装置においては、リセス部が形成される領域以外であり、Ａｌ_ｚＧａ_１−ｚＮコンタクト層が存在する領域では、「ＯＮ状態」、「ＯＦＦ状態」のいずれでも、Ｉｎ_ｙＧａ_１−ｙＮチャネル層内にキャリア（電子）が蓄積され、２次元電子ガスが形成されている状態とする。このＡｌ_ｚＧａ_１−ｚＮコンタクト層が存在する領域でも、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中には、キャリア（電子）が存在しない状態とする。

Ｉｎ_ｙＧａ_１−ｙＮチャネル層と同様に、Ａｌ_ｚＧａ_１−ｚＮコンタクト層を構成するＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ≦１）は、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層の格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）と同じ格子定数を有するように、エピタキシャル成長により形成されている。従って、Ａｌ_ｚＧａ_１−ｚＮコンタクト層を構成するＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ≦１）は、歪み有する状態となっている。Ａｌ_ｚＧａ_１−ｚＮコンタクト層を構成するＡｌ_ｚＧａ_１−ｚＮの格子定数は、歪みが無い場合は、ａ（Ａｌ_ｚＧａ_１−ｚＮ）とすると、その歪みｅ_ｚｚ（Ａｌ_ｚＧａ_１−ｚＮ/Ａｌ_ｘＧａ_１−ｘＮ）は、｛（ａ（Ａｌ_ｚＧａ_１−ｚＮ）−ａ（Ａｌ_ｘＧａ_１−ｘＮ））／ａ（Ａｌ_ｘＧａ_１−ｘＮ）｝となっている。

このＡｌ_ｚＧａ_１−ｚＮコンタクト層の膜厚ｔ_{ｃｏｎｔａｃｔ}は、格子不整合（ａ（Ａｌ_ｚＧａ_１−ｚＮ）−ａ（Ａｌ_ｘＧａ_１−ｘＮ））における、臨界膜厚ｔ_{ｃｒｉｔｉｃａｌ}（Ａｌ_ｚＧａ_１−ｚＮ/Ａｌ_ｘＧａ_１−ｘＮ）以下に選択される。

Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘ、Ａｌ_ｚＧａ_１−ｚＮコンタクト層のＡｌ組成ｚの任意の組み合わせに対し、臨界膜厚ｔ_{ｃｒｉｔｉｃａｌ}（Ａｌ_ｚＧａ_１−ｚＮ／Ａｌ_ｘＧａ_１−ｘＮ）は５ｎｍ以上となる。また、０．２≧｜ｚ−ｘ｜≧０をみたす場合には、臨界膜厚ｔ_{ｃｒｉｔｉｃａｌ}（Ａｌ_ｚＧａ_１−ｚＮ／Ａｌ_ｘＧａ_１−ｘＮ）は５０ｎｍ以上となる。

Ａｌ_ｚＧａ_１−ｚＮコンタクト層が存在する領域において、Ｉｎ_ｙＧａ_１−ｙＮチャネル層内にキャリア（電子）が蓄積され、２次元電子ガスが形成されている状態では、少なくとも、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面にキャリア（電子）が蓄積された状態とする。その際、キャリア（電子）を蓄積するための障壁として、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層とのヘテロ接合界面を利用する。この障壁は、Ａｌ_ｚＧａ_１−ｚＮとＩｎ_ｙＧａ_１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）に起因している。室温（Ｔ＝３００Ｋ）において、この障壁が有効に機能するためには、バンド不連続ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）は、少なくとも、２ｋＴ（ｋは、ボルツマン定数、Ｔは、温度を示す）以上である必要がある。

一方、Ｉｎ_ｙＧａ_１−ｙＮチャネル層とＡｌ_ｘＧａ_１−ｘＮ下部障壁層とのヘテロ接合界面には、Ａｌ_ｚＧａ_１−ｚＮとＩｎ_ｙＧａ_１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）が存在している。このバンド不連続ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）も、少なくとも、２ｋＴ以上としている。

ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）＞ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）≧２ｋＴとする場合には、Ａｌ_ｚＧａ_１−ｚＮのＡｌ組成（ｚ）を、Ａｌ_ｘＧａ_１−ｘＮのＡｌ組成（ｘ）よりも大きくする。その際、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面には、分極効果により、負の界面電荷σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）が生成している。また、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面には、分極効果により、正の界面電荷σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）が生成している。

Ａｌ_ｚＧａ_１−ｚＮのＡｌ組成（ｚ）が、Ａｌ_ｘＧａ_１−ｘＮのＡｌ組成（ｘ）よりも大きい場合（ｚ≧ｘ）、負の界面電荷σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）と正の界面電荷σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）との和は、｛σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＋σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）｝≧０となる。その際、Ｉｎ_ｙＧａ_１−ｙＮチャネル層に対して、分極効果に起因するキャリア（電子）が供給される。この分極効果に起因するキャリア（電子）の量を、面密度Ｎ_Ｐとすると、（−ｑ・Ｎ_Ｐ）＋｛σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＋σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）｝＝０の条件を満たしている。

その際、Ａｌ_ｚＧａ_１−ｚＮコンタクト層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層が、いずれもアンドープである場合であっても、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中には、少なくとも、この分極効果に起因するキャリア（電子）が蓄積される。ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）＞ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）≧２ｋＴであるため、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面に、キャリア（電子）は蓄積され、２次元電子ガスを形成することが可能である。

ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）＝ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）≧２ｋＴとする場合には、Ａｌ_ｚＧａ_１−ｚＮのＡｌ組成（ｚ）は、Ａｌ_ｘＧａ_１−ｘＮのＡｌ組成（ｘ）と等しくする。その際も、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面には、分極効果により、負の界面電荷σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）が生成している。また、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面には、分極効果により、正の界面電荷σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）が生成している。

Ａｌ_ｚＧａ_１−ｚＮのＡｌ組成（ｚ）が、Ａｌ_ｘＧａ_１−ｘＮのＡｌ組成（ｘ）と等しい場合（ｚ＝ｘ）、負の界面電荷σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）と正の界面電荷σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）との和は、｛σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）＋σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）｝＝０となる。従って、Ｉｎ_ｙＧａ_１−ｙＮチャネル層に対して、分極効果に起因するキャリア（電子）の供給はなされない。

その際、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層は、いずれもアンドープであるが、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中に浅いｎ型不純物（ドナー）をドーピングする。その場合、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中に存在する浅いｎ型不純物（ドナー）のイオン化により生成するキャリア（電子）の一部は、Ｉｎ_ｙＧａ_１−ｙＮチャネル層へと供給され、蓄積される。Ａｌ_ｚＧａ_１−ｚＮコンタクト層には浅いｎ型不純物（ドナー）がドーピングされ、一方、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層はアンドープであるため、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面に、キャリア（電子）は蓄積され、２次元電子ガスを形成することが可能である。

あるいは、Ｉｎ_ｙＧａ_１−ｙＮチャネル層はアンドープであるが、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中と、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中に浅いｎ型不純物（ドナー）をドーピングする。その場合、その場合、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中に存在する浅いｎ型不純物（ドナー）のイオン化により生成するキャリア（電子）の一部と、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中に存在する浅いｎ型不純物（ドナー）のイオン化により生成するキャリア（電子）は、Ｉｎ_ｙＧａ_１−ｙＮチャネル層へと供給され、蓄積される。従って、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中には、キャリア（電子）は存在してなく、空乏化しているが、Ａｌ_ｚＧａ_１−ｚＮコンタクト層では、Ｉｎ_ｙＧａ_１−ｙＮチャネル層との界面近傍は、空乏化している。そのため、ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）＝ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）である場合には、Ｉｎ_ｙＧａ_１−ｙＮチャネル層に供給されているキャリア（電子）の大半は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面に蓄積され、２次元電子ガスを形成する。

さらに、Ｉｎ_ｙＧａ_１−ｙＮチャネル層へと供給されるキャリア（電子）の総量が多い場合には、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面への蓄積に加えて、場合によっては、Ｉｎ_ｙＧａ_１−ｙＮチャネル層とＡｌ_ｘＧａ_１−ｘＮ下部障壁層の界面にも、一部キャリア（電子）の蓄積が起こる。

本発明にかかる半導体装置においては、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中を走行するキャリア（電子）は、２次元電子ガスとして、高い移動度を示す状態としている。そのため、Ｉｎ_ｙＧａ_１−ｙＮチャネル層は、アンドープとして、イオン化した浅いｎ型不純物（ドナー）の濃度を低減し、イオン化不純物散乱の影響を低減することが好ましい。

例えば、本発明にかかる半導体装置を、「ノーマリー・ＯＮ」の状態とし、Ｖ_Ｔ＜０Ｖのディプレッション型の電界効果トランジスタに構成する際、ゲート電極直下のチャネル領域では、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面に、キャリア（電子）が存在する状態とする。その際、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中にドーピングする浅いｎ型不純物（ドナー）濃度Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}を抑えて、代わりに、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の一部または全体に浅いｎ型不純物（ドナー）をドーピングする形態を選択することも可能である。

なお、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層中に浅いｎ型不純物（ドナー）をドーピングする際には、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層全体に、浅いｎ型不純物（ドナー）を濃度Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}で均一にドーピングする形態に代えて、アンドープスペーサ層を挿入することもできる。例えば、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層を、アンドープＡｌ_ｘＧａ_１−ｘＮ／Ｎ型Ａｌ_ｘＧａ_１−ｘＮ／アンドープＡｌ_ｘＧａ_１−ｘＮの形態とし、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面、ならびに、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とバッファ層の界面には、アンドープＡｌ_ｘＧａ_１−ｘＮが存在する状態とする。その際、Ｎ型Ａｌ_ｘＧａ_１−ｘＮ部分の膜厚ｔ_{ｂａｒｒｉｅｒ−Ｍｏｄ}と、浅いｎ型不純物（ドナー）濃度Ｎ_{ＳＤ−ｂａｒｒｉｅｒ−Ｍｏｄ}を、｛ｔ_{ｂａｒｒｉｅｒ−Ｍｏｄ}・Ｎ_{ＳＤ−ｂａｒｒｉｅｒ−Ｍｏｄ}｝≒｛ｔ_{ｂａｒｒｉｅｒ}・Ｎ_{ＳＤ−ｂａｒｒｉｅｒ}｝とすると、同等の効果が達成される。

また、Ａｌ_ｚＧａ_１−ｚＮコンタクト層中に浅いｎ型不純物（ドナー）をドーピングする際には、Ａｌ_ｚＧａ_１−ｚＮコンタクト層全体に、浅いｎ型不純物（ドナー）を濃度Ｎ_{ＳＤ−ｃｏｎｔａｃｔ}で均一にドーピングする形態に代えて、アンドープスペーサ層を挿入することもできる。例えば、Ａｌ_ｚＧａ_１−ｚＮコンタクト層を、アンドープＡｌ_ｚＧａ_１−ｚＮ／Ｎ型Ａｌ_ｚＧａ_１−ｚＮの形態とし、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層の界面には、アンドープＡｌ_ｚＧａ_１−ｚＮが存在する状態とする。その際、アンドープＡｌ_ｚＧａ_１−ｚＮ部分の膜厚ｔ_{ｃｏｎｔａｃｔ−ｕｎｄｏｐｅｄ}は、１０ｎｍ≧ｔ_{ｃｏｎｔａｃｔ−ｕｎｄｏｐｅｄ}の範囲に選択する。一方、Ｎ型Ａｌ_ｚＧａ_１−ｚＮ部分の膜厚ｔ_{ｃｏｎｔａｃｔ−Ｍｏｄ}と、浅いｎ型不純物（ドナー）濃度Ｎ_{ＳＤ−ｃｏｎｔａｃｔ−Ｍｏｄ}を、｛ｔ_{ｃｏｎｔａｃｔ−Ｍｏｄ}・Ｎ_{ＳＤ−ｃｏｎｔａｃｔ−Ｍｏｄ}｝≒｛ｔ_{ｃｏｎｔａｃｔ}・Ｎ_{ＳＤ−ｃｏｎｔａｃｔ}｝とすると、同等の効果が達成される。

さらに、リセス部が形成される領域以外であり、コンタクト層が存在する領域では、「ＯＮ状態」、「ＯＦＦ状態」のいずれでも、チャネル層内にキャリア（電子）が蓄積され、コンタクト層とチャネル層とのヘテロ接合界面に２次元電子ガスが形成されている状態とすると、本発明と同等の効果が発揮される。

例えば、Ａｌ_ｚＧａ_１−ｚＮコンタクト層に浅いｎ型不純物（ドナー）をドーピングし、Ｉｎ_ｙＧａ_１−ｙＮチャネル層へキャリア（電子）を供給する形態に代えて、下記の形態を用いても、同等の効果が発揮される。

例えば、ＩｎＡｌＧａＮからなるコンタクト層を採用し、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の伝導帯端のエネルギーと、ＩｎＡｌＧａＮコンタクト層の伝導帯端のエネルギーとの差、バンド不連続ΔＥｃ（ＩｎＡｌＧａＮ／Ｉｎ_ｙＧａ_１−ｙＮ）を、ΔＥｃ（ＩｎＡｌＧａＮ／Ｉｎ_ｙＧａ_１−ｙＮ）＝ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）とする。さらに、ＩｎＡｌＧａＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面には、分極効果により、正の界面電荷σ（ＩｎＧａＡｌＮ/Ｉｎ_ｙＧａ_１−ｙＮ）が生成している状態とする。その際、ＩｎＡｌＧａＮコンタクト層に浅いｎ型不純物（ドナー）をドーピングし、Ｉｎ_ｙＧａ_１−ｙＮチャネル層へキャリア（電子）を供給する形態とする。

その結果、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に供給されるキャリア（電子）は、ＩｎＡｌＧａＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面に蓄積され、２次元電子ガスを生成する。また、ＩｎＡｌＧａＮコンタクト層中に浅いｎ型不純物（ドナー）をドーピングしており、ソース電極、ドレイン電極に利用するオーミック電極のコンタクト抵抗は、浅いｎ型不純物（ドナー）をドーピングしたＡｌ_ｚＧａ_１−ｚＮコンタクト層を用いた場合と、同様に低くすることが可能である。

上記のように、
・コンタクト層とチャネル層とのヘテロ接合界面におけるバンド不連続ΔＥｃ（ｃｏｎｔａｃｔ／ｃｈａｎｎｅｌ）が、ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）と同様に、このコンタクト層とチャネル層の界面にキャリア（電子）を蓄積し、２次元電子ガスを生成することができる；
・コンタクト層とチャネル層とのヘテロ接合界面には、分極効果により、正の界面電荷σ（ｃｏｎｔａｃｔ/ｃｈａｎｎｅｌ）が生成している状態である；
・コンタクト層を構成するエピタキシャル成長層の格子定数は、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層の格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）となっている；
以上の３つの条件を満たす範囲では、
Ａｌ_ｚＧａ_１−ｚＮに代えて、他のIII族窒化物半導体からなるコンタクト層を採用しても、同等の効果を達成することができる。例えば、ＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ中から、上記の条件を満足するIII族窒化物半導体を選択して、コンタクト層に用いることもできる。

さらには、
・実効的な格子定数が、Ａｌ_ｚＧａ_１−ｚＮの格子定数ａ（Ａｌ_ｚＧａ_１−ｚＮ）と等しい；
・実効的な伝導帯端のエネルギーＥｃは、コンタクト層とチャネル層とのヘテロ接合界面におけるバンド不連続ΔＥｃ（ｃｏｎｔａｃｔ／ｃｈａｎｎｅｌ）を、ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）と同程度とする；
・コンタクト層とチャネル層とのヘテロ接合界面には、分極効果により、正の界面電荷σ（ｃｏｎｔａｃｔ/ｃｈａｎｎｅｌ）が生成し、σ（Ａｌ_ｚＧａ_１−ｚＮ/Ｉｎ_ｙＧａ_１−ｙＮ）と同等である；
以上の３つの条件を満たす範囲では、
Ａｌ_ｚＧａ_１−ｚＮに代えて、ＡｌＮ/ＧａＮの組み合わせからなる超格子構造を用いてもよい。

例えば、上記の要件を満足するＡｌＮ/ＧａＮの組み合わせからなる超格子構造は、各ＡｌＮ/ＧａＮの膜厚比率を、ｚ：（１−ｚ）程度に選択し、各ＡｌＮ/ＧａＮの膜厚和（超格子の繰り返し周期）ｄ_{ｌａｔｔｉｃｅ}を、１ｎｍ≦ｄ_{ｌａｔｔｉｃｅ}≦１０ｎｍの範囲に選択することで達成できる。さらに、上記の要件を満足するＡｌＮ/ＧａＮの組み合わせからなる超格子構造に対して、浅いｎ型不純物（ドナー）をドーピングする場合、例えば、ＡｌＮ膜に選択的にドーピングを行うこともできる。

Ａｌ_ｚＧａ_１−ｚＮコンタクト層に代えて、他のIII族窒化物半導体からなるコンタクト層を採用する際にも、例えば、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに関して、上記の要件に対応する要件を満足する、ＩｎＮ/ＧａＮ、ＩｎＮ/ＡｌＮ、ＩｎＮ/ＡｌＧａＮなどの組み合わせからなる超格子構造を用いてもよい。

Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に関しても、浅いｎ型不純物（ドナー）をドーピングして、Ｉｎ_ｙＧａ_１−ｙＮチャネル層へキャリア（電子）を供給する形態に代えて、下記の形態を用いても、同等の効果が発揮される。

例えば、Ａｌ_ｘＧａ_１−ｘＮと同じ格子定数を有する、ＩｎＡｌＧａＮからなる下部障壁層を採用し、Ｉｎ_ｙＧａ_１−ｙＮチャネル層の伝導帯端のエネルギーと、ＩｎＡｌＧａＮ下部障壁層の伝導帯端のエネルギーとの差、バンド不連続ΔＥｃ（ＩｎＡｌＧａＮ／Ｉｎ_ｙＧａ_１−ｙＮ）を、ΔＥｃ（ＩｎＡｌＧａＮ／Ｉｎ_ｙＧａ_１−ｙＮ）＝ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）とする。さらに、ＩｎＡｌＧａＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面には、分極効果により、負の界面電荷σ（Ｉｎ_ｙＧａ_１−ｙＮ/ＩｎＡｌＧａＮ）が生成している状態とする。その際、ＩｎＡｌＧａＮ下部障壁層に浅いｎ型不純物（ドナー）をドーピングし、Ｉｎ_ｙＧａ_１−ｙＮチャネル層へキャリア（電子）を供給する形態としてもよい。

その結果、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中に供給されるキャリア（電子）は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面に蓄積され、２次元電子ガスを生成する。また、ゲート電極直下のチャネル領域においては、「ＯＮ状態」では、ＩｎＡｌＧａＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層との界面にキャリア（電子）が蓄積され、２次元電子ガスを生成する状態とできる。

上記のように、
・下部障壁層とチャネル層とのヘテロ接合界面におけるバンド不連続ΔＥｃ（ｂａｒｒｉｅｒ／ｃｈａｎｎｅｌ）が、ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）と同様に、この下部障壁層とチャネル層の界面にキャリア（電子）を蓄積した際、２次元電子ガスを生成することができる；
・下部障壁層とチャネル層とのヘテロ接合界面には、分極効果により、負の界面電荷σ（ｃｈａｎｎｅｌ/ｂａｒｒｉｅｒ）が生成している状態である；
・下部障壁層を構成するエピタキシャル成長層の格子定数は、Ａｌ_ｘＧａ_１−ｘＮの格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）となっている；
以上の３つの条件を満たす範囲では、
Ａｌ_ｘＧａ_１−ｘＮに代えて、他のIII族窒化物半導体からなる下部障壁層を採用しても、同等の効果を達成することができる。例えば、ＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ中から、上記の条件を満足するIII族窒化物半導体を選択して、下部障壁層に用いることもできる。

さらには、
・実効的な格子定数が、Ａｌ_ｘＧａ_１−ｘＮの格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）と等しい；
・実効的な伝導帯端のエネルギーＥｃは、下部障壁層とチャネル層とのヘテロ接合界面におけるバンド不連続ΔＥｃ（ｂａｒｒｉｅｒ／ｃｈａｎｎｅｌ）を、ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）と同程度とする；
・下部障壁層とチャネル層とのヘテロ接合界面には、分極効果により、負の界面電荷σ（ｃｈａｎｎｅｌ/ｂａｒｒｉｅｒ）が生成し、σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）と同等である；
以上の３つの条件を満たす範囲では、
Ａｌ_ｘＧａ_１−ｘＮに代えて、ＡｌＮ/ＧａＮの組み合わせからなる超格子構造を用いてもよい。

例えば、上記の要件を満足するＡｌＮ/ＧａＮの組み合わせからなる超格子構造は、各ＡｌＮ/ＧａＮの膜厚比率を、ｘ：（１−ｘ）程度に選択し、各ＡｌＮ/ＧａＮの膜厚和（超格子の繰り返し周期）ｄ_{ｌａｔｔｉｃｅ}を、１ｎｍ≦ｄ_{ｌａｔｔｉｃｅ}≦１０ｎｍの範囲に選択することで達成できる。さらに、上記の要件を満足するＡｌＮ/ＧａＮの組み合わせからなる超格子構造に対して、浅いｎ型不純物（ドナー）をドーピングする場合、例えば、ＡｌＮ膜に選択的にドーピングを行うこともできる。

Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に代えて、他のIII族窒化物半導体からなる下部障壁層を採用する際にも、例えば、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに関して、上記の要件に対応する要件を満足する、ＩｎＮ/ＧａＮ、ＩｎＮ/ＡｌＮ、ＩｎＮ/ＡｌＧａＮなどの組み合わせからなる超格子構造を用いてもよい。

Ｉｎ_ｙＧａ_１−ｙＮチャネル層に関しても、浅いｎ型不純物（ドナー）をドーピングして、Ｉｎ_ｙＧａ_１−ｙＮチャネル層中にキャリア（電子）を蓄積する形態に代えて、下記の形態を用いても、同等の効果が発揮される。

例えば、Ｉｎ_ｙＧａ_１−ｙＮと同じ格子定数を有する、ＩｎＡｌＧａＮからなるチャネル層を採用し、ＩｎＡｌＧａＮチャネル層の伝導帯端のエネルギーと、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層の伝導帯端のエネルギーとの差、バンド不連続ΔＥｃ（ＩｎＡｌＧａＮ／Ａｌ_ｘＧａ_１−ｘＮ）を、ΔＥｃ（ＩｎＡｌＧａＮ／Ａｌ_ｘＧａ_１−ｘＮ）＝ΔＥｃ（Ｉｎ_ｙＧａ_１−ｙＮ／Ａｌ_ｘＧａ_１−ｘＮ）とする。さらに、ＩｎＡｌＧａＮチャネル層とＡｌ_ｘＧａ_１−ｘＮ下部障壁層との界面には、分極効果により、負の界面電荷σ（ＩｎＡｌＧａＮ／Ａｌ_ｘＧａ_１−ｘＮ）が生成している状態とする。その際、ＩｎＡｌＧａＮチャネル層に浅いｎ型不純物（ドナー）をドーピングし、ＩｎＡｌＧａＮチャネル層中にキャリア（電子）を蓄積する形態とする。

その結果、ＩｎＡｌＧａＮチャネル層中に蓄積されるキャリア（電子）は、Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎＡｌＧａＮチャネル層との界面に蓄積され、２次元電子ガスを生成する。また、ゲート電極直下のチャネル領域においては、「ＯＮ状態」では、ＩｎＡｌＧａＮチャネル層とＡｌ_ｘＧａ_１−ｘＮ下部障壁層との界面にキャリア（電子）が蓄積され、２次元電子ガスを生成する状態とできる。

上記のように、
・下部障壁層とチャネル層とのヘテロ接合界面におけるバンド不連続ΔＥｃ（ｂａｒｒｉｅｒ／ｃｈａｎｎｅｌ）が、ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）と同様に、この下部障壁層とチャネル層の界面にキャリア（電子）を蓄積した際、２次元電子ガスを生成することができる；
・下部障壁層とチャネル層とのヘテロ接合界面には、分極効果により、負の界面電荷σ（ｃｈａｎｎｅｌ/ｂａｒｒｉｅｒ）が生成している状態である；
・チャネル層を構成するエピタキシャル成長層の格子定数は、Ａｌ_ｘＧａ_１−ｘＮの格子定数ａ（Ａｌ_ｘＧａ_１−ｘＮ）となっている；
・チャネル層中に、浅いｎ型不純物（ドナー）をドーピングしており、チャネル層中にキャリア（電子）を蓄積する形態である；
以上の４つの条件を満たす範囲では、
Ｉｎ_ｙＧａ_１−ｙＮに代えて、他のIII族窒化物半導体からなるチャネル層を採用しても、同等の効果を達成することができる。例えば、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ中から、上記の条件を満足するIII族窒化物半導体を選択して、チャネル層に用いることもできる。

さらには、
・実効的な格子定数が、Ｉｎ_ｙＧａ_１−ｙＮの格子定数ａ（Ｉｎ_ｙＧａ_１−ｙＮ）と等しい；
・実効的な伝導帯端のエネルギーＥｃは、下部障壁層とチャネル層とのヘテロ接合界面におけるバンド不連続ΔＥｃ（ｂａｒｒｉｅｒ／ｃｈａｎｎｅｌ）を、ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）と同程度とする；
・下部障壁層とチャネル層とのヘテロ接合界面には、分極効果により、負の界面電荷σ（ｃｈａｎｎｅｌ/ｂａｒｒｉｅｒ）が生成し、σ（Ｉｎ_ｙＧａ_１−ｙＮ/Ａｌ_ｘＧａ_１−ｘＮ）と同等である；
以上の３つの条件を満たす範囲では、
Ｉｎ_ｙＧａ_１−ｙＮに代えて、ＩｎＮ/ＧａＮの組み合わせからなる超格子構造を用いてもよい。

例えば、上記の要件を満足するＩｎＮ/ＧａＮの組み合わせからなる超格子構造は、各ＩｎＮ/ＧａＮの膜厚比率を、ｙ：（１−ｙ）程度に選択し、各ＩｎＮ/ＧａＮの膜厚和（超格子の繰り返し周期）ｄ_{ｌａｔｔｉｃｅ}を、１ｎｍ≦ｄ_{ｌａｔｔｉｃｅ}≦１０ｎｍの範囲に選択することで達成できる。さらに、上記の要件を満足するＩｎＮ/ＧａＮの組み合わせからなる超格子構造に対して、浅いｎ型不純物（ドナー）をドーピングする場合、例えば、ＧａＮ膜に選択的にドーピングを行うこともできる。

Ｉｎ_ｙＧａ_１−ｙＮチャネル層に代えて、他のIII族窒化物半導体からなるチャネル層を採用する際にも、例えば、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに関して、上記の要件に対応する要件を満足する、ＩｎＮ/ＧａＮ、ＡｌＮ/ＧａＮ、ＩｎＮ/ＡｌＮ、ＩｎＮ/ＡｌＧａＮなどの組み合わせからなる超格子構造を用いてもよい。

以下に、具体例を挙げて、本発明の半導体装置をより詳しく説明する。ここに示す具体例は、本発明の最良の実施形態の一例であるが、本発明は、これら具体例に例示される形態に限定されるものではない。

以下に例示する具体例は、本発明の半導体装置を電界効果トランジスタの形態に構成する事例である。

（第一の実施形態）
図１は、本発明の第一の実施形態にかかる半導体装置の構造の一例を模式的に示す断面図である。

図１に例示する半導体装置において、基板４０は（０００１）面の炭化珪素（ＳｉＣ）基板、バッファ層４１は膜厚ｔ_{ｂｕｆｆｅｒ４}の傾斜組成ＡｌＧａＮ層、下部障壁層４２は膜厚ｔ_{ｂａｒｒｉｅｒ４}のアンドープＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ層、チャネル層４３は膜厚ｔ_{ｃｈａｎｎｅｌ４}のアンドープＧａＮ層、コンタクト層４４は膜厚ｔ_{ｃｏｎｔａｃｔ４}のＡｌ_ｚ４Ｇａ_１−ｚ４Ｎ層である。ここで、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４のＡｌ組成ｚ_４は、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２のＡｌ組成ｘ_４より大きく設定する、すなわち、ｘ_４＜ｚ_４とする。ＧａＮチャネル層４３とＡｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とのヘテロ界面には、ＧａＮの伝導帯エネルギーＥｃ（ＧａＮ）とＡｌ_ｚ４Ｇａ_１−ｚ４Ｎの伝導帯エネルギーＥｃ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）の差異に起因する、バンド不連続ΔＥｃ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ/ＧａＮ）＝Ｅｃ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）−Ｅｃ（ＧａＮ）が存在する。その結果、ＧａＮチャネル層４３とＡｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とのヘテロ界面の近傍に、電子が蓄積され、２次元電子ガス４７が生成されている。

一方、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２とのヘテロ界面には、ＧａＮの伝導帯エネルギーＥｃ（ＧａＮ）とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎの伝導帯エネルギーＥｃ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）の差異に起因する、バンド不連続ΔＥｃ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ/ＧａＮ）＝Ｅｃ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）−Ｅｃ（ＧａＮ）が存在する。このバンド不連続ΔＥｃ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ/ＧａＮ）が、ＧａＮチャネル層４３中に存在する電子に対する下部障壁として機能する。

Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４上に、ソース電極４Ｓ、ドレイン電極４Ｄが形成されている。ソース電極４Ｓとドレイン電極４Ｄは、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４と、オーム性接触をとっている。ソース電極４Ｓとドレイン電極４Ｄで挟まれた部位に、ゲート電極４Ｇが設けられ、電界効果トランジスタが構成されている。ソース電極４Ｓとドレイン電極４Ｄで挟まれた部位では、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４の一部をエッチング除去して、リセス部が形成されている。このリセス部には、露出したＧａＮチャネル層４３の表面を覆うように、ＳｉＮからなる絶縁膜４５が積層されている。このリセス部には、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４の上面に、該ＳｉＮからなる絶縁膜４５を介して、ゲート電極４Ｇが埋め込まれるように形成されている。該ゲート電極４Ｇの下面では、該ＳｉＮからなる絶縁膜４５を介して、ＧａＮチャネル層４３の上面に対して、ショットキー性接触（ＭＩＳ接合）がとられている。

図１に例示する構成の半導体装置は、以下の手順に従って作製される。（０００１）面ＳｉＣ基板４０上に、例えば、有機金属気相成長（ＭｅｔａｌｏｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤと略する）法により、上述の各III族窒化物半導体層を、下記表４に示す膜厚で順次成長させる。なお、各III族窒化物半導体層を、（０００１）面ＳｉＣ基板４０上に、Ｃ軸成長させている。

その際、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２のＡｌ組成ｘ_４を、例えば、ｘ_４＝０．１とする場合、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４のＡｌ組成ｚ_４を、例えば、ｚ_４＝０．２５とすることで、上記条件：ｘ_４＜ｚ_４を満たす構造とできる。一方、傾斜組成ＡｌＧａＮバッファ層４１のＡｌ組成ｘ_４Ｂ（ｔ_４Ｂ）は、基板４０（ｔ_４Ｂ＝０）から、バッファ層４１の表面（ｔ_４Ｂ＝１μｍ）に向かうに従って、徐々に減少させている。例えば、傾斜組成ＡｌＧａＮバッファ層４１のＡｌ組成ｘ_４Ｂ（ｔ_４Ｂ）を、ｘ_４Ｂ（ｔ_４Ｂ＝０）＝１からｘ_４Ｂ（ｔ_４Ｂ＝１μｍ）＝０．１まで、ｄｘ_４Ｂ（ｔ_４Ｂ）／ｄｔ_４Ｂ＝−０．９ μｍ^−１の比率で減少させる。

ｘ_４＝０．１、ｚ_４＝０．２５の場合、ＧａＮチャネル層４３とＡｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とのヘテロ界面の近傍に生成する２次元電子ガス４７の移動度は、１５００ｃｍ^２／Ｖｓ（２０℃）程度となっている。この２次元電子ガス４７の移動度は、良好な値である。また、蓄積される２次元電子ガス４７の密度Ｎ_{２ｄ-ｇａｓ４-１}は、Ｎ_{２ｄ-ｇａｓ４-１}＝０．９×１０^１３ｃｍ^−２（２０℃）となっている。

ＧａＮチャネル層４３は、アンドープであり、イオン化不純物の濃度が低いため、イオン化不純物散乱が抑制されている。また、ＧａＮチャネル層４３とＡｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とのヘテロ界面は、原子レベルで平坦であるので、界面散乱も抑制されている。このイオン化不純物散乱と界面散乱が抑制されていることに起因して、ヘテロ界面の近傍に生成する２次元電子ガス４７の移動度は、上記の良好な値を示している。

ソース電極４Ｓ、ドレイン電極４Ｄの形成工程では、まず、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４上には、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／ニッケル（Ｎｉ）／金（Ａｕ）などの金属を蒸着し、パターニングを行う。次いで、例えば、窒素ガス雰囲気中、温度８５０℃、３０秒間、アロイ処理することにより、オーム性接触を形成する。

次に、Ｃｌ_２系ガスを用いて、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４の一部をエッチング除去することにより、リセス部を形成する。このリセス部では、ＧａＮチャネル層４３の表面が露呈している。このリセス・エッチング工程後、リセス部における、ＧａＮチャネル層４３の膜厚ｔ_{ｃｈａｎｎｅｌ４−Ｇ}は、２５ｎｍとなっている。ソース電極４Ｓとドレイン電極４Ｄで挟まれる領域の幅：Ｗ_Ｓ-Ｄ４を、例えば、Ｗ_Ｓ-Ｄ４＝５μｍとする際、このリセス部の幅：Ｗ_{ｒｅｃｅｓｓ４}を、例えば、Ｗ_{ｒｅｃｅｓｓ４}＝２μｍとする。その際、リセス部の深さｄ_{ｒｅｃｅｓｓ４}は、ｄ_{ｒｅｃｅｓｓ４}＝４５ｎｍとしている。

その後、例えば、プラズマ気相成長（Ｐｌａｓｍａ−ＥｎｈａｎｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤと略する）法を用いて、ＳｉＮからなる絶縁膜４５を成膜する。その際、形成されるＳｉＮの膜厚は、平坦な領域上では、ｔ_ＳｉＮ４＝５ｎｍ〜２００ｎｍの範囲に選択する。一方、リセス部の側壁面に形成されるＳｉＮの膜厚ｔ_{ＳｉＮ４-ｗｅｌｌ}は、通常、ｔ_ＳｉＮ４と同じかそれ以下になる。

図１に例示する半導体装置は、リセス部の側壁面の傾斜角が９０度である事例であるが、リセス部の側壁面の被覆性を改善するため、傾斜角を９０度より小さくしてもよい。

ＳｉＮからなる絶縁膜４５を成膜した後、Ｔｉ／白金（Ｐｔ）／Ａｕなどの金属を蒸着し、リフトオフによりゲート電極４Ｇを形成する。このリフトオフにより形成される、ゲート電極４Ｇは、絶縁膜４５で被覆されている、リセス部を埋め込むように形成されている。そのリセス部の底部における、ゲート電極４Ｇの実効的なゲート長Ｌ_{４Ｇ-effect}は、Ｌ_{４Ｇ-effect}≒Ｗ_{ｒｅｃｅｓｓ４}−２×ｔ_{ＳｉＮ４-ｗｅｌｌ}となる。このリセス部の底部において、ゲート電極４Ｇは、ＳｉＮからなる絶縁膜４５を介して、ＧａＮチャネル層４３の上に形成され、ショットキー接触（ＭＩＳ接合）を構成している。ゲート電極４Ｇの実効的なゲート長Ｌ_{４Ｇ-effect}と、このゲート電極４Ｇ直下の絶縁膜の膜厚ｔ_ＳｉＮ４の比Ｌ_{４Ｇ-effect}/ｔ_ＳｉＮ４は、ｔ_ＳｉＮ４＝５ｎｍ〜２００ｎｍの範囲に選択する際、４００〜８の範囲となる。

例えば、ｔ_ＳｉＮ４≧４５ｎｍの場合、ｄ_{ｒｅｃｅｓｓ４}＝４５ｎｍであり、リセス部は、ＳｉＮからなる絶縁膜４５で埋め込まれた状態となる。その際、ＳｉＮからなる絶縁膜４５の上面には、（Ｗ_{ｒｅｃｅｓｓ４}−２×ｔ_ＳｉＮ４）に相当する幅の凹部が形成され、ゲート電極４Ｇは、この凹部を埋め込むように形成される。その際、ゲート電極４Ｇの実効的なゲート長Ｌ_{４Ｇ-effect}は、（Ｗ_{ｒｅｃｅｓｓ４}−２×ｔ_ＳｉＮ４）に相当する。

一方、ｔ_ＳｉＮ４＝５ｎｍの場合、ｄ_{ｒｅｃｅｓｓ４}＝４５ｎｍであり、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ４}−ｔ_{ｃｏｎｔａｃｔ４}）＝５ｎｍとなり、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ４}−ｔ_{ｃｏｎｔａｃｔ４}）と絶縁膜の膜厚ｔ_ＳｉＮ４は等しくなっている。なお、絶縁膜の膜厚ｔ_ＳｉＮ４を、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ４}−ｔ_{ｃｏｎｔａｃｔ４}）よりも小さくしても、別段、問題はない。

絶縁膜４５に用いるＳｉＮ膜の電子親和力ｅχ（ＳｉＮ）ｅＶ、Ｔｉの仕事関数ｅψ（Ｔｉ）ｅＶ、チャネル層４３のＧａＮの電子親和力ｅχ（ＧａＮ）ｅＶは、それぞれ、ｅχ（ＳｉＮ）ｅＶ＝１．４ｅＶ、ｅψ（Ｔｉ）ｅＶ＝４．３ｅＶ、ｅχ（ＧａＮ）ｅＶ＝３．９ｅＶと見積もられる。従って、仕事関数の差異に起因して、ＳｉＮ絶縁膜４５とゲート電極４ＧのＴｉの界面には、｛ｅχ（ＳｉＮ）−ｅψ（Ｔｉ）｝ｅＶ≒２．９ｅＶの障壁が、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３の界面には、｛ｅχ（ＳｉＮ）−ｅχ（ＧａＮ）｝≒２．５ｅＶの障壁（接触電位差）が、それぞれ形成されている。なお、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｘ４Ｇａ_１−ｘ４/ＧａＮ）に起因する障壁（接触電位差）が形成されている。また、（ｅχ（ＧａＮ）−ｅψ（Ｔｉ））ｅＶ≒０．４ｅＶとなっている。

図２は、図１に例示する、本発明の第一の実施形態にかかる半導体装置の構造において、リセス部に形成されているゲート電極４Ｇの直下の伝導帯バンド図を模式的に示す。図２の伝導帯バンド図には、ゲート電極４Ｇに印加される、ゲート・バイアス：Ｖ_Ｇ４を、Ｖ_Ｇ４＝０Ｖと設定する状態を示す。従って、ゲート電極４ＧのＴｉの電位は、フェルミ・レベルＥ_ｆと一致している。

（０００１）面成長のＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２は、その下層に、傾斜組成ＡｌＧａＮバッファ層４１を設けることで、格子緩和している状態となっている。この下部障壁層４２のＡｌ_ｘ４Ｇａ_１−ｘ４Ｎの格子定数ａ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）は、ＡｌＮの格子定数ａ（ＡｌＮ）とＧａＮの格子定数ａ（ＧａＮ）を用いて、近似的に、ａ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）≒ｘ_４・ａ（ＡｌＮ）＋（１−ｘ_４）・ａ（ＧａＮ）と表される。

一方、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２上に形成されている、ＧａＮチャネル層４３、ならびに、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４は、ともに、その膜厚は薄いため、下部障壁層４２のＡｌ_ｘ４Ｇａ_１−ｘ４Ｎの格子定数ａ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）と、格子定数ａが実質的に一致する状態となっている。すなわち、ＧａＮチャネル層４３では、本来の格子定数ａ（ＧａＮ）から、格子定数ａ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）へと圧縮歪が生じている。また、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４では、本来の格子定数ａ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）から、格子定数ａ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）へと引っ張り歪が生じている。

Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中には、格子歪みに起因する歪みｅ_ｚｚは、実質的に存在していないため、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）は生じない。しかし、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中には、自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）が存在している。Ｃ軸成長している場合、この自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）の方向は、表面から基板へ向かう方向となっている。従って、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中に存在する分極Ｐ_４２は、一般に、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）と自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）の和、すなわち、Ｐ_４２＝Ｐ_ｓｐ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）＋Ｐ_ｐｅ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）となる。この場合、Ｐ_ｐｅ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）≒０であるため、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中に存在する分極Ｐ_４２は、Ｐ_４２≒Ｐ_ｓｐ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）と近似される。

一方、ＧａＮチャネル層４３中には、格子歪みに起因する圧縮歪ｅ_ｚｚ（ＧａＮ）≒｛ａ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）−ａ（ＧａＮ）｝／ａ（ＧａＮ）が存在しており、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）が発生する。このピエゾ分極：Ｐ_ｐｅ（ＧａＮ）は、ＧａＮの圧電定数ｅ_３１（ＧａＮ）、ｅ_３３（ＧａＮ）、弾性定数Ｃ_１３（ＧａＮ）、Ｃ_３３（ＧａＮ）を用いて、Ｐ_ｐｅ（ＧａＮ）≒２ｅ_ＺＺ（ＧａＮ）［ｅ_３１（ＧａＮ）−ｅ_３３（ＧａＮ）・｛Ｃ_３１（ＧａＮ）／Ｃ_３３（ＧａＮ）｝］と近似的に表される。また、自発性分極：Ｐ_ｓｐ（ＧａＮ）も存在している。Ｃ軸成長している場合、自発性分極：Ｐ_ｓｐ（ＧａＮ）の方向は、表面から基板へ向かう方向となっている。圧縮歪ｅ_ｚｚに起因する、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）は、自発性分極：Ｐ_ｓｐ（ＧａＮ）を相殺する方向を有している。従って、ＧａＮチャネル層４３中に存在する分極Ｐ_４３は、一般に、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）と自発性分極：Ｐ_ｓｐ（ＧａＮ）の和、すなわち、Ｐ_４３＝Ｐ_ｓｐ（ＧａＮ）＋Ｐ_ｐｅ（ＧａＮ）＜Ｐ_ｓｐ（ＧａＮ）となる。

ＳｉＮ絶縁膜４５は、多結晶膜またはアモルファス状の膜となっている。そのため、ＳｉＮ絶縁膜４５全体としては、異方性を示さず、分極は発生しない。すなわち、ＳｉＮ絶縁膜４５中の分極Ｐ_４５は、Ｐ_４５＝０となっている。

一般に、分極Ｐに分布がある場合、分極Ｐの分布に起因して発生する分極電荷σ（Ｐ）は、下記のように示される。

σ（Ｐ）＝−▽・Ｐ（▽：ナブラ演算子）
ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２との界面においては、分極Ｐは、Ｐ_４３からＰ_４２へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_４３が発生している。この界面で発生する界面電荷密度σ_４３／ｑ（但し、ｑは、電子の電荷量（単位電荷）を表す）は、σ_４３／ｑ＝（Ｐ_４３−Ｐ_４２）／ｑとなる。

また、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３との界面においても、分極Ｐは、Ｐ_４５からＰ_４３へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_４５が発生している。この界面で発生する界面電荷密度σ_４５／ｑは、σ_４５／ｑ＝（Ｐ_４５−Ｐ_４３）／ｑとなる。一方、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３との界面では、相当の面密度で界面準位が生成している。従って、この界面で発生する界面電荷は、かかる界面準位によって、補償された状態となり、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３との界面では、実効的には、発生した界面電荷の蓄積は観測されない。

Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中に存在する分極Ｐ_４２、ＧａＮチャネル層４３中に存在する分極Ｐ_４３は、下部障壁層４２を構成するＡｌ_ｘ４Ｇａ_１−ｘ４ＮのＡｌ組成（ｘ_４）に依存している。例えば、ｘ_４＝０．１の場合、Ｐ_４２／ｑ＝２．１３×１０^１３ｃｍ^−２、Ｐ_４３／ｑ＝１．６１×１０^１３ｃｍ^−２と計算される。その際、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２との界面で発生する界面電荷密度σ_４３／ｑは、σ_４３／ｑ＝（Ｐ_４３−Ｐ_４２）／ｑ＝−５．２８×１０^１２ｃｍ^−２と見積もられる。

Ｖ_Ｇ４＝０Ｖと設定する状態では、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２、ＧａＮチャネル層４３がともにアンドープである際には、ｎ型不純物のイオン化に起因する電子の供給が無く、従って、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２との界面で発生する界面電荷σ_４３に起因する電界のみが存在する。その結果、図２に示すように、ＧａＮチャネル層４３における、伝導帯端Ｅｃ（４３）は、フェルミ・レベルＥ_ｆよりも、エネルギー的に高い位置となる。換言すると、ＧａＮチャネル層４３中には、キャリア（電子）が存在していない状態となっている。そのため、このＭＩＳ型ゲート構造を有する電界効果トランジスタは、「ノーマリー・ＯＦＦ状態」となっている。ゲート電極４Ｇに正電圧（Ｖ_Ｇ４＞０）を印加すると、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３との界面に電子が蓄積され、２次元電子ガスが生成され、「ＯＮ状態」となる。「ＯＦＦ状態」から「ＯＮ状態」となる、ゲート・バイアス：Ｖ_Ｇ４の閾値電圧Ｖ_Ｔは、正電圧となっており、エンハンスメント型の電界効果トランジスタとして機能する。

「ＯＮ状態」では、ゲート電極４Ｇの直下では、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３との界面近傍に蓄積される電子が走行する。この電子の移動度は、ＧａＮチャネル層４３中に存在するイオン化不純物によるイオン化不純物散乱、ならびに、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３との界面の乱れに起因する界面散乱の影響を受ける。ＧａＮチャネル層４３はアンドープであるため、ＳｉＮ絶縁膜４５とＧａＮチャネル層４３との界面近傍に生成する２次元電子ガスの移動度に対する、イオン化不純物散乱の影響は抑制されており、電子移動度が改善されている。

図３に、図１に例示する、ＭＩＳ型ゲート構造を有する電界効果トランジスタについて、ポアッソン方程式を解くことによって、推定される閾値電圧Ｖ_ＴのＳｉＮ絶縁膜４５の膜厚依存性を示す。

本実施の形態において、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２として、アンドープのＡｌ_ｘ４Ｇａ_１−ｘ４Ｎを採用し、ＧａＮチャネル層４３として、アンドープのＧａＮを採用する際、それらのｎ型不純物（ドナー）濃度Ｎ_ＳＤ４２と、Ｎ_ＳＤ４３は、理想的には、ともに、０ｃｍ^−３である。Ｎ_ＳＤ４２＝０ｃｍ^−３、Ｎ_ＳＤ４３＝０ｃｍ^−３である場合、図３より、ＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４に依らず、閾値電圧Ｖ_Ｔは正電圧となり、エンハンスメント型のトランジスタとして動作する。実際には、アンドープＡｌＧａＮ、アンドープのＧａＮ中には、若干量の残留ｎ型不純物が存在する。その場合でも、Ｎ_ＳＤ４３＝０ｃｍ^−３であり、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ４２が１×１０^１８ｃｍ^−３以下の範囲では、ＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４に依らず、閾値電圧Ｖ_Ｔは正電圧となっている。しかしながら、ｎ型不純物（ドナー）濃度Ｎ_ＳＤ４２が１×１０^１８ｃｍ^−３を超えると、ＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４によっては、閾値電圧Ｖ_Ｔが負電圧となる場合がある。

上述したように、本実施の形態では、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２とのヘテロ界面には、負の分極界面電荷σ_４３が発生する。そのため、Ｎ_ＳＤ４３＝０ｃｍ^−３であり、ｎ型不純物の面密度（Ｎ_ＳＤ４２・ｔ_{ｂａｒｒｉｅｒ４}）が、分極電荷面密度｜σ_４３｜／ｑより小さい場合には、Ｖ_Ｇ＝０Ｖの熱平衡状態では、ＧａＮチャネル層４３は空乏化し、Ｖ_Ｔ＞０Ｖとなる。一方、ｎ型不純物の面密度（Ｎ_ＳＤ４２・ｔ_{ｂａｒｒｉｅｒ４}）が、分極電荷の面密度｜σ_４３｜／ｑより大きい場合には、Ｖ_Ｇ＝０Ｖにおいて、ＧａＮチャネル層４３中に、２次元電子が生成され、Ｖ_Ｔ＜０Ｖとなる。図３に示す計算では、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２の厚さｔ_{ｂａｒｒｉｅｒ４}を５０ｎｍと仮定したので、Ｎ_ＳＤ４２＝１×１０^１８ｃｍ^−３の条件は、Ｎ_ＳＤ４２・ｔ_{ｂａｒｒｉｅｒ４}＝５×１０^１２ｃｍ^−２となって、Ｎ_ＳＤ４２・ｔ_{ｂａｒｒｉｅｒ４}と｜σ_４３｜／ｑ（＝５．２８×１０^１２ｃｍ^−２）とが等しく条件とまさに一致している。

したがって、本実施の形態では、Ｎ_ＳＤ４３＝０ｃｍ^−３であり、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中の浅いｎ型不純物（ドナー）濃度の面密度Ｎ_ＳＤ４２・ｔ_{ｂａｒｒｉｅｒ４}が、分極電荷の面密度｜σ_４３｜／ｑより十分小さくなる範囲に設定することにより、ＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４に依らず、閾値電圧Ｖ_Ｔを正電圧にできることが分かった。Ｎ_ＳＤ４３＝０ｃｍ^−３である場合、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２のＡｌ組成ｘ_４、膜厚ｔ_{ｂａｒｒｉｅｒ４}、残留不純物濃度Ｎ_ＳＤ４２などが若干変動しても、閾値電圧Ｖ_Ｔ＞０Ｖの範囲に維持でき、エンハンスメント型の電界効果トランジスタを安定に作製することが可能となる。

例えば、Ｎ_ＳＤ４２＝０ｃｍ^−３、Ｎ_ＳＤ４３＝０ｃｍ^−３である場合、図２に示す、Ｖ_Ｇ＝０Ｖの熱平衡状態におけるゲート電極４Ｇの直下の伝導帯バンド図において、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２とのヘテロ界面での、ＧａＮチャネル層４３の伝導帯エネルギーＥｃ（４３）は、フェルミ・レベルＥ_ｆよりも、エネルギー的に高い位置となる。このヘテロ界面における、ＧａＮチャネル層４３の伝導帯エネルギーＥｃ（４３）とフェルミ・レベルＥ_ｆの差｛Ｅｃ（４３）−Ｅ_ｆ｝は、ＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４に依存している。

図３に示すように、ＧａＮチャネル層４３として、アンドープのＧａＮを採用し、Ｎ_ＳＤ４３＝０ｃｍ^−３である際、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ４２に依存して、閾値電圧Ｖ_ＴのＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４に対する依存性が変化する。例えば、Ｎ_ＳＤ４２＝０ｃｍ^−３の場合でも、ＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４が１ｎｍ変化した際の、閾値電圧Ｖ_Ｔの変移量ΔＶ_Ｔは、約０．１４Ｖと比較的小さい。従って、ＳｉＮ絶縁膜４５の膜厚ｔ_ＳｉＮ４の変動に対する、閾値電圧Ｖ_Ｔの均一性、再現性は良好である。

絶縁膜４５を構成するＳｉＮ膜の電子親和力ｅχ（ＳｉＮ）ｅＶと、このＳｉＮ膜と接するゲート電極４ＧのＴｉの仕事関数ｅψ（Ｔｉ）ｅＶの差違に起因する、接触電位差｛ｅχ（ＳｉＮ）−ｅψ（Ｔｉ）｝ｅＶは、約２．９ｅＶと大きい。従って、Ｔｉ／ＳｉＮ／ＧａＮのＭＩＳ構造を有するゲートを採用すると、ショットキー接合（ＭＩＳ接合）の障壁高さΦ_{ｂａｒｒｉｅｒ}は、通常のＭＥＳ型のショットキー接合の障壁高さより増加する。従って、図１に例示する、ＭＩＳ型ゲート構造を有する電界効果トランジスタにおいては、ゲートのショットキー接合（ＭＩＳ接合）を順方向にバイアスした際、順方向ゲート耐圧も良好である。

ＧａＮチャネル層４３として、アンドープのＧａＮを採用し、Ｎ_ＳＤ４３＝０ｃｍ^−３である際、図３に示す、閾値電圧Ｖ_Ｔの絶縁膜厚依存性が小さいことは、ゲートのショットキー接合（ＭＩＳ接合）を逆方向にバイアスした際に、絶縁膜４５に加わる内部電界が小さいことを意味している。従って、逆バイアス時のトンネル電流成分は抑制されて、逆方向リーク電流も低減されている。

図４は、図１に例示する、本発明の第一の実施形態にかかる半導体装置の構造において、リセス部以外の、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４が存在する領域の伝導帯バンド図を模式的に示す。

この場合も、Ｐ_ｐｅ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）≒０であるため、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中に存在する分極Ｐ_４２は、Ｐ_４２≒Ｐ_ｓｐ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）と近似される。

また、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４中には、格子歪みに起因する引っ張り歪ｅ_ｚｚ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）≒｛ａ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ）−ａ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）｝／ａ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）が存在しており、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）が発生する。このピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）は、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎの圧電定数ｅ_３１（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）、ｅ_３３（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）、弾性定数Ｃ_１３（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）、Ｃ_３３（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）を用いて、Ｐ_ｐｅ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）≒２ｅ_ＺＺ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）［ｅ_３１（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）−ｅ_３３（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）・｛Ｃ_３１（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）／Ｃ_３３（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）｝］と近似的に表される。また、自発性分極：Ｐ_ｓｐ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）も存在している。Ｃ軸成長している場合、自発性分極：Ｐ_ｓｐ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）の方向は、表面から基板へ向かう方向となっている。引っ張り歪ｅ_ｚｚに起因する、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）は、自発性分極：Ｐ_ｓｐ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）と同じ方向を有している。従って、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４中に存在する分極Ｐ_４４は、一般に、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）と自発性分極：Ｐ_ｓｐ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）の和、すなわち、Ｐ_４４＝Ｐ_ｓｐ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）＋Ｐ_ｐｅ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）＞Ｐ_ｓｐ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ）となる。

ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２との界面においては、分極Ｐは、Ｐ_４３からＰ_４２へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_４３が発生している。この界面で発生する界面電荷密度σ_４３／ｑ（但し、ｑは、電子の電荷量（単位電荷）を表す）は、σ_４３／ｑ＝（Ｐ_４３−Ｐ_４２）／ｑとなる。また、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とＧａＮチャネル層４３との界面においても、分極Ｐは、Ｐ_４４からＰ_４３へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_４４が発生している。この界面で発生する界面電荷密度σ_４４／ｑは、σ_４４／ｑ＝（Ｐ_４４−Ｐ_４３）／ｑとなる。

Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２中に存在する分極Ｐ_４２、ＧａＮチャネル層４３中に存在する分極Ｐ_４３、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４中に存在する分極Ｐ_４４は、下部障壁層４２を構成するＡｌ_ｘ４Ｇａ_１−ｘ４ＮのＡｌ組成（ｘ_４）とコンタクト層４４を構成するＡｌ_ｚ４Ｇａ_１−ｚ４ＮのＡｌ組成（ｚ_４）に依存している。例えば、ｘ_４＝０．１、ｚ_４＝０．２５の場合、Ｐ_４２／ｑ＝２．１３×１０^１３ｃｍ^−２、Ｐ_４３／ｑ＝１．６１×１０^１３ｃｍ^−２、Ｐ_４４＝２．９７×１０^１３ｃｍ^−２と計算される。その際、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２との界面で発生する界面電荷密度σ_４３／ｑは、σ_４３／ｑ＝（Ｐ_４３−Ｐ_４２）／ｑ＝−５．２８×１０^１２ｃｍ^−２と見積もられる。Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とＧａＮチャネル層４３との界面で発生する界面電荷密度σ_４４／ｑは、σ_４４／ｑ＝（Ｐ_４４−Ｐ_４３）／ｑ＝＋１．３６×１０^１３ｃｍ^−２と見積もられる。

ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ/ＧａＮ）に起因する障壁（接触電位差）が形成されている。Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とＧａＮチャネル層４３とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ/ＧａＮ）に起因する障壁（接触電位差）が形成されている。その際、下部障壁層４２を構成するＡｌ_ｘ４Ｇａ_１−ｘ４ＮのＡｌ組成（ｘ_４）とコンタクト層４４を構成するＡｌ_ｚ４Ｇａ_１−ｚ４ＮのＡｌ組成（ｚ_４）は、ｚ_４＞ｘ_４としているため、ΔＥｃ（Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎ/ＧａＮ）＞ΔＥｃ（Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ/ＧａＮ）となっている。

ｚ_４＝０．２５、ｘ_４＝０．１の場合、ＧａＮチャネル層４３とＡｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２との界面には、負の界面電荷（σ_４３）、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とＧａＮチャネル層４３との界面には、正の界面電荷（σ_４４）が発生し、その総和（σ_４４＋σ_４３）は、（σ_４４＋σ_４３）＞０となっている。

その結果、ＧａＮチャネル層４３の伝導帯端Ｅｃ（４３）は、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とＧａＮチャネル層４３との界面の近傍では、フェルミ・レベルＥ_ｆよりも、低くなる。すなわち、Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４とＧａＮチャネル層４３との界面近傍に電子が蓄積され、２次元電子ガス４７を形成する。Ａｌ_ｚ４Ｇａ_１−ｚ４Ｎコンタクト層４４、ＧａＮチャネル層４３、Ａｌ_ｘ４Ｇａ_１−ｘ４Ｎ下部障壁層４２が、いずれも、アンドープである場合、蓄積される２次元電子ガス４７のシート・キャリア密度Ｎ_{２ｄ-ｇａｓ４-１}は、Ｎ_{２ｄ-ｇａｓ４-１}≒（σ_４４＋σ_４３）／ｑと見積もられる。

従来のエンハンスメント型の半導体装置では、ソース−ゲート間、ゲート−ドレイン間のキャリアが枯渇してアクセス抵抗が増加するという問題がある。それに対して、本発明の第一の実施形態にかかる半導体装置では、エンハンスメント型の電界効果トランジスタであるにもかかわらず、チャネル層４３のコンタクト層４４との界面に２次元電子ガス４７が存在する。このため、ソース−ゲート間、ゲート−ドレイン間のチャネル抵抗が減少し、寄生抵抗が低減される。

（第二の実施形態）
図５は、本発明の第二の実施形態にかかる半導体装置の構造の一例を模式的に示す断面図である。

図５に例示する半導体装置において、基板５０は（０００１）面の炭化珪素（ＳｉＣ）基板、バッファ層５１は膜厚ｔ_{ｂｕｆｆｅｒ５}の傾斜組成ＡｌＧａＮ層、下部障壁層５２は膜厚ｔ_{ｂａｒｒｉｅｒ５}のアンドープＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ層、チャネル層５３は膜厚ｔ_{ｃｈａｎｎｅｌ５}のアンドープＧａＮ層、コンタクト層５４は膜厚ｔ_{ｃｏｎｔａｃｔ５}のＮ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ層である。ここで、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４のＡｌ組成ｚ_５は、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２のＡｌ組成ｘ_５と等しく設定する。例えば、ｘ_５＝ｚ_５＝０．１とする。コンタクト層５４を構成するＮ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ層中には、浅いドナー準位を形成するｎ型不純物をドーピングしている。この浅いドナー準位を形成するｎ型不純物として、例えば、珪素（Ｓｉ）を利用する。コンタクト層５４を構成するＮ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ層中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５４は、例えば、５×１０^１８ｃｍ^−３とする。

ＧａＮチャネル層５３とＡｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とのヘテロ界面には、ＧａＮの伝導帯エネルギーＥｃ（ＧａＮ）とＡｌ_ｚ５Ｇａ_１−ｚ５Ｎの伝導帯エネルギーＥｃ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ）の差異に起因する、バンド不連続ΔＥｃ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ/ＧａＮ）＝Ｅｃ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ）−Ｅｃ（ＧａＮ）が存在する。その結果、ＧａＮチャネル層５３とＡｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とのヘテロ界面の近傍に、電子が蓄積され、２次元電子ガス５７が生成されている。

一方、ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２とのヘテロ界面には、ＧａＮの伝導帯エネルギーＥｃ（ＧａＮ）とＡｌ_ｘ５Ｇａ_１−ｘ５の伝導帯エネルギーＥｃ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）の差異に起因する、バンド不連続ΔＥｃ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ/ＧａＮ）＝Ｅｃ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）−Ｅｃ（ＧａＮ）が存在する。このバンド不連続ΔＥｃ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ/ＧａＮ）が、ＧａＮチャネル層５３中に存在する電子に対する下部障壁として機能する。

Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４上に、ソース電極５Ｓ、ドレイン電極５Ｄが形成されている。ソース電極５Ｓとドレイン電極５Ｄは、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４と、オーム性接触をとっている。ソース電極５Ｓとドレイン電極５Ｄで挟まれた部位に、ゲート電極５Ｇが設けられ、電界効果トランジスタが構成されている。ソース電極５Ｓとドレイン電極５Ｄで挟まれた部位では、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４の一部をエッチング除去して、リセス部が形成されている。このリセス部には、露出したＧａＮチャネル層５３の表面を覆うように、ＳｉＮからなる絶縁膜５５が積層されている。このリセス部には、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４の上面に、該ＳｉＮからなる絶縁膜５５を介して、ゲート電極５Ｇが埋め込まれるように形成されている。該ゲート電極５Ｇの下面では、該ＳｉＮからなる絶縁膜５５を介して、ＧａＮチャネル層５３の上面に対して、ショットキー性接触（ＭＩＳ接合）がとられている。

図５に例示する構成の半導体装置は、以下の手順に従って作製される。（０００１）面ＳｉＣ基板５０上に、例えば、ＭＯＣＶＤ法により、上述の各III族窒化物半導体層を、下記表５に示す膜厚で順次成長させる。なお、各III族窒化物半導体層を、（０００１）面ＳｉＣ基板５０上に、Ｃ軸成長させている。

その際、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２のＡｌ組成ｘ_５を、例えば、ｘ_５＝０．１とする場合、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４のＡｌ組成ｚ_５を、例えば、ｚ_５＝０．１とすることで、上記条件：ｘ_５＝ｚ_５を満たす構造とできる。一方、傾斜組成ＡｌＧａＮバッファ層５１のＡｌ組成ｘ_５Ｂ（ｔ_５Ｂ）は、基板５０（ｔ_５Ｂ＝０）から、バッファ層５１の表面（ｔ_５Ｂ＝１μｍ）に向かうに従って、徐々に減少させている。例えば、傾斜組成ＡｌＧａＮバッファ層５１のＡｌ組成ｘ_５Ｂ（ｔ_５Ｂ）を、ｘ_５Ｂ（ｔ_５Ｂ＝０）＝１からｘ_５Ｂ（ｔ_５Ｂ＝１μｍ）＝０．１まで、ｄｘ_５Ｂ（ｔ_５Ｂ）／ｄｔ_５Ｂ＝−０．９ μｍ^−１の比率で減少させる。

ｘ_５＝０．１、ｚ_５＝０．１の場合、ＧａＮチャネル層５３とＡｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とのヘテロ界面の近傍に生成する２次元電子ガス５７の移動度は、１５００ｃｍ^２／Ｖｓ（２０℃）程度となっている。この２次元電子ガス５７の移動度は、良好な値である。また、蓄積される２次元電子ガス５７の密度Ｎ_{２ｄ-ｇａｓ５-１}は、Ｎ_{２ｄ-ｇａｓ５-１}＝０．９×１０^１３ｃｍ^−２（２０℃）となっている。

ＧａＮチャネル層５３は、アンドープであり、イオン化不純物の濃度が低いため、イオン化不純物散乱が抑制されている。また、ＧａＮチャネル層５３とＡｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とのヘテロ界面は、原子レベルで平坦であるので、界面散乱も抑制されている。このイオン化不純物散乱と界面散乱が抑制されていることに起因して、ヘテロ界面の近傍に生成する２次元電子ガス５７の移動度は、上記の良好な値を示している。

ソース電極５Ｓ、ドレイン電極５Ｄの形成工程では、まず、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４上には、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕなどの金属を蒸着し、パターニングを行う。次いで、例えば、窒素ガス雰囲気中、温度８５０℃、３０秒間、アロイ処理することにより、オーム性接触を形成する。

次に、Ｃｌ_２系ガスを用いて、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４の一部をエッチング除去することにより、リセス部を形成する。このリセス部では、ＧａＮチャネル層５３の表面が露呈している。このリセス・エッチング工程後、リセス部における、ＧａＮチャネル層５３の膜厚ｔ_{ｃｈａｎｎｅｌ５−Ｇ}は、２５ｎｍとなっている。ソース電極５Ｓとドレイン電極５Ｄで挟まれる領域の幅：Ｗ_Ｓ-Ｄ５を、例えば、Ｗ_Ｓ-Ｄ５＝５μｍとする際、このリセス部の幅：Ｗ_{ｒｅｃｅｓｓ５}を、例えば、Ｗ_{ｒｅｃｅｓｓ５}＝２μｍとする。その際、リセス部の深さｄ_{ｒｅｃｅｓｓ５}は、ｄ_{ｒｅｃｅｓｓ５}＝４５ｎｍとしている。

その後、例えば、ＰＥＣＶＤ法を用いて、ＳｉＮからなる絶縁膜５５を成膜する。その際、形成されるＳｉＮの膜厚は、平坦な領域上では、ｔ_ＳｉＮ５＝５ｎｍ〜２００ｎｍの範囲に選択する。一方、リセス部の側壁面に形成されるＳｉＮの膜厚ｔ_{ＳｉＮ５-ｗｅｌｌ}は、通常、ｔ_ＳｉＮ５と同じかそれ以下になる。

図５に例示する半導体装置は、リセス部の側壁面の傾斜角が９０度である事例であるが、リセス部の側壁面の被覆性を改善するため、傾斜角を９０度より小さくしてもよい。

ＳｉＮからなる絶縁膜５５を成膜した後、Ｔｉ／Ｐｔ／Ａｕなどの金属を蒸着し、リフトオフによりゲート電極５Ｇを形成する。このリフトオフにより形成される、ゲート電極５Ｇは、絶縁膜５５で被覆されている、リセス部を埋め込むように形成されている。そのリセス部の底部における、ゲート電極５Ｇの実効的なゲート長Ｌ_{５Ｇ-effect}は、Ｌ_{５Ｇ-effect}≒Ｗ_{ｒｅｃｅｓｓ５}−２×ｔ_{ＳｉＮ５-ｗｅｌｌ}となる。このリセス部の底部において、ゲート電極５Ｇは、ＳｉＮからなる絶縁膜５５を介して、ＧａＮチャネル層５３の上に形成され、ショットキー接触（ＭＩＳ接合）を構成している。ゲート電極５Ｇの実効的なゲート長Ｌ_{５Ｇ-effect}と、このゲート電極５Ｇ直下の絶縁膜の膜厚ｔ_ＳｉＮ５の比Ｌ_{５Ｇ-effect}/ｔ_ＳｉＮ５は、ｔ_ＳｉＮ５＝５ｎｍ〜２００ｎｍの範囲に選択する際、４００〜８の範囲となる。

例えば、ｔ_ＳｉＮ５≧４５ｎｍの場合、ｄ_{ｒｅｃｅｓｓ５}＝４５ｎｍであり、リセス部は、ＳｉＮからなる絶縁膜５５で埋め込まれた状態となる。その際、ＳｉＮからなる絶縁膜５５の上面には、（Ｗ_{ｒｅｃｅｓｓ５}−２×ｔ_ＳｉＮ５）に相当する幅の凹部が形成され、ゲート電極５Ｇは、この凹部を埋め込むように形成される。その際、ゲート電極５Ｇの実効的なゲート長Ｌ_{５Ｇ-effect}は、（Ｗ_{ｒｅｃｅｓｓ５}−２×ｔ_ＳｉＮ５）に相当する。

一方、ｔ_ＳｉＮ５＝５ｎｍの場合、ｄ_{ｒｅｃｅｓｓ５}＝４５ｎｍであり、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ５}−ｔ_{ｃｏｎｔａｃｔ５}）＝５ｎｍとなり、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ５}−ｔ_{ｃｏｎｔａｃｔ５}）と絶縁膜の膜厚ｔ_ＳｉＮ５は等しくなっている。なお、絶縁膜の膜厚ｔ_ＳｉＮ５を、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ５}−ｔ_{ｃｏｎｔａｃｔ５}）よりも小さくしても、別段、問題はない。

絶縁膜５５に用いるＳｉＮ膜の電子親和力ｅχ（ＳｉＮ）ｅＶ、Ｔｉの仕事関数ｅψ（Ｔｉ）ｅＶ、チャネル層５３のＧａＮの電子親和力ｅχ（ＧａＮ）ｅＶは、それぞれ、ｅψ（ＳｉＮ）ｅＶ＝１．４ｅＶ、ｅψ（Ｔｉ）ｅＶ＝４．３ｅＶ、ｅψ（ＧａＮ）ｅＶ＝３．９ｅＶと見積もられる。従って、仕事関数の差異に起因して、ＳｉＮ絶縁膜５５とゲート電極５ＧのＴｉの界面には、｛ｅχ（ＳｉＮ）−ｅψ（Ｔｉ）｝ｅＶ≒２．９ｅＶの障壁が、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３の界面には、｛ｅχ（ＳｉＮ）−ｅχ（ＧａＮ）｝≒２．５ｅＶの障壁（接触電位差）が、それぞれ形成されている。なお、ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｘ５Ｇａ_１−ｘ５/ＧａＮ）に起因する障壁（接触電位差）が形成されている。また、（ｅχ（ＧａＮ）−ｅψ（Ｔｉ））ｅＶ≒０．４ｅＶとなっている。

従って、図５に例示する、本発明の第二の実施形態にかかる半導体装置の構造において、リセス部に形成されているゲート電極５Ｇの直下の伝導帯バンド図は、図２に模式的に示す伝導帯バンド図と同様である。

（０００１）面成長のＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２は、その下層に、傾斜組成ＡｌＧａＮバッファ層５１を設けることで、格子緩和している状態となっている。この下部障壁層５２のＡｌ_ｘ５Ｇａ_１−ｘ５Ｎの格子定数ａ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）は、ＡｌＮの格子定数ａ（ＡｌＮ）とＧａＮの格子定数ａ（ＧａＮ）を用いて、近似的に、ａ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）≒ｘ_５・ａ（ＡｌＮ）＋（１−ｘ_５）・ａ（ＧａＮ）と表される。

一方、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２上に形成されている、ＧａＮチャネル層５３、ならびに、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４は、ともに、その膜厚は薄いため、下部障壁層５２のＡｌ_ｘ５Ｇａ_１−ｘ５Ｎの格子定数ａ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）と、格子定数ａが実質的に一致する状態となっている。すなわち、ＧａＮチャネル層５３では、本来の格子定数ａ（ＧａＮ）から、格子定数ａ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）へと圧縮歪が生じている。また、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４のＡｌ組成ｚ_５と、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２のＡｌ組成ｘ_５とは等しいので、格子歪みは生じていない。

Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中には、格子歪みに起因する歪みｅ_ｚｚは、実質的に存在していないため、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）は生じない。しかし、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中には、自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）が存在している。Ｃ軸成長している場合、この自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）の方向は、表面から基板へ向かう方向となっている。従って、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中に存在する分極Ｐ_５２は、一般に、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）と自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）の和、すなわち、Ｐ_５２＝Ｐ_ｓｐ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）＋Ｐ_ｐｅ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）となる。この場合、Ｐ_ｐｅ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）≒０であるため、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中に存在する分極Ｐ_５２は、Ｐ_５２≒Ｐ_ｓｐ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）と近似される。

同様に、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４中には、格子歪みに起因する歪みｅ_ｚｚは、実質的に存在していないため、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ）は生じない。この場合、Ｐ_ｐｅ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ）≒０であるため、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４中に存在する分極Ｐ_５４は、Ｐ_５４≒Ｐ_ｓｐ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ）と近似される。

一方、ＧａＮチャネル層５３中には、格子歪みに起因する圧縮歪ｅ_ｚｚ（ＧａＮ）≒｛ａ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ）−ａ（ＧａＮ）｝／ａ（ＧａＮ）が存在しており、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）が発生する。このピエゾ分極：Ｐ_ｐｅ（ＧａＮ）は、ＧａＮの圧電定数ｅ_３１（ＧａＮ）、ｅ_３３（ＧａＮ）、弾性定数Ｃ_１３（ＧａＮ）、Ｃ_３３（ＧａＮ）を用いて、Ｐ_ｐｅ（ＧａＮ）≒２ｅ_ＺＺ（ＧａＮ）［ｅ_３１（ＧａＮ）−ｅ_３３（ＧａＮ）・｛Ｃ_３１（ＧａＮ）／Ｃ_３３（ＧａＮ）｝］と近似的に表される。また、自発性分極：Ｐ_ｓｐ（ＧａＮ）も存在している。Ｃ軸成長している場合、自発性分極：Ｐ_ｓｐ（ＧａＮ）の方向は、表面から基板へ向かう方向となっている。圧縮歪ｅ_ｚｚに起因する、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）は、自発性分極：Ｐ_ｓｐ（ＧａＮ）を相殺する方向を有している。従って、ＧａＮチャネル層５３中に存在する分極Ｐ_４３は、一般に、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）と自発性分極：Ｐ_ｓｐ（ＧａＮ）の和、すなわち、Ｐ_５３＝Ｐ_ｓｐ（ＧａＮ）＋Ｐ_ｐｅ（ＧａＮ）＜Ｐ_ｓｐ（ＧａＮ）となる。

ＳｉＮ絶縁膜５５は、多結晶膜またはアモルファス状の膜となっている。そのため、ＳｉＮ絶縁膜５５全体としては、異方性を示さず、分極は発生しない。すなわち、ＳｉＮ絶縁膜５５中の分極Ｐ_５５は、Ｐ_５５＝０となっている。

ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２との界面においては、分極Ｐは、Ｐ_５３からＰ_５２へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_５３が発生している。この界面で発生する界面電荷密度σ_５３／ｑ（但し、ｑは、電子の電荷量（単位電荷）を表す）は、σ_５３／ｑ＝（Ｐ_５３−Ｐ_５２）／ｑとなる。

また、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３との界面においても、分極Ｐは、Ｐ_５５からＰ_５３へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_５５が発生している。この界面で発生する界面電荷密度σ_５５／ｑは、σ_５５／ｑ＝（Ｐ_５５−Ｐ_５３）／ｑとなる。一方、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３との界面では、相当の面密度で界面準位が生成している。従って、この界面で発生する界面電荷は、かかる界面準位によって、補償された状態となり、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３との界面では、実効的には、発生した界面電荷の蓄積は観測されない。

Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中に存在する分極Ｐ_５２、ＧａＮチャネル層５３中に存在する分極Ｐ_５３は、下部障壁層５２を構成するＡｌ_ｘ５Ｇａ_１−ｘ５ＮのＡｌ組成（ｘ_５）に依存している。例えば、ｘ_５＝０．１の場合、Ｐ_５２／ｑ＝２．１３×１０^１３ｃｍ^−２、Ｐ_５３／ｑ＝１．６１×１０^１３ｃｍ^−２と計算される。また、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４のＡｌ組成ｚ_５と、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２のＡｌ組成ｘ_５が等しく、ｚ_５＝ｘ_５＝０．１の場合、Ｐ_５４／ｑ＝２．１３×１０^１３ｃｍ^−２と計算される。

その際、ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２との界面で発生する界面電荷密度σ_５３／ｑは、σ_５３／ｑ＝（Ｐ_５３−Ｐ_５２）／ｑ＝−５．２８×１０^１２ｃｍ^−２と見積もられる。また、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とＧａＮチャネル層５３との界面で発生する界面電荷密度σ_５４／ｑは、σ_５４／ｑ＝（Ｐ_５４−Ｐ_５３）／ｑ＝＋５．２８×１０^１２ｃｍ^−２と見積もられる。

本実施の形態においても、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２として、アンドープのＡｌ_ｘ５Ｇａ_１−ｘ５Ｎを採用し、ＧａＮチャネル層５３として、アンドープのＧａＮを採用する際、それらのｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２と、Ｎ_ＳＤ５３は、理想的には、ともに、０ｃｍ^−３である。

リセス部に形成されているゲート電極５Ｇの直下では、Ｖ_Ｇ５＝０Ｖと設定する状態では、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２、ＧａＮチャネル層５３がともにアンドープであり、Ｎ_ＳＤ５２＝０ｃｍ^−３、Ｎ_ＳＤ５３＝０ｃｍ^−３である際には、ｎ型不純物のイオン化に起因する電子の供給が無く、従って、ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２との界面で発生する界面電荷σ_５３に起因する電界のみが存在する。その結果、図２に示すバンド図と同様に、ＧａＮチャネル層５３における、伝導帯端Ｅｃ（５３）は、フェルミ・レベルＥ_ｆよりも、エネルギー的に高い位置となる。換言すると、ＧａＮチャネル層５３中には、キャリア（電子）が存在していない状態となっている。そのため、このＭＩＳ型ゲート構造を有する電界効果トランジスタは、「ノーマリー・ＯＦＦ状態」となっている。ゲート電極５Ｇに正電圧（Ｖ_Ｇ５＞０）を印加すると、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３との界面に電子が蓄積され、２次元電子ガスが生成され、「ＯＮ状態」となる。「ＯＦＦ状態」から「ＯＮ状態」となる、ゲート・バイアス：Ｖ_Ｇ５の閾値電圧Ｖ_Ｔは、正電圧となっており、エンハンスメント型の電界効果トランジスタとして機能する。

「ＯＮ状態」では、ゲート電極５Ｇの直下では、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３との界面近傍に蓄積される電子が走行する。この電子の移動度は、ＧａＮチャネル層５３中に存在するイオン化不純物によるイオン化不純物散乱、ならびに、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３との界面の乱れに起因する界面散乱の影響を受ける。ＧａＮチャネル層５３はアンドープであるため、ＳｉＮ絶縁膜５５とＧａＮチャネル層５３との界面近傍に生成する２次元電子ガスの移動度に対する、イオン化不純物散乱の影響は抑制されており、電子移動度が改善されている。

図５のＭＩＳ型ゲート構造を有する電界効果トランジスタおいて推定される、閾値電圧Ｖ_ＴのＳｉＮ絶縁膜５５の膜厚依存性は、図３に示す、図１のＭＩＳ型ゲート構造を有する電界効果トランジスタにおける、推定結果と同様である。Ｎ_ＳＤ５３＝０ｃｍ^−３である場合、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２が増加すると、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２における、伝導帯端Ｅｃ（５２）とフェルミ・レベルＥ_ｆとの差｛Ｅｃ（５２）−Ｅ_ｆ｝が減少する。その結果、ＧａＮチャネル層５３における、伝導帯端Ｅｃ（５３）も低下する。Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２が、Ｎ_ＳＤ５２・ｔ_{ｂａｒｒｉｅｒ５}＞｜σ_５３｜／ｑの条件を満たす範囲に至ると、Ｖ_Ｇ５＝０Ｖと設定する状態でも、ＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５が増すと、ＧａＮチャネル層５３中に、キャリア（電子）が存在する状態となる。図３に示す推定計算の結果を参照すると、Ｎ_ＳＤ５３＝０ｃｍ^−３であり、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２が１×１０^１８ｃｍ^−３以下の範囲では、ＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５に依らず、閾値電圧Ｖ_Ｔは、正電圧となっている。一方、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２が２×１０^１８ｃｍ^−３に至ると、ＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５が、３ｎｍを超える範囲では、閾値電圧Ｖ_Ｔは、負電圧となっている。

少なくとも、Ｎ_ＳＤ５３＝０ｃｍ^−３であり、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２が、Ｎ_ＳＤ５２・ｔ_{ｂａｒｒｉｅｒ５}≦｜σ_５３｜／ｑの条件を満たす範囲では、ＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５に依らず、閾値電圧Ｖ_Ｔは、正電圧となっている。従って、この条件を満たすＭＩＳ型ゲート構造を有する電界効果トランジスタは、「ノーマリー・ＯＦＦ状態」となっている。Ｎ_ＳＤ５３＝０ｃｍ^−３である場合、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２が、Ｎ_ＳＤ５２・ｔ_{ｂａｒｒｉｅｒ５}＜｜σ_５３｜／ｑの条件を満たす範囲に選択すると、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２のＡｌ組成（ｘ_５）、膜厚ｔ_{ｂａｒｒｉｅｒ５}が、若干変動しても、閾値電圧Ｖ_Ｔ＞０Ｖの範囲に維持できる。従って、前記の条件を満たす範囲では、エンハンスメント型の電界効果トランジスタを安定に作製することが可能となる。

例えば、Ｎ_ＳＤ５２＝０ｃｍ^−３、Ｎ_ＳＤ５３＝０ｃｍ^−３である場合、Ｖ_Ｇ＝０Ｖの熱平衡状態におけるゲート電極５Ｇの直下の伝導帯バンド図において、ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２とのヘテロ界面での、ＧａＮチャネル層５３の伝導帯エネルギーＥｃ（５３）は、フェルミ・レベルＥ_ｆよりも、エネルギー的に高い位置となる。このヘテロ界面における、ＧａＮチャネル層５３の伝導帯エネルギーＥｃ（５３）とフェルミ・レベルＥ_ｆの差｛Ｅｃ（５３）−Ｅ_ｆ｝は、ＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５に依存している。

図３の結果を参照すると、Ｎ_ＳＤ５３＝０ｃｍ^−３である場合、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５２に依存して、閾値電圧Ｖ_ＴのＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５に対する依存性が変化する。例えば、Ｎ_ＳＤ５３＝０ｃｍ^−３、Ｎ_ＳＤ５２＝０ｃｍ^−３の場合でも、ＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５が１ｎｍ変化した際の、閾値電圧Ｖ_Ｔの変移量ΔＶ_Ｔは、約０．１４Ｖと比較的小さい。従って、ＳｉＮ絶縁膜５５の膜厚ｔ_ＳｉＮ５の変動に対する、閾値電圧Ｖ_Ｔの均一性、再現性は良好である。

絶縁膜５５を構成するＳｉＮ膜の電子親和力ｅχ（ＳｉＮ）ｅＶと、このＳｉＮ膜と接するゲート電極５ＧのＴｉの仕事関数ｅψ（Ｔｉ）ｅＶの差違に起因する、接触電位差｛ｅχ（ＳｉＮ）−ｅψ（Ｔｉ）｝ｅＶは、約２．９ｅＶと大きい。従って、Ｔｉ／ＳｉＮ／ＧａＮのＭＩＳ構造を有するゲートを採用すると、ショットキー接合（ＭＩＳ接合）の障壁高さΦ_{ｂａｒｒｉｅｒ}は、通常のＭＥＳ型のショットキー接合の障壁高さより増加する。従って、図５に例示する、ＭＩＳ型ゲート構造を有する電界効果トランジスタにおいては、ゲートのショットキー接合（ＭＩＳ接合）を順方向にバイアスした際、順方向ゲート耐圧も良好である。

ＧａＮチャネル層５３として、アンドープのＧａＮを採用し、Ｎ_ＳＤ５３＝０ｃｍ^−３である際、図３に示す、閾値電圧Ｖ_Ｔの絶縁膜厚依存性が小さいことは、ゲートのショットキー接合（ＭＩＳ接合）を逆方向にバイアスした際に、絶縁膜５５に加わる内部電界が小さいことを意味している。従って、逆バイアス時のトンネル電流成分は抑制されて、逆方向リーク電流も低減されている。

図６は、図５に例示する、本発明の第二の実施形態にかかる半導体装置の構造において、リセス部以外の、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４が存在する領域の伝導帯バンド図を模式的に示す。

ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２との界面においては、分極Ｐは、Ｐ_５３からＰ_５２へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_５３が発生している。この界面で発生する界面電荷密度σ_５３／ｑ（但し、ｑは、電子の電荷量（単位電荷）を表す）は、σ_５３／ｑ＝（Ｐ_５３−Ｐ_５２）／ｑとなる。また、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とＧａＮチャネル層５３との界面においても、分極Ｐは、Ｐ_５４からＰ_５３へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_５４が発生している。この界面で発生する界面電荷密度σ_５４／ｑは、σ_５４／ｑ＝（Ｐ_５４−Ｐ_５３）／ｑとなる。

Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２中に存在する分極Ｐ_５２、ＧａＮチャネル層５３中に存在する分極Ｐ_５３、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４中に存在する分極Ｐ_５４は、下部障壁層５２を構成するＡｌ_ｘ５Ｇａ_１−ｘ５ＮのＡｌ組成（ｘ_５）とコンタクト層５４を構成するＡｌ_ｚ５Ｇａ_１−ｚ５ＮのＡｌ組成（ｚ_５）に依存している。例えば、ｘ_５＝０．１、ｚ_５＝０．１の場合、Ｐ_５２／ｑ＝２．１３×１０^１３ｃｍ^−２、Ｐ_５３／ｑ＝１．６１×１０^１３ｃｍ^−２、Ｐ_５４＝２．１３×１０^１３ｃｍ^−２と計算される。その際、ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２との界面で発生する界面電荷密度σ_５３／ｑは、σ_５３／ｑ＝（Ｐ_５３−Ｐ_５２）／ｑ＝−５．２８×１０^１２ｃｍ^−２と見積もられる。Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とＧａＮチャネル層５３との界面で発生する界面電荷密度σ_５４／ｑは、σ_５４／ｑ＝（Ｐ_５４−Ｐ_５３）／ｑ＝＋５．２８×１０^１２ｃｍ^−２と見積もられる。

ｚ_５＝０．１、ｘ_５＝０．１の場合、ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２との界面には、負の界面電荷（σ_５３）、Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とＧａＮチャネル層５３との界面には、正の界面電荷（σ_５４）が発生し、その総和（σ_５４＋σ_５３）は、（σ_５４＋σ_５３）＝０となっている。

ＧａＮチャネル層５３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ/ＧａＮ）に起因する障壁（接触電位差）が形成されている。Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とＧａＮチャネル層５３とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ/ＧａＮ）に起因する障壁（接触電位差）が形成されている。その際、下部障壁層５２を構成するＡｌ_ｘ５Ｇａ_１−ｘ５ＮのＡｌ組成（ｘ_５）とコンタクト層５４を構成するＡｌ_ｚ５Ｇａ_１−ｚ５ＮのＡｌ組成（ｚ_５）は、ｚ_５＝ｘ_５としている場合、ΔＥｃ（Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎ/ＧａＮ）＝ΔＥｃ（Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ/ＧａＮ）となっている。

（σ_５４＋σ_５３）＝０となっている場合には、分極効果によるキャリアの生成は起こらない。一方、図６に示すように、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４のうち、ＧａＮチャネル層５３との界面の近傍部分は、空乏化した領域を形成する。この空乏化した領域の形成に伴って、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４からＧａＮチャネル層５３へと、キャリア（電子）の供給がなされ、２次元電子ガス５７を形成している。従って、蓄積される２次元電子ガス５７の密度Ｎ_{２ｄ-ｇａｓ５-１}は、Ｎ_{２ｄ-ｇａｓ５-１}＜Ｎ_ＳＤ５４・ｔ_{ｃｏｎｔａｃｔ５}の範囲となる。

従来のエンハンスメント型の半導体装置では、ソース−ゲート間、ゲート−ドレイン間のキャリアが枯渇してアクセス抵抗が増加するという問題がある。それに対して、本発明の第二の実施形態にかかる半導体装置では、エンハンスメント型の電界効果トランジスタであるにもかかわらず、チャネル層５３のコンタクト層５４との界面に２次元電子ガス５７が存在する。従って、ソース−ゲート間、ゲート−ドレイン間のアクセス抵抗が減少する。勿論、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４上にオーミック電極を形成するため、ドレイン電極５Ｄ、ソース電極５Ｓのコンタクト抵抗も低減される。すなわち、ソース−ゲート間、ゲート−ドレイン間のチャネル抵抗が減少する。これらの寄与によって、寄生抵抗が大幅に改善される。

なお、本発明の第二の実施形態では、上記の具体例では、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４のＡｌ組成（ｚ_５）を、Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層５２のＡｌ組成（ｘ_５）と等しくしている。勿論、ｚ_５をｘ_５より大きく設定しても、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とＧａＮチャネル層５３との界面近傍に電子が蓄積され、２次元電子ガス５７が形成される。ｚ_５＞ｘ_５の場合には、分極効果による界面電荷の和（σ_５３＋σ_５４）が正になるため、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ５４を下げても、２次元電子ガス５７が形成される。その際、蓄積される２次元電子ガス５７の密度Ｎ_{２ｄ-ｇａｓ５-１}は、（σ_５３＋σ_５４）／ｑ＜Ｎ_{２ｄ-ｇａｓ５-１}＜（Ｎ_ＳＤ５４・ｔ_{ｃｏｎｔａｃｔ５}）＋（σ_５３＋σ_５４）／ｑの範囲となる。

また、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４とＧａＮチャネル層５３との界面に、２次元電子ガスの蓄積に必要な障壁が形成される範囲で、ｚ_５をｘ_５より小さく設定することも可能である。ｚ_５＜ｘ_５に設定する場合には、分極効果による界面電荷の和（σ_５３＋σ_５４）が負になるため、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４からＧａＮチャネル層５３へと供給されるキャリア（電子）の量を｜σ_５３＋σ_５４｜より大きくする必要がある。その際、蓄積される２次元電子ガス５７の密度Ｎ_{２ｄ-ｇａｓ５-１}は、Ｎ_{２ｄ-ｇａｓ５-１}＜（Ｎ_ＳＤ５４・ｔ_{ｃｏｎｔａｃｔ５}）＋（σ_５３＋σ_５４）／ｑ＜（Ｎ_ＳＤ５４・ｔ_{ｃｏｎｔａｃｔ５}）の範囲となる。

（第三の実施形態）
上記の第一の実施形態、第二の実施形態にかかる半導体装置は、本発明をエンハンスメント動作可能な電界効果トランジスタへ適用する形態である。

一方、以下に説明する、本発明の第三の実施形態にかかる半導体装置は、本発明をディプレッション型電界効果トランジスタへ適用する形態である。具体的には、本発明の第三の実施形態にかかる半導体装置は、ディプレッション型電界効果トランジスタにおいて、本発明を適用して、アクセス抵抗の低減を達成する素子構造の例である。

図７は、本発明の第三の実施形態にかかる半導体装置の構造を模式的に示す断面図である。

図５に例示する半導体装置において、基板６０は（０００１）面の炭化珪素（ＳｉＣ）基板、バッファ層６１は膜厚ｔ_{ｂｕｆｆｅｒ６}の傾斜組成ＡｌＧａＮ層、下部障壁層６２は膜厚ｔ_{ｂａｒｒｉｅｒ６}のＮ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ層、チャネル層６３は膜厚ｔ_{ｃｈａｎｎｅｌ６}のアンドープＧａＮ層、コンタクト層６４は膜厚ｔ_{ｃｏｎｔａｃｔ６}のＮ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ層である。ここで、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４のＡｌ組成ｚ_６は、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２のＡｌ組成ｘ_６と等しく設定する。例えば、ｘ_６＝ｚ_６＝０．１とする。下部障壁層６２を構成するＮ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ層と、コンタクト層６４を構成するＮ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ層中には、浅いドナー準位を形成するｎ型不純物をドーピングしている。この浅いドナー準位を形成するｎ型不純物として、例えば、珪素（Ｓｉ）を利用する。下部障壁層６２を構成するＮ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ層中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ６２は、例えば、２×１０^１８ｃｍ^−３とする。コンタクト層６４を構成するＮ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ層中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ６４は、例えば、５×１０^１８ｃｍ^−３とする。

ＧａＮチャネル層６３とＡｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４とのヘテロ界面には、ＧａＮの伝導帯エネルギーＥｃ（ＧａＮ）とＡｌ_ｚ６Ｇａ_１−ｚ６Ｎの伝導帯エネルギーＥｃ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ）の差異に起因する、バンド不連続ΔＥｃ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ/ＧａＮ）＝Ｅｃ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ）−Ｅｃ（ＧａＮ）が存在する。その結果、ＧａＮチャネル層６３とＡｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４とのヘテロ界面の近傍に、電子が蓄積され、２次元電子ガス６７が生成されている。

一方、ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２とのヘテロ界面には、ＧａＮの伝導帯エネルギーＥｃ（ＧａＮ）とＡｌ_ｘ６Ｇａ_１−ｘ６の伝導帯エネルギーＥｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）の差異に起因する、バンド不連続ΔＥｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ/ＧａＮ）＝Ｅｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）−Ｅｃ（ＧａＮ）が存在する。このバンド不連続ΔＥｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ/ＧａＮ）が、ＧａＮチャネル層６３中に存在する電子に対する下部障壁として機能する。その結果、ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２とのヘテロ界面に近傍にも、部分的な電子の蓄積が可能な構造となっている。

Ａｌ_ｚ６Ｇａ_１−ｚ６コンタクト層６４上に、ソース電極６Ｓ、ドレイン電極６Ｄが形成されている。ソース電極６Ｓとドレイン電極６Ｄは、Ａｌ_ｚ６Ｇａ_１−ｚ６コンタクト層５４と、オーム性接触をとっている。ソース電極６Ｓとドレイン電極６Ｄで挟まれた部位に、ゲート電極６Ｇが設けられ、電界効果トランジスタが構成されている。ソース電極６Ｓとドレイン電極６Ｄで挟まれた部位では、Ａｌ_ｚ６Ｇａ_１−ｚ６コンタクト層６４の一部をエッチング除去して、リセス部が形成されている。このリセス部には、露出したＧａＮチャネル層６３の表面を覆うように、ＳｉＮからなる絶縁膜６５が積層されている。このリセス部には、Ａｌ_ｚ６Ｇａ_１−ｚ６コンタクト層６４の上面に、該ＳｉＮからなる絶縁膜６５を介して、ゲート電極６Ｇが埋め込まれるように形成されている。該ゲート電極６Ｇの下面では、該ＳｉＮからなる絶縁膜６５を介して、ＧａＮチャネル層６３の上面に対して、ショットキー性接触（ＭＩＳ接合）がとられている。

図７に例示する構成の半導体装置は、以下の手順に従って作製される。（０００１）面ＳｉＣ基板６０上に、例えば、ＭＯＣＶＤ法により、上述の各III族窒化物半導体層を、下記表６に示す膜厚で順次成長させる。なお、各III族窒化物半導体層を、（０００１）面ＳｉＣ基板６０上に、Ｃ軸成長させている。

その際、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２のＡｌ組成ｘ_６を、例えば、ｘ_５＝０．１とする場合、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４のＡｌ組成ｚ_６を、例えば、ｚ_５＝０．１とすることで、上記条件：ｘ_６＝ｚ_６を満たす構造とできる。一方、傾斜組成ＡｌＧａＮバッファ層６１のＡｌ組成ｘ_６Ｂ（ｔ_６Ｂ）は、基板６０（ｔ_６Ｂ＝０）から、バッファ層６１の表面（ｔ_５Ｂ＝１μｍ）に向かうに従って、徐々に減少させている。例えば、傾斜組成ＡｌＧａＮバッファ層６１のＡｌ組成ｘ_６Ｂ（ｔ_５Ｂ）を、ｘ_５Ｂ（ｔ_６Ｂ＝０）＝１からｘ_６Ｂ（ｔ_６Ｂ＝１μｍ）＝０．１まで、直線的に減少させる。

ｘ_６＝０．１、ｚ_６＝０．１の場合、ＧａＮチャネル層６３とＡｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４とのヘテロ界面の近傍に生成する２次元電子ガス６７の移動度は、１５００ｃｍ^２／Ｖｓ（２０℃）程度となっている。この２次元電子ガス６７の移動度は、良好な値である。また、蓄積される２次元電子ガス６７の密度Ｎ_{２ｄ-ｇａｓ６-１}は、Ｎ_{２ｄ-ｇａｓ６-１}＝１．２×１０^１３ｃｍ^−２（２０℃）となっている。

ＧａＮチャネル層６３は、アンドープであり、イオン化不純物の濃度が低いため、イオン化不純物散乱が抑制されている。また、ＧａＮチャネル層６３とＡｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４とのヘテロ界面は、原子レベルで平坦であるので、界面散乱も抑制されている。このイオン化不純物散乱と界面散乱が抑制されていることに起因して、ヘテロ界面の近傍に生成する２次元電子ガス６７の移動度は、上記の良好な値を示している。

ソース電極６Ｓ、ドレイン電極６Ｄの形成工程では、まず、Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４上には、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕなどの金属を蒸着し、パターニングを行う。次いで、例えば、窒素ガス雰囲気中、温度８５０℃、３０秒間、アロイ処理することにより、オーム性接触を形成する。

次に、Ｃｌ_２系ガスを用いて、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４の一部をエッチング除去することにより、リセス部を形成する。このリセス部では、ＧａＮチャネル層６３の表面が露呈している。このリセス・エッチング工程後、リセス部における、ＧａＮチャネル層６３の膜厚ｔ_{ｃｈａｎｎｅｌ６−Ｇ}は、２５ｎｍとなっている。ソース電極６Ｓとドレイン電極６Ｄで挟まれる領域の幅：Ｗ_Ｓ-Ｄ６を、例えば、Ｗ_Ｓ-Ｄ６＝５μｍとする際、このリセス部の幅：Ｗ_{ｒｅｃｅｓｓ６}を、例えば、Ｗ_{ｒｅｃｅｓｓ６}＝２μｍとする。その際、リセス部の深さｄ_{ｒｅｃｅｓｓ６}は、ｄ_{ｒｅｃｅｓｓ６}＝４５ｎｍとしている。

その後、例えば、ＰＥＣＶＤ法を用いて、ＳｉＮからなる絶縁膜５６を成膜する。その際、形成されるＳｉＮの膜厚は、平坦な領域上では、ｔ_ＳｉＮ６＝５ｎｍ〜２００ｎｍの範囲に選択する。一方、リセス部の側壁面に形成されるＳｉＮの膜厚ｔ_{ＳｉＮ６-ｗｅｌｌ}は、通常、ｔ_ＳｉＮ６と同じかそれ以下になる。

図７に例示する半導体装置は、リセス部の側壁面の傾斜角が９０度である事例であるが、リセス部の側壁面の被覆性を改善するため、傾斜角を９０度より小さくしてもよい。

ＳｉＮからなる絶縁膜５６を成膜した後、Ｔｉ／Ｐｔ／Ａｕなどの金属を蒸着し、リフトオフによりゲート電極６Ｇを形成する。このリフトオフにより形成される、ゲート電極６Ｇは、絶縁膜６５で被覆されている、リセス部を埋め込むように形成されている。そのリセス部の底部における、ゲート電極６Ｇの実効的なゲート長Ｌ_{６Ｇ-effect}は、Ｌ_{６Ｇ-effect}≒Ｗ_{ｒｅｃｅｓｓ６}−２×ｔ_{ＳｉＮ６-ｗｅｌｌ}となる。このリセス部の底部において、ゲート電極６Ｇは、ＳｉＮからなる絶縁膜６５を介して、ＧａＮチャネル層６３の上に形成され、ショットキー接触（ＭＩＳ接合）を構成している。ゲート電極６Ｇの実効的なゲート長Ｌ_{６Ｇ-effect}と、このゲート電極６Ｇ直下の絶縁膜の膜厚ｔ_ＳｉＮ６の比Ｌ_{５Ｇ-effect}/ｔ_ＳｉＮ６は、ｔ_ＳｉＮ６＝５ｎｍ〜２００ｎｍの範囲に選択する際、４００〜８の範囲となる。

例えば、ｔ_ＳｉＮ６≧４５ｎｍの場合、ｄ_{ｒｅｃｅｓｓ６}＝４５ｎｍであり、リセス部は、ＳｉＮからなる絶縁膜６５で埋め込まれた状態となる。その際、ＳｉＮからなる絶縁膜６５の上面には、（Ｗ_{ｒｅｃｅｓｓ６}−２×ｔ_ＳｉＮ６）に相当する幅の凹部が形成され、ゲート電極６Ｇは、この凹部を埋め込むように形成される。その際、ゲート電極６Ｇの実効的なゲート長Ｌ_{６Ｇ-effect}は、（Ｗ_{ｒｅｃｅｓｓ６}−２×ｔ_ＳｉＮ６）に相当する。

一方、ｔ_ＳｉＮ６＝５ｎｍの場合、ｄ_{ｒｅｃｅｓｓ６}＝４５ｎｍであり、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ６}−ｔ_{ｃｏｎｔａｃｔ６}）＝５ｎｍとなり、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ６}−ｔ_{ｃｏｎｔａｃｔ６}）と絶縁膜の膜厚ｔ_ＳｉＮ６は等しくなっている。なお、絶縁膜の膜厚ｔ_ＳｉＮ６を、オーバーエッチング量（ｄ_{ｒｅｃｅｓｓ６}−ｔ_{ｃｏｎｔａｃｔ６}）よりも小さくしても、別段、問題はない。

絶縁膜６５に用いるＳｉＮ膜の電子親和力ｅχ（ＳｉＮ）ｅＶ、Ｔｉの仕事関数ｅψ（Ｔｉ）ｅＶ、チャネル層６３のＧａＮの電子親和力ｅχ（ＧａＮ）ｅＶは、それぞれ、ｅχ（ＳｉＮ）ｅＶ＝１．４ｅＶ、ｅψ（Ｔｉ）ｅＶ＝４．３ｅＶ、ｅχ（ＧａＮ）ｅＶ＝３．９ｅＶと見積もられる。従って、仕事関数の差異に起因して、ＳｉＮ絶縁膜６５とゲート電極６ＧのＴｉの界面には、｛ｅχ（ＳｉＮ）−ｅψ（Ｔｉ）｝ｅＶ≒２．９ｅＶの障壁が、ＳｉＮ絶縁膜６５とＧａＮチャネル層６３の界面には、｛ｅχ（ＳｉＮ）−ｅχ（ＧａＮ）｝≒２．５ｅＶの障壁（接触電位差）が、それぞれ形成されている。なお、ＧａＮチャネル層６３とＡｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層６２とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６/ＧａＮ）に起因する障壁（接触電位差）が形成されている。また、（ｅχ（ＧａＮ）−ｅψ（Ｔｉ））ｅＶ≒０．４ｅＶとなっている。

図８は、図７に例示する、本発明の第三の実施形態にかかる半導体装置の構造において、リセス部に形成されているゲート電極６Ｇの直下の伝導帯バンド図を模式的に示す。図８の伝導帯バンド図には、ゲート電極６Ｇに印加される、ゲート・バイアス：Ｖ_Ｇ６を、Ｖ_Ｇ６＝０Ｖと設定する状態を示す。従って、ゲート電極６ＧのＴｉの電位は、フェルミ・レベルＥ_ｆと一致している。

また、図９は、図７に例示する、本発明の第三の実施形態にかかる半導体装置の構造において、リセス部以外の、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層６４が存在する領域の伝導帯バンド図を模式的に示す。

（０００１）面成長のＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２は、その下層に、傾斜組成ＡｌＧａＮバッファ層６１を設けることで、格子緩和している状態となっている。この下部障壁層６２のＡｌ_ｘ６Ｇａ_１−ｘ６Ｎの格子定数ａ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）は、ＡｌＮの格子定数ａ（ＡｌＮ）とＧａＮの格子定数ａ（ＧａＮ）を用いて、近似的に、ａ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）≒ｘ_６・ａ（ＡｌＮ）＋（１−ｘ_６）・ａ（ＧａＮ）と表される。

一方、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２上に形成されている、ＧａＮチャネル層６３、ならびに、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４は、ともに、その膜厚は薄いため、下部障壁層６２のＡｌ_ｘ６Ｇａ_１−ｘ６Ｎの格子定数ａ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）と、格子定数ａが実質的に一致する状態となっている。すなわち、ＧａＮチャネル層６３では、本来の格子定数ａ（ＧａＮ）から、格子定数ａ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）へと圧縮歪が生じている。また、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４のＡｌ組成ｚ_６と、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２のＡｌ組成ｘ_６とは等しいので、格子歪みは生じていない。

Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中には、格子歪みに起因する歪みｅ_ｚｚは、実質的に存在していないため、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）は生じない。しかし、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中には、自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）が存在している。Ｃ軸成長している場合、この自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）の方向は、表面から基板へ向かう方向となっている。従って、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中に存在する分極Ｐ_６２は、一般に、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）と自発性分極：Ｐ_ｓｐ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）の和、すなわち、Ｐ_６２＝Ｐ_ｓｐ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）＋Ｐ_ｐｅ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）となる。この場合、Ｐ_ｐｅ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）≒０であるため、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中に存在する分極Ｐ_６２は、Ｐ_６２≒Ｐ_ｓｐ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）と近似される。

同様に、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４中には、格子歪みに起因する歪みｅ_ｚｚは、実質的に存在していないため、ピエゾ分極：Ｐ_ｐｅ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ）は生じない。この場合、Ｐ_ｐｅ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ）≒０であるため、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４中に存在する分極Ｐ_６４は、Ｐ_６４≒Ｐ_ｓｐ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ）と近似される。

一方、ＧａＮチャネル層６３中には、格子歪みに起因する圧縮歪ｅ_ｚｚ（ＧａＮ）≒｛ａ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ）−ａ（ＧａＮ）｝／ａ（ＧａＮ）が存在しており、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）が発生する。このピエゾ分極：Ｐ_ｐｅ（ＧａＮ）は、ＧａＮの圧電定数ｅ_３１（ＧａＮ）、ｅ_３３（ＧａＮ）、弾性定数Ｃ_１３（ＧａＮ）、Ｃ_３３（ＧａＮ）を用いて、Ｐ_ｐｅ（ＧａＮ）≒２ｅ_ＺＺ（ＧａＮ）［ｅ_３１（ＧａＮ）−ｅ_３３（ＧａＮ）・｛Ｃ_３１（ＧａＮ）／Ｃ_３３（ＧａＮ）｝］と近似的に表される。また、自発性分極：Ｐ_ｓｐ（ＧａＮ）も存在している。Ｃ軸成長している場合、自発性分極：Ｐ_ｓｐ（ＧａＮ）の方向は、表面から基板へ向かう方向となっている。圧縮歪ｅ_ｚｚに起因する、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）は、自発性分極：Ｐ_ｓｐ（ＧａＮ）を相殺する方向を有している。従って、ＧａＮチャネル層５３中に存在する分極Ｐ_４３は、一般に、ピエゾ分極：Ｐ_ｐｅ（ＧａＮ）と自発性分極：Ｐ_ｓｐ（ＧａＮ）の和、すなわち、Ｐ_６３＝Ｐ_ｓｐ（ＧａＮ）＋Ｐ_ｐｅ（ＧａＮ）＜Ｐ_ｓｐ（ＧａＮ）となる。

ＳｉＮ絶縁膜６５は、多結晶膜またはアモルファス状の膜となっている。そのため、ＳｉＮ絶縁膜６５全体としては、異方性を示さず、分極は発生しない。すなわち、ＳｉＮ絶縁膜６５中の分極Ｐ_６５は、Ｐ_６５＝０となっている。

ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２との界面においては、分極Ｐは、Ｐ_６３からＰ_６２へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_６３が発生している。この界面で発生する界面電荷密度σ_６３／ｑ（但し、ｑは、電子の電荷量（単位電荷）を表す）は、σ_６３／ｑ＝（Ｐ_６３−Ｐ_６２）／ｑとなる。

また、ＳｉＮ絶縁膜６５とＧａＮチャネル層６３との界面においても、分極Ｐは、Ｐ_６５からＰ_６３へと不連続な変化を示す。そのため、この界面には、シート状の分極電荷σ_６５が発生している。この界面で発生する界面電荷密度σ_６５／ｑは、σ_６５／ｑ＝（Ｐ_６５−Ｐ_６３）／ｑとなる。一方、ＳｉＮ絶縁膜６５とＧａＮチャネル層６３との界面では、相当の面密度で界面準位が生成している。従って、この界面で発生する界面電荷は、かかる界面準位によって、補償された状態となり、ＳｉＮ絶縁膜６５とＧａＮチャネル層６３との界面では、実効的には、発生した界面電荷の蓄積は観測されない。

Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中に存在する分極Ｐ_６２、ＧａＮチャネル層６３中に存在する分極Ｐ_６３は、下部障壁層６２を構成するＡｌ_ｘ６Ｇａ_１−ｘ６ＮのＡｌ組成（ｘ_６）に依存している。例えば、ｘ_６＝０．１の場合、Ｐ_６２／ｑ＝２．１３×１０^１３ｃｍ^−２、Ｐ_６３／ｑ＝１．６１×１０^１３ｃｍ^−２と計算される。また、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４のＡｌ組成ｚ_６と、Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２のＡｌ組成ｘ_６が等しく、ｚ_６＝ｘ_６＝０．１の場合、Ｐ_６４／ｑ＝２．１３×１０^１３ｃｍ^−２と計算される。

その際、ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２との界面で発生する界面電荷密度σ_６３／ｑは、σ_６３／ｑ＝（Ｐ_６３−Ｐ_６２）／ｑ＝−５．２８×１０^１２ｃｍ^−２と見積もられる。また、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層５４とＧａＮチャネル層５３との界面で発生する界面電荷密度σ_６４／ｑは、σ_６４／ｑ＝（Ｐ_６４−Ｐ_６３）／ｑ＝＋５．２８×１０^１２ｃｍ^−２と見積もられる。

ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ/ＧａＮ）に起因する障壁（接触電位差）が形成されている。Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４とＧａＮチャネル層６３とのヘテロ界面には、バンド不連続ΔＥｃ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ/ＧａＮ）に起因する障壁（接触電位差）が形成されている。その際、下部障壁層６２を構成するＡｌ_ｘ６Ｇａ_１−ｘ６ＮのＡｌ組成（ｘ_６）とコンタクト層６４を構成するＡｌ_ｚ６Ｇａ_１−ｚ６ＮのＡｌ組成（ｚ_６）は、ｚ_６＝ｘ_６としている場合、ΔＥｃ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ/ＧａＮ）＝ΔＥｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ/ＧａＮ）となっている。

その際、図９に示すように、ｚ_６＝ｘ_６＝０．１の場合、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層６４が存在する領域では、ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２との界面で発生する界面電荷σ_６３と、Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層５４とＧａＮチャネル層５３との界面で発生する界面電荷密度σ_６４の和（σ_６３＋σ_６４）は、（σ_６３＋σ_６４）＝０となる。（σ_５４＋σ_５３）＝０となっている場合には、分極効果によるキャリアの生成は起こらない。

一方、ΔＥｃ（Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ/ＧａＮ）＞２ｋＴとなっている場合、Ｎ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中、ＧａＮチャネル層６３とのヘテロ界面の近傍部分には、空乏化した領域が形成される。また、ΔＥｃ（Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎ/ＧａＮ）＞２ｋＴとなっている場合、Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４中、ＧａＮチャネル層６３とのヘテロ界面の近傍部分には、空乏化した領域が形成される。この空乏化した領域の形成に伴って、Ｎ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２、Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４からＧａＮチャネル層６３へと、キャリア（電子）の供給がなされる。

その際、ＧａＮチャネル層６３内に蓄積される２次元電子ガス６７の密度Ｎ_{２ｄ-ｇａｓ６-１}は、Ｎ_{２ｄ-ｇａｓ６-１}＜（Ｎ_ＳＤ６４・ｔ_{ｃｏｎｔａｃｔ６}）＋（Ｎ_ＳＤ６２・ｔ_{ｂａｒｒｉｅｒ６}）の範囲となる。

本実施の形態においても、ＧａＮチャネル層６３として、アンドープのＧａＮを採用する際、そのｎ型不純物（ドナー）濃度Ｎ_ＳＤ６３は、理想的には、０ｃｍ^−３である。

図３を参照すると、Ｎ_ＳＤ５３＝０ｃｍ^−３であり、ｘ_６＝０．１の場合、Ｎ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ６２を、例えば、Ｎ_ＳＤ６２＝２×１０^１８ｃｍ^−３、膜厚ｔ_{ｂａｒｒｉｅｒ６}を５０ｎｍとする際、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６が、３ｎｍを超える範囲では、閾値電圧Ｖ_Ｔは、負電圧となっている。すなわち、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６が、３ｎｍを超える範囲では、Ｖ_Ｇ６＝０Ｖと設定する状態では、ＧａＮチャネル層６３中に、キャリア（電子）が残留している。

その状態では、Ｖ_Ｇ＝０Ｖの熱平衡状態におけるゲート電極６Ｇの直下の伝導帯バンド図は、図８に示すようになっている。すなわち、ＧａＮチャネル層６３中に残留しているキャリア（電子）は、ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２との界面近傍に蓄積されている。

例えば、Ｎ_ＳＤ５２＝２×１０^１８ｃｍ^−３ｃｍ^−３、Ｎ_ＳＤ６３＝０ｃｍ^−３である場合、Ｖ_Ｇ＝０Ｖの熱平衡状態におけるゲート電極６Ｇの直下の伝導帯バンド図を考慮すると、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６が増加するとともに、下記のような変化をする。例えば、ＧａＮチャネル層６３とＡｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２とのヘテロ界面での、ＧａＮチャネル層６３の伝導帯エネルギーＥｃ（６３）は、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６が、３ｎｍ以下の範囲では、フェルミ・レベルＥ_ｆよりも、エネルギー的に高い位置となる。ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６が、３ｎｍを超える範囲では、このヘテロ界面での、ＧａＮチャネル層６３の伝導帯エネルギーＥｃ（６３）は、フェルミ・レベルＥ_ｆよりも、エネルギー的に低い位置となる。このように、このヘテロ界面における、ＧａＮチャネル層６３の伝導帯エネルギーＥｃ（６３）とフェルミ・レベルＥ_ｆの差｛Ｅｃ（６３）−Ｅ_ｆ｝は、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６に依存している。

少なくとも、Ｎ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ６２が、Ｎ_ＳＤ６２・ｔ_{ｂａｒｒｉｅｒ６}＞｜σ_６３｜／ｑの条件を満たす範囲では、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６を厚くすると、閾値電圧Ｖ_Ｔは、負電圧とすることができる。従って、この条件を満たすＭＩＳ型ゲート構造を有する電界効果トランジスタは、「ノーマリー・ＯＮ状態」となっている。従って、前記の条件を満たす範囲では、ディプレッション型の電界効果トランジスタを作製することが可能となる。

図３の結果を参照すると、例えば、Ｎ型Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層６２中の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ６２＝２×１０^１８ｃｍ^−３、膜厚ｔ_{ｂａｒｒｉｅｒ６}を５０ｎｍとする場合、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６が１ｎｍ変化した際の、閾値電圧Ｖ_Ｔの変移量ΔＶ_Ｔは、約０．１２Ｖと比較的小さい。従って、ＳｉＮ絶縁膜６５の膜厚ｔ_ＳｉＮ６の変動に対する、閾値電圧Ｖ_Ｔの均一性、再現性は良好である。

絶縁膜６５を構成するＳｉＮ膜の電子親和力ｅχ（ＳｉＮ）ｅＶと、このＳｉＮ膜と接するゲート電極５ＧのＴｉの仕事関数ｅψ（Ｔｉ）ｅＶの差違に起因する、接触電位差｛ｅχ（ＳｉＮ）−ｅψ（Ｔｉ）｝ｅＶは、約２．９ｅＶと大きい。従って、Ｔｉ／ＳｉＮ／ＧａＮのＭＩＳ構造を有するゲートを採用すると、ショットキー接合（ＭＩＳ接合）の障壁高さΦ_{ｂａｒｒｉｅｒ}は、通常のＭＥＳ型のショットキー接合の障壁高さより増加する。従って、図７に例示する、ＭＩＳ型ゲート構造を有する電界効果トランジスタにおいては、ゲートのショットキー接合（ＭＩＳ接合）を順方向にバイアスした際、順方向ゲート耐圧も良好である。

本発明の第三の実施形態にかかる半導体装置では、ディプレッション型の電界効果トランジスタとする際、チャネル層６３のコンタクト層６４との界面、下部障壁層６２との界面に電子が蓄積され、２次元電子ガス６７が存在する。従って、ソース−ゲート間、ゲート−ドレイン間のアクセス抵抗が減少する。勿論、Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４上にオーミック電極を形成するため、ドレイン電極６Ｄ、ソース電極６Ｓのコンタクト抵抗も低減される。これらの寄与によって、寄生抵抗が大幅に改善される。

なお、本発明の第三の実施形態では、上記の具体例では、Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４のＡｌ組成（ｚ_６）を、Ｎ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２のＡｌ組成（ｘ_６）と等しくしている。勿論、ｚ_６をｘ_６より大きく設定しても、ＧａＮチャネル層６３中のＮ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４との界面、Ｎ型Ａｌ_ｘ５Ｇａ_１−ｘ５Ｎ下部障壁層６２との界面の近傍に電子が蓄積され、２次元電子ガス６７が形成される。ｚ_６＞ｘ_６の場合には、分極効果による界面電荷の和（σ_６３＋σ_６４）が正になるため、Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４の浅いｎ型不純物（ドナー）濃度Ｎ_ＳＤ６４を下げても、２次元電子ガス６７が形成される。その際、蓄積される２次元電子ガス６７の密度Ｎ_{２ｄ-ｇａｓ６-１}は、（σ_６３＋σ_６４）／ｑ＜Ｎ_{２ｄ-ｇａｓ６-１}＜（Ｎ_ＳＤ６４・ｔ_{ｃｏｎｔａｃｔ６}）＋（Ｎ_ＳＤ６２・ｔ_{ｂａｒｒｉｅｒ６}）＋（σ_６３＋σ_６４）／ｑの範囲となる。

また、Ｎ型Ａｌ_ｚ６Ｇａ_１−ｚ６Ｎコンタクト層６４とＧａＮチャネル層６３との界面に、２次元電子ガスの蓄積に必要な障壁が形成される範囲で、ｚ_６をｘ_６より小さく設定することも可能である。ｚ_６＜ｘ_６に設定する場合には、分極効果による界面電荷の和（σ_６３＋σ_６４）が負になるため、Ｎ型Ａｌ_ｘ６Ｇａ_１−ｘ６Ｎ下部障壁層６２、Ｎ型Ａｌ_ｚ５Ｇａ_１−ｚ５Ｎコンタクト層５４からＧａＮチャネル層５３へと供給されるキャリア（電子）の量を｜σ_６３＋σ_６４｜より大きくする必要がある。その際、蓄積される２次元電子ガス５７の密度Ｎ_{２ｄ-ｇａｓ６-１}は、Ｎ_{２ｄ-ｇａｓ６-１}＜（Ｎ_ＳＤ６４・ｔ_{ｃｏｎｔａｃｔ６}）＋（Ｎ_ＳＤ６２・ｔ_{ｂａｒｒｉｅｒ６}）＋（σ_６３＋σ_６４）／ｑ＜（Ｎ_ＳＤ６４・ｔ_{ｃｏｎｔａｃｔ６}）＋（Ｎ_ＳＤ６２・ｔ_{ｂａｒｒｉｅｒ６}）の範囲となる。

以上、本発明の原理を、代表的な実施の形態を例に挙げて説明したが、本発明は、上記の代表的な実施の形態にのみ限定されず、本発明の原理に準ずる各種の形態を含むことは勿論である。

すなわち、上記の実施の形態では、Ａｌ_ｚＧａ_１−ｚＮコンタクト層／Ｉｎ_ｙＧａ_１−ｙＮチャネル層／Ａｌ_ｘＧａ_１−ｘＮ下部障壁層の積層構造を採用する典型的な例を用いて、本発明の原理を説明している。

本発明に原理を利用する半導体装置を構成する際には、上記の実施の形態では、下部障壁層を形成する材料としてＡｌ_ｘＧａ_１−ｘＮを用いているが、他のIII族窒化物半導体を用いてもよい。下部障壁層を形成する材料として、例えば、ＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを用いてもよい。また、平均組成が、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに相当する超格子層としてもよい。

本発明に原理を利用する半導体装置を構成する際には、上記の実施の形態では、チャネル層を形成する材料として、Ｉｎ_ｙＧａ_１−ｙＮ、特に、ＧａＮを用いているが、下部障壁層よりバンドギャップの小さい他のIII族窒化物半導体を用いてもよい。チャネル層を形成する材料として、例えば、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを用いてもよい。また、平均組成が、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに相当する超格子層としてもよい。チャネル層をアンドープとしたが、チャネル層の一部または全体にＳｉ等のｎ型不純物をドーピングしてもよい。

本発明に原理を利用する半導体装置を構成する際には、上記の実施の形態では、コンタクト層を形成する材料としてＡｌ_ｚＧａ_１−ｚＮを用いているが、チャネル層よりバンドギャップの大きい他のIII族窒化物半導体を用いてもよい。コンタクト層を形成する材料として、例えば、ＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを用いてもよい。また、平均組成が、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに相当する超格子層としてもよい。

本発明に原理を利用する半導体装置を構成する際には、上記の実施の形態では、Ａｌ_ｚＧａ_１−ｚＮコンタクト層、あるいは、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層に、浅いｎ型不純物（ドナー）をドーピングして、Ｎ型ＡｌＧａＮとする際、ＧａＮチャネル層に接する形態を採用している。Ａｌ_ｚＧａ_１−ｚＮコンタクト層、あるいは、Ａｌ_ｘＧａ_１−ｘＮ下部障壁層が、ＧａＮチャネル層と接する界面では、ＧａＮチャネル層とＮ型ＡｌＧａＮとの間に、アンドープＡｌＧａＮスペーサ層を挿入する形態としてもよい。

本発明に原理を利用する半導体装置を構成する際には、上記の実施の形態では、絶縁膜を形成する絶縁体材料としてＳｉ_３Ｎ_４を用いているが、他の絶縁体材料を用いてもよい。絶縁膜を形成する絶縁体材料として、例えば、ＳｉＯ_２、Ｓｉ_{１−ｘ−ｙ}Ｏ_ｘＮ_ｙ、Ｇａ_２Ｏ_３、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ_２）を用いてもよい。また、Ｓｉ_３Ｎ_４、ＳｉＯ_２、ＳｉＯＮ、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３、ＺｎＯ、ＭｇＯ、ＨｆＯ_２の内、いずれか複数の絶縁体からなる積層膜により構成してもよい。

以上、実施形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施形態（及び実施例）に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２００８年３月１２日に出願された日本出願特願２００８−６２５１０を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明の半導体装置は、III族窒化物半導体装置の内でも、低ゲートリーク電流、高電子移動度を維持しつつ、閾値電圧の均一性、再現性に優れ、エンハンスメント動作も可能なIII族窒化物系電界効果トランジスタの作製に適用できる。

Claims

ＩＩＩ族窒化物半導体を利用する半導体装置であって、
該半導体装置は、
格子緩和したＡｌ _ｘＧａ _１−ｘＮ（０＜ｘ＜１）からなるＡｌ _ｘＧａ _１−ｘＮ下部障壁層、圧縮歪を有するＩｎ _ｙＧａ _１−ｙＮ（０≦ｙ≦１）からなるＩｎ _ｙＧａ _１−ｙＮチャネル層、Ａｌ _ｚＧａ _１−ｚＮ（０＜ｚ≦１）からなるＡｌ _ｚＧａ _１−ｚＮコンタクト層が、順次積層されてなるダブルヘテロ構造を具え、
Ａｌ _ｚＧａ _１−ｚＮのＡｌ組成（ｚ）は、Ａｌ _ｘＧａ _１−ｘＮのＡｌ組成（ｘ）よりも大きく（ｚ＞ｘ）、
Ｉｎ _ｙＧａ _１−ｙＮチャネル層の、Ａｌ _ｚＧａ _１−ｚＮコンタクト層との界面近傍には、２次元電子ガスが生成されており、
Ａｌ _ｚＧａ _１−ｚＮコンタクト層上には、ソース電極とドレイン電極として、少なくとも、二つのオーミック電極が形成されており、
ソース電極とドレイン電極で挟まれた領域に、ゲート電極が設けられ、該ゲート電極と、ソース電極とドレイン電極により、電界効果トランジスタを構成可能な構造を備えており、
ソース電極とドレイン電極で挟まれた領域には、
前記Ａｌ _ｚＧａ _１−ｚＮコンタクト層の一部を前記Ｉｎ _ｙＧａ _１−ｙＮチャネル層が露出するまでエッチング除去して形成されるリセス部が設けられ、
該リセス部に、多結晶またはアモルファスからなる絶縁膜を介して、前記ゲート電極が埋め込まれるように形成されており、
前記ゲート電極直下のチャネル領域では、ゲート電極／絶縁膜／Ｉｎ _ｙＧａ _１−ｙＮチャネル層のＭＩＳ構造が構成されており、
前記Ａｌ _ｘＧａ _１−ｘＮ下部障壁層とＩｎ _ｙＧａ _１−ｙＮチャネル層のヘテロ接合界面における、前記Ａｌ _ｘＧａ _１−ｘＮとＩｎ _ｙＧａ _１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ _ｘＧａ _１−ｘＮ／Ｉｎ _ｙＧａ _１−ｙＮ）は、５０ｍｅＶ以上の範囲に選択されており、
前記絶縁膜は、Ｓｉ_３Ｎ_４、ＳｉＯ_２、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯ、ＭｇＯ、ＨｆＯ_２からなる群より選択される、絶縁材料の多結晶またはアモルファスからなる単層膜、あるいは、前記単層膜の複数で構成される積層構造の多層膜である
ことを特徴とする半導体装置。
前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層には、ｎ型不純物が添加されており、
前記ゲート電極と、ソース電極とドレイン電極を、等しい電位とする際、
前記Ｉｎ_ｙＧａ_１−ｙＮチャネル層の、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層との界面近傍には、２次元電子ガスが生成されている
ことを特徴とする請求項１に記載の半導体装置。
前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層のＡｌ組成ｚと、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層のＡｌ組成ｘは、その差（ｚ−ｘ）が（ｚ−ｘ）＞０．０５を満たすように選択されている
ことを特徴とする請求項１に記載の半導体装置。
前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層には、ｎ型不純物が添加されている
ことを特徴とする請求項１に記載の半導体装置。
前記Ｉｎ_ｙＧａ_１−ｙＮチャネル層は、アンドープ、またはｎ型不純物が添加されたＩｎ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）からなる
ことを特徴とする請求項１−４のいずれか一項に記載の半導体装置。
前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層、Ｉｎ_ｙＧａ_１−ｙＮチャネル層、Ａｌ_ｚＧａ_１−ｚＮコンタクト層は、いずれも、Ｃ軸成長エピタキシャル膜である
ことを特徴とする請求項１−５のいずれか一項に記載の半導体装置。
前記Ａｌ_ｚＧａ_１−ｚＮコンタクト層とＩｎ_ｙＧａ_１−ｙＮチャネル層のヘテロ接合界面における、前記Ａｌ_ｚＧａ_１−ｚＮとＩｎ_ｙＧａ_１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ_ｚＧａ_１−ｚＮ／Ｉｎ_ｙＧａ_１−ｙＮ）は、５０ｍｅＶ以上の範囲に選択されている
ことを特徴とする請求項１−６のいずれか一項に記載の半導体装置。
前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層とＩｎ_ｙＧａ_１−ｙＮチャネル層のヘテロ接合界面における、前記Ａｌ_ｘＧａ_１−ｘＮとＩｎ_ｙＧａ_１−ｙＮとの伝導帯エネルギー差によるバンド不連続ΔＥｃ（Ａｌ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ）は、２００ｍｅＶ〜５５０ｍｅＶの範囲に選択されている
ことを特徴とする請求項１−７のいずれか一項に記載の半導体装置。
基板上に形成されている、Ｃ軸成長のＡｌ_ｕＧａ_１−ｕＮ（０≦ｕ≦１）を含むバッファ層上に、前記Ａｌ_ｘＧａ_１−ｘＮ下部障壁層は、形成されている
ことを特徴とする請求項１−８のいずれか一項に記載の半導体装置。
前記絶縁膜の膜厚は、５ｎｍ〜５００ｎｍの範囲に選択されている
ことを特徴とする請求項１−９のいずれか一項に記載の半導体装置。