[go: up one dir, main page]

WO2007077666A1 - 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 - Google Patents

電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 Download PDF

Info

Publication number
WO2007077666A1
WO2007077666A1 PCT/JP2006/321275 JP2006321275W WO2007077666A1 WO 2007077666 A1 WO2007077666 A1 WO 2007077666A1 JP 2006321275 W JP2006321275 W JP 2006321275W WO 2007077666 A1 WO2007077666 A1 WO 2007077666A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
composition
channel layer
semiconductor material
energy
Prior art date
Application number
PCT/JP2006/321275
Other languages
English (en)
French (fr)
Inventor
Takashi Inoue
Tatsuo Nakayama
Yuji Ando
Yasuhiro Murase
Kazuki Ota
Hironobu Miyamoto
Katsumi Yamanoguchi
Naotaka Kuroda
Akio Wakejima
Yasuhiro Okamoto
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2007552869A priority Critical patent/JP5098649B2/ja
Priority to CN2006800533828A priority patent/CN101390201B/zh
Priority to EP06822252A priority patent/EP1978550A4/en
Priority to US12/159,599 priority patent/US8853666B2/en
Publication of WO2007077666A1 publication Critical patent/WO2007077666A1/ja
Priority to US14/470,403 priority patent/US9954087B2/en
Priority to US15/923,787 priority patent/US20180233590A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Definitions

  • the multilayer epitaxial film is formed using a compound semiconductor having a spontaneous polarization and a piezoelectric polarization effect, or a mixed crystal semiconductor thereof, and a heterojunction composed of an electron supply layer z channel layer is formed on the buffer layer. Having a laminated structure
  • the channel layer is made of GaN, InGaN, or (In Al) Ga N (where 1 ⁇ 0
  • the channel layer force is effectively suppressed from the electron injection into the buffer layer. Therefore, the gate length Lg is set to be suitable for a quasi-millimeter wave or millimeter wave FET. When shortened, device characteristics degradation due to short channel effects is avoided. The cause of the breakdown voltage failure and pinch-off failure has also been eliminated, and the structure of the HJFE T according to the present invention can be used during high voltage operation in which the bias V applied between the source and drain is increased.
  • the noffer layer is made of a semiconductor material whose composition monotonically changes along the direction of the substrate surface force toward the channel layer.
  • the semiconductor material constituting the buffer layer whose composition changes monotonously, the residual carriers are electrons
  • the semiconductor material constituting the buffer layer, the composition of which changes monotonically, the residual carriers are electrons.
  • the energy at the conduction band edge in the region to be applied is directed to the channel layer from the substrate surface. Along this direction, it shows a convex shape on the side where the energy of electrons increases, and decreases monotonously.
  • composition of the group III nitride semiconductor material constituting the buffer layer at the interface with the channel layer is the energy force s of the conduction band of the group m nitride semiconductor material having the composition
  • a heterogeneous material having an energy barrier selected from the energy of the conduction band edge at the interface is selected to be higher than the energy of the conduction band edge of the m-group nitride semiconductor material constituting the channel layer.
  • the composition change along the direction from the substrate surface toward the channel layer is Composition change in which the A1 composition monotonously decreases along the direction from the substrate surface to the channel layer, or In composition monotonously along the direction from the substrate surface to the channel layer. Increase to The composition of the change! /, Have been made by or shift! /, Ru
  • the group III nitride semiconductor material whose composition monotonously forms the buffer layer is represented by Al Ga N (where X is 1 ⁇ x ⁇ 0).
  • the compound semiconductor having spontaneous polarization and piezo polarization effects, or a mixed crystal semiconductor thereof, used for forming the multilayered epitaxial film is a group III nitride compound semiconductor or a mixed crystal semiconductor thereof.
  • the field-effect transistor that works on the second aspect of the present invention is:
  • the energy of the conduction band edge of the group m nitride semiconductor material constituting the barrier layer is equal to the conduction band edge of the group m nitride semiconductor material constituting the channel layer in contact with the barrier layer.
  • the energy of the conduction band edge of the in-group nitride semiconductor material that constitutes the barrier layer is higher than the energy of the m group, and constitutes the buffer layer at the interface with the barrier layer.
  • the group III nitride semiconductor material whose composition monotonously forms the buffer layer is represented by Al Ga N (where X is 1 ⁇ x ⁇ 0).
  • Substrate surface force The rate of change of the A1 composition X in the direction toward the channel layer (Z direction): I 3 x (z) / 3 z I, 0.30 m ⁇ 1 ⁇ I 3 x (z) / 3 z
  • the carriers are of the same type as the carriers accumulated at the interface of the channel layer, and as the residual carriers are generated, the space charge having the opposite polarity to the residual carriers is fixed in the semiconductor material.
  • the polarization charge generated in the buffer layer is a charge having the same polarity as the residual carrier, and the density of this polarization charge is made higher than the density of the space charge fixed in the semiconductor material.
  • the HJFET As a semiconductor material constituting the electron supply layer Z channel layer Z buffer layer, a compound semiconductor having spontaneous polarization and piezoelectric polarization effects due to anisotropy in the crystal axis direction
  • the mixed crystal semiconductor is used as a semiconductor material constituting the electron supply layer Z channel layer Z buffer layer.
  • compound semiconductor materials that meet this characteristic include group III nitride semiconductors that have a spontaneous polarization and piezopolarization effect due to their hexagonal crystal system (ururite structure). be able to.
  • Table 1 shows some of the structural constants and physical constants of Group III nitride semiconductors; A1N, GaN, and InN, which have a hexagonal crystal system.
  • the AlGaN electron supply layer Z GaN channel layer uses the one grown on the C plane ((0001) plane).
  • the device characteristics exhibited by the high-frequency AlGaNZGaN-based HJFET are affected by the underlying substrate material used. If the operating frequency is higher than 10 GHz or higher, such as microwaves, quasi-millimeter wave bands, and even millimeter wave bands, if the resistivity of the base substrate used is not high enough, it will cause dielectric loss. The result As a result, the RF gain and noise figure characteristics are degraded. Specifically, considering the forbidden band width Eg and the density of states at the conduction band edge, the resistivity of Si (or GaAs) is estimated to be at most 2.3 X 10 5 Q cm at room temperature.
  • a material that constitutes the channel layer for example, V ⁇ (conductivity with a smaller electron affinity than GaN).
  • V ⁇ conductivity with a smaller electron affinity than GaN.
  • the A1 composition is gradually or stepwise from the substrate side separately from the GaN of the channel layer.
  • a low compositional modulation (composition gradient) AlGaN layer is used for the GaN channel layer.
  • negative polarization charges are generated by the effects of both spontaneous polarization and piezo polarization, and the conduction band is convex upward (
  • the present invention relates to the development of GaN-based transistors, in particular, in the device structure using a conventional nofer layer having a uniform composition. ⁇ It greatly contributes to improving the performance and reliability of FETs for quasi-millimeter waves.
  • the first AlGaN layer pe has a strain stress due to lattice mismatch.
  • the polarization charge ⁇ ( ⁇ ) is generated due to the polarization P existing in the first AlGaN layer.
  • the polarization charge ⁇ ( ⁇ ) generated due to the polarization ⁇ is expressed as follows.
  • a (x) x-a (AlN) + (l- ⁇ ) -a (GaN)
  • e (Al Ga N) ⁇ a (A1N) a (Al Ga N) ⁇ / a (Al Ga N)
  • ⁇ ( ⁇ ( ⁇ )) ⁇ ( ⁇ ( ⁇ )) + ⁇ ( ⁇ ( ⁇ ))
  • the polarization charge density ⁇ ( ⁇ ) induced in the first AlGaN layer (buffer layer) is calculated (estimated) under the above approximation.
  • spontaneous polarization P and piezoelectric polarization P are discontinuous at the interface with the GaN channel layer and the interface with the A1N nucleation layer.
  • the polarization charge ⁇ ( ⁇ ) generated at these two heterointerfaces is, as described above, the spontaneous polarization ⁇ ⁇
  • the polarization charge density ⁇ (P) Ze induced in the first AlGaN layer (buffer layer) is a negative fixed charge of the order of 10 16 cm “ 3 and is a positive charge derived from the ionized impurity level.
  • Fixed charge density of 10 14 10 15 exceeds the order of cm _d, as a result, during the first AlGaN layer (buffer layer), a state in which effectively "negative space charges" are localized.
  • the A1 composition x (z) force of Al Ga N constituting the first AlGaN layer is reduced linearly when the GaN channel layer Z first AlGaN layer (buffer layer) ZA1N nucleus
  • GaN channel layer Z First AlGaN layer (buffer layer) ZA1N nucleation layer Z group
  • the Al composition of the AlGa_N constituting the first AlGaN layer (buffer layer) x (z) 1S decreases linearly.
  • Al composition of N X (z) force When monotonously decreasing (0> 3 (2) 73 2 ), for example, -0. 05 _ 1 ⁇ ⁇ 3 x (z) Z 3 z ⁇
  • the polarized charge density ⁇ (P) Ze induced in the first AlGaN layer (buffer layer) is at least about ⁇ 10 16 cm ⁇ 3
  • the first AlGaN layer has at least residual carriers.
  • HEMT structure [0130] As described above, it is configured to operate in the depletion mode (normally on).
  • the thickness of the child supply layer t is difficult to make thinner than the lower limit of 4 nm. In the on-state of enhancement mode operation, it is difficult to increase the sheet charge density (n) of the two-dimensional electron gas accumulated at the interface between the electron supply layer and the channel layer.
  • composition modulation buffer layer has a negative polarization charge (Q4) at the interface with the A1N nucleation layer, the positive polarization charge (Q5) at the interface with the substrate surface of the A1N nucleation layer,
  • the shallow and donor levels contained in the “modulation” buffer layer are also ionized, and the “composition modulation” buffer layer has a “positive” space charge ( ⁇ ) derived from the ionized donor level.
  • SD2 also exists.
  • the surface of the electron supply layer is covered with a dielectric film as a surface protective film on both sides of the gate electrode (metal) and the gate electrode (metal).
  • a dielectric film as a surface protective film on both sides of the gate electrode (metal) and the gate electrode (metal).
  • deep surface levels deep donor levels
  • these deep surface levels deep donor levels
  • the surface of the electron supply layer that is in contact with the gate electrode (metal) and the surface of the electron supply layer that is in contact with the surface protective film are derived from ionized deep surface states (deep donor levels).
  • Q positive surface charge
  • the "negative" polarized charge (Q1) generated at the interface between the electron supply layer and the surface gate electrode (metal) is the surface of the electron supply layer in contact with the gate electrode (metal) ( “Positive” surface charge localized on the surface of the electron supply layer in contact with the surface protective film (Q)
  • the positive polarization charge (Q5) force generated on the surface) is compensated by electrons such as hot carriers injected for some reason, and when Q5 decreases, the channel layer is maintained in order to maintain the above-mentioned electrical neutral condition.
  • the total amount ( ⁇ ⁇ ⁇ ⁇ Q) of carriers (electrons) accumulated in the slab decreases.
  • Al (InGa) N layer composed of Ga) N the Al composition of Al (InGa _) _ N from the interface with the A1N nucleation layer to the interface with the InG a _N channel layer x
  • Al composition modulation Al (InGa) N layer (buffer layer) in which (z) monotonously decreases.
  • the Al composition x (z): xt of Al (InGa) N is preferably selected so as to be in the range of the discontinuity ⁇ of the conduction band energy.
  • the Al composition of Al (In Ga) N x (z) force is monotonously decreasing, for example, its effective reduction rate; 3 x (z) Z 3 z (or ⁇ ( ⁇ ) ⁇ )
  • As a mode of effectively monotonously decreasing the Al composition x (z) force of Al (InGa) N it is possible to adopt a method of monotonically decreasing in a fine step shape.
  • the critical film thickness T of InGaN grown on the surface of N is substantially the same value.
  • AlGaN electron supply layer Zln Ga N channel layer Z buffer layer ZA1N nucleation layer Z substrate configuration employing the “A1 composition modulation” Al (InGa) N layer (buffer layer) (
  • (In Ga) N is the energy difference at the conduction band edge relative to InGaN.
  • a vapor phase deposition method such as a plasma CVD method is applied so as to cover the entire surface, thereby forming, for example, a SiN film having a thickness of 80 nm.
  • an electron beam exposure method is employed to achieve a target width of 0.15 m.
  • the surface of the AlGaN electron supply layer 5 between the source electrode 6 and the gate electrode 8 and between the gate electrode 8 and the drain electrode 7 is covered with a SiN film.
  • the remaining SiN film is used as the dielectric film 9 as it is.
  • the produced AlGaNZGaN-based HJFET is a so-called HEMT type FET that uses a two-dimensional electron gas generated at the interface between the AlGaN electron supply layer 5 and the GaN channel layer 4.
  • the gate length Lg corresponds to the width 0.15 / zm of the recessed portion below the opening.
  • Gate length Lg vs. active layer thickness (gate to channel distance) a aspect ratio: LgZa is the active layer thickness a is the thickness of the AlGaN electron supply layer 5 left after etching and the channel layer LgZa 150Z30 5 because it corresponds to the sum of the thickness and 30 nm.
  • FIG. 9 schematically shows a band diagram of the multilayered epitaxial film immediately below the gate electrode 9 of the AlGaNZGaN-based HJFET described above.
  • the “A1 composition-modulated” undoped AlGaN buffer layer 3 effectively performs the same function as the p-layer, with a negative space charge on the order of 10 16 cm— 3 .
  • the surface of the electron supply layer is covered with a dielectric film as a surface protective film on both sides of the gate electrode (metal) and the gate electrode (metal).
  • a dielectric film as a surface protective film on both sides of the gate electrode (metal) and the gate electrode (metal).
  • the total amount of carriers (electrons) accumulated in the channel layer ( ⁇ Q) is approximately ( ⁇ Q) ⁇ (Q2 + ⁇ Q)-(Q3 + ⁇ Q
  • the “negative” polarization charge continuously distributed in the first AlGaN layer (“A1 composition modulation” AlGaN buffer layer) is the rate of change of the Al composition x (z) in the “A1 composition modulation” AlGaN buffer layer: It depends on 3 x (z) Z 3 z, and the rate of change of A1 yarn and formation x (z): I 3x (z) / 3z I is not desirable to be excessively large.
  • is sufficient to satisfy I 3x (z) Z3z I ⁇ 0.05 m _1 and unnecessarily large That is not desirable.
  • Al composition xt of xt 0.05, Al composition x (z) change rate:
  • is in the range of 0.30 m _1 ⁇ I 3x (z) / 3z I ⁇ 0.05 / ⁇ 1
  • “ ⁇ 1 composition modulation” The A1 composition xb on the bottom surface of the A1G aN buffer layer is selected in the range of 0.35 ⁇ xb ⁇ 0.10.
  • the AlGaN electron supply layer is usually composed of AlGaN with a constant A1 composition, the A1 composition accumulates carriers (electrons) at the interface between the AlGaN electron supply layer and the GaN channel layer.
  • the Al composition xs of the AlGaN electron supply layer to be produced is preferably selected in the range of at least 0.15 or more, preferably in the range of 0.50 ⁇ xs ⁇ 0.20.
  • the active layer thickness (gate-channel distance) a is the thickness of the AlGaN electron supply layer 5 and the thickness of the GaN channel layer 4 immediately below the gate electrode 8.
  • the gate length Lg is shortened, and the gate length Lg vs. active layer thickness (gate's channel-to-channel distance) aspect ratio of a: If LgZa is reduced, the short 'channel effect is likely to occur. As the pinch-off characteristic is improved, the short channel effect is also suppressed.
  • the A1 composition x is constant, and the In composition ((1— By applying “In composition modulation” that increases x) y), it is possible to generate “negative” polarization charges that are continuously distributed in the Al (InGa) N buffer layer.
  • the In Ga N channel layer Zln (Al Ga) N buffer layer system yc 1— c ybuf xbuf 1— xbuf 1— buf
  • the In composition y and the A1 composition [x (l -y;)] are simultaneously changed, and the substrate buf but but
  • the Al composition [x (l -y;)] gradually decreases from the surface side toward the interface with the channel layer, and I buf buf
  • the lattice constant a (In (Al Ga) N) of the crystal gradually increases, while the conduction band edge ybuf xbuf 1 ⁇ xbuf 1 ⁇ buf
  • the lattice constant a (In (AlGa) N) of the quaternary mixed crystal of Ga) N is
  • the “A1 composition modulation” AlGaN layer (buffer layer) described in Embodiment 1 above is used.
  • the “various conditions” used in selecting the configuration of the AlGaN electron supply layer, ZGaN channel layer, Z buffer layer, ZA1N nucleation layer, and Z substrate can be applied in exactly the same manner.
  • Multi-layered epitaxial layer with the structure of the substrate uses the C plane ((0001) plane) of SiC as the substrate 1 It is fabricated by growing each layer on the surface by C-plane ((0001) plane) by MOCVD growth method. For example, an undoped A1N layer having a film thickness of 200 ⁇ m is first formed on the C-plane of SiC used as the substrate 1 under low temperature growth conditions. The low-temperature grown, undoped A1N film A1N nucleation layer 2 itself functions as an insulating nucleation layer.
  • an undoped AlGaN buffer layer 3 having a thickness of 1 m (lOOOnm)
  • an undoped InAlGaN channel back barrier layer 10 having a thickness of 3 nm
  • an undoped GaN channel layer 4 having a thickness of 10 nm
  • the undoped AlGaN electron supply layer 5 having a thickness of 45 nm is sequentially epitaxially grown under normal high-temperature growth conditions.
  • the undoped AlGaN buffer layer 3 moves from the interface with the A1N nucleation layer 2 toward the interface with the undoped GaN channel layer 4, that is, in the film thickness direction (Z-axis). Direction), the A1 composition x (z) force of Al Ga N is selected to decrease monotonously.
  • the undoped InAlGaN channel back barrier layer 10 forms a barrier (barrier) between the undoped GaN channel layer 4 and the undoped AlGaN buffer layer 3.
  • the InAlGaN channel back barrier layer is strong against electron injection from the undoped GaN channel layer 4 into the AND AlGaN buffer layer 3.
  • the suppression effect is improved.
  • the lattice constant & (111 AlGaN) of 111 810 &? ⁇ Constituting the back barrier layer 10 of this 810 &? ⁇ Is the lattice constant a (GaN) of GaN and the lattice constant of AlGaN a (Al Ga

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明は、III族窒化物系電界効果トランジスタにおいて、バッファ層中の残留キャリアの伝導によるリーク電流成分を低減して耐圧向上を図り、かつ、チャネルの電子閉じ込め効果（ｃａｒｒｉｅｒ　ｃｏｎｆｉｎｅｍｅｎｔ）を向上させてピンチオフ特性を向上させる（ショート・チャネル効果を抑制する）。例えば、本発明をＧａＮ系電界効果トランジスタに適用する際には、バッファ層として、チャネル層のＧａＮとは別に（ヘテロバッファ）、徐々にあるいはステップ状にアルミニウム組成を表に向かって低くした組成変調（組成傾斜）ＡｌＧａＮ層を用いる。電子供給層とチャネル層の層厚の合計ａは、作製されるＦＥＴのゲート長Ｌｇに対して、Ｌｇ／ａ≧５を満たすように選択し、その際、チャネル層の層厚は、室温において、チャネル層に蓄積される二次元電子ガスが示すド・ブロイ波長の５倍（約５００Å）を超えない範囲に選択する。

Description

電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供され る多層ェピタキシャル膜
技術分野
[0001] 本発明は、 GaN系電界効果トランジスタ (FET)、なかでも、高周波用 GaN系 FET 、特には、ミリ波向け、あるいは準ミリ波向け GaN系 FETに関する。本発明は、特に、 所謂、 HEMT構造と称される、二次元電子ガスを用いるヘテロ接合 FET(HJFET) に関する。さら〖こは、本発明は、該 GaN系電界効果トランジスタ (FET)の作製に供さ れる多層ェピタキシャル膜の構成に関する。
背景技術
[0002] GaN系 FET、なかでも、高周波用 GaN系 FET、特には、ミリ波向け、あるいは準ミ リ波向け GaN系 FETにおいては、高周波特性を達成するため、二次元電子ガスを 用いる HJFETの構造が広く利用されている。具体的には、ゲート電極下に、 AlGaN ZGaNヘテロ接合を設け、このへテロ接合界面に、電子供給層として機能する AlGa Nから供給される電子が蓄積され、二次元電子ガスとなる構成が一般的に採用され ている。その際、基板 1としては、サファイア基板、 SiC基板、 Si基板などを利用し、そ の表面に、ェピタキシャル成長の成長核として機能する、極く薄い核生成層を形成し 、力かる核生成層に GaN系ェピタキシャル層が成長されている。従来は、核生成層と して、 A1N核生成層を選択し、次いで、ノ ッファ層として、 GaN層を形成し、同じぐ チャネル層として、 GaN層を連続して成長している。この連続的に作製されるバッフ ァ層とチャネル層の GaN層 4の表面に、 AlGaN電子供給層 5を成長することで、チヤ ネル層の GaN層と AlGaN電子供給層 5とのへテロ接合界面に、伝導帯のバンドギヤ ップ差 Δ Εを利用して、二次元電子ガスの閉じ込めを行っている。図 4に、このバッフ ァ層として、 GaN層を採用し、チャネル層の GaN層を連続的にェピタキシャル成長に より形成している、 AlGaN/GaN HJFETの作製用の多層ェピタキシャル膜の構成 を、また、図 5に、カゝかる構成の多層ェピタキシャル膜を利用して作製される、 AlGaN /GaN HJFETのデバイス構成の一例を示す。 発明の開示
発明が解決しょうとする課題
[0003] しかし、ノ ッファ層として、 GaN層を採用する、図 4に示す構成の多層ェピタキシャ ル膜を利用して作製される、図 5に示す HJFET構成では、ノ ッファ層用の GaN層自 体は、本来、残留キャリア濃度が、 n= 1015〜： LO16 cm—3程度の n_— GaN層であり 、その膜厚も lOOOnm程度であるため、下記のような問題を有している。
[0004] 図 5に示す構成の GaN系 HJFETを、特に、準ミリ波あるいはミリ波向け FETに応用 するためには、ゲートの微細化、すなわち、ゲート長 Lgをより短くする必要がある。こ のゲート長 Lgを短くすることに伴い、ショート 'チャネル効果が発生する力 過去、 A1 GaAsZGaAs系 HJFETでは、ゲート長 Lg対活性層厚（ゲート ·チャネル間距離：こ こではゲート電極からチャネル層の底面までの距離） aのアスペクト比： LgZaを 10以 上に設定する対策を施すことで、ショート 'チャネル効果の抑制に効果を上げている。 図 5に示す構成の GaN系 HJFETでは、ミリ波ある ヽは準ミリ波向け FETに適応する ゲート長 Lgにおいては、ゲート長 Lg対活性層厚 (ゲート'チャネル間距離) aのァスぺ タト比 LgZaを 10以上に設定する手法は、そのショート 'チャネル効果を低減する上 で、効果の程度は極めて小さい。
[0005] 図 5に示す構成の GaN系 HJFETに関して、そのゲート電極下のバンド'ダイアグラ ムを模式的に図示すると、図 6に示す形状を示す。基板 1上に形成されている、 A1N 核生成層 2上に形成されて!、る、ノ ッファ層 Zチャネル層として利用される GaN層 4 に着目する。 A1N核生成層 2とバッファ層用の GaNとの界面では、 A1N核生成層 2は 絶縁層となっており、フェルミ 'レベル Eは、そのバンドギャップの中央に位置する。フ
f
ェルミ'レベル Eに対する、ノ ッファ層用 GaNの伝導帯端の位置は、この界面におけ
f
る、 A1Nと GaNの伝導帯エネルギー Eの差、 Δ Ε (AlNZGaN)によって決定され
c c
ている。一方、 AlGaN電子供給層 5とゲート電極 8との界面では、ショットキー接合が 形成されており、フェルミ 'レベル Eに対する、 AlGaN電子供給層 5の伝導帯端の位
f
置は、このショットキー接合の高さで決定されている。 AlGaN電子供給層 5は、電子 を供給し、空乏化しており、 AlGaN電子供給層 5とチャネル層の GaNとの界面にお いは、フェルミ 'レベル Eに対する、 AlGaN電子供給層 5の伝導帯端の位置は、この AlGaN電子供給層 5の厚さ、空乏化により生成する固定電荷量によって、決定され ている。
[0006] その際、図 6に示すように、 AlGaN電子供給層 5全体が空乏化している場合、 A1G aN電子供給層 5とチャネル層の GaNとの界面においては、フェルミ 'レベル Eに対 f する、 AlGaN電子供給層 5の伝導帯端の位置は、該フェルミ 'レベル Eよりも若干高 f
くなつている。 AlGaN電子供給層 5における伝導帯の状態密度 Nと、残留キャリアを
C
生成する残存ドナー密度 N等を考慮すると、 AlGaN電子供給層 5とチャネル層の G
D
aNとの界面においては、 AlGaN電子供給層 5の伝導帯端の位置は、該フェルミ'レ ベル Eよりも、例えば、 3kT程度（kは、ボルツマン定数、 Tは、 300K程度の温度を f
示す)）高く位置する。一方、この界面において、チャネル層 GaNの伝導帯端の位置 は、 AlGaN電子供給層 5の伝導帯端の位置より、 AlGaNと GaNの伝導帯エネルギ 一 Eの差、 Δ Ε (AlGaNZGaN)に相当するエネルギー分だけ低い位置となって c c
いる。従って、この界面では、チャネル層 GaNの伝導帯端の位置は、フェルミ'レべ ル Eよりも、大幅に低くなつており、局所的に電子が高い濃度で蓄積され、二次元電 f
子ガスを構成している。なお、この界面に蓄積される 2次元電子ガスは、 AlGaN電子 供給層 5から供給されている力 AlGaN電子供給層 5中に存在する、浅いドナー準 位カゝら供給される電子の寄与と、 AlGaN自体の分極電荷による寄与とを含んだもの となっている。
[0007] すなわち、 A1N核生成層 2とバッファ層用の GaNとの界面では、フェルミ 'レベル E f に対して、バッファ層用 GaNの伝導帯端の位置は、 { 1Z2 X E (ΑΙΝ) - Δ Ε (A1N
g c
/GaN) }高くなつている。一方、 AlGaN電子供給層 5とチャネル層用 GaNとの界面 では、フェルミ 'レベル Eに対して、チャネル層用 GaNの伝導帯端の位置は、 { Δ Ε ( f c
AlGaN/GaN)—3kT}程度（kは、ボルツマン定数、 Tは、 300K程度の温度を示 す)低い位置となっている。一方、 GaN層の残留キャリア濃度力 n= 1015〜1016 c m_3程度の n_— GaN層であると、その GaN層の伝導帯端の位置は、フェルミ'レべ ル Eに対して、約 3kT程度（kは、ボルツマン定数、 Tは、 300K程度の温度を示す） f
高い位置となる。すなわち、ノ ッファ層用の GaN層自体は、本来、残留キャリア濃度 力 n= 1015〜1016 cm—3程度の n_— GaN層であり、その膜厚も lOOOnm程度で ある場合、 A1N核生成層 2とバッファ層用の GaNとの界面の近傍では、フェルミ'レべ ル Eに対して、ノ ッファ層用 GaNの伝導帯端の位置は、下に凸の形状でその位置が f
低下するバンド構造となる。一方、 AlGaN電子供給層 5とチャネル層用 GaNとの界 面の近傍では、チャネル層用 GaNの伝導帯端の位置は、上に凸の形状で急速に上 昇し、フェルミ 'レベル Eと交差する。 AlGaN電子供給層 5とチャネル層用 GaNとの f
界面に形成される二次元電子ガスは、このチャネル層用 GaNの伝導帯端の位置力 フェルミ 'レベル Eと交差するまでの、狭い領域に閉じ込められた状態となっている。
f
しかし、ノ ッファ層用の GaN層自体は、本来、残留キャリア濃度が、 n= 1015〜1016 cm—3程度の n_— GaN層であり、その膜厚も lOOOnm程度であるため、チャネル層 用 GaNに近接する領域では、バッファ層用 GaNの伝導帯端の位置は、フェルミ'レ ベル Eから、約 3kT程度（kは、ボルツマン定数、 Tは、 300K程度の温度を示す）し f
か高くない状態となっている。すなわち、チャネル層用 GaNに近接する領域では、バ ッファ層用 GaNの伝導帯端の位置は、フェルミ 'レベル Eに近い結果、電子がバッフ f
ァ層用 GaNへ注入され易くなつている。このバッファ層用 GaNへと注入される電子は
、耐圧不良、ピンチオフ不良の要因となる。特に、図 5に示す構成の GaN系 HJFET では、ミリ波あるいは準ミリ波向け FETに適応するため、ゲート長 Lgを短くした際、例 えば、図 7に例示するような、ショート 'チャネル効果に起因するデバイス特性劣化を 引き起す要因と考えられる。
ノッファ層として、 GaNに代えて、低いアルミニウム含有比率の AlGaNを採用した 場合、通常、この低いアルミニウム含有比率の AlGaN自体は、残留キャリア濃度が、 n= 1014〜1015 cm_3程度の n_層となる。また、ノ ッファ層全体力 この n_型の低い アルミニウム含有比率の AlGaNで形成されている場合、そのバンド構造は、図 4に例 示する GaNバッファ層を採用した際のバンド構造を、この AlGaNと GaNの伝導帯ェ ネルギー Eの差、 Δ Ε (AlGaNZGaN)に相当するエネルギー分上方にずらしたも c c
のとなる。従って、 AlGaNと GaNの伝導帯エネルギー Eの差、 Δ Ε (AlGaN/Ga c c
N)力 2kT(kは、ボルツマン定数、 Tは、 300K程度の温度を示す）を超えない程度 の場合、この僅かな段差を超えての、チャネル層の GaNからバッファ層の AlGaNへ 電子が注入される影響は、十分には排除できて 、な!、。 [0009] 本発明は前記の課題を解決するもので、本発明の目的は、チャネル層からバッファ 層への電子注入の影響を効果的に抑制し、ミリ波あるいは準ミリ波向け FETに適応 するため、ゲート長 Lgを短くした際、ショート 'チャネル効果に起因するデバイス特性 劣化が回避可能な HJFETの構造、ならびに、該 HJFETの作製に供する多層ェピタ キシャル膜を提供することにある。特には、 AlGaNZGaN系 HJFET、あるいは、 A1 GalnNZGalnN系 HJFETにお!/、て、チャネル層からバッファ層への電子注入の影 響を効果的に抑制し、ミリ波あるいは準ミリ波向け FETに適応するため、ゲート長 Lg を短くした際、ショート 'チャネル効果に起因するデバイス特性劣化が回避可能な HJ FETの構造、ならびに、該 HJFETの作製に供する多層ェピタキシャル膜を提供する ことにある。
課題を解決するための手段
[0010] 本発明者らは、先ず、上述のバッファ層として、 AlGaNを利用する際、チャネル層 の GaNからバッファ層の AlGaNへの電子注入を抑制し、 GaNチャネル層内へのキ ャリア（電子）閉じ込め効果を達成できている従来の手法について、その技術的な特 徴を解析した。
[ooii] チャネル層（電子走行層）の下地層として、 Aiを含有する m族窒化物半導体を基板 上に設け、その上面に、 GaNチャネル層と AlGaN電子供給層を形成する際、前記 基板上に形成される下地層中に、歪応力が蓄積され、クラックが発生する現象を抑 制する手段として、基板側から GaNチャネル層側に向カゝつて、下地層の組成を連続 的またはステップ状に変化する構造が提案されている（特開 2004— 289005号公報 、特開 2002— 359255号公報、特開 2003— 45899号公報、特開 2004— 32788 2号公報、特開 2005— 167275号公報などを参照)。例えば、サファイア基板の表 面に窒化処理を施し、表面窒化層を形成した上で、下地層の組成を、基板側では、 A1Nとし、 GaNチャネル層側では、 Al Ga Nとすることで、下地層内のクラック発
0. 5 0. 5
生を抑制する効果が達成できることが示唆されている。具体的には、サファイア基板 の格子定数と、 A1Nの格子定数との間に差異があるため、この格子不整合に由来し 、その界面では、格子定数の短い A1N層には、引張応力が加わるため、 A1N層の膜 厚を増すとともに、クラックの発生が誘起される。膜厚の増加する間に、組成を変化さ せ、格子定数を増加させると、下地層全体として、引張応力の増加が抑制され、クラ ック発生を引き起こす閾値に達することを回避する効果が得られている。下地層全体 を A1Nで作製する場合、 GaNチャネル層と A1N下地層との界面には、両者の伝導帯 端エネルギーの差異： Δ Ε (AlN/GaN)に相当する障壁が生成し、一方、下地層
C
の糸且成を変化させ、 GaNチャネル層側では、 Al Ga Nとなっている場合には、 G aNチャネル層と下地層との界面には、両者の伝導帯端エネルギーの差異： Δ Ε (A1 c
Ga NZGaN)に相当する障壁が生成する。 Δ Ε (AlN/GaN) > Δ Ε (Al
0. 5 0. 5 C C 0. 5
Ga NZGaN)であり、この界面での障壁高さは減少しているが、 Δ Ε (Al Ga
0. 5 C 0. 5 0. 5
NZGaN)の障壁高さにおいても、 GaNチャネル層内へのキャリア（電子）閉じ込め 効果が十分得られることも示唆されている。従って、 A1N下地層に代えて、下地層の 組成を、基板側では、 A1Nとし、 GaNチャネル層側では、 Al Ga Nとする場合も
0. 5 0. 5
、 GaNチャネル層内のシート ·キャリア密度の向上への効果は遜色な!/、ものとなること が示唆されている。
上述の手法では、サファイア基板上に、 A1N下地層を形成する際、サファイア基板 表面に極薄い膜厚の表面窒化層、あるいは、低温成長 A1N層を設けることにより、格 子不整合に起因する歪応力を、この界面に設ける極薄い膜厚の層に集中させ、高い 密度でミスフィット転位を発生させ、 A1N下地層に加わる弓 I張応力の相当部分を緩和 させている。しかしなお、力かる界面に接する A1Nェピタキシャル膜は、残余する引 張応力により、その面内方向の格子定数は広げられた状態となっている。その上に 引き続き、 A1Nェピタキシャル膜を成長させると、力かる面内方向の格子定数が広が つた状態が保持され、全体として、膜厚の増加とともに、引張応力が蓄積される。一 方、引き続き成長されるェピタキシャル膜力 A1Nから Al Ga Nへと組成変化す
0. 5 0. 5
る場合、 AlGaN自体の面内方向の格子定数は、 A1Nの面内方向の格子定数より大 きいので、膜厚の増加とともに、蓄積される引張応力の増加は結果的に低減される。 この効果は、 A1Nから Al Ga Nへの組成変化を、比較的速やかに行うと、より顕
0. 5 0. 5
著となり、例えば、膜厚 tの増カロ： A t=0. 05 μ m毎の、 Al組成の変化量： Δ A1が、 -0. 05である比率 (減少率）、すなわち、厶八17厶 =ー1 ( 111_ 1)のように、大きな 組成変化率を選択することが好まし 、ことも示唆されて 、る。 [0013] すなわち、上述する手法は、本来、絶縁ィ匕が可能な A1Nをバッファ層として利用す る際、基板として、 A1Nの格子定数よりも有意に大きな格子定数を有するサファイア 基板を選択する際に生じる、 A1Nバッファ層内のクラック発生の抑制には、有効であ る力 例えば、 A1Nの格子定数よりも小さな格子定数を有する基板、あるいは、ほぼ 等しい格子定数を有する基板 (例えば、 SiC基板等)を利用する際には、本質的に格 子不整合に起因する結晶性の低下を改善する機能を示さない。
[0014] 一方、本発明者らは、 A1Nの格子定数よりも小さな格子定数を有する基板、ある ヽ は、ほぼ等しい格子定数を有する基板を利用する際、基板側カゝら GaNチャネル層側 へ向かって、 AlGaNバッファ層を構成する AlGaNの A1組成を徐々に減少させると、 •チャネル層の GaN力 バッファ層の AlGaNへ電子が注入される影響を抑制する効 果があること、
'この抑制効果は、 AlGaNバッファ層の膜厚を比較的に厚くする際により顕著である こと、特に、 GaNチャネル層と AlGaNバッファ層との界面における、 AlGaNの A1組 成を 0. 05と低くする場合であっても、 GaNチャネル層内へのキャリア（電子）閉じ込 め効果が十分得られること、
以上の技術的な特徴が発揮されることを見出し、また、その特徴的な動作の原理を 解明した。本発明者らは、前記の知見に基づき、本発明を完成するに至った。
[0015] すなわち、本発明は、上記の課題を解決する手段として、以下に示すように、「組成 変調」を施した混晶半導体材料で構成されるバッファ層を採用し、このバッファ層上 に、電子供給層,チャネル層で構成されるへテロ接合を形成し、二次元電子ガスを 用いるヘテロ接合電界効果トランジスタを構成している。特に、本発明にかかる二次 元電子ガスを用いるヘテロ接合電界効果トランジスタの作製に供する多層ェピタキシ ャル膜の構成として、例えば、 A1Nの格子定数よりも小さな格子定数を有する基板を 用いる際にも、「組成変調」を施した混晶半導体材料で構成されるバッファ層を採用 し、このノ ッファ層上に、電子供給層/チャネル層で構成されるへテロ接合を形成す る構成を選択することにより、上述する従来の手法とは、全く相違する作用原理によ つて、チャネル層内へのキャリア（電子）閉じ込め効果を向上させている。
[0016] すなわち、本発明に力かる多層ェピタキシャル膜は、 電界効果トランジスタの作製に利用可能な、基板上にェピタキシャル成長されてい る多層ェピタキシャル膜であつて、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、 電子供給層 zチャネル 層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
前記バッファ層は、基板表面カゝらチャネル層へ向カゝぅ方向に沿って、糸且成が単調に 変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯 端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、 前記チャネル層との界面にお!、て、前記領域の半導体材料の伝導帯端のエネル ギ一が、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して 高くなるように前記領域の半導体材料の組成が選択され、
前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に 沿って、電子のエネルギーが高くなる側に凸の形状となることを特徴とする多層ェピ タキシャル膜である。
[0017] その際、多層ェピタキシャル膜は、 III族窒化物系化合物半導体、またはその混晶 半導体によって形成され、
前記チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 1≥ν≥0
v 1— w w
、 l≥w≥0である）によって形成され、
前記電子供給層は、 AlGaN、 InAIN層あるいは InyAlxGa N (但し、 x、 yは、 0 または正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga _ _ N (但し、 x、 yは、 0ま たは正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成が単調に減少する、あるいは、 In組成が単調に増加する 構成とすることが好ましい。
[0018] さらには、前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、 InAlGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）によつ
v 1— w 丄一 w
て形成され、 前記障壁層を構成する III族窒化物系半導体材料の伝導帯端のエネルギーは、前 記障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料の伝導帯 端のエネルギーよりも高ぐかつ、前記障壁層との界面における、前記バッファ層を構 成している in族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構 成されて!/ヽる形態とすることができる。
[0019] 例えば、前記バッファ層は、 Al Ga N (但し、 xは、 1≥χ≥0である）によって構成
X 1 -X
され、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 A1組成 Xが単調に減少し、 前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z )Z 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択すると、 より好まし 、。
[0020] また、本発明に力かる多層ェピタキシャル膜では、
前記領域での半導体材料の組成変化は、連続的に変化する、あるいは、ステップ 状に変化することにより形成されている形態とすることが望ましい。
[0021] 上述する本発明に力かる多層ェピタキシャル膜では、
前記電子供給層中に発生する正の空間電荷の総量が、前記バッファ層中、ならび に前記バッファ層とチャネル層との界面に発生する負の空間電荷の総量以上となつ て 、る条件を満足することが望まし 、。
[0022] 一方、本発明に力かる電界効果トランジスタは、
基板上にェピタキシャル成長される多層ェピタキシャル膜を利用して作製される電 界効果トランジスタであって、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、 電子供給層 Zチャネル 層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
前記バッファ層は、基板表面力 チャネル層へ向力う方向に沿って、組成が単調に 変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯 端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、 前記チャネル層との界面にお!、て、前記領域の半導体材料の伝導帯端のエネル ギ一が、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して 高くなるように前記領域の半導体材料の組成が選択され、
前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に 沿って、電子のエネルギーが高くなる側に凸の形状となる
ことを特徴とする電界効果トランジスタである。
[0023] その際、ゲート電極が、前記電子供給層の上に設けられ、
前記ゲート電極の下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として 定義される活性層厚 aと、ゲート長 Lgとのアスペクト比 LgZaが、 LgZa≥5を満たす 構造を選択することが好ましい。 特に、本発明にかかる電界効果トランジスタにおい ては、
多層ェピタキシャル膜は、 III族窒化物系化合物半導体、またはその混晶半導体に よって形成され、
前記チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 1≥ν≥0 v 1— w w
、 l≥w≥0である）によって形成され、
前記電子供給層は、 AlGaN、 InAIN層あるいは InyAlxGa N (但し、 x、 yは、 0 または正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga N (但し、 x、 yは、 0ま たは正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成が単調に減少する、あるいは、 In組成が単調に増加する 構成とすることが好ましい。
[0024] さらには、前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、 InAlGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）によつ
v 1— w 丄一 w
て形成され、
前記障壁層を構成する III族窒化物系半導体材料の伝導帯端のエネルギーは、前 記障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料の伝導帯 端のエネルギーよりも高ぐかつ、前記障壁層との界面における、前記バッファ層を構 成している in族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構 成されて!/、ることが望まし!、。 [0025] 例えば、前記バッファ層は、 Al Ga N (但し、 xは、 1≥χ≥0である）によって構成
X 1 -X
され、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 A1組成 Xが単調に減少し、 前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z )Z 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択すると、 より好まし 、。
発明の効果
[0026] 本発明に力かる HJFETの構造では、チャネル層力 バッファ層への電子注入が効 果的に抑制されるため、準ミリ波あるいはミリ波向け FETに適応するため、ゲート長 L gを短くした際、ショート 'チャネル効果に起因するデバイス特性劣化が回避される。 カロえて、耐圧不良、ピンチオフ不良の要因も排除されており、本発明にかかる HJFE Tの構造は、ソース Zドレイン間に印加するバイアス Vを高くする高電圧動作時にお
D
ける、 DC動作時の利得 (DC利得）、ならびに高周波動作時の利得 (RF利得）に関し ても、従来の構造と比較し、大幅な向上が達成される。さらに、本発明にかかる多層 ェピタキシャル層の構造は、前記本発明に力かる HJFETの作製に適するように設計 された構成とされている。
図面の簡単な説明
[0027] [図 1]図 1は、本発明の実施形態 1にかかる多層ェピタキシャル膜の構造の一例を模 式的に示す断面図である。
[図 2]図 2は、本発明の実施形態 2にかかるへテロ接合電界効果トランジスタの構造の 一例を模式的に示す断面図である。
[図 3]図 3は、本発明の実施形態 2にかかるへテロ接合電界効果トランジスタ、特に、 AlGaNZGaN系 HJFETのゲート電極下の、多層ェピタキシャル構造における、伝 導帯端のバンド'ダイアグラムを模式的に示す図である。図中に示す Xは、「A1組成変 調」されて 、る AlGaNバッファ層中の A1組成を表す。
[図 4]図 4は、従来の GaNバッファ層を利用する、 AlGaNZGaN系 HJFET用多層ェ ピタキシャル膜構造の一例を模式的に示す断面図である。
[図 5]図 5は、従来の GaNバッファ層を利用する、 AlGaNZGaN系 HJFETの構造の 一例を模式的に示す断面図である。 [図 6]図 6は、従来の GaNバッファ層を利用する、 AlGaNZGaN系 HJFETのゲート 電極下の、多層ェピタキシャル構造における、伝導帯端のバンド'ダイアグラムを模 式的に示す図である。
[図 7]図 7は、従来の GaNバッファ層を利用する、 AlGaNZGaN系 HJFET、特に、 ゲート長 Lg = 0. 15 mの素子において観測される Id— Vd特性の結果を示すダラ フである。
[図 8]図 8は、「A1組成変調」されて ヽる AlGaNバッファ層中に発生する負の分極電 荷密度を、 AlGaNバッファ層の膜厚 1 μ m、 GaNチャネル層との界面における Al組 成 xt=0. 05、の条件で、他端の A1N核生成層との界面における A1組成 xbを種々 に変えて、理論的に推定計算した結果を示すグラフである。
[図 9]図 9は、本発明の実施形態 2にかかる AlGaNZGaN系 HJFETについて、図中 に記載する具体的な多層ェピタキシャル構造を選択した際、該多層ェピタキシャル 構造における、伝導帯端のバンド'ダイアグラムを模式的に示す図である。図中に示 す Xは、「A1組成変調」されて 、る AlGaNバッファ層中の A1組成を表す。
[図 10]図 10は、本発明の実施形態 2にかかる AlGaNZGaN系 HJFET、特に、ゲー ト長 Lg = 0. 15 mの素子において観測される Id— Vd特性の結果を示すグラフであ る。
[図 11]図 11は、本発明の実施形態 3にかかる AlGaNZGaN系 HJFET用多層ェピ タキシャル膜構造の一例を模式的に示す断面図である。
[図 12]図 12は、本発明の実施形態 3にかかる AlGaNZGaN系 HJFETの構造の一 例を模式的に示す断面図である。
[図 13]図 13は、本発明の実施形態 3にかかる AlGaNZGaN系 HJFETのゲート電 極下の、多層ェピタキシャル構造における、伝導帯端のバンド'ダイアグラムを模式 的に示す図である。図中に示す Xは、「A1組成変調」されている AlGaNバッファ層中 の A1組成を表す。
[図 14]図 14は、本発明の実施形態 4に力かる AlGaNZGaN系 HJFETのゲート電 極下の、多層ェピタキシャル構造における、伝導帯端のバンド'ダイアグラムを模式 的に示す図である。ノ ッファ層では、ステップ状に「A1組成変調」された極く薄い A1G aNバッファ層の各層の間に、極く薄い InAlGaN障壁層を挿入され、周期的なポテン シャル構造が形成されている。図中において、 δ ζは、「Α1組成変調」された極く薄い AlGaNバッファ層の膜厚を表し、 δ Βは、極く薄い InAlGaN障壁層の膜厚を表す。 また、 Xは、「A1組成変調」されている AlGaNバッファ層中の A1組成を表す。
発明を実施するための最良の形態
[0028] 本発明の好適な形態について、以下に説明する。
[0029] まず、本発明の好適な形態に力かる多層ェピタキシャル膜は、
電界効果トランジスタの作製に利用可能な、基板上にェピタキシャル成長されてい る多層ェピタキシャル膜であつて、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、
該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効 果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであ り、
該多層ェピタキシャル膜は、電子供給層 Zチャネル層からなるヘテロ接合力 バッ ファ層上に形成されている積層構造を有しており、前記電子供給層 Zチャネル層の ヘテロ接合界面に二次元的に電子が蓄積されており、
ノ ッファ層は、基板表面力もチャネル層へ向力 方向に沿って、組成が単調に変化 する半導体材料で構成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成 変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化 することにより形成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チ ャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端 のエネルギーは、前記チャネル層を構成する半導体材料が有する伝導帯端のエネ ルギ一と比較し、高くなるように選択されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基 板面カゝらチャネル層へ向カゝぅ方向に沿った組成変化は、該組成が単調に変化する半 導体材料が有する伝導帯端のエネルギーは、前記基板面力 チャネル層へ向かう 方向に沿って単調に減少するように選択されており、
前記選択された基板面力 チャネル層へ向力う方向に沿った組成変化に起因して 、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極 とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿つ て単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調 に変化する半導体材料中に負の分極電荷が発生され、
該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構 成されているバッファ層において、力かる領域の伝導帯端のエネルギーは、前記基 板面からチャネル層へ向力う方向に沿って、電子のエネルギーが高くなる側に凸の 形状を示しつつ、単調に減少しており、
前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド 'ブ ロイ波長の 5倍以下に選択されている
ことを特徴とする多層ェピタキシャル膜である。
[0030] なお、作製される電界効果トランジスタ力 ディプリーション 'モード (ノーマリー'オン )で動作させる構成を選択している際には、
前記バッファ層は、前記基板面上に形成される核生成層上に形成されており、 少なくとも、作製された電界効果トランジスタにおいて、そのゲート電極直下におけ る、前記電子供給層中に発生する「正」の空間電荷の総量が、前記バッファ層中、な らびに前記バッファ層とチャネル層との界面および前記バッファ層と核生成層との界 面に発生する「負」の空間電荷の総量以上となっている構成とすることが好ましい。
[0031] カロえて、本発明の好適な形態に力かる多層ェピタキシャル膜においては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留 キャリアは、電子であり、
前記バッファ層を構成して ヽる、組成が単調に変化する半導体材料中に発生して いる、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その 残留キャリアを発生させ、イオンィ匕している不純物準位の密度よりも、高い密度である 構成を選択することが望ま ヽ。
上記の本発明の好適な形態に力かる多層ェピタキシャル膜における、より好適な形 態の一つは、
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体である形態である。この本発明の第一のより好適な形態にかかる 多層ェピタキシャル膜は、
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥ v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは InyAlxGa N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga _ N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記チャネル層との界面において、該バッファ層を構成している III族窒化物系 半導体材料の組成は、該組成を有する ΠΙ族窒化物系半導体材料が有する伝導帯端 のエネルギー力 s、前記チャネル層を構成する m族窒化物系半導体材料が有する伝 導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のェネル ギ一の差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、 前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは 、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする構成を選択して 、る。
[0033] その際、本発明の第一の形態に力かる多層ェピタキシャル膜においては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留 キャリアは、電子であり、
前記バッファ層を構成して ヽる、組成が単調に変化する半導体材料中に発生して いる、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その 残留キャリアを発生させ、イオンィ匕している不純物準位の密度よりも、高い密度である 構成を選択することが望まし ヽ。
[0034] 本発明の第一のより好適な形態に力かる多層ェピタキシャル膜においては、
例えば、前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材 料は、 Al Ga N (但し、 Xは、 1≥x≥0である）と表される III族窒化物系半導体材料
X 1 -X
で構成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成 Xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z )Z 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択すると、 好適である。
[0035] また、本発明の好適な形態に力かる多層ェピタキシャル膜のより好適な形態の別の 一つでも、前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分 極効果を有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半 導体、またはその混晶半導体である。この本発明の第二のより好適な形態にかかる 多層ェピタキシャル膜は、
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜は、電子供給層 Zチャネル層からなるヘテロ接合が、障壁 層を介して、ノ ッファ層上に形成されている積層構造を有しており、前記電子供給層 /チャネル層のへテロ接合界面に二次元的に電子が蓄積されており、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥
v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは InyAlxGa N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
障壁層は、前記チャネル層とバッファ層とで挟まれており、 InAlGaN,あるいは (In Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）で表される III族窒化物系半導体
1— V w 丄一 w
材料で形成され、
かつ、該障壁層を構成する m族窒化物系半導体材料が有する伝導帯端のエネルギ 一は、該障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料が有 する伝導帯端のエネルギーよりも高ぐかつ、該障壁層を構成する in族窒化物系半 導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッ ファ層を構成している m族窒化物系半導体材料が有する伝導帯端のエネルギーより も高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因する エネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 ΙηΑ1Ν、あるいは In Al Ga _ _ N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記障壁層との界面において、該バッファ層を構成している III族窒化物系半 導体材料の組成は、該組成を有する ΠΙ族窒化物系半導体材料が有する伝導帯端の エネルギーが、前記チャネル層を構成する m族窒化物系半導体材料が有する伝導 帯端のエネルギーよりも高くなるように選択され、
前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは 、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする構成を選択して 、る。
[0036] その際、本発明の第二のより好適な形態に力かる多層ェピタキシャル膜においては 前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留 キャリアは、電子であり、
前記バッファ層を構成して ヽる、組成が単調に変化する半導体材料中に発生して いる、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その 残留キャリアを発生させ、イオンィ匕している不純物準位の密度よりも、高い密度である 構成を選択することが望まし ヽ。
[0037] 本発明の第二の形態に力かる多層ェピタキシャル膜においては、
例えば、前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材 料は、 Al Ga N (但し、 Xは、 1≥x≥0である）と表される III族窒化物系半導体材料
X 1 -X
で構成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成 Xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z )Z 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択すると、 好適である。
カロえて、本発明は、上記の本発明の好適な形態に力かる多層ェピタキシャル膜を 利用することで作製可能な電界効果トランジスタの発明をも提供しており、 すなわち、本発明の好適な形態に力かる電界効果トランジスタは、
基板上にェピタキシャル成長される多層ェピタキシャル膜を利用して作製される電 界効果トランジスタであって、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、
該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効 果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであ り、
該多層ェピタキシャル膜は、電子供給層 Zチャネル層からなるヘテロ接合力 バッ ファ層上に形成されている積層構造を有しており、前記電子供給層 Zチャネル層の ヘテロ接合界面に二次元的に電子が蓄積されており、
ノ ッファ層は、基板表面力もチャネル層へ向力 方向に沿って、組成が単調に変化 する半導体材料で構成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成 変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化 することにより形成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チ ャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端 のエネルギーが、前記チャネル層を構成する半導体材料が有する伝導帯端のエネ ルギ一と比較し、高くなるように選択されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基 板面カゝらチャネル層へ向カゝぅ方向に沿った組成変化は、該組成が単調に変化する半 導体材料が有する伝導帯端のエネルギー力 前記基板面力 チャネル層へ向かう 方向に沿って単調に減少するように選択されており、
前記選択された基板面力 チャネル層へ向力う方向に沿った組成変化に起因して 、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極 とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿つ て単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調 に変化する半導体材料中に負の分極電荷が発生され、
該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構 成されているバッファ層において、力かる領域の伝導帯端のエネルギーは、前記基 板面からチャネル層へ向力う方向に沿って、電子のエネルギーが高くなる側に凸の 形状を示しつつ、単調に減少しており、
該電界効果トランジスタのゲート電極は、前記電子供給層の表面に設けられており 該ゲート電極の直下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として 定義される活性層厚 aと、ゲート長 Lgとのアスペクト比 LgZaが、 LgZa≥5を満たし ており、
前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド 'ブ ロイ波長の 5倍以下に選択されている
ことを特徴とする電界効果トランジスタである。
[0039] なお、作製される電界効果トランジスタ力 ディプリーション 'モード (ノーマリー'オン )で動作させる構成を選択している際には、
前記バッファ層は、前記基板面上に形成される核生成層上に形成されており、 少なくとも、作製された電界効果トランジスタにおいて、そのゲート電極直下におけ る、前記電子供給層中に発生する「正」の空間電荷の総量が、前記バッファ層中、な らびに前記バッファ層とチャネル層との界面および前記バッファ層と核生成層との界 面に発生する「負」の空間電荷の総量以上となっている構成とすることが好ましい。
[0040] カロえて、本発明の好適な形態に力かる電界効果トランジスタにおいては、 前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留 キャリアは、電子であり、
前記バッファ層を構成して ヽる、組成が単調に変化する半導体材料中に発生して いる、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その 残留キャリアを発生させ、イオンィ匕している不純物準位の密度よりも、高い密度である 構成を選択することが望ま ヽ。
上記の本発明の好適な形態に力かる電界効果トランジスタにおける、より好適な形 態の一つは、
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体である形態である。この本発明の第一のより好適な形態にかかる 電界効果トランジスタは、
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥ v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは In Al Ga N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記チャネル層との界面において、該バッファ層を構成している III族窒化物 系半導体材料の組成は、該組成を有する m族窒化物系半導体材料が有する伝導帯 端のエネルギー力 s、前記チャネル層を構成する m族窒化物系半導体材料が有する 伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネ ルギ一の差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、 前記バッファ層を構成する、組成が単調に変化する in族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは 、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする構成を選択して 、る。
[0042] その際、本発明の第一のより好適な形態に力かる電界効果トランジスタにおいては 前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留 キャリアは、電子であり、
前記バッファ層を構成して ヽる、組成が単調に変化する半導体材料中に発生して いる、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その 残留キャリアを発生させ、イオンィ匕している不純物準位の密度よりも、高い密度である 構成を選択することが望まし ヽ。
[0043] 本発明の第一の形態に力かる電界効果トランジスタにおいては、
例えば、前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材 料は、 Al Ga N (但し、 Xは、 1≥x≥0である）と表される III族窒化物系半導体材料
X 1 -X
で構成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 Al組成 xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z ) / 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択されて いると、好適である。
また、上記の本発明の好適な形態に力かる電界効果トランジスタにおける、より好適 な形態の別の一つも、
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体である形態である。この本発明の第二の形態に力かる電界効果ト ランジスタは、
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜は、電子供給層 Zチャネル層からなるヘテロ接合が、障壁 層を介して、ノ ッファ層上に形成されている積層構造を有しており、前記電子供給層 /チャネル層のへテロ接合界面に二次元的に電子が蓄積されており、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥ v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは In Al Ga N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
障壁層は、前記チャネル層とバッファ層とで挟まれており、 InAlGaN,あるいは (In Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）で表される III族窒化物系半導体
1— w 1— w
材料で形成され、
かつ、該障壁層を構成する m族窒化物系半導体材料が有する伝導帯端のエネルギ 一は、該障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料が有 する伝導帯端のエネルギーよりも高ぐかつ、該障壁層を構成する in族窒化物系半 導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッ ファ層を構成している m族窒化物系半導体材料が有する伝導帯端のエネルギーより も高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因する エネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 ΙηΑ1Ν、あるいは In Al Ga _ N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記障壁層との界面において、該バッファ層を構成している III族窒化物系半 導体材料の組成は、該組成を有する ΠΙ族窒化物系半導体材料が有する伝導帯端の エネルギーが、前記チャネル層を構成する m族窒化物系半導体材料が有する伝導 帯端のエネルギーよりも高くなるように選択され、
前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは 、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする構成を選択して 、る。
その際、本発明の第二のより好適な形態に力かる電界効果トランジスタにおいては 前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留 キャリアは、電子であり、
前記バッファ層を構成して ヽる、組成が単調に変化する半導体材料中に発生して いる、負の分極電荷の密度は、 前記バッファ層を構成している、組成が単調に変化する半導体材料において、その 残留キャリアを発生させ、イオンィ匕している不純物準位の密度よりも、高い密度である 構成を選択することが望ま ヽ。
[0046] 本発明の第二のより好適な形態に力かる電界効果トランジスタにおいては、
例えば、前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材 料は、 Al Ga N (但し、 Xは、 1≥x≥0である）と表される III族窒化物系半導体材料
X 1 -X
で構成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成 Xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z ) / 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択されて いると、好適である。
[0047] 力！]えて、本発明における好適な構成と、その構成を選択する際の指針に関して、以 下に説明する。
[0048] 本発明では、ヘテロ接合電界効果トランジスタ (HJFET)を作製する際に利用する 、多層ェピタキシャル層の構造として、基板上に、電子供給層 Zチャネル層 Zバッフ ァ層を含む多層構造を用いる際、チャネル層からバッファ層へのキャリア注入を抑制 し、電子供給層 Zチャネル層の界面に、二次元的に蓄積されたキャリアに対する閉じ 込め効果（carrier confinement)を向上させる手法として、電子供給層 Zチャネル 層 Zバッファ層を構成する半導体材料として、その結晶軸の方向に異方性に起因し 、自発分極とピエゾ分極効果を有する化合物半導体、ならびに、その混晶半導体を 利用し、基板上に、前記バッファ層を介して、チャネル層と、電子供給層とを積層する 構成の多層ェピタキシャル層において、基板表面からチャネル層へと向力う成長方 向に対して、前記バッファ層を構成する半導体材料の組成を単調に変化させ、その 組成の変化に起因して、該半導体材料が示す自発分極とピエゾ分極との総和である 分極を、成長方向に変化させ、このバッファ層中に分極電荷を発生させている。その 際、バッファ層を構成する半導体材料自体の残留キャリアは、前記電子供給層 Zチ ャネル層の界面に蓄積されるキャリアと同種とし、この残留キャリアの生成に伴い、残 留キャリアと逆の極性を示す空間電荷が、該半導体材料内に固定されている状態と する。その状況において、前記バッファ層中に発生する分極電荷は、前記残留キヤリ ァと同じ極性を示す電荷とし、この分極電荷の密度を、該半導体材料内に固定され ている空間電荷の密度より高くし、補償することにより、該バッファ層全体として、前記 分極電荷と同じ極性の固定電荷を実効的に有する状態としている。その場合、基板 の上面側から、チャネル層に向カゝぅ方向に、該バッファ層を構成する半導体材料の バンドのうち、前記キャリアが存在可能なバンド端力 該キャリアのエネルギーが上昇 する方向に凸の形状を示す形態とできることを本発明では利用している。
[0049] すなわち、チャネル層力 バッファ層中へキャリアを注入する過程では、該キャリア のエネルギーが上昇する方向に凸の形状を示すバンド端を、注入されるキャリアは登 る必要が生じ、このエネルギー的な傾斜を登ることが可能なキャリアは低減される。換 言すると、チャネル層からバッファ層中へキャリアの注入が抑制される効果が達成さ れる。勿論、ノ ッファ層領域では、該キャリアのエネルギーが上昇する方向に凸の形 状を示すバンド端を有するので、バッファ層中には、残留キャリアは存在せず、本発 明にかかる HJFETでは、該バッファ層を介するリーク電流も低減され、所謂、ノッフ ァ層耐圧は優れたものとなる。
[0050] 本発明にかかる HJFETでは、電子供給層 Zチャネル層 Zバッファ層を構成する半 導体材料として、その結晶軸の方向に異方性に起因し、自発分極とピエゾ分極効果 を有する化合物半導体、ならびに、その混晶半導体を利用している。この特徴に適 合する化合物半導体材料の例としては、六方晶の結晶系（ウルッ鉱型構造)を有す ることに伴い、自発分極とピエゾ分極効果を有する、 III族窒化物系半導体を挙げるこ とができる。表 1に、六方晶の結晶系を有する、 III族窒化物系半導体; A1N、 GaN、 I nNの構造定数、物性定数の一部を示す。
[0051] [表 1] 構造定数 および 物性定数 （ウルッ鉱 ¾結晶）
Figure imgf000029_0001
この六方晶の結晶系を有する、 III族窒化物系半導体、その混晶半導体を用いて、 電子供給層 Zチャネル層 Zバッファ層を構成する HJFETに対して、本発明を適用 する一例として、下記するような、 AlGaNZGaN系 HJFETの構成とすることができる
[0052] 一般に、 III族窒化物系半導体のェピタキシャル成長に利用可能な基板としては、 下記表 2に示すものが知られている。
[0053] [表 2]
I I I族窒化物系半導体のェピタキシャル成長用基板材料の結晶構造パラメータ
Figure imgf000029_0002
[0054] [表 3] I I I族窒化物系半導体のェピタキシャル成長用基板材料の熱 ·電気的特性
Figure imgf000030_0001
上記の基板材料のうち、 A1N基板を用いると、異種基板の表面に前記 A1N層を核 生成層として作製することが不要となる。但し、現状では、大口径の A1N基板を入手 することは容易でなぐ通常、異種基板の表面に、核生成層として、 C軸成長させた A IN層を利用する形態が好ましい。同様に、 ZnO基板に関しても、現状では、大口径 の基板を入手することは容易でなぐ通常、異種基板の表面に ZnOの薄膜層を形成 し、この ZnO薄膜層を下地層として、利用することができる。なお、 ZnOは、高温雰囲 気下において、熱分解を起こし易ぐその際、生成する、金属 Zn、 Oともに容易に蒸
2
散するため、高温成長用の下地層への利用には限界がある。
SiC基板は、高温成長用の下地基板として適しており、また、大口径の基板が容易 に入手可能であり、上記の AlGaNZGaN系 HJFET用の多層ェピタキシャル膜を作 製する上では、最も好適な基板の一つである。 SiCには、異なる結晶系に属する、結 晶ポリタイプが知られている力 そのうちでも、六方晶系に属する 6H— SiC及び 4H — SiCを利用することがより好ましい。 AlGaN/GaN系 HJFET用の多層ェピタキシ ャル膜においては、下地基板は、高抵抗であり、高い絶縁破壊電界を有することが 必要であり、 6H— SiC基板、 4H— SiC基板を始めとする SiC基板は、この要件を十 分に満足するものである。さらには、 SiC自体、良好な熱伝導率を示す材料であり、 例えば、 AlGaNZGaN系 HJFETの動作領域で発生する熱の放散に大きな寄与を 示す。この熱放散への寄与を考慮すると、特に、大電力動作を目標とする、 AlGaN ZGaN系 HJFETを作製する際、その下地基板として、 6H— SiC基板、 4H— SiC基 板を利用すると好適である。 [0056] Si、 GaAs、サファイアも、大口径の基板が容易に入手可能である利点を有する力 6H— SiC、 4H— SiCは、絶縁破壊電界は、 Siや GaAsの約 10倍であり、また、熱伝 導率は、 Siの約 3倍、サファイアの約 20倍であり、この二つの点でより好ましい基板材 料となっている。加えて、 6H— SiC、 4H— SiC基板の C面（（0001)面）上に、核生 成層として、 A1N層を成長させる際、その格子定数 aは、ほぼ一致しており、さらに、 熱膨張係数を考慮すると、高温成長条件において、その格子定数 aの差異はより小 さくなつている。従って、 6H— SiC、 4H— SiC基板の C面（（0001)面）上に A1N層を C軸成長させ、この A1N層を核生成層として、ェピタキシャル成長した多層ェピタキシ ャル膜は、高い結晶品質を示す膜となる。
[0057] その他、 3C— SiCの（111)面上に、 A1N層を C軸成長させる場合、その面は、実 効的な格子定数 a = 3. 082 (A)を有する面として機能するので、 6H— SiC、 4H—
h
SiC基板の C面（（0001)面）上に、 A1N層を C軸成長させる際と、遜色の無いものと なる。
[0058] なお、各種基板表面に、核生成層用の A1N層を成長させた際、両者の結晶方位の 関係は、下記表 4に示すものとなることが報告されている。
[0059] [表 4] 各種基板 *面に C面成長した六方晶 A 1 Nと基板表面の結晶方位の関係
Figure imgf000031_0001
表 4に示すように、 SiCの C面（（0001)面）の他、幾つかの基板表面上においても、 核生成層用の A1N層を C軸成長させることが可能である。
例えば、 Si基板は、大口径で高品質のものが安価に得られるために、今後、大面 積の m族窒化物系半導体の多層ェピタキシャル膜を形成する際、広く基板として利 用が進む可能性が高い。高温成長 (成長温度:約 1, 100°C)法を適用して、ダイァモ ンド構造の Si基板の表面に、六方晶 A1N膜をェピタキシャル成長し、 C軸成長した A1 N層を核生成層として、バッファ層以下の各層を成長する。これらの基板表面上の原 子配置と、 A1Nの原子配置の間に極く僅かなずれがあり、成長初期は A1N層の格子 間隔は歪みを示す力 成長が進むに伴い、この歪みはしだいに緩和される。具体的 には、核生成層として成長される A1N層の膜厚力 少なくとも、 40nmに達すると、該 A1N層上面は、 A1Nの本来の格子定数 (a = 3. 112 A)とほぼ等しい格子定数を持 つものとなる。
[0061] カ卩えて、基板表面に成長される、前記 A1N層は、高抵抗化しており、絶縁層として 機能する。従って、基板上に、絶縁性の A1N層を介して、ノ ッファ層以下の各層が積 層されている多層ェピタキシャル膜となる。但し、核生成層として、利用される A1N層 の膜厚は、不必要に厚くする必要はなぐ通常、 40nm以上、 lOOnm以下の範囲に 選択することが好ましい。
[0062] 先に説明したように、上記の AlGaNZGaN系 HJFETでは、 AlGaN電子供給層 Z GaNチャネル層は、 C面（（0001)面）成長されたものを利用するため、一般に、 6H
— SiC基板、 4H— SiC基板の C面（（0001)面）表面上に、電子供給層 Zチャネル 層 Zバッファ層を含む多層ェピタキシャル層を形成することが好ましい。その際、 6H
— SiC基板、 4H— SiC基板の C面（（0001)面)表面上に、該 C面上の格子定数 aと 略一致する格子定数 aを有する A1N層を、成長核を形成するための核生成層として、 形成した後、電子供給層 Zチャネル層 Zバッファ層の構造を、該 A1N層をシードとし て、ェピタキシャル成長させることが好ましい。
[0063] 作製される AlGaN/GaN系 HJFETでは、通常、裏面研磨力卩ェを施し、下地基板 の厚さを薄くし、裏面側からの熱放散効率を維持する。ェピタキシャル成長の際、下 地基板として利用した、各種の基板に対して、裏面研磨加工を施した後、一般的に、 この基板裏面を接地した状態で、 AlGaNZGaN系 HJFETは動作させる。
[0064] 従って、高周波用の AlGaNZGaN系 HJFETが示す素子特性、特に、高周波特 性に、用いられている下地基板材料に起因する影響がある。動作周波数が、 10GH z以上のマイクロ波、準ミリ波帯、さらにミリ波帯などのより高い周波数帯となる場合、 用いている下地基板の抵抗率が十分に高くないと、誘電損失の要因となり、その結 果、 RF利得や雑音指数 (Noise Figure)の特性を低下させる要因となる。具体的に は、 Si (あるいは GaAs)は、その禁制帯幅 Eg、伝導帯端の状態密度を考慮すると、 その抵抗率は、室温において、最高でも 2. 3 X 105 Q cmと見積もられ、高抵抗な基 板は得られず、 Si基板を利用する場合、動作周波数が 10GHz以上の用途には、好 適なものではない。それに対して、 SiCは、その禁制帯幅 Egは、 Si (あるいは GaAs) よりも遥かに大きぐ室温において、抵抗率が、 106 Ω cm台に達する基板が利用可能 である。すなわち、動作周波数が 10GHz以上の用途には、 SiC基板を好適に利用 することができる。一方、動作周波数が、 1GHz付近から 10GHzまでのマイクロ波周 波数帯である場合、 Si基板を用いても、前述する誘電損失の影響は十分許容できる 範囲となる。大口径の基板が、相対的に安価に入手できる点も考慮すると、動作周 波数が、 1GHz付近から 10GHzまでのマイクロ波周波数帯の用途に対しては、 Si基 板は、 SiC基板と同様に好適に利用できる。
[0065] 次に、高周波用の AlGaNZGaN系 HJFETが示す素子特性、特に、高出力動作 を目的とする際には、基板裏面を経由する熱放散の効率が、その素子効率に大きな 影響を持つ。従って、少なくとも、出力パワー密度で 5WZmm以上となる高出力動 作を目的とする際 (例えば、携帯電話の基地局用の大出力動作）には、熱伝導率が 高い SiC基板を利用することが好ましい。一方、出力パワー密度が 5WZmm以下の 範囲では、熱伝導率がやや劣る Si基板を用いても、十分に目的の特性を達成できる 。さらに、出力パワー密度は、 5WZmmよりも相当に低いが、動作周波数が 10GHz 以上となる用途には、熱伝導率は相当に劣る力 抵抗率は、 101C) Q cm台に達する サファイア基板も好適に利用することが可能である。より具体的には、携帯電話端末 用の AlGaNZGaN系 HJFETにおいては、出力パワー密度は、 5WZmmよりも大 幅に低いため、熱伝導率は相当に劣るサファイア基板を利用することができる。また 、携帯電話端末用の AlGaNZGaN系 HJFETを対象とする際、サファイア基板の利 用は、製造コストが低ぐ基板サイズも多いので、素子全体の製造コストの低減にも寄 与する。
[0066] ノッファ層としては、チャネル層の GaNとは、異なる組成の III族窒化物系半導体を 利用する。具体的には、このバッファ層を構成する III族窒化物系半導体の組成を、 A IN核生成層から、 GaNチャネル層へと向力う方向に、単調に変化させた III族窒化物 系混晶半導体層を用いる。その際、カゝかる組成が単調に変化している、所謂、「組成 変調」がなされている III族窒化物系混晶半導体の格子定数は、下層の A1N層の格 子定数と、その上層となる GaN層の格子定数と略等しい、特には、その中間的な値 を有することが好ましい。加えて、 AlGaNZGaN系 HJFETでは、 AlGaN電子供給 層 ZGaNチャネル層の界面に二次元的に蓄積されるキャリアは、電子であるため、 少なくとも、 GaNの伝導帯端のエネルギー Eと比較して、該「組成変調」がなされて
C
V、る III族窒化物系混晶半導体の伝導帯端のエネルギー Eは高 、エネルギーとなる
C
ものを選択する。この二つの条件を満足する III族窒化物系混晶半導体の一例として 、 AlGaNを挙げることができる。また、一般に、 In Al Ga _ Nと表記される III族窒 化物系混晶半導体のうち、前記の二つの条件を満足するものが好適に利用される。
[0067] 例えば、該「糸且成変調」がなされて!/、る III族窒化物系混晶半導体力もなるバッファ 層として、図 1に示すように「組成変調」がなされて!/、る AlGaNバッファ層を用いる際 には、基板面から GaNチャネル層へと向かう方向に、徐々にあるいはステップ状に A 1組成を低くした組成変調 (組成傾斜) AlGaN層を用いることが好ま 、。
[0068] 前記のように「A1組成変調」がなされている AlGaNバッファ層では、自発分極とピエ ゾ分極の両効果によって、負の分極電荷が発生し、伝導帯は上に凸の特性 (p—ライ ク）となる。このため、逆方向バイアス印加時においても、「A1組成変調」 AlGaNバッ ファ層に電子は注入されにくいことになる。従って、ノ ッファ層耐圧の向上が見込める 。さらに、 AlGaN層は、 GaN層よりも電子親和力が小さぐ伝導帯ポテンシャルが高 いので、バンド構造においてチャネル層の裏側にもバンド障壁が形成されることにな り、チャネルの電子閉じ込め効果（carrier confinement)の点でも向上が図れ、ピ ンチオフ特性の向上、ショート'チャネル効果の抑制が図れる。
[0069] なお、チャネル層の電子閉じ込め効果の向上のためには、チャネル層の裏に接す る障壁層として、チャネル層を構成する材料、例えば、 GaNよりも電子親和力の小さ Vヽ（伝導帯ポテンシャルの高 、) InAlGaN層を挿入すると、図 11に示す構成の多層 ェピタキシャル膜を用いて作製される、図 12に例示する構成の HJFETとなる。その 構造では、電子供給層、チャネル層、障壁層、「組成変調」バッファ層のバンド'ダイ アグラムは、図 13に例示する形状となり、チャネル層から「糸且成変調」バッファ層への 電子注入の抑制には、より効果的である。
[0070] 以上で説明したように、本発明に力かる HJFET、特に、 AlGaNZGaN系 HJFET では、バッファ層として、チャネル層の GaNとは別に、徐々にあるいはステップ状に A 1組成を、基板側から、 GaNチャネル層へと向カゝつて、低くした組成変調 (組成傾斜） AlGaN層を用いている。この「A1組成変調」している AlGaNバッファ層では、自発分 極とピエゾ分極の両効果によって負の分極電荷が発生し、伝導帯は上に凸の特性（
P—ライク）となる。このため、逆方向バイアス印加時においても、ノ ッファ層に電子は 注入されにくいことになる。従って、ノ ッファ層耐圧の向上が見込める。さらに、チヤネ ル層と、「組成変調」されているバッファ層との界面では、「組成変調」されているバッ ファ層の III族窒化物系混晶半導体 (AlGaNなど）、あるいは、力かる界面に設ける障 壁層の III族窒化物系混晶半導体 (InAlGaNなど）は、 GaN層よりも電子親和力が小 さぐ伝導帯ポテンシャルが高いので、バンド構造においてチャネル層の裏側にもバ ンド障壁が形成されることになり、チャネルの電子閉じ込め効果（carrier confinem ent)の点でも向上が図れ、ピンチオフ特性の向上、ショート 'チャネル効果の抑制が 図れる。以上の効果によって、本発明にかかる電界効果トランジスタは、高電圧動作 時における DC利得や RF利得の点でも大幅な向上が図れる。
[0071] このように、本発明は、 GaN系トランジスタの発展、特に、従来の均一な組成を有す るノ ッファ層を利用する素子構造では、ショート 'チャネル効果が激しく発生していた ミリ波 ·準ミリ波向け FETの性能向上、信頼性向上に寄与するところ極めて大なるもの である。
[0072] 以下に、具体例を挙げて、本発明をより詳しく説明する。これら具体例に例示される 実施形態は、本発明にかかる最良の実施形態の一例であるが、本発明は、これらの 実施形態に限定されるものではな ヽ。
[0073] (実施形態 1)
まず、本発明に力かる多層ェピタキシャル層の構成を設計する手法について、具 体例を示し説明する。なお、下記の説明では、多層ェピタキシャル層を構成する各層 においては、その層を構成する材料間の格子定数の差違 (格子不整合）に起因する 歪み応力は、多層ェピタキシャル層全体の面内方向の実効的な格子定数の変化に よる緩和が生じないと仮定する。具体的には、下記の事例では、多層ェピタキシャル 層の構成を構成する各層は、その面内方向の実効的な格子定数は、歪みのない A1 Nにおける面内方向の格子定数と一致し、格子定数の差違 (格子不整合）に起因し て、厚さ方向の格子定数が変化する状態となっており、多層ェピタキシャル層全体が 反ることで歪み応力を部分的に緩和する、あるいは、内部で転位を生成し、歪み応力 を部分的に緩和すると 、う歪の緩和の影響が無 、と 、う近似を行う。
[0074] この事例では、多層ェピタキシャル層は、基板として、 SiCの C面（（0001)面）を用 い、その表面に、核生成層（nucleation layer)として、 lOOnm厚の A1N層を成長 し、次いで、バッファ層として、第 1の AlGaN層を成長する。このバッファ層上に、チヤ ネル層として、 GaN層を、そして、最上層には、電子供給層として、第 2の AlGaN層 を、ェピタキシャル成長した構成とする。また、第 1の AlGaN層、 GaN層、第 2の A1G aN層は、いずれも、成長面の法線方向が、じ軸< 0001 >軸方向となるよう〖こ、ェピ タキシャル成長している。最終的に、 HJFETの構成を採用し、第 2の AlGaN層の表 面に、ゲート電極を設け、ゲート電極と第 2の AlGaN層とは、ショットキー接合する形 態とする。この事例では基板として SiCの C面（0001)面を用いた力 これ以外に、 Si C基板の A面、サファイア基板の C面、 A面等ェピタキシャル成長層の成長面の法線 方向が、 C軸く 0001〉軸方向となるように、ェピタキシャル成長できる基板を利用す ることちでさる。
[0075] 以下では、 III族窒化物系半導体材料の自発分極及びピエゾ分極に起因する分極 電荷を積極的に利用して、 GaN系へテロ接合電界効果トランジスタのバッファ層を設 計する方法について具体的に説明する。この設計に際しては、例えば、 0. Ambache r, B. Foutz, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, A. J .Siera kowski, W. J. Schaff, and L. F. Eastman, "Two dimensional electron gases induced b y spontaneous and piezoelectric polarization in undoped and doped AlGaN/ GaN het erostructures", J. Appl. Phys. Vol.87, No.l, p.334 (2000).などの文献に開示される 先行技術を参照し、その結果を部分的に利用することができる。
[0076] ノッファ層である、第 1の AlGaN層中には、格子不整合に起因する歪み応力が存 在する状態となっている。また、 III族窒化物系半導体材料は、自発分極 P を示し、ま
sp
た、圧電効果により、格子不整合に起因する歪み応力が存在する際には、ピエゾ分 極 P を示す。従って、格子不整合に起因する歪み応力を有する、第 1の AlGaN層 pe
中に存在するトータルの分極 Pは、自発分極 P とピエゾ分極 P のベクトル和で表さ
sp pe
れる。
[0077] P= P + P (C/m2)
sp pe
その際、第 1の AlGaN層内に存在する分極 Pに起因して、分極電荷 σ (Ρ)は発生 する。分極 Ρに起因して発生する分極電荷 σ (Ρ)は、下記のように示される。
[0078] σ (Ρ) =— V'P (V:ナブラ演算子）
ここでは、第 1の AlGaN層は、面内方向には、組成は一定であり、厚さ方向のみに 組成変化があり、また、歪み応力は、面内方向には存在せず、厚さ方向のみに格子 不整合に起因する歪み応力が存在していると近似しているため、分極電荷 σ (Ρ)は 、下記のように近似的に表される。すなわち、基板面から、多層ェピタキシャル層の 表面へ向かう法線方向を、 Ζ軸方向と定義すると、分極電荷 σ (Ρ)は、下記のように 近似的に表される。
[0079] σ (Ρ) = - 3 Ρ/ 3 ζ
=- d {P + Ppe}/3z
={- 3P / dz) + {- 3P / dz)
sp pe
= σ (P ) + σ (P ) (C/m3)
sp pe
なお、 σ (Ρ )≡— 3Ρ Ζ3ζ、 σ (Ρ )≡- 3P / dz とする。
sp sp pe pe
[0080] AlGaN混晶について、その組成を Al Ga _ N(0<x< 1)とする時、その自発分極 Pspを、 A1組成 Xの関数として、 P (X)と表記する。この P (X)に関して、ここでは線
sp sp
形近似として、下記の近似を行う。
[0081] P (χ)= χ·Ρ (Α1Ν) + (ΐ-χ)·Ρ (GaN)
sp sp sp
表 1に示す、 GaNの自発分極： Psp (GaN)、 A1Nの自発分極： Psp ( A1N)の値を代 入すると、下記のように記述される。
[0082] P (x)=P (GaN)-x-{P (GaN)— P (A1N) }
sp sp sp sp
= -0.029-0.052x (C/m2) AlGaN混晶について、その組成を Al Ga _ N(0<x< 1)とする時、その格子定数 a (Al Ga N)を、 Al組成 xの関数として、 a (x)と表記する。この a (x)に関して、こ
X 1-x 0 0
こでは線形近似として、下記の近似を行う。
[0083] a (x)= x-a(AlN) + (l-χ) -a(GaN)
o
表 1に示す、 GaNの格子定数： a (GaN)、 A1Nの格子定数： a ( A1N)の値を代入す ると、下記のように記述される。
[0084] a (x)= a (GaN) - x · { a (GaN) - a ( A1N) }
o
= 3. 189-0.077x (A)
また、 AlGaN混晶について、その組成を Al Ga _ N(0<x< 1)とする時、圧電定 数 e (Al Ga N)、 e (Al Ga N)、弾性定数 C (Al Ga N)、 C (Al Ga
31 x 1-x 33 x 1-x 13 x 1-x 33 x 1-x
N)を、 Al組成 xの関数として、それぞれ、 e (x)、e (x)、 C (x)、 C (x)と表記す
31 33 31 33
る。この e (x)、e (x)、C (x)、C (x)に関しても、ここでは線形近似として、下記
31 33 31 33
の近似を行う。
[0085] e (x)= x-e (A1N) + (l-χ) -e (GaN)
31 31 31
e (x)= x-e (AlN) + (l-x)-e (GaN)
33 33 33
C (x)= x-C (AlN) + (l-x)-C (GaN)
31 31 31
C (x)= x-C (AlN) + (l-x)-C (GaN)
33 33 33
表 1に示す、 GaNの圧電定数 e (GaN)ゝ e (GaN)、弾性定数 C (GaN)ゝ C (
31 33 13 33
GaN)、 A1Nの圧電定数 e (AlN)、e (A1N)、弾性定数 C (A1N)、C (A1N)の
31 33 13 33 値を代入すると、それぞれ、下記のように記述される。
[0086] e (x)= e (GaN)— x'{e (GaN)— e (A1N) }
31 31 31 31
= -0.49-0. llx
e (x)= e (GaN)-x-{e (GaN)— e (A1N) }
33 33 33 33
= 0. 73 + 0. 73x
C (x)= C (GaN)-x-{C (GaN)— C (A1N) }
31 31 31 31
= 70 + 50x
C (x)= x-C (AlN) + (l-x)-C (GaN)
33 33 33
= 379 + 16x 上記の歪み応力を有する第 1の AlGaN層内のピエゾ分極 P は、基板面から、多 pe
層ェピタキシャル層の表面へ向力う法線方向を、 Z軸方向と定義し、 AlGaNの組成 を Al Ga _ Ν(0<χ<1)とする時、以下のように表すことができる。
[0087] ここでは、面内の格子定数は、核生成層に用いる A1Nの格子定数に一致し、格子 不整合 (格子定数の差違)に起因する歪みは、厚さ方向 (Z軸方向）の格子間隔の変 移を引き起こすのみと近似しており、従って、歪みは、 e (Al Ga N)となる。上記
ZZ x 1-x
の近似において、歪の無い状態における面内の格子定数 a (AlxGa N)力 歪のあ る状態では、 A1Nの格子定数 a (A1N)と等しくなつており、歪み： e (Al Ga N)は
ZZ x 1-x
、下記のように表記される。
e (Al Ga N) = { a (A1N) a (Al Ga N) } /a (Al Ga N)
ZZ
歪み： e (AlGa N)を、 Al組成 xの関数として、 e (x)と表記すると、下記のように
ZZ 1-x ZZ
記述できる。
[0088] e (x) = {a— a (xノレ a (x)
ZZ 0 0
但し、 a≡a(AlN)である。
[0089] a (x)に、上記の近似式の値を導入すると、下記のように、近似される。
0
[0090] e (x) = {3.112— (3.189— 0.077x)}/(3.189— 0.077x)
ZZ
= (0.077x-0.077)/(3.189— 0.077x) 第 1の AlGaN層内のピエゾ分極 Ppeは、基板面から、多層ェピタキシャル層の表面 へ向かう法線方向を、 Z軸方向と定義し、 AlGaNの組成を Al Ga Ν(0<χ<1)と する時、 P (AlGa N)を、 Al組成 Xの関数として、 P (x)と表記すると、下記のよ
1—
うに記述できる。
[0091] P (x)=2e (x) [e (x) e (x)-{C (x)/C (x)}]
pe ZZ 31 33 31 33
歪み: e (x)、圧電定数 e (x)、e (x)、弾性定数 C (x)、 C (x)に、それぞれ、
ZZ 31 33 31 33 上記の近似式の値を導入すると、下記のように、近似される。
[0092] P (χ)^
pe
2{(0.077x-0.077)/(3.189— 0.077χ)}·{(-0.49— 0.11χ)-(0.73 + 0.73χ) - (70 + 50χ)/(379 + 16χ)}
一方、 GaNチャネル層 Ζ第 1の AlGaN層（バッファ層） ZA1N核生成層 Z基板の 構成において、第 1の AlGaN層の組成； Al Ga _ N力 A1N核生成層との界面にお いて、 A1組成 xb、 GaNチャネル層との界面において、 A1組成 xtであり、その間では 、厚さ方向（Z軸方向）に、厚さ（z)の関数として、 A1組成 x(z)、として表記される。そ の際、 xb>xtであり、 xb≥x(z)≥xtの範囲で、 A1組成 x(z)は、厚さ（z)の増加ととも に、単調に減少するとする。すなわち、 A1N核生成層との界面から、 GaNチャネル層 との界面に向かって、第 1の AlGaN層（バッファ層）を構成する Al Ga _ Nの Al組成 x(z)は、単調減少しているとする。なお、厚さ（z)は、第 1の AlGaN層（バッファ層）全 体の膜厚を t とすると、 t ≥z≥0となる。
buffer buffer
[0093] その場合、第 1の AlGaN層（バッファ層）中、位置 zにおける分極電荷 σ (Ρ(ζ))は 、位置 ζにおける自発分極電荷 σ (Ρ (ζ) )とピエゾ分極電荷 σ (Ρ (ζ) )の和として
sp pe
表現される。
[0094] σ (Ρ(ζ))= σ (Ρ (ζ)) + σ (Ρ (ζ)) (C/rn )
pe
Figure imgf000040_0001
第 1の AlGaN層（バッファ層）中、 t >z>0の範囲では、位置 zにおける自発分
buffer
極 P (X (z) )は、下記の近似式で記述でき、
sp
P (x(z)) = -0. 029-0. 052·χ(ζ) (C/m2)
従って、位置 zにおける自発分極電荷 σ (Ρ (ζ) )は、下記の近似式で記述できる。
sp
[0095] σ (Ρ (ζ)) = - 3 {Ρ (χ(ζ))}/3ζ
sp sp
=0. 052· 3χ(ζ)/3ζ (C/m3)
なお、 ζ = 0(Α1Ν核生成層との界面）では、
A1N核生成層側の自発分極 P (A1N)は、
sp
P (A1N) = —0. 081 (C/m2)
この界面での AlGaNの Al組成； xbの自発分極 P (xb)は、
sp
P (xb) = -0. 029-0. 052-xb (C/m2)
である。この界面での自発分極電荷 σ (Ρ (0) )は、 σ (P (0)) = -V-P (0) (V:ナブラ演算子）
sp sp
で定義されるが、 P (z)は不連続であるため、下記のように近似される。
sp
[0096] σ (Ρ (0))=Ρ (ΑΙΝ)-Ρ (xb)
sp sp sp
= -0.081— (— 0.029-0.052-xb)
= -0.052 + 0.052-xb (C/m2)
また、 z = t (GaNチャネル層との界面）では、
buffer
GaNチャネル層側の自発分極 P (GaN)は、
sp
P (GaN) = -0.029 (C/m2)
この界面での AlGaNの Al組成； xtの自発分極 P (xt)は、
sp
P (xb) = -0.029-0.052-xb (C/m2)
である。この界面での自発分極電荷 σ (P (t ))は、
sp buffer
σ (Ρ (t )) = V'P (t ) (V:ナブラ演算子）
sp buffer sp buffer
で定義されるが、 P (z)は不連続であるため、下記のように近似される。
sp
[0097] σ (P (t ))=P (xt)— P (GaN)
sp buffer sp sp
= (-0.029-0.052-xt)-(-0.029)
= -0.052-xt (C/m2)
一方、第 1の AlGaN層（バッファ層）中、 t >z>0の範囲では、位置 zにおけるピ
buffer
ェゾ分極電荷 σ (Ρ (ζ) )は、下記のように表される。
pe
[0098] σ (Ρ (ζ))≡ - 3 {Ρ (ζ)}/3ζ
pe
Figure imgf000041_0001
上述の近似式で示されるピエゾ分極 Ρ (X (ζ) )を利用して、下記の形式で、その近
pe
似値を求めることが可能である。
[0099] σ (Ρ (ζ)) = - 3 {Ρ (χ)}/3χ· 3χ(ζ)/3ζ (C/m3)
pe pe
なお、 ζ = 0(Α1Ν核生成層との界面）では、
A1N核生成層側のピエゾ分極 P (A1N)は、格子不整合がな 、ため、
pe
P (A1N)=0 (C/m2)
pe
である。この界面でのピエゾ分極電荷 σ (Ρ (0) )は、
pe
σ (P (0)) = -V-P (0) (V:ナブラ演算子） で定義されるが、 P (z)は不連続であるため、下記のように近似される。
pe
[0100] σ (P (0))=P (AIN)— Ρ (xb)
pe pe pe
=0— P (xb)
pe
= -P (xb) (C/m3)
pe
また、 z = t (GaNチャネル層との界面）では、
buffer
GaNチャネル層側のピエゾ分極 P (GaN)は、
pe
P (GaN) = —0.0306 (C/m2)
pe
である。この界面でのピエゾ分極電荷 σ (P (t ))は、
pe buffer
σ (Ρ (t )) = V'P (t ) (V:ナブラ演算子）
pe buffer pe buffer
で定義されるが、 P (z)は不連続であるため、下記のように近似される。
pe
[0101] σ (P (t ))=P (xt)-P (GaN)
pe buffer pe pe
=P (xt) +0.0306 (C/m3)
pe
以上の結果をまとめると、第 1の AlGaN層（バッファ層）中、 t >z>0の範囲で
buffer
は、位置 zにおける分極電荷 σ (Ρ(ζ))は、下記のように近似できる。
[0102] σ (Ρ(ζ))= σ (Ρ (ζ)) + σ (Ρ (ζ))
sp pe
= {0.052· 3χ(ζ)/3ζ} + {- d {Ρ (χ)}/3χ· 3χ(ζ)/3ζ} (
pe
C/m3)
なお、 ζ = 0 (AIN核生成層との界面）では、
σ (Ρ(0))= σ (Ρ (0)) + σ (Ρ (0))
sp pe
= -0.052 + 0.052-xb-P (xb) (C/m2)
pe
と近似的に表記できる。
[0103] また、 z = t (GaNチャネル層との界面）では、
buffer
σ (P(t )) = σ (P (t )) + σ (P (t ))
buffer sp buffer pe buffer
= -0.052-xt+P (xt) +0.0306 (C/m2)
pe
と近似的に表記できる。
[0104] 以下に、 GaNチャネル層 Z第 1の AlGaN層（バッファ層） ZA1N核生成層 Z基板 の構成を有する際、該第 1の AlGaN層（バッファ層）の厚さ t 力 1 m(1000nm
buffer
)であり、 AIN核生成層との界面から、 GaNチャネル層との界面に向力つて、第 1の A IGaN層を構成する AlxGa Nの A1組成 x (z)力 線形的に減少して 、る事例を考え る。すなわち、 A1N核生成層との界面において、 A1組成 xb、 GaNチャネル層との界 面において、 A1組成 xtであり、その間では、厚さ方向（Z軸方向）に、厚さ（zZw m) の関数として、 A1組成 x (z)力 下記のように示される事例を考える。
[0105] x (z) =xt-z + xb - (l -z)
GaNチャネル層との界面における、 A1組成 xtが、 xt=0. 05であり、 A1N核生成層 との界面における、 A1組成 xbを、 0. 40≥xb≥0. 05の範囲で、種々に選択した上、 第 1の AlGaN層（バッファ層）中に誘起される分極電荷密度 σ (Ρ)を、上記の近似下 において算出（推定)する。その際、 GaNチャネル層との界面、および A1N核生成層 との界面においては、自発分極 P ならびに、ピエゾ分極 P は不連続となっており、
sp pe
これらの二つのへテロ界面に発生する分極電荷 σ (Ρ)は、上述するように、自発分極 Ρ Ρ の
spならびに、ピエゾ分極 pe 不連続的変化量に基づき、算出した。
[0106] 図 8に、上記の境界条件に基づき、第 1の AlGaN層（バッファ層）中に誘起される分 極電荷密度 σ (Ρ)を算出した結果を、横軸: A1N核生成層との界面における、 ALII 成 xbに対して、縦軸:誘起される分極電荷密度； σ (P) /e cm—3 (但し、 eは、電子 の電荷量 (単位電荷)を表す)をプロットした結果を示す。第 1の AlGaN層（バッファ 層）中に誘起される分極電荷密度 σ (P)Zeは、負の固定電荷であり、その密度は、 1016 cm"3 オーダーとなっている。一般的に、ェピタキシャル成長で作製される A1 Ga _ N (0. 50≥xb≥0)は、残留キャリア濃度力 n= 1014〜1015 cm—3程度の n_ 層となることが多ぐ従って、半導体層内に、不純物準位として、固定されている正の 電荷密度は、 1014〜1015 cm—3程度となる。
[0107] 上記のように第 1の AlGaN層を構成する Al Ga Nの A1組成 x (z)力 線形的に 減少している場合では、第 1の AlGaN層（バッファ層）中に誘起される分極電荷 (負 の固定電荷)が、残留キャリア濃度に対応する、イオンィ匕した不純物準位に由来する 正の固定電荷を「補償」する結果、両者の差違が、第 1の AlGaN層（バッファ層）中に 、空間電荷として、局在する状態に相当するものとなる。すなわち、第 1の AlGaN層（ バッファ層）中に誘起される分極電荷密度 σ (P)Zeは、 1016 cm"3 オーダーの負 の固定電荷であり、イオンィ匕した不純物準位に由来する正の固定電荷の密度 1014 〜1015 cm_d程度を超えており、結果として、第 1の AlGaN層（バッファ層）中には、 実効的に「負の空間電荷」が局在している状態となる。換言すると、上記のように第 1 の AlGaN層を構成する Al Ga Nの A1組成 x (z)力 線形的に減少している場合、 GaNチャネル層 Z第 1の AlGaN層（バッファ層） ZA1N核生成層 Z基板の構成のバ ンド ·ダイアグラムを考慮すると、該第 1の AlGaN層は、残留キャリア濃度が、 ρ = 10' 5〜： LO16 cm—3程度の ρ—層と同等の機能を発揮する。従って、図 3に例示するように 、そのバンド'ダイアグラムにおいて、 A1N核生成層との界面から GaNチャネル層との 界面へ向かって、第 1の AlGaN層（バッファ層）の伝導帯端のエネルギー位置は、上 に凸の形状を示しつつ、単調に低下する。
[0108] なお、 A1N核生成層との界面、ならびに、 GaNチャネル層との界面では、発生した 分極電荷は、シート電荷状に存在しており、そのシート密度で、それぞれ〜 1012 (/c m2)程度である。その程度では、界面近傍のバンド形状、および、 GaNチャネル層に 蓄えられる、チャネル 'キャリア濃度に及ぼす影響は大きくはない。なぜなら、通常の AlGaNZGaNキャリア合 FET (A1組成 0. 2など）において AlGaNZGaNヘテロ接 合に誘起される 2次元電子ガスによるキャリアは、シート電荷濃度で 1013 (/cm2)台 もあり、約 1桁大きいからである。
[0109] 本発明の構造に対して、従来の GaNバッファ層、あるいは、 A1組成が一定の AlGa Nで構成される AlGaNバッファ層においては、バッファ層中における分極 Pは、厚さ 方向（Z軸方向）に変化しないため、ノ ッファ層中には、分極電荷が発生していない。 従って、 GaNチャネル層 ZGaN層（バッファ層） ZA1N核生成層 Z基板の構成、ま たは、 GaNチャネル層 Z—定組成 AlGaN層（バッファ層） ZA1N核生成層 Z基板の 構成のバンド'ダイアグラムを考慮すると、該 GaN層（バッファ層）、あるいは一定組成 AlGaN層（バッファ層）は、例えば、残留キャリア濃度力 n= 1014〜： LO15 cm—3程 度の n_層として機能する。従って、図 6に例示するように、そのバンド'ダイアグラムに おいて、 A1N核生成層との界面から GaNチャネル層との界面へ向かって、 GaN層バ ッファ層または AlGaNバッファ層の伝導帯端のエネルギー位置は、下に凸の形状を 示しつつ、単調に低下している。
[0110] 以上では、 GaNチャネル層 Z第 1の AlGaN層（バッファ層） ZA1N核生成層 Z基 板の構成において、第 1の AlGaN層（バッファ層）を構成する Al Ga _ Nの Al組成 x (z) 1S 線形的に減少して 、る例にっ 、て、説明を行った力 Al Ga Nの Al組成 X (z)力 単調に減少する（0> 3 (2)73 2となってぃる）際、例えば、 -0. 05 _ 1≥ { 3 x(z)Z 3 z}を維持すると、第 1の AlGaN層（バッファ層）中に誘起される分 極電荷密度 σ (P)Zeは、少なくとも、〜1016 cm—3程度となり、該第 1の AlGaN層 は、少なくとも残留キャリア濃度が、 p = 1015〜1016 cm—3程度の p—層と同等の機能 を発揮する。あるいは、 Al Ga Nの Al組成 X (z)を、細かなステップ状に、単調減少 させ、例えば、各ステップにおける A1組成 x (z)の変化量 δ x (z)と各ステップの幅 δ ζ との it : 3 (2) / 3 2に関して、0. 05 δ χ (ζ) / δ ζ}を維持すると、第 1 の AlGaN層（バッファ層）中に誘起される分極電荷密度 σ (P)Zeは、少なくとも、〜 1016 cm—3程度となり、該第 1の AlGaN層は、少なくとも残留キャリア濃度が、 p = l 015〜1016 cm—3程度の p一層と同等の機能を発揮させることが可能である。
以上の説明するように、 GaNチャネル層 Z第 1の AlGaN層（バッファ層） ZA1N核 生成層 Z基板の構成において、第 1の AlGaN層（バッファ層）を構成する Al Ga _ Nの Al組成 x(z)を単調に減少させ、例えば、その実効的な減少率； 3 x(z)Z 3 z (ま たは、 δ χ(ζ)Ζ δ ζ)が、 一 0. 05 111_ 1≥ { 3 χ(ζ) Ζ 3 ζ}を維持するようにすると 、第 1の AlGaN層（バッファ層）中に誘起される分極電荷密度 σ (P)Zeは、少なくと も、〜1016 cm—3程度となり、該第 1の AlGaN層は、残留キャリア濃度が、少なくとも p = 1015〜1016 cm_3程度の p一層と同等の機能を発揮させることが可能である。す なわち、図 3に例示するように、そのバンド'ダイアグラムにおいて、 A1N核生成層との 界面から GaNチャネル層との界面へ向かって、第 1の AlGaN層（バッファ層）の伝導 帯端のエネルギー位置は、上に凸の形状を示しつつ、単調に低下するものとできる。 その状態では、図 3に例示するように、 GaNチャネル層と第 1の AlGaN層（バッファ 層）との界面に存在する、伝導帯エネルギーの不連続 Δ Εに相当するバリア（段差）
C
に加え、それに引き続き、伝導帯端のエネルギー位置も大きな傾斜を示す状態とな つている。このため、ゲート電極に、逆方向バイアスを印加した際、 GaNチャネル層か ら第 1の AlGaN層（バッファ層）への電子注入は、効果的に抑制される。従って、得ら れる HJFETでは、バッファ層耐圧の向上が見込まれる。 [0112] 勿論、 GaNチャネル層と第 1の AlGaN層（バッファ層）との界面に存在する、伝導 帯エネルギーの不連続 Δ Εに相当するノリア (段差）は、 GaNチャネル層に形成さ
C
れる二次元電子ガスに対して、その電子閉じ込め効果の向上に大きな貢献を有する
[0113] ただし、チャネル層の膜厚が、 HEMT動作に必要な膜厚以上に厚い場合、すなわ ち、チャネル層と電子供給層との界面に蓄積される二次元電子ガスの存在領域の幅 よりも、大幅に厚い場合、上記チャネル層とバッファ層との界面にも、キャリア (電子） が局在可能な状態となる。従って、ノ ッファ層中に存在する浅いドナー準位力も供給 されるキャリアは、チャネル層と電子供給層との界面に蓄積される二次元電子ガスに 寄与しない状態となる。あるいは、電子供給層から供給されるキャリアの一部は、チヤ ネル層と電子供給層との界面に蓄積されず、チャネル層とバッファ層との界面に局在 した状態となる場合もある。この状態では、ゲート電極にバイアス電圧を印加し、チヤ ネル層と電子供給層との界面に蓄積される二次元電子ガスを除 、た時点でも、チヤ ネル層とバッファ層との界面に局キャリアャリア (電子）は、なお残こる場合もある。そ の場合、チャネル層とバッファ層との界面に局在するキャリア（電子）に起因するパラ レル.コンダクシヨンの影響があり、耐圧不良、ピンチオフ不良の要因となる。
[0114] 従って、チャネル層の膜厚を制限し、チャネル層と電子供給層との界面に蓄積され る二次元キャリアガス（二次元電子ガス）以外に、チャネル層とバッファ層との界面に もキャリア (電子）が局在する現象を回避することが望ましい。電子供給層の表面にゲ ート電極を設け、 HEMT t造を形成した際、チャネル層と電子供給層との界面に蓄 積される二次元電子ガスは、その動作温度においては、複数の束縛準位に熱的に 分布しており、この二次元電子ガスは、膜厚方向の並進エネルギーの平均は、 1Z2 kT(kは、ボルツマン定数、 Tは、 300K程度の温度を示す)程度となっている。従つ て、複数の束縛準位に熱的に分布している、二次元電子ガスの熱的運動に由来する 、ド 'ブロイ波長えは、この複数の束縛準位上の熱的な分布を推定計算すると、蓄積 されている二次元電子ガスの面密度に依存するが、約 1 Onm〜 12nm (約 100〜 12 OA)に相当する。チャネル層の膜厚を、力かる二次元電子ガスのド'ブロイ波長 λの 5倍を超えない範囲に選択すると、チャネル層と電子供給層との界面と、チャネル層 とバッファ層との界面とに、それぞれ独立して、複数の束縛準位が形成される状態が 回避できる。すなわち、チャネル層の膜厚力 力かる二次元電子ガスのド 'ブロイ波長 λの 5倍を超えない範囲では、チャネル層中に蓄積されるキャリア（電子）は、チヤネ ル層と電子供給層との界面と、チャネル層とバッファ層との界面とを障壁とする、ポテ ンシャル井戸中に形成される一体化された束縛準位複数に分布する状態となる。そ の状態では、ゲート電極にバイアス電圧を印加し、チャネル層と電子供給層との界面 に蓄積される二次元電子ガスを除いた時点で、その後も依然として、チャネル層とバ ッファ層との界面にキャリア（電子）が局在化して残余する現象は生じなくなる。結果 的に、チャネル層とバッファ層との界面に局在するキャリア（電子）に起因するパラレ ル'コンダクシヨンの影響は回避され、耐圧不良、ピンチオフ不良の要因とはならない
[0115] すなわち、チャネル層の膜厚は、 ΗΕΜΤ構造を形成した際、チャネル層と電子供 給層との界面に蓄積される二次元電子ガスの熱的運動に由来する、ド 'ブロイ波長 λ を基準として、該二次元電子ガスを構成する電子のド 'ブロイ波長 λの 5倍を超えな い範囲に選択する。但し、チャネル層の膜厚は、該二次元電子ガスを構成する電子 のド 'ブロイ波長えの 1Z2よりも遥かに小さく選択することは、技術的に意味がなぐ 少なくとも、ド 'ブロイ波長えの 1Z2倍を下回らない範囲に選択する。一般に、 HEM T構造を形成した際、チャネル層の膜厚は、二次元電子ガスを構成する電子のド'ブ ロイ波長えの 1Z2倍以上、 2倍以下の範囲、より好ましくは、電子のド 'ブロイ波長え の 3Z2倍以下の範囲に選択することが好ましい。
[0116] なお、上述するように二次元電子ガスを構成する電子のド 'ブロイ波長 λ 1S 約 10η m〜12nm (約 100〜120A)とする際には、チャネル層の膜厚は、少なくとも、 5nm 〜60nmの範囲、好ましくは、 5nm〜25nmの範囲、より好ましくは、 5nm〜15nmの 範囲に選択することが望ましい。
[0117] また、高周波用電界効果トランジスタ (FET)の場合、その動作周波数は、 1GHz程 度のマイクロ波帯から、 W帯にまで及ぶミリ波周波数帯の範囲に選択される。高周波 用 FETにおいて、ゲート長 Lgは、その FETが有効な利得を有することが可能なスィ ツチング時間の下限、すなわち、 FETの最小スイッチング時間てを決定する、素子構 造的要因の一つである。また、 FETを増幅器として利用した際、増幅器として有効に 動作可能である周波数の上限: f は、前記 FETの最小スイッチング時間 τに依存し opr
ている。一般に、この増幅器として有効に動作可能である周波数の上限: f
oprと FET の最小スイッチング時間 τとは、 f = ΐ/ (2 π τ )という関係にある。
opr
[0118] 一方、 FET自体の最小スイッチング時間 τは、その FETの回路形式 ·動作モード にも依存するが、該 FETの電流利得遮断周波数 (cut— off frequency)： f と、概
T
ね、 τ = 1/ ( π ϊ )という関係にある。さらに、 ΗΕΜΤ構造の HJFETにおける、電流
Τ
利得遮断周波数: f は、高電界下のチャネル電子のピーク'ドリフト速度 V と、ゲート
Ί sat 長 Lgとに依存しており、通常、 f = V Z (2 π Lg)と表すことができる。従って、 HE
T sat
MT構造の HJFETにおける最小スイッチング時間 τは、 τ ΐΖ ( π ί ) = 2Lg/V
T s と表すことができる。
at
[0119] HEMT構造の HJFETにおいて、目標とする動作周波数の上限: f を達成する上 opr
では、該 FETにおける最小スイッチング時間 τを、 τ≤ 1Z (2 π f )とすることが必 opr
要であり、すなわち、（2LgZV )≤1/ (2 π ί )とすることが必要である。従って、 sat opr
HEMT構造の HJFETにおいて、そのゲート長 Lgを、 Lg≤V / (4 π ί )を満たす sat opr ように、選択することが必要となる。
[0120] 例えば、 HEMT構造の AlGaNZGaNヘテロ接合 FETにお!/、て、該 FETをデイブ リーシヨン'モード (ノーマリー 'オン)で動作させる構成とする際、電子供給層とチヤネ ル層との界面に蓄積される二次元電子ガスについて、高電界下のチャネル電子のド リフト速度 V は、実際の FETにおいて、そのゲート電極を接地した条件で測定する sat
ことができる。実際の FETにおける測定結果は、フリンジング成分まで含めた寄生パ ラメータを含んだ状態において、測定されるチャネル電子のドリフト速度 V となって sat いる。例えば、シート'キャリア濃度、 9. 50 X 1012cm_2、移動度、 1600cm2/Vsを 示す、二次元電子ガスにおいて、高電界下（この系では、電界強度 E = 2 X 105VZc m程度）の該チャネル電子のドリフト速度 V は、測定結果に基づき、 V ^ 1. 1 X 1 sat sat
07 (cmZs)と算出される。従って、目標とする動作周波数の上限: f を、準ミリ波の K opr
a帯に該当する 26. 5GHzに選択する際、ディプリーション 'モード (ノーマリー'オン） で動作させる構成の HEMT構造の AlGaNZGaNヘテロ接合 FETにおける、ゲート 長 Lgは、 Lg≤0. 33 mの範囲に選択することが必要となる。
[0121] さらには、ディプリーション 'モード (ノーマリー'オン)で動作させる構成を選択してい る、ミリ波向け、あるいは準ミリ波向け GaN系 FETにおいては、ショート 'チャネル効果 を緩和するためには、上述するように、ゲート長 Lgと、ゲート電極直下における電子 供給層の膜厚とチャネル層の膜厚の合計で定義される活性層厚 aとのァスぺ外比 L gZaが、 Lg/a≥ 5を満たすように選択することが好ま 、。
[0122] 仮に、ディプリーション 'モード (ノーマリー'オン)で動作させる構成の HEMT構造の AlGaNZGaNヘテロ接合 FETにおける、ゲート長 Lgを、 Lg = 0. 33 ,u m(330nm) に選択する際には、 LgZa≥5を満たすためには、活性層厚 aは、 a≤66nmの範囲 に選択する必要がある。さらに、ゲート長 Lgは、前記の上限値より短く選択することが 望ましぐ具体的には、ゲート長 Lgが、 250ηπ！〜 150nmの範囲に選択される場合、 該ゲート電極直下における活性層厚 aは、 50ηπ！〜 30nmの範囲に選択することが好 ましい。
[0123] 勿論、ゲート電極と電子供給層との界面には、ショットキー接合が形成されており、 このショットキー接合のノリア高さ Φ (eV)に起因して空欠層が形成される。例えば、
B
ディプリーション.モード (ノーマリー.オン状態)で動作させる構成の HEMT t造の A1 GaNZGaNヘテロ接合 FETにお!/、て、ショットキー接合のバリア高さ Φ (eV)力 0
B
. 9eV程度である際、そのゲート電極を接地した状態 (ゲート電圧 OVの状態)では、 電子供給層は空欠化して 、るが、チャネル層の空欠化が生じて 、な 、ことが必要で ある。この要件を満足する上では、ゲート電極直下における電子供給層の膜厚は、 少なくとも、 20nm以上、好ましくは、 20ηπ！〜 30nmの範囲に選択することが好まし い。換言するならば、ゲート長 Lgが、 250nm〜150nmの範囲に選択される場合、ゲ ート電極直下におけるアスペクト比 LgZaについて、 LgZa≥5を満たす上では、ゲ ート電極直下における電子供給層の膜厚は、 20nm〜30nmの範囲に、チャネル層 の膜厚の膜厚は、好ましくは、 5nm〜25nmの範囲、より好ましくは、 5nm〜15nmの 範囲に選択することが望ましい。
[0124] なお、ディプリーション 'モード (ノーマリー'オン状態)で動作させる構成の HEMT構 造の AlGaNZGaNヘテロ接合 FETにお 、て、電子供給層の膜厚を前記の範囲に 選択する際には、該電子供給層の残留キャリア濃度 (イオン化した浅いドナー準位の 濃度）は、 5 X 1015 cm一3〜 1 X 1017 cm—3の範囲であること力 通常、好ましい。少 なくとも、ディプリーション 'モード (ノーマリー'オン状態)で動作させる際、 HEMT構 造を構成し、電子供給層の膜厚を前記の範囲に選択する際、電子供給層とチャネル 層との界面に二次元電子ガスが蓄積する状態とする上では、電子供給層中全体に、 イオン化したァクセプタ準位に起因する「負」の空間電荷が存在する状態とすることは 望ましくない。同じぐ電子供給層中に、「組成変調」を施し、「負」の分極電荷が連続 的に分布する状況とすることも望ましくない。従って、通常、電子供給層は、「組成変 調」がなされて ヽな 、、一定組成のェピタキシャル膜を採用する。
[0125] なお、ディプリーション 'モード (ノーマリー'オン状態)で動作させる構成の HEMT構 造の AlGaNZGaNヘテロ接合 FETにお!/、て、そのゲート電極を接地した状態（ゲ ート電圧 OVの状態)で、前記電子供給層とチャネル層との界面に蓄積されている、 二次元電子ガスのシート電荷密度を、少なくとも、 1 X 1012 (cm—2)以上とするために は、電子供給層とチャネル層との界面における伝導帯エネルギーの不連続 Δ Εは、
C
少なくとも、 Δ Ε ≥0. 2eVの範囲に選択することが好ましい。
C
[0126] ディプリーション 'モード (ノーマリー'オン状態)で動作させる構成の HEMT構造の AlGaNZGaNヘテロ接合 FETにお!/、ては、ゲート電極に逆方向電圧を印加するこ とにより、前記電子供給層とチャネル層との界面に蓄積されている、二次元電子ガス のシート電荷密度を減少させている。この二次元電子ガスのシート電荷密度をゼロと するに必要なゲート電圧が、閾値電圧 V (V)に相当する。具体的には、電子供給層
T
1S 残留キャリア濃度 (イオンィ匕した浅いドナー準位の濃度: N )が一定で、また、 A1
d
組成が一定である AlGaNを採用する、 HEMT構造の AlGaNZGaNヘテロ接合 FE Tでは、前記電子供給層とチャネル層との界面におけるチャネル層の伝導帯端が、 フェルミ準位 Eと一致する状態となるゲート電圧力 閾値電圧 V (V)に相当する。そ f T
の状態は、電子供給層は、完全に空乏化しているが、チャネル層は、フラット 'バンド 状態となっていると、近似的に表現できる。すなわち、電子供給層には、空間電荷と して、電子供給層とチャネル層との界面に発生する、両者の分極差に相当する正の 分極電荷 (シート電荷密度: N )が、電子供給層内部には、イオン化した浅いドナー に起因する正の電荷 (イオンィ匕した浅いドナー準位の濃度: N )が存在している。従 d
つて、閾値電圧 V (V)は、下記の関係式を満足する。
τ
[0127] Φ /q-V =ΔΕ /q+ (q/ ε ) · { (N -t ) + (N -t /2)}
B T C B S B d B
但し、 qは、電子の単位電荷量（1. 6X10—19 、 Φ (eV)は、ゲート電極と電子供
B
給層との間に形成されているショットキー接合のノリア高さ、 ε
Βは、電子供給層を構 成する AlGaNの誘電率、 tは、ゲート電極直下における電子供給層の膜厚、 ΔΕ (
B C
eV)は、電子供給層とチャネル層との界面における伝導帯エネルギーの不連続であ る。なお、電子供給層を構成する AlGaNの誘電率 ε は、この AlGaNの比誘電率 ε
Β
と、真空の誘電率 ε ( ε =8.854X10"12 Fm_1)とにより、 ε = ε · ε と表され r 0 0 B r 0 る。
[0128] 例えば、電子供給層に、 Al組成 0. 20の AlGaNを用いる場合、 ΔΕ (eV)=0. 26 c
6 eV、電子供給層とチャネル層との界面に発生する正の分極電荷のシート電荷密 度: Nは、 N =1.073 X1013 cm—2となる。その際、ショットキー接合のノリア高さ：
S S
Φ (eV)=0. 9 eV、ゲート電極直下における電子供給層の膜厚： t =20nmであ
B B
る場合、電子供給層中のイオンィ匕した浅いドナー準位の濃度: N =1X1015 cm"3 d
の時、閾値電圧 V (V)は、 V (V)=— 2· 54Vと、 N =1X1017 cm—3の時、閾値電
T T d
圧 V (V)は、 V (V)=-2. 57Vと、それぞれ見積もられる。すなわち、前記の閾値電
T T
圧 V (V)を有する、ディプリーション 'モード (ノーマリー'オン状態)で動作させる構成
T
の HEMT構造となって!/、る。
[0129] 一方、電子供給層に、 A1組成 0. 15の AlGaNを用いる場合、 ΔΕ (eV)=0. 195 c
3 eV、電子供給層とチャネル層との界面に発生する正の分極電荷のシート電荷密 度: Nは、 N =7. 95X1012 cm—2となる。その際、ショットキー接合のバリア高さ：
S S
Φ (eV)=0. 9 eV、ゲート電極直下における電子供給層の膜厚： t =5nmである
B B
場合、電子供給層中のイオンィ匕した浅いドナー準位の濃度: N =1X1015 cm—3の d
時、閾値電圧 V (V)は、 V (V) = + 0. 12Vと、 N =1X1017 cm—3の時、閾値電圧
T T d
V (V)は、 V (V) = + 0. 11Vと、それぞれ見積もられる。すなわち、前記の閾値電圧 τ τ
V (V)を有する、ェンノヽンスメント 'モード (ノーマリー'オフ状態)で動作させる構成の τ
HEMT構造となって!/ヽる。 [0130] 上述するように、ディプリーション 'モード (ノーマリー'オン状態)で動作させる構成の
HEMT構造の AlGaNZGaNヘテロ接合 FETでは、閾値電圧 V (V)は、逆方向バ
τ
ィァスとなっている力 ゲート電極に前記の逆方向バイアスを印加した際、ゲート電極 からチャネル層へ、電子供給層を貫通するトンネル電流が流れることを回避する必要 がある。このトンネル電流の発生を回避する上では、その障壁として機能する、ゲート 電極直下における電子供給層の膜厚 tを、通常、 4nm以上とすることが必要である。
B
[0131] なお、エンハンスメント 'モード (ノーマリ一'オフ状態)で動作させる構成の HEMT構 造の AlGaNZGaNヘテロ接合 FETにお 、ても、該電子供給層の残留キャリア濃度 (イオン化した浅いドナー準位の濃度）は、通常、 5 X 1015 cm—3〜： L X 1017 cm"3 の範囲であることが好ましい。少なくとも、エンハンスメント 'モード (ノーマリ一'オフ状 態)で動作させる際、 HEMT構造を構成し、ゲート電極に、少なくとも、 0. 9V以下の 順方向バイアスを印加する際、電子供給層とチャネル層との界面に二次元電子ガス が蓄積する状態とする上では、電子供給層中全体に、イオンィ匕したァクセプタ準位に 起因する「負」の空間電荷が存在する状態とすることは望ましくない。同じぐ電子供 給層中に、「組成変調」を施し、「負」の分極電荷が連続的に分布する状況とすること も望ましくない。従って、通常、電子供給層は、「組成変調」がなされていない、一定 組成のェピタキシャル膜を採用する。
[0132] 具体的には、ェンノヽンスメント 'モード (ノーマリー'オフ状態)で動作させる構成の H EMT構造の AlGaNZGaNヘテロ接合 FETにお!/、て、ショットキー接合のバリア高 さ Φ (eV)が、 0. 9eV程度である際、そのゲート電極を接地した状態 (ゲート電圧 OV
B
の状態)では、ソース'ドレイン間に電圧を印加しても、本質的に電流が流れない状態 とすることが必要である。従って、ショットキー接合のバリア高さ Φ (eV)が、 0. 9eV
B
程度である際、そのゲート電極を接地した状態 (ゲート電圧 OVの状態)では、電子供 給層が空欠化している上に、チャネル層も空欠化していることが必要である。
[0133] その際、例えば、ゲート電極直下における電子供給層の膜厚とチャネル層の膜厚 の合計で定義される活性層厚 aは、少なくとも、電子供給層の残留キャリア濃度 (ィォ ン化した浅いドナー準位の濃度）と、チャネル層の残留キャリア濃度 (イオンィ匕した浅 いドナー準位の濃度）力 いずれも 5 X 1015 cm—3である場合、ショットキー接合のバ リア高さ Φ (eV)が、 0. 9eV程度である際、 10nm≤a≤ 30nmの範囲に選択するこ
B
とができる。また、ゲート電極に、 0. 2V以上、 0. 9V以下の順方向バイアスを印加す る際、前記電子供給層とチャネル層との界面に二次元電子ガスの蓄積が起こるため に、電子供給層の残留キャリア濃度 (イオンィ匕した浅 、ドナー準位の濃度）が 5 X 101 5 cm—3の場合には、ゲート電極直下における電子供給層の膜厚は、 5nm〜15nm の範囲に選択する必要がある。さらには、ゲート電極直下における電子供給層の膜 厚とチャネル層の膜厚の合計で定義される活性層厚 aは、少なくとも、電子供給層の 残留キャリア濃度 (イオンィ匕した浅いドナー準位の濃度）が I X 1017 cm"3,チャネル 層の残留キャリア濃度 (イオンィ匕した浅 、ドナー準位の濃度）が 5 X 1015 cm—3であ る場合、ショットキー接合のバリア高さ Φ (eV)が、 0. 9eV程度である際、 10nm≤a
B
≤30nmの範囲に選択することができる。また、ゲート電極に、 0. 2V以上、 0. 9V以 下の順方向バイアスを印加する際、前記電子供給層とチャネル層との界面に二次元 電子ガスの蓄積が起こるためは、電子供給層の残留キャリア濃度 (イオンィ匕した浅い ドナー準位の濃度)が 1 X 1017 cm—3の場合、ゲート電極直下における電子供給層 の膜厚は、 5ηπ！〜 10nmの範囲に選択する必要がある。
[0134] また、エンハンスメント 'モード (ノーマリー'オフ状態)で動作させる構成の HEMT構 造の AlGaNZGaNヘテロ接合 FETにおいても、上述するように、ゲート電極に順方 向バイアスを印加することで、前記電子供給層とチャネル層との界面に蓄積させる、 二次元電子ガスのシート電荷密度を、少なくとも、 1 X 1012 (cm—2)以上とするために は、電子供給層とチャネル層との界面における伝導帯エネルギーの不連続 Δ Εは、
C
少なくとも、 Δ Ε ≥0. 2eVの範囲に選択することが好ましい。
C
[0135] 電子供給層として、 Al Ga N (xは、 0. 1≤χ≤0. 3)を利用する際には、ゲート電 極と電子供給層との間に形成されているショットキー接合のノリア高さ： Φ (eV)
B は、 一般に、 0. 9eV程度が上限となっている。そのため、エンハンスメント 'モード (ノーマ リー'オフ状態)で動作させる構成の HEMT構造を達成するための条件： Φ /q≥ Δ
B
E /q+ (q/ ε ) · { (Ν - t ) + (Ν - t 2/2) }
C B S B d B
を満足する上では、 { (N - t ) + (N - t 2/2) }を大きくすることができない。一方、電
S B d B
子供給層の膜厚: tは、下限値の 4nmよりも薄くすることは困難であり、結果的に、ェ ンハンスメント ·モード動作のオン状態にお 、て、電子供給層とチャネル層との界面 に蓄積される、二次元電子ガスのシート電荷密度 (n )を大きくすることが困難となる。
S
オン状態において、電子供給層とチャネル層との界面に蓄積される、二次元電子ガ スのシート電荷密度 (n )を大きくするためには、ゲート電極と電子供給層との間に形
S
成されて!/、るショットキー接合のノリア高さ： Φ (eV)を高くすることが有効である。例
B
えば、電子供給層として、 Al Ga _ N (xは、 0. 1≤χ≤0. 3)に代えて、 In Al _ N ( xは、 0. 1≤χ≤0. 25)を用い、 InAlNZGaNヘテロ接合 FETを利用すると、ショット キー接合のノリア高さ： Φ (eV)をより高くすることが可能である。
B
[0136] 本発明に力かる電界効果トランジスタでは、ディプリーション 'モード (ノーマリー'ォ ン状態)で動作させる構成を選択する際、基板自体は、分極効果を示さない材料であ り、ゲート電極と、基板がいずれも接地されている状態では、半導体層領域に存在し ている分極電荷は、
通常、組成が一定の電子供給層と、表面のゲート電極 (金属）との界面に、「負」の分 極電荷（Ql)、
通常、組成が一定の電子供給層と、チャネル層との界面に、「正」の分極電荷 (Q2)、 また、電子供給層の組成が一定でない場合に、その局所的な組成変化率に応じて、 電子供給層中に分布する「正」または「負」の分極電荷（∑ Q )、
supplier
チャネル層と、「組成変調」バッファ層との界面に、「負」の分極電荷 (Q3)、 「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷 (∑ Q )、
buffer
「組成変調」バッファ層の、 A1N核生成層との界面に、「負」の分極電荷 (Q4)、 A1N核生成層の、基板表面との界面に、「正」の分極電荷 (Q5)、
がそれぞれ分布した状態となって 、る。
[0137] 一方、電子供給層自体は、空乏化しており、この電子供給層の内部は、イオンィ匕し たドナー準位に起因する「正」の空間電荷（∑ Q )が存在して 、る。加えて、「組成
SD1
変調」バッファ層中に含まれて 、る浅 、ドナー準位もイオン化しており、「組成変調」 ノ ッファ層の内部は、イオンィ匕したドナー準位に由来する「正」の空間電荷 (∑Q )
SD2も 存在している。 [0138] カ卩えて、電子供給層の表面は、ゲート電極 (金属）、ならびに、ゲート電極 (金属）の 両側には、表面保護膜として、誘電体膜により覆われている。多くの場合、ゲート電 極 (金属)と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の 表面には、比較的に深い表面準位 (深いドナー準位)が存在しており、これら深い表 面準位 (深いドナー準位)もイオンィ匕している。その結果、ゲート電極 (金属）と接する 電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、イオン 化した深!ヽ表面準位 (深 ヽドナー準位）に由来する「正」の表面電荷 (Q )が存在し
ss
ている。
[0139] これらの不動化されている、イオンィ匕したドナー準位に起因する「正」の空間電荷（ または、イオンィ匕したァクセプタ準位に起因する「負」の空間電荷)、ゲート電極 (金属 )と接する電子供給層の表面 (ならびに、表面保護膜と接する電子供給層の表面）に 局在している「正」の表面電荷、ならびに、半導体層領域に存在している分極電荷と 、チャネル層に蓄積されるキャリア (電子）とによって、電気的中性条件を満足してい る。
[0140] 通常、電子供給層と、表面のゲート電極 (金属）との界面に発生している「負」の分 極電荷 (Q1)は、ゲート電極 (金属）と接する電子供給層の表面 (ならびに、表面保護 膜と接する電子供給層の表面）に局在して 、る「正」の表面電荷 (Q )
SS によって、ほ ぼ補償された状態となっている。すなわち、 Ql ^Q
SSとなっている。
[0141] さらには、「糸且成変調」バッファ層中に存在するイオンィ匕したドナー準位に由来する 「正」の空間電荷（∑Q )が僅かであることを考慮すると、チャネル層と「組成変調」
SD2
ノ ッファ層との界面に発生している「負」の分極電荷 (Q3)、「組成変調」バッファ層の 内部領域全体に、連続的に分布する「負」の分極電荷 (∑Q
buffer )、および「組成変調」 バッファ層の、 A1N核生成層との界面に発生している「負」の分極電荷 (Q4)は、 A1N 核生成層側の界面に発生している「正」の分極電荷 (Q5)によって、ほぼ補償された 状態となっている。すなわち、（Q5+∑Q ) = (Q3+∑Q +Q4)となっている。
SD2 buffer
[0142] また、近似的には、チャネル層に蓄積されるキャリア (電子）の総量（∑Q )は、電子
C
供給層とチャネル層との界面に発生して ヽる「正」の分極電荷 (Q2)と、電子供給層 内部のイオンィ匕したドナー準位に起因する「正」の空間電荷 (または、イオンィ匕したァ クセプタ準位に起因する「負」の空間電荷）（∑Q )との算術和（Q2+∑Q )とが
SD1 SD1 等しくなつている。すなわち、（∑Q ) = (Q2+∑Q )となっている。
C SD1
[0143] 全体的な電気的中性条件は、（Q5+∑Q ) + (Q2+∑Q ) = (Q3+∑Q
SD2 SD1 buffrt
+ Q4) + (∑Q )となっている。例えば、バッファ層の下地層（A1N核生成層側の界
C
面）に発生している正の分極電荷 (Q5)力 何らかの原因で注入されたホットキヤリャ などの電子によって補償され、 Q5が減少すると、前記の電気的中性条件を維持する ためには、チャネル層に蓄積されるキャリア (電子）の総量（∑Q )が減少する。仮に
C
、 Q5が完全に消失した場合には、チャネル層に蓄積されるキャリア (電子）の総量（ ∑Q )は、（∑Q ) = (∑Q ) + (Q2+∑Q ) - (Q3+∑Q +Q4)となる。そ
C C SD2 SD1 buffer
の際、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」 の空間電荷（∑Q )
SD2 が僅かであることを考慮すると、チャネル層に蓄積されるキヤリ ァ（電子）の総量（∑Q - (Q3+∑Q
C )は、近似的に、（∑Q ) ^ (Q2+∑Q )
C SD1 buffer
+ Q4)の水準まで低下する。この段階でも、チャネル層に蓄積されるキャリア（電子） の総量（∑Q )が枯渴しない十分条件は、（Q2+∑Q ) > (Q3+∑Q +Q4)と
C SD1 buffer 表される。すなわち、一般的な条件として、電子供給層中に発生している「正」の電荷 の総和（Q2 +∑Q )力 「糸且成変調」バッファ層中、ならびに、そのチャネル層との
SD1
界面に発生して 、る「負」の電荷の総和（Q3 +∑ Q +Q4)より多 、ことが、十分条 buffer
件となっている。
[0144] 電界効果トランジスタを形成した場合には、ゲート電極に、逆方向バイアスを印加し た際、 GaNチャネル層力も第 1の AlGaN層（バッファ層）への電子注入が効果的に 抑制されていることに伴い、ピンチオフ特性の向上がなされる。また、かかる「組成変 調」 AlGaN層（バッファ層）の選択と、ゲート長 Lg対活性層厚 a (ゲート'チャネル間距 離; AlGaN電子供給層 5の厚さと GaNチャネル層 4の厚さの和）のアスペクト比： Lg Zaを 5以上に設定する対策とを併用すると、より良好なピンチオフ特性を実現するこ とができる。できれば、アスペクト比: LgZaを 10以上に設定する対策と併用する素子 構造を適用すれば、ミリ波向け GaN系 FET、あるいは、準ミリ波向け GaN系 FETに おいて、より確実なショート 'チャネル効果の抑制が図れる。
[0145] 以上の効果に因って、本発明に力かる GaN系 HJFETは、高電圧動作時における DC利得や、 RF利得の点でも、大幅な向上が図れることが説明できる。
[0146] 以上では、 C面（（0001)面）成長させる、 GaNチャネル層 Zバッファ層 ZA1N核生 成層 Z基板の構成において、 A1N核生成層との界面から GaNチャネル層との界面 へ向かって、 Al Ga _ Nの A1組成 x(z)力 単調に減少している、「A1組成変調」 A1 GaN層 (バッファ層）の事例に関して、その効果をもたらす原理を説明した。
[0147] 同様に、 C面（（0001)面）成長させる、 In Ga Nチャネル層 Zバッファ層 ZAIN 核生成層 Z基板の構成 (但し、 l>y≥0である）において、ノッファ層として、 Al (In
Ga ) Nで構成される Al(InGa)N層を利用し、 A1N核生成層との界面から InG a _ Nチャネル層との界面へ向かって、 Al (In Ga _ ) _ Nの Al組成 x(z)が、単調 に減少している、「A1組成変調」 Al(InGa)N層（バッファ層）を選択する際にも、同様 の効果が達成できる。この形態においても、 Al(InGa)N層（バッファ層）と、 In Ga
Nチャネル層との界面には、伝導帯エネルギーの不連続 ΔΕに相当するバリア（段 c
差）として、 ΔΕ >2kT(kは、ボルツマン定数、 Tは、 300K程度の温度を示す)程度 が設けられることがより好ましい。従って、 In Ga Nチャネル層との界面における、
Al (In Ga ) Nの Al組成 x(z) :xtは、前記の伝導帯エネルギーの不連続 ΔΕ の範囲となるように、選択することが好ましい。また、 Al (In Ga ) Nの Al組成 x( z)力 単調に減少している際、例えば、その実効的な減少率； 3 x(z)Z 3 z (または、 δχ(ζ)Ζδζ)が、 0.05 111_1≥ { 3χ(ζ)Ζ3ζ}を維持するようにすると好まし V、。その際、 Al (In Ga ) Nの Al組成 x (z)力 実効的に単調に減少する態様と して、細かなステップ状に、単調減少させる手法を採用することが可能である。
[0148] GaNチャネル層 Z「A1組成変調」 AlGaNバッファ層 ZA1N核生成層 Z基板の構 成では、 GaNの格子定数： a (GaN) = 3.189 (A)と、
バッファ層の最上面（チャネル層との界面）の Al Ga Nの格子定数： a(xt) 3.
189-0.077xt (A)との差異： Aa(GaN/Al Ga N)が、
Aa(GaN/Al Ga N) =a(GaN) -a(xt)
=0.077xt (A)
と僅かであり、 GaNチャネル層 Z「A1組成変調」 AlGaNバッファ層の界面における格 子不整合の影響は考慮する必要はな 、。 [0149] 一方、 In Ga Nチャネル層 Z「A1組成変調」 Al(InGa) N層（バッファ層）の界面 l -y
では、両者の格子定数の差異の影響が生じる場合がある。すなわち、格子不整合が 大きくなるにしたがって、上層の In Ga Nチャネル層が良好な結晶性を保ってェピ
l -y
タキシャル成長可能な膜厚の上限 (臨界膜厚 τ )が、反比例的に減少する。換言す
c
るならば、 In Ga Nチャネル層 Z「A1組成変調」 Al(InGa) N層（バッファ層）の界
l -y
面での格子不整合が大きくなると、目的とする膜厚の In Ga Nチャネル層をェピタ
l -y
キシャル成長することが困難となる場合がある。
[0150] 例えば、「A1組成変調」 Al (inGa) N層（バッファ層）の最上面（チャネル層との界面 )の格子定数を、 GaNの格子定数: a (GaN)と一致させると、この「A1組成変調」 A1(I nGa) N層（バッファ層）の表面に成長させる In Ga Nにおける臨界膜厚 Tは、 Ga
y l -y C
Nの表面に成長させる In Ga Nにおける臨界膜厚 Tと、実質的に同じ値となる。な
y l -y C
お、 GaNの表面にェピタキシャル成長させる際、その臨界膜厚 T力 T ≤10nm(l
C C
00 A)となる In Ga Nの In組成範囲は、 l≥y≥0. 22である。従って、 In Ga N
l -y l -y チャネル層 Zバッファ層 ZA1N核生成層 Z基板の構成 (但し、 i >y≥oである）にお いても、 In Ga Nチャネル層の膜厚力 lOnm (lOOA)以上、 50nm(500A)を超
l -y
えない場合、少なくとも、 In Ga Nの In組成範囲を、 0. 22≥y≥0〖こ選択すると、
l -y
格子不整合の影響を受ける可能性を排除できる。
[0151] 従って、 In Ga Nチャネル層の In組成 yは、 A1Nの格子定数 a (A1N)と、該 In Ga
l -y y
Nの格子定数 a (In Ga N)との不整合： {(a(In Ga N)- a(AlN))/a(AlN)}が、下記 l -y l -y y l-y
の範囲となるように、 In組成 yを選択することがより好ま U、。
[0152] (0.154/3.112)≥{(a(In Ga N)-a(AlN))/a(AlN)}≥ (0.077/3.112)
y l-y
なお、前記の「A1組成変調」 Al(InGa) N層（バッファ層）を採用している、 AlGaN 電子供給層 Zln Ga Nチャネル層 Zバッファ層 ZA1N核生成層 Z基板の構成（
l -y
但し、 1 >y≥0である）を選択する際にも、 AlGaN電子供給層 Zln Ga Nチヤネ
l -y
ル層に関しては、先に述べた「A1組成変調」 AlGaN層（バッファ層）を採用している、 AlGaN電子供給層 ZGaNチャネル層 Zバッファ層 Z A1N核生成層 Z基板の構成 を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
[0153] 更には、 C面（（0001)面）成長させる、 In Ga Nチャネル層 Zバッファ層 ZAl yO 1 -yO N核生成層 Z基板の構成 (但し、 l >y≥0である）において、バッファ層として、 A1 (
0
In Ga ) Nで構成される Al (InGa) N層を利用し、 A1N核生成層との界面から In Ga Nチャネル層との界面へ向かって、 Al (In Ga ) Nの A1組成 xは一定 yO l _yO x 1 - 1 -x
であるが、 Ga組成： (1 -x) · (1— y (z) )力 単調に減少している、「Ga組成変調」 Al (InGa) N層（バッファ層）を選択する際にも、同様の効果が達成できる。
[0154] この場合も、 Al (inGa) N層（バッファ層）を構成する Al (In Ga ) Nは、厚さ方 向（Z軸方向）に向かって、 In Ga Nに対する伝導帯端のエネルギー差 Δ Ε力
yO 1—yO C 単調に減少していく。一方、 Al (In Ga ) Nの格子定数は、厚さ方向（Z軸方向 )に向かって、単調に増加していく。その結果、同様な効果が達成される。なお、この 形態においても、 Al (InGa) N層（バッファ層）と、 In Ga Nチャネル層との界面に
yO 1— yO
は、伝導帯エネルギーの不連続 Δ Εに相当するバリア（段差）として、 Δ Ε > 2kT(k
C C
は、ボルツマン定数、 Tは、 300K程度の温度を示す)程度が設けられることがより好 ましい。
[0155] この In Ga Nチャネル層 Z「Ga組成変調」 Al(InGa) N層（バッファ層）の構成
yO 1— yO
においても、 In Ga Nチャネル層 Z「Ga組成変調」 Al(InGa) N層（バッファ層）
yO 1— yO
の界面での格子不整合が大きくなると、目的とする膜厚の In Ga Nチャネル層を
yO 1— yO
ェピタキシャル成長することが困難となる場合がある。
[0156] 例えば、「Ga組成変調」 Al (InGa) N層（バッファ層）の最上面（チャネル層との界面 )の格子定数を、 GaNの格子定数: a (GaN)と一致させると、この「Ga組成変調」 A1(I nGa) N層（バッファ層）の表面に成長させる In Ga Nにおける臨界膜厚 Tは、 G
yO 1— yO C aNの表面に成長させる In Ga Nにおける臨界膜厚 Tと、実質的に同じ値となる
yO 1—yO C
。なお、 GaNの表面にェピタキシャル成長させる際、その臨界膜厚 T力 T ≤10n
C C
m (100A)となる In Ga Nの In組成範囲は、 l≥y≥0· 22である。従って、 In
yO 1 -yO 0 yO
Ga Nチャネル層 Z「Ga組成変調」 Al (InGa) Nバッファ層 ZAIN核生成層 Z基 板の構成（但し、 l >y≥0である）においても、 In Ga Nチャネル層の膜厚力 1
0 yO 1 -yO
Onm (100 A)以上、 50nm (500 A)を超えない場合、少なくとも、 In Ga Nの In
yO 1—yO 組成範囲を、 0. 22≥y≥0に選択すると、格子不整合の影響を受ける可能性を排
0
除できる。 [0157] 従って、 In Ga Nチャネル層の In組成 yは、 A1Nの格子定数 a(AlN)と、該 In yO l_yO 0 y
Ga Nの格子定数 a(InGa N)との不整合: {(a(In Ga N)- a(AlN))/a(AlN)}が、
1— y 1— yO 1-yO
下記の範囲となるように、 In組成 yを選択することがより好ましい。
0
[0158] (0.154/3.112)≥{(a(In Ga N)-a(AlN))/a(AlN)}≥ (0.077/3.112)
yO 1-yO
なお、前記の「Ga組成変調」 Al(InGa)N層（バッファ層）を採用している、 AlGaN 電子供給層 Zln Ga Nチャネル層
l-y Zバッファ層 ZA1N核生成層 Z基板の構成（ 但し、 1 >y≥0である）を選択する際にも、 AlGaN電子供給層 Zln Ga Nチヤネ
l-y
ル層に関しては、先に述べた「A1組成変調」 AlGaN層（バッファ層）を採用している、 AlGaN電子供給層 ZGaNチャネル層 Zバッファ層 Z A1N核生成層 Z基板の構成 を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
[0159] より一般的には、 C面（（0001)面）成長させる、 In Ga Nチャネル層 Zバッファ yO 1— yO
層 ZA1N核生成層 Z基板の構成 (但し、 l>y≥0
0 である）において、バッファ層とし て、 Al (InGa ) Nで構成される Al(InGa)N層を利用し、 A1N核生成層との界 面から In Ga Nチャネル層との界面へ向かって、この厚さ方向（Z軸方向）に、 Al yO 1—yO
(In Ga ) Nは、 In Ga Nに対する伝導帯端のエネルギー差 ΔΕ力 単調
X l- 1-x yO l_yO C に減少し、同時に、 AHl^Ga^ ) Νの格子定数は、厚さ方向（Ζ軸方向）に向か つて、単調に増加していくように、 A1組成 χ(ζ)と Ga組成 {(1— χ(ζ)) · (1— y(z))}を 連続的に変化させる場合も、同様な効果が達成される。なお、この形態においても、 Al(InGa)N層（バッファ層）と、 In Ga Nチャネル層との界面には、伝導帯エネ yO 1— yO
ルギ一の不連続 ΔΕ に相当するバリア（段差）として、 ΔΕ 〉2kT(kは、ボルツマン
C C
定数、 Tは、 300K程度の温度を示す)程度が設けられることがより好ましい。
[0160] 一方、 In Ga Nチャネル層 Z「A1、 Ga組成変調」 Al(InGa)N層（バッファ層）の
l-y
界面でも、その組成の選択によっては、両者の格子定数に大きな差異が生じる場合 がある。格子不整合に起因して、「A1, Ga組成変調」 Al(InGa)N層（バッファ層）の 表面にェピタキシャル成長される In Ga N薄膜に歪応力が蓄積される。この歪応
l-y
力は、 In Ga N薄膜の膜厚が増加するとともに増加する。蓄積される歪応力が、閾
i-y
値を超えると、 In Ga N薄膜にミスフィット転位などの結晶欠陥が急激に導入され、
i-y
結晶性が急速に低下する。この結晶性の急速な低下を引き起こす膜厚（臨界膜厚 τ )は、格子不整合の大きさに反比例的に減少する。換言すると、 In Ga Nチヤネ
C yO 1一 yO ル層 Z「組成変調」 Al(InGa)N層（バッファ層）の界面での格子不整合が大きくなる と、目的とする膜厚の In Ga Nチャネル層をェピタキシャル成長することが困難と
yO 1—yO
なる場合がある。
[0161] 例えば、「組成変調」 Al (inGa) N層（バッファ層）の最上面（チャネル層との界面） の格子定数を、 GaNの格子定数: a (GaN)と一致させると、この「組成変調」 Al(InG a) N層（バッファ層）の表面に成長させる In Ga Nにおける臨界膜厚 Tは、 GaN
yO 1—yO C
の表面に成長させる In Ga Nにおける臨界膜厚 Tと、実質的に同じ値となる。な
yO 1— yO C
お、 GaNの表面にェピタキシャル成長させる際、その臨界膜厚 T力 T≤10nm(l
C C
ΟθΑ)となる In Ga Nの In組成範囲は、 1≥ν≥0· 22である。従って、 In Ga
yO 1 -yO 0 yO 1 - ネル
yO Nチャ 層 Z「組成変調」 Al (InGa) Nバッファ層 ZA1N核生成層 Z基板の構成
(但し、 l >y≥0である）においても、 In Ga Nチャネル層の膜厚が、 10nm(10
0 yO 1— yO
OA)以上、 50nm(500A)を超えない場合、少なくとも、 In Ga Nの In組成を、 0
yO 1 -yO
. 22≥y≥0の範囲に選択すると、格子不整合の影響を受ける可能性を排除できる
0
[0162] 従って、 In Ga Nチャネル層の In糸且成 yは、 A1Nの格子定数 a(AlN)と、該 In
yO l _yO 0 y
Ga Nの格子定数 a (In Ga N)との不整合: {(a(In Ga N)- a(AlN))/a(AlN)}が、
1— y 1— yO 1-yO
下記の範囲となるように、 In組成 y 0を選択することがより好ましい。
[0163] (0.154/3.112)≥{(a(In Ga N)-a(AlN))/a(AlN)}≥ (0.077/3.112)
y0 1-yO
なお、前記の「A1、 Ga組成変調」 Al(InGa)N層（バッファ層）を採用している、 A1G aN電子供給層 Zln Ga Nチャネル層 Zバッファ層 ZAIN核生成層 Z基板の構成
i -y
(但し、 1 >y≥0である）を選択する際にも、 AlGaN電子供給層 Zln Ga Nチヤネ
l -y
ル層に関しては、先に述べた、「A1組成変調」 AlGaN層（バッファ層）を採用している 、 AlGaN電子供給層 ZGaNチャネル層 Zバッファ層 ZA1N核生成層 Z基板の構成 を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
[0164] (実施形態 2)
図 2は、上記の実施形態 1において例示した、第 2の AlGaN層 ZGaN層 Z第 1の AlGaN層 ZA1N核生成層 Z基板の構成の効果を実際に確認するために、上記の 実施形態 1にお 、て例示した、第 2の AlGaN層 ZGaN層 Z第 1の AlGaN層 ZA1N 核生成層 Z基板の構成を実際に利用して作製した、 ΠΙ族窒化物半導体へテロ接合 FETの断面構造を模式的に示す。
[0165] 第 2の AlGaN層 ZGaN層 Z第 1の AlGaN層 ZA1N核生成層 Z基板の構成を有 する多層ェピタキシャル層は、基板 1として、 SiCの C面（（0001)面）を用い、その表 面に、 MOCVD成長方法により、各層を C面（（0001)面)成長させることで作製され ている。基板 1として用いる、 SiCの C面上に、先ず、膜厚 200nmのアンドープの A1 N層が、低温成長条件で形成される。この低温成長、アンドープ A1N膜からなる A1N 核生成層 2自体は、絶縁性の核生成層（nucleation layer)として機能する。次 、 で、 A1N核生成層 2上に、膜厚 1 m (lOOOnm)のアンドープの AlGaNバッファ層 3 、膜厚 lOnmのアンドープの GaNチャネル層 4、膜厚 45nmのアンドープの AlGaN 電子供給層 5が、通常の高温成長条件で、順次、ェピタキシャル成長されている。
[0166] この実施形態 2においては、アンドープの AlGaNバッファ層 3は、 A1N核生成層 2と の界面から、アンドープの GaNチャネル層 4との界面へ向かって、すなわち、膜厚方 向（Z軸方向）に向かって、 Al Ga Nの A1組成 x (z)力 単調に減少するように選択 されている。本実施形態 2では、 GaNチャネル層 4との界面（z= l m)において、 A1 Ga _ Nの Al組成 χ (ζ= 1 m)≡xtは、 xt=0. 05に、 A1N核生成層 2との界面（z =0)【こお!ヽて、 Al Ga _ N( Al,|lj¾¾x (z = 0 ^ m)≡ xb ¾ , xb = 0. 30【こ、それぞ れ選択している。また、アンドープの AlGaN電子供給層 5には、 A1組成 xは、一定と し、 x=0. 2の Al Ga Nが選択されている。
0. 2 0. 8
[0167] 作製される、前記線形的な「A1組成変調」 AlGaNバッファ層を使用する多層ェピタ キシャル膜では、多層ェピタキシャル膜全体のシート抵抗 rsは、 605 ΩΖ口であり、 シート'キャリア濃度は、 9. 50 X 1012cm_2、移動度は、 1600cm2ZVsであった。一 方、 GaNバッファ層を使用する、従来の多層ェピタキシャル膜では、シート抵抗 rsは 、 550 Ω /口であり、シート'キャリア濃度は 1. 05 X 1013cm_2、移動度は 1600cm2 ZVsであった。
[0168] アンドープの AlGaN電子供給層 5の表面に、オーム性接触がとられたソース電極 6 及びドレイン電極 7が設けられ、その間に、ゲート電極 8が形成されている。また、ソー ス電極 6とゲート電極 8との間、およびゲート電極 8とドレイン電極 7との間の AlGaN電 子供給層 5の表面は、 SiNによる誘電体膜 9で被覆し、表面保護を行っている。なお 、図 1には、明示されていないが、ソース電極 6とゲート電極 8との間隔に対して、ゲー ト電極 8とドレイン電極 7との間隔が広くなるように、ゲート電極 8の位置が選択されて いる。
[0169] 具体的には、ソース電極 6とドレイン電極 7との間の AlGaN電子供給層 5の表面を 被覆する SiN膜を予め形成し、この SiN膜上の所定位置にゲート電極 8形成用の開 口部を形成する。その開口部に露出する AlGaN電子供給層 5の表面を、エッチング して、浅いリセス部を形成する。この浅いリセス部にゲート電極 8を作製し、リセス型ゲ ートを有する構成が採用されている。
[0170] 図 2に示す、本実施形態の AlGaNZGaN系 HJFETの作製プロセスを簡単に説明 する。一連のェピタキシャル成長を終えた後、各 FET間の素子間分離を図るため、 各素子の周囲に、マスク'エッチング法を利用し、 GaNチャネル層 4に達するメサエツ チングを施す。すなわち、かかる領域では、アンドープの AlGaN電子供給層 5がエツ チング除去され、素子間分離メサが形成される。次いで、例えば、 TiZAuなどの金 属を蒸着し、 AlGaN電子供給層 5の表面上に設ける、ソース電極 6及びドレイン電極 7の形状に合わせて、フォトレジスト 'マスクを用いるリフト'オフ法を利用して、所定の 形状にパターユングする。この所定形状にパターユングされた、 TiZAu (厚さ lOnm Z200nm)などの金属層を、 800°C、 1〜3分間、不活性気体の気流中でァニール 処理し、ォーミック接触をとる。
[0171] 続いて、全面を覆うように、プラズマ CVD法などの気相堆積法を適用して、例えば 、膜厚 80nmの SiN膜を形成する。レジスト'マスクを利用して、選択エッチングを施し 、ソース電極 6とドレイン電極 7との間の AlGaN電子供給層 5の表面を被覆する SiN 膜上に、所定位置にゲート電極 8形成用の開口部を形成する。なお、前記開口部の 形成に用いる、レジスト'マスクを形成する際、目標の幅 0. 15 mを達成するため、 電子線露光法を採用して 、る。
[0172] その開口部に露出する AlGaN電子供給層 5の表面を、僅かにエッチングして、浅 いリセス部を形成する。なお、本実施形態では、このリセス深さ dは、 25nmに選択し ている。従って、該リセス部の直下においては、エッチング後、 AlGaN電子供給層 5 の厚さは、 20nmとなっている。
[0173] 次いで、前記開口部下、リセス形成された AlGaN電子供給層 5表面に、レジスト'マ スクを利用して、 NiZAu (厚さ 10nmZ200nm)などのゲート金属を蒸着、リフト'ォ フして、所定の形状にパターユングする。その際、パターユングされた、ゲート電極 9 は、一部、開口部（リセス部）に隣接する SiN膜表面を覆う、 T字形状の断面形状のゲ ート電極としている。この T字形状の上面形状、サイズは、開口部（リセス部）に対して 、位置合わせの寸法精度 lOnmであり、リフト'オフに利用するレジスト'マスクの露光 には、電子線露光法を採用している。
[0174] ゲート電極 8の形成が終了した時点で、ソース電極 6とゲート電極 8との間、および ゲート電極 8とドレイン電極 7との間の AlGaN電子供給層 5の表面は、 SiN膜で被覆 された状態となり、この残された SiN膜が、誘電体膜 9として、そのまま利用される。
[0175] 作製される AlGaNZGaN系 HJFETは、 AlGaN電子供給層 5と GaNチャネル層 4 の界面に生成される二次元電子ガスを利用する、所謂、 HEMT型の FETとなってい る。そのゲート長 Lgは、前記開口部下のリセス部の幅 0. 15 /z mに相当している。ゲ ート長 Lg対活性層厚 (ゲート'チャネル間距離) aのアスペクト比: LgZaは、活性層厚 aは、該リセス部の直下、エッチング後に残る AlGaN電子供給層 5の厚さとチャネル 層の厚さとの和、 30nmに相当するため、 LgZa 150Z30 = 5となる。
[0176] 一方、上記の「Α1組成変調」されたキャリアープの AlGaNバッファ層 3を構成する A 1 Ga _ N (0. 30≥x≥0. 05)は、仮に、対応する均一な A1組成を有するアンドープ の Al Ga N層を作製した場合、残留キャリアは、電子であり、その残留キャリア濃 度 nは、成長条件、 A1組成に依存して、ある程度バラツキをキャリアの、一般に、 1014 〜1015 cm—3のオーダーとなる。一方、本実施形態 2においては、アンドープの A1G aNバッファ層 3を構成する Al Ga _ Nの Al組成 x(z)は、 A1N核生成層 2との界面（z =0)力 GaNチャネル層 4との界面（z= l m)に向かって、線形的に減少する設 定がなされている。すなわち、 AlGaNバッファ層 3全体の膜厚 t = 1 μ mであり、
buffer
その厚さ方向（Z軸方向）に、厚さ W μ m)の関数として、 A1組成 x (z)は、下記のよ うに示される。 [0177] x (z) =xt-z + xb - (l -z)
=0. 05z + 0. 30 (1— z)
上記の多層ェピタキシャル膜の構成にぉ 、て、この線形的な「A1組成変調」された 、アンドープの AlGaNバッファ層 3中に発生する分極電荷密度； σ (P) /e cm"3 ( 但し、 eは、電子の電荷量 (単位電荷)を表す）は、図 8に示す見積もり結果を参照す ると、 σ (P) /e = l. 1 X 1017 cm—3程度の負の分極電荷である。すなわち、「A1組 成変調」された、アンドープの AlGaNバッファ層 3中に誘起される負の分極電荷の密 度、 a (P) Ze^ l. 1 X 1017 cm—3は、 1014〜1015 cm—3のオーダーの推定される 残留キャリア濃度 nを超えている。従って、前記残留キャリア (電子)密度 nに相当する 、アンドープの AlGaNバッファ層 3中に存在している、イオン化した不純物準位（ある いは、意図的にドープされた濃度の比較的低いドナー準位）に起因する正の空間電 荷を、この誘起される負の分極電荷は、完全に補償することが可能である。結果的に 、「A1組成変調」された、アンドープの AlGaNバッファ層 3中には、なお、残る負の分 極電荷によって、 1016 cm—3オーダーの負の空間電荷が存在する状態となる。実効 的には、「A1組成変調」された、アンドープの AlGaNバッファ層 3は、 1016 cm—3ォ ーダ一の負の空間電荷が存在する、 p_層と同等の機能を発揮する。
[0178] 図 9に、上記の AlGaNZGaN系 HJFETの、ゲート電極 9の直下の、多層ェピタキ シャル膜のバンド'ダイアグラムを模式的に示す。「A1組成変調」された、アンドープ の AlGaNバッファ層 3は、実効的に 1016 cm—3オーダーの負の空間電荷が存在す る、 p—層と同等の機能を発揮する結果、この領域の伝導帯端のエネルギー位置は、 A1N核生成層 2との界面（z = 0)力 GaNチャネル層 4との界面（z = 1 m)に向かつ て、上に凸の形状を保ちつつ、低下している。従って、アンドープの AlGaNバッファ 層 3と GaNチャネル層 4との界面（z= l m)においては、伝導帯エネルギーの不連 続 Δ Ε に相当するバリア (段差）に加えて、上に凸の形状を示す、伝導帯端のエネ c
ルギー傾斜のため、前記バリア（段差）を越え、アンドープの AlGaNバッファ層 3中へ の電子注入は抑制されて 、る。
[0179] 上記の AlGaNZGaN系 HJFETにおいては、「A1糸且成変調」された、アンドープの AlGaNバッファ層 3は、それを構成する Al Ga _ Nは、その A1組成 x (z)が、 A1N核 生成層 2との界面（z = 0)から InAlGaNチャネル裏障壁層 10との界面（z = 1 m)に 向かって、連続的に減少する構成となっている。上記の連続的に組成変化する Al G a Nに代えて、狭 、厚さステップ δ ζで、 A1組成 X (ζ)がステップ的に減少する構成 を選択すると、各厚さステップ δ ζ毎に形成される界面に、シート状に分極電荷 σ (Ρ) = {Ρ (χ (ζ) )— Ρ (χ (ζ+ δ ζ) ) }が発生する状態となる。その際、実効的な分極電荷 密度は、 σ
Figure imgf000066_0001
δ ζ) ) -Ρ (χ (ζ) ) }/ δ χ (ζ) · δ χ (ζ) / δ ζとなり、厚さステップ δ ζが十分に小さい場合は、上 記の微分表記の値と実質的に差違の内ものとなる。
[0180] なお、アンドープの AlGaNバッファ層 3と GaNチャネル層 4との界面（z= 1 m)で は、 Al組成 x=0. 05の Al Ga _ Nと GaNとの間における分極 Pの差違に起因して、 負の分極電荷が、シート電荷密度で、最大、 2 X 1012 (Zcm2)程度発生すると推定さ れる。その程度では、界面近傍のバンド形状、および、 GaNチャネル層に蓄えられる 、チャネル 'キャリア濃度に及ぼす影響は大きくはない。なぜなら、通常の AlGaNZ GaNヘテロ接合 FET(A1組成 0. 2など）において AlGaNZGaNヘテロ接合に誘起 される 2次元電子ガスによるキャリアは、シート電荷濃度で 1013 (/cm2)台もあり、約 1 桁大きいからである。さらに、本実施形態では、 GaNチャネル層 4の膜厚は、 lOnm に選択されており、力かるアンドープの AlGaNバッファ層 3と GaNチャネル層 4との界 面（z= 1 m)に誘起される負の分極電荷力 AlGaN電子供給層 5と GaNチャネル 層 4の界面に生成される二次元電子ガスの総量を減少させる効果は、限定されたも のとなる。
[0181] 本実施形態に力かる電界効果トランジスタにおいても、ディプリーション 'モード (ノ 一マリー'オン状態)で動作させる構成を選択する際、基板自体は、分極効果を示さ ない材料であり、ゲート電極と、基板がいずれも接地されている状態では、半導体層 領域に存在して ヽる分極電荷は、
通常、組成が一定の電子供給層と、表面のゲート電極 (金属）との界面に、「負」の分 極電荷（Ql)、
通常、組成が一定の電子供給層と、チャネル層との界面に、「正」の分極電荷 (Q2)、 また、電子供給層の組成が一定でない場合に、その局所的な組成変化率に応じて、 電子供給層中に分布する「正」または「負」の分極電荷（∑ Q )、
supplier
チャネル層と、「組成変調」バッファ層との界面に、「負」の分極電荷 (Q3)、 「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷 (∑ Q
Duffer )、
「組成変調」バッファ層の、 A1N核生成層との界面に、「負」の分極電荷 (Q4)、 A1N核生成層の、基板表面との界面に、「正」の分極電荷 (Q5)、
がそれぞれ分布した状態となって 、る。
[0182] 一方、電子供給層自体は、空乏化しており、この電子供給層の内部は、イオンィ匕し たドナー準位に起因する「正」の空間電荷（∑ Q )が存在して 、る。加えて、「組成
SD1
変調」バッファ層中に含まれて 、る浅 、ドナー準位もイオン化しており、「組成変調」 ノ ッファ層の内部は、イオンィ匕したドナー準位に由来する「正」の空間電荷 (∑Q )
SD2も 存在している。
[0183] カ卩えて、電子供給層の表面は、ゲート電極 (金属）、ならびに、ゲート電極 (金属）の 両側には、表面保護膜として、誘電体膜により覆われている。多くの場合、ゲート電 極 (金属)と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の 表面には、比較的に深い表面準位 (深いドナー準位)が存在しており、これら深い表 面準位 (深いドナー準位)もイオンィ匕している。その結果、ゲート電極 (金属）と接する 電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、イオン 化した深!ヽ表面準位 (深 ヽドナー準位）に由来する「正」の表面電荷 (Q )が存在し
ss
ている。
[0184] これらの不動化されている、イオンィ匕したドナー準位に起因する「正」の空間電荷（ または、イオンィ匕したァクセプタ準位に起因する「負」の空間電荷)、ゲート電極 (金属 )と接する電子供給層の表面 (ならびに、表面保護膜と接する電子供給層の表面）に 局在している「正」の表面電荷、ならびに、半導体層領域に存在している分極電荷と 、チャネル層に蓄積されるキャリア (電子）とによって、電気的中性条件を満足してい る。
[0185] 通常、電子供給層と、表面のゲート電極 (金属）との界面に発生している「負」の分 極電荷 (Q1)は、ゲート電極 (金属）と接する電子供給層の表面 (ならびに、表面保護 膜と接する電子供給層の表面）に局在して 、る「正」の表面電荷 (Q )
SS によって、ほ ぼ補償された状態となっている。すなわち、 Ql ^Q
SSとなっている。
[0186] さらには、「糸且成変調」バッファ層中に存在するイオンィ匕したドナー準位に由来する 「正」の空間電荷（∑Q )が僅かであることを考慮すると、チャネル層と「組成変調」
SD2
ノ ッファ層との界面に発生している「負」の分極電荷 (Q3)、「組成変調」バッファ層の 内部領域全体に、連続的に分布する「負」の分極電荷 (∑Q
bufter )、および「組成変調」 バッファ層の、 A1N核生成層との界面に発生している「負」の分極電荷 (Q4)は、 A1N 核生成層側の界面に発生している「正」の分極電荷 (Q5)によって、ほぼ補償された 状態となっている。すなわち、（Q5+∑Q ) = (Q3+∑Q +Q4)となっている。
SD2 buffer
[0187] また、近似的には、チャネル層に蓄積されるキャリア (電子）の総量（∑Q )は、電子
C
供給層とチャネル層との界面に発生して ヽる「正」の分極電荷 (Q2)と、電子供給層 内部のイオンィ匕したドナー準位に起因する「正」の空間電荷 (または、イオンィ匕したァ クセプタ準位に起因する「負」の空間電荷）（∑Q )との算術和（Q2+∑Q )とが
SD1 SD1 等しくなつている。すなわち、（∑Q ) = (Q2+∑Q )となっている。
C SD1
[0188] 全体的な電気的中性条件は、（Q5+∑Q ) + (Q2+∑Q ) = (Q3+∑Q
SD2 SD1 buffer
+ Q4) + (∑Q )となっている。例えば、バッファ層の下地層（A1N核生成層側の界
C
面）に発生している正の分極電荷 (Q5)力 何らかの原因で注入されたホットキヤリャ などの電子によって補償され、 Q5が減少すると、前記の電気的中性条件を維持する ためには、チャネル層に蓄積されるキャリア (電子）の総量（∑Q )
Cが減少する。仮に
、 Q5が完全に消失した場合には、チャネル層に蓄積されるキャリア (電子）の総量（ ∑Q )は、（∑Q ) = (∑Q ) + (Q2+∑Q ) - (Q3+∑Q +Q4)となる。そ
C C SD2 SD1 buffer
の際、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」 の空間電荷（∑Q )
SD2 が僅かであることを考慮すると、チャネル層に蓄積されるキヤリ ァ（電子）の総量（∑Q )は、近似的に、（∑Q ) ^ (Q2+∑Q ) - (Q3+∑Q
C C SD1 buffit
+ Q4)の水準まで低下する。この段階でも、チャネル層に蓄積されるキャリア（電子） の総量（∑Q )が枯渴しない十分条件は、（Q2+∑Q ) > (Q3+∑Q +Q4)と
C SD1 buffer 表される。すなわち、一般的な条件として、電子供給層中に発生している「正」の電荷 の総和（Q2 +∑Q )力 「糸且成変調」バッファ層中、ならびに、そのチャネル層との
SD1 界面に発生して 、る「負」の電荷の総和（Q3 +∑ Q +Q4)より多 、ことが、十分条 buffer
件となっている。
[0189] 本実施形態について、前記の十分条件を満足させる上では、下記の構成を採用す ると好適である。
[0190] すなわち、第 2の AlGaN層（AlGaN電子供給層） ZGaN層（GaNチャネル層） Z 第 1の AlGaN層（「A1組成変調」 AlGaNバッファ層） ZA1N核生成層 Z基板の構成 において、少なくとも、第 1の AlGaN層（「A1組成変調」 AlGaNバッファ層）中に連続 的に分布する「負」の分極電荷の総和は、 AlGaN電子供給層と GaNチャネル層との 界面にある「正」の分極電荷の総和よりも少なくすることが望ましい。第 1の AlGaN層 (「A1組成変調」 AlGaNバッファ層）中に連続的に分布する「負」の分極電荷は、「A1 組成変調」 AlGaNバッファ層中の Al組成 x(z)の変化率： 3 x(z)Z 3 zに依存してお り、 A1糸且成 x(z)の変化率： I 3x(z)/3z Iを過剰に大きくすることは望ましくない。 上で説明したように、 A1組成 x(z)の変化率： I 3x(z)Z3z |は、 I 3x(z)Z3z I≥0.05 m_1を満たす範囲で十分であり、不必要に大きくすることは望ましくない 。通常、 A1組成 x(z)の変化率： I 3x(z)Z3z Iは、 0.30 m_1≥ | 3x(z)/3 z I≥0.05 m_1の範囲に選択することが好ましい。
[0191] 前記の A1組成変化率を選択すると、「A1組成変調」 AlGaNバッファ層は、その中に 連続的に分布する「負」の分極電荷に起因して、 pライクな状態となっており、「A1組 成変調」 AlGaNバッファ層と GaNチャネル層との界面における A1組成 xtを、 xt = 0と 設定しても、チャネル層からバッファ層への電子の注入を十分抑制できる。力！]えて、「 A1組成変調」 AlGaNバッファ層と GaNチャネル層との界面に、上述するようにバンド 障壁を設けるためには、この界面における「A1組成変調」 AlGaNバッファ層の A1組 成 xtは、少なくとも、 0.05以上とすることが好ましい。例えば、「A1組成変調」 AlGaN ノ ッファ層の膜厚 t を 1 mとする際、「A1組成変調」 AlGaNバッファ層の最上面
bufter
の Al組成 xtを、 xt=0.05とし、 Al組成 x(z)の変化率： | 3x(z)Z3z |は、 0.30 m_1≥ I 3x(z)/3z I≥0.05 /ζπ 1の範囲に選択すると、「Α1組成変調」 A1G aNバッファ層の最下面の A1組成 xbは、 0.35≥xb≥0.10の範囲に選択することに なる。 [0192] 一方、 AlGaN電子供給層は、通常、 A1組成が一定な AlGaNで構成する際、その A1組成は、 AlGaN電子供給層と GaNチャネル層との界面にキャリア（電子）を蓄積 するために必要なバンド障壁を設けるため、カゝかる AlGaN電子供給層の A1組成 xs は、少なくも、 0.15以上の範囲、好ましくは、 0.50≥xs≥0.20の範囲に選択する ことが好ましい。
[0193] 仮に、「A1組成変調」 AlGaNバッファ層の膜厚 t を: L mとし、「A1組成変調」 A1
buffer
GaNバッファ層の最上面の A1組成 xtを、 xt=0.00とする場合であっても、 A1組成 x (z)の変化率： I 3x(z)Z3z Iを 0.35 m_1≥ | 3x(z)/3z | ≥0. 10 m_1 の範囲に選択する際、「A1組成変調」 AlGaNバッファ層の A1組成 x(z)の平均値: x( z) は、 x(z) 1/2· (xt+xb)となり、 0.175≥x(z) ≥0.05の範囲となる。
av. av. av.
加えて、例えば、「A1組成変調」 AlGaNバッファ層の膜厚 t を 1 μ mとし、「A1組成
buffer
変調」 AlGaNバッファ層の最上面の A1組成 xtを、 xt=0.05以上、 A1組成 x(z)の変 ィ匕率： I 3x(z)Z3z Iを 0.30 m_1≥ | 3x(z)/3z | ≥0.05 m_1の範囲 に選択する際、「A1組成変調」 AlGaNバッファ層の A1組成 x(z)の平均値: x(z) は
av.
、 x(z) =1/2· (xt+xb)となり、 0.20≥x(z) ≥0.075の範囲となる。従って、 av. av.
前記の条件にぉ 、ては、 AlGaN電子供給層の A1組成 xsの平均値： xs と、「A1組
av.
成変調」 AlGaNバッファ層の A1組成 x(z)の平均値: x(z) とを比較すると、 xs ≥
av. av. χ(ζ) とすることが好ましい。
av.
[0194] また、図 8を参照すると、「A1組成変調」 AlGaNバッファ層にお!/、て、 A1組成 x (z)の 変化率： I 3x(z)Z3z Iを 0.35 m_1≥ | 3x(z)/3z | ≥0.10 m_1の範 囲に選択する際、該「A1組成変調」 AlGaNバッファ層中にされる誘起される負の分 極電荷の密度、 σ (P)/eは、 1.6X1017 cm"3≥ | σ (P)/e | ≥4X1016 cm" 3となっている。換言するならば、アンドープの AlGaNバッファ層中の残留キャリア（電 子)密度 nが、前記の 1.6X1017 cm—3を超えない範囲、少なくとも、 1.5X1017 c m"3≥n≥lX1014 cm—3の範囲、好ましくは、 1 X 1017 cm"3≥n≥ 1 X 1015 cm 一3の範囲において、本発明の「A1組成変調」 AlGaNバッファ層を利用することで、連 続的に誘起される「負」の分極電荷による補償の効果が発揮される。従って、「A1組 成変調」 AlGaNバッファ層は、前記の残留キャリア（電子)密度 nの範囲とすることに 適するェピタキシャル成長方法、条件により成長することが好ましい。例えば、 MOV PE法を適用することで、 A1組成 0. 45以下、好ましくは、 0. 35以下の範囲の AlGaN を成長すると、前記の残留キャリア (電子)密度 nの範囲（例えば、 1 X 1017 cm"3≥ n)とすることができる。
[0195] アンドープの AlGaNバッファ層 3と GaNチャネル層 4との界面（z= 1 m)に存在す る、前記のバンド障壁は、 GaNチャネル層 4内へのキャリア（電子）の閉じ込め効果を 増大させる機能を有し、得られる AlGaN/GaN系 HJFETのピンチオフ特性を向上 させる効果を示す。さら〖こは、図 2に示す構成の AlGaNZGaN系 HJFETでは、活 性層厚 (ゲート'チャネル間距離) aは、ゲート電極 8の直下における AlGaN電子供給 層 5の厚さと GaNチャネル層 4の厚さの和に相当し、ゲート長 Lgを短縮し、ゲート長 L g対活性層厚 (ゲート'チャネル間距離) aのアスペクト比: LgZaが小さくなると、ショー ト 'チャネル効果が引き起こされ易いが、ピンチオフ特性の向上に伴い、かかるショー ト ·チャネル効果を抑制する効果も発揮される。
[0196] 上述の本実施形態では、アンドープの AlGaNバッファ層 3全体の膜厚を 1 μ mとす る際、 GaNチャネル層 4との界面（ζ= 1 m)において、 Al Ga Nの Al組成 x (z = 1 m)≡xtは、 xt = 0. 05に、 A1N核生成層 2との界面（z = 0)にお!/、て、 Al Ga _ ^^の八1組成 （2 = 0 ！11)≡xbは、 xb = 0. 30に、それぞれ選択し、この「A1組成変 調」された、アンドープの AlGaNバッファ層 3中に誘起される負の分極電荷の密度、 σ (P) /e = l. 1 X 1017 cm—3を得ている。「A1組成変調」された、アンドープの A1G aNバッファ層 3中に誘起される負の分極電荷の密度、 σ (P) Zeを、少なくとも、 I X 1016 cm—3以上にすれば、「A1組成変調」された、アンドープの AlGaNバッファ層 3 は、実効的に p—層と同等の機能を発揮する。図 8に示す推定結果を参照すると、ァ ンドープの AlGaNバッファ層 3全体の膜厚を 1 μ mとする際、 GaNチャネル層 4との 界面（ζ= 1 πι)において、 Al Ga _ Nの Al組成 x (z= 1 m)≡xtは、 xt=0. 05と する場合、 A1N核生成層 2との界面（z = 0)において、 Al Ga _ Nの Al組成 x (z = 0 μ m)≡xbを、 xb≥0. 10に選択すれば、前述の条件を満足する。すなわち、アンド ープの AlGaNバッファ層 3全体の膜厚を 1 μ mとする際、 GaNチャネル層 4との界面 (ζ= 1 πι)において、 Al Ga Nの Al組成 x (z= 1 m)≡xtは、 xt=0. 05とする 場合、 A1N核生成層 2との界面（z = 0)において、 Al Ga _ Nの A1組成 x(z = 0 /z m) ≡xbを、 xb = 0. 1〜0. 2程度に選択することで、十分に効果が発揮される状態とな る。
[0197] 図 10は、本実施形態の AlGaNZGaN系 HJFET、すなわち、アンドープの AlGaN バッファ層 3全体の膜厚を 1 μ mとする際、 GaNチャネル層 4との界面（z= l m)に お！/、て、 Al Ga _ Nの Al糸且成 χ(ζ= 1 m)≡xtiま、 xt=0. 05【こ、 A1N核生成層 2 との界面（z = 0)にお!/、て、 Al Ga _ N( Al,|lj¾¾x(z = 0 μ m)≡xb¾, xb = 0. 30 に、それぞれ選択して、作製される FETについて、そのゲート長 Lg = 0. 15 mとし た場合の IV特性を示す。図 10に示す、 Id— Vd特性の測定結果は、ゲート長 Lg = 0 . 15 /z mと短い場合でも、良好なピンチオフ特性が達成されている。また、ギャップ間 隔として 8 μ m離したォーミック電極対パターンでバッファ層リーク電流を評価したとこ ろ、室内照明下 100V印加時で 5 X 10_1 AZmmと十分に低力つた。
[0198] 一方、図 5に示す、アンドープの GaNバッファ層を利用する、従来構造の AlGaNZ GaN系 HJFETでは、図 7に示す Id— Vd特性を示し、ピンチオフ特性は良好ではな いものであった。また、ギャップ間隔として 8 m離したォーミック電極対パターンでバ ッファ層リーク電流を評価したところ、室内照明下 100V印加時で 5 X 10_8AZmmと 高電圧動作への適用を考える上では、満足できるものではな力つた。
[0199] この GaNバッファ層を利用する、従来構造の AlGaNZGaN系 HJFETと比較する と、本実施形態の AlGaNZGaN系 HJFETは、そのピンチオフ特性は、大幅に向上 したものとなっている。同時に、ノ ッファ耐圧も向上したものとなっている。従って、ァ ンドープの GaNバッファ層を利用する、従来構造の AlGaNZGaN系 HJFETと比較 して、本実施形態の AlGaNZGaN系 HJFETは、高電圧動作時における DC利得、 ならびに RF利得について、大幅な向上が図れるものである。
[0200] なお、本実施形態では、「A1組成変調」された、アンドープの AlGaNバッファ層 3は 、その A1組成 x (z)は、 A1N核生成層 2との界面（z = 0)から GaNチャネル層 4との界 面 (z= l m)に向かって、線形的に減少する設定がなされており、それを構成する Al Ga _ N自体の伝導帯端のエネルギー Ecも、 A1N核生成層 2との界面（z = 0)か ら GaNチャネル層 4との界面（z= l m)に向かって、線形的に減少するものとなつ ている。一方、アンドープの AlGaNバッファ層 3において、 A1組成 x (z)の減少率： { 3 X (z) Z 3 z }について、 A1N核生成層 2との界面（z = 0)力も GaNチャネル層 4との 界面（z= l m)に向かって、 { 3 x (z) Z 3 z}が減少するように選択すると、 Al Ga N自体の伝導帯端のエネルギー Ec (X)の変化率 { 3 E (x (z) ) / 3 z }は、 A1N核生
C
成層 2との界面（z = 0)力 GaNチャネル層 4との界面（z= 1 m)に向かって、減少 するものとなる (つまり、分極効果を無視した場合の伝導帯端レベルを表す曲線 F (z) = 3 E (x(z) ) / 3 zが上に凸の形状となる）。その際には、分極電荷の作用に、 A1
C
Ga N自体の伝導帯端のエネルギー E (X)の変化率 { 3 E (x (z) ) Z 3 z }の減少 l -x C C
の効果も加わり、 GaNチャネル層 4との界面（z= l m)近傍では、アンドープの A1G aNバッファ層 3の伝導帯端のエネルギー位置の傾斜はより大きなものとなる。従って 、 GaNチャネル層 4から、アンドープの AlGaNバッファ層 3中への電子注入を抑制す る効果は、さらに増される。
[0201] また、本実施形態では、「A1組成変調」された、アンドープの AlGaNバッファ層 3を 用い、その残留キャリアは電子である条件を採用しているが、仮に、ェピタキシャル成 長方法、あるいは、成長条件を変更して、アンドープの AlGaNバッファ層 3自体を、 その残留キャリアが正孔となる条件を選択すると、元々、アンドープの AlGaNバッフ ァ層 3自体は、 p—層となり、伝導帯端の傾斜は、さらに、上に凸の形状を示すものとな る。あるいは、アンドープの AlGaNバッファ層に代えて、意図的に、ァクセプタを低濃 度ドープし、 p—型の AlGaNバッファ層を用いると、伝導帯端の傾斜は、さらに、上に 凸の形状を示すものとなる。
[0202] 以上に説明する、 GaNチャネル層 Z「A1組成変調」 AlGaNバッファ層の系と同様 に、より一般化した I バッファ層の系にお
Figure imgf000073_0001
いても、 In組成 yを一定とし、基板面側からチャネル層との界面に向かって、 A1組成（ x (l -y) )を減少させる「A1組成変調」を施すと、 In (Al Ga ) Nバッファ層中に 連続的に分布する「負」の分極電荷を生成させることができる。その際、 A1組成 (x(l y) )の変化率を上述の形態に相当する範囲に選択すると、 In (Al Ga ) Nバ ッファ層中に存在している、 n型残留キャリアを、生成する「負」の分極電荷によって、 補償することが可能となる。 [0203] カロえて、 GaNチャネル層 ZAl (In Ga _ ) _ Nバッファ層の系において、 A1組成 x を一定とし、基板面側からチャネル層との界面に向力つて、 In組成（（1— x)y)を増加 させる「In組成変調」を施すと、 Al (In Ga ) Nバッファ層中に連続的に分布す る「負」の分極電荷を生成させることができる。例えば、 A1組成 Xを x=0. 3と一定にし 、アンドープの Al (In Ga ) Nバッファ層全体の膜厚を 1 μ mとする際、核生成 層との界面（z = 0)にお 、て、 In組成 [ ( 1 X) y] (z = 0 m)を [ ( 1 X) y] = 0とし、 GaNチャネル層との界面（z = 1 m)にお!/、て、 In組成 [ ( 1 x) y] (z = 1 m)は、 [ (l -x)y] =0. 066とし、線形的に In組成が増加する「In組成変調」とする。その際、 Al In Ga Nの格子定数は、 GaNの格子定数とほぼ一致し、また、「In組成
0. 3 0. 066 0. 634
変調」 Al (In Ga ) Nバッファ層中に、電荷密度 7. 18 X 1016 (cm_3)で連続的 に分布する「負」の分極電荷が生成される。従って、該「In組成変調」 Al (In Ga ) x l - l
_χΝバッファ層中の、 1015 cm—3のオーダーの推定される残留キャリア濃度 ηを補償 することが可能である。
[0204] 加えて、 GaNチャネル層 ZAl (In Ga ) Nバッファ層の界面では、伝導帯ェ ネルギ一の不連続 Δ Εは、 Δ Ε =424meVとなっており、この値に相当するバリア（
c c
段差)が形成されている。
[0205] さらには、 In Ga Nチヤネノレ層 Zln (Al Ga ) Nバッファ層の系 yc 1— c ybuf xbuf 1— xbuf 1— buf
において、バッファ層の In組成 y 、A1組成 [x (l -y ；) ]を同時に変化させ、基板 buf but but
面側からチャネル層との界面に向力つて、 Al組成 [x (l -y ；) ]は徐々に減少し、 I buf buf
n組成は徐々に増加して ヽる「 (A1組成、 In組成)変調」を利用して、バッファ層中に、 連続的に分布する「負」の分極電荷を生成させることも可能である。すなわち、基板 側からチャネル層との界面に向力う方向に、 In (Al Ga ) Nの 4元系混 ybuf xbui 1― xbuf 1― buf
晶の格子定数 a (In (Al Ga ) N)は徐々に増加し、一方、伝導帯端ェ ybuf xbuf 1― xbuf 1― buf
ネルギー Eは徐々に減少するように、「(A1組成、 In組成)変調」を行って、自発分極
C
及びピエゾ分極の変化に由来する、連続的に分布する「負」の分極電荷を生成し、 該バッファ層中の、 1015 cm—3のオーダーの推定される残留キャリア濃度 nを補償す ることが可能である。勿論、 In Ga Nチャネル層との界面において、 In (Al yc 1— c ybur xbuf
Ga ) Nの 4元系混晶の格子定数 a (In (Al Ga ) N)は、該チ
1—xbuf 1—ybuf ybuf xbuf 1—xbuf 1— ybuf ャネル層の In Ga N三元系混晶の格子定数 a (In Ga N)と、ほぼ等しいか、 yc 1— c yc 1— c
極く僅かに小さな状態とされる。加えて、 In Ga Nチャネル層との界面において、
yc 1— c
In (Al Ga ) Nの 4元系混晶の E (In (Al Ga ) N)は、 ybuf xbuf 1― xbuf 1― buf C ybuf xbuf 1― xbuf 1― buf 該チャネル層の In Ga N三元系混晶の E (In Ga N)は、等しいか、好ましく
yc 1— c C yc 1— c
は、両者間の伝導帯端のエネルギー不連続 ΔΕを、少なくとも、 ΔΕ =200meV以
C C
上とし、この値に相当するバリア (段差)が形成されて 、る状態とできる。
[0206] なお、本実施形態において説明した、「A1組成変調」 In (Al Ga ) Nバッファ 層を採用して 、る、 AlGaN電子供給層 Zln Ga Nチャネル層 Zバッファ層 ZAIN
l -y
核生成層 Z基板の構成 (但し、 l >y≥0である）、「In組成変調」 In (Al Ga ) N バッファ層を採用している、 AlGaN電子供給層 Zln Ga Nチャネル層 Zバッファ
l -y
層 ZA1N核生成層 Z基板の構成 (但し、 l >y≥0である）、あるいは、「(A1組成、 In 組成)変調」 In (Al Ga ) Nバッファ層を採用している、 AlGaN電子供
ybuf xbuf 1― xbut 1― but
給層 Zln ッファ
yc Ga ャネル
1— c Nチ 層 Zバ 層 ZA1N核生成層 Z基板の構成 (但し、 1
>y≥0である）のいずれかを選択する際にも、 AlGaN電子供給層 ZlnGaNチヤネ ル層に関しては、上の実施形態 1で述べた、「A1組成変調」 AlGaN層（バッファ層）を 採用して 、る、 AlGaN電子供給層 ZGaNチャネル層 Zバッファ層 ZA1N核生成層 Z基板の構成を選択する際に利用される「種々の条件」が、全く同様に適用可能で ある。
[0207] (実施形態 3)
本実施形態 3は、上記の実施形態 2において例示した、第 2の AlGaN層 ZGaN層 Z第 1の AlGaN層 Z A1N核生成層 Z基板の構成に対して、 GaN層 Z第 1の AlGa N層の界面に、極薄い膜厚を有する InAlGaN層を付カ卩し、 GaN層力も第 1の AlGa N層へのキャリアの流入を抑制する「障壁層」として利用する多層ェピタキシャル膜形 態である。図 11に、前記の第 2の AlGaN層 ZGaN層 ZlnAlGaN層 Z第 1の AlGa N層 ZA1N核生成層 Z基板の構成を示し、さらに、図 12にそれを利用して作製した 、111族窒化物半導体へテロ接合 FETの断面構造を模式的に示す。
[0208] 第 2の AlGaN層 ZGaN層 ZlnAlGaN層 Z第 1の AlGaN層 ZA1N核生成層 Z基 板の構成を有する多層ェピタキシャル層は、基板 1として、 SiCの C面（（0001)面）を 用い、その表面に、 MOCVD成長方法により、各層を C面（（0001)面)成長させるこ とで作製されている。例えば、基板 1として用いる、 SiCの C面上に、先ず、膜厚 200η mのアンドープの A1N層が、低温成長条件で形成される。この低温成長、アンドープ A1N膜からなる A1N核生成層 2自体は、絶縁性の核生成層（nucleation layer)と して機能する。次いで、 A1N核生成層 2上に、膜厚 1 m(lOOOnm)のアンドープの AlGaNバッファ層 3、膜厚 3nmのアンドープの InAlGaNチャネル裏障壁層 10、膜 厚 10nmのアンドープの GaNチャネル層 4、膜厚 45nmのアンドープの AlGaN電子 供給層 5が、通常の高温成長条件で、順次、ェピタキシャル成長されている構成とす る。
[0209] この実施形態 3においても、アンドープの AlGaNバッファ層 3は、 A1N核生成層 2と の界面から、アンドープの GaNチャネル層 4との界面へ向かって、すなわち、膜厚方 向（Z軸方向）に向かって、 Al Ga Nの A1組成 x (z)力 単調に減少するように選択 されている。本実施形態 3では、 InAlGaNチャネル裏障壁層 10との界面（z= l m )【こお!ヽて、 Al Ga _ Nの Al糸且成 χ (ζ= 1 m)≡xtiま、 xt=0. 05【こ、 A1N核生成 層 2との界面（z = 0)にお!/、て、 Al Ga _ Nの Al糸且成 χ (ζ = Ο m)≡xbは、 xb = 0. 30に、それぞれ選択している。また、アンドープの AlGaN電子供給層 5には、 A1組 成 Xは、一定とし、 x=0. 2の Al Ga Nが選択されている。
0. 2 0. 8
[0210] 一方、アンドープの InAlGaNチャネル裏障壁層 10は、アンドープの GaNチャネル 層 4と、アンドープの AlGaNバッファ層 3との間に、バリア（障壁）を形成するため、該 I nAlGaNと GaNとの伝導帯端のエネルギー差； Δ Ε (inAlGaN/GaN)、また、 A1 c
GaNバッファ層 3の最表面側の Al Ga N (x=xt)、すなわち、 Al Ga Nと該 I x 1 -x 0. 05 0. 95 nAlGaNとの伝導帯端のエネルギー差； Δ Ε (inAlGaN/Al Ga N)は、少な
C 0. 05 0. 95
くとも、 Δ Ε (InAlGaNZGaN) > Δ Ε (InAlGaNZAl Ga N) >0を満足す
C C 0. 05 0. 95 るように、選択する。その際、 Al Ga Nと GaNとの伝導帯端のエネルギー差； Δ
0. 05 0. 95
E (Al Ga NZGaN)を基準として、少なくとも、
C 0. 05 0. 95
Δ Ε (InAlGaNZGaN)〉Δ Ε (Al Ga N/GaN)
C C 0. 05 0. 95
の関係を満たすように、選択される結果、アンドープの GaNチャネル層 4からアンド一 プの AlGaNバッファ層 3への電子注入に対して、力かる InAlGaNチャネル裏障壁層 10を付加することで、その抑制効果の向上がなされる。
[0211] 加えて、この 八10&?^チャネル裏障壁層10を構成する111八10&?^の格子定数& (111 AlGaN)は、 GaNの格子定数 a (GaN)、 Al Ga Nの格子定数 a (Al Ga
O. 05 0. 95 0. 05 0. 95
N)に対して、
a (GaN)≥ a (inAlGaN)≥ a (Al Ga N)
0. 05 0. 95
の関係を満足するように、該 InAlGaNの組成を選択することが望ましい。
[0212] 図 12に示す構成の本実施形態の AlGaNZGaN系 HJFETにおいても、アンド一 プの AlGaN電子供給層 5の表面に、オーム性接触がとられたソース電極 6及びドレイ ン電極 7が設けられ、その間に、ゲート電極 8が形成されている。また、ソース電極 6と ゲート電極 8との間、およびゲート電極 8とドレイン電極 7との間の AlGaN電子供給層 5の表面は、 SiNによる誘電体膜 9で被覆し、表面保護を行っている。なお、図 1には 、明示されていないが、ソース電極 6とゲート電極 8との間隔に対して、ゲート電極 8と ドレイン電極 7との間隔が広くなるように、ゲート電極 8の位置が選択されている。
[0213] 具体的には、ソース電極 6とドレイン電極 7との間の AlGaN電子供給層 5の表面を 被覆する SiN膜を予め形成し、この SiN膜上の所定位置にゲート電極 8形成用の開 口部を形成する。その開口部に露出する AlGaN電子供給層 5の表面を、エッチング して、浅いリセス部を形成する。この浅いリセス部にゲート電極 8を作製し、リセス型ゲ ートを有する構成が採用されている。
[0214] 図 12に示す、本実施形態の AlGaNZGaN系 HJFETの作製プロセスを簡単に説 明する。一連のェピタキシャル成長を終えた後、各 FET間の素子間分離を図るため 、各素子の周囲に、マスク'エッチング法を利用し、 GaNチャネル層 4に達するメサェ ツチングを施す。すなわち、かかる領域では、アンドープの AlGaN電子供給層 5がェ ツチング除去され、素子間分離メサが形成される。次いで、例えば、 TiZAuなどの金 属を蒸着し、 AlGaN電子供給層 5の表面上に設ける、ソース電極 6及びドレイン電極 7の形状に合わせて、フォトレジスト 'マスクを用いるリフト'オフ法を利用して、所定の 形状にパターユングする。この所定形状にパターユングされた、 TiZAu (厚さ 10nm Z200nm)などの金属層を、 800°C、 1〜3分間、不活性気体の気流中でァニール 処理し、ォーミック接触をとる。 [0215] 続いて、全面を覆うように、プラズマ CVD法などの気相堆積法を適用して、例えば 、膜厚 80nmの SiN膜を形成する。レジスト'マスクを利用して、選択エッチングを施し 、ソース電極 6とドレイン電極 7との間の AlGaN電子供給層 5の表面を被覆する SiN 膜上に、所定位置にゲート電極 8形成用の開口部を形成する。なお、前記開口部の 形成に用いる、レジスト'マスクを形成する際、目標の幅 0. 15 mを達成するため、 電子線露光法を採用して 、る。
[0216] その開口部に露出する AlGaN電子供給層 5の表面を、僅かにエッチングして、浅 いリセス部を形成する。なお、本実施形態では、このリセス深さ dは、 25nmに選択し ている。従って、該リセス部の直下においては、エッチング後、 AlGaN電子供給層 5 の厚さは、 20nmとなっている。
[0217] 次いで、前記開口部下、リセス形成された AlGaN電子供給層 5表面に、レジスト'マ スクを利用して、 NiZAu (厚さ 10nmZ200nm)などのゲート金属を蒸着、リフト'ォ フして、所定の形状にパターユングする。その際、パターユングされた、ゲート電極 9 は、一部、開口部（リセス部）に隣接する SiN膜表面を覆う、 T字形状の断面形状のゲ ート電極としている。この T字形状の上面形状、サイズは、開口部（リセス部）に対して 、位置合わせの寸法精度 lOnmであり、リフト'オフに利用するレジスト'マスクの露光 には、電子線露光法を採用している。
[0218] ゲート電極 8の形成が終了した時点で、ソース電極 6とゲート電極 8との間、および ゲート電極 8とドレイン電極 7との間の AlGaN電子供給層 5の表面は、 SiN膜で被覆 された状態となり、この残された SiN膜が、誘電体膜 9として、そのまま利用される。
[0219] 作製される AlGaNZGaN系 HJFETは、 AlGaN電子供給層 5と GaNチャネル層 4 の界面に生成される二次元電子ガスを利用する、所謂、 HEMT型の FETとなってい る。そのゲート長 Lgは、前記開口部下のリセス部の幅 0. 15 /z mに相当している。ゲ ート長 Lg対活性層厚 (ゲート'チャネル間距離) aのアスペクト比: LgZaは、活性層厚 aは、該リセス部の直下、エッチング後に残る AlGaN電子供給層 5の厚さとチャネル 層の厚さとの和、 30nmに相当するため、 LgZa 150Z30 = 5となる。
[0220] 一方、上記の「Α1組成変調」された、アンドープの AlGaNバッファ層 3を構成する A 1 Ga N (0. 30≥x≥0. 05)は、仮に、対応する均一な A1組成を有するアンドープ の AlxGai xN層を作製した場合、残留キャリアは、電子であり、その残留キャリア濃 度 nは、成長条件、 A1組成に依存して、ある程度バラツキを示すものの、一般に、 101 4〜： LO15 cm—3のオーダーとなる。一方、本実施形態 3においては、アンドープの A1 GaNバッファ層 3を構成する Al Ga _ Nの A1組成 x(z)は、 A1N核生成層 2との界面 (z = 0)から InAlGaNチャネル裏障壁層 10との界面（z= l m)に向かって、線形的 に減少する設定がなされて 、る。すなわち、 AlGaNバッファ層 3全体の膜厚 t = 1 buffer μ mであり、その厚さ方向（Z軸方向）に、厚さ W μ m)の関数として、 A1組成 x (z) は、下記のように示される。
[0221] x (z) =xt-z+xb - (l -z)
=0. 05z + 0. 30 (1— z)
上記の多層ェピタキシャル膜の構成にぉ 、て、この線形的な「A1組成変調」された 、アンドープの AlGaNバッファ層 3中に発生する分極電荷密度； σ (P) /e cm"3 ( 但し、 eは、電子の電荷量 (単位電荷)を表す）は、図 8に示す見積もり結果を参照す ると、 σ (P) /e = l. 1 X 1017 cm—3程度の負の分極電荷である。すなわち、「A1組 成変調」された、アンドープの AlGaNバッファ層 3中に誘起される負の分極電荷の密 度、 a (P) Ze^ l. 1 X 1017 cm—3は、 1014〜1015 cm—3のオーダーの推定される 残留キャリア濃度 nを超えている。従って、前記残留キャリア (電子)密度 nに相当する 、アンドープの AlGaNバッファ層 3中に存在している、イオン化した不純物準位（ある いは、意図的にドープされた濃度の比較的低いドナー準位）に起因する正の空間電 荷を、この誘起される負の分極電荷は、完全に補償することが可能である。結果的に 、「A1組成変調」された、アンドープの AlGaNバッファ層 3中には、なお、残る負の分 極電荷によって、 1016 cm—3オーダーの負の空間電荷が存在する状態となる。実効 的には、「A1糸且成変調」された、アンドープの AlGaNバッファ層 3は、 1016 cm—3ォ ーダ一の負の空間電荷が存在する、 p_層と同等の機能を発揮する。
[0222] 図 13に、上記の AlGaNZGaN系 HJFETの、ゲート電極 9の直下の、多層ェピタ キシャル膜のバンド'ダイアグラムを模式的に示す。「A1組成変調」された、アンドープ の AlGaNバッファ層 3は、実効的に 1016 cm—3オーダーの負の空間電荷が存在す る、 p—層と同等の機能を発揮する結果、この領域の伝導帯端のエネルギー位置は、 A1N核生成層 2との界面（z = 0)から InAlGaNチャネル裏障壁層 10との界面（z = 1 μ m)に向かって、上に凸の形状を保ちつつ、低下している。加えて、アンドープの A IGaNバッファ層 3と GaNチャネル層 4との間には、極薄い膜厚の InAlGaNチャネル 裏障壁層 10が存在しており、 GaNチャネル層 4からアンドープの AlGaNバッファ層 3 への電子注入に対しては、該 InAlGaNと GaNとの伝導帯端のエネルギー差； Δ Ε ( c
InAlGaN/GaN)に相当するバリア（段差）が形成されている。前記実施形態 2にお いては、 GaNチャネル層 4からアンドープの AlGaNバッファ層 3への電子注入に対し ては、 Al Ga Nと GaNとの伝導帯端のエネルギー差； Δ Ε (Al Ga N/
0。 05 0. 95 C 0. 05 0. 95
GaN)に相当するバリア（段差）であり、 Δ Ε (InAlGaN/GaN) > Δ Ε (Al Ga
C C 0. 05 0.
NZGaN)であるため、 InAlGaNチャネル裏障壁層 10を越え、 GaNチャネル層 4
95
力 アンドープの AlGaNバッファ層 3への電子注入は、より抑制されたものとなる。
[0223] 実施形態 2の AlGaNZGaN系 HJFETと比較して、アンドープの AlGaNバッファ 層 3と GaNチャネル層 4との間に存在する、極薄い膜厚の InAlGaNチャネル裏障壁 層 10により形成される、前記のバンド障壁は、 GaNチャネル層 4内へのキャリア（電 子）の閉じ込め効果をより増大させる機能を有し、得られる AlGaNZGaN系 HJFET のピンチオフ特性をさらに向上させる効果を示す。さら〖こは、図 11に示す構成の A1G aNZGaN系 HJFETでは、活性層厚（ゲート'チャネル間距離） aは、ゲート電極 8の 直下における AlGaN電子供給層 5の厚さとチャネル層の厚さの和に相当し、ゲート 長 Lgを短縮し、ゲート長 Lg対活性層厚 (ゲート'チャネル間距離) aのアスペクト比: L gZaが小さくなると、ショート 'チャネル効果が引き起こされ易いが、ピンチオフ特性の 向上に伴い、力かるショート 'チャネル効果を抑制する効果も発揮される。
[0224] 従って、「A1組成変調」された、アンドープの AlGaNバッファ層を利用する、実施形 態 2の AlGaNZGaN系 HJFETと比較して、本実施形態の AlGaNZGaN系 HJFE Tは、ピンチオフ特性の向上、ショート 'チャネル効果を抑制する効果はさらに優れて おり、高電圧動作時における DC利得、ならびに RF利得について、より顕著な向上 が図れるものである。
なお、「A1組成変調」された、アンドープの AlGaNバッファ層の利用に起因する効 果は、本実施形態 3の AlGaNZGaN系 HJFETと、前述する実施形態 2の AlGaN ZGaN系 HJFETとでは、本質的に同等である。従って、前述する実施形態 2の A1G aNZGaN系 HJFETに対して、既に説明した、種々の許容される構成の変更は、本 実施形態 3の AlGaNZGaN系 HJFETにおいても、利用可能であり、その効果も同 等なものとなる。
[0225] すなわち、上述の本実施形態では、アンドープの AlGaNバッファ層 3全体の膜厚を 1 μ mとする際、 InAlGaNチャネル裏障壁層 10との界面（z= l m)において、 A1 Ga _
Figure imgf000081_0001
(ζ= 1 ;ζ πι)≡xtは、 xt=0. 05に、 A1N核生成層 2との界面（z =0)【こお!ヽて、 Al Ga _ N( Al,|lj¾¾x (z = 0 ^ m)≡ xb ¾ , xb = 0. 30【こ、それぞ れ選択し、この「A1組成変調」された、アンドープの AlGaNバッファ層 3中に誘起され る負の分極電荷の密度、 σ (P) /e= l. 1 X 1017 cm—3を得ている。「A1組成変調」 された、アンドープの AlGaNバッファ層 3中に誘起される負の分極電荷の密度、 σ ( P) Zeを、少なくとも、 1 X 1016 cm—3以上にすれば、「A1組成変調」された、アンド ープの AlGaNバッファ層 3は、実効的に p—層と同等の機能を発揮する。図 8に示す 推定結果を参照すると、アンドープの AlGaNバッファ層 3全体の膜厚を 1 μ mとする 際、 InAlGaNチャネル裏障壁層 10との界面（z= l m)において、 Al Ga _ Nの A1 組成 χ (ζ= 1 /ζ πι)≡xtは、 xt=0. 05とする場合、 A1N核生成層 2との界面（z = 0) 【こお ヽて、 Al Ga _ Nの Al糸且成 χ (ζ = 0 μ m)≡xbを、 xb≥0. 10【こ選択すれ ίま、、前 述の条件を満足する。すなわち、アンドープの AlGaNバッファ層 3全体の膜厚を: mとする際、 InAlGaNチャネル裏障壁層 10との界面（z= l m)において、 Al Ga _ Nの Al組成 x (z= l m)≡xtは、 xt=0. 05とする場合、 A1N核生成層 2との界面 (z = 0)【こお!ヽて、 Al Ga _ N( Al,|lj¾¾x (z = 0 ^ m)≡ xb^, xb = 0. 1〜0. 2程度 に選択することで、十分に効果が発揮される状態となる。
[0226] また、本実施形態では、「A1組成変調」された、アンドープの AlGaNバッファ層 3は 、その A1組成 x (z)は、 A1N核生成層 2との界面（z = 0)から InAlGaNチャネル裏障 壁層 10との界面 (ζ= 1 /ζ πι)に向かって、線形的に減少する設定がなされており、そ れを構成する Al Ga N自体の伝導帯端のエネルギー Ecも、 A1N核生成層 2との 界面（z = 0)から InAlGaNチャネル裏障壁層 10との界面（z= l m)に向かって、線 形的に減少するものとなっている。一方、アンドープの AlGaNバッファ層 3において、 Al組成 x (z)の減少率： { 3 x (z) Z 3 z }について、 A1N核生成層 2との界面（z = 0)か ら InAlGaNチャネル裏障壁層 10との界面（z= l m)に向かって、 { 3 x (z)Z 3 z} が減少するように選択すると、 Al Ga N自体の伝導帯端のエネルギー E (x)の減 少率 { 3 E (x(z) ) Z 3 z}は、 A1N核生成層 2との界面（z = 0)から InAlGaNチヤネ c
ル裏障壁層 10との界面 (z= l m)に向かって、減少するものとなる。その際には、 分極電荷の作用に、 Al Ga _ N自体の伝導帯端のエネルギー E (x)の減少率 { d
E (x(z) ) / 3 z}の減少の効果も加わり、 InAlGaNチャネル裏障壁層 10との界面（z c
= 1 μ m)近傍では、アンドープの AlGaNバッファ層 3の伝導帯端のエネルギー位置 の傾斜はより大きなものとなる。従って、 GaNチャネル層 4から、アンドープの AlGaN バッファ層 3中への電子注入を抑制する効果は、さらに増される。
[0227] また、本実施形態では、「A1組成変調」された、アンドープの AlGaNバッファ層 3を 用い、その残留キャリアは電子である条件を採用しているが、仮に、ェピタキシャル成 長方法、あるいは、成長条件を変更して、アンドープの AlGaNバッファ層 3自体を、 その残留キャリアが正孔となる条件を選択すると、元々、アンドープの AlGaNバッフ ァ層 3自体は、 p—層となり、伝導帯端の傾斜は、さらに、上に凸の形状を示すものとな る。あるいは、アンドープの AlGaNバッファ層に代えて、意図的に、ァクセプタを低濃 度ドープし、 p—型の AlGaNバッファ層を用いると、伝導帯端の傾斜は、さらに、上に 凸の形状を示すものとなる。
[0228] なお、アンドープの AlGaNバッファ層 3と GaNチャネル層 4との間に、極薄い膜厚 の InAlGaNチャネル裏障壁層 10が存在しており、その二つの界面では、 A1組成 x =0. 05の Al Ga _ Nと InAlGaNとの間における分極 Pの差違、ならびに、 InAlGa Nと GaNとの間における分極 Pの差違に起因する分極電荷力 それぞれシート状に 発生する。なお、この近接する二つの界面においてシート状に発生する、分極電荷 を合計すると、
{P (A1 Ga N) -P (InAlGaN) } + {P (InAlGaN) -P (GaN) } = {P (Al G
0. 05 0. 95 0. 05 a N) -P (GaN) }
0. 95
となり、実質的に、アンドープの AlGaNバッファ層 3と GaNチャネル層 4との間の界面 領域に、負の分極電荷が、シート電荷密度で、最大、 2 X 1012 (/cm2)程度が発生 すると推定される。すなわち、上述する実施形態 2において、アンドープの AlGaNバ ッファ層 3と GaNチャネル層 4との界面に、負の分極電荷が、シート電荷密度で、最 大、 2 X 1012 (/cm2)程度が発生する状況と、実質的に同じ状態であると推定される
[0229] その程度では、界面近傍のバンド形状、および、 GaNチャネル層に蓄えられる、チ ャネル 'キャリア濃度に及ぼす影響は大きくはない。なぜなら、通常の AlGaNZGaN ヘテロ接合 FET(A1組成 0. 2など）において AlGaNZGaNヘテロ接合に誘起される 2次元電子ガスによるキャリアは、シート電荷濃度で 1013 (/cm2)台もあり、約 1桁大 きいからである。
[0230] 更に、本実施形態でも、 GaNチャネル層 4の膜厚は、 lOnmに選択されており、力 かるアンドープの AlGaNバッファ層 3と GaNチャネル層 4との界面（ζ= 1 m)に誘 起される負の分極電荷力 AlGaN電子供給層 5と GaNチャネル層 4の界面に生成さ れる二次元電子ガスの総量を減少させる効果は、限定されたものとなる。
[0231] さら〖こは、本実施形態の HEMT構造でも、上記実施形態 2に記載する HEMT構 造と同様に、 GaNチャネル層に蓄積されるキャリア (電子）が枯渴しないための十分 条件、従って、 HEMTへ応用する上での「好適な条件」は、下記するものとなってい る。
[0232] すなわち、本実施形態に力かる電界効果トランジスタにおいても、ディプリーション' モード (ノーマリー ·オン状態)で動作させる構成を選択する際、基板自体は、分極効 果を示さない材料であり、ゲート電極と、基板がいずれも接地されている状態では、 半導体層領域に存在して ヽる分極電荷は、
通常、組成が一定の電子供給層と、表面のゲート電極 (金属）との界面に、「負」の分 極電荷（Ql)、
通常、組成が一定の電子供給層と、チャネル層との界面に、「正」の分極電荷 (Q2)、 また、電子供給層の組成が一定でない場合に、その局所的な組成変化率に応じて、 電子供給層中に分布する「正」または「負」の分極電荷（∑ Q )、
supplier
チャネル層と、 InAlGaNチャネル裏障壁層を介して接する「組成変調」バッファ層と の界面に、「負」の分極電荷（Q3' )、 「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷 (∑ Q
Duffer )、
「組成変調」バッファ層の、 A1N核生成層との界面に、「負」の分極電荷 (Q4)、 A1N核生成層の、基板表面との界面に、「正」の分極電荷 (Q5)、
がそれぞれ分布した状態となって 、る。
[0233] 一方、電子供給層自体は、空乏化しており、この電子供給層の内部は、イオンィ匕し たドナー準位に起因する「正」の空間電荷（∑ Q )が存在して 、る。加えて、「組成
SD1
変調」バッファ層中に含まれて 、る浅 、ドナー準位もイオン化しており、「組成変調」 ノ ッファ層の内部は、イオンィ匕したドナー準位に由来する「正」の空間電荷 (∑Q )
SD2も 存在している。
[0234] カ卩えて、電子供給層の表面は、ゲート電極 (金属）、ならびに、ゲート電極 (金属）の 両側には、表面保護膜として、誘電体膜により覆われている。多くの場合、ゲート電 極 (金属)と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の 表面には、比較的に深い表面準位 (深いドナー準位)が存在しており、これら深い表 面準位 (深いドナー準位)もイオンィ匕している。その結果、ゲート電極 (金属）と接する 電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、イオン 化した深!ヽ表面準位 (深 ヽドナー準位）に由来する「正」の表面電荷 (Q )が存在し
ss
ている。
[0235] これらの不動化されている、イオンィ匕したドナー準位に起因する「正」の空間電荷（ または、イオンィ匕したァクセプタ準位に起因する「負」の空間電荷)、ゲート電極 (金属 )と接する電子供給層の表面 (ならびに、表面保護膜と接する電子供給層の表面）に 局在している「正」の表面電荷、ならびに、半導体層領域に存在している分極電荷と 、チャネル層に蓄積されるキャリア (電子）とによって、電気的中性条件を満足してい る。
[0236] 通常、電子供給層と、表面のゲート電極 (金属）との界面に発生している「負」の分 極電荷 (Q1)は、ゲート電極 (金属）と接する電子供給層の表面 (ならびに、表面保護 膜と接する電子供給層の表面）に局在して 、る「正」の表面電荷 (Q )
SS によって、ほ ぼ補償された状態となっている。すなわち、 Ql ^Q となっている。 [0237] さらには、「糸且成変調」バッファ層中に存在するイオンィ匕したドナー準位に由来する 「正」の空間電荷（∑ Q )が僅かであることを考慮すると、チャネル層と InAlGaNチ
SD2
ャネル裏障壁層を介して接する「組成変調」バッファ層との界面に発生している「負」 の分極電荷 (Q3' )、「組成変調」バッファ層の内部領域全体に、連続的に分布する「 負」の分極電荷 (∑Q ),および「組成変調」バッファ層の、 A1N核生成層との界面 buffer
に発生して 、る「負」の分極電荷 (Q4)は、 A1N核生成層側の界面に発生して 、る「正 」の分極電荷 (Q5)によって、ほぼ補償された状態となっている。すなわち、（Q5+∑ Q ) = (Q3， +∑Q +Q4)となっている。
SD2 buffer
[0238] また、近似的には、チャネル層に蓄積されるキャリア (電子）の総量（∑Q )は、電子
C
供給層とチャネル層との界面に発生して ヽる「正」の分極電荷 (Q2)と、電子供給層 内部のイオンィ匕したドナー準位に起因する「正」の空間電荷 (または、イオンィ匕したァ クセプタ準位に起因する「負」の空間電荷）（∑Q )との算術和（Q2+∑Q )とが
SD1 SD1 等しくなつている。すなわち、（∑Q ) = (Q2+∑Q )となっている。
C SD1
[0239] 全体的な電気的中性条件は、（Q5+∑Q ) + (Q2+∑Q ) = (Q3' +∑Q
SD2 SD1 buffer
+ Q4) + (∑Q )となっている。例えば、バッファ層の下地層（A1N核生成層側の界
C
面）に発生している正の分極電荷 (Q5)力 何らかの原因で注入されたホットキヤリャ などの電子によって補償され、 Q5が減少すると、前記の電気的中性条件を維持する ためには、チャネル層に蓄積されるキャリア (電子）の総量（∑Q )
Cが減少する。仮に
、 Q5が完全に消失した場合には、チャネル層に蓄積されるキャリア (電子）の総量（ ∑Q )は、（∑Q ) = (∑Q ) + (Q2+∑Q )— (Q3， +∑Q +Q4)となる。そ
C C SD2 SD1 buffer
の際、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」 の空間電荷（∑Q )
SD2 が僅かであることを考慮すると、チャネル層に蓄積されるキヤリ ァ（電子）の総量（∑Q )は、近似的に、（∑Q ) ^ (Q2+∑Q )— (Q3
C C SD1 ， +∑Q buffer
+ Q4)の水準まで低下する。この段階でも、チャネル層に蓄積されるキャリア（電子） の総量（∑Q )が枯渴しない十分条件は、（Q2+∑Q ) > (Q3' +∑Q +Q4)
C SDl buffer と表される。すなわち、一般的な条件として、電子供給層中に発生している「正」の電 荷の総和（Q2 +∑Q )力 「組成変調」バッファ層中、ならびに、そのチャネル層と
SD1
の界面に発生している「負」の電荷の総和（Q3' +∑Q +Q4)より多いこと力 十 buffer 分条件となっている。
[0240] 従って、第 2の AlGaN層（AlGaN電子供給層） ZGaN層（GaNチャネル層） ZlnA IGaN層 Z第 1の AlGaN層（「A1組成変調」 AlGaNバッファ層） ZA1N核生成層 Z基 板の構成において、少なくとも、第 1の AlGaN層（「A1組成変調」 AlGaNバッファ層） 中に連続的に分布する「負」の分極電荷の総和は、 AlGaN電子供給層と GaNチヤ ネル層との界面にある「正」の分極電荷の総和よりも少なくすることが望ま ヽ。第 1の AlGaN層（「A1組成変調」 AlGaNバッファ層）中に連続的に分布する「負」の分極電 荷は、「A1組成変調」 AlGaNバッファ層中の A1組成 x(z)の変化率： 3x(z)Z3zに 依存しており、 A1糸且成 x(z)の変化率： I 3x(z)/3z Iを過剰に大きくすることは望 ましくない。上で説明したように、 A1組成 x(z)の変化率： I 3x(z)Z3z |は、 I 3x (z)/dz I≥0.05 /ζπ 1を満たす範囲で十分であり、不必要に大きくすることは望 ましくない。通常、 A1組成 χ(ζ)の変化率： I 3χ(ζ)Ζ 3 ζ Iは、 0. 30 m_1≥ I d x(z)/3z I≥0.05 /ζπ 1の範囲に選択することが好ましい。
[0241] 前記の A1組成変化率を選択すると、「Α1組成変調」 AlGaNバッファ層は、その中に 連続的に分布する「負」の分極電荷に起因して、 pライクな状態となっており、カロえて、 「A1組成変調」 AlGaNバッファ層と GaNチャネル層と間に、 InAlGaNチャネル裏障 壁層を設けているため、この InAlGaN層との界面における「A1組成変調」 AlGaNバ ッファ層の A1組成 xtを、 xt=0と設定しても、チャネル層力 バッファ層への電子の注 入を十分抑制できる。なお、 InAlGaN層との界面における「A1組成変調」 AlGaNバ ッファ層の A1組成 xtは、少なくとも、 0.02以上とすることが好ましぐ通常、 0.05以 上とすることがより好ましい。例えば、「A1組成変調」 AlGaNバッファ層の膜厚 t を
buffer
： mとする際、「A1組成変調」 AlGaNバッファ層の最上面の A1組成 xtを、 xt=0.0 5とし、 A1組成 x(z)の変化率： I 3x(z)Z3z Iは、 0. 30 111_1≥ I dx(z)/dz I≥0.05 m_1の範囲に選択すると、「A1組成変調」 AlGaNバッファ層の最下面 の A1組成 xbは、 0. 35≥xb≥0. 10の範囲に選択することになる。
[0242] 一方、 AlGaN電子供給層は、通常、 A1組成が一定な AlGaNで構成する際、その A1組成は、 AlGaN電子供給層と GaNチャネル層との界面にキャリア（電子）を蓄積 するために必要なバンド障壁を設けるため、カゝかる AlGaN電子供給層の A1組成 xs は、少なくも、 0.15以上の範囲、好ましくは、 0.50≥xs≥0.20の範囲に選択する ことが好ましい。
[0243] 仮に、「A1組成変調」 AlGaNバッファ層の膜厚 t を: L mとし、「A1組成変調」 A1 buffer
GaNバッファ層の最上面の A1組成 xtを、 xt=0.00とする場合であっても、 A1組成 x (z)の変化率： I 3x(z)Z3z Iを 0.35 m_1≥ | 3x(z)/3z | ≥0. 10 m_1 の範囲に選択する際、「A1組成変調」 AlGaNバッファ層の A1組成 x(z)の平均値: x( z) は、 x(z) 1/2· (xt+xb)となり、 0.175≥x(z) ≥0.05の範囲となる。 av. av. av.
加えて、「A1組成変調」 AlGaNバッファ層の膜厚 t を: mとし、「A1組成変調」 A1 buffer
GaNバッファ層の最上面の A1組成 xtを、 xt=0.05以上、 A1組成 x(z)の変化率： | 3x(z)/3z Iを 0.30 m_1≥ | 3x(z)/3z | ≥0.05 m_1の範囲に選択す る際、「A1組成変調」 AlGaNバッファ層の A1組成 x(z)の平均値: x(z) は、 x(z) av. av.
= 1/2- (xt+xb)となり、 0.20≥x(z) ≥0.075の範囲となる。従って、前記の条 av.
件においては、 AlGaN電子供給層の A1組成 xsの平均値: xs と、「A1組成変調」 A1 av.
GaNバッファ層の A1組成 x(z)の平均値： x(z) とを比較すると、 xs ≥x(z) とす av. av. av. ることが好ましい。
[0244] 図 11に記載する多層ェキタキシャル膜にぉ 、ては、「A1組成変調」された、アンド ープの AlGaNバッファ層 3は、それを構成する Al Ga _ Nは、その A1組成 x(z)が、 A1N核生成層 2との界面（z = 0)から InAlGaNチャネル裏障壁層 10との界面（z = 1 μ m)に向かって、連続的に減少する構成となっている。この A1組成勾配 x(z)を利用 して、 Al Ga Nの分極 P (X (z) )が連続的に変化する状況を構成し、分極電荷密度 σ (P) = - 3
Figure imgf000087_0001
3 {Ρ(χ) }Ζ 3 χ· 3 χ(ζ)Ζ 3 ζを誘起している 多層ェピタキシャル膜構造である。
[0245] 上記の連続的に組成変化する Al Ga Nに代えて、狭 、厚さステップ δ ζで、 Al組 成 x(z)がステップ的に減少する構成を選択すると、各厚さステップ δ ζ毎に形成され る界面に、シート状に分極電荷 σ (Ρ) = {Ρ(χ(ζ))-Ρ(χ(ζ+ δ ζ)) }が発生する状 態となる。その際、実効的な分極電荷密度は、 σ
Figure imgf000087_0002
δζ))}/δ ζ=-{Ρ(χ(ζ+ δ ζ))-Ρ(χ(ζ))}/ δ χ(ζ) · δ χ(ζ)Ζ δ ζとなり、厚さ ステップ δ ζが十分に小さい場合は、上記の微分表記の値と実質的に差違のないも のとなる。
[0246] 以上に説明する、 GaNチャネル層 ZlnAlGaNチャネル裏障壁層 Z「A1組成変調」 AlGaNバッファ層の系と同様に、より一般化した In Ga Nチャネル層 ZZlnAlGa l -y
Nチャネル裏障壁層/ In (Al Ga^ )ト Nバッファ層の系においても、 In組成 yを一 定とし、基板面側カゝらチャネル層との界面に向カゝつて、 A1組成 (x (l— y) )を減少させ る「A1組成変調」を施すと、 In (Al Ga ) Nバッファ層中に連続的に分布する「 負」の分極電荷を生成させることができる。その際、 A1組成 (x(l— y) )の変化率を上 述の形態に相当する範囲に選択すると、 In (Al Ga ) Nバッファ層中に存在し ている、 n型残留キャリアを、生成する「負」の分極電荷によって、補償することが可能 となる。
[0247] 加えて、 GaNチャネル層 ZlnAlGaNチャネル裏障壁層 ZA1 (In Ga ) _ Nバ ッファ層の系において、 A1組成 Xを一定とし、基板面側からチャネル層との界面に向 かって、 In組成 ( (l -x)y)を増加させる「In組成変調」を施すと、 Al (In Ga ) Nバッファ層中に連続的に分布する「負」の分極電荷を生成させることができる。例え ば、 A1組成 Xを x=0. 3と一定にし、アンドープの Al (In Ga ) Nバッファ層全体 の膜厚を 1 μ mとする際、核生成層との界面 (z = 0)において、 In組成 [ (1 x)y] (z = 0 m)を（ 1 x) y = 0とし、 GaNチャネル層との界面（z = 1 m)にお!/、て、 In組 成 [ (1— x)y] (z= l m)は、（1— x)y=0. 066とし、線形的に In組成が増加する「I n組成変調」とする。その際、 Al In Ga Nの格子定数は、 GaNの格子定数
0. 3 0. 066 0. 634
とほぼ一致し、また、「In組成変調」 Al (In Ga ) Nバッファ層中に、電荷密度 7 . 18 X 1016 (cm—3)で連続的に分布する「負」の分極電荷が生成される。従って、該「 In組成変調」 Al (In Ga _ ) _ Nバッファ層中の、 1015 cm—3のオーダーの推定さ れる残留キャリア濃度 nを補償することが可能である。
[0248] さらには、 In Ga Nチャネル層 ZlnAlGaNチャネル裏障壁層 Zln (Al G yc 1— c ybuf xbur a ) Nバッファ層の系において、バッファ層の In組成 y 、A1組成 [x (1—
1— xbuf 1—ybuf buf buf y ；) ]を同時に変化させ、基板面側から InAlGaNチャネル裏障壁層との界面に向か buf
つて、 A1組成 [X (l -y ；) ]は徐々に減少し、 In組成は徐々に増加している「(A1組 buf buf
成、 In組成)変調」を利用して、バッファ層中に、連続的に分布する「負」の分極電荷 を生成させることも可能である。すなわち、基板側から InAlGaNチャネル裏障壁層と の界面に向かう方向に、 In (Al Ga ) Nの 4元系混晶の格子定数 a (In
ybuf xbut 1— xbuf 1— buf
(Al Ga ) N)は徐々に増加し、一方、伝導帯端エネルギー Eは徐々 ybuf xbuf 1—xbut 1— but C に減少するように、「(A1組成、 In組成)変調」を行って、自発分極及びピエゾ分極の 変化に由来する、連続的に分布する「負」の分極電荷を生成し、該バッファ層中の、 1 015 cm—3のオーダーの推定される残留キャリア濃度 nを補償することが可能である。 勿論、 InAlGaNチャネル裏障壁層との界面において、 In (Al Ga ) N
ybuf xbuf 1—xbuf 1—ybuf の 4元系混晶の格子定数 a (In (Al Ga ) N)は、該チャネル層の In G
ybuf xbur 1— xbuf 1— buf yc a N三元系混晶の格子定数 a (In Ga N)と、ほぼ等しいか、極く僅かに小さな
1— c yc 1— c
状態とされる。カロえて、 InAlGaNチャネル裏障壁層との界面において、 In (Al
ybuf xbuf
Ga ) Nの 4元系混晶の E (In (Al Ga ) N)は、該チャネル
1—xbuf 1—ybuf C ybuf xbuf 1—xbuf 1—ybuf
層の In Ga N三元系混晶の E (In Ga N)は、等しいか、好ましくは、両者間 yc 1— c C yc 1— c
の伝導帯端のエネルギー不連続 Δ Εを、少なくとも、 Δ Ε = 200meV以上とできる
[0249] なお、本実施形態において説明した、 InAlGaNチャネル裏障壁層を設けている、 AlGaN電子供給層 Zln Ga Nチャネル層 ZlnAlGaNチャネル裏障壁層 Zバッ
l -y
ファ層 ZA1N核生成層 Z基板の構成 (但し、 l >y≥0である）を選択する際にも、 A1 GaN電子供給層 ZlnGaNチャネル層に関しては、上の実施形態 1で述べた、「A1組 成変調」 AlGaN層（バッファ層）を採用している、 AlGaN電子供給層 ZGaNチヤネ ル層 Zバッファ層 ZA1N核生成層 Z基板の構成を選択する際に利用される「種々の 条件」が、全く同様に適用可能である。
[0250] (実施形態 4)
本実施形態 4では、前記の狭い厚さステップ δ ζで、 A1組成 χ (ζ)がステップ的に減 少する構成に代えて、厚さ δ ζの極く膜厚の薄い Al Ga Nと厚さ δ Βの極く膜厚の 薄!、InAlGaN障壁層とを交互に積層して、全体として、 Al Ga Nの Al組成が単調 に減少している、「A1組成変調」された膜厚周期 Lp (= δ ζ+ δ Β)の周期ポテンシャ ル構造を利用している。
[0251] 図 14に、本実施形態 4に力かる AlGaNZGaN系 HJFETの、ゲート電極 9の直下 の、多層ェピタキシャル膜のバンド'ダイアグラムを模式的に示す。該多層ェピタキシ ャル膜は、第 2の AlGaN層 ZGaN層 ZlnAlGaN層（InAlGaNチャネル裏障壁層） /「A1組成変調」バッファ層 ZA1N核生成層 Z基板の構成にぉ 、て、「A1組成変調」 ノ ッファ層として、この Al Ga N層と InAlGaN障壁層とが交互に積層された構造 を採用している。
[0252] この Al Ga _ N層と InAlGaN障壁層とが交互に積層された構造において、各層の 厚さ δ ζ、 δ Βを、電子のド 'ブロイ波長 λ =hZp (ここで、 h:プランク定数、 p:電子の 運動量)より小さくした場合には、上記の周期ポテンシャル構造は、所謂、超格子構 造に類したものとなる。すなわち、各 Al Ga _ N層間に設ける InAlGaN障壁層は、 電子のド'ブロイ波長 λ (lOnm程度）よりも薄いため、近接する Al Ga N層間で電 子の波動関数は相互に重なり会う結果、積層された構造全体に、一体化された電子 状態が存在して 、る形態となって 、る。
[0253] この障壁層として、例えば、極く膜厚の薄い InAlGaN層を利用すると、上で説明し たように、極く膜厚の薄い InAlGaN層と Al Ga _ N層との界面、二つの界面には、 シート状の分極電荷が誘起されるが、その二つを合計すると、シート状に分極電荷 σ (Ρ) = { Ρ (X (ζ) )— P (InAlGaN) } + {P (InAlGaN)— P (x (z + δ z) ) } = { P (x (z) ) -P(x(z+ δ z)) }に相当する状態である。その際、実効的な分極電荷密度は、 σ ( Ρ)/δ ζ={Ρ(χ(ζ))-Ρ(χ(ζ+ δζ))}/δ ζ=-{Ρ(χ(ζ+ δ ζ))-Ρ(χ(ζ))}/ δχ(ζ)· δχ(ζ)/δ ζとなり、厚さステップ δ ζが十分に小さい場合は、上記の微分表 記の値と実質的に差違のないものとなる。
[0254] すなわち、アンドープの AlGaNバッファ層 3として、それを構成する Al Ga _ Nは、 その A1組成 X (z)が連続的に減少する形態に代えて、例えば、 Al Ga N/lnAlG aNのように、 InAlGaNと Al Ga _ Nとの界面における両者の伝導帯端のエネルギ 一差； ΔΕ。（InAlGaN/ Al Ga^ N)力 ΔΕ (inAlGaN/Al Ga^ N) >0となり 、ポテンシャル 'バリアを有する周期ポテンシャル構造を用いることも可能である。そ の際、該周期ポテンシャル構造の周期の間隔 Lp(= δζ+ δΒ)は、十分に狭い膜厚 とする。
[0255] この周期ポテンシャル構造を採用する際、 Al Ga N層と組み合わせる障壁層の 材料（M )は、 Al Ga N層と相互にェピタキシャル成長可能な InAlGaNのうち barrier x 1— x
、 InAlGaNと Al Ga Nとの界面における両者の伝導帯端のエネルギー差； Δ Ε (I nAlGaN/Al Ga N)力 Δ Ε (inAlGaN/Al Ga N) >0となり、また、 InAlG aNの格子定数 a (InAlGaN)は、隣接する Al Ga _ N層の格子定数 a (AlGaN (x (z ) ) )、 a (AlGaN (x (z+ δ ζ) ) )と、 a (AlGaN (x (z+ δ z) ) ) > a (InAlGaN) > a ( A1G aN (x (z) ) )となるように選択することが望ま 、。すなわち、 AlxGa N層の Al組成 x (z)の変化に伴い、格子定数の増加に起因する歪みは、その A1組成 x(z)が連続的 に減少する形態と実質的に差違の無いものとすることが望ましい。
[0256] この周期ポテンシャル構造 (ある!/、は超格子構造)を形成するバッファ構造を採用し た場合、 GaNチャネル層 4力 バッファ層への電子注入に対して、多くの障壁層がバ リアとし機能し、より高い抑制効果が得られる。また、多くの障壁層による強いキャリア 固定効果によって、極めて高いバッファ層耐圧が期待できることになる。
[0257] なお、本実施形態において説明した、「A1組成変調」バッファ層として、 Al Ga N 層と InAlGaN障壁層とが交互に積層された構造を採用している、 AlGaN電子供給 層 Zln Ga Nチャネル層 ZlnAlGaNチャネル裏障壁層 Zバッファ層 ZA1N核生
l -y
成層 Z基板の構成 (但し、 l >y≥0である）を選択する際にも、 AlGaN電子供給層 ZlnGaNチャネル層に関しては、上の実施形態 1で述べた、「A1組成変調」 AlGaN 層（バッファ層）を採用している、 AlGaN電子供給層 ZGaNチャネル層 Zバッファ層 ZA1N核生成層 Z基板の構成を選択する際に利用される「種々の条件」が、全く同 様に適用可能である。
産業上の利用可能性
[0258] 本発明に力かる多層ェピタキシャル膜及び電界効果トランジスタの構成は、優れた 高周波特性を要求される、高電圧動作可能な高周波用 FET、例えば、ミリ波向け Ga N系 FET、あるいは、準ミリ波向け GaN系 FETに適用することにより、ショートゲート 効果に起因するデバイス特性の劣化を抑制することを可能とする。

Claims

請求の範囲
電界効果トランジスタの作製に利用可能な、基板上にェピタキシャル成長されてい る多層ェピタキシャル膜であつて、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、 電子供給層 zチャネル 層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
前記バッファ層は、基板表面カゝらチャネル層へ向カゝぅ方向に沿って、糸且成が単調に 変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯 端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、 前記チャネル層との界面にお!、て、前記領域の半導体材料の伝導帯端のエネル ギ一が、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して 高くなるように前記領域の半導体材料の組成が選択され、
前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に 沿って、電子のエネルギーが高くなる側に凸の形状となることを特徴とする多層ェピ タキシャル膜。
多層ェピタキシャル膜は、 in族窒化物系化合物半導体、またはその混晶半導体に よって形成され、
前記チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 1≥ν≥0 v 1— w 1— w
、 l≥w≥0である）によって形成され、
前記電子供給層は、 AlGaN、 InAIN層あるいは In Al Ga N (但し、 x、 yは、 0 または正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga _ _ N (但し、 x、 yは、 0ま たは正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成が単調に減少する、あるいは、 In組成が単調に増加する ことを特徴とする請求項 1に記載の多層ェピタキシャル膜。
前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、 InAlGa N、あるいは（In Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）によって形成さ れ、
前記障壁層を構成する III族窒化物系半導体材料の伝導帯端のエネルギーは、前 記障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料の伝導帯 端のエネルギーよりも高ぐかつ、前記障壁層との界面における、前記バッファ層を構 成している in族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構 成されている
ことを特徴とする請求項 2に記載の多層ェピタキシャル膜。
[4] 前記領域での半導体材料の組成変化は、連続的に変化する、あるいは、ステップ 状に変化することにより形成されている
ことを特徴とする請求項 1〜3のいずれか一項に記載の多層ェピタキシャル膜。
[5] 前記電子供給層中に発生する正の空間電荷の総量が、前記バッファ層中、ならび に前記バッファ層とチャネル層との界面に発生する負の空間電荷の総量以上となつ ている
ことを特徴とする請求項 1〜3のいずれか一項に記載の多層ェピタキシャル膜。
[6] 基板上にェピタキシャル成長される多層ェピタキシャル膜を利用して作製される電 界効果トランジスタであって、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、 電子供給層 Zチャネル 層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
前記バッファ層は、基板表面力 チャネル層へ向力う方向に沿って、組成が単調に 変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯 端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、 前記チャネル層との界面にお!、て、前記領域の半導体材料の伝導帯端のエネル ギ一が、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して 高くなるように前記領域の半導体材料の組成が選択され、
前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に 沿って、電子のエネルギーが高くなる側に凸の形状となる
ことを特徴とする電界効果トランジスタ。 [7] ゲート電極が、前記電子供給層の上に設けられ、
前記ゲート電極の下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として 定義される活性層厚 aと、ゲート長 Lgとのアスペクト比 LgZaが、 LgZa≥5を満たす ことを特徴とする請求項 6に記載の電界効果トランジスタ。
[8] 多層ェピタキシャル膜は、 III族窒化物系化合物半導体、またはその混晶半導体に よって形成され、
前記チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 1≥ν≥0 v 1— w 丄一 w
、 l≥w≥0である）によって形成され、
前記電子供給層は、 AlGaN、 InAIN層あるいは In Al Ga N (但し、 x、 yは、 0 または正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga _ _ N (但し、 x、 yは、 0ま たは正の値であり、かつ、 l≥x+y≥0である）によって形成され、
前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成が単調に減少する、あるいは、 In組成が単調に増加する ことを特徴とする請求項 6に記載の電界効果トランジスタ。
[9] 前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、 InAlGa N、あるいは（In Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）によって形成さ
V 1— V w 1— w
れ、
前記障壁層を構成する III族窒化物系半導体材料の伝導帯端のエネルギーは、前 記障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料の伝導帯 端のエネルギーよりも高ぐかつ、前記障壁層との界面における、前記バッファ層を構 成している in族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構 成されている
ことを特徴とする請求項 8に記載の電界効果トランジスタ。
[10] 前記バッファ層は、 Al Ga N (但し、 xは、 1≥χ≥0である）によって構成され、前
X 1 -X
記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 A1組成 Xが単調に減少し、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z )Z 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択する ことを特徴とする請求項 2または 3に記載の多層ェピタキシャル膜。
[11] 前記バッファ層は、 Al Ga N (但し、 xは、 1≥χ≥0である）によって構成され、前
X 1 -X
記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 A1組成 Xが単調に減少し、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z
)Z 3 z Iを、 0. 30 m_ 1≥ I 3 x(z) / 3 z | ≥0. 05 m_1の範囲に選択する ことを特徴とする請求項 8または 9に記載の電界効果トランジスタ。
[12] 電界効果トランジスタの作製に利用可能な、基板上にェピタキシャル成長されてい る多層ェピタキシャル膜であつて、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、
該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効 果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであ り、
該多層ェピタキシャル膜は、電子供給層 Zチャネル層からなるヘテロ接合力 バッ ファ層上に形成されている積層構造を有しており、前記電子供給層 Zチャネル層の ヘテロ接合界面に二次元的に電子が蓄積されており、
ノ ッファ層は、基板表面力もチャネル層へ向力 方向に沿って、組成が単調に変化 する半導体材料で構成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成 変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化 することにより形成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チ ャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端 のエネルギーは、前記チャネル層を構成する半導体材料が有する伝導帯端のエネ ルギ一と比較し、高くなるように選択されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基 板面カゝらチャネル層へ向カゝぅ方向に沿った組成変化は、該組成が単調に変化する半 導体材料が有する伝導帯端のエネルギーは、前記基板面力 チャネル層へ向かう 方向に沿って単調に減少するように選択されており、
前記選択された基板面力 チャネル層へ向力う方向に沿った組成変化に起因して 、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極 とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿つ て単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調 に変化する半導体材料中に負の分極電荷が発生され、
該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構 成されているバッファ層において、力かる領域の伝導帯端のエネルギーは、前記基 板面からチャネル層へ向力う方向に沿って、電子のエネルギーが高くなる側に凸の 形状を示しつつ、単調に減少しており、
前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド 'ブ ロイ波長の 5倍以下に選択されている
ことを特徴とする多層ェピタキシャル膜。
[13] 前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥ v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは In Al Ga N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記チャネル層との界面において、該バッファ層を構成している III族窒化物系 半導体材料の組成は、該組成を有する m族窒化物系半導体材料が有する伝導帯端 のエネルギー力 s、前記チャネル層を構成する m族窒化物系半導体材料が有する伝 導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のェネル ギ一の差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、 前記バッファ層を構成する、組成が単調に変化する in族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは 、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする請求項 12に記載の多層ェピタキシャル膜。
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜は、電子供給層 zチャネル層からなるヘテロ接合が、障壁 層を介して、ノ ッファ層上に形成されている積層構造を有しており、前記電子供給層 /チャネル層のへテロ接合界面に二次元的に電子が蓄積されており、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥ v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは In Al Ga N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
障壁層は、前記チャネル層とバッファ層とで挟まれており、 InAlGaN,あるいは Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）で表される III族窒化物系半導体 — V w 丄一 w
材料で形成され、
かつ、該障壁層を構成する m族窒化物系半導体材料が有する伝導帯端のエネルギ 一は、該障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料が有 する伝導帯端のエネルギーよりも高ぐかつ、該障壁層を構成する in族窒化物系半 導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッ ファ層を構成している m族窒化物系半導体材料が有する伝導帯端のエネルギーより も高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因する エネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 ΙηΑ1Ν、あるいは In Al Ga N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記障壁層との界面において、該バッファ層を構成している III族窒化物系半 導体材料の組成は、該組成を有する ΠΙ族窒化物系半導体材料が有する伝導帯端の エネルギーが、前記チャネル層を構成する m族窒化物系半導体材料が有する伝導 帯端のエネルギーよりも高くなるように選択され、
前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは 、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする請求項 12に記載の多層ェピタキシャル膜。
基板上にェピタキシャル成長される多層ェピタキシャル膜を利用して作製される電 界効果トランジスタであって、
前記多層ェピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物 半導体、またはその混晶半導体を用いて形成されており、
該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効 果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであ り、
該多層ェピタキシャル膜は、電子供給層 Zチャネル層からなるヘテロ接合力 バッ ファ層上に形成されている積層構造を有しており、前記電子供給層 Zチャネル層の ヘテロ接合界面に二次元的に電子が蓄積されており、
ノ ッファ層は、基板表面力もチャネル層へ向力 方向に沿って、組成が単調に変化 する半導体材料で構成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成 変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化 することにより形成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チ ャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端 のエネルギーが、前記チャネル層を構成する半導体材料が有する伝導帯端のエネ ルギ一と比較し、高くなるように選択されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基 板面カゝらチャネル層へ向カゝぅ方向に沿った組成変化は、該組成が単調に変化する半 導体材料が有する伝導帯端のエネルギー力 前記基板面力 チャネル層へ向かう 方向に沿って単調に減少するように選択されており、
前記選択された基板面力 チャネル層へ向力う方向に沿った組成変化に起因して 、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極 とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿つ て単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調 に変化する半導体材料中に負の分極電荷が発生され、
該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構 成されているバッファ層において、力かる領域の伝導帯端のエネルギーは、前記基 板面からチャネル層へ向力う方向に沿って、電子のエネルギーが高くなる側に凸の 形状を示しつつ、単調に減少しており、
該電界効果トランジスタのゲート電極は、前記電子供給層の表面に設けられており 該ゲート電極の直下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として 定義される活性層厚 aと、ゲート長 Lgとのアスペクト比 LgZaが、 LgZa≥5を満たし ており、
前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド 'ブ ロイ波長の 5倍以下に選択されている
ことを特徴とする電界効果トランジスタ。
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥ v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは InyAlxGa N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 InAIN,あるいは In Al Ga _ _ N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記チャネル層との界面において、該バッファ層を構成している III族窒化物系 半導体材料の組成は、該組成を有する ΠΙ族窒化物系半導体材料が有する伝導帯端 のエネルギー力 s、前記チャネル層を構成する m族窒化物系半導体材料が有する伝 導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のェネル ギ一の差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、 前記バッファ層を構成する、組成が単調に変化する in族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは
、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする請求項 15に記載の電界効果トランジスタ。
前記多層ェピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を 有する化合物半導体、またはその混晶半導体は、 III族窒化物系化合物半導体、また はその混晶半導体であり、
該多層ェピタキシャル膜は、電子供給層 zチャネル層からなるヘテロ接合が、障壁 層を介して、ノ ッファ層上に形成されている積層構造を有しており、前記電子供給層 /チャネル層のへテロ接合界面に二次元的に電子が蓄積されており、
該多層ェピタキシャル膜中、
電子供給層/チャネル層からなるヘテロ接合については、
チャネル層は、 GaN、 InGaN、あるいは（In Al ) Ga N (但し、 l≥v≥0, 1≥ v 1— w 1— w
w≥ 0である）で表される III族窒化物系半導体材料で形成され、
電子供給層は、 AlGaN、 InAIN層あるいは In Al Ga N (但し、 x、 yは、 0また は正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で 構成され、かつ、前記チャネル層との界面において、該電子供給層を構成する ΠΙ族 窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成す る III族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選 択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を 有するヘテロ接合が構成されており、
障壁層は、前記チャネル層とバッファ層とで挟まれており、 InAlGaN,あるいは (In Al ) Ga N (但し、 l≥v≥0、 l≥w≥0である）で表される III族窒化物系半導体 材料で形成され、
かつ、該障壁層を構成する m族窒化物系半導体材料が有する伝導帯端のエネルギ 一は、該障壁層と接する、前記チャネル層を構成する m族窒化物系半導体材料が有 する伝導帯端のエネルギーよりも高ぐかつ、該障壁層を構成する in族窒化物系半 導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッ ファ層を構成している m族窒化物系半導体材料が有する伝導帯端のエネルギーより も高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因する エネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、 AlGaN、 ΙηΑ1Ν、あるいは In Al Ga _ _ N (但し、 x、 yは、 0または 正の値であり、かつ、 l≥x+y≥0である）と表される III族窒化物系半導体材料で構 成され、
かつ、前記障壁層との界面において、該バッファ層を構成している III族窒化物系半 導体材料の組成は、該組成を有する ΠΙ族窒化物系半導体材料が有する伝導帯端の エネルギーが、前記チャネル層を構成する m族窒化物系半導体材料が有する伝導 帯端のエネルギーよりも高くなるように選択され、
前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料にお いて、前記基板面からチャネル層へ向力う方向に沿った組成変化は、前記基板面か らチャネル層へ向カゝぅ方向に沿って、 A1組成が単調に減少する組成変化、あるいは 、前記基板面カゝらチャネル層へ向カゝぅ方向に沿って、 In組成が単調に増加する組成 変化の!/、ずれかによりなされて!/、る
ことを特徴とする請求項 15に記載の電界効果トランジスタ。
前記バッファ層を構成する、組成が単調に変化する m族窒化物系半導体材料は、
Al Ga N (但し、 Xは、 1≥χ≥0である）と表される III族窒化物系半導体材料で構
X 1 -X
成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成 Xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3 x (z )Z3z Iを、 0.30 m_1≥ I 3x(z)/3z | ≥0.05 m_1の範囲に選択する ことを特徴とする請求項 13に記載の多層ェピタキシャル膜。
[19] 前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料は、 Al Ga N (但し、 Xは、 1≥χ≥0である）と表される III族窒化物系半導体材料で構
X 1-X
成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成 Xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3x(z )Z3z Iを、 0.30 m_1≥ I 3x(z)/3z | ≥0.05 m_1の範囲に選択する ことを特徴とする請求項 14に記載の多層ェピタキシャル膜。
[20] 前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料は、 Al Ga N (但し、 Xは、 1≥χ≥0である）と表される III族窒化物系半導体材料で構
X 1-X
成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成 Xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3x(z )/3z Iを、 0.30 m_1≥ I 3x(z)/3z | ≥0.05 m_1の範囲に選択されて いる
ことを特徴とする請求項 16に記載の電界効果トランジスタ。
[21] 前記バッファ層を構成する、組成が単調に変化する III族窒化物系半導体材料は、 Al Ga N (但し、 Xは、 1≥χ≥0である）と表される III族窒化物系半導体材料で構
X 1-X
成され、
該組成が単調に変化する m族窒化物系半導体材料が示す、前記基板面からチヤ ネル層へ向かう方向に沿つた組成変化は、前記基板面からチャネル層へ向かう方向 に沿って、 A1組成 Xが単調に減少する組成変化によりなされており、
前記基板面力 チャネル層へ向力う方向（Z方向）の該 A1組成 Xの変化率： I 3x(z )Z3z Iを、 0.30 m_1≥ I 3x(z)/3z | ≥0.05 m—1の範囲に選択されて いる
ことを特徴とする請求項 17に記載の電界効果トランジスタ。
PCT/JP2006/321275 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 WO2007077666A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007552869A JP5098649B2 (ja) 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
CN2006800533828A CN101390201B (zh) 2005-12-28 2006-10-25 场效应晶体管和用于制备场效应晶体管的多层外延膜
EP06822252A EP1978550A4 (en) 2005-12-28 2006-10-25 FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
US12/159,599 US8853666B2 (en) 2005-12-28 2006-10-25 Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US14/470,403 US9954087B2 (en) 2005-12-28 2014-08-27 Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US15/923,787 US20180233590A1 (en) 2005-12-28 2018-03-16 Field effect transistor and multilayered epitaxial film for use in preparation of field effect transistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005380137 2005-12-28
JP2005-380137 2005-12-28
JP2006-121042 2006-04-25
JP2006121042 2006-04-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/159,599 A-371-Of-International US8853666B2 (en) 2005-12-28 2006-10-25 Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US14/470,403 Continuation US9954087B2 (en) 2005-12-28 2014-08-27 Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor

Publications (1)

Publication Number Publication Date
WO2007077666A1 true WO2007077666A1 (ja) 2007-07-12

Family

ID=38228026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321275 WO2007077666A1 (ja) 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜

Country Status (5)

Country Link
US (3) US8853666B2 (ja)
EP (1) EP1978550A4 (ja)
JP (1) JP5098649B2 (ja)
CN (1) CN101390201B (ja)
WO (1) WO2007077666A1 (ja)

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447273A (en) * 1987-08-12 1989-02-21 Sony Corp Switching power unit
JP2009060065A (ja) * 2007-09-04 2009-03-19 New Japan Radio Co Ltd 窒化物半導体装置
JP2009059945A (ja) * 2007-08-31 2009-03-19 Fujitsu Ltd 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
WO2010016213A1 (ja) * 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタ
WO2010092768A1 (ja) * 2009-02-16 2010-08-19 日本電気株式会社 電界効果トランジスタ
US20100289067A1 (en) * 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011071266A (ja) * 2009-09-25 2011-04-07 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP2011091397A (ja) * 2009-10-14 2011-05-06 Internatl Rectifier Corp 歪緩衝中間層を有するｉｉｉ−ｖ族半導体デバイス
JPWO2009119357A1 (ja) * 2008-03-24 2011-07-21 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
WO2011136051A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
US8237198B2 (en) 2008-12-10 2012-08-07 Transphorm Inc. Semiconductor heterostructure diodes
US8247844B2 (en) 2009-03-30 2012-08-21 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
JP2013038218A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
WO2013108733A1 (ja) * 2012-01-16 2013-07-25 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
WO2013125126A1 (ja) * 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
US8692294B2 (en) 2009-08-28 2014-04-08 Transphorm Inc. Semiconductor devices with field plates
JP2014187344A (ja) * 2013-02-25 2014-10-02 Renesas Electronics Corp 半導体装置
US8860495B2 (en) 2011-10-07 2014-10-14 Transphorm Inc. Method of forming electronic components with increased reliability
US8872226B2 (en) 2008-03-24 2014-10-28 Ngk Insulators, Ltd. Group III nitride epitaxial substrate for semiconductor device, semiconductor device, and process for producing group III nitride epitaxial substrate for semiconductor device
US8895423B2 (en) 2011-03-04 2014-11-25 Transphorm Inc. Method for making semiconductor diodes with low reverse bias currents
US8895421B2 (en) 2011-02-02 2014-11-25 Transphorm Inc. III-N device structures and methods
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
JP2015041764A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9142659B2 (en) 2011-03-04 2015-09-22 Transphorm Inc. Electrode configurations for semiconductor devices
US9147760B2 (en) 2010-12-15 2015-09-29 Transphorm Inc. Transistors with isolation regions
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9171910B2 (en) 2012-07-16 2015-10-27 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP2016031997A (ja) * 2014-07-28 2016-03-07 エア・ウォーター株式会社 半導体装置
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP2016105499A (ja) * 2016-01-28 2016-06-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2016524332A (ja) * 2013-06-18 2016-08-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 半導体パワースイッチ及び半導体パワースイッチの製造方法
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
JP2016201572A (ja) * 2016-08-22 2016-12-01 富士通株式会社 化合物半導体装置及びその製造方法
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JPWO2014103125A1 (ja) * 2012-12-26 2017-01-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
JP2017063172A (ja) * 2015-09-22 2017-03-30 株式会社デンソー 半導体装置
WO2017051688A1 (ja) * 2015-09-22 2017-03-30 株式会社デンソー 半導体装置
US9690314B2 (en) 2008-09-23 2017-06-27 Transphorm Inc. Inductive load power switching circuits
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
WO2020137501A1 (ja) * 2018-12-25 2020-07-02 エア・ウォーター株式会社 化合物半導体基板
JP2020150252A (ja) * 2019-03-07 2020-09-17 旭化成株式会社 窒化物半導体素子
JP2021506120A (ja) * 2017-12-05 2021-02-18 キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー Ｉｉｉ族窒化物合金の形成
JPWO2021186546A1 (ja) * 2020-03-17 2021-09-23
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
WO2023157356A1 (ja) * 2022-02-18 2023-08-24 日本碍子株式会社 １３族元素窒化物単結晶基板、エピタキシャル成長層成膜用基板、積層体および半導体素子用エピタキシャル基板
US11791384B2 (en) 2020-07-13 2023-10-17 Fujitsu Limited Semiconductor device
JP7450229B2 (ja) 2021-10-12 2024-03-15 株式会社豊田中央研究所 窒化物半導体装置

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US8674407B2 (en) * 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5487631B2 (ja) 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
WO2010118087A1 (en) 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gan hemt device and method for fabricating the same
WO2010151857A2 (en) * 2009-06-26 2010-12-29 Cornell University Method for forming iii-v semiconductor structures including aluminum-silicon nitride passivation
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5308290B2 (ja) * 2009-09-15 2013-10-09 日本碍子株式会社 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
CN102870195A (zh) * 2010-04-28 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
US8772832B2 (en) * 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
US8878246B2 (en) * 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
US9299821B2 (en) * 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5712583B2 (ja) * 2010-12-02 2015-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
US20120153351A1 (en) * 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
US8754455B2 (en) 2011-01-03 2014-06-17 International Business Machines Corporation Junction field effect transistor structure with P-type silicon germanium or silicon germanium carbide gate(s) and method of forming the structure
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2012191060A (ja) * 2011-03-11 2012-10-04 Sony Corp 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器
JP5545269B2 (ja) * 2011-05-19 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP2013077630A (ja) * 2011-09-29 2013-04-25 Fujitsu Ltd 半導体装置及びその製造方法
CN106887453B (zh) 2011-12-19 2020-08-21 英特尔公司 Ⅲ族-n纳米线晶体管
JP5883331B2 (ja) 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US20130240951A1 (en) * 2012-03-13 2013-09-19 International Business Machines Corporation Gallium nitride superjunction devices
US8891266B2 (en) * 2012-03-13 2014-11-18 International Business Machines Corporation Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
US8937336B2 (en) * 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
EP2667415B1 (en) * 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
CN102737991B (zh) * 2012-06-01 2014-09-24 中国电子科技集团公司第五十五研究所 一种制造复合背势垒氮化镓异质结场效应管的方法
TWI589043B (zh) * 2012-06-20 2017-06-21 Japan Science & Tech Agency Organic electroluminescent device
CN104411860B (zh) 2012-06-20 2017-07-28 国立研究开发法人科学技术振兴机构 C12a7电子化合物的薄膜的制造方法及c12a7电子化合物的薄膜
US10192981B2 (en) 2012-06-29 2019-01-29 Power Integrations, Inc. Switching device with charge distribution structure
US9245879B2 (en) * 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system
CN102830137B (zh) * 2012-08-31 2014-08-13 中国科学院微电子研究所 氮化镓基液体传感器及其制备方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
TWI482276B (zh) * 2012-10-12 2015-04-21 Ind Tech Res Inst 氮化物半導體結構
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
US9911813B2 (en) 2012-12-11 2018-03-06 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US8896101B2 (en) 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
WO2014109827A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. High mobility film through quantum confinement using metal oxynitrides and oxides
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
US9142407B2 (en) 2013-01-16 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having sets of III-V compound layers and method of forming the same
CN103117294B (zh) * 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
EP2768027B1 (en) * 2013-02-15 2019-10-30 AZUR SPACE Solar Power GmbH Layer structure for a group-III-nitride normally-off transistor
JP2014175413A (ja) * 2013-03-07 2014-09-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
US9202906B2 (en) * 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
JP6197344B2 (ja) * 2013-04-18 2017-09-20 住友電気工業株式会社 半導体装置
CN103219944B (zh) * 2013-04-23 2015-09-16 华南师范大学 一种基于低维半导体结构的倍频器
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
KR102232558B1 (ko) * 2013-06-06 2021-03-29 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
CN103337517B (zh) * 2013-06-09 2016-05-18 中国电子科技集团公司第十三研究所 基于iii族氮化物材料含多层背势垒的器件结构
CN103361719B (zh) * 2013-07-05 2016-08-10 华灿光电股份有限公司 一种在缓冲层上生长氮化镓外延层的方法
US9093511B2 (en) * 2013-07-17 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having high breakdown voltage and method of making the same
US9455341B2 (en) * 2013-07-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having a back-barrier layer and method of making the same
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
SG11201603049WA (en) * 2013-10-18 2016-05-30 Agency Science Tech & Res Semiconductor device fabrication
US20150115327A1 (en) * 2013-10-30 2015-04-30 International Rectifier Corporation Group III-V Device Including a Buffer Termination Body
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP2015095605A (ja) * 2013-11-13 2015-05-18 住友電気工業株式会社 半導体装置および半導体基板
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US10867792B2 (en) 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US9627530B2 (en) 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620598B2 (en) * 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
CN104241352B (zh) * 2014-09-26 2018-10-02 中国科学院半导体研究所 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
CN104485357B (zh) * 2014-12-17 2017-05-03 中国科学院半导体研究所 具有氮化镓系高阻层的hemt及制备方法
WO2016110332A1 (en) * 2015-01-09 2016-07-14 Swegan Ab Semiconductor device structure and methods of its production
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
CN105047708B (zh) * 2015-07-02 2018-07-20 中国电子科技集团公司第五十五研究所 AlGaN/GaN高电子迁移率场效应管结构
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
US9673311B1 (en) * 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
TWI623656B (zh) * 2016-07-01 2018-05-11 世界先進積體電路股份有限公司 半導體基底結構及其形成方法
WO2018034840A1 (en) * 2016-08-18 2018-02-22 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US9818871B1 (en) * 2016-10-20 2017-11-14 Cisco Technology, Inc. Defense layer against semiconductor device thinning
US10636899B2 (en) * 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
US9799512B1 (en) 2016-11-25 2017-10-24 Vanguard International Semiconductor Corporation Semiconductor substrate structures and methods for forming the same
CN106783968B (zh) * 2016-12-26 2024-07-26 英诺赛科（珠海）科技有限公司 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
CN106856162B (zh) * 2017-01-12 2019-12-31 西安电子科技大学 基于r面Al2O3图形衬底的非极性a面AlN薄膜及其制备方法
CN106816362B (zh) * 2017-01-12 2019-12-31 西安电子科技大学 基于c面Al2O3图形衬底的AlN薄膜及其制备方法
US10559665B2 (en) 2017-07-31 2020-02-11 Qorvo Us, Inc. Field-effect transistor
US10290713B2 (en) * 2017-07-31 2019-05-14 Qorvo Us, Inc. Field-effect transistor
US10217831B1 (en) 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
US10700188B2 (en) * 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
CN107799590B (zh) * 2017-11-21 2024-05-24 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
US10483354B2 (en) 2018-01-30 2019-11-19 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP7024534B2 (ja) * 2018-03-20 2022-02-24 富士通株式会社 半導体装置及びその製造方法
JP7139774B2 (ja) * 2018-08-16 2022-09-21 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
US11552075B2 (en) * 2018-09-29 2023-01-10 Intel Corporation Group III-nitride (III-N) devices and methods of fabrication
KR102211209B1 (ko) * 2018-11-30 2021-02-03 한국산업기술대학교산학협력단 질화알루미늄 기반 트랜지스터의 제조 방법
US11515407B2 (en) * 2018-12-26 2022-11-29 Intel Corporation High breakdown voltage structure for high performance GaN-based HEMT and MOS devices to enable GaN C-MOS
CN111668697B (zh) * 2019-03-07 2023-04-18 旭化成株式会社 氮化物半导体元件
WO2020188846A1 (ja) * 2019-03-20 2020-09-24 パナソニック株式会社 窒化物半導体装置
WO2020248098A1 (zh) * 2019-06-10 2020-12-17 苏州晶湛半导体有限公司 半导体结构和半导体结构的制备方法
CN110838518A (zh) * 2019-10-10 2020-02-25 深圳大学 一种hemt器件的外延结构及其制备方法和应用
CN110797394B (zh) * 2019-10-31 2023-07-25 中国电子科技集团公司第十三研究所 一种高电子迁移率晶体管的外延结构及其制备方法
TWI772715B (zh) * 2019-11-20 2022-08-01 環球晶圓股份有限公司 磊晶結構與半導體裝置
JP2021144993A (ja) * 2020-03-10 2021-09-24 富士通株式会社 半導体装置
CN111554733B (zh) * 2020-05-12 2021-05-28 南京大学 提高功率肖特基二极管反向耐压的器件外延结构的器件及其制备方法
CN111969047B (zh) * 2020-08-27 2022-05-24 电子科技大学 一种具有复合背势垒层的氮化镓异质结场效应晶体管
CN116210071A (zh) * 2020-10-23 2023-06-02 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112635551A (zh) * 2020-12-18 2021-04-09 西安电子科技大学 一种GaN异质结材料及其制作方法
CN113054002B (zh) * 2021-03-22 2022-11-08 华南师范大学 一种增强型高迁移率氮化镓半导体器件及其制备方法
CN113270494B (zh) * 2021-05-11 2022-10-18 华南师范大学 双渐变沟道氮化镓基垂直结构射频器件及其制备方法
CN113436963B (zh) * 2021-06-28 2022-05-20 吉林大学 一种二维半导体调制掺杂的覆盖层筛选方法及所得异质结
CN115000148A (zh) * 2022-05-17 2022-09-02 徐州金沙江半导体有限公司 一种用于氮化镓功率器件的外延结构及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521471A (ja) * 1991-07-11 1993-01-29 Nec Corp 電界効果トランジスタ
JPH0964062A (ja) * 1995-08-21 1997-03-07 Nec Corp 電界効果トランジスタ及びその製造方法
JPH09321061A (ja) * 1996-05-30 1997-12-12 Nec Corp 電界効果トランジスタ及びその製造方法
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH11274474A (ja) * 1998-03-19 1999-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置
JP2003109973A (ja) * 2001-09-28 2003-04-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー　インコーポレイテッド へテロ接合トランジスタ及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222467A (ja) 1988-03-01 1989-09-05 Nec Corp 半導体装置用パッケージ
JPH04340732A (ja) 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JP3146288B2 (ja) 1992-06-26 2001-03-12 イビデン株式会社 パッケージ
JP3090296B2 (ja) 1992-12-04 2000-09-18 富士ゼロックス株式会社 座標の差分計算装置
JP2541102B2 (ja) 1993-06-23 1996-10-09 日本電気株式会社 同軸フリップチップ接続構造の形成方法
JPH1116546A (ja) 1997-06-24 1999-01-22 Yuasa Corp 偏平形電池
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6446205B1 (en) 1998-12-10 2002-09-03 Citibank, N.A. Cryptosystems with elliptic curves chosen by users
JP2000261121A (ja) 1999-03-08 2000-09-22 Fuji Xerox Co Ltd Ｐｇａ型電子部品およびその実装方法
CN1239561C (zh) 2000-06-26 2006-02-01 爱克发-格法特公司 包含聚噻吩的可再分散性胶乳
JP2005167275A (ja) 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
JP3836697B2 (ja) 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3946969B2 (ja) 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
JP2003243439A (ja) 2002-02-21 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
JP4214450B2 (ja) 2002-06-03 2009-01-28 日本電気株式会社 モジュール
KR100453113B1 (ko) 2002-08-12 2004-10-15 학교법인 한국정보통신학원 결정적 디피-헬만군에서ｉｄ에 기반한 디지털 서명 및 그인증 방법
JP4000961B2 (ja) 2002-09-04 2007-10-31 日産自動車株式会社 組電池
JP2004289005A (ja) 2003-03-24 2004-10-14 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP4366100B2 (ja) 2003-03-24 2009-11-18 パナソニックＥｖエナジー株式会社 電池パック
JP2004306726A (ja) 2003-04-04 2004-11-04 Toyota Motor Corp バッテリパック冷却構造
JP2004327882A (ja) 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2004363563A (ja) 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2005086102A (ja) 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP4239780B2 (ja) 2003-10-10 2009-03-18 日産自動車株式会社 組電池とその製造方法
JP4543653B2 (ja) 2003-10-10 2010-09-15 日産自動車株式会社 組電池
JP4706170B2 (ja) 2003-10-14 2011-06-22 株式会社Ｇｓユアサ 組電池
JP4648684B2 (ja) 2003-11-28 2011-03-09 ダイセル化学工業株式会社 分散体及び着色された有機固体粒子の製造方法
JP4570888B2 (ja) 2004-03-18 2010-10-27 富士重工業株式会社 蓄電体装置
JP4062273B2 (ja) 2004-03-31 2008-03-19 日産自動車株式会社 組電池
JP4232038B2 (ja) 2004-08-11 2009-03-04 日本電気株式会社 フィルム外装電気デバイスおよびその製造方法
JP5000107B2 (ja) 2004-11-30 2012-08-15 日本電気株式会社 フィルム外装電気デバイス集合体
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
DE102005016727A1 (de) 2005-04-11 2006-10-26 H.C. Starck Gmbh Elektrolytkondensatoren mit polymerer Außenschicht und Verfahren zu ihrer Herstellung
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521471A (ja) * 1991-07-11 1993-01-29 Nec Corp 電界効果トランジスタ
JPH0964062A (ja) * 1995-08-21 1997-03-07 Nec Corp 電界効果トランジスタ及びその製造方法
JPH09321061A (ja) * 1996-05-30 1997-12-12 Nec Corp 電界効果トランジスタ及びその製造方法
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH11274474A (ja) * 1998-03-19 1999-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置
JP2003109973A (ja) * 2001-09-28 2003-04-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー　インコーポレイテッド へテロ接合トランジスタ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1978550A4 *

Cited By (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447273A (en) * 1987-08-12 1989-02-21 Sony Corp Switching power unit
JP2009059945A (ja) * 2007-08-31 2009-03-19 Fujitsu Ltd 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
US7859020B2 (en) 2007-08-31 2010-12-28 Fujitsu Limited Nitride semiconductor device, Doherty amplifier and drain voltage controlled amplifier
JP2009060065A (ja) * 2007-09-04 2009-03-19 New Japan Radio Co Ltd 窒化物半導体装置
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JPWO2009119357A1 (ja) * 2008-03-24 2011-07-21 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2014053639A (ja) * 2008-03-24 2014-03-20 Ngk Insulators Ltd 半導体素子用エピタキシャル基板の作製方法
US8890208B2 (en) 2008-03-24 2014-11-18 Ngk Insulators, Ltd. Group III nitride epitaxial substrate for semiconductor device, semiconductor device, and process for producing group III nitride epitaxial substrate for semiconductor device
US8872226B2 (en) 2008-03-24 2014-10-28 Ngk Insulators, Ltd. Group III nitride epitaxial substrate for semiconductor device, semiconductor device, and process for producing group III nitride epitaxial substrate for semiconductor device
US9196716B2 (en) 2008-04-23 2015-11-24 Transphorm Inc. Enhancement mode III-N HEMTs
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US9941399B2 (en) 2008-04-23 2018-04-10 Transphorm Inc. Enhancement mode III-N HEMTs
US8841702B2 (en) 2008-04-23 2014-09-23 Transphorm Inc. Enhancement mode III-N HEMTs
US9437708B2 (en) 2008-04-23 2016-09-06 Transphorm Inc. Enhancement mode III-N HEMTs
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
WO2010016213A1 (ja) * 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタ
US9690314B2 (en) 2008-09-23 2017-06-27 Transphorm Inc. Inductive load power switching circuits
US8237198B2 (en) 2008-12-10 2012-08-07 Transphorm Inc. Semiconductor heterostructure diodes
US9041065B2 (en) 2008-12-10 2015-05-26 Transphorm Inc. Semiconductor heterostructure diodes
JP5697456B2 (ja) * 2009-02-16 2015-04-08 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び電力制御装置
US8618578B2 (en) 2009-02-16 2013-12-31 Renesas Electronics Corporation Field effect transistor
WO2010092768A1 (ja) * 2009-02-16 2010-08-19 日本電気株式会社 電界効果トランジスタ
JPWO2010092768A1 (ja) * 2009-02-16 2012-08-16 日本電気株式会社 電界効果トランジスタ
US8247844B2 (en) 2009-03-30 2012-08-21 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US20100289067A1 (en) * 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices
US9293561B2 (en) 2009-05-14 2016-03-22 Transphorm Inc. High voltage III-nitride semiconductor devices
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
US9373699B2 (en) 2009-08-28 2016-06-21 Transphorm Inc. Semiconductor devices with field plates
US9831315B2 (en) 2009-08-28 2017-11-28 Transphorm Inc. Semiconductor devices with field plates
US9111961B2 (en) 2009-08-28 2015-08-18 Transphorm Inc. Semiconductor devices with field plates
US8692294B2 (en) 2009-08-28 2014-04-08 Transphorm Inc. Semiconductor devices with field plates
JP2011071266A (ja) * 2009-09-25 2011-04-07 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
US8575660B2 (en) 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
JP2011091397A (ja) * 2009-10-14 2011-05-06 Internatl Rectifier Corp 歪緩衝中間層を有するｉｉｉ−ｖ族半導体デバイス
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US10199217B2 (en) 2009-12-10 2019-02-05 Transphorm Inc. Methods of forming reverse side engineered III-nitride devices
US9496137B2 (en) 2009-12-10 2016-11-15 Transphorm Inc. Methods of forming reverse side engineered III-nitride devices
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
WO2011136051A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
US9437707B2 (en) 2010-12-15 2016-09-06 Transphorm Inc. Transistors with isolation regions
US9147760B2 (en) 2010-12-15 2015-09-29 Transphorm Inc. Transistors with isolation regions
US9224671B2 (en) 2011-02-02 2015-12-29 Transphorm Inc. III-N device structures and methods
US8895421B2 (en) 2011-02-02 2014-11-25 Transphorm Inc. III-N device structures and methods
US9142659B2 (en) 2011-03-04 2015-09-22 Transphorm Inc. Electrode configurations for semiconductor devices
US8895423B2 (en) 2011-03-04 2014-11-25 Transphorm Inc. Method for making semiconductor diodes with low reverse bias currents
US9123739B2 (en) 2011-08-08 2015-09-01 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device
JP2013038218A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9502551B2 (en) 2011-08-08 2016-11-22 Renesas Electronics Corporation Nitride semiconductor transistor device
US9224805B2 (en) 2011-09-06 2015-12-29 Transphorm Inc. Semiconductor devices with guard rings
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2013069878A (ja) * 2011-09-22 2013-04-18 Sharp Corp 窒化物半導体層を成長させるためのバッファ層構造を有する基板
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US9171836B2 (en) 2011-10-07 2015-10-27 Transphorm Inc. Method of forming electronic components with increased reliability
US8860495B2 (en) 2011-10-07 2014-10-14 Transphorm Inc. Method of forming electronic components with increased reliability
WO2013108733A1 (ja) * 2012-01-16 2013-07-25 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2013145821A (ja) * 2012-01-16 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9685323B2 (en) 2012-02-03 2017-06-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013125126A1 (ja) * 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9490324B2 (en) 2012-04-09 2016-11-08 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9634100B2 (en) 2012-06-27 2017-04-25 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9171910B2 (en) 2012-07-16 2015-10-27 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9443849B2 (en) 2012-07-16 2016-09-13 Transphorm Inc. Semiconductor electronic components with integrated current limiters
JP2019110344A (ja) * 2012-12-26 2019-07-04 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
JPWO2014103125A1 (ja) * 2012-12-26 2017-01-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
US9520491B2 (en) 2013-02-15 2016-12-13 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
JP2014187344A (ja) * 2013-02-25 2014-10-02 Renesas Electronics Corp 半導体装置
US10043898B2 (en) 2013-03-13 2018-08-07 Transphorm Inc. Enhancement-mode III-nitride devices
US10535763B2 (en) 2013-03-13 2020-01-14 Transphorm Inc. Enhancement-mode III-nitride devices
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9590060B2 (en) 2013-03-13 2017-03-07 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9865719B2 (en) 2013-03-15 2018-01-09 Transphorm Inc. Carbon doping semiconductor devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP2016524332A (ja) * 2013-06-18 2016-08-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 半導体パワースイッチ及び半導体パワースイッチの製造方法
US9842922B2 (en) 2013-07-19 2017-12-12 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US10043896B2 (en) 2013-07-19 2018-08-07 Transphorm Inc. III-Nitride transistor including a III-N depleting layer
JP2015041764A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
US9935190B2 (en) 2014-07-21 2018-04-03 Transphorm Inc. Forming enhancement mode III-nitride devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP2016031997A (ja) * 2014-07-28 2016-03-07 エア・ウォーター株式会社 半導体装置
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
WO2017051688A1 (ja) * 2015-09-22 2017-03-30 株式会社デンソー 半導体装置
JP2017063172A (ja) * 2015-09-22 2017-03-30 株式会社デンソー 半導体装置
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
JP2016105499A (ja) * 2016-01-28 2016-06-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US10629681B2 (en) 2016-05-31 2020-04-21 Transphorm Technology, Inc. III-nitride devices including a graded depleting layer
US11121216B2 (en) 2016-05-31 2021-09-14 Transphorm Technology, Inc. III-nitride devices including a graded depleting layer
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
JP2016201572A (ja) * 2016-08-22 2016-12-01 富士通株式会社 化合物半導体装置及びその製造方法
US11264238B2 (en) 2017-12-05 2022-03-01 King Abdullah University Of Science And Technology Forming III nitride alloys
JP2021506120A (ja) * 2017-12-05 2021-02-18 キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー Ｉｉｉ族窒化物合金の形成
JP7039705B2 (ja) 2017-12-05 2022-03-22 キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー Ｉｉｉ族窒化物合金の形成
US12230679B2 (en) 2018-12-25 2025-02-18 Air Water Inc. Compound semiconductor substrate including nitride semiconductor layer having varying threading dislocation densities
JP2020100539A (ja) * 2018-12-25 2020-07-02 エア・ウォーター株式会社 化合物半導体基板
WO2020137501A1 (ja) * 2018-12-25 2020-07-02 エア・ウォーター株式会社 化合物半導体基板
JP7158272B2 (ja) 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
TWI838439B (zh) * 2018-12-25 2024-04-11 日商愛沃特股份有限公司 化合物半導體基板
JP7410508B2 (ja) 2019-03-07 2024-01-10 旭化成株式会社 窒化物半導体素子
JP2020150252A (ja) * 2019-03-07 2020-09-17 旭化成株式会社 窒化物半導体素子
WO2021186546A1 (ja) * 2020-03-17 2021-09-23 日本電信電話株式会社 半導体装置およびその製造方法
JP7264309B2 (ja) 2020-03-17 2023-04-25 日本電信電話株式会社 半導体装置およびその製造方法
JPWO2021186546A1 (ja) * 2020-03-17 2021-09-23
US11791384B2 (en) 2020-07-13 2023-10-17 Fujitsu Limited Semiconductor device
JP7450229B2 (ja) 2021-10-12 2024-03-15 株式会社豊田中央研究所 窒化物半導体装置
WO2023157356A1 (ja) * 2022-02-18 2023-08-24 日本碍子株式会社 １３族元素窒化物単結晶基板、エピタキシャル成長層成膜用基板、積層体および半導体素子用エピタキシャル基板

Also Published As

Publication number Publication date
US20140367743A1 (en) 2014-12-18
US8853666B2 (en) 2014-10-07
JPWO2007077666A1 (ja) 2009-06-04
US20180233590A1 (en) 2018-08-16
CN101390201B (zh) 2010-12-08
CN101390201A (zh) 2009-03-18
EP1978550A1 (en) 2008-10-08
EP1978550A4 (en) 2009-07-22
US20090045438A1 (en) 2009-02-19
US9954087B2 (en) 2018-04-24
JP5098649B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
WO2007077666A1 (ja) 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5466505B2 (ja) 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US9960262B2 (en) Group III—nitride double-heterojunction field effect transistor
CN107068746B (zh) Iii族氮化物双向器件
JP5116977B2 (ja) 半導体素子
EP1817798B1 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
JP3393602B2 (ja) 半導体装置
JP4117535B2 (ja) 化合物半導体素子
US9419125B1 (en) Doped barrier layers in epitaxial group III nitrides
EP1875514A1 (en) Aluminum free group iii-nitride based high electron mobility transistors and methods of fabricating same
EP1714325A1 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP2011018844A (ja) 半導体装置
WO2013109884A1 (en) Iiii -n- based double heterostructure field effect transistor and method of forming the same
CN101300669A (zh) 具有增强的绝缘结构的场效应晶体管
US20160359032A1 (en) Compound semiconductor device and manufacturing method thereof
JP5223202B2 (ja) 半導体基板及び半導体装置
US20160211358A1 (en) Semiconductor device
KR20140139346A (ko) 질화물 반도체 소자 및 그 제조 방법
CN118039665A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007552869

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12159599

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006822252

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200680053382.8

Country of ref document: CN