[go: up one dir, main page]

CN103117294B - 氮化物高压器件及其制造方法 - Google Patents

氮化物高压器件及其制造方法 Download PDF

Info

Publication number
CN103117294B
CN103117294B CN201310049853.XA CN201310049853A CN103117294B CN 103117294 B CN103117294 B CN 103117294B CN 201310049853 A CN201310049853 A CN 201310049853A CN 103117294 B CN103117294 B CN 103117294B
Authority
CN
China
Prior art keywords
nitride
layer
silicon substrate
voltage
voltage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310049853.XA
Other languages
English (en)
Other versions
CN103117294A (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Original Assignee
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd filed Critical SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority to CN201310049853.XA priority Critical patent/CN103117294B/zh
Publication of CN103117294A publication Critical patent/CN103117294A/zh
Priority to JP2015556382A priority patent/JP6182794B2/ja
Priority to KR1020157024360A priority patent/KR101770489B1/ko
Priority to EP14749251.6A priority patent/EP2955755B1/en
Priority to PCT/CN2014/070148 priority patent/WO2014121668A1/zh
Priority to SG11201506228TA priority patent/SG11201506228TA/en
Priority to US14/820,552 priority patent/US9455315B2/en
Application granted granted Critical
Publication of CN103117294B publication Critical patent/CN103117294B/zh
Priority to US15/247,044 priority patent/US9831333B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种氮化物高压器件及其制造方法，氮化物高压器件包括：硅衬底；位于所述硅衬底上的氮化物成核层；位于所述氮化物成核层上的氮化物缓冲层；位于所述氮化物缓冲层上的氮化物沟道层；与所述氮化物沟道层相接触的源极和漏极以及位于所述源极和漏极之间的栅极；其中，所述栅极和漏极之间区域下方的氮化物成核层与硅衬底之间设有一个或多个局部空间隔离区域。本发明通过去除栅极和漏极之间氮化物外延层下方的部分硅衬底，将硅衬底与能够承受高电压的氮化物外延层隔离，避免硅衬底可能引起的纵向击穿，从而实现可以耐高击穿电压的器件。

Description

氮化物高压器件及其制造方法
技术领域
本发明涉及微电子技术领域，特别是涉及一种氮化物高压器件及其制造方法。
背景技术
宽禁带化合物半导体材料由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，在高频、高温、大功率等领域显示出极大的潜力，尤其是氮化物高压器件更以其优越的性能和巨大的发展潜力而备受全世界众多研究者的关注。
目前在硅衬底上生长氮化物外延层制作氮化物高压器件的技术正日趋成熟，因为其成本较低，极大的促进了氮化物高压器件的市场化。
由于硅材料本身具有导电性且击穿电场比较小，在外加高电压条件下，硅衬底相当于低阻区，不能有效阻止器件漏电；当外加电压足够高，达到硅的临界击穿电场时硅衬底首先击穿，继而引起外延层纵向击穿，使得硅衬底氮化物高压器件的击穿基本上都是通过硅衬底的纵向击穿，尤其是当硅衬底接地时击穿电压相比未接地时要减少一半。虽然硅衬底氮化物高压器件的击穿电压主要跟外延层的厚度有关，但硅衬底氮化物外延层厚度一般比较小，比如说2μm至7μm左右，所以硅衬底上氮化物高压器件的最高击穿电压一般不超过2000V，远远小于蓝宝石或碳化硅衬底上的氮化物高压器件的最高击穿电压。
为了提高硅衬底氮化物高压器件的击穿电压可以通过增加氮化物外延层的厚度和提高硅衬底的耐压性来实现。目前的生长技术可以解决硅材料和氮化物之间巨大的晶格失配和热失配，但其生长的氮化物外延层厚度受到极大的限制，一般来说大约在2μm至4μm左右，生长更厚的外延层会需要更多的原材料、更长的生长时间，会大大提高成本、降低产能，并且随着厚度的增加，外延层内存在包括位错在内的大量缺陷，随着工作电压的提高漏电流也会增加。
人们也发现剥离掉硅衬底可以消除硅衬底对击穿电压的影响，极大的提高器件的击穿电压，但是用于生长氮化物的硅衬底的厚度都是几百微米甚至超过1个毫米，背部的衬底剥离工艺相对比较繁琐，因此需要考虑通过其他方式来提高硅衬底的耐压性。
外加高电压一般是加载在器件的漏极上，栅漏区域是高电压的主要耐受区域，尤其是在硅衬底接地情况下，电压主要落在漏极和硅衬底电极之间区域，硅衬底也是在此区域最容易击穿。因此，针对上述技术问题，有必要提供一种氮化物高压器件及其制造方法。
发明内容
有鉴于此，如果能够去除栅漏区域氮化物外延层下方的部分硅衬底，将该区域击穿电场较高的氮化物外延层与容易击穿的硅衬底用空气进行隔离，或者进一步添加其他高临界电场材料，避免此区域硅衬底的过早击穿，就可以大幅提高器件的击穿电压。另外，对隔离区域内的硅材料进行氧化形成二氧化硅层也可以进一步提高器件击穿电压。隔离区域可以通过湿法腐蚀和\或干法刻蚀的方式来实现，为了实现结构可控的空间隔离区域，可以使用选择性腐蚀工艺和/或干法刻蚀工艺，提高硅衬底侧向的腐蚀/刻蚀速度，提高隔离效果。形成此空间隔离区域后，器件不容易发生纵向击穿，主要是通过氮化物外延层的横向击穿，因此氮化物外延层的厚度不需要生长太厚，较薄的外延层也可以实现高击穿电压，并且在外延层厚度很薄的情况下正面氮化物外延层开孔刻蚀工艺也容易控制，大大提高了生产效率及工艺可控性。
本发明的目的在于提供一种通过局部去除栅极和漏极之间氮化物外延层下方的部分硅衬底，将该区域击穿电场较高的氮化物外延层与容易击穿的硅衬底用空气等物质进行隔离，避免通过硅衬底可能引起的击穿，从而实现可以耐高击穿电压的器件。栅极和漏极之间的区域是高电压的主要承载区，击穿主要发生在这个区域的硅衬底上。通过选择性腐蚀和/或刻蚀工艺选择性去除栅极和漏极之间氮化物外延层下方的部分硅衬底，实现栅极和漏极之间可承受高电压的氮化物外延层区与容易击穿的导电硅衬底之间的局部空间隔离，阻断通过硅衬底的导电通路和击穿路径，使得器件的击穿不再是通过硅衬底的击穿，而只能是在氮化物外延层上的横向击穿。因为氮化物外延层的击穿电场较高且栅漏间距一般比较大，所以器件的击穿电压大幅提高，即使衬底接地也不影响器件的击穿电压，还可以在此隔离区域内填充击穿电场更高的材料来提高器件的击穿电压，对隔离区域内的硅材料进行氧化形成二氧化硅层也可以进一步提高器件击穿电压。
本发明的另一目的在于还提出了上述器件的制造方法，通过在氮化物外延层上方开孔，开孔位置可以在器件漏端电极的外侧进行，可以在漏端电极的内侧进行，可以在器件源端电极的外侧进行，也可以在源端电极的内侧进行，先刻蚀掉氮化物外延层直至硅衬底层，再继续用选择性腐蚀工艺和/或干法刻蚀工艺，根据工艺及器件设计要求形成结构可控的空间隔离区域，如方形槽、梯形槽、弧形槽或U形槽等。为了进一步提高器件的击穿电压，还可以在此隔离区域内填充击穿电场更高的材料和/或对隔离区域内的硅材料进行氧化形成二氧化硅层。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种氮化物高压器件，所述氮化物高压器件包括：
硅衬底；
位于所述硅衬底上的氮化物成核层；
位于所述氮化物成核层上的氮化物缓冲层；
位于所述氮化物缓冲层上的氮化物沟道层；
与所述氮化物沟道层相接触的源极和漏极以及位于所述源极和漏极之间的栅极；
其中，所述栅极和漏极之间区域下方的氮化物成核层与硅衬底之间设有一个或多个局部空间隔离区域。
作为本发明的进一步改进，所述局部空间隔离区域内填充有耐高电压填充物。
作为本发明的进一步改进，所述耐高电压填充物包括Al2O3、SiO2、SiNx、AlN、金刚石中的一种或多种的组合。
作为本发明的进一步改进，所述局部空间隔离区域为方形槽、梯形槽、弧形槽或U形槽。
作为本发明的进一步改进，所述局部空间隔离区域的内壁上通过氧化处理形成有耐高压的二氧化硅层。
作为本发明的进一步改进，所述局部空间隔离区域下方设有横穿整个硅衬底的绝缘高电压耐受层，所述绝缘高电压耐受层为氧化物、氮化物中的一种或多种的组合。
作为本发明的进一步改进，所述氮化物沟道层上设有氮化物势垒层，在氮化物沟道层和氮化物势垒层的界面处形成有二维电子气。
作为本发明的进一步改进，所述氮化物势垒层上还设有介质层。
作为本发明的进一步改进，所述介质层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种或多种的组合。
作为本发明的进一步改进，所述氮化物势垒层上设有氮化物冒层。
作为本发明的进一步改进，所述氮化物势垒层和氮化物沟道层之间设有AlN插入层。
作为本发明的进一步改进，所述氮化物缓冲层和氮化物沟道层之间设有AlGaN背势垒层。
相应地，一种氮化物高压器件的制造方法，所述方法包括：
提供一硅衬底；
在所述硅衬底上形成氮化物成核层；
在所述氮化物成核层上形成氮化物缓冲层；
在所述氮化物缓冲层上形成氮化物沟道层；
在所述氮化物沟道层上形成源极和漏极以及位于源极和漏极之间的栅极；
在所述栅极和漏极之间区域下方的氮化物成核层与硅衬底之间形成一个或多个局部空间隔离区域。
作为本发明的进一步改进，所述局部空间隔离区域的制备方法为干法刻蚀和/或湿法腐蚀。
作为本发明的进一步改进，所述方法还包括：
在漏极和栅极之间和/或漏极外侧和/或源极和栅极之间和/或源极外侧的氮化物外延层上开孔刻蚀，形成刻蚀孔，通过刻蚀孔从中间向两侧腐蚀和/或刻蚀形成局部空间隔离区域。
本发明的有益效果是：
通过局部去除栅极和漏极之间氮化物外延层下方的部分硅衬底形成局部空间隔离区域，将该区域击穿电场较高的氮化物外延层与容易击穿的硅衬底用空气进行隔离，避免通过硅衬底可能引起的击穿，从而实现可以耐高击穿电压的器件；
在局部空间隔离区域内填充击穿电场更高的材料来提高器件的击穿电压，对局部空间隔离区域内的硅材料进行氧化形成二氧化硅层可以进一步提高器件击穿电压；
在氮化物外延层上方开孔，先刻蚀掉氮化物外延层直至硅衬底层，再继续用选择性腐蚀工艺和/或干法刻蚀工艺，整个工艺容易控制，大大提高了生产效率及工艺可控性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-A和1-B为第一实施方式在氮化物HEMT器件的栅极和漏极之间区域下方的氮化物外延层与硅衬底之间形成局部空间隔离区域的工艺过程；
图2-A和2-B为本发明第二实施方式在漏端电极内侧的氮化物外延层上一个开孔刻蚀形成局部空间隔离区域的HEMT器件结构示意图；
图3为本发明第三实施方式在在漏端电极内侧的氮化物外延层上多个开孔刻蚀形成局部空间隔离区域的HEMT器件结构示意图；
图4为本发明第四实施方式在氮化物外延层与硅衬底之间的局部空间隔离区域内引入耐高电压二氧化硅层的HEMT器件结构示意图；
图5为本发明第五实施方式在氮化物外延层与硅衬底之间的局部空间隔离区域下方引入绝缘高电压耐受层的HEMT器件结构示意图；
图6为本发明第六实施方式在氮化物外延层与硅衬底之间的局部空间隔离区域内引入耐高电压填充物的HEMT器件结构示意图；
图7为本发明第七实施方式中氮化物外延层与硅衬底之间的局部空间隔离区域为梯形结构的HEMT器件结构示意图；
图8为本发明第八实施方式中氮化物外延层与硅衬底之间的局部空间隔离区域边缘为弧形结构的HEMT器件结构示意图；
图9为本发明第九实施方式中应用本发明的氮化物MOSFET器件结构示意图，其中在栅极和漏极之间区域下方的氮化物成核层与硅衬底之间形成了局部空间隔离区域；
图10为本发明第十实施方式中应用本发明的氮化物MESFET器件结构示意图，其中在栅极和漏极之间区域下方的氮化物成核层与硅衬底之间形成了局部空间隔离区域；
图11为本发明第十一实施方式在势垒层上生长GaN冒层的氮化物HEMT器件结构示意图；
图12为本发明第十二实施方式在势垒层和沟道层之间引入AlN插入层的氮化物HEMT器件结构示意图；
图13为本发明第十三实施方式在缓冲层和沟道层之间插入AlGaN背势垒层的氮化物HEMT器件结构示意图；
图14为本发明第十四实施方式在漏极区域刻蚀多个孔形成多个局部空间隔离区域，紧挨其下方插入绝缘高电压耐受层的氮化物HEMT器件结构示意图；
图15-A和15-B为本发明第十五实施方式在氮化物HEMT器件的源极和漏极之间区域下方的氮化物外延层与硅衬底之间形成局部空间隔离区域的工艺流程示意图；
图16-A和16-B为本发明第十六实施方式在漏端和栅极内侧的氮化物外延层上一个开孔刻蚀形成局部空间隔离区域的HEMT器件结构示意图。
具体实施方式
本发明的一种氮化物高压器件，包括：
硅衬底；
位于硅衬底上的氮化物成核层；
位于氮化物成核层上的氮化物缓冲层；
位于氮化物缓冲层上的氮化物沟道层；
与氮化物沟道层相接触的源极和漏极以及位于源极和漏极之间的栅极；
其中，栅极和漏极之间区域下方的氮化物成核层与硅衬底之间设有一个或多个局部空间隔离区域。
相应地，一种氮化物高压器件的制造方法，包括：
提供一硅衬底；
在硅衬底上形成氮化物成核层；
在氮化物成核层上形成氮化物缓冲层；
在氮化物缓冲层上形成氮化物沟道层；
在氮化物沟道层上形成源极和漏极以及位于源极和漏极之间的栅极；
在栅极和漏极之间区域下方的氮化物成核层与硅衬底之间形成一个或多个局部空间隔离区域。
本发明通过去除栅极和漏极之间氮化物外延层下方的部分硅衬底，将硅衬底与能够承受高电压的氮化物外延层隔离，避免硅衬底可能引起的纵向击穿，从而实现可以耐高击穿电压的器件。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
图1-A和1-B为本发明第一实施方式在氮化物HEMT器件的栅极和漏极之间区域下方的氮化物外延层与硅衬底之间形成局部空间隔离区域的工艺流程示意图。
其中第一层为硅衬底1；
在硅衬底1上外延生长氮化物成核层2和氮化物缓冲层3，氮化物缓冲层3包括GaN或AlN或其他氮化物，起到匹配衬底材料和高质量外延氮化镓层的作用；
在氮化物缓冲层3上生长氮化物沟道层4，氮化物沟道层4可包含非掺杂GaN层；
在氮化物沟道层4上生长氮化物势垒层5，氮化物势垒层5包含AlGaN或其他氮化物，氮化物沟道层4和氮化物势垒层5一起组成半导体异质结结构，在界面处形成高浓度二维电子气，并在GaN沟道层的异质结界面处产生导电沟道；
在氮化物势垒层5上沉积介质层9对材料表面进行钝化保护，介质层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种或多种的组合；
在源极6和漏极7之间的区域，介质层9被刻蚀出凹槽，然后沉积金属形成栅极8。
本发明中栅极8和漏极7之间区域下方的氮化物成核层与硅衬底之间设有一个或多个局部空间隔离区域11，首先用刻蚀方法在漏极7外侧的氮化物外延层上开孔直至硅衬底1，形成刻蚀孔10，如图1-A；然后继续用干法刻蚀和/或选择性湿法腐蚀方法对栅极8和漏极7之间区域氮化物外延层下方的硅衬底1进行局部选择性刻蚀或腐蚀，形成该区域氮化物外延层与硅衬底之间的局部空间隔离区域11，如图1-B。本发明中的局部空间隔离区域11的长度和高度可根据所需耐受电压进行调节。
栅极8和漏极7之间区域下方的氮化物外延层与硅衬底之间形成的局部空间隔离区域11实现了栅极和漏极之间击穿电场较高的氮化物外延层区与容易击穿的导电硅衬底之间的局部空间隔离，阻断通过硅衬底的导电通路和击穿路径，使得器件的击穿不再是通过硅衬底的纵向击穿，而只能是在氮化物外延层上的横向击穿。因为氮化物外延层的击穿电场较高且栅漏间距一般比较大，所以器件的击穿电压大幅提高，即使衬底接地也不影响器件的击穿电压。
图2-A和2-B为本发明第二实施方式在漏端电极内侧的氮化物外延层上一个开孔刻蚀形成局部空间隔离区域的HEMT器件结构示意图。
在漏极7内侧的氮化物外延层上开孔刻蚀，形成一个刻蚀孔10，再从中间向两侧腐蚀/刻蚀形成栅极8和漏极7区域氮化物外延层与硅衬底之间的局部空间隔离区域11，如图2-A。与第一实施方式相比，此工艺方法可以增大腐蚀范围，缩短工艺时间，其中在漏极7内侧的刻蚀孔10不需要很大，对二维电子气的影响并不大，如图2-B所示。
图3为本发明第三实施方式在在漏端电极内侧的氮化物外延层上多个开孔刻蚀形成局部空间隔离区域的HEMT器件结构示意图。
在漏极7内侧的氮化物外延层上开孔刻蚀，形成多个刻蚀孔10，再从中间向两侧腐蚀/刻蚀形成栅极8和漏极7区域氮化物外延层与硅衬底之间的局部空间隔离区域11，如图3所示。与第二实施方式相比，此实施方式设有多个刻蚀孔10，多个刻蚀孔10可沿直线排列，也可以以其他形式进行排列，此工艺方法可以进一步增大腐蚀范围，缩短工艺时间，同时减小对器件性能的影响。
图4为本发明第四实施方式在氮化物外延层与硅衬底之间的局部空间隔离区域内引入耐高电压二氧化硅层的HEMT器件结构示意图。
通过氧化处理方式可以在氮化物外延层与硅衬底1之间的局部空间隔离区域内11的硅衬底中形成较厚且耐高电压的二氧化硅层12，相比单纯的空间隔离，可更进一步提高隔离效果，增加器件击穿电压，氧化层厚度可以根据所需耐受电压及具体工艺进行调节。本实施方式中氧化处理方式为热氧化、等离子体氧化或其他氧化处理方式。
图5为本发明第五实施方式在氮化物外延层与硅衬底之间的局部空间隔离区域下方引入绝缘高电压耐受层的HEMT器件结构示意图。
局部空间隔离区域11下方设有横穿整个硅衬底1的绝缘高电压耐受层17，此绝缘高电压耐受层17紧挨局部空间隔离区域11，横穿整个硅衬底1，可以进一步提高器件的纵向击穿电压。绝缘高电压耐受层击穿电场比较高，可以是氧化物、氮化物中的一种或多种的组合。
图6为本发明第六实施方式在氮化物外延层与硅衬底之间的局部空间隔离区域内引入耐高电压填充物的HEMT器件结构示意图。
为了更进一步提高隔离效果，防止局部空间隔离区域内发生空气击穿，可以在该局部空间隔离区域内引入耐高电压填充物13，如Al2O3、SiO2、SiNx、AlN、金刚石中的一种或多种的组合等具有高临界电场的材料，尤其是既有高的临界电场又有高的导热率的材料，如AlN和金刚石等来提高绝缘隔离效果，提高器件击穿电压。
图7为本发明第七实施方式中氮化物外延层与硅衬底之间的局部空间隔离区域为梯形结构的HEMT器件结构示意图。
因为栅极8和源极6之间的距离较之栅极8和漏极7之间的距离小很多，如果氮化物外延层与硅衬底之间的局部空间隔离区域11的横向长度过长，则剩余硅衬底对氮化物外延层的支撑力将大大减小，外延层有可能会坍塌，本实施方式中将局部空间隔离区域设为梯形结构可以在满足隔离的基础上增强硅衬底对外延层的支撑。
图8为本发明第八实施方式中氮化物外延层与硅衬底之间的局部空间隔离区域边缘为弧形结构的HEMT器件结构示意图。
局部空间隔离区域设为边缘为弧形结构，工艺较易实现。
图9为第九实施方式中应用本发明的氮化物MOSFET器件结构示意图，其中在栅极和漏极之间区域下方的氮化物成核层与硅衬底之间形成了局部空间隔离区域。
本实施方式氮化物MOSFET器件中，源极6和漏极7下方的氮化物沟道层区域为n型重掺杂区域，一般掺硅，栅极8下方区域为p型轻掺杂，一般掺镁，栅金属下的介质层一般为SiO2、SiN、AlN、Al2O3或其他绝缘介质层。
图10为第十实施方式中应用本发明的氮化物MESFET器件结构示意图，其中在栅极和漏极之间区域下方的氮化物成核层与硅衬底之间形成了局部空间隔离区域。
本实施方式氮化物MESFET器件中，氮化物沟道层4一般为n型轻掺杂，源极6和漏极7下方的氮化物沟道层4区域为n型重掺杂，栅极8为肖特基结。
图11出了本发明第十一实施方式在势垒层上生长GaN冒层的氮化物HEMT器件结构示意图。
本实施例中在氮化物势垒层5上设有氮化物冒层14，势垒层选用AlGaN材料。由于AlGaN势垒层材料表面的缺陷和表面态密度较大，会俘获很多电子，会对沟道中的二维电子气产生影响，降低器件特性及可靠性。通过在氮化物势垒层5表面生长一层氮化物冒层14作为保护层可以有效减小势垒层材料表面的缺陷和表面态对器件特性的影响。优选地，在本实施方式中氮化物冒层14为GaN。
图12出了本发明第十二实施方式在势垒层和沟道层之间引入AlN插入层的氮化物HEMT器件结构示意图。
本实施方式中在氮化物势垒层5和氮化物沟道层4之间设有AlN插入层15，势垒层选用AlGaN材料。因为AlN的禁带宽度非常高，可以更有效地将电子限制在异质结势井中，提高了二维电子气的浓度；AlN插入层还将导电沟道与AlGaN势垒层隔离开，减小了势垒层对电子的散射效应，从而提高电子的迁移率，使得器件整体特性得以提高。
图13示出了本发明第十三实施方式在缓冲层和沟道层之间插入AlGaN背势垒层的氮化物HEMT器件结构示意图。
在一定外加电压下，沟道中的电子会进入氮化物缓冲层3，尤其是在短沟道器件中这种现象更为严重，使得栅极对沟道电子的控制相对变弱，出现短沟道效应；加上缓冲层中的缺陷和杂质比较多，会对沟道中的二维电子气产生影响，如产生电流崩塌。本实施方式通过在氮化物缓冲层3和氮化物沟道层4之间设有AlGaN背势垒层16，可以将沟道电子与缓冲层隔离开，将二维电子气有效地限制在沟道层中，改善短沟道效应及电流崩塌效应。
图14示出了本发明第十四实施方式在漏极区域刻蚀多个孔形成多个局部空间隔离区域，紧挨其下方插入绝缘高电压耐受层的氮化物HEMT器件结构示意图。
本实施方式中，在漏极7区域刻蚀多个刻蚀孔10，在氮化物外延层与硅衬底之间形成多个局部空间隔离区域11，紧挨其下方插入绝缘高电压耐受层17（如二氧化硅层等），这种空间隔离区域结合高电压耐受层的结构既可以提高硅衬底的横向耐压，也可以提高硅衬底的纵向耐压，从而提高器件总的击穿电压。相比在漏极区域形成一个大的局部空间隔离区域，这种结构可以大大提高空间隔离区域的腐蚀/刻蚀工艺效率，而且每个隔离区域之间的硅衬底可以提供支撑作用，避免隔离区域过大引起器件的坍塌；也可以对这些多个空间隔离区域内的硅衬底进行氧化，或填充耐高电压材料进一步提高器件击穿电压。
图15-A和15-B为本发明第十五实施方式在氮化物HEMT器件的源极和漏极之间区域下方的氮化物外延层与硅衬底之间形成局部空间隔离区域的工艺流程示意图。
本实施例中源极6和漏极7之间区域下方的氮化物成核层与硅衬底之间设有一个或多个局部空间隔离区域11，首先用刻蚀方法在源极6外侧的氮化物外延层上开孔直至硅衬底1，形成刻蚀孔10，如图15-A；然后继续用干法刻蚀和/或选择性湿法腐蚀方法对源极6和漏极7之间区域氮化物外延层下方的硅衬底1进行局部选择性刻蚀或腐蚀，形成该区域氮化物外延层与硅衬底之间的局部空间隔离区域11，如图15-B。本发明中的局部空间隔离区域11的长度和高度可根据所需耐受电压进行调节。
图16-A和16-B为本发明第十六实施方式在源端电极内侧的氮化物外延层上一个开孔刻蚀形成局部空间隔离区域的HEMT器件结构示意图。
在源极6内侧的氮化物外延层上开孔刻蚀，形成一个刻蚀孔10，再从中间向两侧腐蚀/刻蚀形成源极6和漏极7区域氮化物外延层与硅衬底之间的局部空间隔离区域11，如图16-A。与第十四实施方式相比，此工艺方法可以增大腐蚀范围，缩短工艺时间，其中在源极6与栅极8内侧的刻蚀孔10不需要很大，对二维电子气的影响并不大，如图16-B所示。在本实施方式中源极6与栅极8内侧还可以设有多个刻蚀孔，多个刻蚀孔可沿直线排列，也可以以其他形式进行排列，可以进一步增大腐蚀范围，缩短工艺时间，同时减小对器件性能的影响。
在其他实施方式中，还可以通过改变硅衬底上氮化物沟道层或势垒层的结构或器件制造工艺，也可以实现硅衬底氮化物高压器件增强型器件，如用氟离子轰击栅金属下方材料区域可以形成增强型器件等。
由上述技术方案可以看出，本发明氮化物高压器件及其制造方法具有以下有益效果：
通过局部去除栅极和漏极之间氮化物外延层下方的部分硅衬底形成局部空间隔离区域，将该区域击穿电场较高的氮化物外延层与容易击穿的硅衬底用空气进行隔离，避免通过硅衬底可能引起的击穿，从而实现可以耐高击穿电压的器件；
在局部空间隔离区域内填充击穿电场更高的材料来提高器件的击穿电压，对局部空间隔离区域内的硅材料进行氧化形成二氧化硅层可以进一步提高器件击穿电压；
在氮化物外延层上方开孔，先刻蚀掉氮化物外延层直至硅衬底层，再继续用选择性腐蚀工艺和/或干法刻蚀工艺，整个工艺容易控制，大大提高了生产效率及工艺可控性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (15)

1.一种氮化物高压器件，其特征在于，所述氮化物高压器件包括：
硅衬底；
位于所述硅衬底上的氮化物成核层；
位于所述氮化物成核层上的氮化物缓冲层；
位于所述氮化物缓冲层上的氮化物沟道层；
与所述氮化物沟道层相接触的源极和漏极以及位于所述源极和漏极之间的栅极；
其中，所述栅极和漏极之间区域下方的氮化物成核层与硅衬底之间设有一个或多个局部空间隔离区域。
2.根据权利要求1所述的氮化物高压器件，其特征在于，所述局部空间隔离区域内填充有耐高电压填充物。
3.根据权利要求2所述的氮化物高压器件，其特征在于，所述耐高电压填充物包括Al2O3、SiO2、SiNx、AlN、金刚石中的一种或多种的组合。
4.根据权利要求1所述的氮化物高压器件，其特征在于，所述局部空间隔离区域为方形槽、梯形槽、弧形槽或U形槽。
5.根据权利要求1所述的氮化物高压器件，其特征在于，所述局部空间隔离区域的内壁上通过氧化处理形成有耐高压的二氧化硅层。
6.根据权利要求1所述的氮化物高压器件，其特征在于，所述局部空间隔离区域下方设有横穿整个硅衬底的绝缘高电压耐受层，所述绝缘高电压耐受层为氧化物、氮化物中的一种或多种的组合。
7.根据权利要求1所述的氮化物高压器件，其特征在于，所述氮化物沟道层上设有氮化物势垒层，在氮化物沟道层和氮化物势垒层的界面处形成有二维电子气。
8.根据权利要求7所述的氮化物高压器件，其特征在于，所述氮化物势垒层上还设有介质层。
9.根据权利要求8所述的氮化物高压器件，其特征在于，所述介质层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种或多种的组合。
10.根据权利要求7所述的氮化物高压器件，其特征在于，所述氮化物势垒层上设有氮化物冒层。
11.根据权利要求7所述的氮化物高压器件，其特征在于，所述氮化物势垒层和氮化物沟道层之间设有AlN插入层。
12.根据权利要求1所述的氮化物高压器件，其特征在于，所述氮化物缓冲层和氮化物沟道层之间设有AlGaN背势垒层。
13.一种如权利要求1所述的氮化物高压器件的制造方法，其特征在于，所述方法包括：
提供一硅衬底；
在所述硅衬底上形成氮化物成核层；
在所述氮化物成核层上形成氮化物缓冲层；
在所述氮化物缓冲层上形成氮化物沟道层；
在所述氮化物沟道层上形成源极和漏极以及位于源极和漏极之间的栅极；
在所述栅极和漏极之间区域下方的氮化物成核层与硅衬底之间形成一个或多个局部空间隔离区域。
14.根据权利要求13所述的氮化物高压器件的制造方法，其特征在于，所述局部空间隔离区域的制备方法为干法刻蚀和/或湿法腐蚀。
15.根据权利要求14所述的氮化物高压器件的制造方法，其特征在于，所述方法还包括：
在漏极和栅极之间和/或漏极外侧和/或源极和栅极之间和/或源极外侧的氮化物外延层上开孔刻蚀，形成刻蚀孔，通过刻蚀孔从中间向两侧腐蚀和/或刻蚀形成局部空间隔离区域。
CN201310049853.XA 2013-02-07 2013-02-07 氮化物高压器件及其制造方法 Active CN103117294B (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201310049853.XA CN103117294B (zh) 2013-02-07 2013-02-07 氮化物高压器件及其制造方法
PCT/CN2014/070148 WO2014121668A1 (zh) 2013-02-07 2014-01-06 氮化物高压器件及其制造方法
KR1020157024360A KR101770489B1 (ko) 2013-02-07 2014-01-06 질화물 고전압 소자 및 그 제조 방법
EP14749251.6A EP2955755B1 (en) 2013-02-07 2014-01-06 Nitride high-voltage component and manufacturing method therefor
JP2015556382A JP6182794B2 (ja) 2013-02-07 2014-01-06 窒化物高電圧デバイスおよびその製造方法
SG11201506228TA SG11201506228TA (en) 2013-02-07 2014-01-06 Nitride high-voltage component and manufacturing method therefor
US14/820,552 US9455315B2 (en) 2013-02-07 2015-08-06 High-voltage nitride device and manufacturing method thereof
US15/247,044 US9831333B2 (en) 2013-02-07 2016-08-25 High-voltage nitride device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310049853.XA CN103117294B (zh) 2013-02-07 2013-02-07 氮化物高压器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103117294A CN103117294A (zh) 2013-05-22
CN103117294B true CN103117294B (zh) 2015-11-25

Family

ID=48415618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049853.XA Active CN103117294B (zh) 2013-02-07 2013-02-07 氮化物高压器件及其制造方法

Country Status (7)

Country Link
US (2) US9455315B2 (zh)
EP (1) EP2955755B1 (zh)
JP (1) JP6182794B2 (zh)
KR (1) KR101770489B1 (zh)
CN (1) CN103117294B (zh)
SG (1) SG11201506228TA (zh)
WO (1) WO2014121668A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117294B (zh) * 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
US10312358B2 (en) * 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US10804369B2 (en) 2017-04-28 2020-10-13 Mitsubishi Electric Corporation Semiconductor device
JP7193349B2 (ja) * 2019-01-04 2022-12-20 株式会社東芝 半導体装置
CN112234030B (zh) 2019-07-15 2023-07-21 珠海格力电器股份有限公司 一种三相逆变功率芯片及其制备方法
JP7476062B2 (ja) 2020-09-15 2024-04-30 株式会社東芝 半導体装置
CN112201693A (zh) * 2020-09-30 2021-01-08 锐石创芯（深圳）科技有限公司 一种氮化镓半导体器件和制造方法
CN117461140A (zh) * 2021-06-11 2024-01-26 华为技术有限公司 场效应管、其制备方法、功率放大器及电子电路
CN114582972B (zh) * 2022-01-20 2023-04-07 深圳大学 一种gaafet器件及其制备方法
CN116072724B (zh) * 2023-03-07 2023-06-27 珠海镓未来科技有限公司 一种半导体功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569390A (zh) * 2010-12-24 2012-07-11 中国科学院微电子研究所 高击穿氮化镓基场效应晶体管器件及其制作方法
CN102769033A (zh) * 2011-05-05 2012-11-07 中国科学院微电子研究所 具有高击穿电压的hemt及其制造方法
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58140136A (ja) * 1982-02-16 1983-08-19 Seiko Epson Corp 半導体装置の製造方法
JPH0945762A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
DE102005010821B4 (de) 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007335801A (ja) * 2006-06-19 2007-12-27 Toshiba Corp 半導体装置およびその製造方法
US8188459B2 (en) * 2007-04-12 2012-05-29 Massachusetts Institute Of Technology Devices based on SI/nitride structures
CN100592470C (zh) * 2007-09-29 2010-02-24 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延生长方法
JP5339718B2 (ja) * 2007-12-20 2013-11-13 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2010010412A (ja) * 2008-06-27 2010-01-14 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
EP2317542B1 (en) 2009-10-30 2018-05-23 IMEC vzw Semiconductor device and method of manufacturing thereof
DE102009051521B4 (de) 2009-10-31 2012-04-26 X-Fab Semiconductor Foundries Ag Herstellung von Siliziumhalbleiterscheiben mit III-V-Schichtstrukturen für High Electron Mobility Transistoren (HEMT) und eine entsprechende Halbleiterschichtanordnung
JP2011124385A (ja) * 2009-12-10 2011-06-23 Sanken Electric Co Ltd 化合物半導体装置及びその製造方法
JP5554056B2 (ja) * 2009-12-14 2014-07-23 古河電気工業株式会社 Ｉｉｉ族窒化物系半導体素子およびｉｉｉ族窒化物系半導体素子の製造方法
JP5576731B2 (ja) * 2010-07-14 2014-08-20 パナソニック株式会社 電界効果トランジスタ
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
GB201112327D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers
KR20130035024A (ko) * 2011-09-29 2013-04-08 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
CN103117294B (zh) * 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569390A (zh) * 2010-12-24 2012-07-11 中国科学院微电子研究所 高击穿氮化镓基场效应晶体管器件及其制作方法
CN102769033A (zh) * 2011-05-05 2012-11-07 中国科学院微电子研究所 具有高击穿电压的hemt及其制造方法
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法

Also Published As

Publication number Publication date
SG11201506228TA (en) 2015-09-29
US9455315B2 (en) 2016-09-27
EP2955755A1 (en) 2015-12-16
JP6182794B2 (ja) 2017-08-23
US9831333B2 (en) 2017-11-28
US20150340485A1 (en) 2015-11-26
JP2016509756A (ja) 2016-03-31
WO2014121668A1 (zh) 2014-08-14
EP2955755A4 (en) 2016-12-07
CN103117294A (zh) 2013-05-22
KR20150118986A (ko) 2015-10-23
US20160365436A1 (en) 2016-12-15
EP2955755B1 (en) 2019-03-06
KR101770489B1 (ko) 2017-08-22

Similar Documents

Publication Publication Date Title
CN103117294B (zh) 氮化物高压器件及其制造方法
US10985270B2 (en) Nitride power transistor and manufacturing method thereof
TWI445093B (zh) 具有下凹閘極之iii族氮化物元件
CN102723358B (zh) 绝缘栅场效应晶体管及其制造方法
US8963203B2 (en) Nitride semiconductor device and method for manufacturing same
CN103117303B (zh) 一种氮化物功率器件及其制造方法
CN107658340B (zh) 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN102916046B (zh) 硅衬底上氮化物高压器件及其制造方法
JP2015118966A (ja) 半導体装置
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
JP2014130986A (ja) 半導体素子の製造方法
CN105161533A (zh) 一种碳化硅vdmos器件及其制作方法
CN104681620B (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
CN101202304A (zh) 内置mis结构的hemt
EP3955313B1 (en) High electron mobility transistor (hemt) and fabrication method therefor
CN206116406U (zh) 一种具有复合势垒层结构的常关型iii‑v异质结场效应晶体管
CN107919386B (zh) 基于应变调控的增强型GaN基FinFET结构
CN117012836B (zh) 一种纵向氧化镓mosfet器件及其制备方法
CN117613090A (zh) 一种宽禁带半导体沟槽mosfet器件结构及其制备方法
CN213184300U (zh) 一种具有高可靠性的氮化物器件
JP2016213374A (ja) 半導体装置
JP2012033798A (ja) 半導体装置およびその製造方法
CN106601805A (zh) 一种高电子迁移率晶体管器件及其制备方法
CN119133233A (zh) 一种基于f离子栅调制的mosfet器件及其制备方法
CN116314316A (zh) 一种抗反向导通电流的凹栅增强型GaN HEMT及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant