[go: up one dir, main page]

JP5732228B2 - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP5732228B2
JP5732228B2 JP2010241967A JP2010241967A JP5732228B2 JP 5732228 B2 JP5732228 B2 JP 5732228B2 JP 2010241967 A JP2010241967 A JP 2010241967A JP 2010241967 A JP2010241967 A JP 2010241967A JP 5732228 B2 JP5732228 B2 JP 5732228B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
electrode
semiconductor device
layer
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010241967A
Other languages
English (en)
Other versions
JP2012094746A (ja
Inventor
義道 深澤
義道 深澤
浩 伏見
浩 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2010241967A priority Critical patent/JP5732228B2/ja
Publication of JP2012094746A publication Critical patent/JP2012094746A/ja
Application granted granted Critical
Publication of JP5732228B2 publication Critical patent/JP5732228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体装置の製造方法に関し、特に、ノーマリオフ型動作が可能で、ゲートリーク電流や電流コラプスを抑制し、さらにオン抵抗を低減できる高電子移動度トランジスタを構成する窒化物半導体装置の製造方法に関する。
GaN、AlGaN、InGaN、InAlN、InAlGaNなどの窒化物半導体は、絶縁破壊電界および電子飽和速度が高いという特長を有している。この特長により、窒化物半導体は高出力・高周波デバイスを実現できる半導体材料として有望であり、近年、窒化物半導体材料を用いた高電子移動度トランジスタ(HEMT)の実用化開発が進められている。
図4に、従来のHEMT構造の窒化物半導体装置の断面図を示す。図4に示すように、従来の窒化物半導体装置は、サファイア(Al23)、炭化ケイ素(SiC)またはシリコン(Si)等の基板1の上に、バッファ層2を介して形成されたアンドープGaN等からなる電子走行層3と、n型不純物がドープされた、あるいはアンドープのAlGaN等からなる電子供給層4とが形成されている。そして電子供給層4上には、オーミック接触したソース電極5およびドレイン電極6と、ソース電極5とドレイン電極6間の電流を制御するゲート電極7が形成されている。
電子供給層4は、電子走行層3よりバンドギャップが大きく、かつ、格子定数の小さい材料で構成されている。図4に示すように電子走行層3と電子供給層4がヘテロ接合すると、引っ張り応力によるピエゾ分極および自発分極が生じ、ヘテロ接合近傍の電子走行層3側に電子移動度が極めて大きい二次元電子ガス10が発生する。この二次元電子ガス10は、HEMT構造の窒化物半導体装置のチャネルとなり、ゲート電極7に印加されるバイアス電圧を制御することで、ソース電極5とドレイン電極6間に流れる電流を制御することができる。
ところで、図4に示すような従来の窒化物半導体装置は、ゲート電極7に制御電圧を印加しない状態で、ソース電極5とドレイン電極6との間に電流が流れるノーマリオン(デプレッション)型となる。このようなノーマリオン型の窒化物半導体装置をオフ状態(二次元電子ガス10にキャリアが流れない状態)に保つためには、ゲート電極7に負のバイアス電圧を印加する必要がある。
これに対し、ゲート電極7にバイアス電圧を印加しない状態で、ソース電極5とドレイン電極6間に電流が流れないノーマリオフ(エンハンスメント)型の窒化物半導体装置の開発が進められている。ノーマリオフ型の窒化物半導体装置は、例えば特許文献1に開示されている。特許文献1に開示されている窒化物半導体装置は、電子供給層4の一部をエッチング除去してゲートリセス構造とし、ゲート電極7とチャネルとなる二次元電子ガス10との距離を短くしている。これにより、ショットキー障壁に基づく電界がヘテロ接合に対して作用しやすくなり、ゲート電極7にバイアス電圧を印加しないときに、ゲート電極7直下の二次元電子ガス10が消失する構成となっている。
特開2008−141040号公報
上記のような従来の窒化物半導体装置では、ゲートリセス構造の採用によりノーマリオフ動作を実現することができるが、ゲートリセス工程は、非常に制御が難しく、歩留りが低下するという問題があった。本発明は、上記問題点を解消し、高周波数動作が可能なノーマリオフ型の窒化物半導体装置を提供することを目的とする。
上記目的を達成するため、本願第1の発明の窒化物半導体装置は、基板上に、バッファ層を介して、アンドープの第一の窒化物半導体からなる電子走行層と、該電子走行層とヘテロ接合を形成し、該ヘテロ接合によって二次元電子ガスを形成する、前記第一の窒化物半導体よりバンドギャップが大きいn型もしくはアンドープの第二の窒化物半導体からなる電子供給層を積層形成する工程と、前記電子供給層に電気的に接続するソース電極およびドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に流れる電流を制御するゲート電極とを形成する工程とを含む窒化物半導体装置に製造方法において、前記ソース電極と前記ドレイン電極との間の前記電子供給層表面に、該電子供給層とショットキー接触する浮遊電極を形成する工程と、前記浮遊電極と前記ドレイン電極との間、前記浮遊電極と前記ソース電極との間の前記電子供給層を珪素膜で被覆する工程と、前記浮遊電極表面を絶縁膜で被覆する工程と、前記浮遊電極上に、前記絶縁膜を介してゲート電極を形成する工程と、該ゲート電極に正バイアスを印加し、前記浮遊電極に電子を蓄積させて閉じこめるとともに、前記二次元電子ガスを消失させる工程とを備えたことを特徴とする。
本発明の窒化物半導体装置の製造方法による窒化物半導体装置は、ゲート電極に正バイアスが印加することで、浮遊電極に電子を蓄積させ、その電子は閉じこめられた構造となるため、浮遊電極の電位を上げることができる。このとき、通常のチャネルを構成する2次元電子ガスは消失する。これにより、ゲート電極に制御電圧を印加しない状態で、窒化物半導体装置のチャネルを消失させることができる。つまり、ノーマリオフ動作が可能となる。
さらに本発明の窒化物半導体装置の製造方法による窒化物半導体装置は、電流コラプスの発生起因となるIII−V族窒化物半導体層表面を珪素膜で被覆することで、電流コラプスを抑制でき、高出力動作可能な窒化物半導体装置を提供することが可能となる。
本発明の窒化物半導体装置の製造方法による窒化物半導体装置は、通常の窒化物半導体装置の製造工程に、浮遊電極を形成する工程と、浮遊電極に正バイアスを印加する工程を追加するだけで良く、制御性の悪いゲートリセス工程が不要となるため、歩留り良く、窒化物半導体装置を形成することができるという利点がある。
本発明の窒化物半導体装置の製造方法による窒化物半導体装置の断面図である。 本発明の窒化物半導体装置の製造方法による窒化物半導体装置のエネルギーバンド図である。 本発明の窒化物半導体装置の製造方法による窒化物半導体装置の伝達特性の説明図である。 従来の窒化物半導体装置の断面図である。
本発明の窒化物半導体装置の製造方法による窒化物半導体装置は、電子供給層上に浮遊電極を形成し、さらに絶縁膜を介してゲート電極が形成するとともに、ソース電極とドレイン電極との間の窒化物半導体層表面を珪素膜で被覆する構成となっている。そして、浮遊電極に正バイアスを印加することで、浮遊電極に電子(負電荷)を蓄積させることを大きな特徴としている。以下、本発明の実施例について、製造工程に従い、詳細に説明する。
まず、本発明の窒化物半導体装置の製造方法による窒化物半導体装置について、製造工程に従い、説明する。図1は、本発明の窒化物半導体装置の製造方法による窒化物半導体装置の断面図である。図1に示すように、基板1上に、MOCVD(有機金属気相エピタキシャル成長)法もしくはMBE(分子線エピタキシャル成長)法等により、バッファ層2を介して、第一の窒化物半導体からなる電子走行層3と、第二の窒化物半導体からなる電子供給層4が順に積層されている。電子供給層4上には、ソース電極5、ドレイン電極6および浮遊電極8が形成され、ソース電極5とドレイン電極6間の電子供給層4表面と浮遊電極8上に、珪素膜11が形成されている。そして珪素膜11と浮遊電極8上に、絶縁膜9が全面に形成されている。ゲート電極7は、浮遊電極8直上に、絶縁膜9を介して形成されている。
基板1は、半導体材料をエピタキシャル成長させるための成長基板として機能し、かつ機械的に支持するための支持基板として機能する。基板1は、一般にサファイア(Al23)、炭化ケイ素(SiC)あるいはシリコン(Si)が用いられ、格子定数の整合性、熱伝導率、熱膨張係数等を考慮し、基板1上に成長させる窒化物半導体層に応じて選択することができる。本実施例では、後述する窒化物半導体層との格子定数の整合性等を考慮し、サファイアを使用した。
バッファ層2は、基板1とその上にエピタキシャル成長される第一の窒化物半導体との緩衝層として用いられる。本実施例では、基板1として用いるサファイアと窒化物半導体との格子不整合が大きいため、バッファ層2として、低温成長のGaNを厚く成長させた。なお、このバッファ層2は窒化物半導体装置の動作に直接的には関係しないので、バッファ層2の半導体材料をAlN、GaN以外の窒化物半導体またはIII−V族化合物半導体に置き換えたり、多層構造のバッファ層にすることもできる。
電子走行層3は、厚さ2.5μmのアンドープGaN層で構成する。この電子走行層3は、後述する電子供給層4で用いる窒化物半導体よりも小さいバンドギャップを有する窒化物半導体で構成され、電子供給層4とのヘテロ接合近傍に二次元電子ガス10を生成する。また、アンドープGaN層とすることで、イオン不純物散乱による二次元電子ガス10の移動度低下を防ぐことができる。なお、電子走行層3はGaN以外に、例えば、InaGa1-aNで構成することもできる。ここで、aは0≦a<1を満足する数値である。
電子供給層4は、厚さ25nmのn型あるいはアンドープのAl0.35Ga0.65N層で構成する。また、電子供給層4は、n型あるいはアンドープのAlxInyGa1-x-yNで構成することもできる。ここで、xは0<x≦1、yは0≦y<1、およびx+yはx+y≦1を満足する数値であり、xの好ましい値は0.1〜0.4である。
ソース電極5およびドレイン電極6は、電子供給層4にオーミック接触している。なお、ソース電極5およびドレイン電極6は、図1に示すように電極を形成する部分の電子供給層4の一部もしくは全部をドライエッチング法などにより除去し、オーミックリセス構造とした後に、電極を形成することもできる。オーミックリセス構造とすることにより、二次元電子ガス10とソース電極5あるいはドレイン電極6との距離が近くなり、コンタクト抵抗の低いオーミック接触を形成することができる。
浮遊電極8は、電子供給層4にショットキー接触するような金属材料で構成する。本実施例では、Ti(30nm)およびAl(200nm)を順に積層させ、熱処理せずに使用している。浮遊電極8の長さ(浮遊電極長)Lfは6μmである。
珪素膜11は、表面保護層となる。本実施例では、ECRスパッタリング法を用い、5nmの厚さに形成する。ECRスパッタリング法は、圧力などの条件を変えることによって、試料表面に入射される粒子のエネルギーを変えることが可能である。たとえば、0.01Pa台の低圧力で安定な高密度プラズマを維持することが可能で、10〜30eV程度のエネルギーで試料表面に入射される。この程度のエネルギーでは試料表面に与えるダメージは小さく、成膜に適したエネルギーを試料表面に入射する粒子に与えることで、エネルギー制御された高密度の粒子が試料表面に入射した状態で薄膜形成が進行する。その結果、AlGaNからなる電子供給層4表面からの窒素抜けを低減し、反応生成物などによる汚染を発生させず、化学的に安定した高い結合力を有する良質な薄膜を形成することができる。
絶縁膜9は、厚さ50nmのSi34で構成され、ソース電極5、ドレイン電極6間の電子供給層4表面および浮遊電極8上を被覆するように形成される。この絶縁膜9は、Si34以外の絶縁膜材料、例えばSiO2、Al23、HfO2などを用いることもできる。また、絶縁膜の厚さは、絶縁膜材料固有の誘電率、あるいはターゲットとする周波数帯およびシステムなどによって変更することもできる。例えば、絶縁膜9の厚さを薄くすると、gmおよびCgsは同じ割合で増加する。一方、fTは、gmに比例し、Cgsに反比例する。つまり、絶縁膜9の厚さを変えることで、fTを変えないで、任意のgmを得ることが可能となる。
ゲート電極7は、浮遊電極8の直上に、絶縁膜9を介して形成される。本実施例のゲート長Lgは2μmである。本実施例におけるゲート長Lgと浮遊電極長Lfとの関係は、Lg<Lfであるが、Lg≧Lfにすることもできる。
このような構造として、ゲート電極7に+5V程度の正バイアスを印加すると、浮遊電極8に電子が蓄積し、閉じ込められる。この浮遊電極8への負電荷の蓄積により、ゲート電極7に制御電圧を印加しない状態にしたときに浮遊電極8の電位が上昇し、窒化物半導体装置のチャネルを消失させることができる。つまり、ノーマリオフ動作が可能となる。
浮遊電極8に負電荷が蓄積させ、チャネルを消失させる機構について、図2に示すエネルギーバンド図を用いて説明する。なお、図2のエネルギーバンド図は、ゲート電極7直下の絶縁膜9、浮遊電極8、電子供給層4および電子走行層3のエネルギーバンド図であり、バッファ層2および基板1は省略している。また、本発明の窒化物半導体装置は多数キャリア(電子)のみを考慮すればよいため価電子帯についても省略して示している。
まず、図2(a)は定常状態におけるエネルギーバンド図である。図2(a)に示すように、定常状態では、ゲート電極7に電圧が印加されていないため、ゲート電極7および浮遊電極8の電位はフェルミレベルと同じである。この場合、電子走行層3と電子供給層4とのヘテロ接合近傍には、自発分極およびピエゾ分極による大きな分極電荷を生じ、電子走行層の伝導帯がフェルミレベルより下側に位置する。いわゆる二次元電子ガス10である。この二次元電子ガス10は、高い電子移動度を有し、チャネルとなる。つまり、定常状態ではチャネルが形成されてしまい、ノーマリオン(デプレッション)動作となる。
次に、ゲート電極7に+5V程度のバイアス電圧を印加したときのエネルギーバンド図を図2(b)に示す。図2(b)に示すように、ゲート電極7に正バイアス電圧を印加すると、ゲート電極7の電位はフェルミレベルより下がり、浮遊電極8の電位もゲート電極7の電位に追随して下がることになる。このとき内蔵電位Vbiが低くなるため、電子供給層4内の電子が、浮遊電極8中に流れ、蓄積する。その後、ゲート電極7に電圧を印加しない定常状態に戻すと、図2(c)に示すように、浮遊電極8の電位がフェルミレベルより上側に位置し、チャネルとなる二次元電子ガス10を消失する。つまり、ノーマリオフ(エンハンスメント)動作の本発明の窒化物半導体装置の製造方法による窒化物半導体装置となる。
以上のように形成した本実施例の窒化物半導体装置において、浮遊電極8中への電子の蓄積前および後の伝達特性を図3に示す。浮遊電極8への電子蓄積により、しきい値電圧Vthを正方向にシフトさせることが可能となる。
次に、本発明の窒化物半導体装置の製造方法による窒化物半導体装置の動作について説明する。本発明の窒化物半導体装置の製造方法による窒化物半導体装置は、定常状態において浮遊電極8直下に二次元電子ガス10が発生しない。そこで、ゲート電極7に正バイアス電圧を印加すると、ゲート電極7の電位が下がり、浮遊電極8の電位もゲート電極7の電位に追随して下がる。このとき、浮遊電極8直下に二次元電子ガスが発生し、チャネルとして動作する。このように、本発明の窒化物半導体装置の製造方法による窒化物半導体装置は、ノーマリーオフ動作となり、ゲート電極7に負電圧を印加せず、正電圧のみで、ドレイン電流を制御することが可能となる。また、本発明の窒窒化物半導体装置の製造方法による化物半導体装置は、珪素膜11を備える構成であるため、ゲートリーク電流を十分に抑制することもできる。
さらに本発明の窒化物半導体装置の製造方法による窒化物半導体装置のDC測定およびパルス測定のドレイン電流−ドレイン電圧特性は、特性変動が少ないことが確認されている。本発明では、珪素膜11を備える構造とすることによって、絶縁膜9と窒化物半導体層との界面状態の不安定さが解消され、電流コラプスを抑制する効果が大きいことが確認された。



さらにオン抵抗についても、特性改善されることが確認されている。これは、珪素膜11が、電子供給層4の表面ポテンシャルを下げ、その結果、二次元電子ガス濃度が高くなったためと考えられる。このようにオン抵抗が低減することで、ドレイン電流を大きくできるという効果もある。
1:基板、2:バッファ層、3:電子走行層、4:電子供給層、5:ソース電極、6:ドレイン電極、7:ゲート電極、8:浮遊電極、9:絶縁膜、10:二次元電子ガス、11:珪素膜

Claims (1)

  1. 基板上に、バッファ層を介して、アンドープの第一の窒化物半導体からなる電子走行層と、該電子走行層とヘテロ接合を形成し、該ヘテロ接合によって二次元電子ガスを形成する、前記第一の窒化物半導体よりバンドギャップが大きいn型もしくはアンドープの第二の窒化物半導体からなる電子供給層を積層形成する工程と、前記電子供給層に電気的に接続するソース電極およびドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に流れる電流を制御するゲート電極とを形成する工程とを含む窒化物半導体装置に製造方法において、
    前記ソース電極と前記ドレイン電極との間の前記電子供給層表面に、該電子供給層とショットキー接触する浮遊電極を形成する工程と、
    前記浮遊電極と前記ドレイン電極との間、前記浮遊電極と前記ソース電極との間の前記電子供給層を珪素膜で被覆する工程と、
    前記浮遊電極表面を絶縁膜で被覆する工程と、
    前記浮遊電極上に、前記絶縁膜を介してゲート電極を形成する工程と、
    該ゲート電極に正バイアスを印加し、前記浮遊電極に電子を蓄積させて閉じこめるとともに、前記二次元電子ガスを消失させる工程とを備えたことを特徴とする窒化物半導体装置の製造方法。
JP2010241967A 2010-10-28 2010-10-28 窒化物半導体装置の製造方法 Active JP5732228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010241967A JP5732228B2 (ja) 2010-10-28 2010-10-28 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010241967A JP5732228B2 (ja) 2010-10-28 2010-10-28 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012094746A JP2012094746A (ja) 2012-05-17
JP5732228B2 true JP5732228B2 (ja) 2015-06-10

Family

ID=46387752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010241967A Active JP5732228B2 (ja) 2010-10-28 2010-10-28 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5732228B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
EP3971991A1 (en) * 2020-09-18 2022-03-23 III-V Technologies GmbH Stacked gate mesfet/hemt transistor eliminating gate leakage current and providing normally off transistor
CN116195069A (zh) * 2020-09-18 2023-05-30 三五科技有限责任公司 具有叠层栅极接触件的常关型mesfet器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218528A (ja) * 2008-03-13 2009-09-24 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタ
JP2009272574A (ja) * 2008-05-12 2009-11-19 National Institute Of Information & Communication Technology GaN系電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2012094746A (ja) 2012-05-17

Similar Documents

Publication Publication Date Title
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
CN102694013B (zh) 采用耗尽模式GaN基FET的串叠电路
US10367087B2 (en) Transistor structure including a scandium gallium nitride back-barrier layer
US8674407B2 (en) Semiconductor device using a group III nitride-based semiconductor
TWI512972B (zh) 化合物半導體裝置及其製造方法
JP5697456B2 (ja) 電界効果トランジスタ及び電力制御装置
JP5810293B2 (ja) 窒化物半導体装置
KR101008272B1 (ko) 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
US7985984B2 (en) III-nitride semiconductor field effect transistor
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
JP5087240B2 (ja) 窒化物半導体装置の製造方法
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
WO2011148443A1 (ja) 電界効果トランジスタ
CN101521225A (zh) 异质结场效应晶体管
JP2010166027A (ja) GaN系電界効果トランジスタおよびその製造方法
WO2017113484A1 (zh) 高电子迁移率晶体管及其制造方法
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
US20160276473A1 (en) Access Conductivity Enhanced High Electron Mobility Transistor
JP2010206125A (ja) 窒化ガリウム系高電子移動度トランジスタ
JP5183975B2 (ja) エンハンスモード電界効果デバイスおよびその製造方法
JP2010040828A (ja) 窒化物半導体装置
JP2011108712A (ja) 窒化物半導体装置
JP5732228B2 (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5732228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250