[go: up one dir, main page]

TWI512972B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI512972B
TWI512972B TW100142553A TW100142553A TWI512972B TW I512972 B TWI512972 B TW I512972B TW 100142553 A TW100142553 A TW 100142553A TW 100142553 A TW100142553 A TW 100142553A TW I512972 B TWI512972 B TW I512972B
Authority
TW
Taiwan
Prior art keywords
layer
value
semiconductor device
compound semiconductor
substrate
Prior art date
Application number
TW100142553A
Other languages
English (en)
Other versions
TW201227960A (en
Inventor
Sanae Shimizu
Kenji Imanishi
Atsushi Yamada
Toyoo Miyajima
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201227960A publication Critical patent/TW201227960A/zh
Application granted granted Critical
Publication of TWI512972B publication Critical patent/TWI512972B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)

Description

化合物半導體裝置及其製造方法 相關申請案之交互參照
本申請案係依據及請求2010年12月2日申請之先前日本專利申請案第2010-269714號之優先權的利益，且其全部內容在此加入作為參考。
領域
本發明係有關於一化合物半導體裝置及其製造方法。
 背景
多數電子裝置(化合物半導體裝置)最近已有快速之發展，其中作為一電子傳輸層之一GaN層及一AlGaN層係形成在一基材上。其中一這種化合物半導體裝置是一GaN高電子遷移率電晶體(HEMT)。使用一GaN高電子遷移率電晶體作為一電壓源反相器之開關可減少導通電阻且增加耐受電壓。相較於Si電晶體，亦可減少備用電力消耗且增加操作頻率。由於這些理由，可以減少反相器之切換損失及電力消耗。此外，相較於具有一類似效能之Si電晶體，亦可減少尺寸。
在使用一GaN層作為一電子傳輸層及使用AlGaN作為一電子供應層之一GaN高電子遷移率電晶體中，由於在該AlGaN與GaN之間的晶格常數，在該AlGaN上會產生應變。因此，產生壓電極性且得到一高濃度之二維電子氣體(2DEG)。這GaN高電子遷移率電晶體因此被應用於高輸出功率裝置。
但是製造一具有良好結晶性之GaN是困難的。因此多數GaN層及多數AlGaN層在以往係藉異質磊晶成長而形成在一Si基材上、一藍寶石基材或一SiC基材上。特別地，一大直徑及一高品質之Si基材可以低成本輕易地取得。因此深入該GaN層及AlGaN層成長在一Si基材上之一結構的研究已增加。
但是在該GaN層/該AlGaN層與該Si基材之間在熱膨脹係數方面有大差異。另一方面，GaN層及AlGaN層之磊晶成長需要一高溫處理。因此在這種高溫處理時會由於熱膨脹係數之差異而產生該Si基材之翹曲或破裂。由於熱膨脹係數之差異產生之問題可以藉由形成具有一超晶格結構之一緩衝層來抑制，且在該超晶格結構中，具有一不同組分之兩化合物半導體係交錯地堆疊在該GaN層及該AlGaN層之間。
但是，在使用一超晶格結構之習知化合物半導體裝置中，獲得良好結晶性之電子傳輸層及形成在該電子傳輸層上之電子供應層是困難的。相關技術之例子係日本未審查專利申請公開案2007-258230及2010-245504。
 概要
依據本發明之一方面，一種化合物半導體裝置包括：一基材；一電子傳輸層，其形成在該基材上；一電子供應層，其形成在該電子傳輸層上；及一緩衝層，其形成在該基材與該電子傳輸層之間且包括Alx Ga1-x N(0x1)，其中該x值表示在該緩衝層之厚度方向上的多數最大值及多數最小值，且在該緩衝層中具有一1nm厚度之任何區域中之x的變化等於或小於0.5。
依據本發明之另一方面，一種製造一化合物半導體裝置之方法包括：在一基材上形成包括Alx Ga1-x N(0x1)之一緩衝層；在該緩衝層上形成一電子傳輸層；及在該電子傳輸層上形成一電子供應層，其中該x值表示在該緩衝層之厚度方向上的多數最大值及多數最小值，且在該緩衝層中具有一1nm厚度之任何區域中之x的變化等於或小於0.5。
本發明之目的及優點將可藉由在申請專利範圍中特別指出之至少這些元件，特徵及組合實現及獲得。
應了解的是前述一般性說明及以下詳細說明係示範的及說明的且，如所主張地，不限制本發明。
圖式簡單說明
第1A圖是顯示依據一第一實施例之一GaN高電子遷移率電晶體結構的截面圖；第1B圖是顯示x值分布之圖；第2A與2B圖是顯示x值分布之圖；第3圖是顯示在一參考例中之x值之變化的圖；第4A與4B圖是顯示依據一第二實施例之一GaN高電子遷移率電晶體結構的截面圖；第5A至5D圖是顯示x值分布之圖；第6A至6E圖是顯示依據該第二實施例之製造一GaN高電子遷移率電晶體之一方法的圖；第7圖是顯示該第二實施例之一變化例的截面圖；第8圖是顯示一高輸出放大器之外觀的圖；第9A與9B圖是顯示一電源之圖。
 較佳實施例之詳細說明
本發明人已努力地研究為何在該緩衝層採用一超晶格之一化合物半導體裝置中形成在該緩衝層上之該GaN層及該AlGaN層難以達到良好結晶性之原因，且因此，已發現以下事項。在該緩衝層中之兩相鄰層之間之組分的激烈改變傾向於在這兩層之界面四週產生多數微缺陷，且該結晶面會被該等微缺陷破壞。該GaN層及該AlGaN層之結晶性會因此降低。
以下接著將參照添附圖式具體地說明多數實施例。
將先說明一第一實施例。第1A圖是顯示依據該第一實施例之一GaN高電子遷移率電晶體(化合物半導體裝置)之結構的圖。
依據該第一實施例，一緩衝層2形成在一基材1上，一電子傳輸層3形成在該緩衝層2上，且一電子供應層4形成在該電子傳輸層3上，如第1A圖所示。一閘極電極5g，一源極電極5s及一汲極電極5d以該閘極電極5g被夾持在該源極電極5s與該汲極電極5d之間的方式形成在該電子供應層4上。
該緩衝層2包含Alx Ga1-x N(0x1)。該x值(Al組分)橫越該緩衝層2之厚度變化，如第1B圖所示。該水平軸表示在厚度方向上距離在該緩衝層2與該基材1之間之界面的距離，且該垂直軸表示在第1B圖中之x值。該緩衝層2之厚度是d。在該緩衝層2內之一1nm厚度內的每一處該x之變化或Δx均等於或小於0.5。該x值之減少及增加重覆。該x之變化或Δx最好是等於或小於0.01。當Δx小於0.01時，會難以抑制翹曲。
因為在這實施例中設置其中該x值橫越該層之厚度變化的緩衝層2，所以即使在該基材1與該電子傳輸層3或該電子供應層4之間有一熱膨脹係數差，在這些層之間的熱應變差亦會因該緩衝層2減少。因此可抑制由於熱膨脹係數差造成之翹曲或破裂等。由於Δx不大於0.5且在該緩衝層2中之組分變化輕微，所以在該緩衝層2不會輕易音生微缺陷。這因此導致該電子傳輸層3及該電子供應層4之良好結晶性。
該x值不需要在橫越該厚度之每一處均改變，且它可以在最大區域與最小區域中為常數，如第2A圖所示。在這情形下，在該最大x值與該最小x值之間之一1nm區域中之Δx1 大於在包括最大x峰值或最小x峰值之一1nm區域中之Δx2 。因此，如果Δx1 不高於0.5便可獲得一所需效果。該x值可以階段式地變化，如第2B圖所示。在這情形下，在一包括該x值階段式變化之部份之厚度中之一1nm區域中的變化Δx3 高於橫越該x值為常數之厚度之一1nm區域中的Δx4 。當該變化Δx3 等於或小於0.5時，可獲得一所需效果。
即使該x值階段式地變化，微缺陷亦會傾向於在該變化Δx超過0.5之一1nm區域四週產生且該結晶面會大幅扭曲。如在第3圖中具有不同x值之兩化合物半導體層交錯堆疊的一參考例所示，即使該變化Δx5 在某一區域中為0，該結晶面亦會由該變化Δx6 超過0.5之另一區域扭曲，且無法獲得一所需效果。
以下將說明一第二實施例。第4A與4B圖是顯示一GaN高電子遷移率電晶體(化合物半導體裝置)之結構的截面圖。
在該第二實施例中，如第4A圖所示，具有由10nm至1μm之例如50nm之厚度的一AlN層21形成在一Si基材11上。具有由1μm至10μm之例如2μm之厚度的一AlGaN層12形成在該AlN層21上。該AlGaN層12之組分係由Alx Ga1-x N(0x1)表示且該x值或Al之組分橫越該AlGaN層12之厚度變化，如第5A至5D圖所示。換言之，該x值之減少及增加交錯地且重覆地發生。在第5A至5D圖中，該水平軸表示在厚度方向上距離在該基材11與該AlGaN層12之界面的距離，且該垂直軸表示該x值。該AlGaN層12之厚度是d。
依據第5A圖所示之一例子，該x值在0與1之間週期性地變化。依據第5B圖所示之一例子，該x值在0.3與0.7之間週期性地變化。在該等最大與最小x值之間的差最好是等於或高於0.1。依據第5C圖所示之一例子，在一個週期中之平均x值向該i-GaN層13變小，其中一x之最大值至下一個x最大值之距離定義為一個週期。依據第5D圖所示之一例子，如在第5C圖中一般，在一個週期中之平均x值向該i-GaN層13變小。該x之最小值一直是0，且在一個週期內之x的變化向該i-GaN層13變小。在第5A至5D圖之任一圖中，該x值在整個長度(nm)上之斜率均不大於0.5。該x值最好在一距離d處是一最小值。對應於一個週期之厚度是，例如，在20nm至30nm之範圍內，且該AlGaN層12包括大約100個週期之x變化。該x值不需要隨著一線性函數變化，它可以隨著一二次函數或一指數函數變化，只要x之變化等於或小於0.5即可。
具有1μm至4μm之例如3μm之一厚度之一非摻雜i-GaN層13形成在該AlGaN層12上，具有1nm至30nm之例如5nm之一厚度之一非摻雜i-GaN層14a形成在該i-GaN層13上，且具有3nm至30nm之例如30nm之一厚度一n型n-AlGaN層14b形成在該i-GaN層14a上。該i-GaN層14a及該n-AlGaN層14b之Al組分係在0.1至0.5之範圍內，例如0.2。該n-AlGaN層14b係以在1×1018 cm-3 至1×1020 cm-3 之範圍內，例如，5×1018 cm-3 之Si摻雜。
具有2nm至20nm之例如10nm之一厚度一n型n-GaN層22形成在該n-AlGaN層14b上。該n-GaN層22係以在1×1018 cm-3 至1×1020 cm-3 之範圍內，例如，5×1018 cm-3 之Si摻雜。
一源極電極15s及一汲極電極15d形成在該n-GaN層22上。該源極電極15s及該汲極電極15d係與該n-GaN層22歐姆性地連接。該源極電極15s及該汲極電極15d上包括一Ti膜及一Al膜。一覆蓋該源極電極15s及該汲極電極15d之鈍化膜23係形成在該n-GaN層22上。該鈍化膜23係例如一氮化矽膜。一用於該閘極電極之開口23a係設置在該鈍化膜23中且在該源極電極15s與該汲極電極15d之間。例如，具有透過該等開口23a與該n-GaN層22之一肖特基(Schottky)接觸的一閘極電極15g係形成在該鈍化膜23上。該閘極電極15g包括一Ni膜及一形成在該Ni膜上之Au膜。一覆蓋該閘極電極15g之鈍化膜24亦形成在該鈍化膜18上。該等鈍化膜23與24具有一開口以便與一中繼端子等連接。
由該Si基材之表面看到之布置係顯示在第4B圖中。該閘極電極15g、該源極電極15S及該汲極電極15d之平面配置係呈一似梳狀，且該源極電極15s及該汲極電極15d係交錯地設置。多數閘極電極15g係透過一閘極配線25g互相共同地連接，多數源極電極15s係透過一源極配線25s互相共同地連接，且多數汲極電極15d係透過汲極配線25d互相共同地連接。該閘極電極15g係設置在這些源極與汲極電極之間。這種多指閘極結構可增加輸出。在第4A圖中之截面圖是沿第4B圖之線I-I截取之一橫截面。該作用區30包括該AlN層21、該AlGaN層12及該i-GaN層13，一在該作用區30之周邊外側之無作用區域係藉離子植入或台面蝕刻形成。
在該第二實施例中，由於壓電極化，在該i-GaN層13與該i-GaN層14a之異質界面產生一高濃度載子。多數電子係藉由於一晶格失配產生之一壓電效應在該i-GaN層13與該i-GaN層14a之界面產生。因此，一二維電子氣體層2DEG出現且這作為一電子傳輸層或通道。該i-GaN層14a及該n-AlGaN層14b形成一電子供應層。
在該第二實施例中，該AlGaN層12是一緩衝層。因此，即使當在該Si基材11與該i-GaN層13、i-GaN層14a及該n-AlGaN層14b之任一層之間的熱膨脹係數有一大差異時，亦可藉該AlGaN層12減少在其中產生之熱應變的差。因此可防止由於熱膨脹係數差產生之翹曲及破裂。此外，該變化Δx等於或小於0.5，且該AlGaN層12之組分的變化是適當的，因此多數微缺陷傾向於不會在該AlGaN層12內產生。因此可以達成該i-GaN層13、該i-GaN層14a或該n-AlGaN層14b之良好結晶性。
以下將說明製造依據該第二實施例之一GaN高電子遷移率電晶體(化合物半導體裝置)之一方法。第6A至6E圖是顯示製造依據該第二實施例之一GaN高電子遷移率電晶體(化合物半導體裝置)之一方法的截面圖。
如第6A圖所示，一AlN層21，一AlGaN層12，一i-GaN層13，一i-GaN層14a，一n-AlGaN層14b及一n-GaN層22形成在該Si基材11上。該AlGaN層12，該i-GaN層13，該i-GaN層14a，該n-AlGaN層14b及該n-GaN層22之形成係藉例如金屬有機汽相磊晶(MOVPE)法之一晶體成長法來完成。這些層可以藉由選擇一供應氣體連續地形成。可使用三甲基鋁(TMA)及三甲基鎵(TMG)來分別獲得鋁(Al)及鎵(Ga)。可使用氨(NH3 )等來獲得氮(N)。對於供包含在該n-AlGaN層14b及該n-GaN層22中作為一雜質之矽(Si)使用之一材料而言，它可以是矽烷(SiH4 )。當該AlGaN層12形成時，藉由控制三甲基鋁及三甲基鎵之流量週期性地調整該x值(Al組分)，如第5A至5D圖所示。
在該n-GaN層22形成後，該源極電極15s及該汲極電極15d係藉由一剝離法等形成在該n-GaN層22上，如第6B圖所示。該源極電極15s及該汲極電極15d係藉由形成最後將變成供該源極電極15s及該汲極電極15d使用之一區域的一抗蝕圖案，沈積Ti及Al在該抗蝕圖案上，且接著與該抗蝕圖案一起移除附接在該抗蝕圖案上之Ti及Al而形成。然後，在一氮環境中以400℃至1,000℃，例如600℃進行熱處理，且因此達成歐姆接觸。
如第6C圖所示，該鈍化膜23係以覆蓋該源極電極15s及該汲極電極15d之方式形成在該n-GaN層22上。該鈍化膜23係，例如，一藉由電漿化學蒸氣沈積(CVD)等製備之氮化矽膜。
形成最後變成一供該開口23a使用之區域的一抗蝕圖案。一開口23a係藉由以一抗蝕圖案進行蝕刻而形成在該鈍化膜23中，如第6D圖所示。透過該開口23a與該n-GaN層22接觸之該閘極電極15g係形成在該鈍化膜23上。該閘極電極15g係藉由移除用以形成該開口23a之抗蝕圖案，形成最後將變成供該閘極電極15g使用之一區域的一新抗蝕圖案，沈積Ni及Au，及與該抗蝕圖案一起移除附接於該抗蝕圖案之Ni及Au而形成。
接著，如第6E圖所示，該鈍化膜24以覆蓋該閘極電極15g之方式形成在該鈍化膜23上。該鈍化膜24係，例如，一藉由電漿化學蒸氣沈積等製備之氮化矽膜。
形成共同地連接多數閘極電極15g之該閘極配線25g，共同地連接多數源極電極15s之該源極配線25s及共同地連接多數汲極電極15d之該汲極配線25d(請參見第4B圖)。因此可獲得如第4A與4B圖所示之GaN高電子遷移率電晶體。
如第7圖所示，供該源極電極15s及該汲極電極15d使用之一開口可設置在該n-GaN層22上，藉此該源極電極15s及該汲極電極15d可以與該n-AlGaN層14b接觸。在這情形下，對於該開口之深度而言，可保持未移除該n-GaN層22之一部份，且可移除該n-AlGaN層14b之一部份。換言之，該開口之深度不需要等於該n-GaN層22之深度。
此外，一電阻器、一電容器等可安裝在該基材11上以便製作一單片式微波積體電路或MMIC。
依據這些實施例，該GaN高電子遷移率電晶體可被用來作為一高輸出放大器。一高輸出放大器之外觀係顯示在第8圖中。在這例子中，一與該源極電極連接之源極端子81s係設置在一封裝體之表面。一與該閘極電極連接之閘極端子81g及一與該汲極電極連接之汲極端子81d延伸在該封裝體之側邊上。
此外，依據這些實施例之GaN高電子遷移率電晶體可被用來作為一電力單元。第9A圖顯示一功率因子修正(PFC)電路，且第9B圖是顯示一包含第9A圖中所示之功率因子修正電路的伺服器電源(電力單元)。
如第9A圖所示，一電容器92與一二極體電橋91連接，且該二極體電橋91與一交流(AC)電源連接。該電容器92之一端子與一扼流線圈93之一端子連接，且該扼流線圈93之另一端子與一開關元件94之一端子及一二極體96之陽極連接。該開關元件94對應於在上述實施例中之高電子遷移率電晶體，且該開關元件之一端子對應於一汲極電極。該開關元件94之另一端子對應於在該高電子遷移率電晶體中之源極電極。該二極體96之陰極與該電容器95之一端子連接。該電容器92之另一端子，該開關元件94之另一端子及該電容器95之另一端子接地。此外，一直流電(DC)係由該電容器95之兩端子獲得。
如第9B圖所示，該功率因子修正電路90係加入一伺服器電源100等以供使用。
可製造類似於該伺服器電源100之具有一較高操作速度之電力單元。如該開關元件94之一開關元件可供一開關電源及一電子裝置使用。此外，這些半導體裝置可被用來作為例如一伺服器電力電路之一全橋式電力電路的一部份。
在任一實施例中，可使用一碳化矽(SiC)基材、一藍寶石基材、一矽基材、一GaN基材及一GaS基材。該基材可以是導電的、半絕緣的或絕緣的。
此外，該閘極電極、該源極電極及該汲極電極之結構不限於上述實施例。一例子是它可以是一單層。用以形成這些電極之方法不限於一剝離技術。此外，只要得到歐姆接觸，可以在該等源極電極及該等汲極電極形成後省略熱處理。該閘極電極可以接受一熱處理。
此外，各層之厚度及材料等不限於上述實施例者。
在此所述之所有例子與條件語言是欲達成教學之目的以協助讀者了解本發明及由發明人貢獻之觀念以便促進該技術，且欲被視為不被限制於這些特別說明之例子及條件。雖然依據本發明多數方面之實施例已詳細說明過了，但是應了解的是在不偏離本發明之精神與範疇的情形下，可對其進行各種變化、取代及更改。
1．．．基材
2．．．緩衝層
3．．．電子傳輸層
4．．．電子供應層
5d．．．汲極電極
5g．．．閘極電極
5s．．．源極電極
11．．．Si基材
12．．．AlGaN層
13．．．i-GaN層
14a．．．i-GaN層
14b．．．n-AlGaN層
15d．．．汲極電極
15g．．．閘極電極
15s．．．源極電極
21．．．AlN層
22．．．n-GaN層
23．．．鈍化膜
23a．．．開口
24．．．鈍化膜
25d．．．汲極配線
25g．．．閘極配線
25s．．．源極配線
30．．．作用區
81d．．．汲極端子
81g．．．閘極端子
81s．．．源極端子
90．．．功率因子修正(PFC)電路
91．．．二極體電橋
92．．．電容器
93．．．扼流線圈
94．．．開關元件
95．．．電容器
96．．．二極體
100．．．伺服器電源
d．．．緩衝層厚度
x．．．Al組分
第1A圖是顯示依據一第一實施例之一GaN高電子遷移率電晶體結構的截面圖；
第1B圖是顯示x值分布之圖；
第2A與2B圖是顯示x值分布之圖；
第3圖是顯示在一參考例中之x值之變化的圖；
第4A與4B圖是顯示依據一第二實施例之一GaN高電子遷移率電晶體結構的截面圖；
第5A至5D圖是顯示x值分布之圖；
第6A至6E圖是顯示依據該第二實施例之製造一GaN高電子遷移率電晶體之一方法的圖；
第7圖是顯示該第二實施例之一變化例的截面圖；
第8圖是顯示一高輸出放大器之外觀的圖；
第9A與9B圖是顯示一電源之圖。
1．．．基材
2．．．緩衝層
3．．．電子傳輸層
4．．．電子供應層
5d．．．汲極電極
5g．．．閘極電極
5s．．．源極電極
d．．．緩衝層厚度
x．．．Al組分

Claims (18)

  1. 一種化合物半導體裝置，包含：一基材；一電子傳輸層，其形成在該基材上；一電子供應層，其形成在該電子傳輸層上；及一緩衝層，其形成在該基材與該電子傳輸層之間且包括Alx Ga1-x N(0x1)，其中該x值表示在該緩衝層之厚度方向上的多數最大值及多數最小值，且在該緩衝層中具有一1nm厚度之任何區域中之x的變化為0.01至0.5。
  2. 如申請專利範圍第1項之化合物半導體裝置，其中該x值在該緩衝層之厚度方向上連續地變化。
  3. 如申請專利範圍第1項之化合物半導體裝置，其中該x值在該緩衝層之上表面為最小。
  4. 如申請專利範圍第1項之化合物半導體裝置，其中該電子傳輸層包括一與該緩衝層之上表面接觸之GaN層。
  5. 如申請專利範圍第1項之化合物半導體裝置，其中該x值之最大值與最小值分別是1與0。
  6. 如申請專利範圍第1項之化合物半導體裝置，其中該x值在一個週期內之一平均值向該電子傳輸層減少，其中該一個週期係定義為在該等多數最大x值中相鄰最大峰值之間的距離。
  7. 如申請專利範圍第1項之化合物半導體裝置，其中該x值在一個週期內之變化向該電子傳輸層減少，其中該一 個週期係定義為在該等多數最大x值中相鄰最大峰值之間的距離。
  8. 如申請專利範圍第1項之化合物半導體裝置，其中該基材是一Si基材，一SiC基材或一藍寶石基材。
  9. 如申請專利範圍第1項之化合物半導體裝置，其中在相鄰最大與最小x值之間的差是等於或大於0.1。
  10. 一種製造一化合物半導體裝置之方法，包含：在一基材上形成包括Alx Ga1-x N(0x1)之一緩衝層；在該緩衝層上形成一電子傳輸層；及在該電子傳輸層上形成一電子供應層，其中該x值表示在該緩衝層之厚度方向上的多數最大值及多數最小值，且在該緩衝層中具有一1nm厚度之任何區域中之x的變化為0.01至0.5。
  11. 如申請專利範圍第10項之製造一化合物半導體裝置之方法，其中該x值在該緩衝層之厚度方向上連續地變化。
  12. 如申請專利範圍第10項之製造一化合物半導體裝置之方法，其中該x值在該緩衝層之上表面為最小。
  13. 如申請專利範圍第10項之製造一化合物半導體裝置之方法，其中該電子傳輸層包括一與該緩衝層之上表面接觸之GaN層。
  14. 如申請專利範圍第10項之製造一化合物半導體裝置之方法，其中該x值之最大值與最小值分別是1與0。
  15. 如申請專利範圍第10項之製造一化合物半導體裝置之 方法，其中該x值在一個週期內之一平均值向該電子傳輸層減少，其中該一個週期係定義為在該等多數最大x值中相鄰最大峰值之間的距離。
  16. 如申請專利範圍第10項之製造一化合物半導體裝置之方法，其中該x值在一個週期內之變化向該電子傳輸層減少，其中該一個週期係定義為在該等多數最大x值中相鄰最大峰值之間的距離。
  17. 如申請專利範圍第10項之製造一化合物半導體裝置之方法，其中該基材是一Si基材，一SiC基材或一藍寶石基材。
  18. 如申請專利範圍第10項之製造一化合物半導體裝置之方法，其中在相鄰最大與最小x值之間的差是等於或大於0.1。
TW100142553A 2010-12-02 2011-11-21 化合物半導體裝置及其製造方法 TWI512972B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010269714A JP6018360B2 (ja) 2010-12-02 2010-12-02 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201227960A TW201227960A (en) 2012-07-01
TWI512972B true TWI512972B (zh) 2015-12-11

Family

ID=46161385

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142553A TWI512972B (zh) 2010-12-02 2011-11-21 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8963164B2 (zh)
JP (1) JP6018360B2 (zh)
CN (2) CN106057648A (zh)
TW (1) TWI512972B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP7065440B2 (ja) 2017-09-04 2022-05-12 株式会社Flosfia 半導体装置の製造方法および半導体装置
FR3074359B1 (fr) * 2017-11-28 2025-01-31 Commissariat Energie Atomique Composant electronique a heterojonction muni d'une couche barriere enterree amelioree
JP7155482B2 (ja) * 2018-09-13 2022-10-19 住友電工デバイス・イノベーション株式会社 半導体装置
US10886392B2 (en) * 2018-12-20 2021-01-05 Win Semiconductors Corp. Semiconductor structure for improving thermal stability and Schottky behavior
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
US12125801B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328424A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328672A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328680A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328673A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12125902B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
WO2022217413A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
US20230072850A1 (en) * 2021-04-12 2023-03-09 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113394284B (zh) * 2021-06-25 2023-04-14 电子科技大学 具有复合层结构的高压mis-hemt器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045438A1 (en) * 2005-12-28 2009-02-19 Takashi Inoue Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US20100244096A1 (en) * 2009-03-26 2010-09-30 Sanken Electric Co., Ltd. Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618413B2 (en) * 2001-12-21 2003-09-09 Xerox Corporation Graded semiconductor layers for reducing threshold voltage for a nitride-based laser diode structure
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP4670055B2 (ja) 2006-03-20 2011-04-13 Ｄｏｗａエレクトロニクス株式会社 半導体基板及び半導体装置
JP4932305B2 (ja) * 2006-03-30 2012-05-16 株式会社豊田中央研究所 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
KR101459763B1 (ko) * 2008-01-15 2014-11-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5117283B2 (ja) * 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
JP4677499B2 (ja) 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5396911B2 (ja) * 2009-02-25 2014-01-22 富士通株式会社 化合物半導体装置及びその製造方法
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
US8981338B2 (en) * 2012-03-23 2015-03-17 Sanken Electric Co., Ltd. Semiconductor photocathode and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045438A1 (en) * 2005-12-28 2009-02-19 Takashi Inoue Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US20100244096A1 (en) * 2009-03-26 2010-09-30 Sanken Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN102569378A (zh) 2012-07-11
JP2012119586A (ja) 2012-06-21
JP6018360B2 (ja) 2016-11-02
CN106057648A (zh) 2016-10-26
TW201227960A (en) 2012-07-01
US20120138956A1 (en) 2012-06-07
US8963164B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
TWI512972B (zh) 化合物半導體裝置及其製造方法
TWI431770B (zh) 半導體裝置及製造其之方法
TWI484632B (zh) 化合物半導體裝置及其製造方法
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
US8426260B2 (en) Compound semiconductor device and method of manufacturing the same
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
KR20130035173A (ko) 반도체 장치 및 그 제조 방법
US20220328672A1 (en) Semiconductor device and method for manufacturing the same
US20220328675A1 (en) Semiconductor device and method for manufacturing the same
JP2010287594A (ja) 電界効果トランジスタ
JP6142893B2 (ja) 化合物半導体装置及びその製造方法
JP5732228B2 (ja) 窒化物半導体装置の製造方法
US11935947B2 (en) Enhancement mode high electron mobility transistor
JP6264485B2 (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
CN110034171A (zh) 高电子移动率晶体管
JP2019192796A (ja) 高電子移動度トランジスタ
US20220375876A1 (en) Semiconductor device and method for manufacturing the same
JP2012049169A (ja) 窒化物半導体装置およびその製造方法
TWI644427B (zh) 高電子移動率電晶體
JP6288187B2 (ja) 化合物半導体装置及びその製造方法
JP6020043B2 (ja) 化合物半導体装置及びその製造方法