[go: up one dir, main page]

JP7065440B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP7065440B2
JP7065440B2 JP2017169149A JP2017169149A JP7065440B2 JP 7065440 B2 JP7065440 B2 JP 7065440B2 JP 2017169149 A JP2017169149 A JP 2017169149A JP 2017169149 A JP2017169149 A JP 2017169149A JP 7065440 B2 JP7065440 B2 JP 7065440B2
Authority
JP
Japan
Prior art keywords
semiconductor
crystal
layer
main component
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017169149A
Other languages
English (en)
Other versions
JP2019046984A (ja
Inventor
莉衣奈 神野
静雄 藤田
健太郎 金子
時宜 松田
孝 四戸
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2017169149A priority Critical patent/JP7065440B2/ja
Priority to US16/120,914 priority patent/US10580648B2/en
Publication of JP2019046984A publication Critical patent/JP2019046984A/ja
Application granted granted Critical
Publication of JP7065440B2 publication Critical patent/JP7065440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、特に高温高周波特性が求められるパワーデバイスに有用な、半導体装置の製造方法および半導体装置に関する。
近年、基板上にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、例えば、特許文献１に記載のような、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）が挙げられる。ＧａＮ系ＨＥＭＴを電源用のインバータのスイッチとして使用することにより、オン抵抗の低減及び耐圧の向上の両立が期待されている。しかしながら、ＧａＮ系ＨＥＭＴを作製する場合には、高品質な結晶性のＧａＮ基板を得ることが困難であるため、実用に足るだけの高周波特性が得られない問題があった。さらに、高耐圧化のためにチップサイズを大きくする必要がある等の課題もあった。なお、ＧａＮ系ＨＥＭＴの電子走行層の形成には、ＭＯＣＶＤ法が一般的に用いられるため、真空装置が必要となり、製造コストの増大も課題となっていた。
一方、ＧａＮよりも広いバンドギャップを有する半導体材料として、酸化ガリウム（Ｇａ２Ｏ３）が注目されている。酸化ガリウム（Ｇａ２Ｏ３）は、室温において４．８－５．３ｅＶという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム（Ｇａ２Ｏ３）を基にした、光検知器、発光ダイオード（ＬＥＤ）及びトランジスタの開発が行われている（非特許文献１参照）。なお、酸化ガリウム（Ｇａ２Ｏ３）には、α、β、γ、σ、εの５つの結晶構造が存在し、一般的に最も安定な構造は、β－Ｇａ２Ｏ３である。
酸化ガリウムを半導体として用いた高周波デバイスについても、検討がされはじめており、特許文献２および３には、β－Ｇａ２Ｏ３を半導体として用いた高電子移動度トランジスタ（ＨＥＭＴ）が記載されている。また、特許文献４には、α―Ｇａ２Ｏ３を半導体として用いたＨＥＭＴが記載されている。しかしながら、特許文献２～４に記載のように、Ｇａ２Ｏ３を半導体として用いてＨＥＭＴを作製した場合には、特に高温における高周波特性等において、まだまだ満足できる性能のものは得られていなかった。また、β－Ｇａ２Ｏ３はβガリア構造であるので、一般に電子材料等で利用する結晶系とは異なり、半導体装置への利用は必ずしも好適ではない。さらに、β－Ｇａ２Ｏ３薄膜の成長は高い基板温度や高い真空度を必要とするので、製造コストも増大するといった問題もある。また、非特許文献２にも記載されているように、β－Ｇａ２Ｏ３では、高濃度（例えば１×１０１９／ｃｍ３以上）のドーパント（Ｓｉ）でさえも、イオン注入後、８００℃～１１００℃の高温にてアニール処理を施さなければドナーとして使えなかった。
一方、近年は、ε―Ｇａ２Ｏ３に関する検討も行われており、例えば、特許文献５には、空間群Ｐ６３ｍｃを有する単結晶基板またはβ―Ｇａ２Ｏ３単結晶基板上に、ＨＶＰＥ法を用いてε―Ｇａ２Ｏ３を製造することが記載されている。しかしながら、ＨＶＰＥ法を用いてε―Ｇａ２Ｏ３を成膜する場合には、ＧａＮ基板、ＡｌＮ基板等の高価な基板を用いる必要があり、製造コストの面などにおいて工業的に有用なものではなかった。また、ＨＶＰＥ法を用いてε―Ｇａ２Ｏ３を作製した場合には、特に、電子走行層または電子供給層として実用に足るレベルの高い結晶性を有する半導体膜を得ることが困難である問題もあった。
特許第６０１８３６０号 特開２０１５－１２０６２０号公報 再表２０１３／０３５８４１号公報 特開２０１５－２２８４９５号公報 特開２０１７－７８７１号公報
Jun Liang Zhao et al, "UV and Visible Electroluminescence From a Sn:Ga2O3/n+－Si Heterojunction by Metal－Organic Chemical Vapor Deposition", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 Kohei Sasaki et al, "Si－Ion Implantation Doping in β－Ga2O3 and Its Application to Fabrication of Low－Resistance Ohmic Contacts", Applied Physics Express 6 (2013) 086502
本発明は、高温高周波特性に優れた半導体装置を工業的有利に得ることができる製造方法、および高温高周波特性に優れた半導体装置を提供することを目的とする。
本発明者らは、上位目的を達成すべく鋭意検討した結果、電子走行層と電子供給層とを積層する工程を少なくとも含む半導体装置の製造方法において、前記電子供給層および前記電子走行層の積層を、それぞれミストＣＶＤ法を用いて、準安定の結晶構造を有する半導体結晶を主成分として含む第１の半導体膜、および第１の半導体膜の主成分とは組成が異なり、六方晶の結晶構造を有する半導体結晶を主成分として含む第２の半導体膜をそれぞれ形成することにより行うと、高温高周波特性に優れ、さらに、電子供給層および電子走行層の表面積が小さくても、高温高周波特性および高温耐圧性等の半導体特性に優れた半導体装置を、工業的有利に製造できることを知見し、このような製造方法および該製造方法によって得られた半導体装置が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
［１］ 電子走行層と電子供給層とを積層する工程を少なくとも含む半導体装置の製造方法であって、前記電子供給層および前記電子走行層の積層を、それぞれミストＣＶＤ法を用いて、準安定の結晶構造を有する半導体結晶を主成分として含む第１の半導体膜、および第１の半導体膜の主成分とは組成が異なり、六方晶の結晶構造を有する半導体結晶を主成分として含む第２の半導体膜をそれぞれ形成することにより行うことを特徴とする製造方法。
［２］ 準安定の結晶構造が、六方晶または三方晶の結晶構造である前記［１］記載の製造方法。
［３］ 第１の半導体膜の主成分が、ガリウムを含む前記［１］または［２］に記載の製造方法。
［４］ 第１の半導体膜の主成分が、アルミニウムを含む前記［１］～［３］のいずれかに記載の製造方法。
［５］ 第２の半導体膜の主成分が、ガリウムを含む前記［１］～［４］のいずれかに記載の製造方法。
［６］ 第２の半導体膜の主成分が、ε―Ｇａ２Ｏ３またはその混晶を含む前記［１］～［５］のいずれかに記載の製造方法。
［７］ 電子供給層と電子走行層とを少なくとも有する半導体装置であって、前記電子供給層が、準安定の結晶構造を有する第１の半導体結晶を主成分して含み、前記電子走行層が、第１の半導体結晶とは組成が異なり、六方晶の結晶構造を有する第２の半導体結晶を主成分として含むことを特徴とする半導体装置。
［８］ 準安定の結晶構造が、六方晶または三方晶の結晶構造である前記［７］記載の半導体装置。
［９］ 第１の半導体結晶が、ガリウムを含む前記［７］または［８］に記載の半導体装置。
［１０］ 第１の半導体結晶が、アルミニウムを含む前記［７］～［９］のいずれかに記載の半導体装置。
［１１］ 第２の半導体結晶が、ガリウムを含む前記［７］～［１０］のいずれか記載の半導体装置。
［１２］ 第２の半導体結晶が、ε―Ｇａ２Ｏ３またはその混晶を含む前記［７］～［１１］のいずれかに記載の半導体装置。
［１３］ パワーデバイスである前記［７］～［１２］のいずれかに記載の半導体装置。
［１４］ 高周波デバイスである前記［７］～［１３］のいずれかに記載の半導体装置。
［１５］ ＨＥＭＴまたはＨＢＴである前記［７］～［１４］のいずれかに記載の半導体装置。
［１６］ 半導体装置を備える半導体システムであって、前記半導体装置が、前記［７］～［１５］のいずれかに記載の半導体装置である半導体システム。
［１７］ 準安定の結晶構造を有する半導体結晶を主成分として含む第１の半導体膜上に、第１の半導体膜の主成分とは組成が異なり、六方晶の結晶構造を有する半導体結晶を主成分として含む第２の半導体膜を形成して積層構造体を製造する方法であって、第１の半導体膜表面がステップテラス構造を含むことを特徴とする製造方法。
［１８］ 準安定の結晶構造が、六方晶または三方晶の結晶構造である前記［１７］記載の製造方法。
［１９］ 第１の半導体膜の主成分が、ガリウムを含む前記［１７］または［１８］に記載の製造方法。
［２０］ 第１の半導体膜の主成分が、アルミニウムを含む前記［１７］～［１９］のいずれかに記載の製造方法。
［２１］ 第２の半導体の主成分が、ガリウムを含む前記［１７］～［２０］のいずれかに記載の製造方法。
［２２］ 第２の半導体膜の主成分が、ε－Ｇａ２Ｏ３またはその混晶を含む前記［１７］～［２１］のいずれかに記載の製造方法。
［２３］ 第１の半導体膜のステップテラス構造が、アニールにより形成されたものである前記［１７］～［２２］のいずれかに記載の製造方法。
本発明の製造方法は、高温での高周波特性に優れた半導体装置を工業的有利に製造することができる。また、本発明の半導体装置は、高温での高周波特性に優れている。
実施例で用いたミストＣＶＤ装置の概略構成図である。 本発明における高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 本発明におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 実施例におけるＸＲＤ測定結果を示す図である。横軸が回析角（ｄｅｇ．）、縦軸が回折強度（ａｒｂ．ｕｎｉｔ）を示す。 実施例におけるＡＦＭ観察結果（ＡＦＭ像）を示す図である。 実施例におけるＸＲＤ測定結果を示す図である。
本発明の製造方法は、電子走行層と電子供給層とを積層する工程を少なくとも含む半導体装置の製造方法であって、前記電子供給層および前記電子走行層の積層を、それぞれミストＣＶＤ法を用いて、準安定の結晶構造を有する半導体結晶を主成分として含む第１の半導体膜、および第１の半導体膜の主成分とは組成が異なり、六方晶の結晶構造を有する半導体結晶を主成分として含む第２の半導体膜をそれぞれ形成することにより行うことを特長とする。本発明においては、第１の半導体膜および第２の半導体膜（以下、まとめて「前記半導体膜」ともいう）の積層を、例えば、前記半導体膜の原料溶液を霧化または液滴化し（霧化・液滴化工程）、得られたミストまたは液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、前記基体上で前記ミストまたは液滴を熱反応させることによって、前記基体上に前記半導体膜を形成する（成膜工程）ことなどにより好適に行うことができる。
（基体）
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましく、結晶基板であるのがより好ましい。基板の厚さは、本発明においては特に限定されない。
（結晶基板）
前記結晶基板としては、特に限定されないが、主面の全部または一部にε型の結晶構造を有している基板、三方晶の結晶構造を有している基板、六方晶の結晶構造を有している基板、β型の結晶構造を有している基板などが好適な例として挙げられ、このような好適な基板が、結晶成長面側の主面の全部または一部に前記結晶構造を有している基板であるのが好ましく、結晶成長面側の主面の全部に前記結晶構造を有している基板であるのがより好ましい。前記のε型の結晶構造を有している基板としては、例えば、ε―Ｇａ２Ｏ３基板等が挙げられる。前記の三方晶の結晶構造を有している基板としては、例えば、α―Ａｌ２Ｏ３（サファイア）基板、α―Ｇａ２Ｏ３基板等が挙げられる。前記の六方晶の結晶構造を有している基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板等が挙げられる。本発明においては、前記結晶基板が、三方晶の結晶構造を有している基板であるのが好ましく、サファイア基板であるのがより好ましい。また、前記結晶基板は、オフ角を有していてもよい。前記結晶基板の基板形状は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよい。前記基板の形状は、特に限定されず、略円形状（例えば、円形、楕円形など）であってもよいし、多角形状（例えば、３角形、正方形、長方形、５角形、６角形、７角形、８角形、９角形など）であってもよく、様々な形状を好適に用いることができる。本発明においては、前記基板の形状を好ましい形状にすることにより、基板上に形成される膜の形状を設定することができる。
本発明においては、前記基体の表面にバッファ層が形成されているのも好ましい。前記バッファ層は、特に限定されないが、アルミニウム、ガリウムおよびインジウムから選ばれる１種または２種以上の金属を含むのが好ましく、ガリウムを少なくとも含むのがより好ましく、酸化ガリウムまたはその混晶であるのが最も好ましい。前記バッファ層の結晶構造も、特に限定されないが、本発明においては、六方晶または三方晶の結晶構造であるのが好ましい。前記バッファ層の形成手段は、特に限定されず、公知の手段であってよく、前記半導体膜の積層手段と同様であってよい。
（霧化・液滴化工程）
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
（原料溶液）
前記原料溶液は、ミストＣＶＤ法により前記半導体膜が得られる溶液であれば特に限定されず、無機材料を含んでいてもよいし、有機材料を含んでいてもよいが、本発明においては、金属またはその化合物を含むのが好ましい。前記金属は、特に限定されないが、アルミニウム、ガリウムおよびインジウムから選ばれる１種または２種以上を含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのも好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、より良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、ハフニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（搬送工程）
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を前記基体に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（成膜工程）
成膜工程では、前記基体上で前記ミストまたは液滴を熱反応させることによって、前記基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３５０℃～６００℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～９００℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよく、非酸素雰囲気下であってもよいし、窒素雰囲気下であってもよいし、大気中であってもよい。
上記のようにして、前記基体上に、前記半導体膜を形成する。第１の半導体膜および第２の半導体膜を、この順に形成してもよいし、この逆の順に形成してもよいが、本発明においては、前記基体上に、前記電子供給層として、第１の半導体膜を形成し、第１の半導体膜上に、電子走行層として、第２の半導体膜を形成するのが好ましい。
第１の半導体膜の主成分の結晶構造は、準安定の結晶構造であれば特に限定されないが、本発明においては、六方晶または三方晶の結晶構造であるのが好ましい。なお、準安定の結晶構造とは、複数の熱的安定相を有するもののうち、最も高温で安定な結晶構造以外の熱的安定相をいう。熱的安定相とは、通常、常温より高い温度域で安定な結晶構造をいう。例えば、第１の半導体膜の主成分が酸化ガリウムである場合、前記の準安定の結晶構造としては、α型、γ型、δ型またはε型等が挙げられる。また、本発明においては、第１の半導体膜の主成分が、アルミニウム、ガリウムおよびインジウムから選ばれる１種または２種以上の金属を含むのが好ましく、ガリウムを含むのも好ましく、高温高周波特性がより優れたものとなるので、アルミニウムを含むのが、より好ましい。また、本発明においては、第１の半導体膜の主成分が、酸化物半導体結晶であるのが好ましい。第２の半導体膜の主成分は、第１の半導体膜の主成分と組成が異なり、六方晶の結晶構造を有するものであれば、特に限定されない。第２の半導体膜の主成分は、ガリウムを含むのが好ましく、ε―Ｇａ２Ｏ３またはその混晶を含むのがより好ましい。また、本発明においては、第２の半導体膜の主成分が、酸化物半導体結晶であるのが好ましい。ここで、主成分とは、例えば、第２の半導体膜がε―Ｇａ２Ｏ３を主成分として含む場合、第２の半導体膜中の金属元素中のガリウムの原子比が０．５以上の割合でε―Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。なお、本発明においては、前記バッファ層を、前記電子走行層または前記電子供給層の一部または全部として、そのまま用いてもよい。
また、本発明においては、前記半導体膜を、前記電子走行層および前記電子供給層として、そのままで用いてもよいし、公知の処理手段（例えば洗浄手段、研磨手段、エッチング手段、剥離手段等）による処理の後、前記電子走行層および前記電子供給層として用いてもよい。
上記の好ましい製造方法によれば、電子供給層と電子走行層とを少なくとも有する半導体装置であって、前記電子供給層が、準安定の結晶構造を有する第１の半導体結晶を主成分して含み、前記電子走行層が、第１の半導体結晶とは組成が異なり、六方晶の結晶構造を有する第２の半導体結晶を主成分として含む半導体装置を得ることができる。第１の半導体結晶は、準安定の結晶構造を有する半導体結晶であれば、特に限定されないが、本発明においては、六方晶または三方晶の結晶構造を有する半導体結晶であるのが好ましい。また、第１の半導体結晶は、アルミニウム、ガリウムおよびインジウムから選ばれる１種または２種以上の金属を含むのが好ましく、ガリウムを含むのも好ましく、高温高周波特性がより優れたものとなるので、アルミニウムを含むのが、より好ましい。また、本発明においては、第１の半導体結晶が、酸化物半導体結晶であるのが好ましい。第２の半導体結晶は、六方晶の結晶構造を有しており、第１の半導体結晶とは異なる組成の半導体結晶であれば特に限定されない。本発明においては、第２の半導体結晶が、ガリウムを含むのが好ましく、ε―Ｇａ２Ｏ３またはその混晶を含むのがより好ましい。また、本発明においては、第２の半導体結晶が、酸化物半導体結晶であるのが好ましい。ここで、主成分とは、例えば、前記電子走行層がε―Ｇａ２Ｏ３を主成分として含む場合、前記電子走行層中の金属元素中のガリウムの原子比が０．５以上の割合でε―Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。
第１の半導体結晶および第２の半導体結晶は、単結晶または多結晶であるのが好ましく、単結晶であるのがより好ましい。また、本発明においては、第１の半導体結晶および第２の半導体結晶は、バンドギャップが異なるのが好ましく、第１の半導体結晶のバンドギャップが第２の半導体結晶のバンドギャップよりも大きいのがより好ましい。前記電子供給層および前記電子走行層の厚さは、特に限定されず、それぞれ、１μｍ以上であってもよいし、１μｍ以下であってもよいが、本発明においては、前記電子供給層の厚さが、前記電子走行層の厚さよりも薄いのが好ましい。なお、前記電子走行層および電子供給層は、それぞれ、単層からなる層であってもよいし、多層からなる層であってもよい。また、前記電子走行層および前記電子供給層のそれぞれの表面積は、特に限定されないが、本発明においては、１ｍｍ２以下であるのが好ましく、１ｍｍ角以下であるのがより好ましい。本発明においては、このような小型の半導体装置とした場合であっても、高温高周波特性および高温耐圧性等に優れた半導体装置を得ることができる。
また、本発明においては、表面の一部または全部にステップテラス構造を含む第１の半導体膜を用いて、準安定の結晶構造を有する半導体結晶を主成分として含む第１の半導体膜上に、第１の半導体膜の主成分とは組成が異なり、六方晶の結晶構造を有する半導体結晶を主成分として含む第２の半導体膜を形成して積層構造体を製造するのが好ましく、このような好ましい積層構造体の製造方法も本発明に含まれる。本発明においては、前記積層構造体は、上記と同様にして、半導体装置に好適に用いられる。
「ステップテラス構造」は、単原子ステップまたは単分子ステップなどのステップが、原始的または分子的に平坦なテラス表面を形成している構造をいう。なお、前記ステップテラス構造の形成は、公知のステップテラス構造形成手段が用いられてよく、例えばステップテラス構造を有さない第１の半導体膜をアニール処理すること等によりステップテラス構造を形成することができる。前記アニール温度は、第１の半導体膜の結晶構造の安定温度内であれば特に限定されないが、高温であるのが好ましく、例えば、第１の半導体膜の主成分が、ガリウムおよびアルミニウムを含む場合には、８００℃以上であるのがより好ましい。
ステップテラス構造を形成した第１の半導体膜を用いて第２の半導体膜を形成することにより、例えば安価なサファイア基板等を用いたり、真空装置のいらない成膜装置を用いたりすることができ、また、より容易かつ簡便に半導体装置を得ることができる。なお、第２の半導体膜の形成手段は特に限定されず、ＣＶＤ、ＰＶＤなどの公知の成膜手段であってよいが、本発明においては、ミストＣＶＤ法であるのが好ましい。
前記電子供給層は、ドーピングされているのも好ましい。ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、ハフニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。前記ドーパントの含有量は、前記電子供給層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。なお、前記電子供給層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。なお、前記電子走行層は、ドーピングされていてもよいが、本発明においては、前記電子走行層がドーパントを含まないのが好ましい。前記電子走行層がドーピングされている場合のドーパントは、上記した電子供給層におけるドーパントと同様であってよい。
前記半導体装置は、高温での高周波特性および高耐圧性に優れているため、パワーデバイスに有用である。前記半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、横型デバイスに用いることが好ましく、前記電子供給層上にゲート電極、ソース電極およびドレイン電極が設けられた横型デバイスとして用いるのがより好ましい。また、本発明においては、前記半導体装置が、高周波特性を活用する高周波デバイスであるのが好ましく、このような半導体装置としては、例えば、高電子移動度トランジスタ（ＨＥＭＴ）またはヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）などが挙げられる。
以下、本発明の半導体装置の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。
（ＨＥＭＴ）
図２は、本発明に係る高電子移動度トランジスタ（ＨＥＭＴ）の一例を示している。図２のＨＥＭＴは、電子供給層１２１ａ、電子走行層１２１ｂ、ｎ＋型半導体層１２１ｃ、半絶縁体層１２４、緩衝層１２８、ゲート電極１２５ａ、ソース電極１２５ｂおよびドレイン電極１２５ｃを備えている。
なお、各電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物並びに積層体などが挙げられる。前記電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。
ｎ＋型半導体層は、特に限定されないが、電子供給層１２１ａまたは電子走行層１２１ｂの主成分と同じかまたは類似している半導体を主成分とするのが好ましい。
このようにして本発明の半導体装置を用いることにより、高温高周波特性により優れ、さらに、高温高耐圧等の半導体特性により優れた半導体装置を実現することができる。
（ＨＢＴ）
図３は、本発明に係るヘテロバイポーラ・トランジスタ（ＨＢＴ）の一例を示している。図３のＨＢＴは、エミッタ層２２１、ベース層２２２、コレクタ層２２３、サブコレクタ層２２４、基板２２９、コレクタ電極２２５ａ、ベース電極２２５ｂおよびエミッタ電極２２５ｃを備えている。本発明の半導体装置における電子供給層および電子走行層は、それぞれ、エミッタ層２２１およびベース層２２２、またはベース層２２２およびコレクタ層２２３に用いることができる。このようにして用いることにより、高温高周波特性により優れ、さらに、高温高耐圧等の半導体特性により優れた半導体装置を実現することができる。
本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図４に電源システムの例を示す。図４は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図５に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図６に示す。図６は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
（実施例１）
１．電子供給層の形成
１－１．成膜装置
まず、図１を用いて、本実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板等の被成膜試料２０を載置する試料台２１と、キャリアガスを供給するキャリアガス源２２ａと、キャリアガス源２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給源２２ｂと、キャリアガス源（希釈）２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる成膜室２７と、成膜室２７の周辺部に設置されたヒータ２８を備えている。試料台２１は、石英からなり、被成膜試料２０を載置する面が水平面から傾斜している。成膜室２７と試料台２１をどちらも石英で作製することにより、被成膜試料２０上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
１－２．原料溶液の作製
アルミニウムアセチルアセトナート０．０９ｍｏｌ／Ｌおよびガリウムアセチルアセトナート０．０３ｍｏｌ／Ｌを超純水に溶解させ、これを原料溶液とした。
１－３．成膜準備
上記１－２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、被成膜試料２０として、ｃ面サファイア基板を試料台２１上に設置させ、ヒータ２８を作動させて成膜室２７内の温度を４５０℃にまで昇温させた。次に、流量調節弁２３を開いてキャリアガス源２２からキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を３．０Ｌ／ｍｉｎ、キャリアガス（希釈）の流量を０．５Ｌ／ｍｉｎにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
１－４．成膜
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を水２５ａを通じて原料溶液２４ａに伝播させることによって原料溶液２４ａを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室２７内に導入され、成膜室２７内で反応して、被成膜試料２０の成膜面でのＣＶＤ反応によって被成膜試料２０上に成膜した。
１－５．評価
上記１－４．にて得られた膜に付き、薄膜用ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって、膜の同定を行った。測定は、ＣｕＫα線を用いて行った。その結果、得られた膜は、α―（Ａｌ０．４Ｇａ０．６）２Ｏ３であった。
２．電子走行層の形成
アルミニウムアセチルアセトナートを原料溶液に用いなかったこと、ガリウムアセチルアセトナートに代えて、塩化ガリウムを用いたこと、および成膜温度を５００℃としたこと以外は、上記１．と同様にして、上記１－４にて得られた電子供給層付きの基板上に、電子走行層を形成した。得られた電子走行層につき、上記１－５．と同様にして、ＸＲＤ回折装置を用いて分析を行った。その結果を図７に示す。図７から分かるように、得られた膜は、ε―Ｇａ２Ｏ３であった。また、得られた膜につき、ＴＥＭによる電子線回折像の観察を行った結果、得られた膜は、高品質な単結晶膜であることが分かった。
（実施例２）
電子供給層のα―（Ａｌ０．４Ｇａ０．６）２Ｏ３を、α―（Ａｌ０．１７Ｇａ０．８３）２Ｏ３となるように原料溶液のアルミニウムアセチルアセトナートとガリウムアセチルアセトナートの配合割合を調節したこと以外は実施例１の１．電子供給層の形成と同様にして、α―（Ａｌ０．１７Ｇａ０．８３）２Ｏ３膜を得た。得られたα―（Ａｌ０．１７Ｇａ０．８３）２Ｏ３膜を８００℃でアニール処理し、ステップテラス構造を形成した。ステップテラス構造の確認はＡＦＭを用いて行った。ＡＦＭ像を図８に示す。
また、得られたステップテラス構造を有するα―（Ａｌ０．１７Ｇａ０．８３）２Ｏ３膜を電子供給層として用いたこと以外は、実施例１の２．電子走行層の形成と同様にして電子供給層付きの基板上に電子走行層を形成した。ＸＲＤ測定結果を図９に示す。図９から明らかな通り、電子走行層として、ε－Ｇａ２Ｏ３膜が得られた。
本発明の半導体装置およびその製造方法は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイス等に有用である。
１９ ミストＣＶＤ装置
２０ 被成膜試料
２１ 試料台
２２ａ キャリアガス源
２２ｂ キャリアガス（希釈）源
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 成膜室
２８ ヒータ
１０１ａ 電子供給層
１０１ｂ 電子走行層
１０１ｃ ｎ＋半導体層
１０５ａ ゲート電極
１０５ｂ ソース電極
１０５ｃ ドレイン電極
１０８ 緩衝層
１０９ 基板
２２１ エミッタ層
２２２ ベース層
２２３ コレクタ層
２２４ サブコレクタ層
２２５ａ コレクタ電極
２２５ｂ ベース電極
２２５ｃ エミッタ電極
２２９ 基板

Claims (11)

  1. 電子走行層と電子供給層とを積層する工程を少なくとも含む半導体装置の製造方法であって、前記電子供給層および前記電子走行層の積層を、それぞれミストＣＶＤ法を用いて、六方晶または三方晶の結晶構造を有し、ガリウムを少なくとも含む半導体結晶を主成分として含む第１の半導体膜、および第１の半導体膜の主成分とは組成が異なり、ε－Ｇａ ２ Ｏ ３ またはその混晶である半導体結晶を主成分として含む第２の半導体膜をそれぞれ形成することにより行うことを特徴とする製造方法。
  2. 第１の半導体膜の主成分が、アルミニウムを含む請求項１記載の製造方法。
  3. 電子供給層と電子走行層とを少なくとも有する半導体装置であって、前記電子供給層が、六方晶または三方晶の結晶構造を有し、ガリウムを少なくとも含む第１の半導体結晶を主成分して含み、前記電子走行層が、第１の半導体結晶とは組成が異なり、ε－Ｇａ ２ Ｏ ３ またはその混晶である第２の半導体結晶を主成分として含むことを特徴とする半導体装置。
  4. 第１の半導体結晶が、アルミニウムを含む請求項３記載の半導体装置。
  5. パワーデバイスである請求項３または４に記載の半導体装置。
  6. 高周波デバイスである請求項３～５のいずれかに記載の半導体装置。
  7. ＨＥＭＴまたはＨＢＴである請求項３～６のいずれかに記載の半導体装置。
  8. 半導体装置を備える半導体システムであって、前記半導体装置が、請求項３～７のいずれかに記載の半導体装置である半導体システム。
  9. 六方晶または三方晶の結晶構造を有し、ガリウムを少なくとも含む半導体結晶を主成分として含む第１の半導体膜上に、第１の半導体膜の主成分とは組成が異なり、ε－Ｇａ ２ Ｏ ３ またはその混晶である半導体結晶を主成分として含む第２の半導体膜を形成して積層構造体を製造する方法であって、第１の半導体膜表面がステップテラス構造を含むことを特徴とする製造方法。
  10. 第１の半導体膜の主成分が、アルミニウムを含む請求項９記載の製造方法。
  11. 第１の半導体膜のステップテラス構造が、アニールにより形成されたものである請求項９または１０に記載の製造方法。
JP2017169149A 2017-09-04 2017-09-04 半導体装置の製造方法および半導体装置 Active JP7065440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017169149A JP7065440B2 (ja) 2017-09-04 2017-09-04 半導体装置の製造方法および半導体装置
US16/120,914 US10580648B2 (en) 2017-09-04 2018-09-04 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017169149A JP7065440B2 (ja) 2017-09-04 2017-09-04 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2019046984A JP2019046984A (ja) 2019-03-22
JP7065440B2 true JP7065440B2 (ja) 2022-05-12

Family

ID=65518674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017169149A Active JP7065440B2 (ja) 2017-09-04 2017-09-04 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US10580648B2 (ja)
JP (1) JP7065440B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6875336B2 (ja) 2018-08-27 2021-05-26 信越化学工業株式会社 成膜方法
CN114342086A (zh) 2019-07-12 2022-04-12 株式会社Flosfia 氧化物半导体膜及半导体装置
CN114342044A (zh) * 2019-07-12 2022-04-12 株式会社Flosfia 氧化物膜及半导体装置
TW202147608A (zh) * 2020-02-07 2021-12-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體元件及半導體裝置
JP7461325B2 (ja) * 2021-09-13 2024-04-03 株式会社豊田中央研究所 酸化ガリウム系半導体基板の表面処理方法および半導体装置
JP2025040187A (ja) * 2023-09-11 2025-03-24 信越化学工業株式会社 積層体及びこれを用いた半導体装置並びに積層体の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006062931A (ja) 2004-08-30 2006-03-09 Kyocera Corp サファイア基板とその熱処理方法、及び結晶成長方法
WO2007123093A1 (ja) 2006-04-17 2007-11-01 Inter Optec Co., Ltd. 単結晶サファイア基板
JP2008294370A (ja) 2007-05-28 2008-12-04 Kyocera Corp 窒化ガリウム系化合物半導体の成長方法及び基板の表面処理方法
JP2015018881A (ja) 2013-07-09 2015-01-29 株式会社Flosfia 半導体装置
JP2015120620A (ja) 2013-12-24 2015-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
WO2016035696A1 (ja) 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP2017007871A (ja) 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ｇａ２Ｏ３単結晶、ε−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6018360B2 (ja) 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
WO2013035841A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系ＨＥＭＴ
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006062931A (ja) 2004-08-30 2006-03-09 Kyocera Corp サファイア基板とその熱処理方法、及び結晶成長方法
WO2007123093A1 (ja) 2006-04-17 2007-11-01 Inter Optec Co., Ltd. 単結晶サファイア基板
JP2008294370A (ja) 2007-05-28 2008-12-04 Kyocera Corp 窒化ガリウム系化合物半導体の成長方法及び基板の表面処理方法
JP2015018881A (ja) 2013-07-09 2015-01-29 株式会社Flosfia 半導体装置
JP2015120620A (ja) 2013-12-24 2015-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
WO2016035696A1 (ja) 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP2017007871A (ja) 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ｇａ２Ｏ３単結晶、ε−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Hiroyuki Nishinaka, Daisuke Tahara, Masahiro Yoshimoto，Heteroepitaxial growth of ε-Ga2O3 thin films on cubic (111) MgO and (111) yttria-stablized zirconia，Japanese Journal of Applied Physics，日本，The Japan Society of Applied Physics，2016年11月11日，Volume55, Number12，1202BC-1～1202BC-4
Yuichi OSHIMA，Epitaxial growth of phase-pure ε-Ga2O3 by halide vapor phase epitaxy，JOURNAL OF APPLIED PHYSICS，米国，2015年08月24日，118，085301-1 - 085301-5
西中 浩之、吉本 昌広，ミストＣＶＤ法によるε－Ｇａ２Ｏ３エピタキシャル成長，第７７回応用物理学会秋季学術講演会 講演予稿集，日本，2016年，p.16-062

Also Published As

Publication number Publication date
JP2019046984A (ja) 2019-03-22
US10580648B2 (en) 2020-03-03
US20190074178A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
KR102779955B1 (ko) 반도체 장치
JP7498903B2 (ja) 半導体装置
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
JP6994183B2 (ja) 酸化物半導体膜及びその製造方法
JP6906217B2 (ja) 半導体装置
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP7014355B2 (ja) 積層構造体および半導体装置
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
JP6945121B2 (ja) 結晶性半導体膜および半導体装置
JP2022172066A (ja) 結晶性酸化物半導体膜および半導体装置
JP7011219B2 (ja) 積層構造体および半導体装置
JP6932904B2 (ja) 半導体装置
US12100769B2 (en) Semiconductor device
US20220246733A1 (en) Semiconductor device
CN114514615A (zh) 半导体装置和半导体系统

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220408

R150 Certificate of patent or registration of utility model

Ref document number: 7065440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150