JP5442332B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5442332B2 JP5442332B2 JP2009152510A JP2009152510A JP5442332B2 JP 5442332 B2 JP5442332 B2 JP 5442332B2 JP 2009152510 A JP2009152510 A JP 2009152510A JP 2009152510 A JP2009152510 A JP 2009152510A JP 5442332 B2 JP5442332 B2 JP 5442332B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- dielectric constant
- high dielectric
- type transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 226
- 238000009792 diffusion process Methods 0.000 claims description 117
- 229910052757 nitrogen Inorganic materials 0.000 claims description 117
- 229910052751 metal Inorganic materials 0.000 claims description 100
- 239000002184 metal Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910004129 HfSiO Inorganic materials 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 140
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 82
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 76
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 26
- 108091006146 Channels Proteins 0.000 description 20
- 230000002829 reductive effect Effects 0.000 description 17
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 10
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- -1 hafnium silicate nitride Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000005070 ripening Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0172—Manufacturing their gate conductors
- H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置およびその製造方法に関し、高誘電率ゲート絶縁膜とメタルゲート電極とのゲートスタック構造を有する相補型トランジスタを含む半導体装置およびその製造方法に関する。
トランジスタの微細化が進む相補型ＭＯＳ（ＣＭＯＳ）デバイスの開発では、ポリシリコン（ｐｏｌｙ−Ｓｉ）電極の空乏化による駆動電流の劣化が問題となっている。そこで、メタルゲート電極を適用して電極の空乏化を回避し、駆動電流の劣化を防ぐ技術が検討されている。メタルゲート電極に用いる材料として、純金属や金属窒化物、またはシリサイド材料等が検討されているが、いずれの場合においても、Ｎ型ＭＯＳＦＥＴ、Ｐ型ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）を適切な値に設定可能とする必要がある。
たとえば、高性能ＣＭＯＳトランジスタでは、Ｖｔｈを±０．１Ｖ程度とする必要がある。そのため、Ｎ型ＭＯＳＦＥＴでは実効的な仕事関数（ＥＷＦ）がＮ型ポリシリコンの仕事関数（４．０ｅＶ）程度の材料を、Ｐ型ＭＯＳＦＥＴではＮ型ポリシリコンの仕事関数（５．２ｅＶ）程度の材料をゲート電極に用いる必要がある。
現在、メタルゲート電極の候補材料として、熱的安定性やゲート加工容易性の観点から、窒化チタン（ＴｉＮ）が広く検討されている。しかし、ＴｉＮは、高誘電率（High-k）ゲート絶縁膜上でＳｉバンドギャップのミッドギャップ付近のＥＷＦを持つことが知られており、この技術だけでは、たとえばＮ型ＭＯＳＦＥＴで必要とされる低Ｖｔｈを実現することはできない。
非特許文献１には、基板上に、ＳｉＯ２膜、高誘電率ゲート絶縁膜、ＴｉＮ電極がこの順で形成されたＮ型ＭＯＳＦＥＴにおいて、高誘電率ゲート絶縁膜とＴｉＮ電極との間にキャップ膜としてランタン酸化膜を選択的に導入することにより、フラットバンド電圧（ＶＦＢ）を負バイアス側にシフトさせて、ＥＷＦを低減させ、Ｖｔｈを低減できることが記載されている（非特許文献１）。また、ランタン酸化膜の膜厚の増加に伴い、ＶＦＢの負バイアス側へのシフト量が増加して、ＥＷＦをＳｉ伝導帯端近傍付近まで低減させ、所望のＶｔｈを得ることができることが記載されている。つまり、ランタンは、Ｎ型ＭＯＳＦＥＴの閾値電圧を変化させる調整用金属として機能する。
また、特許文献１（特開２００６−１０８６０２号公報）には、シリコン基板の表面部にｐウェル層およびｎウェル層が形成され、素子分離領域により区画されたｎチャネルＭＩＳＦＥＴには、窒素添加のないｎチャネル界面層、窒素添加のないｎチャネル高誘電体ゲート絶縁膜およびｎチャネルゲート電極が形成されている。そして、ｎ型ソース・ドレイン拡散層が設けられている。これに対して、ｐチャネルＭＩＳＦＥＴでは、窒素添加のｐチャネル界面層、窒素添加のｐチャネル高誘電体ゲート絶縁膜およびｐチャネルゲート電極が形成されている。そして、ｐ型ソース・ドレイン拡散層が設けられている。このような構成により、Ｈｉｇｈ−ｋ膜を用いて形成したゲート絶縁膜中あるいはメタルゲート電極中に窒素原子を含有させると、ｎチャネルＭＩＳＦＥＴの電子移動度が低下せず、ｐチャネルＭＩＳＦＥＴの正孔移動度が向上するため、高性能の相補型ＭＩＳＦＥＴを形成できる、とされている。
V. Narayanan et al, "Band-Edge High-Performance High-k/Metal Gate n-ＭＯＳＦＥＴs using Cap Layers Containing Group IIA and IIIB Elements with Gate-First Processing for 45 nm and Beyond", 2006 Symposium on VLSI Technology Digest of Technical Papers, pp.224-225
しかし、非特許文献１に記載された技術では、ＣＭＯＳにおいて、Ｎ型ＭＯＳＦＥＴのＶｔｈを低減させるために、ランタン等の調整用金属をＮ型ＭＯＳＦＥＴにのみ選択的に形成しようとすると、以下のような問題がある。Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとにおいて、高誘電率ゲート絶縁膜上にランタン酸化膜を形成した後、Ｎ型ＭＯＳＦＥＴ形成領域のみを覆うレジストを形成して、Ｐ型ＭＯＳＦＥＴにおけるランタン酸化膜を選択的に除去することでランタン等の調整用金属をＮ型ＭＯＳＦＥＴにのみ選択的に形成することができる。しかし、ランタン酸化膜は、たとえばウェットエッチングで除去することができるが、ランタン酸化膜を除去する際に、高誘電率ゲート絶縁膜もエッチング液の影響を受け、膜厚が変化するおそれがある。また、Ｐ型ＭＯＳＦＥＴにおいて、ランタン酸化膜が部分的に残留するおそれもある。このようなことが起こると、ゲート絶縁膜の膜厚が変化してしまうため、トランジスタのＶｔｈやＴｉｎｖが変動し、所望の性能が達成できなかったり、性能ばらつきが生じてしまう。
本発明によれば、
基板と、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第１導電型のトランジスタと、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第２導電型のトランジスタと、
を含み、
少なくとも前記第１導電型のトランジスタにおいて、前記界面層と前記高誘電率ゲート絶縁膜との界面に、当該第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在しており、
少なくとも前記第２導電型のトランジスタにおいて、前記高誘電率ゲート絶縁膜中に前記第１の調整用金属の拡散を抑制する拡散抑制元素が存在しており、当該第２導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度が前記第１導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度より高い半導体装置が提供される。
基板と、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第１導電型のトランジスタと、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第２導電型のトランジスタと、
を含み、
少なくとも前記第１導電型のトランジスタにおいて、前記界面層と前記高誘電率ゲート絶縁膜との界面に、当該第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在しており、
少なくとも前記第２導電型のトランジスタにおいて、前記高誘電率ゲート絶縁膜中に前記第１の調整用金属の拡散を抑制する拡散抑制元素が存在しており、当該第２導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度が前記第１導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度より高い半導体装置が提供される。
本発明によれば、
第１導電型のトランジスタと第２導電型のトランジスタとを含む半導体装置の製造方法において、
前記第１導電型のトランジスタを形成する第１チャネル領域と前記第２導電型のトランジスタを形成する第２チャネル領域とが形成された基板の全面に、シリコン酸化膜またはシリコン酸窒化膜からなる界面層と、Ｈｆを含む高誘電率ゲート絶縁膜とをこの順で形成する工程と、
前記高誘電率ゲート絶縁膜上の全面に、前記第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属を堆積する工程と、
前記第１の調整用金属上の全面にメタルゲート電極を形成する工程と、
前記第１チャネル領域を保護膜で覆う工程と、
前記保護膜をマスクとして、前記第２チャネル領域において前記メタルゲート電極を介して前記高誘電率ゲート絶縁膜中に、前記第１の調整用金属の拡散を抑制する拡散抑制元素を添加する工程と、
熱処理により、前記第１チャネル領域において、前記第１の調整用金属を前記高誘電率ゲート絶縁膜中に拡散させて、前記高誘電率ゲート絶縁膜と前記界面層との界面に到達させる工程と、
を含む半導体装置の製造方法が提供される。
第１導電型のトランジスタと第２導電型のトランジスタとを含む半導体装置の製造方法において、
前記第１導電型のトランジスタを形成する第１チャネル領域と前記第２導電型のトランジスタを形成する第２チャネル領域とが形成された基板の全面に、シリコン酸化膜またはシリコン酸窒化膜からなる界面層と、Ｈｆを含む高誘電率ゲート絶縁膜とをこの順で形成する工程と、
前記高誘電率ゲート絶縁膜上の全面に、前記第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属を堆積する工程と、
前記第１の調整用金属上の全面にメタルゲート電極を形成する工程と、
前記第１チャネル領域を保護膜で覆う工程と、
前記保護膜をマスクとして、前記第２チャネル領域において前記メタルゲート電極を介して前記高誘電率ゲート絶縁膜中に、前記第１の調整用金属の拡散を抑制する拡散抑制元素を添加する工程と、
熱処理により、前記第１チャネル領域において、前記第１の調整用金属を前記高誘電率ゲート絶縁膜中に拡散させて、前記高誘電率ゲート絶縁膜と前記界面層との界面に到達させる工程と、
を含む半導体装置の製造方法が提供される。
この構成によれば、第１のトランジスタにおいて、高誘電率ゲート絶縁膜と界面層との界面に第１の調整用金属を拡散させて第１の調整用金属によりトランジスタの閾値電圧を変化させるとができる。一方、第２のトランジスタにおいては、第１の調整用金属が高誘電率ゲート絶縁膜と界面層との界面に拡散するのを防ぎ、第１の調整用金属によるＶｔｈ変調効果を抑制することができる。したがって、本発明によれば、第１の調整用金属の選択形成を行うことなく、簡易な方法で、Ｎ型とＰ型とでＶｔｈの作りわけを行うことができ、工程の簡略化が実現できる。また、この構成によれば、高誘電率ゲート絶縁膜に影響を与えずにＮ型とＰ型との作りわけを実現できるため、ゲート絶縁膜の変化によりＶｔｈやＴｉｎｖが変動するといった問題を回避できる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、簡易な手順で、高誘電率ゲート絶縁膜とメタルゲート電極とのゲートスタック構造を有する相補型トランジスタの閾値を調整することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
本実施の形態において、半導体装置は、基板と、基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第１導電型のトランジスタと、基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第２導電型のトランジスタと、を含む。ここで、少なくとも第１導電型のトランジスタにおいて、界面層と高誘電率ゲート絶縁膜との界面に、当該第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在しており、少なくとも第２導電型のトランジスタにおいて、高誘電率ゲート絶縁膜中に第１の調整用金属の拡散を抑制する拡散抑制元素が存在しており、当該第２導電型のトランジスタの高誘電率ゲート絶縁膜中の拡散抑制元素の濃度が第１導電型のトランジスタの高誘電率ゲート絶縁膜中の拡散抑制元素の濃度より高い。ここで、第１の調整用金属は、第１導電型のトランジスタの仕事関数を低減させることができ、第１導電型のトランジスタの閾値電圧を低減することができる。第１導電型のトランジスタおよび第２導電型のトランジスタは、ＭＩＳＦＥＴやＭＯＳＦＥＴである。本実施の形態において、濃度は、原子濃度とすることができる。
（第１の実施の形態）
本実施の形態においては、第１導電型はＮ型、第２導電型はＰ型とすることができる。
図１は、本実施の形態における半導体装置の構成を示す断面図である。ここでは、トランジスタのチャネル長方向の断面図を示す。
半導体装置１００は、基板１０１と、基板１０１表面に形成された素子分離領域１０２と、素子分離領域１０２により分離されたＰ型チャネル領域１０４（図中Ｐ ｃｈａｎｎｅｌと示す。）およびＮ型チャネル領域１０５（図中Ｎ ｃｈａｎｎｅｌと示す。）と、基板１０１のＰ型チャネル領域１０４上およびＮ型チャネル領域１０５上にそれぞれ形成されたＰ型トランジスタ１６０（ＭＩＳＦＥＴ）およびＮ型トランジスタ１６２（ＭＩＳＦＥＴ）とを含む。基板１０１は、たとえばシリコン基板、シリコン基板表面にＳｉＧｅ層等の半導体層が形成された半導体基板とすることができる。本実施の形態において、Ｐ型チャネル領域１０４では、基板１０１表面にはチャネルＳｉＧｅ層１０６が形成されている。
本実施の形態においては、第１導電型はＮ型、第２導電型はＰ型とすることができる。
図１は、本実施の形態における半導体装置の構成を示す断面図である。ここでは、トランジスタのチャネル長方向の断面図を示す。
半導体装置１００は、基板１０１と、基板１０１表面に形成された素子分離領域１０２と、素子分離領域１０２により分離されたＰ型チャネル領域１０４（図中Ｐ ｃｈａｎｎｅｌと示す。）およびＮ型チャネル領域１０５（図中Ｎ ｃｈａｎｎｅｌと示す。）と、基板１０１のＰ型チャネル領域１０４上およびＮ型チャネル領域１０５上にそれぞれ形成されたＰ型トランジスタ１６０（ＭＩＳＦＥＴ）およびＮ型トランジスタ１６２（ＭＩＳＦＥＴ）とを含む。基板１０１は、たとえばシリコン基板、シリコン基板表面にＳｉＧｅ層等の半導体層が形成された半導体基板とすることができる。本実施の形態において、Ｐ型チャネル領域１０４では、基板１０１表面にはチャネルＳｉＧｅ層１０６が形成されている。
Ｐ型トランジスタ１６０は、基板１０１上に形成された界面層１０７と、界面層１０７上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜１０８ａと、高誘電率ゲート絶縁膜１０８ａ上に形成されたメタルゲート電極であるＴｉＮ膜１１０ａと、を有する。Ｐ型トランジスタ１６０は、さらに、ＴｉＮ膜１１０ａ上に形成されたＳｉ膜１１１と、Ｓｉ膜１１１上に形成されたシリサイド層１２０と、ゲート電極の側方に形成されたサイドウォールスペーサ１１７と、基板１０１表面に形成されたＰ型ソース／ドレイン拡散層１１３、Ｐ型エクステンション拡散層１１５、およびＰ型ソース／ドレイン拡散層１１３表面に形成されたシリサイド層１２０とを含む。サイドウォールスペーサ１１７は、シリコン酸化膜１１８およびシリコン窒化膜１１９により構成される。
Ｎ型トランジスタ１６２は、基板１０１上に形成された界面層１０７と、界面層１０７上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に形成されたメタルゲート電極であるＴｉＮ膜１１０と、を有する。Ｎ型トランジスタ１６２は、さらに、ＴｉＮ膜１１０上に形成されたＳｉ膜１１１と、Ｓｉ膜１１１上に形成されたシリサイド層１２０と、ゲート電極の側方に形成されたサイドウォールスペーサ１１７と、基板１０１表面に形成されたＮ型ソース／ドレイン拡散層１１４、Ｎ型エクステンション拡散層１１６、およびＮ型ソース／ドレイン拡散層１１４表面に形成されたシリサイド層１２０とを含む。
本実施の形態において、界面層１０７は、シリコン酸化膜またはシリコン酸窒化膜により構成することができる。高誘電率ゲート絶縁膜１０８および高誘電率ゲート絶縁膜１０８ａは、ＨｆＳｉＯまたはＨｆＳｉＯＮにより構成することができる。
ここで、Ｎ型トランジスタ１６２において、界面層１０７と高誘電率ゲート絶縁膜１０８との界面に、Ｎ型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在している。本実施の形態において、第１の調整用金属は、Ｎ型のトランジスタの仕事関数を低減させ、閾値電圧を低減できる元素とすることができる。本実施の形態において、第１の調整用金属は、Ｌａ、Ｙ、およびＭｇのいずれかとすることができる。また、第１の調整用金属は後述する拡散抑制元素である窒素の界面層１０７への拡散を抑制する元素とすることができる。このような観点からは、本実施の形態において、第１の調整用金属は、Ｌａとすることができる。
本実施の形態において、Ｎ型トランジスタ１６２において、界面層１０７と高誘電率ゲート絶縁膜１０８との界面に、ランタン酸化膜１０９ａが形成されている。このような構成とすることにより、Ｎ型トランジスタ１６２の仕事関数を低減させ、閾値電圧を低減することができる。また、本実施の形態において、Ｎ型トランジスタ１６２において、高誘電率ゲート絶縁膜１０８とＴｉＮ膜１１０との間にも、ランタン酸化膜１０９ｂ（第１の調整用金属）が存在した構成とすることができる。
また、本実施の形態において、Ｐ型トランジスタ１６０において、高誘電率ゲート絶縁膜１０８ａとＴｉＮ膜１１０ａとの間に、ランタン酸化膜１０９（第１の調整用金属）が存在した構成とすることができる。
本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８ａ中には、第１の調整用金属の拡散を抑制する拡散抑制元素が存在している。拡散抑制元素は、窒素とすることができる。また、本実施の形態において、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８にも窒素が存在した構成とすることができる。本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８ａ中の拡散抑制元素の濃度が、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８中の拡散抑制元素の濃度より高い。つまり、本実施の形態において、高誘電率ゲート絶縁膜１０８ａは、高誘電率ゲート絶縁膜１０８よりも高い濃度の窒素を含む。本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８ａ中の拡散抑制元素の濃度とＮ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８中の拡散抑制元素の濃度との差は、たとえば１５％程度とすることができる。
本実施の形態においては、メタルゲート電極の材料としてＴｉＮ膜を用いており、また高誘電率ゲート絶縁膜１０８をＨｆＳｉＯＮで構成した場合、Ｎ型トランジスタ１６２においても、これらの膜由来の窒素が存在する。しかし、他の例において、メタルゲート電極や高誘電率ゲート絶縁膜１０８の材料が窒素を含まない構成の場合、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８には、窒素が存在しない構成とすることもできる。
本実施の形態において、ＴｉＮ膜１１０ａおよびＴｉＮ膜１１０中にも第１の調整用金属の拡散を抑制する拡散抑制元素である窒素が存在している。また、Ｐ型トランジスタ１６０のＴｉＮ膜１１０ａ中の拡散抑制元素の濃度が、Ｎ型トランジスタ１６２のＴｉＮ膜１１０中の拡散抑制元素の濃度より高い。つまり、本実施の形態において、ＴｉＮ膜１１０ａは、ＴｉＮ膜１１０よりも高い濃度の窒素を含む。
また、本実施の形態において、Ｎ型トランジスタ１６２において、界面層１０７中の拡散抑制元素の濃度は、高誘電率ゲート絶縁膜１０８中の拡散抑制元素の濃度の濃度よりも低い構成とすることができる。Ｎ型トランジスタ１６２の界面特性を良好に保つためには、界面層１０７中の窒素の濃度を、１０％以下程度とすることが好ましい。Ｐ型トランジスタ１６０においても、同様に、界面層１０７中の拡散抑制元素の濃度が、高誘電率ゲート絶縁膜１０８ａ中の拡散抑制元素の濃度の濃度よりも低い構成とすることができる。
次に、本実施の形態における半導体装置１００の製造手順を説明する。図２から図５は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、周知の方法により、基板１０１に、ＳＴＩ（Sha11ow Trench Isolation）構造の素子分離領域１０２、犠牲酸化膜１０３、ｐチャネル領域１０４およびｎチャネル領域１０５を形成する（図２（ａ））。
まず、周知の方法により、基板１０１に、ＳＴＩ（Sha11ow Trench Isolation）構造の素子分離領域１０２、犠牲酸化膜１０３、ｐチャネル領域１０４およびｎチャネル領域１０５を形成する（図２（ａ））。
つづいて、ｎチャネル領域１０５を覆うレジスト（不図示）をマスクとして、ＮＨ４Ｆ水溶液または希フッ酸を用いて、ｐチャネル領域１０４上の犠牲酸化膜１０３を除去する。次いで、ｐチャネル領域１０４上にＳｉＧｅを選択的にエピタキシャル成長させ、チャネルＳｉＧｅ層１０６を形成する。その後、チャネルＳｉＧｅ層１０６上にさらにＳｉ膜（不図示）を形成する。つづいて、レジスト（不図示）を剥離する。次いで、ｎチャネル領域１０５上の犠牲酸化膜をＮＨ４Ｆ水溶液または希フッ酸を用いて剥離する。
その後、ｐチャネル領域１０４およびｎチャネル領域１０５上に、界面層１０７を形成する（図２（ｂ））。ここで、界面層１０７は、シリコン酸化膜（ケミカルＳｉＯ２膜）またはシリコン酸窒化膜（ＳｉＯＮ膜）とすることができる。シリコン酸化膜は、熱酸化により形成することができる。また、シリコン酸窒化膜は、たとえば、ケミカルＳｉＯ２膜を形成する工程と、当該ケミカルＳｉＯ２膜を窒化（たとえばプラズマ窒化）する工程と、窒化したケミカルＳｉＯ２膜を酸化（たとえば酸素アニール酸化）する工程と、により形成することができる。
つづいて、界面層１０７上の全面に、Ｈｆを含む高誘電率ゲート絶縁膜１０８を形成する。ここで、高誘電率ゲート絶縁膜１０８は、たとえばＨｆＳｉＯＮ膜（ハフニウム珪酸窒化膜）により構成することができる。ＨｆＳｉＯＮ膜は、たとえば以下の手順で形成することができる。まず、たとえば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法を用いて、ＨｆＳｉＯ膜（ハフニウム珪酸化膜、不図示）を全面に形成する。次いで、ＨｆＳｉＯ膜を窒素プラズマ雰囲気中で処理した後に熟処理を行い、ＨｆＳｉＯＮ膜に改質する。Ｎ型トランジスタ１６２において、高誘電率ゲート絶縁膜１０８が窒素を含む構成とすることにより、後述するように、Ｎ型トランジスタ１６２の高信頼性を保つことができる。このような観点からは、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８中の窒素の濃度は、たとえば２０％以上とすることができる。また、高誘電率ゲート絶縁膜１０８が窒素を含む構成とすることにより、トランジスタ形成中の熱処理によって高誘電率ゲート絶縁膜が結晶化するのを防ぐことができ、信頼性（絶縁特性）を向上することができる。
その後、高誘電率ゲート絶縁膜１０８上の全面に、ランタン酸化膜１０９（たとえば膜厚１ｎｍ以下）を形成する（図３（ａ））。ランタン酸化膜１０９は、たとえば物理気相成長（ＰＶＤ：Physical Vapor Deposition）法で形成することができる。
つづいて、ランタン酸化膜１０９上の全面に、ＴｉＮ膜１１０を形成する（図３（ｂ））。ＴｉＮ膜１１０は、たとえばＴｉＮターゲットを用いた反応性スパッタ法、Ｔｉターゲットを用いたスパッタリング時に窒素を導入してＴｉＮを形成する反応性スパッタ法、ＣＶＤ法または原子層堆積（ＡＬＤ：Atomic layer deposition）法で形成することができる。
次いで、ｎチャネル領域１０５を覆うレジスト１３０をマスクとして、窒素プラズマ照射、または窒素イオン注入等によって、ｐチャネル領域１０４のＴｉＮ膜１１０に窒素１４０を添加する（図４（ａ））これにより、ｐチャネル領域１０４においては、ＴｉＮ膜１１０は、ｎチャネル領域１０５に形成されたＴｉＮ膜１１０よりも窒素濃度が高いＴｉＮ膜１１０ａとなる（図４（ｂ））。この後、レジスト１３０を剥離する。
つづいて、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａ上の全面にＳｉ膜１１１を形成する（図５（ａ））。Ｓｉ膜１１１は、ポリシリコンにより構成することができる。このとき、Ｓｉ膜１１１形成時の熱処理により、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａ中の窒素が高誘電率ゲート絶縁膜１０８中へ拡散する。ＴｉＮ膜１１０ａでは、ＴｉＮ膜１１０よりも窒素濃度が高いので、Ｐ型チャネル領域１０４においては、高誘電率ゲート絶縁膜１０８は、Ｎ型チャネル領域１０５の高誘電率ゲート絶縁膜１０８よりも窒素濃度が高くなる。ここで、区別するために、Ｐ型チャネル領域１０４の高誘電率ゲート絶縁膜１０８を高誘電率ゲート絶縁膜１０８ａと示す。
次いで、ハードマスク（不図示）を用いて、Ｓｉ膜１１１、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａをゲート形状に反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）加工する。さらに、その下層のランタン酸化膜１０９、高誘電率ゲート絶縁膜１０８、高誘電率ゲート絶縁膜１０８ａおよび界面層１０７をゲート形状にエッチングする（図５（ｂ））。
次いで、基板１０１上の全面にたとえばＣＶＤ法で絶縁膜を堆積し、当該絶縁膜をＲＩＥ法を用いてエッチングすることにより、オフセットスペーサ（不図示）を形成する。オフセットスペーサは、たとえばシリコン酸化膜またはシリコン窒化膜により構成することができる。さらに、基板１０１上の全面にたとえばＣＶＤ法で絶縁膜を堆積し、当該絶縁膜をＲＩＥ法を用いてエッチングすることにより、サイドウォールスペーサを形成する、サイドウォールスペーサは、シリコン窒化膜またはシリコン酸化膜により構成することができる。
つづいて、ｎチャネル領域１０５を覆うレジスト（不図示）をマスクとして、ｐチャネル領域１０４にＢをイオン注入してＰ型ソース／ドレイン拡散層１１３を形成し、レジストを除去する。同様に、ｐチャネル領域１０４を覆うレジスト（不図示）をマスクとして、ｎチャネル領域１０５にＰまたはＡｓをイオン注入してＮ型ソース／ドレイン拡散層１１４を形成し、レジストを除去する。その後、熱処理を行う。
次いで、図示しないサイドウォールスペーサを除去し、その後、レジスト（不図示）をマスクに用いてＢをｐチャネル領域１０４にイオン注入し、Ｐ型エクステンション拡散層１１５を形成し、レジストを除去する。同様に、レジスト（不図示）をマスクに用いてＰまたはＡｓをｎチャネル領域１０５にイオン注入し、Ｎ型エクステンション拡散層１１６を形成する。この後、熱処理を行う。
このとき、Ｐ型ソース／ドレイン拡散層１１３およびＮ型ソース／ドレイン拡散層１１４、Ｐ型エクステンション拡散層１１５およびＮ型エクステンション拡散層１１６を形成する際の熱処理によっても、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａ中の窒素が高誘電率ゲート絶縁膜１０８中へ拡散する。また、この熱処理により、ランタン酸化膜１０９を構成するランタン酸化物も拡散する。ここで、熱処理工程では、窒素およびランタン酸化物が拡散するが、窒素原子はランタン原子に比べて小さく、また軽いため、拡散速度は窒素原子の方が速い。そのため、ランタン酸化物が移動する前に高誘電率ゲート絶縁膜１０８中に窒素が導入される。これにより、ＴｉＮ膜１１０ａの窒素濃度が高いＰ型トランジスタ１６０では、高誘電率ゲート絶縁膜１０８ａ中の窒素濃度も高くなり、ランタン酸化物の拡散が抑制される。そのため、ランタン酸化膜１０９は、ほとんど高誘電率ゲート絶縁膜１０８中に拡散せず、高誘電率ゲート絶縁膜１０８上に残る。
一方、ｎチャネル領域１０５においては、ランタン酸化膜１０９を構成するランタン酸化物は、高誘電率ゲート絶縁膜１０８中を拡散して界面層１０７と高誘電率ゲート絶縁膜１０８との間に拡散する。これにより、ｎチャネル領域１０５において、界面層１０７と高誘電率ゲート絶縁膜１０８との間に一定値以下の膜厚を有するランタン酸化膜１０９ａが形成される。また、ランタン酸化膜１０９の一部（ランタン酸化膜１０９ｂ）は、高誘電率ゲート絶縁膜１０８の上に残る。そのため、ランタン酸化膜１０９ａの膜厚はランタン酸化膜１０９の膜厚以下となる。ただし、Ｐ型トランジスタ１６０においても、ランタン酸化膜１０９が高誘電率ゲート絶縁膜１０８中に拡散し、界面層１０７との界面に存在する場合があるが、その量は、Ｎ型トランジスタ１６２のランタン酸化膜１０９ａの量に比べて非常に微量とすることができる。
なお、ランタン酸化膜１０９ａを形成するための熱処理は、ランタン酸化膜１０９の形成後で窒素の導入後に行われる熱処理であれば、とくに限定されるものではない。また、ランタン酸化膜１０９ａを形成することを目的とする最適化された熱処理を別途付加することもできる。
次いで、ＣＶＤ法およびＲＩＥ法を用いて、シリコン酸化膜１１８とシリコン窒化膜１１９とからなる２層のサイドウォールスペーサ１１７を形成する。その後、既知のサリサイドプロセスにより、Ｐ型ソース／ドレイン拡散層１１３、Ｎ型ソース／ドレイン拡散層１１４、およびＳｉ膜１１１の表面にシリサイド層１２０を自己整合的に形成する。その結果、Ｐ型トランジスタ１６０およびＮ型トランジスタ１６２において、シリサイド／Ｓｉ／メタルゲート／の積層構造を有するゲート電極が形成される。
この後は、従来のトランジスタで用いられているように、層間絶縁膜の形成、コンタクトホールの開口および埋め込み、配線形成等を行うことによって、相補的トランジスタを含む半導体集積回路を形成することができる。
次に、本実施の形態における半導体装置１００の効果を説明する。
Ｎ型トランジスタ１６２において、高誘電率ゲート絶縁膜１０８と界面層１０７との界面にＬａが拡散すると、Ｌａはダイポール（Ｌａ界面ダイポール）を形成する。これにより、フラットバンド電圧（ＶＦＢ）を負バイアス側にシフトさせて、ＥＷＦを低減させ、Ｖｔｈを低減させることができる。一方、Ｎ型トランジスタ１６２の界面層１０７中に窒素が存在すると、ダイポールのＶｔｈ低減効果が抑制される。本実施の形態において、Ｎ型トランジスタ１６２のＴｉＮ膜１１０中の窒素濃度は低いので、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８および界面層１０７中の窒素濃度も低くすることができ、ダイポールのＶｔｈ低減効果の抑制を防ぐこともできる。また、本実施の形態において、界面層１０７と高誘電率ゲート絶縁膜１０８との界面にＬａが拡散するので、界面層１０７への窒素の移動も抑制することができる。そのため、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８も窒素を含む構成とすることができる。これにより、トランジスタ形成中の熱処理によって高誘電率ゲート絶縁膜が結晶化するのを防ぐことができ、信頼性（絶縁特性）を向上することができる。
Ｎ型トランジスタ１６２において、高誘電率ゲート絶縁膜１０８と界面層１０７との界面にＬａが拡散すると、Ｌａはダイポール（Ｌａ界面ダイポール）を形成する。これにより、フラットバンド電圧（ＶＦＢ）を負バイアス側にシフトさせて、ＥＷＦを低減させ、Ｖｔｈを低減させることができる。一方、Ｎ型トランジスタ１６２の界面層１０７中に窒素が存在すると、ダイポールのＶｔｈ低減効果が抑制される。本実施の形態において、Ｎ型トランジスタ１６２のＴｉＮ膜１１０中の窒素濃度は低いので、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８および界面層１０７中の窒素濃度も低くすることができ、ダイポールのＶｔｈ低減効果の抑制を防ぐこともできる。また、本実施の形態において、界面層１０７と高誘電率ゲート絶縁膜１０８との界面にＬａが拡散するので、界面層１０７への窒素の移動も抑制することができる。そのため、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８も窒素を含む構成とすることができる。これにより、トランジスタ形成中の熱処理によって高誘電率ゲート絶縁膜が結晶化するのを防ぐことができ、信頼性（絶縁特性）を向上することができる。
さらに、本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８ａの窒素濃度がＮ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８よりも高い構成となっている。窒素は、Ｌａの拡散を抑制するため、窒素濃度の高いＰ型トランジスタ１６０において、Ｌａの高誘電率ゲート絶縁膜１０８ａ中の拡散が阻害される。そのため、Ｐ型トランジスタ１６０においては、高誘電率ゲート絶縁膜１０８ａと界面層１０７との界面におけるＬａの量を非常に少なくすることができる。
また、本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８ａ中の窒素濃度は、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８の窒素濃度よりも高い構成となっている。窒素は負の固定電荷として働くため、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８ａ中の窒素濃度が高いと、Ｐ型トランジスタ１６０のＶｔｈを低減することができる。
また、以上で説明したように、Ｐ型チャネル領域１０４への選択的な窒素の添加は、レジストをマスクとして行う。この場合、窒素を添加した後にレジストを除去するが、レジストを除去する際に、下層の膜が影響を受けて微小ながら膜減りが生じることがある。ゲート絶縁膜の膜厚が変化すると、トランジスタのＶｔｈやＴｉｎｖが変動するといった問題が生じる。本実施の形態において、図４（ａ）に示すように、Ｎ型チャネル領域１０５のＴｉＮ膜１１０上に選択的にレジスト１３０を形成して、窒素添加を行っている。そのため、高誘電率ゲート絶縁膜１０８への直接の影響を与えることなく、Ｐ型チャネル領域１０４にのみ選択的に窒素を注入して窒素濃度の高いＴｉＮ膜１１０ａを得ることができる。ＴｉＮ膜１１０中の窒素は、その下層の高誘電率ゲート絶縁膜１０８に拡散され、濃度の高い高誘電率ゲート絶縁膜１０８ａを得ることができる。
以上のように、本実施の形態において、ＴｉＮ膜１１０ａ／ＴｉＮ膜１１０、高誘電率ゲート絶縁膜１０８ａ／高誘電率ゲート絶縁膜１０８、および界面層１０７中の窒素の含有量をＮ型とＰ型とで異なるように制御することにより、界面層１０７と高誘電率ゲート絶縁膜１０８ａ／高誘電率ゲート絶縁膜１０８との界面に拡散するＬａの量をＮ型とＰ型とで異なるようにすることができる。これにより、界面ダイポールの効果を制御することにより、Ｎ型とＰ型とでＶｔｈの作りわけを行うことができる。したがって、本発明によれば、閾値電圧を変化させる第１の調整用金属をＮ型とＰ型とで選択形成することなく、Ｎ型とＰ型とでＶｔｈの作りわけを行うことができ、工程の簡略化が実現できる。
（第２の実施形態）
本実施の形態においては、第１導電型はＰ型、第２導電型はＮ型とすることができる。
図６は、本実施の形態における半導体装置の構成を示す断面図である。ここでは、トランジスタのチャネル長方向の断面図を示す。
半導体装置１００は、基板１０１と、基板１０１表面に形成された素子分離領域１０２と、素子分離領域１０２により分離されたＰ型チャネル領域１０４（図中Ｎ ｃｈａｎｎｅｌと示す。）およびＮ型チャネル領域１０５（図中Ｎ ｃｈａｎｎｅｌと示す。）と、基板１０１のＰ型チャネル領域１０４上およびＮ型チャネル領域１０５上にそれぞれ形成されたＰ型トランジスタ１６０およびＮ型トランジスタ１６２とを含む。本実施の形態において、Ｐ型チャネル領域１０４では、基板１０１表面にはチャネルＳｉＧｅ層１０６が形成されている。
本実施の形態においては、第１導電型はＰ型、第２導電型はＮ型とすることができる。
図６は、本実施の形態における半導体装置の構成を示す断面図である。ここでは、トランジスタのチャネル長方向の断面図を示す。
半導体装置１００は、基板１０１と、基板１０１表面に形成された素子分離領域１０２と、素子分離領域１０２により分離されたＰ型チャネル領域１０４（図中Ｎ ｃｈａｎｎｅｌと示す。）およびＮ型チャネル領域１０５（図中Ｎ ｃｈａｎｎｅｌと示す。）と、基板１０１のＰ型チャネル領域１０４上およびＮ型チャネル領域１０５上にそれぞれ形成されたＰ型トランジスタ１６０およびＮ型トランジスタ１６２とを含む。本実施の形態において、Ｐ型チャネル領域１０４では、基板１０１表面にはチャネルＳｉＧｅ層１０６が形成されている。
ここでは、第１の実施の形態において、図１を参照して説明した半導体装置１００と異なる点のみ説明する。
Ｐ型トランジスタ１６０は、基板１０１上に形成された界面層１０７と、界面層１０７上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に形成されたメタルゲート電極であるＴｉＮ膜１１０と、を有する。
Ｐ型トランジスタ１６０は、基板１０１上に形成された界面層１０７と、界面層１０７上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に形成されたメタルゲート電極であるＴｉＮ膜１１０と、を有する。
Ｎ型トランジスタ１６２は、基板１０１上に形成された界面層１０７と、界面層１０７上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜１０８ａと、高誘電率ゲート絶縁膜１０８ａ上に形成されたメタルゲート電極であるＴｉＮ膜１１０ａと、を有する。
本実施の形態においては、Ｐ型トランジスタ１６０において、界面層１０７と高誘電率ゲート絶縁膜１０８との界面に、Ｐ型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在している。本実施の形態において、第１の調整用金属は、Ｐ型のトランジスタの仕事関数を低減させ、閾値電圧を低減できる元素とすることができる。本実施の形態において、第１の調整用金属は、Ａｌとすることができる。
本実施の形態において、Ｐ型トランジスタ１６０において、界面層１０７と高誘電率ゲート絶縁膜１０８との界面に、アルミ酸化膜１５０ａが形成されている。このような構成とすることにより、Ｐ型トランジスタ１６０の仕事関数を低減させ、閾値電圧を低減することができる。また、本実施の形態において、Ｐ型トランジスタ１６０において、高誘電率ゲート絶縁膜１０８とＴｉＮ膜１１０との間にも、アルミ酸化膜１５０ｂ（第１の調整用金属）が存在した構成とすることができる。
また、本実施の形態において、Ｎ型トランジスタ１６２において、高誘電率ゲート絶縁膜１０８ａとＴｉＮ膜１１０ａとの間に、アルミ酸化膜１５０（第１の調整用金属）が存在した構成とすることができる。
本実施の形態において、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８ａ中には、第１の調整用金属の拡散を抑制する拡散抑制元素が存在している。拡散抑制元素は、窒素とすることができる。また、本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８にも窒素が存在した構成とすることができる。本実施の形態において、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８ａ中の拡散抑制元素の濃度が、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８中の拡散抑制元素の濃度より高い。つまり、本実施の形態において、高誘電率ゲート絶縁膜１０８ａは、高誘電率ゲート絶縁膜１０８よりも高い濃度の窒素を含む。本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８中の拡散抑制元素の濃度とＮ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８ａ中の拡散抑制元素の濃度との差は、たとえば１５％程度とすることができる。また、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８ａ中の拡散抑制元素である窒素の濃度は、たとえば２０％以上とすることができる。
本実施の形態においては、メタルゲート電極の材料としてＴｉＮ膜を用いており、また高誘電率ゲート絶縁膜１０８をＨｆＳｉＯＮで構成した場合、Ｎ型トランジスタ１６２においても、これらの膜由来の窒素が存在する。しかし、他の例において、メタルゲート電極や高誘電率ゲート絶縁膜１０８の材料が窒素を含まない構成の場合、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８には、窒素が存在しない構成とすることもできる。
本実施の形態において、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａ中にも第１の調整用金属の拡散を抑制する拡散抑制元素が存在している。また、Ｎ型トランジスタ１６２のＴｉＮ膜１１０ａ中の拡散抑制元素の濃度が、Ｐ型トランジスタ１６０のＴｉＮ膜１１０中の拡散抑制元素の濃度より高い。つまり、本実施の形態において、ＴｉＮ膜１１０ａは、ＴｉＮ膜１１０よりも高い濃度の窒素を含む。
さらに、本実施の形態において、Ｎ型トランジスタ１６２において、界面層１０７と高誘電率ゲート絶縁膜１０８ａとの界面に、Ｎ型のトランジスタの閾値電圧を変化させる第２の調整用金属が存在する構成とすることができる。第２の調整用金属は、Ｎ型のトランジスタの仕事関数を低減させ、閾値電圧を低減できる元素とすることができる。また、第２の調整用金属は、拡散抑制元素である窒素の界面層１０７への拡散を抑制する元素とすることができる。第２の調整用金属は、たとえばＬａとすることができる。ここでは、Ｎ型トランジスタ１６２において、界面層１０７と高誘電率ゲート絶縁膜１０８ａとの界面に、ランタン酸化膜１０９ａが形成されている。
また、Ｎ型トランジスタ１６２において、界面層１０７中の拡散抑制元素の濃度は、高誘電率ゲート絶縁膜１０８ａ中の拡散抑制元素の濃度の濃度よりも低い構成とすることができる。本実施の形態において、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８ａと界面層１０７との間にランタン酸化膜１０９ａが形成されているので、ランタン酸化膜１０９ａにより窒素の拡散が抑制され、界面層１０７中に窒素が導入されるのを防ぐことができる。また、Ｐ型トランジスタ１６０においても、同様に、界面層１０７中の拡散抑制元素の濃度が、高誘電率ゲート絶縁膜１０８中の拡散抑制元素の濃度の濃度よりも低い構成とすることができる。
次に、本実施の形態における半導体装置１００の製造手順を説明する。図７から図９は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
本実施の形態においても、第１の実施の形態において図１（ａ）および図１（ｂ）を参照して説明した手順と同様に、基板１０１上の全面に界面層１０７を形成する。この後、界面層１０７上の全面にたとえばＰＶＤ法によりランタン酸化膜１０９ａ（たとえば膜厚０．３ｎｍ程度）を形成し、図示しないレジストをマスクとしてｐチャネル領域１０４のランタン酸化膜１０９ａをエッチングにより除去する。この後、レジストを剥離する。これにより、ｎチャネル領域１０５において、界面層１０７上にランタン酸化膜１０９ａが選択的に形成される（図７（ａ））。
本実施の形態においても、第１の実施の形態において図１（ａ）および図１（ｂ）を参照して説明した手順と同様に、基板１０１上の全面に界面層１０７を形成する。この後、界面層１０７上の全面にたとえばＰＶＤ法によりランタン酸化膜１０９ａ（たとえば膜厚０．３ｎｍ程度）を形成し、図示しないレジストをマスクとしてｐチャネル領域１０４のランタン酸化膜１０９ａをエッチングにより除去する。この後、レジストを剥離する。これにより、ｎチャネル領域１０５において、界面層１０７上にランタン酸化膜１０９ａが選択的に形成される（図７（ａ））。
つづいて、基板１０１上の全面に、Ｈｆを含む高誘電率ゲート絶縁膜１０８を形成する。次いで、高誘電率ゲート絶縁膜１０８上の全面に、たとえばＰＶＤ法により、アルミ酸化膜１５０（たとえば膜厚１ｎｍ以下）を形成する（図７（ｂ））。
その後、アルミ酸化膜１５０上の全面に、ＴｉＮ膜１１０を形成する。つづいて、ｐチャネル領域１０４を覆うレジスト１３１をマスクとして、窒素プラズマ照射、または窒素イオン注入等によって、ｎチャネル領域１０５のＴｉＮ膜１１０に窒素１４０を添加する（図８（ａ））これにより、ｎチャネル領域１０５においては、ＴｉＮ膜１１０は、ｐチャネル領域１０４に形成されたＴｉＮ膜１１０よりも窒素濃度が高いＴｉＮ膜１１０ａとなる（図８（ｂ））。この後、レジスト１３１を剥離する。
つづいて、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａ上の全面にＳｉ膜１１１を形成する（図９（ａ））。このとき、Ｓｉ膜１１１形成時の熱処理により、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａ中の窒素が高誘電率ゲート絶縁膜１０８中へ拡散する。ＴｉＮ膜１１０ａでは、ＴｉＮ膜１１０よりも窒素濃度が高いので、Ｎ型チャネル領域１０５においては、高誘電率ゲート絶縁膜１０８は、Ｐ型チャネル領域１０４の高誘電率ゲート絶縁膜１０８よりも窒素濃度が高くなる。ここで、区別するために、Ｎ型チャネル領域１０５の高誘電率ゲート絶縁膜１０８を高誘電率ゲート絶縁膜１０８ａと示す。
次いで、第１の実施の形態で説明したのと同様に、Ｓｉ膜１１１、ＴｉＮ膜１１０またはＴｉＮ膜１１０ａ、アルミ酸化膜１５０、高誘電率ゲート絶縁膜１０８または高誘電率ゲート絶縁膜１０８ａ、ランタン酸化膜１０９ａ、および界面層１０７をゲート形状にする(図９（ｂ）)。その後、第１の実施の形態で説明したのと同様の手順で、Ｐ型ソース／ドレイン拡散層１１３およびＮ型ソース／ドレイン拡散層１１４、Ｐ型エクステンション拡散層１１５およびＮ型エクステンション拡散層１１６、サイドウォールスペーサ１１７、ならびにシリサイド層１２０を形成する（図６）。
本実施の形態においても、Ｐ型ソース／ドレイン拡散層１１３およびＮ型ソース／ドレイン拡散層１１４、ならびにＰ型エクステンション拡散層１１５およびＮ型エクステンション拡散層１１６を形成する際等の熱処理により、ＴｉＮ膜１１０およびＴｉＮ膜１１０ａ中の窒素が高誘電率ゲート絶縁膜１０８中へ拡散する。また、この熱処理により、アルミ酸化膜１５０を構成するアルミ酸化物も拡散する。ここで、熱処理工程では、窒素およびアルミ酸化物が拡散するが、窒素原子はアルミニウム原子に比べて小さく、また軽いため、拡散速度は窒素原子の方が速い。そのため、アルミ酸化物が移動する前に高誘電率ゲート絶縁膜１０８中に窒素が導入される。
ここで、ＴｉＮ膜１１０ａの窒素濃度が高いＮ型トランジスタ１６２では、高誘電率ゲート絶縁膜１０８ａ中の窒素濃度も高くなり、アルミ酸化物の拡散が抑制される。これにより、アルミ酸化膜１５０は、ほとんど高誘電率ゲート絶縁膜１０８ａ中に拡散ぜず、高誘電率ゲート絶縁膜１０８ａ上に残る。そのため、Ｎ型トランジスタ１６２において、高誘電率ゲート絶縁膜１０８ａと界面層１０７との間におけるアルミニウムの量を減少することができる。
一方、Ｐ型チャネル領域１０４においては、アルミ酸化膜１５０を構成するアルミ酸化物は、高誘電率ゲート絶縁膜１０８中を拡散して界面層１０７と高誘電率ゲート絶縁膜１０８との間に拡散する。これにより、Ｐ型チャネル領域１０４において、界面層１０７と高誘電率ゲート絶縁膜１０８との間に一定値以下の膜厚を有するアルミ酸化膜１５０ａが形成される。また、アルミ酸化膜１５０の一部（アルミ酸化膜１５０ｂ）は、高誘電率ゲート絶縁膜１０８の上に残る。そのため、アルミ酸化膜１５０ａの膜厚はアルミ酸化膜１５０の膜厚以下となる。ただし、Ｎ型トランジスタ１６２においても、アルミ酸化膜１５０が高誘電率ゲート絶縁膜１０８ａ中に拡散し、界面層１０７との界面に存在する場合があるが、その量は、Ｐ型トランジスタ１６０のアルミ酸化膜１５０ａの量に比べて非常に微量とすることができる。
なお、アルミ酸化膜１５０ａを形成するための熱処理は、アルミ酸化膜１５０の形成後で窒素の導入後に行われる熱処理であれば、とくに限定されるものではない。また、アルミ酸化膜１５０ａを形成することを目的とする最適化された熱処理を別途付加することもできる。この後、第１の実施の形態で説明したのと同様の手順により、相補的トランジスタを含む半導体集積回路を形成することができる。
次に、本実施の形態における半導体装置１００の効果を説明する。
Ｐ型トランジスタ１６０において、高誘電率ゲート絶縁膜１０８と界面層１０７との界面にアルミニウムが拡散すると、アルミニウムはダイポール（Ａｌ界面ダイポール）を形成する。これにより、フラットバンド電圧（ＶＦＢ）を負バイアス側にシフトさせて、ＥＷＦを低減させ、Ｖｔｈを低減させることができる。
Ｐ型トランジスタ１６０において、高誘電率ゲート絶縁膜１０８と界面層１０７との界面にアルミニウムが拡散すると、アルミニウムはダイポール（Ａｌ界面ダイポール）を形成する。これにより、フラットバンド電圧（ＶＦＢ）を負バイアス側にシフトさせて、ＥＷＦを低減させ、Ｖｔｈを低減させることができる。
一方、Ｎ型トランジスタ１６２において、高誘電率ゲート絶縁膜１０８ａと界面層１０７との間にアルミニウムが存在すると、ダイポール（Ａｌ界面ダイポール）が形成され、ＶＦＢの正シフト量が増大してしまう。本実施の形態において、Ｎ型トランジスタ１６２では、高誘電率ゲート絶縁膜１０８ａと界面層１０７との間にアルミニウムが存在しないので、ＶＦＢの正シフト量の増大を防ぐことができる。
また、Ｎ型トランジスタ１６２の界面層１０７中に窒素が存在すると、ダイポールのＶｔｈ低減効果が抑制される。本実施の形態において、Ｎ型トランジスタ１６２の界面層１０７と高誘電率ゲート絶縁膜１０８ａとの間には、ランタン酸化膜１０９ａが設けられている。これにより、高誘電率ゲート絶縁膜１０８ａ中の窒素が界面層１０７に拡散するのを防ぐことができる。そのため、Ｎ型トランジスタ１６２の界面層１０７中の窒素濃度を低くすることができ、界面層１０７中に窒素が拡散することによるＶｔｈシフト抑制によるＮ型トランジスタ１６２のＶｔｈ上昇や界面特性劣化を抑えることができる。
また、本実施の形態において、Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８中の窒素濃度は、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８ａ中の窒素濃度よりも低い。Ｐ型トランジスタ１６０の高誘電率ゲート絶縁膜１０８中の窒素濃度を低くすることにより、その下の界面層１０７中の窒素濃度も低くすることができる。これにより、Ｐ型トランジスタのＮＢＴＩ特性を向上することができる。
また、第１の実施の形態で説明したのと同様、本実施の形態においても、高誘電率ゲート絶縁膜１０８への直接の影響を与えることなく、Ｎ型チャネル領域１０５にのみ選択的に窒素を注入して窒素濃度の高いＴｉＮ膜１１０ａを得ることができる。ＴｉＮ膜１１０ａ中の窒素は、その下層の高誘電率ゲート絶縁膜１０８に拡散され、濃度の高い高誘電率ゲート絶縁膜１０８ａを得ることができる。
以上のように、ＴｉＮ膜１１０ａ／ＴｉＮ膜１１０、高誘電率ゲート絶縁膜１０８ａ／高誘電率ゲート絶縁膜１０８、および界面層１０７中の窒素の含有量をＮ型とＰ型とで異なるように制御することにより、界面層１０７と高誘電率ゲート絶縁膜１０８ａ／高誘電率ゲート絶縁膜１０８との界面に拡散するアルミニウムの量をＮ型とＰ型とで異なるようにすることができる。これにより、界面ダイポールの効果を制御することにより、Ｎ型とＰ型とでＶｔｈの作りわけを行うことができる。したがって、本発明によれば、閾値電圧を変化させる第１の調整用金属をＮ型とＰ型とで選択形成することなく、Ｎ型とＰ型とでＶｔｈの作りわけを行うことができ、工程の簡略化が実現できる。
次に、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜および界面層における好ましい窒素濃度について説明する。ここでは、高誘電率ゲート絶縁膜としてＨｆＳｉＯＮ膜を用いている。
図１０は、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度（atomic％）と、Time Dependent Dielectric Breakdown（ＴＤＤＢ）特性の一種の指標であるＴ６３（累積故障率が６３％の破壊寿命）との関係を示す図である。ここで、測定条件は基板温度１２５℃、酸化膜にかかるシリコン酸化膜換算電界を１５ＭＶ／ｃｍに設定した。
図１０は、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度（atomic％）と、Time Dependent Dielectric Breakdown（ＴＤＤＢ）特性の一種の指標であるＴ６３（累積故障率が６３％の破壊寿命）との関係を示す図である。ここで、測定条件は基板温度１２５℃、酸化膜にかかるシリコン酸化膜換算電界を１５ＭＶ／ｃｍに設定した。
図１０に示した結果から、Ｔ６３は、ＨｆＳｉＯＮ膜中の窒素濃度に伴い増加し、窒素濃度が２０％以上で飽和することが分かる。従って、高信頼性を保つために、高誘電率ゲート絶縁膜であるＨｆＳｉＯＮゲート絶縁膜中の窒素濃度を２０％以上とすることができる。
図１１は、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在しない場合の、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度（atomic％）と、キャリア（電子）移動度との関係を示す図である。図１１に示した結果から、キャリア（電子）移動度は、高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度の増加に伴い減少している。
一方、図１２は、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在する場合の、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度（atomic％）と、キャリア（電子）移動度との関係を示す図である。図１２に示した結果から、キャリア（電子）移動度は、高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度が増加してもほぼ一定にとどまる。これは、以下の理由によると考えられる。
図１３は、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在する場合としない場合の、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度（atomic％）と、界面準位密度との関係を示す図である。
図１３に示した結果から、高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在しない場合には、高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度の増加に伴い界面準位密度が増大している。一方、界面にＬａが存在する場合には、界面準位密度の増大が微増に抑制されている。すなわち、高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在しない場合には、高誘電率ゲート絶縁膜１０８（１０８ａ）から界面層１０７に窒素が供給され、界面準位密度が増大する。一方、高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在する場合には、上述のダイポールの起源となっている高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面のＬａが高誘電率ゲート絶縁膜１０８（１０８ａ）から界面層１０７へ窒素が拡散するのを抑制するため、界面準位密度の増大が抑制されている。
図１３に示した結果から、高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在しない場合には、高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度の増加に伴い界面準位密度が増大している。一方、界面にＬａが存在する場合には、界面準位密度の増大が微増に抑制されている。すなわち、高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在しない場合には、高誘電率ゲート絶縁膜１０８（１０８ａ）から界面層１０７に窒素が供給され、界面準位密度が増大する。一方、高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面にＬａが存在する場合には、上述のダイポールの起源となっている高誘電率ゲート絶縁膜１０８（１０８ａ）と界面層１０７との界面のＬａが高誘電率ゲート絶縁膜１０８（１０８ａ）から界面層１０７へ窒素が拡散するのを抑制するため、界面準位密度の増大が抑制されている。
以上の結果から、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度は、たとえば２０％以上とすることができる。これにより、Ｎ型トランジスタ１６２の高信頼性を保つことができる。一方、良好な界面特性のため界面層１０７中の窒素濃度は、たとえば１０％以下と低くすることがこのましい。界面にＬａが存在する場合、上述したように、高誘電率ゲート絶縁膜１０８（１０８ａ）から界面層１０７への窒素の拡散を防ぐことができる。そのため、高誘電率ゲート絶縁膜１０８（１０８ａ）の窒素の濃度をある程度高くしても、良好な界面特性を維持することができる。しかし、図１３に示したように、界面にＬａが存在する場合でも、高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度の増加に伴い、界面準位密度が微増する。そのため、Ｎ型トランジスタ１６２の高誘電率ゲート絶縁膜１０８（１０８ａ）中の窒素濃度は、界面準位密度を５ｘ１０１１ｃｍ−２ｉ以下にできる、たとえば２８％以下とすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、ソース／ドレイン拡散層を形成した後に、サイドウォールスペーサを除去してエクステンション拡散層を形成する例を示したが、オフセットスペーサの形成直後にエクステンション拡散層を形成し、その後、サイドウォールスペーサを形成してからソース／ドレイン拡散層を形成する構成とすることができる。
１００ 半導体装置
１０１ 基板
１０２ 素子分離領域
１０３ 犠牲酸化膜
１０４ Ｐ型チャネル領域
１０５ Ｎ型チャネル領域
１０６ チャネルＳｉＧｅ層
１０７ 界面層
１０８ 高誘電率ゲート絶縁膜
１０８ａ 高誘電率ゲート絶縁膜
１０９ ランタン酸化膜
１０９ａ ランタン酸化膜
１０９ｂ ランタン酸化膜
１１０ ＴｉＮ膜
１１０ａ ＴｉＮ膜
１１１ Ｓｉ膜
１１３ Ｐ型ソース／ドレイン拡散層
１１４ Ｎ型ソース／ドレイン拡散層
１１５ Ｐ型エクステンション拡散層
１１６ Ｎ型エクステンション拡散層
１１７ サイドウォールスペーサ
１１８ シリコン酸化膜
１１９ シリコン窒化膜
１２０ シリサイド層
１３０ レジスト
１３１ レジスト
１４０ 窒素
１５０ アルミ酸化膜
１５０ａ アルミ酸化膜
１５０ｂ アルミ酸化膜
１６０ Ｐ型トランジスタ
１６２ Ｎ型トランジスタ
１０１ 基板
１０２ 素子分離領域
１０３ 犠牲酸化膜
１０４ Ｐ型チャネル領域
１０５ Ｎ型チャネル領域
１０６ チャネルＳｉＧｅ層
１０７ 界面層
１０８ 高誘電率ゲート絶縁膜
１０８ａ 高誘電率ゲート絶縁膜
１０９ ランタン酸化膜
１０９ａ ランタン酸化膜
１０９ｂ ランタン酸化膜
１１０ ＴｉＮ膜
１１０ａ ＴｉＮ膜
１１１ Ｓｉ膜
１１３ Ｐ型ソース／ドレイン拡散層
１１４ Ｎ型ソース／ドレイン拡散層
１１５ Ｐ型エクステンション拡散層
１１６ Ｎ型エクステンション拡散層
１１７ サイドウォールスペーサ
１１８ シリコン酸化膜
１１９ シリコン窒化膜
１２０ シリサイド層
１３０ レジスト
１３１ レジスト
１４０ 窒素
１５０ アルミ酸化膜
１５０ａ アルミ酸化膜
１５０ｂ アルミ酸化膜
１６０ Ｐ型トランジスタ
１６２ Ｎ型トランジスタ
Claims (24)
- 基板と、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第１導電型のトランジスタと、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第２導電型のトランジスタと、
を含み、
少なくとも前記第１導電型のトランジスタにおいて、前記界面層と前記高誘電率ゲート絶縁膜との界面に、当該第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在しており、
少なくとも前記第２導電型のトランジスタにおいて、前記高誘電率ゲート絶縁膜中に前記第１の調整用金属の拡散を抑制する拡散抑制元素が存在しており、当該第２導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度が前記第１導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度より高く、
前記メタルゲート電極は、ＴｉＮである半導体装置。 - 請求項１に記載の半導体装置において、
前記第１導電型は、Ｎ型であって、
前記第１の調整用金属は、Ｌａ、Ｙ、およびＭｇのいずれかである半導体装置。 - 請求項１又は２に記載の半導体装置において、
前記第１導電型は、Ｎ型であって、
前記第１の調整用金属は窒素の前記界面層への拡散を抑制する元素である半導体装置。 - 請求項２又は３に記載の半導体装置において、
前記第１の調整用金属は、Ｌａである半導体装置。 - 基板と、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第１導電型のトランジスタと、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第２導電型のトランジスタと、
を含み、
少なくとも前記第１導電型のトランジスタにおいて、前記界面層と前記高誘電率ゲート絶縁膜との界面に、当該第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在しており、
少なくとも前記第２導電型のトランジスタにおいて、前記高誘電率ゲート絶縁膜中に前記第１の調整用金属の拡散を抑制する拡散抑制元素が存在しており、当該第２導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度が前記第１導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度より高く、
前記第１導電型は、Ｐ型であって、
前記第２導電型は、Ｎ型であって、
前記第１の調整用金属は、Ａｌであり、
前記第２導電型のトランジスタにおいて、前記界面層と前記高誘電率ゲート絶縁膜との界面に、当該第２導電型のトランジスタの閾値電圧を変化させる第２の調整用金属が存在している半導体装置。 - 請求項５に記載の半導体装置において、
前記第２の調整用金属は窒素の前記界面層への拡散を抑制する元素である半導体装置。 - 請求項５又は６に記載の半導体装置において、
前記第２の調整用金属は、Ｌａである半導体装置。 - 基板と、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第１導電型のトランジスタと、
前記基板上に形成されたシリコン酸化膜またはシリコン酸窒化膜からなる界面層と、前記界面層上に形成され、Ｈｆを含む高誘電率ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたメタルゲート電極と、を有する第２導電型のトランジスタと、
を含み、
少なくとも前記第１導電型のトランジスタにおいて、前記界面層と前記高誘電率ゲート絶縁膜との界面に、当該第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属が存在しており、
少なくとも前記第２導電型のトランジスタにおいて、前記高誘電率ゲート絶縁膜中に前記第１の調整用金属の拡散を抑制する拡散抑制元素が存在しており、当該第２導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度が前記第１導電型のトランジスタの前記高誘電率ゲート絶縁膜中の前記拡散抑制元素の濃度より高く、
前記第１導電型のトランジスタおよび前記第２導電型のトランジスタのうちＮ型のトランジスタにおいて、前記高誘電率ゲート絶縁膜が前記拡散抑制元素を含み、当該拡散抑制元素の濃度が２０％以上である半導体装置。 - 請求項１〜８のいずれか一項に記載の半導体装置において、
前記第２導電型のトランジスタにおいて、前記高誘電率ゲート絶縁膜と前記メタルゲート電極との間に、前記第１の調整用金属が存在している半導体装置。 - 請求項１〜９のいずれか一項に記載の半導体装置において、
前記第１導電型のトランジスタにおいて、前記高誘電率ゲート絶縁膜と前記メタルゲート電極との間にも、前記第１の調整用金属が存在している半導体装置。 - 請求項１〜１０のいずれか一項に記載の半導体装置において、
前記拡散抑制元素は、窒素である半導体装置。 - 請求項１〜１１のいずれか一項に記載の半導体装置において、
前記高誘電率ゲート絶縁膜は、ＨｆＳｉＯまたはＨｆＳｉＯＮである半導体装置。 - 請求項１〜１２のいずれか一項記載の半導体装置において、
前記第１導電型のトランジスタおよび前記第２導電型のトランジスタのうちＮ型のトランジスタにおいて、前記高誘電率ゲート絶縁膜が前記拡散抑制元素を含み、前記高誘電率ゲート絶縁膜中の前記拡散抑制元素濃度に比べて前記界面層中の前記拡散抑制元素濃度が低い半導体装置。 - 請求項１〜１３のいずれか一項に記載の半導体装置において、
前記第１導電型のトランジスタにおいても、前記高誘電率ゲート絶縁膜中に前記拡散抑制元素が存在している半導体装置。 - 第１導電型のトランジスタと第２導電型のトランジスタとを含む半導体装置の製造方法において、
前記第１導電型のトランジスタを形成する第１チャネル領域と前記第２導電型のトランジスタを形成する第２チャネル領域とが形成された基板の全面に、シリコン酸化膜またはシリコン酸窒化膜からなる界面層と、Ｈｆを含む高誘電率ゲート絶縁膜とをこの順で形成する工程と、
前記高誘電率ゲート絶縁膜上の全面に、前記第１導電型のトランジスタの閾値電圧を変化させる第１の調整用金属を堆積する工程と、
前記第１の調整用金属上の全面にメタルゲート電極を形成する工程と、
前記第１チャネル領域を保護膜で覆う工程と、
前記保護膜をマスクとして、前記第２チャネル領域において前記メタルゲート電極を介して前記高誘電率ゲート絶縁膜中に、前記第１の調整用金属の拡散を抑制する拡散抑制元素を添加する工程と、
熱処理により、前記第１チャネル領域において、前記第１の調整用金属を前記高誘電率ゲート絶縁膜中に拡散させて、前記高誘電率ゲート絶縁膜と前記界面層との界面に到達させる工程と、
を含む半導体装置の製造方法。 - 請求項１５に記載の半導体装置の製造方法において、
前記メタルゲート電極は、ＴｉＮである半導体装置の製造方法。 - 請求項１５又は１６に記載の半導体装置の製造方法において、
前記拡散抑制元素は、窒素である半導体装置の製造方法。 - 請求項１５〜１７のいずれか一項に記載の半導体装置の製造方法において、
前記高誘電率ゲート絶縁膜は、ＨｆＳｉＯまたはＨｆＳｉＯＮである半導体装置の製造方法。 - 請求項１５〜１８のいずれか一項に記載の半導体装置の製造方法において、
前記第１導電型は、Ｎ型であって、
前記第１の調整用金属は、Ｌａ、Ｙ、およびＭｇのいずれかである半導体装置の製造方法。 - 請求項１５〜１９のいずれか一項に記載の半導体装置の製造方法において、
前記第１導電型は、Ｐ型であって、
前記第１の調整用金属は、Ａｌである半導体装置の製造方法。 - 請求項２０に記載の半導体装置の製造方法において、
前記界面層と、前記高誘電率ゲート絶縁膜とをこの順で形成する工程は、
前記第２チャネル領域において、前記界面層の上に前記第２導電型のトランジスタの閾値電圧を変化させる第２の調整用金属を選択的に形成する工程を含み、当該工程の後に、前記第２の調整用金属の上に、前記高誘電率ゲート絶縁膜を形成する半導体装置の製造方法。 - 請求項２１に記載の半導体装置の製造方法において、
前記第２の調整用金属は、Ｌａである半導体装置の製造方法。 - 請求項１５〜２２のいずれか一項に記載の半導体装置の製造方法において、
前記拡散抑制元素を選択的に添加する工程において、プラズマ照射により前記拡散抑制元素を添加する半導体装置の製造方法。 - 請求項１５〜２２のいずれか一項に記載の半導体装置の製造方法において、
前記拡散抑制元素を選択的に添加する工程において、イオン注入により前記拡散抑制元素を添加する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009152510A JP5442332B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置およびその製造方法 |
| US12/819,662 US8188547B2 (en) | 2009-06-26 | 2010-06-21 | Semiconductor device with complementary transistors that include hafnium-containing gate insulators and metal gate electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009152510A JP5442332B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011009541A JP2011009541A (ja) | 2011-01-13 |
| JP5442332B2 true JP5442332B2 (ja) | 2014-03-12 |
Family
ID=43379743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009152510A Expired - Fee Related JP5442332B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8188547B2 (ja) |
| JP (1) | JP5442332B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160120419A (ko) * | 2015-04-08 | 2016-10-18 | 에스케이하이닉스 주식회사 | 반도체 소자, 그의 제조 방법, 및 이를 구비하는 반도체 장치 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101656443B1 (ko) * | 2009-11-20 | 2016-09-22 | 삼성전자주식회사 | 금속 게이트 스택 구조물을 갖는 씨모스 소자 |
| JP5521726B2 (ja) * | 2010-04-16 | 2014-06-18 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5449026B2 (ja) * | 2010-05-24 | 2014-03-19 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US20120319207A1 (en) * | 2011-06-17 | 2012-12-20 | Toshiba America Electronic Components, Inc. | Semiconductor device with threshold voltage control and method of fabricating the same |
| US9165826B2 (en) | 2011-08-01 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a semiconductor device comprising titanium silicon oxynitride |
| US8765603B2 (en) * | 2011-08-01 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a buffer layer |
| US9595443B2 (en) | 2011-10-20 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a semiconductor device |
| US8936977B2 (en) * | 2012-05-29 | 2015-01-20 | Globalfoundries Singapore Pte. Ltd. | Late in-situ doped SiGe junctions for PMOS devices on 28 nm low power/high performance technologies using a silicon oxide encapsulation, early halo and extension implantations |
| US9093558B2 (en) * | 2012-08-24 | 2015-07-28 | International Business Machines Corporation | Integration of multiple threshold voltage devices for complementary metal oxide semiconductor using full metal gate |
| KR101934736B1 (ko) * | 2012-08-31 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 |
| US8878302B2 (en) * | 2012-12-05 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having SiGe substrate, interfacial layer and high K dielectric layer |
| KR20140122585A (ko) * | 2013-04-10 | 2014-10-20 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| CN105097695B (zh) * | 2014-05-22 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105448918B (zh) * | 2014-09-30 | 2020-05-12 | 联华电子股份有限公司 | 互补金属氧化物半导体与其制作方法 |
| US9837487B2 (en) | 2015-11-30 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure with gate stack |
| KR102664033B1 (ko) * | 2017-02-06 | 2024-05-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10629749B2 (en) * | 2017-11-30 | 2020-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of treating interfacial layer on silicon germanium |
| US11264477B2 (en) * | 2019-09-23 | 2022-03-01 | Globalfoundries U.S. Inc. | Field-effect transistors with independently-tuned threshold voltages |
| KR20210050027A (ko) | 2019-10-25 | 2021-05-07 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| US12112951B2 (en) * | 2022-02-17 | 2024-10-08 | Applied Materials, Inc. | Integrated dipole region for transistor |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400323B1 (ko) * | 2001-11-01 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 |
| JP4574951B2 (ja) * | 2003-02-26 | 2010-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TWI258811B (en) * | 2003-11-12 | 2006-07-21 | Samsung Electronics Co Ltd | Semiconductor devices having different gate dielectrics and methods for manufacturing the same |
| JP2006108602A (ja) | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4855419B2 (ja) * | 2005-12-13 | 2012-01-18 | 富士通株式会社 | 半導体装置の製造方法 |
| US7645710B2 (en) * | 2006-03-09 | 2010-01-12 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| JP4282691B2 (ja) * | 2006-06-07 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
| EP1944801A1 (en) * | 2007-01-10 | 2008-07-16 | Interuniversitair Microelektronica Centrum | Methods for manufacturing a CMOS device with dual work function |
| JP2008306051A (ja) * | 2007-06-08 | 2008-12-18 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2009044051A (ja) * | 2007-08-10 | 2009-02-26 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP5196954B2 (ja) * | 2007-10-31 | 2013-05-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US8021939B2 (en) * | 2007-12-12 | 2011-09-20 | International Business Machines Corporation | High-k dielectric and metal gate stack with minimal overlap with isolation region and related methods |
| JP2010157587A (ja) * | 2008-12-26 | 2010-07-15 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2010161308A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-06-26 JP JP2009152510A patent/JP5442332B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-21 US US12/819,662 patent/US8188547B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160120419A (ko) * | 2015-04-08 | 2016-10-18 | 에스케이하이닉스 주식회사 | 반도체 소자, 그의 제조 방법, 및 이를 구비하는 반도체 장치 |
| KR102263765B1 (ko) * | 2015-04-08 | 2021-06-09 | 에스케이하이닉스 주식회사 | 반도체 소자, 그의 제조 방법, 및 이를 구비하는 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011009541A (ja) | 2011-01-13 |
| US8188547B2 (en) | 2012-05-29 |
| US20100327366A1 (en) | 2010-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5442332B2 (ja) | 半導体装置およびその製造方法 | |
| US6794234B2 (en) | Dual work function CMOS gate technology based on metal interdiffusion | |
| US8143676B2 (en) | Semiconductor device having a high-dielectric-constant gate insulating film | |
| US8293632B2 (en) | Manufacturing method of semiconductor device | |
| JP2010161308A (ja) | 半導体装置およびその製造方法 | |
| JP2011187478A (ja) | 半導体装置およびその製造方法 | |
| JP4837011B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP4860183B2 (ja) | 半導体装置およびその製造方法 | |
| US20090294877A1 (en) | Semiconductor device and manufacturing method thereof | |
| WO2011036841A1 (ja) | 半導体装置及びその製造方法 | |
| US20100252888A1 (en) | Semiconductor device | |
| WO2011021316A1 (ja) | 半導体装置及びその製造方法 | |
| US20120045892A1 (en) | Method for fabricating semiconductor device | |
| JP2007188969A (ja) | 半導体装置およびその製造方法 | |
| JP4792716B2 (ja) | 半導体装置およびその製造方法 | |
| US20090057786A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5086665B2 (ja) | 半導体装置およびその製造方法 | |
| CN100388496C (zh) | 半导体器件 | |
| KR100843223B1 (ko) | 채널 타입에 따라 이종의 메탈 게이트 구조를 채용하는반도체 소자 및 그 제조 방법 | |
| WO2011151945A1 (ja) | 半導体装置及びその製造方法 | |
| JP4040602B2 (ja) | 半導体装置 | |
| JP2012054531A (ja) | 半導体装置及びその製造方法 | |
| WO2011027487A1 (ja) | 半導体装置及びその製造方法 | |
| JP4855419B2 (ja) | 半導体装置の製造方法 | |
| KR100729367B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5442332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |