[go: up one dir, main page]

JP2012054531A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012054531A
JP2012054531A JP2011076787A JP2011076787A JP2012054531A JP 2012054531 A JP2012054531 A JP 2012054531A JP 2011076787 A JP2011076787 A JP 2011076787A JP 2011076787 A JP2011076787 A JP 2011076787A JP 2012054531 A JP2012054531 A JP 2012054531A
Authority
JP
Japan
Prior art keywords
channel region
film
dielectric constant
high dielectric
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011076787A
Other languages
English (en)
Inventor
Kenzo Mabe
謙三 間部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011076787A priority Critical patent/JP2012054531A/ja
Priority to US13/195,396 priority patent/US20120025321A1/en
Publication of JP2012054531A publication Critical patent/JP2012054531A/ja
Priority to US13/914,956 priority patent/US9343373B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】生産性に優れた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、シリコン基板１０１と、同一のシリコン基板１０１上に設けられたＮ型トランジスタ２００およびＰ型トランジスタ２０２と、を備え、Ｎ型トランジスタ２００およびＰ型トランジスタ２０２は、Ｈｆを含む高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に設けられたＴｉＮ膜１１０と、を有しており、Ｎ型トランジスタ２００は、シリコン基板１０１と高誘電率ゲート絶縁膜１０８との間に、Ｌａ添加ＳｉＯ２膜１０９ａを有しており、Ｐ型トランジスタ２０２は、高誘電率ゲート絶縁膜１０８とＴｉＮ膜１１０の間に、Ｎ型トランジスタ２００と同じ仕事関数調整用元素を含有するＬａ添加ＳｉＯ２膜１０９ｂを有する。
【選択図】図８

Description

本発明は、半導体装置及びその製造方法に関する。
トランジスタの微細化が進む先端ＣＭＯＳ（相補型ＭＯＳ）デバイスの開発では、ポリシリコン（ｐｏｌｙ−Ｓｉ）電極の空乏化による駆動電流の劣化が問題となっている。そこで、メタルゲート電極の適用により電極の空乏化を回避することで駆動電流の劣化を防ぐ技術が検討されている。メタルゲート電極に用いる材料として、純金属や金属窒化物あるいはシリサイド材料等が検討されているが、いずれの場合においても、Ｎ型ＭＯＳＦＥＴ、Ｐ型ＭＯＳＦＥＴのしきい値電圧（Ｖｔｈ）を適切な値に設定可能でなければならない。
例えば、高性能ＣＭＯＳトランジスタではＶｔｈを±０．１Ｖ程度とする必要があるため、Ｎ型ＭＯＳＦＥＴでは実効的な仕事関数（ＥＷＦ）がＮ型ｐｏｌｙ−Ｓｉの仕事関数（４．０ｅＶ）程度の材料を、Ｐ型ＭＯＳＦＥＴではＮ型ｐｏｌｙ−Ｓｉの仕事関数（５．２ｅＶ）程度の材料をゲート電極に用いる必要がある。
現在、メタルゲート電極の候補材料として、熱的安定性やゲート加工容易性の観点から、窒化チタン（ＴｉＮ）が広く検討されている。ＴｉＮは、Ｈｉｇｈ−ｋゲート絶縁膜上でＳｉバンドギャップのミッドギャップ付近のＥＷＦを持つことが知られており、この技術だけでは高性能ＣＭＯＳトランジスタで必要とされる低Ｖｔｈを実現することは出来ない。
非特許文献１には、Ｐ型ＭＯＳＦＥＴでは、ＴｉＮ電極とＨｉｇｈ−ｋゲート絶縁膜との界面にアルミ酸化膜（キャップ膜）を導入することにより、フラットバンド電圧（ＶＦＢ）を正バイアス側にシフトさせて、ＥＷＦを増大させ、Ｖｔｈを低減させる技術が記載されている。
また、特許文献１には、半導体基板上に形成された金属層と半導体基板との間にＨｆもしくはＺｒを主成分とする酸化膜を形成して、半導体基板の界面に形成されるショットキーバリアハイトを制御する技術が記載されている。
非特許文献１には、Ｐ型ＭＯＳＦＥＴにおいて、ゲート電極とゲート絶縁膜との界面にキャップ膜（アルミ酸化膜）を導入することにより、Ｖｔｈを低減できることが記載されている。このような技術思想を利用して、同一の基板上のＮＭＯＳ領域とＰＭＯＳ領域とでＶｔｈを作り分けるには、ＮＭＯＳ領域ではランタン酸化膜（キャップ膜）を選択的に導入し、且つＰＭＯＳ領域ではアルミ酸化膜（キャップ膜）を選択的に導入することが必要となる。すなわち、両領域の仕事関数調整用元素種を合わせて２種以上用いる必要がでてくる。しかしながら、このような製造プロセスは煩雑化するため、生産性が低下することがあり得る。
また、非特許文献１に記載のＰ型ＭＯＳＦＥＴにおいては、ＴｉＮ電極とＨｉｇｈ−ｋゲート絶縁膜との間に、通常ＰＭＯＳで用いられる仕事関数調整用元素Ａｌの酸化膜を導入することにより、実効仕事関数は増加しているものの、その増加量には改善の余地があった。
また、特許文献１に記載の技術は、半導体基板の界面に形成されるショットキーバリアハイトを制御するには有効であるが、当該ショットキーバリアとＨｉｇｈ−ｋゲート絶縁膜上のゲート電極の実効仕事関数とでは決定機構がまったく異なる。つまり、ショットキーバリアハイトを制御する技術を、実効仕事関数を制御する技術に適用することは困難である。
本発明者らが検討した結果、ＮＭＯＳ領域とＰＭＯＳ領域とで同種の仕事関数調整用元素を用い、かつ、仕事関数調整用元素含有膜の積層順番を適切に制御することにより、ＮＭＯＳ領域とＰＭＯＳ領域とでＶｔｈが作り分けられることが判明した。
検討の結果、以下の構成のものが好適であることを見出した。
すなわち、本発明によれば、
基板と、
同一の前記基板上に設けられたＮチャネル型ＭＩＳトランジスタおよびＰチャネル型ＭＩＳトランジスタと、を備え、
前記Ｎチャネル型ＭＩＳトランジスタおよび前記Ｐチャネル型ＭＩＳトランジスタは、Ｈｆを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、
前記Ｎチャネル型ＭＩＳトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Ｐチャネル型ＭＩＳトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Ｎチャネル型ＭＩＳトランジスタと同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置が提供される。
また、本発明によれば、
基板と、
同一の前記基板上に設けられたＮチャネル型ＭＩＳトランジスタおよびＰチャネル型ＭＩＳトランジスタと、を備え、
前記Ｎチャネル型ＭＩＳトランジスタおよび前記Ｐチャネル型ＭＩＳトランジスタは、Ｈｆを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、
前記Ｐチャネル型ＭＩＳトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Ｎチャネル型ＭＩＳトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Ｐチャネル型ＭＩＳトランジスタと同じ第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置が提供される。
また、本発明によれば、
Ｎチャネル領域およびＰチャネル領域を有する基板上のうち、前記Ｎチャネル領域上に、第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Ｈｆを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Ｐチャネル領域上に、Ｈｆを含む高誘電率ゲート絶縁膜、前記Ｎチャネル領域と同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法が提供される。
また、本発明によれば、
Ｎチャネル領域およびＰチャネル領域を有する基板上のうち、前記Ｐチャネル領域上に、第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Ｈｆを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Ｎチャネル領域上に、Ｈｆを含む高誘電率ゲート絶縁膜、前記Ｐチャネル領域と同じ第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法が提供される。
以上によれば、Ｎチャネル領域とＰチャネル領域とで同種の仕事関数調整用元素が用いられる。すなわち、第１に、通常ｎチャネル型ＭＩＳトランジスタに用いられる第１仕事関数調整用元素がＰチャネル領域で用いられる。第２に、通常Ｐチャネル型ＭＩＳトランジスタに用いられる第２仕事関数調整用元素がＮチャネル領域で用いられる。このため、Ｎチャネル領域とＰチャネル領域とで異なる仕事関数調整用元素を用いる場合と比較して、製造プロセスが簡略になり、生産性が向上することになる。
また、さらに検討した結果、ｐチャネル型ＭＩＳトランジスタにおいて、高誘電率ゲート絶縁膜とゲート電極の間に、通常ｎチャネル型ＭＩＳトランジスタに用いられる仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成することにより、Ａｌ等の従来のＰＭＯＳ用仕事関数調整用元素と比較して、実効仕事関数を増加させることができ、低Ｖｔｈのｐチャネル型ＭＩＳトランジスタが得られることが判明した。
検討の結果、以下の構成のものが好適であることを見出した。
すなわち、本発明によれば、
基板と、
前記基板上に設けられたＰチャネル型ＭＩＳトランジスタ、を備え、
前記Ｐチャネル型ＭＩＳトランジスタは、Ｈｆを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、
前記Ｐチャネル型ＭＩＳトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極との間に、Ｌａ、Ｙ、Ｍｇからなる群から選択される少なくとも一種を含む仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置が提供される。
本発明によれば、生産性に優れた半導体装置およびその製造方法が提供される。
本発明の第１の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１の実施の形態における半導体装置を示す断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２の実施の形態における半導体装置を示す断面図である。 本発明の第３の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第３の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第３の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第３の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第３の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第３の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第３の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第３の実施の形態における半導体装置を示す断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の第４の実施の形態における半導体装置を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜第１の実施の形態＞
まず、第１の実施の形態の半導体装置について説明する。
図８は、第１の実施の形態の半導体装置の断面図を示す。本図は、ＭＯＳＦＥＴのチャネル長方向の断面図を示している。
本実施の形態の半導体装置１００は、基板（シリコン基板１０１）と、同一のシリコン基板１０１上に設けられたＮチャネル型ＭＩＳトランジスタ（Ｎ型トランジスタ２００）およびＰチャネル型ＭＩＳトランジスタ（Ｐ型トランジスタ２０２）と、を備える。Ｎ型トランジスタ２００およびＰ型トランジスタ２０２は、Ｈｆを含む高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に設けられたゲート電極（ＴｉＮ膜１１０）と、を共通して有している。Ｎ型トランジスタ２００は、シリコン基板１０１と高誘電率ゲート絶縁膜１０８との間に、第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９ａ）を有している。一方、Ｐ型トランジスタ２０２は、高誘電率ゲート絶縁膜１０８とゲート電極（ＴｉＮ膜１１０）の間に、Ｎ型トランジスタ２００と同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９ｂ）を有する。つまり、本実施の形態の半導体装置１００において、Ｐ型トランジスタ２０２は、高誘電率ゲート絶縁膜１０８とゲート電極（ＴｉＮ膜１１０）との間に、Ｌａ、Ｙ、Ｍｇからなる群から選択される少なくとも一種を含む第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９ｂ）を有する。本実施の形態においては、Ｐチャネル領域１０４とＮチャネル領域１０５とには、同種かつ１個の第１仕事関数調整用元素が使用されている。
半導体装置１００は、シリコン基板１０１と、シリコン基板１０１表面に形成された素子分離領域１０２と、素子分離領域１０２により分離されたＰ型チャネル領域１０４およびＮ型チャネル領域１０５と、シリコン基板１０１のＰ型チャネル領域１０４上およびＮ型チャネル領域１０５上にそれぞれ形成されたＰ型トランジスタ２０２（ＭＩＳＦＥＴ）およびＮ型トランジスタ２００（ＭＩＳＦＥＴ）とを含む。
Ｐ型トランジスタ２０２は、シリコン基板１０１上に形成されたＨｆを含む高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に形成されたＬａ添加ＳｉＯ２膜１０９ｂと、Ｌａ添加ＳｉＯ２膜１０９ｂ上に形成されたメタルゲート電極であるＴｉＮ膜１１０と、を有する。Ｐ型トランジスタ２０２は、さらに、ＴｉＮ膜１１０上に形成されたＳｉ膜１１１と、Ｓｉ膜１１１上に形成されたシリサイド層１２０と、ゲート電極の側方に形成されたオフセットスペーサ１１８およびサイドウォールスペーサ１１９と、シリコン基板１０１表面に形成されたＰ型ソースドレイン拡散層１１３、Ｐ型エクステンション拡散層１１５、およびＰ型ソースドレイン拡散層１１３表面に形成されたシリサイド膜１２０とを含む。
Ｎ型トランジスタ２００は、シリコン基板１０１上に形成されたＬａ添加ＳｉＯ２膜１０９ａと、Ｌａ添加ＳｉＯ２膜１０９ａ上に形成された高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に形成されたメタルゲート電極であるＴｉＮ膜１１０と、を有する。Ｎ型トランジスタ２００は、さらに、ＴｉＮ膜１１０上に形成されたＳｉ膜１１１と、Ｓｉ膜１１１上に形成されたシリサイド層１２０と、ゲート電極の側方に形成されたオフセットスペーサ１１８およびサイドウォールスペーサ１１９と、シリコン基板１０１表面に形成されたＮ型ソースドレイン拡散層１１４、Ｎ型エクステンション拡散層１１６、およびＮ型ソースドレイン拡散層１１４表面に形成されたシリサイド膜１２０とを含む。
本実施の形態において、高誘電率ゲート絶縁膜１０８は、ＨｆＳｉＯＮまたはＨｆＯＮにより構成することができる。オフセットスペーサ１１８およびサイドウォールスペーサ１１９は、それぞれシリコン酸化膜およびシリコン窒化膜により構成される。
また、Ｎ型トランジスタ２００のシリコン基板１０１と高誘電率ゲート絶縁膜１０８との間には、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９ｂ）が設けられている。仕事関数調整用元素としては、Ｌａ、Ｙ、およびＭｇのいずれかとすることができる。これらの仕事関数調整用元素は、通常、Ｎ型トランジスタ２００の実効仕事関数を低減する。本実施の形態では、Ｌａを用いている。
一方、Ｐ型トランジスタ２０２の高誘電率ゲート絶縁膜１０８とＴｉＮ膜１１０の間には、Ｎ型トランジスタ２００の仕事関数調整用元素と同一種類の仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９ｂ）が設けられている。本実施の形態において、仕事関数調整用元素としては、Ｌａ、Ｙ、およびＭｇのいずれかとすることができる。本実施の形態では、Ｌａを用いている。
ここで、本発明者が検討した結果、仕事関数調整用元素の導入位置や存在状態を適宜選択することにより、Ｎ型トランジスタ２００用の仕事関数調整用元素を用いて、通常Ｐ型トランジスタ２０２に用いるＡｌと比較して、Ｐ型トランジスタ２０２の実効仕事関数の変調幅を増大させることができることが判明した。すなわち、Ｎ型トランジスタ２００用の仕事関数調整用元素を、Ｐ型トランジスタ２０２の高誘電率ゲート絶縁膜１０８とＴｉＮ膜１１０との間に導入すること、かつシリコン酸化膜やシリコン酸窒化膜に元素単体として導入することにより、本実施の形態において、Ｐ型トランジスタ２０２の実効仕事関数の変調幅を、従来のＡｌによる実効仕事関数増加量に比べて増大させることができる。
次に、第１の実施の形態の製造方法について説明する。
図１〜図７は第１の実施形態の半導体装置の製造方法を説明するための断面図であり、ＭＯＳＦＥＴのチャネル長方向の断面図を示している。
本実施の形態の半導体装置の製造方法は、Ｎチャネル領域１０５およびＰチャネル領域１０４を有する基板（シリコン基板１０１）上のうち、Ｎチャネル領域１０５上に、第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９ａ）、Ｈｆを含む高誘電率ゲート絶縁膜１０８、及びゲート電極（ＴｉＮ膜１１０）を形成するとともに、基板上のうち、Ｐチャネル領域１０４上に、Ｈｆを含む高誘電率ゲート絶縁膜１０８、Ｎチャネル領域と同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９ｂ）、及びゲート電極（ＴｉＮ膜１１０）を形成する工程を含む、すなわち、まず、Ｎチャネル領域１０５およびＰチャネル領域１０４を有する基板（シリコン基板１０１）のうち、Ｎチャネル領域１０５上に第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Ｎチャネル領域１０５上及びＰチャネル領域１０４上に、Ｈｆを含む高誘電率ゲート絶縁膜１０８を形成する。次いで、Ｐチャネル領域１０４上の高誘電率ゲート絶縁膜１０８上に、Ｎチャネル領域１０５と同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Ｎチャネル領域１０５上及びＰチャネル領域１０４上に、それぞれゲート電極（ＴｉＮ膜１１０）を形成する。また、半導体装置の製造方法は、Ｐチャネル領域１０４上の高誘電率ゲート絶縁膜１０８上に、Ｌａ、Ｙ、Ｍｇからなる群から選択される少なくとも一種を含む仕事関数調整用元素を含有する膜およびシリコン酸化膜またはシリコン酸窒化膜を形成する工程を含む。
まず、図１に示すように、周知の方法により、シリコン基板１０１上に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域１０２を形成する。続いて、素子分離領域１０２の間に形成される素子領域のシリコン基板１０１の表面に犠牲酸化膜１０３を成長させる。
続いて、Ｎチャネル領域１０５に対してはボロンを注入し、Ｐチャネル領域１０４に対してはリンまたはヒ素をイオン注入する。このイオン注入により、犠牲酸化膜１０３を介してシリコン基板１０１の表面近傍にイオンが注入される。続いて、例えばＮＨ４Ｆ水溶液または希フッ酸を用いて、犠牲酸化膜１０３を除去する。
続いて、図２に示すように、Ｎチャネル領域１０５上に選択的に、シリコン酸化膜（ケミカルＳｉＯ２膜）またはシリコン酸窒化膜（ＳｉＯＮ膜）を形成する。本実施の形態では、シリコン酸化膜である。シリコン酸化膜は、熱酸化により形成することができる。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、このシリコン酸化膜上に、ＮＭＯＳ用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、Ｌａ２Ｏ３（ランタン酸化膜）を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Ｎチャネル領域１０５のシリコン基板１０１上に、Ｌａ添加ＳｉＯ２膜１０９ａを形成する。この後、余剰のＬａ２Ｏ３を除去する。
ここで、本実施の形態ではシリコン酸化膜に代えて、シリコン酸窒化膜を用いてもよい。シリコン酸窒化膜は、たとえば、ケミカルＳｉＯ２膜を形成する工程と、当該ケミカルＳｉＯ２膜を窒化（たとえばプラズマ窒化）する工程と、窒化したケミカルＳｉＯ２膜を酸化（たとえば酸素アニール酸化）する工程と、により形成することができる。これにより、Ｎチャネル領域１０５のシリコン基板１０１上に、Ｌａ添加シリコン酸窒化膜を形成できる。
続いて、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、シリコン基板１０１の全面に、不図示のＨｆＳｉＯ膜（ハフニウム珪酸化膜）を全面に形成する。引き続き、該ＨｆＳｉＯ膜に対して、窒素雰囲気中でプラズマ処理を行った後、熱処理を行う。これにより、図３に示すように、ＨｆＳｉＯ膜を、（ＨｆＳｉＯＮ膜；ハフニウム珪酸窒化膜）１０８に改質して、高誘電率ゲート絶縁膜１０８を構成する。
ここで、高誘電率ゲート絶縁膜１０８上に不図示のレジストパターンを形成して、Ｐチャネル領域１０４側の高誘電率ゲート絶縁膜１０８に窒素プラズマ照射もしくは窒素イオン注入などによって窒素添加を行ってもよい。これにより、Ｐチャネル領域１０４側の高誘電率ゲート絶縁膜１０８の窒素濃度を、Ｎチャネル領域１０５と比較して高くすることができる。その後、レジストを剥離する。本実施の形態において、濃度は、原子濃度とすることができる。
続いて、図４に示すように、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８上に、選択的に、シリコン酸化膜またはシリコン酸窒化膜を形成する。本実施の形態では、シリコン酸化膜を用いる。引き続き、ＣＶＤ法またはＰＶＤ法を用いて、このシリコン酸化膜上に、ＮＭＯＳ用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、Ｌａ２Ｏ３（ランタン酸化膜）を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８上に、Ｌａ添加ＳｉＯ２膜１０９ｂを形成する。この後、余剰のＬａ２Ｏ３を除去する。このとき、Ｌａ添加ＳｉＯ２膜１０９ｂの膜厚としては、特に限定されないが、例えば１ｎｍとすることができる。また、Ｎチャネル領域１０５側と同様にして、シリコン酸化膜に代えて、シリコン酸窒化膜を用いることにより、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８上に、Ｌａ添加ＳｉＯＮ膜を形成することができる。
続いて、図５に示すように、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８上およびＰチャネル領域１０４のＬａ添加ＳｉＯ２膜１０９ｂ上に、ＴｉＮ膜１１０を形成する。ＴｉＮ膜１１０は、たとえばＴｉＮターゲットを用いた反応性スパッタ法、Ｔｉターゲットを用いたスパッタリング時に窒素を導入してＴｉＮを形成する反応性スパッタ法、ＣＶＤ法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成することができる。
続いて、図６に示すように、ＴｉＮ膜１１０上の全面にＳｉ膜１１１を形成する。続いて、図７のように、ハードマスク（図示せず）を用いて、Ｓｉ膜１１１、ＴｉＮ膜１１０をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工する。さらに、その下層のＬａ添加ＳｉＯ２膜１０９ａ、Ｌａ添加ＳｉＯ２膜１０９ｂ、高誘電率ゲート絶縁膜１０８をゲート形状にエッチングする
続いて、シリコン基板１０１上の全面にたとえばＣＶＤ法で絶縁膜を堆積し、当該絶縁膜をＲＩＥ法を用いてエッチングすることにより、オフセットスペーサ（不図示）を形成する。オフセットスペーサは、たとえばシリコン酸化膜またはシリコン酸窒化膜により構成することができる。さらに、シリコン基板１０１上の全面にたとえばＣＶＤ法で絶縁膜を堆積し、当該絶縁膜をＲＩＥ法を用いてエッチングすることにより、サイドウォールスペーサを形成する、サイドウォールスペーサは、シリコン酸窒化膜またはシリコン酸化膜により構成することができる。
続いて、Ｎチャネル領域１０５を覆うレジスト（不図示）をマスクとして、Ｐチャネル領域１０４にＢをイオン注入してＰ型ソースドレイン拡散層１１３を形成し、レジストを除去する。同様に、Ｐチャネル領域１０４を覆うレジスト（不図示）をマスクとして、Ｎチャネル領域１０５にＰまたはＡｓをイオン注入してＮ型ソースドレイン拡散層１１４を形成し、レジストを除去する。その後、熱処理を行う。
次いで、図示しないサイドウォールスペーサを除去し、その後、レジスト（不図示）をマスクに用いてＢをＰチャネル領域１０４にイオン注入し、Ｐ型エクステンション拡散層１１５を形成し、レジストを除去する。同様に、レジスト（不図示）をマスクに用いてＰまたはＡｓをＮチャネル領域１０５にイオン注入し、Ｎ型エクステンション拡散層１１６を形成する。この後、熱処理を行う。
なお、Ｌａ添加ＳｉＯ２膜１０９ｂ等の第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成するための熱処理は、ランタン酸化膜（第１仕事関数調整用元素を含有する金属膜）の形成後に行われる熱処理であれば、とくにタイミングは限定されるものではない。また、Ｌａ添加ＳｉＯ２膜１０９ｂを形成することを目的とする最適化された熱処理を別途付加することもできる。
ＣＶＤ法およびＲＩＥ法を用いて、オフセットスペーサ１１８（ＳｉＯ２膜）とサイドウォールスペーサ１１９（シリコン酸窒化膜）からなる２層のサイドウォールスペーサを形成する。周知のサリサイドプロセスにより、Ｐ型ソースドレイン拡散層１１３、Ｎ型ソースドレイン拡散層１１４およびＳｉ膜１１１の表面にシリサイド膜１２０を自己整合的に形成する。これにより、図８に示す、本実施の形態の半導体装置１００が得られる。その結果、図８のように、Ｎ型トランジスタ２００およびＰ型トランジスタ２０２において、シリサイド／Ｓｉ／メタルゲート／の積層構造を有するゲート電極が形成される。
この後は、従来のトランジスタで用いられているように、層間絶縁膜の形成、コンタクトホールの開口および埋め込み、配線形成等を行うことによって、ＣＭＯＳＦＥＴを備えた半導体集積回路を形成することができる。
次に、第１の実施の形態の作用効果について説明する。
本実施の形態では、Ｐ型トランジスタ２０２のＨｆＳｉＯＮ（高誘電率ゲート絶縁膜１０８）とＴｉＮ電極（ＴｉＮ膜１１０）との間に、Ｌａ添加ＳｉＯ２膜１０９ｂが形成されている。このＬａは、Ｎ型トランジスタ２００に使用されているものと同じ種類の仕事関数調整用元素である。これにより、Ｐ型トランジスタ２０２のＴｉＮ電極とＨｆＳｉＯＮとの界面にＴｉＮ電極の実効仕事関数を増加させる界面双極子を形成することが出来る。Ｌａによる実効仕事関数変調幅（約０．６ｅＶ）は、従来のＰＭＯＳ用仕事関数調整用元素Ａｌによる実効仕事関数増加量（約０．２ｅＶ）に比べて大きい。したがって、本実施の形態では、従来技術と比較して、低ＶｔｈのＰ型トランジスタ２０２を得ることができる。
また、本実施の形態では、Ｌａなどの仕事関数調整用元素を添加したシリコン酸化膜またはシリコン酸窒化膜の挿入位置を、Ｐ型トランジスタ２０２とＮ型トランジスタ２００とで変更することにより、同一種類の仕事関数調整用元素を用いて、Ｐ型トランジスタ２０２の実効仕事関数を増大させつつ、Ｎ型トランジスタ２００の実効仕事関数を低減させることができる。つまり、Ｌａ添加ＳｉＯ２膜を、Ｐ型トランジスタ２０２ではＴｉＮ膜１１０（ゲート電極）と高誘電率ゲート絶縁膜１０８との界面に、Ｎ型トランジスタ２００では高誘電率ゲート絶縁膜１０８と基板（シリコン基板１０１）との界面に、挿入することにより、Ｎ／ＰＭＯＳ領域でＶｔｈの作りわけを行うことが出来る。したがって、本実施の形態によれば、一種類の仕事関数調整用元素の挿入位置により、Ｐ型トランジスタ２０２とＮ型トランジスタ２００を作り分けることができるので、工程の簡略化および低コスト化を実現することができる。
また、本実施の形態においては、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８に、ゲート絶縁膜にＬａなどの仕事関数調整用元素の拡散抑制元素である窒素などが含まれている。この高誘電率ゲート絶縁膜１０８により、その上に形成されたＬａ添加ＳｉＯ２膜１０９ｂからＬａが熱処理により、高誘電率ゲート絶縁膜１０８と半導体基板（シリコン基板１０１）との界面に拡散することが抑制される。これにより、高誘電率ゲート絶縁膜１０８と半導体基板（シリコン基板１０１）界面に、ＴｉＮ電極（ＴｉＮ膜１１０）の実効仕事関数を減少させる電気双極子が形成されることが抑制される。したがって、低ＶｔｈのＰ型トランジスタ２０２が得られる。
また、Ｐ型トランジスタ２０２の仕事関数調整用元素はＬａに限らず、Ｙ、Ｍｇのいずれかもしくはその組み合わせであっても、Ｌａと同様の効果を得ることが出来る。
また、これまでに、Ｎ型ＭＯＳＦＥＴでは、ＴｉＮ電極とＨｉｇｈ−ｋゲート絶縁膜との界面にランタン酸化膜（キャップ膜）を選択的に導入することにより、フラットバンド電圧（ＶＦＢ）を負バイアス側にシフトさせ、ＥＷＦを低減させ、Ｖｔｈを低減させる技術が提案されている。また、ランタン酸化膜の膜厚の増加に伴い、ＶＦＢの負バイアス側へのシフト量が増加して、ＥＷＦをＳｉ伝導帯端近傍付近まで低減させ、所望のＶｔｈを得ることが出来ることが知られている。
これに対して、本実施の形態のＰ型トランジスタ２０２においては、ＨｆＳｉＯＮ（高誘電率ゲート絶縁膜１０８）とＴｉＮ膜１１０との間に、Ｎ型トランジスタ２００に使用されているものと同じ種類の仕事関数調整用元素が拡散しているＬａ添加ＳｉＯ２膜１０９ｂが形成されている。これにより、Ｐ型トランジスタ２０２のＴｉＮ電極とＨｆＳｉＯＮとの界面にＴｉＮ電極の実効仕事関数を増加させる界面双極子を形成することが出来る。したがって、従来技術と比較して、低ＶｔｈのＰ型トランジスタ２０２を得ることができる。
＜第２の実施の形態＞
次に、第２の実施の形態の半導体装置について説明する。
図１７は、第１の実施の形態の半導体装置の断面図を示す。本図は、ＭＯＳＦＥＴのチャネル長方向の断面図を示している。
第２の実施の形態の半導体装置３００は、Ｐ型トランジスタ２０２およびＮ型トランジスタ２００を備える。このＰ型トランジスタ２０２は、シリコン基板１０１上に形成されたシリコン酸化膜１０７と、シリコン酸化膜１０７上に形成された高誘電率ゲート絶縁膜１０８'と、高誘電率ゲート絶縁膜１０８'上に形成されたＴｉＮ膜１１０およびシリサイド膜１２０を備える。そして、これらの高誘電率ゲート絶縁膜１０８'とＴｉＮ膜１１０との間には、Ｌａ添加ＳｉＯ２膜１０９''およびＳｉＯ２膜１６０'が形成されている。
一方、Ｎ型トランジスタ２００は、シリコン基板１０１上に形成されたシリコン酸化膜１０７と、シリコン酸化膜１０７上に形成された高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に形成されたＴｉＮ膜１１０およびシリサイド膜１２０を備える。そして、これらのシリコン基板１０１上のシリコン酸化膜１０７と高誘電率ゲート絶縁膜１０８との間に、Ｌａ添加ＳｉＯ２膜１０９'が形成されている。
次に、第２の実施の形態の半導体装置の製造方法について説明する。
図９〜図１６は、第２の実施形態の半導体装置を説明するための断面図である。
第２の実施の形態の半導体装置３００は、仕事関数調整用元素の拡散工程が、Ｐチャネル領域１０４およびＮチャネル領域１０５で同時である点以外は、第１の実施の形態と同様である。つまり、第２の実施の形態の半導体装置３００の製造方法は、次の工程を含む。すなわち、まず、Ｎチャネル領域１０５およびＰチャネル領域１０４を有する基板（シリコン基板１０１）のうち、Ｎチャネル領域１０５上かつＰチャネル領域１０４上に、シリコン酸化膜１０７またはシリコン酸窒化膜を形成する。次いで、Ｎチャネル領域１０５上かつＰチャネル領域１０４上に、高誘電率ゲート絶縁膜１０８を形成する。次いで、レジストマスク１３０のパターンを用いて、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８に選択的に、仕事関数調整用元素の拡散を抑制する元素を選択的に導入する。次いで、Ｎチャネル領域１０５およびＰチャネル領域１０４の高誘電率ゲート絶縁膜１０８上に、仕事関数調整用元素を含有する膜（ランタン酸化膜１５０）を形成するとともに、Ｐチャネル領域１０４のランタン酸化膜１５０上にシリコン酸化膜（ＳｉＯ２膜１６０）またはシリコン酸窒化膜を形成する。次いで、熱処理を行う。次いで、Ｎチャネル領域１０５上及びＰチャネル領域１０４上ゲート電極（ＴｉＮ膜１１０）を形成する。また、本実施の形態により得られた半導体装置３００においては、Ｎチャネル領域１０５において、シリコン基板１０１と高誘電率ゲート絶縁膜１０８との間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９'）が形成されており、かつＰチャネル領域１０４において、高誘電率ゲート絶縁膜１０８とＴｉＮ膜１１０の間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ｌａ添加ＳｉＯ２膜１０９''）が形成されている。
まず、図１に示す工程により、Ｐチャネル領域１０４およびＮチャネル領域１０５を形成する。この後、図９に示すように、Ｐチャネル領域１０４およびＮチャネル領域１０５のシリコン基板１０１上に、シリコン酸化膜１０７（ケミカルＳｉＯ２膜）を形成する。シリコン酸化膜１０７は、上述の形成方法と同様にする。また、シリコン酸化膜１０７に代えて、シリコン酸窒化膜を用いてもよい。
続いて、ＭＯＣＶＤ法を用いて、不図示のＨｆＳｉＯ膜（ハフニウム珪酸化膜）をシリコン酸化膜１０７の全面に形成する。このＨｆＳｉＯ膜に対して、窒素雰囲気中でプラズマ処理した後に熱処理を行う。これにより、ＨｆＳｉＯ膜を改質して、高誘電率ゲート絶縁膜１０８（ＨｆＳｉＯＮ膜）を構成する（図１０）。
続いて、図１１のように、Ｐチャネル領域１０４を露出するレジストマスク１３０のパターンを形成する。次いで、このＮチャネル領域１０５を覆うレジストマスク１３０をマスクとして、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８に対して、窒素プラズマ１４０照射もしくは窒素イオン注入等を行うことにより、窒素が添加した高誘電率ゲート絶縁膜１０８'に改質する。このようにして、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８'は、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８の窒素濃度より高くできる。その後、レジスト１３０を剥離する。
続いて、図１２に示すように、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８上およびＰチャネル領域１０４の高誘電率ゲート絶縁膜１０８'上の全面に、ランタン酸化膜１５０（仕事関数調整用元素含有金属酸化膜）を堆積する。つまり、同一工程で、ランタン酸化膜１５０をＰチャネル領域１０４およびＮチャネル領域１０５に形成する。ランタン酸化膜１５０は、例えばＰＶＤ法で形成する。このランタン酸化膜１５０の膜厚は、例えば１ｎｍ以下とする。
続いて、図１３のように、Ｐチャネル領域１０４のランタン酸化膜１５０上のみ選択的に、ＳｉＯ２膜１６０を形成する。ＳｉＯ２膜１６０はＰＶＤ法またはＣＶＤ法を用いて形成する。また、ＳｉＯ２膜１６０の膜厚は１ｎｍ以下とする。ここで、ＳｉＯ２膜１６０に代えて、ＳｉＯＮ膜を用いてもよい。
続いて、図１４に示すように、Ｐチャネル領域１０４のＳｉＯ２膜１６０上および、Ｎチャネル領域１０５のランタン酸化膜１５０上に、ＴｉＮ膜１１０を形成する。ＴｉＮ膜１１０は、たとえばＴｉＮターゲットを用いた反応性スパッタ法、Ｔｉターゲットを用いたスパッタリング時に窒素を導入してＴｉＮを形成する反応性スパッタ法、ＣＶＤ法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成することができる。
続いて、図１５のように、ＴｉＮ膜１１０上の全面にＳｉ膜１１１を形成する。続いて、図１６のように、ハードマスク（図示しない）を用いて、Ｓｉ膜１１１、ＴｉＮ膜１１０をＲＩＥ加工する。さらに、その下層のランタン酸化膜１５０、高誘電率ゲート絶縁膜１０８、１０８'およびシリコン酸化膜１０７、ＳｉＯ２膜１６０をエッチングする。
この後、図８と同様な工程により、図１７のようなＣＭＯＳＦＥＴが得られる。
ここで、第２の実施の形態の製造工程において、Ｐｏｌｙ−Ｓｉ及び拡散層１１５、１１６の形成時の熱処理により、Ｎチャネル領域１０５のランタン酸化膜１５０を構成するＬａは、シリコン酸化膜１０７と高誘電率ゲート絶縁膜１０８との間に拡散する。そして、最終的な構造としては、シリコン酸化膜１０７と高誘電率ゲート絶縁膜１０８との間に、Ｌａ添加ＳｉＯ２膜１０９'（またはＬａ添加ＳｉＯＮ膜）が形成されることになる。
一方、Ｐチャネル領域１０４においては、同様の熱処理により、Ｐチャネル領域１０４のランタン酸化膜１５０を構成するＬａは、高誘電率ゲート絶縁膜１０８'表面に形成されたＳｉＯ２膜１６０（またはＳｉＯＮ膜）の一部（下層）と反応して、Ｌａ添加ＳｉＯ２膜１０９''（またはＬａ添加ＳｉＯＮ膜）が形成される。また、高誘電率ゲート絶縁膜１０８'は窒素濃度が高いため、上記Ｌａは高誘電率ゲート絶縁膜１０８'中へ拡散することが抑制される。これにより、Ｌａは、高誘電率ゲート絶縁膜１０８'中に拡散せず、高誘電率ゲート絶縁膜１０８'上に残る。また、ランタン酸化膜１５０と反応しなかったＳｉＯ２膜１６０（ＳｉＯＮ膜）残りの一部（上層）はＳｉＯ２膜１６０'（またはＳｉＯＮ膜）として残る。
第２の実施の形態のＣＭＯＳＦＥＴにおいては、Ｐチャネル領域１０４側ではＴｉＮ電極（ＴｉＮ膜１１０）と高誘電率ゲート絶縁膜１０８'との間のみに、Ｌａ添加ＳｉＯ２膜１０９''（Ｌａ添加ＳｉＯＮ膜）が存在し、かつ高誘電率ゲート絶縁膜１０８'とシリコン基板１０１との間には、Ｌａ添加ＳｉＯ２膜１０９''（Ｌａ添加ＳｉＯＮ膜）が存在しない。一方、Ｎチャネル領域１０５側では高誘電率ゲート絶縁膜１０８とシリコン基板１０１の間に、Ｌａ添加ＳｉＯ２膜１０９'（またはＬａ添加ＳｉＯＮ膜）が存在する。これにより、Ｐ及びＮチャネル領域において、同じ種類の仕事関数調整用元素を用いる場合であっても、ＴｉＮ電極の実効仕事関数を反対向きに変化させる電気双極子が形成される。したがって、第２の実施の形態においては、一種類の仕事関数変調元素のゲートスタック中の位置を制御することにより、Ｐチャネル領域１０４およびＮチャネル領域１０５でのＶｔｈの作りわけを行うことが出来る。
また、第２の実施の形態では、仕事関数調整用元素含有金属膜（例えばランタン酸化膜１５０）を形成する工程や、ランタン酸化膜１５０中のＬａを拡散する工程を、Ｐチャネル領域１０４およびＮチャネル領域１０５で共通（同じ）とすることができる。これにより、工程の簡略化や低コスト化が実現できる。なお、第２の実施の形態は第１の実施の形態と同様の効果が得られる。
なお、Ｌａ添加ＳｉＯ２膜１０９'、１０９''等の第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成するための熱処理は、ランタン酸化膜（第１仕事関数調整用元素を含有する金属膜）の形成後に行われる熱処理であれば、とくにタイミングは限定されるものではない。また、Ｌａ添加ＳｉＯ２膜１０９'、１０９''を形成することを目的とする最適化された熱処理を別途付加することもできる。
（第３の実施の形態）
図２５は、第３の実施の形態の半導体装置の断面図を示す。本図は、ＭＯＳＦＥＴのチャネル長方向の断面図を示している。
第３の実施の形態は、Ａｌ等の通常Ｐ型トランジスタに用いる第２仕事関数調整用元素を使用している点、及び第２仕事関数調整用元素含有金属膜の積層位置を適切に変更している点を除いて、第１の実施の形態と同様である。
以下、第３の実施の形態の半導体装置４００について説明する。ただし、第１の実施の形態と共通する点については適宜説明を省略する。
本実施の形態の半導体装置４００は、基板（シリコン基板１０１）と、同一のシリコン基板１０１上に設けられたＮチャネル型ＭＩＳトランジスタ（Ｎ型トランジスタ２００）およびＰチャネル型ＭＩＳトランジスタ（Ｐ型トランジスタ２０２）と、を備える。Ｎ型トランジスタ２００およびＰ型トランジスタ２０２は、Ｈｆを含む高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に設けられたゲート電極（ＴｉＮ膜１１０）と、を共通して有している。Ｐ型トランジスタ２０２は、シリコン基板１０１と高誘電率ゲート絶縁膜１０８との間に、第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ａｌ添加ＳｉＯ２膜１２９ｂ）を有している。一方、Ｎ型トランジスタ２００は、高誘電率ゲート絶縁膜１０８とゲート電極（ＴｉＮ膜１１０）の間に、Ｐ型トランジスタ２０２と同じ第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ａｌ添加ＳｉＯ２膜１２９ｂ）を有する。つまり、本実施の形態の半導体装置４００において、Ｐ型トランジスタ２０２は、高誘電率ゲート絶縁膜１０８とゲート電極（ＴｉＮ膜１１０）との間に、Ａｌを含む第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ａｌ添加ＳｉＯ２膜１２９ｂ）を有する。本実施の形態においては、Ｐチャネル領域１０４とＮチャネル領域１０５とには、同種かつ１個の第２仕事関数調整用元素が使用されている。
ここで、本発明者が検討した結果、仕事関数調整用元素の導入位置や存在状態を適宜選択することにより、Ｐ型トランジスタ２０２用の第１仕事関数調整用元素を用いて、Ｎ型トランジスタ２００の実効仕事関数の変調幅を減少可能であることが判明した。したがって、
Ｎチャネル領域１０５上の高誘電率ゲート絶縁膜１０８の表面にＡｌなど従来ＰＭＯＳ用仕事関数調整元素を添加したＳｉＯ２膜もしくはＳｉＯＮ膜を形成し、且つ、Ｐチャネル領域１０４上の高誘電率ゲート絶縁膜１０８とシリコン基板１０１との界面にＡｌなど従来ＰＭＯＳ用仕事関数調整元素を添加したＳｉＯ２膜もしくはＳｉＯＮ膜を形成するという構成を採用するにより、Ｎチャネル領域１０５上のゲート電極の実効仕事関数を減少させる界面双極子を形成しつつ、Ｐチャネル領域１０４上のゲート電極の実効仕事関数を増加させる界面双極子を形成することができる。
次に、第３の実施の形態の製造方法について説明する。
図１８〜図２４は第１の実施形態の半導体装置の製造方法を説明するための断面図であり、ＭＯＳＦＥＴのチャネル長方向の断面図を示している。
本実施の形態の半導体装置の製造方法は、Ｎチャネル領域１０５およびＰチャネル領域１０４を有する基板（シリコン基板１０１）上のうち、Ｐチャネル領域１０４上に、第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ａｌ添加ＳｉＯ２膜１２９ｂ）、Ｈｆを含む高誘電率ゲート絶縁膜高誘電率ゲート絶縁膜１０８、及びゲート電極（ＴｉＮ膜１１０）を形成するとともに、基板上のうち、Ｎチャネル領域１０５上に、Ｈｆを含む高誘電率ゲート絶縁膜１０８、Ｐチャネル領域と同じ第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ａｌ添加ＳｉＯ２膜１２９ａ）、及びゲート電極（Ｓｉ膜１１１）を形成する工程を含む工程を含む。すなわち、まず、Ｎチャネル領域１０５およびＰチャネル領域１０４を有する基板（シリコン基板１０１）のうち、Ｐチャネル領域１０４上に第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Ｎチャネル領域１０５上及びＰチャネル領域１０４上に、Ｈｆを含む高誘電率ゲート絶縁膜１０８を形成する。次いで、Ｎチャネル領域１０５上の高誘電率ゲート絶縁膜１０８上に、Ｐチャネル領域１０４と同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Ｎチャネル領域１０５上及びＰチャネル領域１０４上に、それぞれゲート電極（ＴｉＮ膜１１０）を形成する。この半導体装置の製造方法は、Ｎチャネル領域１０５上の高誘電率ゲート絶縁膜１０８上に、Ａｌを含む第２仕事関数調整用元素を含有する膜およびシリコン酸化膜またはシリコン酸窒化膜を形成する工程を含む。
まず、図１８に示すように、周知の方法により、シリコン基板１０１上に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域１０２を形成する。続いて、素子分離領域１０２の間に形成される素子領域のシリコン基板１０１の表面に犠牲酸化膜１０３を成長させる。
続いて、Ｎチャネル領域１０５に対してはボロンを注入し、Ｐチャネル領域１０４に対してはリンまたはヒ素をイオン注入する。このイオン注入により、犠牲酸化膜１０３を介してシリコン基板１０１の表面近傍にイオンが注入される。続いて、例えばＮＨ４Ｆ水溶液または希フッ酸を用いて、犠牲酸化膜１０３を除去する。
続いて、図１９に示すように、Ｐチャネル領域１０４上に選択的に、シリコン酸化膜（ケミカルＳｉＯ２膜）またはシリコン酸窒化膜（ＳｉＯＮ膜）を形成する。本実施の形態では、シリコン酸化膜である。シリコン酸化膜は、熱酸化により形成することができる。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、このシリコン酸化膜上に、ＰＭＯＳ用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、Ａｌ２Ｏ３（アルミ酸化膜）を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Ｐチャネル領域１０４のシリコン基板１０１上に、Ａｌ添加ＳｉＯ２膜１２９ａを形成する。この後、余剰のＡｌ２Ｏ３を除去する。
次いで、図２０に示すように、図３と同様にして、Ａｌ添加ＳｉＯ２膜１２９ａ上に高誘電率ゲート絶縁膜１０８を構成する。
ここで、高誘電率ゲート絶縁膜１０８上に不図示のレジストパターンを形成して、Ｎチャネル領域１０５側の高誘電率ゲート絶縁膜１０８に窒素プラズマ照射もしくは窒素イオン注入などによって窒素添加を行ってもよい。これにより、Ｎチャネル領域１０５側の高誘電率ゲート絶縁膜１０８の窒素濃度を、Ｐチャネル領域１０４と比較して高くすることができる。その後、レジストを剥離する。本実施の形態において、濃度は、原子濃度とすることができる。
続いて、図２１に示すように、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８上に、選択的に、シリコン酸化膜またはシリコン酸窒化膜を形成する。本実施の形態では、シリコン酸化膜を用いる。引き続き、ＣＶＤ法またはＰＶＤ法を用いて、このシリコン酸化膜上に、ＰＭＯＳ用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、Ａｌ２Ｏ３（アルミ酸化膜）を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８上に、Ａｌ添加ＳｉＯ２膜１２９ｂを形成する。この後、余剰のＡｌ２Ｏ３を除去する。
続いて、図２２に示すように、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８上およびＮチャネル領域１０５のＬａ添加ＳｉＯ２膜１０９ｂ上に、ＴｉＮ膜１１０を形成する。
続いて、図２３に示すように、ＴｉＮ膜１１０上の全面にＳｉ膜１１１を形成する。続いて、図２４のように、ハードマスク（図示せず）を用いて、Ｓｉ膜１１１、ＴｉＮ膜１１０をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工する。さらに、その下層のＡｌ添加ＳｉＯ２膜１２９ａ、Ａｌ添加ＳｉＯ２膜１２９ｂ、高誘電率ゲート絶縁膜１０８をゲート形状にエッチングする。
続いて、シリコン基板１０１上の全面にたとえばＣＶＤ法で絶縁膜を堆積し、当該絶縁膜をＲＩＥ法を用いてエッチングすることにより、オフセットスペーサ（不図示）を形成する。オフセットスペーサは、たとえばシリコン酸化膜またはシリコン酸窒化膜により構成することができる。さらに、シリコン基板１０１上の全面にたとえばＣＶＤ法で絶縁膜を堆積し、当該絶縁膜をＲＩＥ法を用いてエッチングすることにより、サイドウォールスペーサを形成する、サイドウォールスペーサは、シリコン酸窒化膜またはシリコン酸化膜により構成することができる。
続いて、Ｎチャネル領域１０５を覆うレジスト（不図示）をマスクとして、Ｐチャネル領域１０４にＢをイオン注入してＰ型ソースドレイン拡散層１１３を形成し、レジストを除去する。同様に、Ｐチャネル領域１０４を覆うレジスト（不図示）をマスクとして、Ｎチャネル領域１０５にＰまたはＡｓをイオン注入してＮ型ソースドレイン拡散層１１４を形成し、レジストを除去する。その後、熱処理を行う。
次いで、図示しないサイドウォールスペーサを除去し、その後、レジスト（不図示）をマスクに用いてＢをＰチャネル領域１０４にイオン注入し、Ｐ型エクステンション拡散層１１５を形成し、レジストを除去する。同様に、レジスト（不図示）をマスクに用いてＰまたはＡｓをＮチャネル領域１０５にイオン注入し、Ｎ型エクステンション拡散層１１６を形成する。この後、熱処理を行う。
なお、Ａｌ添加ＳｉＯ２膜１２９ｂを形成するための熱処理は、ランタン酸化膜の形成後に行われる熱処理であれば、とくに限定されるものではない。また、Ａｌ添加ＳｉＯ２膜１２９ｂを形成することを目的とする最適化された熱処理を別途付加することもできる。
ＣＶＤ法およびＲＩＥ法を用いて、オフセットスペーサ１１８（ＳｉＯ２膜）とサイドウォールスペーサ１１９（シリコン酸窒化膜）からなる２層のサイドウォールスペーサを形成する。周知のサリサイドプロセスにより、Ｐ型ソースドレイン拡散層１１３、Ｎ型ソースドレイン拡散層１１４およびＳｉ膜１１１の表面にシリサイド膜１２０を自己整合的に形成する。これにより、図２５に示す、本実施の形態の半導体装置４００が得られる。その結果、図８のように、Ｎ型トランジスタ２００およびＰ型トランジスタ２０２において、シリサイド／Ｓｉ／メタルゲート／の積層構造を有するゲート電極が形成される。
この後は、従来のトランジスタで用いられているように、層間絶縁膜の形成、コンタクトホールの開口および埋め込み、配線形成等を行うことによって、ＣＭＯＳＦＥＴを備えた半導体集積回路を形成することができる。
本実施の形態では、Ａｌなどの仕事関数調整用元素を添加したシリコン酸化膜またはシリコン酸窒化膜の挿入位置を、Ｐ型トランジスタ２０２とＮ型トランジスタ２００とで変更することにより、同一種類の仕事関数調整用元素を用いて、Ｐ型トランジスタ２０２の実効仕事関数を増大させつつ、Ｎ型トランジスタ２００の実効仕事関数を低減させることができる。つまり、Ａｌ添加ＳｉＯ２膜を、Ｎ型トランジスタ２００ではＴｉＮ膜１１０（ゲート電極）と高誘電率ゲート絶縁膜１０８との界面に、Ｐ型トランジスタ２０２では高誘電率ゲート絶縁膜１０８と基板（シリコン基板１０１）との界面に、挿入することにより、Ｎ／ＰＭＯＳ領域でＶｔｈの作りわけを行うことが出来る。したがって、本実施の形態によれば、Ｐチャネル領域１０４及びＮチャネル領域１０５において、同種かつ一個の仕事関数調整用元素を用い、その挿入位置を変更することにより、Ｐ型トランジスタ２０２とＮ型トランジスタ２００を作り分けることができる。したがって、工程の簡略化および低コスト化を実現することができるので、生産性を向上させることができる。
＜第４の実施の形態＞
次に、第４の実施の形態の半導体装置について説明する。
図３４は、第４の実施の形態の半導体装置の断面図を示す。本図は、ＭＯＳＦＥＴのチャネル長方向の断面図を示している。
第４の実施の形態の半導体装置４００は、Ｐ型トランジスタ２０２およびＮ型トランジスタ２００を備える。Ｎ型トランジスタ２００は、シリコン基板１０１上に形成されたシリコン酸化膜１０７と、シリコン酸化膜１０７上に形成された高誘電率ゲート絶縁膜１０８'と、高誘電率ゲート絶縁膜１０８'上に形成されたＴｉＮ膜１１０およびシリサイド膜１２０を備える。そして、これらの高誘電率ゲート絶縁膜１０８'とＴｉＮ膜１１０との間には、Ａｌ添加ＳｉＯ２膜１２９''およびＳｉＯ２膜１６０'がこの順番で形成されている。
一方、Ｐ型トランジスタ２０２は、シリコン基板１０１上に形成されたシリコン酸化膜１０７と、シリコン酸化膜１０７上に形成された高誘電率ゲート絶縁膜１０８と、高誘電率ゲート絶縁膜１０８上に形成されたＴｉＮ膜１１０およびシリサイド膜１２０を備える。そして、これらのシリコン基板１０１上のシリコン酸化膜１０７と高誘電率ゲート絶縁膜１０８との間に、Ａｌ添加ＳｉＯ２膜１２９'が形成されている。
次に、第４の実施の形態の半導体装置の製造方法について説明する。
図２６〜図３３は、第４の実施形態の半導体装置を説明するための断面図である。
第４の実施の形態の半導体装置５００は、仕事関数調整用元素の拡散工程が、Ｐチャネル領域１０４およびＮチャネル領域１０５で同時である点以外は、第３の実施の形態と同様である。つまり、第４の実施の形態の半導体装置５００の製造方法は、次の工程を含む。すなわち、まず、Ｎチャネル領域１０５およびＰチャネル領域１０４を有する基板（シリコン基板１０１）のうち、Ｎチャネル領域１０５上かつＰチャネル領域１０４上に、シリコン酸化膜１０７またはシリコン酸窒化膜を形成する。次いで、Ｎチャネル領域１０５上かつＰチャネル領域１０４上に、高誘電率ゲート絶縁膜１０８を形成する。次いで、レジストマスク１３０のパターンを用いて、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８に選択的に、第２仕事関数調整用元素の拡散を抑制する元素を選択的に導入する。次いで、Ｎチャネル領域１０５およびＰチャネル領域１０４の高誘電率ゲート絶縁膜１０８上に、仕事関数調整用元素を含有する膜（Ａｌ２０３酸化膜１５１）を形成する。次いで、Ｎチャネル領域１０５のＡｌ２０３酸化膜１５１上にシリコン酸化膜（ＳｉＯ２膜１６０）またはシリコン酸窒化膜を形成する。次いで、熱処理を行う。次いで、Ｐチャネル領域１０４上およびＮチャネル領域１０５上、ゲート電極（ＴｉＮ膜１１０）を形成する。次いで、熱処理を行う。また、本実施の形態で得られた半導体装置５００においては、Ｐチャネル領域１０４において、シリコン基板１０１と高誘電率ゲート絶縁膜１０８との間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ａｌ添加ＳｉＯ２膜１２９'）が形成されており、かつＮチャネル領域１０５において、高誘電率ゲート絶縁膜１０８とＴｉＮ膜１１０の間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜（Ａｌ添加ＳｉＯ２膜１２９''）が形成されている。
まず、図２６に示す工程により、Ｐチャネル領域１０４およびＮチャネル領域１０５を形成する。この後、図２６に示すように、Ｐチャネル領域１０４およびＮチャネル領域１０５のシリコン基板１０１上に、シリコン酸化膜１０７（ケミカルＳｉＯ２膜）を形成する。シリコン酸化膜１０７は、上述の形成方法と同様にする。また、シリコン酸化膜１０７に代えて、シリコン酸窒化膜を用いてもよい。
続いて、ＭＯＣＶＤ法を用いて、不図示のＨｆＳｉＯ膜（ハフニウム珪酸化膜）をシリコン酸化膜１０７の全面に形成する。このＨｆＳｉＯ膜に対して、窒素雰囲気中でプラズマ処理した後に熱処理を行う。これにより、ＨｆＳｉＯ膜を改質して、高誘電率ゲート絶縁膜１０８（ＨｆＳｉＯＮ膜）を構成する（図２７）。
続いて、図２８のように、Ｎチャネル領域１０５を露出するレジストマスク１３０のパターンを形成する。次いで、このＰチャネル領域１０４を覆うレジストマスク１３０をマスクとして、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８に対して、窒素プラズマ１４０照射もしくは窒素イオン注入等を行うことにより、窒素が添加した高誘電率ゲート絶縁膜１０８'に改質する。このようにして、Ｎチャネル領域１０５の高誘電率ゲート絶縁膜１０８'は、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８の窒素濃度より高くできる。その後、レジスト１３０を剥離する。
続いて、図２９に示すように、Ｐチャネル領域１０４の高誘電率ゲート絶縁膜１０８上およびＮチャネル領域１０５の高誘電率ゲート絶縁膜１０８'上の全面に、Ａｌ２０３酸化膜１５１（仕事関数調整用元素含有金属酸化膜）を堆積する。つまり、同一工程で、Ａｌ２０３酸化膜１５１をＰチャネル領域１０４およびＮチャネル領域１０５に形成する。Ａｌ２０３酸化膜１５１は、例えばＰＶＤ法で形成する。このＡｌ２０３酸化膜１５１の膜厚は、例えば１ｎｍ以下とする。
続いて、図３０のように、Ｎチャネル領域１０５のランタン酸化膜１５０上のみ選択的に、ＳｉＯ２膜１６０を形成する。ＳｉＯ２膜１６０はＰＶＤ法またはＣＶＤ法を用いて形成する。また、ＳｉＯ２膜１６０の膜厚は１ｎｍ以下とする。ここで、ＳｉＯ２膜１６０に代えて、ＳｉＯＮ膜を用いてもよい。
続いて、図３１に示すように、Ｎチャネル領域１０５のＳｉＯ２膜１６０上および、Ｐチャネル領域１０４のＡｌ２０３酸化膜１５１上に、ＴｉＮ膜１１０を形成する。ＴｉＮ膜１１０は、たとえばＴｉＮターゲットを用いた反応性スパッタ法、Ｔｉターゲットを用いたスパッタリング時に窒素を導入してＴｉＮを形成する反応性スパッタ法、ＣＶＤ法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成することができる。
続いて、図３２のように、ＴｉＮ膜１１０上の全面にＳｉ膜１１１を形成する。続いて、図３３のように、ハードマスク（図示しない）を用いて、Ｓｉ膜１１１、ＴｉＮ膜１１０をＲＩＥ加工する。さらに、その下層のＡｌ２０３酸化膜１５１、高誘電率ゲート絶縁膜１０８、１０８'およびシリコン酸化膜１０７、ＳｉＯ２膜１６０をエッチングする。
この後、図２５と同様な工程により、図３４のようなＣＭＯＳＦＥＴが得られる。
ここで、第２の実施の形態の製造工程において、Ｐｏｌｙ−Ｓｉ及び拡散層１１５、１１６の形成時の熱処理により、Ｎチャネル領域１０５のランタン酸化膜１５０を構成するＬａは、シリコン酸化膜１０７と高誘電率ゲート絶縁膜１０８との間に拡散する。そして、最終的な構造としては、シリコン酸化膜１０７と高誘電率ゲート絶縁膜１０８との間に、Ｌａ添加ＳｉＯ２膜１０９'（またはＬａ添加ＳｉＯＮ膜）が形成されることになる。
一方、Ｎチャネル領域１０５においては、同様の熱処理により、Ｎチャネル領域１０５のＡｌ２０３酸化膜１５１を構成するＡｌは、高誘電率ゲート絶縁膜１０８'表面に形成されたＳｉＯ２膜１６０（またはＳｉＯＮ膜）の一部（下層）と反応して、Ａｌ添加ＳｉＯ２膜１２９''（またはＡｌ添加ＳｉＯＮ膜）が形成される。また、高誘電率ゲート絶縁膜１０８'は窒素濃度が高いため、上記Ａｌは高誘電率ゲート絶縁膜１０８'中へ拡散することが抑制される。これにより、Ａｌは、高誘電率ゲート絶縁膜１０８'中に拡散せず、高誘電率ゲート絶縁膜１０８'上に残る。また、Ａｌ２０３酸化膜１５１と反応しなかったＳｉＯ２膜１６０（ＳｉＯＮ膜）残りの一部（上層）はＳｉＯ２膜１６０'（またはＳｉＯＮ膜）として残る。
第４の実施の形態のＣＭＯＳＦＥＴにおいては、Ｎチャネル領域１０５側ではＴｉＮ電極（ＴｉＮ膜１１０）と高誘電率ゲート絶縁膜１０８'との間のみに、Ａｌ添加ＳｉＯ２膜１２９''（Ａｌ添加ＳｉＯＮ膜）が存在し、かつ高誘電率ゲート絶縁膜１０８'とシリコン基板１０１との間には、Ａｌ添加ＳｉＯ２膜１２９''（Ａｌ添加ＳｉＯＮ膜）が存在しない。一方、Ｐチャネル領域１０４側では高誘電率ゲート絶縁膜１０８とシリコン基板１０１の間に、Ａｌ添加ＳｉＯ２膜１２９'（またはＡｌ添加ＳｉＯＮ膜）が存在する。これにより、Ｐ及びＮチャネル領域において、同じ種類の仕事関数調整用元素を用いる場合であっても、ＴｉＮ電極の実効仕事関数を反対向きに変化させる電気双極子が形成される。したがって、第４の実施の形態においては、一種類の仕事関数変調元素のゲートスタック中の位置を制御することにより、Ｐチャネル領域１０４およびＮチャネル領域１０５でのＶｔｈの作りわけを行うことが出来る。
また、第４の実施の形態では、仕事関数調整用元素含有金属膜（例えば、Ａｌ２０３酸化膜１５１）を形成する工程や、Ａｌ２０３酸化膜１５１中のＡｌを拡散する工程を、Ｐチャネル領域１０４およびＮチャネル領域１０５で共通（同じ）とすることができる。これにより、工程の簡略化や低コスト化が実現できる。なお、第４の実施の形態は第３の実施の形態と同様の効果が得られる。
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、ソース／ドレイン拡散を形成した後に、サイドウォールスペーサを除去してエクステンション拡散層を形成したが、オフセットスペーサの形成直後にエクステンション拡散層を形成し、その後、サイドウオールスペーサを形成してからソース／ドレイン拡散層を形成しても構わない。
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１００ 半導体装置
３００ 半導体装置
４００ 半導体装置
５００ 半導体装置
１０１ シリコン基板
１０２ 素予分離領域
１０３ 犠牲酸化膜
１０４ Ｐチャネル領域
１０５ Ｎチャネル領域
１０７ シリコン酸化膜
１０８、１０８' 高誘電率ゲート絶縁膜
１０９ａ、１０９ｂ Ｌａ添加ＳｉＯ２膜
１２９ａ、１２９ｂ Ａｌ添加ＳｉＯ２膜
１０９'、１０９'' Ｌａ添加ＳｉＯ２膜
１２９'、１２９'' Ｌａ添加ＳｉＯ２膜
１１０ ＴｉＮ膜
１１１ Ｓｉ膜
１１３ Ｐ型ソースドレイン拡散層
１１４ Ｎ型ソースドレイン拡散層
１１５ Ｐ型エクステンション拡散層
１１６ Ｎ型エクステンション拡散層
１１８ オフセットスペーサ
１１９ サイドウォールスペーサ
１２０ シリサイド膜
１３０ レジストマスク
１４０ 窒素プラズマ
１５０ ランタン酸化膜
１５１ Ａｌ２０３酸化膜
１６０、１６０' ＳｉＯ２膜
２００ Ｎ型トランジスタ
２０２ Ｐ型トランジスタ

Claims (22)

  1. 基板と、
    同一の前記基板上に設けられたＮチャネル型ＭＩＳトランジスタおよびＰチャネル型ＭＩＳトランジスタと、を備え、
    前記Ｎチャネル型ＭＩＳトランジスタおよび前記Ｐチャネル型ＭＩＳトランジスタは、Ｈｆを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、
    前記Ｎチャネル型ＭＩＳトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Ｐチャネル型ＭＩＳトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Ｎチャネル型ＭＩＳトランジスタと同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１仕事関数調整用元素はＬａ、Ｙ、Ｍｇからなる群から選択される少なくとも一種を含む、半導体装置。
  3. 基板と、
    前記基板上に設けられたＰチャネル型ＭＩＳトランジスタ、を備え、
    前記Ｐチャネル型ＭＩＳトランジスタは、Ｈｆを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、
    前記Ｐチャネル型ＭＩＳトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極との間に、Ｌａ、Ｙ、Ｍｇからなる群から選択される少なくとも一種を含む第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置。
  4. 請求項１から３のいずれか１項に記載の請求項において、
    前記高誘電率ゲート絶縁膜は、前記第１仕事関数調整用元素の拡散を抑制する元素を含む、半導体装置。
  5. 基板と、
    同一の前記基板上に設けられたＮチャネル型ＭＩＳトランジスタおよびＰチャネル型ＭＩＳトランジスタと、を備え、
    前記Ｎチャネル型ＭＩＳトランジスタおよび前記Ｐチャネル型ＭＩＳトランジスタは、Ｈｆを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、
    前記Ｐチャネル型ＭＩＳトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Ｎチャネル型ＭＩＳトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Ｐチャネル型ＭＩＳトランジスタと同じ第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第２仕事関数調整用元素はＡｌを含む、半導体装置。
  7. 請求項５または６に記載の請求項において、
    前記高誘電率ゲート絶縁膜は、前記第２仕事関数調整用元素の拡散を抑制する元素を含む、半導体装置。
  8. 請求項４または７に記載の半導体装置において、
    拡散を抑制する前記元素は窒素である、半導体装置。
  9. 請求項１から８のいずれか１項に記載の半導体装置において、
    前記高誘電率ゲート絶縁膜はＨｆＳｉＯＮ膜またはＨｆＯＮ膜である、半導体装置。
  10. 請求項１から９のいずれか１項に記載の半導体装置において、
    前記ゲート電極がＴｉＮ層を有する、半導体装置。
  11. Ｎチャネル領域およびＰチャネル領域を有する基板上のうち、前記Ｎチャネル領域上に、第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Ｈｆを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Ｐチャネル領域上に、Ｈｆを含む高誘電率ゲート絶縁膜、前記Ｎチャネル領域と同じ第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記工程は、
    前記Ｎチャネル領域および前記Ｐチャネル領域を有する前記基板上のうち、前記Ｎチャネル領域上に前記第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
    前記Ｎチャネル領域上かつ前記Ｐチャネル領域上に、前記Ｈｆを含む高誘電率ゲート絶縁膜を形成する工程と、
    前記Ｐチャネル領域上の前記高誘電率ゲート絶縁膜上に、前記Ｎチャネル領域と同じ前記第１仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
    Ｎチャネル領域上かつＰチャネル領域上に、前記ゲート電極を形成する工程と、
    を含む、半導体装置の製造方法。
  13. 請求項１１に記載の半導体装置の製造方法において、
    前記工程は、
    前記Ｎチャネル領域および前記Ｐチャネル領域を有する前記基板上のうち、前記Ｎチャネル領域上かつ前記Ｐチャネル領域上に、シリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
    前記Ｎチャネル領域上かつ前記Ｐチャネル領域上に、高誘電率ゲート絶縁膜を形成する工程と、
    レジストパターンを用いて、前記Ｐチャネル領域の前記高誘電率ゲート絶縁膜に選択的に、前記第１仕事関数調整用元素の拡散を抑制する元素を選択的に導入する工程と、
    前記Ｎチャネル領域および前記Ｐチャネル領域の前記高誘電率ゲート絶縁膜上に、前記第１仕事関数調整用元素を含有する膜を形成する工程と、
    前記Ｐチャネル領域の前記第１仕事関数調整用元素を含有する前記膜上に、前記シリコン酸化膜または前記シリコン酸窒化膜を形成する工程と、
    熱処理を行う工程と、
    前記Ｎチャネル領域上および前記Ｐチャネル領域上にゲート電極を形成する工程と、
    を含む、半導体装置の製造方法。
  14. 請求項１１から１３のいずれか１項に記載の半導体装置の製造方法において、
    前記第１仕事関数調整用元素はＬａ、Ｙ、Ｍｇからなる群から選択される少なくとも一種を含む、半導体装置の製造方法。
  15. Ｎチャネル領域およびＰチャネル領域を有する基板上のうち、前記Ｐチャネル領域上に、第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Ｈｆを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Ｎチャネル領域上に、Ｈｆを含む高誘電率ゲート絶縁膜、前記Ｐチャネル領域と同じ第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記工程は、
    前記Ｎチャネル領域および前記Ｐチャネル領域を有する前記基板上のうち、前記Ｐチャネル領域上に前記第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
    前記Ｎチャネル領域上かつ前記Ｐチャネル領域上に、前記Ｈｆを含む高誘電率ゲート絶縁膜を形成する工程と、
    前記Ｎチャネル領域上の前記高誘電率ゲート絶縁膜上に、前記Ｐチャネル領域と同じ前記第２仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
    Ｎチャネル領域上かつＰチャネル領域上に、前記ゲート電極を形成する工程と、
    を含む、半導体装置の製造方法。
  17. 請求項１５に記載の半導体装置の製造方法において、
    前記工程は、
    前記Ｎチャネル領域および前記Ｐチャネル領域を有する前記基板上のうち、前記Ｎチャネル領域上かつ前記Ｐチャネル領域上に、シリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
    前記Ｎチャネル領域上かつ前記Ｐチャネル領域上に、高誘電率ゲート絶縁膜を形成する工程と、
    レジストパターンを用いて、前記Ｎチャネル領域の前記高誘電率ゲート絶縁膜に選択的に、前記第２仕事関数調整用元素の拡散を抑制する元素を選択的に導入する工程と、
    前記Ｎチャネル領域および前記Ｐチャネル領域の前記高誘電率ゲート絶縁膜上に、前記第２仕事関数調整用元素を含有する膜を形成する工程と、
    前記Ｎチャネル領域の前記第２仕事関数調整用元素を含有する前記膜上に、前記シリコン酸化膜または前記シリコン酸窒化膜を形成する工程と、
    熱処理を行う工程と、
    前記Ｎチャネル領域上および前記Ｐチャネル領域上にゲート電極を形成する工程と、
    を含む、半導体装置の製造方法。
  18. 請求項１５から１７のいずれか１項に記載の半導体装置の製造方法において、
    前記第２仕事関数調整用元素はＡｌを含む、半導体装置の製造方法。
  19. 請求項１３または１７に記載の半導体装置の製造方法において、
    拡散を抑制する前記元素は窒素である、半導体装置の製造方法。
  20. 請求項１１から１９のいずれか１項に記載の半導体装置の製造方法において、
    前記高誘電率ゲート絶縁膜はＨｆＳｉＯＮ膜またはＨｆＯＮ膜である、半導体装置の製造方法。
  21. 請求項１１から２０のいずれか１項に記載の半導体装置の製造方法において、
    前記ゲート電極がＴｉＮ層を有する、半導体装置の製造方法。
  22. 請求項１３または１７に記載の半導体装置の製造方法において、
    拡散を抑制する前記元素を選択的に導入する前記工程は、プラズマ照射またはイオン注入により行う、半導体装置の製造方法。
JP2011076787A 2010-08-02 2011-03-30 半導体装置及びその製造方法 Withdrawn JP2012054531A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011076787A JP2012054531A (ja) 2010-08-02 2011-03-30 半導体装置及びその製造方法
US13/195,396 US20120025321A1 (en) 2010-08-02 2011-08-01 Semiconductor device, and method of manufacturing the same
US13/914,956 US9343373B2 (en) 2010-08-02 2013-06-11 Semiconductor device including work function adjusting element, and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010173478 2010-08-02
JP2010173478 2010-08-02
JP2011076787A JP2012054531A (ja) 2010-08-02 2011-03-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012054531A true JP2012054531A (ja) 2012-03-15

Family

ID=45525870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011076787A Withdrawn JP2012054531A (ja) 2010-08-02 2011-03-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20120025321A1 (ja)
JP (1) JP2012054531A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128450B1 (ko) * 2013-11-12 2020-06-30 에스케이하이닉스 주식회사 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
US10300303B2 (en) * 2016-01-29 2019-05-28 Elekta Ltd. Therapy control using motion prediction based on cyclic motion model
KR102553260B1 (ko) * 2016-08-03 2023-07-07 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US10811413B2 (en) * 2018-08-13 2020-10-20 International Business Machines Corporation Multi-threshold vertical FETs with common gates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952118B2 (en) * 2003-11-12 2011-05-31 Samsung Electronics Co., Ltd. Semiconductor device having different metal gate structures
US7504328B2 (en) * 2004-05-11 2009-03-17 National University Of Singapore Schottky barrier source/drain n-mosfet using ytterbium silicide
JP2007220755A (ja) * 2006-02-14 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
WO2007116470A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
JP2008060538A (ja) * 2006-07-31 2008-03-13 Toshiba Corp 半導体装置およびその製造方法
US8034678B2 (en) * 2008-01-17 2011-10-11 Kabushiki Kaisha Toshiba Complementary metal oxide semiconductor device fabrication method
JP5354944B2 (ja) 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ
US7791149B2 (en) * 2008-07-10 2010-09-07 Qimonda Ag Integrated circuit including a dielectric layer
US20100044804A1 (en) * 2008-08-25 2010-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Novel high-k metal gate structure and method of making
CN101752237B (zh) * 2008-12-16 2012-08-08 国际商业机器公司 在半导体器件中形成高k栅极叠层的方法
JP2010177240A (ja) * 2009-01-27 2010-08-12 Toshiba Corp 半導体装置及びその製造方法
US7943460B2 (en) * 2009-04-20 2011-05-17 International Business Machines Corporation High-K metal gate CMOS
JP5235784B2 (ja) * 2009-05-25 2013-07-10 パナソニック株式会社 半導体装置
US8952462B2 (en) * 2010-02-05 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate

Also Published As

Publication number Publication date
US20130280872A1 (en) 2013-10-24
US20120025321A1 (en) 2012-02-02
US9343373B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
JP5442332B2 (ja) 半導体装置およびその製造方法
US8143676B2 (en) Semiconductor device having a high-dielectric-constant gate insulating film
CN1670965B (zh) 源极及漏极中具含掺质金属的晶体管
JP5235784B2 (ja) 半導体装置
JP2010161308A (ja) 半導体装置およびその製造方法
JP2009111380A (ja) デュアル仕事関数半導体デバイスおよびその製造方法
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
CN105448835A (zh) 半导体装置
US8293632B2 (en) Manufacturing method of semiconductor device
JP2009194352A (ja) 半導体装置の製造方法
JP4920310B2 (ja) 半導体装置およびその製造方法
US20120256265A1 (en) Semiconductor device and manufacturing method thereof
JP2011187478A (ja) 半導体装置およびその製造方法
US20220270881A1 (en) Method for fabricating a semiconductor device
KR100757026B1 (ko) 반도체 장치의 제조 방법
JP2010272596A (ja) 半導体装置の製造方法
WO2010146641A1 (ja) 半導体装置及びその製造方法
JP2009252895A (ja) 半導体装置及びその製造方法
US9343373B2 (en) Semiconductor device including work function adjusting element, and method of manufacturing the same
WO2011151945A1 (ja) 半導体装置及びその製造方法
WO2011141973A1 (ja) 半導体装置及びその製造方法
JP2005158998A (ja) 半導体装置の製造方法
WO2011027487A1 (ja) 半導体装置及びその製造方法
JP4828982B2 (ja) 半導体装置の製造方法
JP2010040710A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603