JP5134676B2 - 液晶表示装置およびその製造方法 - Google Patents

Description

本発明は表示装置に係り、特に製造歩留まりを向上させ、製造コストを低減できる横電界方式の液晶表示装置に関する。

液晶表示装置に使用される液晶表示パネルは、画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。

ＩＰＳ方式も種々存在するが、例えば、コモン電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が透過率を大きくすることが出来る。あるいは、この逆に、画素電極を矩形で形成し、その上に絶縁膜を挟んでスリットを有するコモン電極を配置し、コモン電極と画素電極の間に発生する電界によって液晶分子を回転させる方式も同様な特性を有する。このうち、画素電極を矩形で形成し、その上に絶縁膜を挟んでスリットを有するコモン電極を形成する方式は、導電膜、絶縁膜等の層数を減らすことができるので、この方式が主流になりつつある。

他のＩＰＳ方式の例として、「特許文献１」には、ゲート電極と同じ層にコモン電極を形成し、ゲート絶縁膜および、保護絶縁膜を挟んで櫛歯状の画素電極を形成する構成が記載されている。

特開２００９−１６８８７８号公報

図１５は本発明が対象とするＩＰＳのＴＦＴ基板１００における画素構成を示す平面図であり、図１６は図１５のＣ−Ｃ断面図である。図１５および図１６の構成は、矩形の画素電極１０６の上に絶縁膜を挟んでスリット１０８１を有するコモン電極１０８が形成されている構成である。なお、図１５の構成は「特許文献１」に記載のＩＰＳ構成とは異なっている。

図１５において、映像信号線２０と走査線１０とで囲まれた領域に画素電極１０６が形成されている。画素電極１０６への映像信号の供給を制御するＴＦＴは走査線１０の上に形成されている。したがって、図１５では、ＴＦＴのゲート電極１０１を走査線１０が兼ねている。走査線１０の上に半導体層１０３が形成され、半導体層１０３の上にドレイン電極１０４とソース電極１０５が形成されている。ドレイン電極１０４は映像信号線２０が分岐したものである。ソース電極１０５は画素電極１０６と接続している。

画素電極１０６は矩形である。画素電極１０６の上に図示しない層間絶縁膜１０７を挟んでスリット１０８１を有するコモン電極１０８が形成されている。コモン電極１０８は各画素共通に形成されている。図１５において、コモン電極１０８にはハッチングが施されている。

図１６は、図１５のＣ−Ｃ断面図であるが、図１５には図示していない、対向基板２００の構成も示している。図１６において、ＴＦＴ基板１００の上にゲート電極１０１を兼ねた走査線１０が形成されており、走査線１０を覆ってゲート絶縁膜１０２が形成されている。ゲート絶縁膜１０２を介してゲート電極１０１の上に半導体層１０３が形成され、半導体層１０３の上にはドレイン電極１０４とソース電極１０５が配置されている。ソース電極１０５はゲート絶縁膜１０２の上を延在し、画素電極１０６と接続している。画素電極１０６は、図１５に示すように矩形である。図１６において、画素電極１０６のさらに右側にはギャップを挟んで映像信号線２０が形成されている。映像信号線２０、ドレイン電極１０４、ソース電極１０５は同時に形成され、その後画素電極１０６が形成される。ドレイン電極１０４等は例えば、Ｃｒによって形成され、画素電極１０６はＩＴＯによって形成される。

画素電極１０６、映像信号線２０、ソース電極１０５およびドレイン電極１０４を覆って層間絶縁膜１０７がＳｉＮ等によって形成される。層間絶縁膜１０７の上にＩＴＯによってコモン電極１０８が形成される。コモン電極１０８は各画素共通にベタ膜として形成されるが、画素電極１０６に対応する部分には、図１に示すようなスリット１０８１が形成されている。画素電極１０６に映像信号が印加されると、コモン電極１０８との間に図１６に示すような電気力線が発生する。この電気力線によって液晶分子３０１が回転し、液晶層３００を透過する光の量を制御することによって、画像を形成する。コモン電極１０８の上には、液晶分子３０１を初期配向させるための配向膜１０９が形成されている。

図１６において、ＴＦＴ基板１００の上には、液晶層３００が存在し、液晶層３００は、ＴＦＴ基板１００と対向基板２００とによって挟持されている。ＴＦＴ基板１００の画素電極１０６に対応する部分の対向基板２００にはカラーフィルタ２０１が形成されている。また、対向基板２００には、ＴＦＴ基板１００におけるＴＦＴあるいは映像信号線２０等に対応する部分にブラックマトリクス２０２が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３はカラーフィルタ２０１が液晶層３００と反応することを防止するため、あるいは、液晶層３００と接する面を平坦化するためである。オーバーコート膜２０３の上には、液晶分子３０１を初期配向させるための配向膜１０９が形成されている。

このような構成のＩＰＳにおいて、図１７に示すように、画素電極１０６とコモン電極１０８との間に導電性異物５００が混入すると画素電極１０６とコモン電極１０８とがショートし、この画素は動作不能になり、画素欠陥となる。このような画素欠陥は極めて少数であれば許容されるが、多くなると、液晶表示装置自体が不良となる。したがって、図１７に示すような導電性異物５００の存在は、液晶表示装置の製造歩留まりを低下させていた。

しかしながら、導電性異物５００は工程内において完全に除去することは困難である。本発明の課題は、仮に、導電性物質が層間絶縁膜１０７内に混入しても、その画素の欠陥を目立たなくするようにすることによって、液晶表示装置の製造歩留まりを向上させることである。

本発明は上記問題を克服するものであり、主な具体的な手段は次のとおりである。主な具体的な手段の第１は、ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層にはドレイン電極とソース電極が配置され、前記ゲート絶縁膜の上には、ＩＴＯによって形成された画素電極が配置され、前記画素電極の上には、絶縁膜が形成され、前記絶縁膜の上にはスリットを有するＩＴＯによって形成されたコモン電極が配置され、前記画素電極は複数に分割され、前記複数の分割された画素電極は各々前記ソース電極と接続し、前記分割された画素電極と前記コモン電極の前記スリットはオーバーラップしていることを特徴とする液晶表示装置である。

主な具体的な手段の第２は、ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板には、第１の方向に延在するゲート電極と、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはドレイン電極と、前記第１の方向と直角方向の第２の方向に、前記ドレイン電極と対向して第１のソース電極が形成され、前記第１の方向と直角方向で、前記第２の方向と反対方向の第３の方向に、前記ドレイン電極と対向して第２のソース電極が形成され、前記ゲート電極に対して前記第２の方向には、前記ゲート絶縁膜の上にＩＴＯによって形成された第１の画素電極が配置され、前記ゲート電極に対して前記第３の方向には、前記ゲート絶縁膜の上にＩＴＯによって形成された第２の画素電極が配置され、前記第１および第２の画素電極の上には、絶縁膜が形成され、前記絶縁膜の上にはＩＴＯによって形成されたコモン電極が配置され、前記コモン電極は、前記第１の画素電極および前記第２の画素電極の各々に対応してスリットが形成されていることを特徴とする液晶表示装置である。

分割された画素電極の一つがコモン電極とが導通した場合、導通した画素電極をソース電極からレーザを用いて切り離すことによって、分割された他の画素電極の動作を維持することが出来る。

本発明によれば、画素内の画素を分割しているので、仮に、上層のコモン電極と画素電極とが導通することがあっても、導通した部分の画素電極をソース電極から切り離すことによって、分割された他の画素電極の動作を維持することが出来るので、画素が完全欠陥となることを防止することが出来る。したがって、液晶表示装置の製造歩留まりを向上させることが出来る。

実施例１におけるＴＦＴ基板の画素の平面図である。 図１において、コモン電極を取り去った場合の平面図である。 実施例１における液晶表示パネルの断面図である。 本発明のＴＦＴ基板において、画素電極とコモン電極の間に導電性異物が存在する場合の例を示す平面図である。 本発明の液晶表示パネルにおいて、画素電極とコモン電極の間に導電性異物が存在する場合の例を示す断面図である。 実施例１の画素電極とコモン電極の他の例を示す平面図である。 図６において、コモン電極を取り去った状態の平面図である。 実施例１の画素電極とソース電極の関係を示す他の例である。 実施例２におけるＴＦＴ基板の画素の平面図である。 図９のコモン電極を取り去った場合の平面図である。 実施例２の液晶表示装置の断面図である。 実施例３の画素部の平面図である。 図１２のコモン電極を取り去った状態の平面図である。 実施例３において、導電性異物が存在する場合の画素部の平面図である。 本発明が適用されるＩＰＳの画素部の平面図である。 図１５のＡ−Ａ断面図に相当する液晶表示パネルの断面図である。 図１５の構成の問題点を示す断面図である。

以下に本発明の内容を実施例を用いて詳細に説明する。

図１は、本発明によるＴＦＴ基板１００の画素部分の平面図である。図２は、図１におけるコモン電極１０８を取り去った状態における平面図である。図３は図１におけるＡ−Ａ断面に対応する断面図であるが、対向基板２００の断面も含まれている。図１において、映像信号線２０と走査線１０とで囲まれた領域に画素電極１０６が形成されている。画素電極１０６は、２つに分割されている。図示しない層間絶縁膜１０７を介して画素電極１０６を覆って、平面ベタで形成されたコモン電極１０８が形成されている。図１において、コモン電極１０８にはハッチングが施されている。

コモン電極１０８のスリット１０８１は画素電極１０６の上に配置されている。コモン電極１０８のスリット１０８１を介してコモン電極１０８から画素電極１０６に電気力線が発生し、液晶分子３０１を制御する。２個の画素電極１０６は、ＴＦＴのソース電極１０５によって共通に接続されている。ＴＦＴは、走査線１０の上に形成されており、走査線１０がゲート電極１０１を兼ねている。ＴＦＴのドレイン電極１０４は映像信号線２０から分岐したものである。ドレイン電極１０４とソース電極１０５は半導体層１０３の上で対向して配置されている。

図２は、画素における平面構成をわかりやすくするために、図１におけるコモン電極１０８を取り去った状態における画素領域の平面図である。図２において、長方形の画素電極１０６が２個に分離して配置している。ＴＦＴ基板１００のソース電極１０５によって２個の画素電極１０６が接続している。ここで、２個に分離した画素電極１０６のいずれかに不具合が生じた場合、例えば、切断線４００に沿ってレーザ照射によって切断することによって、いずれかの２個の画素電極１０６を分離することが出来る。図２の例は、右側の画素電極１０６に不具合が生じた場合の例である。

ここで、図２で示す画素の半分が機能しなくなっても、他の半分が機能しているので、欠陥を目立たなくすることが出来る。例えば、図２の画素を白表示する場合、画素電極１０６の一方が機能しているので、１／２の明るさを維持できるので、黒点不良にはならないので、当該液晶表示装置が不良となることを免れる。

図３は図１のＡ−Ａ断面図と対応するものであるが、対向基板２００の断面についても記載しており、液晶表示パネルの断面図となっている。液晶表示パネルの断面構造については、図１６で説明したので、詳細は省略する。図３が図１６と異なるところは、図３においては、画素電極１０６が分割されていることである。しかし、コモン電極１０８に形成された２個のスリット１０８１を通して、コモン電極１０８から２個の画素電極１０６に向かって電気力線が発生し、液晶分子３０１を制御することが出来る構成となっている。

なお、図３では図示していないが、２個の画素電極１０６は、図１あるいは図２に示すソース電極１０５によって接続している。このように、画素電極１０６が分割されていても、図１６等の場合と同様に液晶分子３０１を制御することが出来る。このような構成の画素構造において、図４に示すように、画素電極１０６の一方に導電性異物５００が混入した場合を想定する。

図４において、導電性異物５００が右側の画素電極１０６とコモン電極１０８との間に混入している。この場合、コモン電極１０８と画素電極１０６がショートするので、コモン電極１０８と画素電極１０６との間には電界は発生せず、この画素は不良となる。しかし、図４に示す切断線４００に沿ってレーザ光線等によって切断すると、左側の画素電極１０６と右側の画素電極１０６とが分離される。

図４においては、欠陥が生じている画素は右側の画素なので、例えば、切断線４００によって切断すれば、左側の画素電極１０６は正常に動作することになり、該画素が完全欠陥となることは免れる。仮に、ＴＦＴに近い左側の画素電極１０６に欠陥が生じた場合は、切断線４００を左側の画素電極１０６側に形成することによって、右側の画素電極１０６を正常に動作させることが出来る。なお、右側の画素電極１０６に欠陥が生じた場合は、切断線４００のみでなく、切断線４０１によって分離してもよい。

図５は図４において説明した作用を示す断面図である。図５において、画素電極１０６が左側と右側とに分離されている。右側の画素電極１０６とコモン電極１０８との間に導電性異物５００が混入して導通している。したがって、右側の画素電極１０６とコモン電極１０８との間には電気力線は発生していない。一方、図４に示すように、左側の画素電極１０６と右側の画素電極１０６とは切断線４００によって分離されているので、右側の画素電極１０６の影響は左側の画素電極１０６へは及ばない。

したがって、図５に示すように、左側の画素電極１０６とコモン電極１０８との間にはコモン電極１０８のスリット１０８１を通して電気力線が発生し、液晶分子３０１を制御することが出来る。すなわち、導電性異物５００が存在しても、影響を受けるのは、画素の半分の領域なので、欠陥は目立たず、完全な画素欠陥となることを免れる。

図６は、画素電極１０６とコモン電極１０８の他の例である。図１では、各画素において、コモン電極１０８にスリット１０８１は２個存在し、画素電極１０６は２個存在している。しかし、スリット１０８１の数、および画素電極１０６の数は２個に限定される必要は無い。図６は、各画素において、コモン電極１０８のスリット１０８１が３個、画素電極１０６が３個存在している例を示す平面図である。各画素電極１０６は各スリット１０８１に対応して配置されている。図６では、コモン電極１０８、画素電極１０６およびソース電極１０５のみ記載されている。図６において、コモン電極１０８にはハッチングが施されている。

図７は図６におけるコモン電極１０８を取り去った状態を示す平面図である。図７において、３個の画素電極１０６のいずれかに欠陥が生じた場合、切断線４００に沿っていずれかの画素電極１０６を他の画素電極１０６から分離することが出来る。この場合、３個の内の１個のみの画素が不良になるので、欠陥は図１等の場合に比較してさらに目立たなくすることが出来る。

図６および図７は、画素電極１０６を３個に分割した例であるが、３個に限らず、４個以上とすることも出来る。分割数は画素の大きさおよび加工精度次第である。画素電極１０６の分離数を多くしても工程数が増えるわけではない。また、図１、図４、図６等に示す例では、コモン電極１０８におけるスリット１０８１の数と、分割された画素電極１０６の数が等しいが、必ずしも等しくする必要は無い。本発明では、画素電極１０６を分割し、欠陥を目立たなくすることなので、画素電極１０６を分割することが重要である。したがって、コモン電極１０８からスリット１０８１を通して画素電極１０６側に電気力線が発生することが出来る限り、コモン電極１０８のスリット１０８１の数と分割された画素電極１０６の数が一致する必要はない。

ただし、コモン電極１０８のスリット１０８１と分割された画素電極１０６とはオーバーラップしていることが望ましい。このためには、コモン電極１０８のスリット１０８１の幅よりも、分割された画素電極１０６の幅のほうが大きいことが望ましい。画素電極１０６の幅は、コモン電極１０８の幅に対して、マスクの合わせ精度以上大きいことが望ましい。

図１、２、４、６、７等では、レーザによる切断線４００において、櫛歯状のソース電極１０５の幅ｗ１のほうが分割された画素電極１０６の幅ｗ２よりも大きくなっている。この場合、図７に示すように、ソース電極１０５における櫛歯の間隔ｄ１が最も小さい。分割された画素電極１０６の間隔ｄ２はソース電極１０５における櫛歯の間隔ｄ１よりも大きい。現状における最小加工精度は３μｍ程度である。ｄ１を最小加工精度とした場合、図７の構成においては、分割された画素電極１０６の幅ｗを十分に大きくとれない場合がある。

図８はこのような問題を対策する構成である。図８において、櫛歯状のソース電極１０５の幅ｗ１のほうが分割された画素電極１０６の幅ｗ２よりも小さくなっている。分割された画素電極１０６の間隔ｄ２は櫛歯状のソース電極１０５の間隔ｄ１よりも大きい。つまり、図８の構成では、図７の構成よりも分割された画素電極１０６の幅ｗ２を大きくとることが出来る。したがって、コモン電極１０８のスリット１０８１と画素電極１０６との合わせ裕度を大きくとることが出来る。

図９は、本発明による画素部分の構成を示す平面図である。図９は、ソース電極１０５と画素電極１０６の接続以外は、図１と同様である。図１と図９が異なる点は、図１においては、分割された画素電極１０６は、接続部において、ソース電極１０５の上に存在しているが、図９では、ソース電極１０５が分割された画素電極１０６よりも上に存在していることである。しかし、ソース電極１０５と分割された画素電極１０６が直接接触していることは同じである。このような構成は、画素電極１０６であるＩＴＯを現像するときに、映像信号線２０、ソース電極１０５等がＩＴＯの現像液によって腐食されるという問題を除去することが出来るという特徴がある。

図１０は図９におけるコモン電極１０８を取り去った状態を示す画素部の平面図である。図１０は図２に比較して、ソース電極１０５が分割された画素電極１０６の上に存在している点が異なる。このように、ソース電極１０５がコモン電極１０８の上側にあった場合であっても、図１０における切断線４００に沿ってレーザを照射することによって、一方の画素電極１０６を他の画素電極１０６から電気的に分離することが出来る。図１０は右側の画素電極１０６を分離する場合であるが、左側の画素電極１０６を分離する場合も同じである。

図１１は、図９のＢ−Ｂ断面図に対応する液晶表示パネルの断面図である。図１１が図３と異なる点は、接続部において、ソース電極１０５が画素電極１０６の上に配置されていることである。その他の構成は図３と同様であり、動作も図３で説明したのと同様である。図９〜図１１では、コモン電極１０８のスリット１０８１は２個であり、分割された画素電極１０６も２個である。しかし、本実施例の構成においても、コモン電極１０８のスリット１０８１の数と画素電極１０６の分割数は３個以上であってもよい。また、コモン電極１０８のスリット１０８１の数と分割された画素電極１０６の数は必ずしも一致する必要は無い。その他、実施例１で説明した構成は、いずれも本実施例において適用することが出来る。

図１２は本発明の第３の実施例を示す画素構成の平面図である。図１２において、画素の中心に走査線１０が横方向に延在し、画素の左右は映像信号線２０によって区画されている。すなわち、図３においては、画素は上側の第１のサブ画素と下側の第２のサブ画素によって形成されている。第１のサブ画素には第１の画素電極１０６が形成され、第２のサブ画素には第２の画素電極１０６が形成されている。第１の画素電極１０６および第２の画素電極１０６の上に図示しない層間絶縁膜１０７を介してコモン電極１０８が配置されている。コモン電極１０８は第１の画素電極１０６および第２の画素電極１０６に対応した部分にスリット１０８１を有する。図１２において、コモン電極１０８にはハッチングが施されている。

走査線１０の上にＴＦＴが形成されている。すなわち、走査線１０の上に半導体層１０３が形成されており、半導体層１０３の上にドレイン電極１０４および第１のソース電極１０５と第２のソース電極１０５が配置されている。ＴＦＴのドレイン電極１０４は映像信号線２０から分岐している。第１のソース電極１０５は第１のサブ画素と接続し、第２のソース電極１０５は第２のサブ画素と接続している。

図１３は、図１２において、コモン電極１０８を取り去った状態を示す画素部分の平面図である。図１３において、第１のサブ画素、第２のサブ画素には各々、矩形状の画素電極１０６が形成されている。図１３において、画素電極１０６は、接続部において、第１のソース電極１０５あるいは第２のソース電極１０５の上に形成されているが、実施例２のように、第１のソース電極１０５あるいは第２のソース電極１０５を画素電極１０６の上に形成してもよい。

図１４に示すように、上側の第１のサブ画素の画素電極１０６の上に導電性異物５００が混入した場合、画素電極１０６とコモン電極１０８とはショートして、第１のサブ画素は動作をしなくなる。この第１のサブ画素のショートの影響は下側の第２のサブ画素にも影響を及ぼし、第２のサブ画素において、画素電極１０６とコモン電極１０８との間に所定の映像信号が加わらなくなる可能性がある。

このような問題を防止するために、本実施例では、図１４に示すように、第２のサブ画素において、ソース電極１０５を切断線４００に沿ってレーザ光線によって切断する。そうすると、第１のサブ画素で欠陥が生じても、その影響が第２のサブ画素に及ぶことを防止することが出来る。その結果、導電性異物５００が存在した場合でも、画素欠陥を目立たなくすることが出来、１画素全体が欠陥となることを免れることが出来る。

図１２、図１３等では、第１のサブ画素、第２のサブ画素とも、画素電極１０６は矩形となっている。しかし、各々のサブ画素において、実施例１で説明したように、画素電極１０６を分割し、ソース電極１０５を分割した画素電極１０６に合わせて櫛歯状にすることが出来る。この構成によって、例えば、サブ画素に導電性異物５００が存在した場合であっても、サブ画素全体が欠陥となることを免れることが出来る。したがって、導電性異物５００の存在による画素欠陥への影響をさらに低減することが出来る。

以上の実施例では、コモン電極に形成されたスリットは長方形である。視野角の指向性をさらに均一にするために、スリットの形状をくの字型に形成する場合もあるが、この場合は、対応する画素電極もくの字型にすることによって、以上で説明したと同様な効果を得ることが出来る。

また、実施例１あるいは実施例２等においては、コモン電極のスリットの下には分割された画素電極が配置されているが、本発明はこれに限らず、例えば、画素電極と画素電極の隙間がコモン電極のスリットとオーラップするような構成でもよい。例えば、コモン電極のスリットの幅よりも分割された画素電極の間隔が小さければ、コモン電極からの電気力線が液晶分子を回転させるような構成とすることが出来る。したがって、各実施例で説明したと同様な効果を得ることが出来る。

１０…走査線、 ２０…映像信号線、 １００…ＴＦＴ基板、 １０１…ゲート電極、 １０２…ゲート絶縁膜、 １０３…半導体層、 １０４…ドレイン電極、 １０５…ソース電極、 １０６…画素電極、 １０７…層間絶縁膜、 １０８…コモン電極、 １０９…配向膜、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０…オーバーコート膜、 ３００…液晶層、 ３０１…液晶分子、 ４００…切断線、 ４０１…他の切断線、 ５００…導電性異物、 １０８１…スリット。

Claims (10)

1. ＴＦＴ基板と対向基板と、前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
   前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層にはドレイン電極とソース電極が配置され、
   前記ゲート絶縁膜の上には、ＩＴＯによって形成された画素電極が配置され、
   前記画素電極の上には、絶縁膜が形成され、前記絶縁膜の上にはスリットを有するＩＴＯによって形成されたコモン電極が配置され、
   前記画素電極は複数に分割され、前記複数の分割された画素電極は各々前記ソース電極と接続し、
   前記分割された画素電極と前記コモン電極の前記スリットはオーバーラップしていることを特徴とする液晶表示装置。
2. 前記ソース電極は櫛歯状の電極となっており、前記分割された画素電極は前記ソース電極の櫛歯の部分とオーバーラップして接続していることを特徴とする請求項１に記載の液晶表示装置。
3. 前記分割された画素電極の幅は前記櫛歯状のソース電極の櫛歯の部分の幅よりも大きいことを特徴とする請求項２に記載の液晶表示装置。
4. 前記オーバーラップ部において、前記ソース電極は前記分割された画素電極よりも上側に存在していることを特徴とする請求項２に記載の液晶表示装置。
5. １画素において、前記分割された画素電極の数と、前記コモン電極のスリットの数は等しいことを特徴とする請求項１に記載の液晶表示装置。
6. ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
   前記ＴＦＴ基板には、第１の方向に延在するゲート電極と、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはドレイン電極と、前記第１の方向と直角方向の第２の方向に、前記ドレイン電極と対向して第１のソース電極が形成され、前記第１の方向と直角方向で、前記第２の方向と反対方向の第３の方向に、前記ドレイン電極と対向して第２のソース電極が形成され、
   前記ゲート電極に対して前記第２の方向には、前記ゲート絶縁膜の上にＩＴＯによって形成された第１の画素電極が配置され、
   前記ゲート電極に対して前記第３の方向には、前記ゲート絶縁膜の上にＩＴＯによって形成された第２の画素電極が配置され、
   前記第１および第２の画素電極の上には、絶縁膜が形成され、前記絶縁膜の上にはＩＴＯによって形成されたコモン電極が配置され、前記コモン電極は、前記第１の画素電極および前記第２の画素電極の各々に対応してスリットが形成されていることを特徴とする液晶表示装置。
7. 前記第１のソース電極と前記第１の画素電極はオーバーラップして接続し、前記第２のソース電極と前記第２の画素電極はオーバーラップして接続していることを特徴とする請求項６に記載の液晶表示装置。
8. 前記第１の画素電極は複数に分割され、前記複数に分割された第１の画素電極の各々に前記コモン電極のスリットが対応し、前記第２の画素電極は複数に分割され、前記複数に分割された第２の画素電極の各々に前記コモン電極のスリットが対応していることを特徴とする請求項６に記載の液晶表示装置。
9. ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持され、
   前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層にはドレイン電極とソース電極が配置され、
   前記ゲート絶縁膜の上には、ＩＴＯによって形成された画素電極が配置され、
   前記画素電極の上には、絶縁膜が形成され、前記絶縁膜の上にはスリットを有するＩＴＯによって形成されたコモン電極が配置され、
   前記画素電極は複数に分割され、前記複数の分割された画素電極は各々前記ソース電極と接続し、
   前記分割された画素電極と前記コモン電極の前記スリットはオーバーラップしており、
   前記ソース電極は櫛歯状の電極となっており、前記分割された画素電極は前記ソース電極の櫛歯の部分とオーバーラップして接続している液晶表示装置の製造方法であって、
   前記分割された複数の画素電極の内の１個の画素電極が前記コモン電極と導通した場合、前記導通している画素電極と前記ソース電極とのオーバーラップ部をレーザによって切断することを特徴とする液晶表示装置の製造方法。
10. ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
    前記ＴＦＴ基板には、第１の方向に延在するゲート電極と、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはドレイン電極と、前記第１の方向と直角方向の第２の方向に、前記ドレイン電極と対向して第１のソース電極が形成され、前記第１の方向と直角方向で、前記第２の方向と反対方向の第３の方向に、前記ドレイン電極と対向して第２のソース電極が形成され、
    前記ゲート電極に対して前記第２の方向には、前記ゲート絶縁膜の上にＩＴＯによって形成された第１の画素電極が配置され、
    前記ゲート電極に対して前記第３の方向には、前記ゲート絶縁膜の上にＩＴＯによって形成された第２の画素電極が配置され、
    前記第１および第２の画素電極の上には、絶縁膜が形成され、前記絶縁膜の上にはＩＴＯによって形成されたコモン電極が配置され、前記コモン電極は、前記第１の画素電極および前記第２の画素電極の各々に対応してスリットが形成されており、
    前記第１のソース電極と前記第１の画素電極はオーバーラップして接続し、前記第２のソース電極と前記第２の画素電極はオーバーラップして接続している液晶表示装置の製造方法であって、
    前記第１の画素電極または前記第２の画素電極のうちのいずれかが前記コモン電極と導通した場合、前記コモン電極と導通している前記画素電極と前記ソース電極とがオーバーラップしている部分をレーザによって切断することを特徴とする液晶表示装置の製造方法。

Images