[go: up one dir, main page]

JP5012896B2 - 部品内蔵基板の製造方法 - Google Patents

部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP5012896B2
JP5012896B2 JP2009520395A JP2009520395A JP5012896B2 JP 5012896 B2 JP5012896 B2 JP 5012896B2 JP 2009520395 A JP2009520395 A JP 2009520395A JP 2009520395 A JP2009520395 A JP 2009520395A JP 5012896 B2 JP5012896 B2 JP 5012896B2
Authority
JP
Japan
Prior art keywords
region
land
metal foil
solder
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009520395A
Other languages
English (en)
Other versions
JPWO2009001621A1 (ja
Inventor
克郎 平山
重夫 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009520395A priority Critical patent/JP5012896B2/ja
Publication of JPWO2009001621A1 publication Critical patent/JPWO2009001621A1/ja
Application granted granted Critical
Publication of JP5012896B2 publication Critical patent/JP5012896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081Compound repelling a metal, e.g. solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は樹脂層の内部に回路部品が埋設された部品内蔵基板の製造方法に関するものである。
近年、電子機器の小型化に伴い、チップコンデンサ等の回路部品を実装するための回路基板の小型化が求められている。これを受けて、回路基板内部に回路部品を埋設してモジュールを作製することにより、回路部品の実装面積を削減し、回路基板の小型化を図ることが行われている。中でも、樹脂基板の内部に回路部品が埋設された部品内蔵基板は、軽量であり、かつセラミック基板のように高温焼成を伴わないため、内蔵する回路部品に制約が少ないという利点がある。
特許文献1には、金属箔の上に導電性接着剤を介して回路部品を実装し、金属箔上に無機フィラーと熱硬化性樹脂からなる樹脂シートを重ねて圧着し、樹脂シートを熱硬化させることにより、回路部品を埋設した樹脂層を形成し、その後で金属箔を加工して配線パターンを形成した部品内蔵基板の製造方法が提案されている。
しかし、前記製造方法では、回路部品を実装したり樹脂シートを圧着する際に、導電性接着剤が金属箔の主面方向に広がるため、導電性接着剤同士が接触したり、導電性接着剤が隣接する配線パターンに跨がったりして、ショートが生じる可能性があった。前記と同様の問題は、導電性接着剤の代わりにはんだを用いる場合でも発生する。例えば、回路部品を実装するためにリフローはんだ付けを行う場合、溶融したはんだが金属箔の主面方向に広がるので、隣合うランド間でショートが生じる可能性があった。特に、部品内蔵基板を多層化すると、最初に実装した回路部品には複数回に亘ってリフロー時の熱が作用するため、はんだが再溶融してはんだフラッシュが発生する可能性がある。
特許文献2には、開口部を有する絶縁層を金属箔の一方主面上に形成することで、はんだや導電性接着剤の広がりを防止した部品内蔵基板の製造方法が提案されている。
図9は特許文献2に示された部品内蔵基板の製造方法の一例を示す。以下、図9を用いて従来の部品内蔵基板の製造方法を説明する。
図9の(a)に示すように、金属箔51の上に、金属箔51の一部が露出する開口部52aを有する絶縁層52を形成する。
次に、図9の(b)に示すように、開口部52aの内部にはんだ53を充填する。
次に、図9の(c)に示すように、はんだ53と回路部品54の端子電極54aとが接触するように、絶縁層52の上に回路部品54を配置し、はんだ53と端子電極54aとをはんだ付けする。
次に、図9の(d)に示すように、絶縁層52及び回路部品54上に、無機フィラーと熱硬化性樹脂からなる樹脂シート55を重ねて圧着し、回路部品54が埋設された樹脂層55を形成する。なお、樹脂層52の形成時に、同時に背面側の金属箔56も接合される。
最後に、表裏の金属箔51,56を加工することにより、配線パターン51a,56aを形成する。
前記方法の場合、絶縁層52の開口部52aがはんだ53の広がりを防止する囲いとして機能する。しかしながら、開口部52aにはんだ53または導電性接着剤を充填する必要があるため、比較的多量のはんだ又は導電性接着剤が必要となる。特に、はんだを用いた場合には、はんだ量が多い分だけはんだフラッシュが発生する可能性が高くなるため、信頼性の点から問題がある。また、樹脂層55と絶縁層52とが異種材料により形成されている場合には、異種界面で密着強度が低下し、それに起因してはんだフラッシュが発生する可能性もある。近年、小型化、高密度化に伴い、部品内蔵基板に内蔵される部品を実装するランド間隔が非常に狭くなっており、高い耐はんだフラッシュ性能が求められている。
特開平11−220262号公報 特開2005−26573号公報
そこで、本発明の好ましい実施形態の目的は、はんだや導電性接着剤の広がりによるショートを防止し、信頼性の高い部品内蔵基板の製造方法を提供することにある。
前記目的を達成するため、本発明は、以下の(a)〜(d)の工程を含む部品内蔵基板の製造方法を提供する。すなわち、
(a)金属箔の一方主面上に、回路部品を接続すべきランド領域を凸状に形成すると共に、当該ランド領域を取り囲み、前記ランド領域よりはんだ又は導電性接着剤のぬれ性が悪いぬれ防止領域を前記ランド領域より低く形成する工程、
(b)前記ランド領域に前記回路部品の端子電極を前記はんだ又は導電性接着剤を用いて電気的に接続する工程、
(c)前記金属箔及び前記回路部品上に、前記回路部品が埋設された樹脂層を形成する工程、
(d)前記金属箔の他方主面側を加工して、配線パターンを形成する工程。
本発明の製造方法では、まず金属箔の一方主面上に、回路部品を接続すべきランド領域とぬれ防止領域とを形成する。ランド領域とは、はんだ又は導電性接着剤によって、回路部品の端子電極と電気的に接続されるべき部位である。これらランド領域は端子電極の位置や数に対応して形成される。ランド領域は複数の端子電極間に跨がらないようにして形成されるのが好ましく、ランド領域と回路部品の端子電極とが一対一で形成されるのが望ましい。なお、ランド領域に適宜配線領域を連結形成してもよい。
一方、ぬれ防止領域は、ランド領域よりはんだ又は導電性接着剤のぬれ性が悪い領域であり、例えば金属箔の一方主面を粗化又は酸化した領域、つまり粗面又は酸化膜で形成してもよいし、ランド領域を構成する金属よりも相対的にはんだ又は導電性接着剤のぬれ性が悪い金属で形成してもよい。粗面の上に酸化膜を形成してもよい。粗面又は酸化膜よりなるぬれ防止領域は、ランド領域に比べてはんだ又は導電性接着剤がぬれ広がりにくい性質を持つ。また、ランド領域が銅または銅合金よりなる場合、ねれ防止領域をコバルト、ニッケル、タングステン、モリブデン、アルミニウム、クロム、鉄、亜鉛又はこれらの合金で形成してもよい。ぬれ防止領域はランド領域の全周を取り囲んでもよいが、ランド領域に配線領域を連結形成した場合には、ぬれ防止領域は配線領域が導出された部分を除くランド領域の周囲を取り囲めばよい。
ランド領域とぬれ防止領域とを形成した金属箔に対し、そのランド領域に回路部品を搭載し、回路部品の端子電極とランド領域とをはんだ又は導電性接着剤を用いて電気的に接続する。このとき、はんだ又は導電性接着剤は、端子電極とランド領域とを接続するのに必要な最低限の量でよいので、その絶対量を減らすことができる。しかも、ランド領域の周囲はぬれ防止領域であるため、はんだ又は導電性接着剤の広がりを防止でき、ショートの発生リスクを低減できる。
また、金属箔及び回路部品の上に未硬化の樹脂を重ねて圧着した際、先行技術のような絶縁層を形成する必要がないので、絶縁層と樹脂層とが異種材料である場合のような異種界面が存在しない。したがって、回路部品をはんだを用いて固定した場合にも、はんだフラッシュの発生リスクを低減できる。
樹脂層としては、例えば熱硬化性樹脂のみからなる樹脂シートを用いてもよいし、無機フィラーと熱硬化性樹脂とを含む樹脂シートを用いてもよいが、いずれの場合も、軟化状態又は半硬化状態(例えばBステージ)で金属箔及び回路部品の上に重ねて圧着するのがよい。この場合、樹脂層が金属箔と回路部品との隙間や回路部品同士の隙間に入り込み、かつ樹脂層が金属箔の表面にも密着する。特に、圧着する際に真空プレスを行うと、樹脂層内部に気泡が生じるのを防止できるとともに、回路部品と金属箔との隙間に確実に樹脂を充填することができる。ぬれ防止領域が粗面の場合や凹凸を有する酸化膜の場合には、その表面の微細な凹凸に樹脂材料が入り込んで金属箔との結合力を高めることができる。そのため、はんだフラッシュ現象(はんだを使用した場合)をより確実に防止できる。なお、樹脂層を射出成形等によって形成してもよい。
ぬれ防止領域として粗面を形成する場合に、金属箔の一方主面を粗化して粗面を形成し、前記粗面上の前記ぬれ防止領域と対応する領域にめっきレジスト層を形成し、前記めっきレジスト層の形成領域を除く前記粗面上に、前記はんだ又は導電性接着剤のぬれ性のよい金属めっき層を形成することによって、前記ランド領域を形成し、前記めっきレジスト層を除去して、前記粗面よりなるぬれ防止領域を形成する方法がある。この方法の場合、ランド領域とぬれ防止領域(粗面)との間に段差が生じるので、ランド領域上のはんだ又は導電性接着剤がぬれ防止領域へ広がるのを効果的に抑制できる。多少のはんだ又は導電性接着剤がぬれ防止領域にぬれ広がっても、隣のランド領域に到達するまでの沿面距離が長くなるので、ショートの発生リスクを低減できる。また、回路部品をランドに実装した状態で回路部品とその下側のぬれ防止領域との間に所定の隙間を設けることができるため、未硬化の樹脂を圧着した際、部品の下側にも樹脂が回り込みやすく、部品の周囲を樹脂で包み込むことができる。そのため、後の工程で配線パターンを形成するために金属箔をエッチング処理する際、エッチング液によって回路部品にダメージが加わることを防止できる。
ぬれ防止領域として酸化膜を形成する場合に、金属箔の一方主面に酸化膜を形成し、前記酸化膜上の前記ぬれ防止領域と対応する領域にめっきレジスト層を形成し、前記めっきレジスト層の形成領域を除く前記酸化膜を除去し、前記酸化膜を除去した領域上に、前記はんだ又は導電性接着剤のぬれ性のよい金属めっき層を形成することによって、前記ランド領域を形成した後、前記めっきレジスト層を除去して、前記酸化膜よりなるぬれ防止領域を形成する方法がある。この方法も、粗面を形成する場合と同様に、ランド領域がぬれ防止領域(酸化膜)より高い位置になるので、ランド領域上のはんだ又は導電性接着剤がぬれ防止領域へ広がるのを効果的に抑制できるとともに、未硬化の樹脂が部品の下側に回り込みやすくなる。また、酸化膜は熱処理や化学処理等の公知の方法で一定膜厚の酸化膜を容易に形成できるので、均質なぬれ防止領域を形成できる。
ぬれ防止領域としてランド領域を構成する金属よりも相対的にぬれ性が悪い金属で形成する場合には、一方主面にはんだ又は導電性接着剤のぬれ性が悪い金属が形成された金属箔を用意し、金属箔上のぬれ防止領域と対応する領域にめっきレジスト層を形成し、めっきレジスト層の形成領域を除く金属箔上に、はんだ又は導電性接着剤のねれ性の良い金属めっき層を形成することによってランド領域を形成し、めっきレジスト層を除去して、はんだ又は導電性接着剤のぬれ性が悪い金属が露出したぬれ防止領域を形成してもよい。この方法も、ランド領域がぬれ防止領域より高い位置になるので、ランド領域上のはんだ又は導電性接着剤がぬれ防止領域へ広がるのを効果的に抑制できるとともに、未硬化の樹脂が部品の下側に回り込みやすくなる。また、めっき法によりランド領域を形成できるので、安価に製造できる。
金属箔を加工して配線パターンを形成する工程としては、2種類の方法が考えられる。第1の方法は、工程(a)において、ランド領域に配線領域をランド領域と同じ高さで連続的に形成しておき、工程(d)において、金属箔の他方主面側からエッチング又は研磨により所定厚み分だけ除去することにより、ランド領域および配線領域を持つ配線パターンを形成する方法である。この方法では、ランド領域と配線領域とが同一高さであるため、広がり方向は配線領域のみに制限され、その他のぬれ防止領域には広がらないので、ショート等のリスクを低減できる。
第2の方法は、工程(a)において、ぬれ防止領域がランド領域の全周を取り囲むようにランド領域を島状に形成し、工程(d)において、金属箔の他方主面側を、ランド領域とそのランド領域に連なる配線領域とが残るようにパターンエッチングすることにより、ランド領域およびランド領域に接続された配線領域を有する配線パターンを形成する方法である。この方法では、ランド領域と配線領域との間に段差が生じ、ランド領域以外はすべて低い位置にあるため、ランド領域上のはんだ又は導電性接着剤が平面方向に広がる可能性をさらに低くできる。パターンエッチングの方法としては、例えばフォトリソグラフィとエッチングとを併用したサブトラクティブ法を用いればよい。
工程(b)としては、ランド領域にPbフリーはんだ材料であるSn又はSn合金めっきを行うことにより、プリコート層を形成し、回路部品の端子電極をランド領域に対してプリコート実装してもよい。この場合には、プリコート層が薄膜であり、はんだ量が極めて少量で済むので、はんだフラッシュのリスクをさらに低減できる。
金属箔が銅箔よりなり、金属めっき層が銅めっき層又は銅合金めっき層により形成される場合には、金属箔と金属めっき層とが同種材料であるため、その接合性が良好で剥離等の心配がない。
発明の好ましい実施形態の効果
以上のように、本発明によれば、金属箔の一方主面上にランド領域と当該ランド領域を取り囲むぬれ防止領域とを形成し、ランド領域に回路部品の端子電極をはんだ又は導電性接着剤を用いて接続し、その上に樹脂層を形成するようにしたので、はんだや導電性接着剤の広がりをぬれ防止領域によって制限でき、しかも従来の絶縁層を用いた方法に比べてはんだや導電性接着剤の絶対量を少なくできるので、はんだフラッシュやショートの発生リスクを低減できる。また、従来法における絶縁層と樹脂層とが異種材料の場合には、異種界面で密着強度が低下し、それに起因してはんだフラッシュ等の不具合が発生する可能性があったが、本発明では絶縁層を用いる必要がないので、このような不具合を解消できる。
〔実施形態1〕
以下に、本発明に係る部品内蔵基板の製造方法の第1実施形態について、図1を参照しながら説明する。説明を簡単にするため、図1では1個の回路部品を含む部品内蔵基板の一部の製造工程を示しているが、実際の部品内蔵基板は複数の回路部品を含んでいる。さらに、実際の製造工程では、親基板状態の部品内蔵基板が作製され、その後で子基板状態にカットされる。
図1の(a)は第1工程であり、一方主面上の全面に粗面1aが形成された金属箔1を準備する。金属箔1は、後述する第8工程において加工され、部品内蔵基板の片面の配線パターンを構成するものである。ここでは、金属箔1の全面に粗面1aが形成された例を示したが、後述するように少なくとも回路部品6を実装する領域を含むように粗面1aが形成されておればよい。金属箔1の材料としては、例えばCu、Ni、Al等任意に選択できるが、作業性、コストを考慮すると、Cu箔が好ましい。金属箔1の厚みは5〜100μmが好ましい。粗面1aの表面粗さは、後述するはんだ又は導電性接着剤の流動を防止できるものがよく、十点表面粗さの指標Rzが1.0μm≦Rz≦20μmを満たすことが好ましい。金属箔1の表面を粗化する方法としては、特に限定されることなく、エッチング等の化学的処理であってもよいし、研磨、ブラスト等の機械的処理であってもよい。また、Cu箔であれば、市販の粗面化Cu箔を使用してもよい。
図1の(b)は第2工程であり、金属箔1の粗面1a上にめっきレジスト2をパターン形成した状態を示す。めっきレジスト2は、後述するようにぬれ防止領域4と対応する領域に形成されている。めっきレジスト2は、例えばフィルム状レジストを金属箔1にラミネートし、露光、現像処理を行うことにより、形成することができる。その他、スクリーン印刷法などの他の方法でめっきレジスト2を形成することもできる。めっきレジスト2の厚みは、後述する金属めっき層3より厚くするのが望ましく、10〜50μm程度が好ましい。
図2は、めっきレジスト2のパターン形状の一例を示す。めっきレジスト2には、後述する工程で部品実装用ランド領域3aおよびビア用ランド領域3bとなるべき位置にそれぞれ開口部2a,2bが形成され、それら開口部2a,2b間を繋ぐように配線領域となる開口部2cが形成されている。図1の(b)は図2の一部(図2にA部で示す)の切断端面図であり、配線領域となる開口部2cを含まない断面を示している。ランド用開口部2aは、回路部品6の各端子電極と対応する位置に形成されており、好ましくは回路部品6の端子電極と一対一で形成されるのがよい。図2ではビア用開口部2bは大小2種類の円形に形成されているが、これはビア導体の直径によってランドの大きさも異なるからである。配線用開口部2cはランド用開口部2aとビア用開口部2bとの間、またはランド用開口部2a相互の間を接続するように帯状に形成されているが、その形状は任意である。この例では、ぬれ防止領域4は部品実装用ランド領域3a、ビア用ランド領域3bおよび配線領域を除く領域に形成される。
図1の(c)は第3工程であり、めっきレジスト2の形成領域を除く粗面1a上に、はんだ又は導電性接着剤のぬれ性のよい金属めっき層3を形成した状態を示す。この金属めっき層3が後述するランド領域および配線領域となる。なお、金属めっき層3を形成する前の段階で、めっきレジスト2の形成領域を除く粗面1a上は酸化されていないことが望ましい。金属めっき層3の材質は、Cu、Ni等、特に限定されないが、電気特性およびコストを考慮するとCuめっきが好ましい。めっき法は電解めっき法、無電解めっき法等いずれの方法を用いてもよい。金属めっき層3の膜厚は、その表面が粗面1aの頂点より高くなる厚みとするのがよい。
図1の(d)は第4工程であり、めっきレジスト2を金属箔1から除去した状態を示す。めっきレジスト2はNaOH溶液等の剥離液を用いることで、容易に除去できる。めっきレジスト2を除去することで、金属箔1には、金属めっき層よりなる平滑な表面を持つ部品実装用ランド領域3a、ビア用ランド領域3bおよび配線領域が形成され、その周囲を取り囲むように粗面よりなるぬれ防止領域4が一段低く形成される。すなわち、ランド領域3a、3bおよび配線領域はぬれ防止領域4より高い位置に形成される。
図1の(e)は第5工程であり、金属箔1の部品実装用ランド領域3aの上にはんだペースト5を塗布した状態を示す。はんだペースト5の塗布は、印刷法等の公知の方法で容易に実施できる。なお、はんだペースト5はビア用ランド領域3bや配線領域の上に形成する必要はない。
図1の(f)は第6工程であり、はんだペースト5を塗布した部品実装用ランド領域3aの上に回路部品6を配置し、リフロー等によって実装した状態を示す。このとき、回路部品6の端子電極6aとランド領域3aとがはんだ5aによって電気的に接続される。はんだ5aが溶融する際、表面張力によってはんだ5aが端子電極6aとランド領域3aとの隙間を満たすと同時に、はんだ5aの一部が端子電極6aの側面にはい上がり、フィレットを形成する。はんだ5aはその表面張力によってランド領域3aに止まり、しかもランド領域3aがぬれ防止領域4より高い位置に形成されているため、はんだ5aが外側のぬれ防止領域4へぬれ広がることがない。また、ランド領域3aがぬれ防止領域4より高い位置に形成されていることで、回路部品6を実装したとき、回路部品6とその下方のぬれ防止領域4との間に、後述する樹脂が容易に入り込むことができる所定の隙間δが形成される。この実施形態の回路部品6は2端子のチップ部品であるが、3端子のチップ部品あるいは集積回路のような多端子の電子部品であってもよい。
本実施形態では、回路部品6を部品実装用ランド領域3aにはんだ5aを用いて実装する例を示したが、はんだ4に代えて導電性接着剤を用いても同様に実装できる。但し、導電性接着剤を用いる場合には、それに含有される熱硬化性樹脂を硬化させるために、熱硬化処理を行う必要がある。
図1の(g)は第7工程であり、金属箔1および回路部品6の上に、樹脂シート7および金属箔8を重ねて圧着する。樹脂シート7は、例えば無機フィラーと熱硬化性樹脂とを含有する半硬化(例えばBステージ)状態のシートである。樹脂シート7を圧着すると、樹脂シート7が金属箔1と回路部品6との隙間δや回路部品6同士の隙間に入り込み、かつ金属箔1の表面にも密着する。特に、回路部品6を実装した状態で、回路部品6とその下方のぬれ防止領域4との間に所定の隙間δが形成されるため、この隙間δに樹脂を充填することができる。なお、圧着する際に真空プレスを行うと、樹脂シート7内部に気泡が生じるのを防止できるとともに、樹脂の充填がより容易となる。ランド領域3aを取り囲むぬれ防止領域4には粗面が形成されているため、その表面の微細な凹凸に樹脂材料が入り込んで金属箔1と樹脂シート7との結合力を高めることができる。
樹脂シート7を圧着する際または圧着後、加熱を行うのが望ましい。これにより、樹脂シート7に含まれる熱硬化性樹脂が硬化して樹脂層7aとなり、樹脂層7aと金属箔1,8と回路部品6との接合状態を良好にすることができる。樹脂層7aは、樹脂シート7の圧着直後に硬化している必要はなく、例えば複数の樹脂シートを圧着して多層基板を構成する場合には、全ての樹脂シートを同時に熱硬化させてもよい。
本実施形態では、樹脂層7aを形成するために樹脂シート7を使用したが、無機フィラーを含まない熱硬化性樹脂シートを使用してもよい。また、圧着時における樹脂層が半硬化(例えばBステージ)状態である必要はなく、Bステージより軟かい状態であってもよい。
図1の(h)は第8工程であり、樹脂層7aの下面および上面の金属箔1,8をエッチング又は研磨して配線パターン1b,8aを形成した状態を示す。この例では、上面の配線パターン8aはフォトリソグラフィ及びエッチングにより形成したものであるが、下面の配線パターン1bは、ぬれ防止領域4が除去されるまで全面に亘って金属箔1の他方主面側をエッチング又は研磨することにより、ランド領域3a、3bおよび配線領域だけを残したものである。
図1の(h)では、金属箔1の他方主面側を全面に亘って一定厚みだけ除去したが、この方法に代えて、図1の(i)のように、下面側の金属箔1をフォトリソグラフィ及びエッチングによりパターン形成してもよい。この場合は、ぬれ防止領域4のうち一部のみを除去し、他部を配線領域として機能させることもできる。また、ランド領域3a,3bおよび配線領域の厚みを図1の(h)の場合に比べて厚くすることができる。
上述のようにして部品内蔵基板を形成した後、図3の(a)に示すように、上方より樹脂層7aおよび配線パターン8aを貫通し、ビア用ランド領域3bに達するビア導体用孔9を形成する。ビア導体用孔9の形成方法としては、レーザーやドリルなどを用いることができる。なお、本実施形態においては樹脂層7上に配線パターン8aが形成された状態でビア導体用孔9を形成したが、配線パターン8aとなる金属箔8を配置しない状態で樹脂層7aにビア導体用孔を形成し、後から配線パターン8aを形成することも可能である。
次に、図3の(b)に示すように、ビア導体用孔9内にビア導体9aを形成する。ビア導体9aは、ビア導体用孔9の内面にめっきを施してもよいし、ビア導体用孔9の内部に導電性ペーストを充填してもよい。ビア導体9aを形成することによって、配線パターン8aとビア用ランド領域3bつまり配線パターン1bとが電気的に導通する。なお、ビア導体用孔9およびビア導体9aの形成方法は、上述のように樹脂層7aを圧着した後に形成してもよいし、圧着前の樹脂層7aに予め形成しておいてもよい。また、上記ビア導体用孔9及びビア導体9aは必須の要素ではなく、導通接続の必要性に応じて形成すればよい。
その後、図3の(c)に示すように、配線パターン8aの上に更なる回路部品6を実装してもよい。なお、配線パターン8aの上にさらなる樹脂層を積層して多層構造としてもよい。樹脂層の層数や回路部品の実装形態は任意である。図1では、樹脂層7aの上面側に配線パターン8aを形成したが、この配線パターン8aを省略することもできる。また、金属箔8をパターン化せず、樹脂層7aの上面全面を覆うシールド電極とすることもできる。これによって、内蔵部品を外部の電磁界から遮蔽することが可能になる。
本実施形態では、図1の(g)の工程において、樹脂層7aの上面にぬれ防止領域を持たない金属箔8を固着したが、この金属箔8として図1の(d)の段階における金属箔1と同様に、ランド領域とぬれ防止領域を持つ金属箔を用いてもよい。この場合には、図1の(h)または(i)の構造を持つ部品内蔵基板を多層構造に構成できる。
〔実施形態2〕
次に、本発明に係る部品内蔵基板の製造方法の第2実施形態について、図4を参照しながら説明する。
図4の(a)は第1工程であり、金属箔11の一方主面上の全面に酸化膜11aを形成する。金属箔11の材質や厚みは第1実施形態と同様である。酸化膜11aの形成方法としては、熱処理、化学処理等いずれの方法を用いてもよい。この例では、金属箔11の平滑な面に酸化膜11aを形成したが、図1に示すような粗化した金属箔表面を酸化処理してもよい。
図4の(b)は第2工程であり、金属箔11の酸化膜11a上にめっきレジスト12をパターン形成した状態を示す。めっきレジスト12の材質やパターン形成方法は第1実施形態と同様であり、後述する工程でランド領域13aとなるべき領域および配線13bとなるべき領域に開口部が形成されている。開口部の形状は図2と同様である。
図4の(c)は第3工程であり、めっきレジスト12の形成領域を除く酸化膜11aを除去する。つまり、開口部から露出する酸化膜11aを除去する。酸化膜11aの除去方法としては、例えば塩酸・硫酸等の酸への浸漬、プラズマ等によるドライエッチングの他、周知の方法を用いればよい。酸化膜11aを除去することで、めっきレジスト12の形成領域以外の領域(開口部)に金属箔11の酸化されていない表面が露出する。
図4の(d)は第4工程であり、めっきレジスト12の形成領域を除く金属箔11の上面に、はんだ又は導電性接着剤のぬれ性のよい金属めっき層13を形成した状態を示す。この金属めっき層13が後述するランド領域13aおよび配線領域13bとなる。金属めっき層13は酸化されていない金属箔11の表面に形成されるため、金属めっき13と金属箔11との密着強度が高くなる。金属めっき層13は、その表面が酸化膜11aの上面より高くなるように形成するのがよい。
図4の(e)は第5工程であり、めっきレジスト12を金属箔11から除去した状態を示す。めっきレジスト12を除去することで、金属箔11には、金属めっき層よりなる平滑な表面を持つ台形状のランド領域13aおよび配線領域13bと、その周囲を取り囲む酸化膜よりなるぬれ防止領域14とが形成される。ランド領域13aおよび配線領域13bはぬれ防止領域14より高い位置に形成される。
図4の(f)は第6工程であり、金属箔11のランド領域13aの上にはんだペースト15を印刷法等によって塗布した状態を示す。なお、配線領域13bの上にははんだペースト15を塗布しなくてもよい。
図4の(g)は第7工程であり、はんだペースト15を塗布したランド領域13aの上に回路部品16を配置し、リフロー等によって実装した状態を示す。このとき、回路部品16の端子電極16aとランド領域13aとがはんだ15aによって電気的に接続される。ランド領域13aがぬれ防止領域14より高い位置に形成されており、しかもぬれ防止領域14には酸化膜11aが形成されているので、溶融したはんだ15aはランド領域13aに止まり、その外側のぬれ防止領域14へぬれ広がることがない。また、回路部品16を導電性接着剤によってランド領域13a上に実装した場合にも同様の効果が得られる。
図4の(h)は第8工程であり、金属箔11および回路部品16の上に、樹脂シート17および金属箔18を重ねて熱圧着する。樹脂シート17の材質や圧着方法は、第1実施形態と同様である。樹脂シート17が金属箔11と回路部品16との隙間や回路部品16同士の隙間に入り込み、かつ金属箔11の表面にも密着する。ランド領域13aを取り囲むぬれ防止領域14には酸化膜11aが形成されているため、その表面の微細な凹凸に樹脂材料が入り込んで金属箔11と樹脂シート17との結合力を高めることができる。樹脂シート17に含まれる熱硬化性樹脂が硬化して樹脂層17aとなる。
図4の(i)は第9工程であり、樹脂層17aの下面および上面の金属箔11,18をエッチング又は研磨して配線パターン11b,18aを形成する。この例では、上面の配線パターン18aはフォトリソグラフィ及びエッチングにより形成したものであるが、下面の配線パター11bは、ぬれ防止領域14が除去されるまで全面に亘って金属箔11の他方主面側をエッチング又は研磨することにより、ランド領域13aおよび配線領域13bだけを残したものである。
図4の(i)の工程に代えて、図4の(j)のように、下面の配線パターン1bもフォトリソグラフィ及びエッチングにより形成してもよい。この場合は、ぬれ防止領域14と対応する箇所だけを除去することにより、ランド領域13aおよび配線領域13bを残す方法である。
前述の第1実施形態では、ぬれ防止領域として凹凸を有する粗面を形成し、第2実施形態では酸化膜を形成したが、両者を組み合わせてもよい。すなわち、粗面の表面に酸化膜を形成してもよい。この場合の製造工程は、第2実施形態と同様であるため、説明を省略する。この場合は、ぬれ防止領域が粗面でかつ酸化膜を持つので、はんだ又は導電性接着剤のぬれ広がりを一層効果的に抑制できる。
〔実施形態3〕
次に、本発明に係る部品内蔵基板の製造方法の第3実施形態について、図5を参照しながら説明する。図5の(a)〜(c)の工程は、図1の(a)〜(c)と同様であるため、同一符号を付して説明を省略する。
図5の(d)の工程において、めっきレジスト2を形成した金属箔1の表面にSn又はSn合金めっきを行うことにより、プリコート層20を形成する。この例では、めっきレジスト2の開口部からランド領域3aと配線領域3bとが露出しているため、それら領域の上にプリコート層20が形成される。Sn合金としては、例えばSn−Ag、Sn−Bi、Sn−Ag−Cu等がある。めっき方法は、電解めっき法、無電解めっき法などいずれの方法を用いてもよいが、プリコート層20の厚みはプリコート実装に必要な最低限の厚み(例えば0.1μm〜5μm程度)とするのがよい。
図5の(e)は、めっきレジスト2を金属箔1から除去した状態を示す。めっきレジスト2を除去することで、金属箔1には、プリコート層20を持つ台形状のランド領域3aと配線領域3bとが、その周囲を取り囲む粗面よりなるぬれ防止領域4より一段高く形成される。
図5の(f)は、プリコート層20が設けられたランド領域3aに回路部品6をプリコート実装した状態を示す。このとき、プリコート層20は溶融してはんだ20aとなるが、その絶対量は非常に少ない。しかも、ランド領域3aがその周囲を取り囲むぬれ防止領域4より高い位置に形成されているため、はんだ20aが濡れ広がることがない。
その後、図5の(g)〜(i)の工程は、図1の(g)〜(i)の工程と同様にして実施される。本実施形態では、上述のようにはんだ20aの絶対量が非常に少ない上に、ランド領域3aの周囲にぬれ防止領域4が形成され、かつランド領域3aがぬれ防止領域4より高い位置に形成されているため、プリコート実装時にはんだ20aがランド領域3aの外側へ濡れ広がるのを防止できる。さらに、部品内蔵基板を完成した後、その部品内蔵基板を配線基板などにリフロー時の熱ではんだ20aが再溶融した場合でも、上記のような理由からはんだの濡れ広がりを確実に防止できる。
〔実施形態4〕
次に、本発明に係る部品内蔵基板の製造方法の第4実施形態について、図6を参照しながら説明する。
図6の(a)は第1工程であり、金属箔31の一方主面上の全面に酸化膜31aを形成する。金属箔31および酸化膜31aは第2実施形態と同様である。
図6の(b)は第2工程であり、金属箔31の酸化膜31a上にランドパターンのみのめっきレジスト32を形成する。めっきレジスト32のパターン形状は図7に示すように、後述する部品実装用ランド領域33aおよびビア用ランド領域33bとなるべき領域のみに開口部32a,32bが独立して形成され、配線領域と対応する部位には開口部が形成されていない。
図6の(c)は第3工程であり、めっきレジスト32の形成領域を除く酸化膜31aを除去する。すなわち、開口部32a,32bと対応する位置の酸化膜31aを除去する。
図6の(d)は第4工程であり、めっきレジスト32の形成領域を除く金属箔31の上面、つまり開口部32a,32b内に、金属めっき層33を形成する。この金属めっき層33が後述するランド領域33a,33bとなる。
図6の(e)は第5工程であり、めっきレジスト32を金属箔31から除去した状態を示す。めっきレジスト32を除去することで、金属箔31には金属めっき層よりなる平滑な表面を持つランド領域33a,33bが一段高く形成され、その周囲を取り囲むように酸化膜31aを有するぬれ防止領域34が一段低く形成される。このように各ランド領域33a,33bは島状に形成され、その周囲全周をぬれ防止領域34が取り囲んでいる。この段階では、配線領域は形成されていない。
図6の(f)は第6工程であり、金属箔31のランド領域33aの上にはんだペースト35を印刷法等によって形成した状態を示す。なお、ビア用ランド領域33b上にははんだペースト35は形成されない。
図6の(g)は第7工程であり、はんだペースト35を形成したランド領域33aの上に回路部品36を配置し、リフロー等によって実装した状態を示す。このとき、回路部品36の端子電極36aとランド領域33aとがはんだ35aによって電気的に接続される。この実施形態ではランド領域33aが島状、つまりランド領域33aには同一高さの配線領域が連続的に形成されておらず、しかもランド領域33aが酸化膜よりなるぬれ防止領域34より高い位置に形成されているので、溶融したはんだ35aはランド領域33aに止まり、外側へのぬれ広がりを確実に防止できる。
図6の(h)は第8工程であり、金属箔31および回路部品36の上に、樹脂シート37および金属箔38を重ねて熱圧着する。
図6の(i)は第9工程であり、樹脂層37aの下面および上面の金属箔31,38を共にフォトリソグラフィ及びエッチングすることにより、配線パターン31b,38aを形成する。図6の(h)の段階で金属箔31には配線領域が未だ形成されていないので、金属箔31をパターンエッチングすることにより、配線領域39が初めて形成される。配線領域39の形状は、例えば図2に示されるような形状とすればよい。
〔実施形態5〕
次に、本発明に係る部品内蔵基板の製造方法の第5実施形態について、図8を参照しながら説明する。
図8の(a)は第1工程であり、銅箔などの金属箔40の一方主面上の全面にはんだぬれ性の悪い金属膜41を形成する。はんだぬれ性の悪い金属としては、コバルト、ニッケル、タングステン、モリブデン、アルミニウム、クロム、鉄、亜鉛又はこれら金属を含む合金を用いることができる。めっき厚は0.5μ〜5μ(0.5〜1μ程度が最も好ましい)が有効である。
図8の(b)は第2工程であり、はんだぬれ性の悪い金属膜41にめっきレジスト42を塗布し、パターン形成した状態を示す。なお、フィルムレジストを用いても良い。めっきレジスト42の材質やパターン形成方法は第1実施形態と同様であり、後述する工程でランド領域及び配線となるべき領域に開口部42aが形成されている。開口部42aの形状は図2又は図7と同様でよい。
図8の(c)は第3工程であり、めっきレジスト42の形成領域を除く金属膜41上に、はんだぬれ性のよい金属めっき層43を形成する。はんだぬれ性のよい金属としては、例えば銅を用いることができる。これにより、めっきレジスト42の開口部42aから露出する金属膜41上に金属めっき層43が形成され、ランド領域及び配線領域が形成される。なお、銅めっき層43の上にSnめっきよりなるSnプリコート層を形成してもよい。
図8の(d)は第4工程であり、めっきレジスト42を金属膜41から除去した状態を示す。めっきレジスト42を除去することで、はんだぬれ性の悪い金属膜41よりなるぬれ防止領域上にはんだぬれ性のよい金属めっき層43よりなるランド領域および配線領域が形成される。ランド領域および配線領域はぬれ防止領域より高い位置に形成される。
図8の(e)は第5工程であり、はんだぬれ性のよい金属めっき層43よりなるランド領域の上にはんだペースト44を印刷法等によって塗布した状態を示す。なお、配線領域の上にははんだペースト44を塗布しなくてもよい。また、第3工程において、はんだぬれ性のよい金属めっき層43の上にSnプリコート層を形成した場合には、はんだペースト44の塗布は不要である。
図8の(f)は第6工程であり、はんだペースト44を塗布したランド領域43の上に回路部品45を配置し、リフロー等によって実装した状態を示す。このとき、回路部品45の端子電極45aとランド領域43とがはんだ44aによって電気的に接続される。ランド領域43がぬれ防止領域41より高い位置に形成されており、しかもぬれ防止領域41ははんだぬれ性の悪い金属でが形成されているので、溶融したはんだ44aはランド領域43に止まり、その外側のぬれ防止領域41へぬれ広がることがない。また、回路部品45を導電性接着剤によってランド領域43上に実装した場合にも同様の効果が得られる。
図8の(g)は第7工程であり、金属膜41および回路部品45の上に、熱硬化性の樹脂シート46および金属箔47を重ねて熱圧着する。樹脂シート46の材質や圧着方法は、第1実施形態と同様である。樹脂シート46が金属膜41と回路部品45との隙間や回路部品45同士の隙間に入り込み、かつ金属膜41の表面にも密着する。樹脂シート46に含まれる熱硬化性樹脂が硬化して樹脂層となる。
図8の(h)は第8工程であり、樹脂層46の上面の金属箔47をエッチング又は研磨して配線パターン47aを形成すると共に、下面の金属箔40をエッチング又は研磨して配線パターンを形成する。この例では、上面の配線パターン47aはフォトリソグラフィ及びエッチングにより形成したものであり、下面の金属箔40についてはぬれ防止領域41が除去されるまでエッチング又は研磨することにより、実装用ランド領域40aとビア用ランド領域40bとを残したものである。なお、配線領域(図示せず)を残しても良い。
図8の(i)は第9工程であり、上面の配線パターン47aから下面のビア用ランド領域40bに到るビアホール48を形成し、その中に導電ペーストを充填してビア導体を形成する。
この実施形態の場合も、ランド領域43の周囲にはんだぬれ性の悪い金属よりなるぬれ防止領域41を形成したので、はんだ又は導電性接着剤のぬれ広がりを効果的に抑制できる。
〔製法1〕
実施形態1に基づいて、以下のようにして部品内蔵基板のサンプルを作製した。
(1)金属箔(100mm×100mm)として18μm厚Cu箔(日鉱金属製)を用い、その粗化面に25μm厚フィルムレジスト(東京応化製)をラミネートした後、露光、現像処理を施すことにより、ランド領域および配線領域を除く箇所にめっきレジスト層を形成する。
(2)硫酸Cuめっき浴を用い、膜厚20μmのCuめっき層を形成する。部品実装用ランド領域の間隔を100μmとする。
(3)めっきレジスト層を3%のNaOH溶液中で除去する。
(4)部品実装用ランド領域上にはんだペーストを印刷し、チップコンデンサを100個実装する。
(5)金属箔およびチップコンデンサ上に500μmのエポキシ系樹脂からなる樹脂シート、18μmのCu箔を積層し樹脂中に部品を埋設する。その後、樹脂シートを硬化させ、樹脂層とする。
(6)樹脂層上面のCu箔をフォトリソ・エッチングにより配線形成するとともに、下面Cu箔をエッチングにより除去し、配線パターンを形成する。
〔製法2〕
実施形態2に基づいて、以下のようにして部品内蔵基板のサンプルを作製した。
(1)大気雰囲気中で200℃、60分間、12μm厚Cu箔(日鉱金属製)を熱処理し、Cu箔表面に酸化膜を形成する。
(2)上記Cu箔を金属箔(100mm×100 mm) として用い、その酸化膜上に25μm厚フィルムレジスト(東京応化製) をラミネートした後、露光、現像処理を施すことにより、ランド領域および配線領域を除く箇所にめっきレジスト層を形成する。
(3)硫酸Cuめっき浴を用い、膜厚20μmのCuめっき層を形成する。部品実装用ランド領域の間隔を100μmとする。
(4)めっきレジスト層を3%のNaOH溶液中で除去する。
(5)部品実装用ランド領域上にはんだペーストを印刷し、チップコンデンサを100 個実装する。
(6)金属箔およびチップコンデンサ上に500μmのエポキシ系樹脂からなる樹脂シート、18μm厚Cu箔を積層し、樹脂中に部品を埋設する。その後、樹脂シートを硬化させ、樹脂層とする。
(7)樹脂層上面のCu箔をフォトリソ・エッチングにより配線形成するとともに、下面Cu箔をエッチングにより除去し、配線パターンを形成する。
〔製法3〕
実施形態1および2に基づいて、以下のようにして部品内蔵基板のサンプルを作製した。即ち、粗面を有する金属箔の表面に酸化膜を形成したものを用いた。
(1)大気雰囲気中で200℃、60分間、35μm厚Cu箔(日鉱金属製)を熱処理し、Cu箔の粗化面上に酸化膜を形成する。
(2)上記Cu箔を金属箔(100mm×100mm) として用い、その粗化面の酸化膜上に25μm厚フィルムレジスト(東京応化製) をラミネートした後、露光、現像処理を施すことにより、ランド領域および配線領域を除く箇所にめっきレジスト層を形成する。
(3)硫酸Cuめっき浴を用い、膜厚20μmのCuめっき層を形成する。部品実装用ランド領域の間隔を100μmとする。
(4)めっきレジスト層を3%のNaOH溶液中で除去する。
(5)部品実装用ランド領域上にはんだペーストを印刷し、チップコンデンサを100個実装する。
(6)金属箔およびチップコンデンサ上に500μmのエポキシ系樹脂からなる樹脂シート、18μm厚Cu箔を積層し樹脂中に部品を埋設する。その後、樹脂シートを硬化させ、樹脂層とする。
(7)樹脂層上面のCu箔をフォトリソ・エッチングにより配線形成するとともに、下面Cu箔をエッチングにより除去し、配線パターンを形成する。
〔製法4〕
実施形態3に基づいて、以下のようにして部品内蔵基板のサンプルを作製した。
(1)金属箔(100mm×100 mm)として100μm厚Cu箔(日鉱金属製)を用い、その粗化面に25μm厚フィルムレジスト(東京応化製)をラミネートした後、露光、現像処理を施すことにより、ランド領域および配線領域を除く箇所にめっきレジスト層を形成する。
(2)硫酸Cuめっき浴を用い、膜厚20μmのCuめっき層を形成する。部品実装用ランド領域の間隔を100μmとする。
(3)部品実装用ランド領域表面に1μmの置換Sn−Agめっきを施し、プリコート層を形成する。
(4)めっきレジスト層を溶剤系剥離液中で除去する。
(5)部品実装用ランド領域上にフラックス塗布後、チップコンデンサを100個実装する。
(6)金属箔およびチップコンデンサ上に500μmのエポキシ系樹脂からなる樹脂シート、18μm厚Cu箔を積層し、樹脂中に部品を埋設する。その後、樹脂シートを硬化させ、樹脂層とする。
(7)樹脂層上面のCu箔をフォトリソ・エッチングすることにより配線形成するとともに、下面Cu箔を研磨により除去し、配線パターンを形成する。
〔製法5〕
実施形態4に基づいて、以下のようにして部品内蔵基板のサンプルを作製した。
(1)大気雰囲気中で200℃、60分間、18μm厚Cu箔(日鉱金属製)を熱処理し、Cu箔表面に酸化膜を形成する。
(2)上記Cu箔を金属箔(100mm×100 mm)として用い、その酸化膜上に25μm厚フィルムレジスト(東京応化製)をラミネートした後、露光、現像処理を施すことにより、ランド領域を除く箇所にめっきレジスト層を形成する。
(3)硫酸Cuめっき浴を用い、膜厚20μmのランドのみのCuめっき層を形成する。部品実装用ランド領域の間隔を100μmとする 。
(4)めっきレジスト層を3%のNaOH溶液中で除去する。
(5)部品実装用ランド上にはんだペーストを印刷し、チップコンデンサを100個実装する。
(6)金属箔およびチップコンデンサ上に500μmのエポキシ系樹脂からなる樹脂シート、18μm厚Cu箔を積層し、樹脂中に部品を埋設する。その後、樹脂シートを硬化させ、樹脂層とする。
(7)樹脂層上面のCu箔をフォトリソ・エッチングにより配線形成するとともに、下面のCu箔をフォトリソ・エッチングすることによりランド間の配線領域も含んだ配線パターンを形成する。
〔比較例〕
前記各実施形態に基づく部品内蔵基板と比較するため、特許文献2に基づいて次のように部品内蔵基板を作製した。
(1)金属箔(100mm×100mm)として18μm厚Cu箔(日鉱金属製)を用い、その光沢面、すなわち粗化されていない面にランド領域のみを開口させた15μm厚のエポキシ系ソルダレジスト(太陽インキ製)を形成する。
(2)部品実装用ランド領域上にはんだペーストを印刷し、チップコンデンサを100個実装する。部品実装用ランド領域の間隔を100μmとする。
(3)部品実装用ランド領域およびチップコンデンサ上に500μmのエポキシ系樹脂からなる樹脂シート、18μm厚Cu箔を積層し、樹脂中に部品を内蔵する。その後、樹脂シートを硬化させ、樹脂層とする。
(4)樹脂層上面および下面のCu箔をフォトリソ・エッチングすることにより配線パターンを形成する。
以上の方法で試作した部品内蔵基板を下記条件の試験に供した後、はんだフラッシュによるショートの有無を透過X線観察により確認した。
条件1:85℃、85%RH×168h→リフロー(260℃ピーク)×5回
条件2:60℃、60%RH×40h→リフロー(260℃ピーク)×4回
Figure 0005012896
○:ショート発生なし、×:ショート発生あり。
以上の試験結果から、次のようなことが分かる。
(1)製法1〜3では、ランド領域の周囲がぬれ性の悪いぬれ防止領域で囲まれ、かつ基板内に従来技術のような絶縁層/樹脂層の異種界面が生じないため、優れた耐はんだフラッシュ性が得られる。但し、条件1のような高温、高湿度で長時間放置し、かつリフロー回数の多い試験では、ショートが発生する可能性がある。
(2)製法4でははんだとしてSn−Agめっきを用いるため、はんだ量が少なく、製法1〜3よりもさらに耐はんだフラッシュ性が向上する。
(3)製法5でははんだはランド領域にしか存在せず、かつランド領域と配線領域の間に段差ができるため、製法1〜3よりもさらに耐はんだフラッシュ性が向上する。
前記実施形態では、いずれもランド領域がぬれ防止領域より高い位置になるように形成したが、両領域が同一高さに形成されていてもよい。その場合でも、はんだ又は導電性接着剤は粗面又は酸化膜よりなるぬれ防止領域に対してぬれ広がり難いので、はんだフラッシュなどの発生リスクを低減できる。
本発明の第1実施形態の部品内蔵基板の前半の製造工程図である。 めっきレジストの一例のパターン図である。 本発明の第1実施形態の部品内蔵基板の後半の製造工程図である。 本発明の第2実施形態の部品内蔵基板の製造工程図である。 本発明の第3実施形態の部品内蔵基板の製造工程図である。 本発明の第4実施形態の部品内蔵基板の製造工程図である。 めっきレジストの他の例のパターン図である。 本発明の第5実施形態の部品内蔵基板の製造工程図である。 従来の部品内蔵基板の製造工程図である。
符号の説明
1,11,21,31,40 金属箔
1a,21a 粗面
11a 酸化膜
2 めっきレジスト層
3 金属めっき層
3a ランド領域
3b 配線領域
4 ぬれ防止領域
5a はんだ
6 回路部品
6a 端子電極
7 樹脂シート
7a 樹脂層
8 金属箔

Claims (12)

  1. 以下の工程を含む部品内蔵基板の製造方法。
    (a)金属箔の一方主面上に、回路部品を接続すべきランド領域を凸状に形成すると共に、当該ランド領域を取り囲み、前記ランド領域よりはんだ又は導電性接着剤のぬれ性が悪いぬれ防止領域を前記ランド領域より低く形成する工程、
    (b)前記ランド領域に前記回路部品の端子電極を前記はんだ又は導電性接着剤を用いて電気的に接続する工程、
    (c)前記金属箔及び前記回路部品上に、前記回路部品が埋設された樹脂層を形成する工程、
    (d)前記金属箔の他方主面側を加工して、配線パターンを形成する工程。
  2. 前記工程(a)において、前記ぬれ防止領域は前記金属箔を粗化してなることを特徴とする請求項1に記載の部品内蔵基板の製造方法。
  3. 前記工程(a)が、
    (e)金属箔の一方主面を粗化して粗面を形成する工程、
    (f)前記粗面上の前記ぬれ防止領域と対応する領域にめっきレジスト層を形成する工程、
    (g)前記めっきレジスト層の形成領域を除く前記粗面上に、前記はんだ又は導電性接着剤のぬれ性のよい金属めっき層を形成することによって、前記ランド領域を形成する工程、
    (h)前記めっきレジスト層を除去して、前記粗面よりなるぬれ防止領域を形成する工程、
    を含むことを特徴とする請求項2に記載の部品内蔵基板の製造方法。
  4. 前記工程(a)において、前記ねれ防止領域は前記金属箔を酸化してなることを特徴とする請求項1に記載の部品内蔵基板の製造方法。
  5. 前記工程(a)が、
    (i)金属箔の一方主面に酸化膜を形成する工程、
    (j)前記酸化膜上の前記ぬれ防止領域と対応する領域にめっきレジスト層を形成する工程、
    (k)前記めっきレジスト層の形成領域を除く前記酸化膜を除去する工程、
    (l)前記酸化膜を除去した領域上に、前記はんだ又は導電性接着剤のぬれ性のよい金属めっき層を形成することによって、前記ランド領域を形成する工程、
    (m)前記めっきレジスト層を除去して、前記酸化膜よりなるぬれ防止領域を形成する工程、
    を含むことを特徴とする請求項4に記載の部品内蔵基板の製造方法。
  6. 前記工程(a)において、前記ねれ防止領域は、前記ランド領域を構成する金属よりも相対的にはんだ又は導電性接着剤のぬれ性が悪い金属よりなることを特徴とする請求項1ないし請求項5に記載の部品内蔵基板の製造方法。
  7. 前記ランド領域は銅または銅合金よりなり、前記ねれ防止領域はコバルト、ニッケル、タングステン、モリブデン、アルミニウム、クロム、鉄、亜鉛及びこれらの合金の何れかよりなることを特徴とする請求項6に記載の部品内蔵基板の製造方法。
  8. 前記工程(a)が、
    (n)一方主面に前記はんだ又は導電性接着剤のぬれ性が悪い金属が形成された金属箔を用意する工程、
    (o)前記金属箔上の前記ぬれ防止領域と対応する領域にめっきレジスト層を形成する工程、
    (p)前記めっきレジスト層の形成領域を除く前記金属箔上に、前記はんだ又は導電性接着剤のねれ性の良い金属めっき層を形成することによって前記ランド領域を形成する工程、
    (q)前記めっきレジスト層を除去して、前記はんだ又は導電性接着剤のぬれ性が悪い金属が露出したぬれ防止領域を形成する工程、
    を含むことを特徴とする請求項6又は7に記載の部品内蔵基板の製造方法。
  9. 前記工程(a)において、前記ランド領域には配線領域がランド領域と同じ高さで連続的に形成されており、
    前記工程(d)において、前記金属箔の他方主面側からエッチング又は研磨により所定厚み分だけ除去することにより、前記ランド領域および配線領域を持つ配線パターンを形成することを特徴とする請求項1乃至8のいずれか1項に記載の部品内蔵基板の製造方法。
  10. 前記工程(a)において、前記ランド領域は島状に形成され、前記ぬれ防止領域は前記ランド領域の全周を取り囲んでおり、
    前記工程(d)において、前記金属箔の他方主面側を、前記ランド領域とそのランド領域に連なる配線領域とが残るようにパターンエッチングすることにより、前記ランド領域および当該ランド領域に接続された配線領域を有する配線パターンを形成することを特徴とする請求項1乃至8のいずれか1項に記載の部品内蔵基板の製造方法。
  11. 前記工程(b)は、
    前記ランド領域にSn又はSn合金めっきを行うことにより、はんだとなるプリコート層を形成し、
    前記回路部品の端子電極を前記ランド領域に対してプリコート実装することにより行われることを特徴とする請求項1乃至10のいずれか1項に記載の部品内蔵基板の製造方法。
  12. 前記金属箔は銅箔よりなり、前記金属めっき層は銅めっき層又は銅合金めっき層により形成されることを特徴とする請求項3乃至6に記載の部品内蔵基板の製造方法。
JP2009520395A 2007-06-26 2008-05-09 部品内蔵基板の製造方法 Active JP5012896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009520395A JP5012896B2 (ja) 2007-06-26 2008-05-09 部品内蔵基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007167076 2007-06-26
JP2007167076 2007-06-26
JP2009520395A JP5012896B2 (ja) 2007-06-26 2008-05-09 部品内蔵基板の製造方法
PCT/JP2008/058637 WO2009001621A1 (ja) 2007-06-26 2008-05-09 部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009001621A1 JPWO2009001621A1 (ja) 2010-08-26
JP5012896B2 true JP5012896B2 (ja) 2012-08-29

Family

ID=40185444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520395A Active JP5012896B2 (ja) 2007-06-26 2008-05-09 部品内蔵基板の製造方法

Country Status (4)

Country Link
US (1) US8069558B2 (ja)
JP (1) JP5012896B2 (ja)
CN (1) CN101690434B (ja)
WO (1) WO2009001621A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9545492B2 (en) 2011-03-14 2017-01-17 Koninklijke Philips N.V. Humidifier with liquid ingress protection

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
WO2010150522A1 (ja) * 2009-06-22 2010-12-29 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2011228422A (ja) * 2010-04-19 2011-11-10 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
CN103098565B (zh) * 2010-09-10 2016-08-03 名幸电子有限公司 元器件内置基板
US8546193B2 (en) * 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
KR101420537B1 (ko) * 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법
JP6084283B2 (ja) * 2013-02-12 2017-02-22 株式会社メイコー 部品内蔵基板及びその製造方法
US9161452B2 (en) * 2013-06-17 2015-10-13 Microcosm Technology Co., Ltd. Component-embedded printed circuit board and method of forming the same
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
GB2520952A (en) 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
JP2014146842A (ja) * 2014-05-02 2014-08-14 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
CN106463470B (zh) * 2014-07-29 2019-04-05 京瓷株式会社 布线基板、电子装置以及电子模块
JP6654609B2 (ja) * 2017-10-10 2020-02-26 本田技研工業株式会社 電力変換装置
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
JP7207150B2 (ja) * 2019-05-15 2023-01-18 株式会社デンソー 半導体装置
CN110176442B (zh) * 2019-05-30 2021-03-02 苏州浪潮智能科技有限公司 一种防桥接的芯片引脚
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
JP7482815B2 (ja) * 2021-03-09 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2002261449A (ja) * 2000-12-27 2002-09-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2003234432A (ja) * 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
JP2005026573A (ja) * 2003-07-04 2005-01-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014443A4 (en) * 1996-09-20 2001-02-07 Tdk Corp PASSIVE ELECTRONIC COMPONENTS, INTEGRATED CIRCUIT ELEMENTS, AND DISC
US5922514A (en) * 1997-09-17 1999-07-13 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
CA2295576A1 (en) * 1998-05-06 1999-11-11 Ngk Insulators, Ltd. Substrate material for printed circuit, process for production thereof, and intermediate block for said substrate material
JP2000236144A (ja) 1999-02-15 2000-08-29 Nec Kansai Ltd 配線基板およびその製造方法
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Necエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001298033A (ja) 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
CN1551720A (zh) * 2000-06-27 2004-12-01 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7094676B1 (en) * 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7264991B1 (en) * 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
WO2004014114A1 (ja) * 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
EP1434242B1 (en) * 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US7248482B2 (en) * 2003-05-16 2007-07-24 Matsushita Electric Industrial Co., Ltd. Module with built-in circuit component and method for producing the same
CN1792126A (zh) * 2003-05-19 2006-06-21 大日本印刷株式会社 双面布线基板和双面布线基板的制造方法以及多层布线基板
JP2007535123A (ja) * 2003-07-14 2007-11-29 エイブイエックス コーポレイション モジュール式電子アッセンブリーおよび製造方法
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
WO2005039262A1 (ja) * 2003-09-29 2005-04-28 Matsushita Electric Industrial Co., Ltd. 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US7319599B2 (en) * 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
FI20041680L (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
CN100539135C (zh) * 2004-09-08 2009-09-09 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
WO2006030562A1 (ja) * 2004-09-13 2006-03-23 Murata Manufacturing Co., Ltd. チップ型電子部品内蔵型多層基板及びその製造方法
JP4549807B2 (ja) * 2004-10-27 2010-09-22 シャープ株式会社 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
US7658988B2 (en) * 2006-04-03 2010-02-09 E. I. Du Pont De Nemours And Company Printed circuits prepared from filled epoxy compositions
US7564137B2 (en) * 2006-04-27 2009-07-21 Atmel Corporation Stackable integrated circuit structures and systems devices and methods related thereto
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261449A (ja) * 2000-12-27 2002-09-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2003234432A (ja) * 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
JP2005026573A (ja) * 2003-07-04 2005-01-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9545492B2 (en) 2011-03-14 2017-01-17 Koninklijke Philips N.V. Humidifier with liquid ingress protection

Also Published As

Publication number Publication date
WO2009001621A1 (ja) 2008-12-31
US8069558B2 (en) 2011-12-06
CN101690434A (zh) 2010-03-31
JPWO2009001621A1 (ja) 2010-08-26
CN101690434B (zh) 2011-08-17
US20100083495A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP5012896B2 (ja) 部品内蔵基板の製造方法
US20120138337A1 (en) Printed circuit board and method of manufacturing the same
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2007266196A (ja) 多層プリント配線板及びその製造方法
TWI449485B (zh) 印刷電路板及其製造方法
CN110972414B (zh) 复合电路板及其制造方法
TWI389279B (zh) 電路板結構及其製法
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
WO2009131182A1 (ja) フレックスリジッド配線基板とその製造方法
US20090236131A1 (en) Multilayered printed circuit board and method of manufacturing the same
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2007073866A (ja) 部品内蔵配線板
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP2019212692A (ja) 配線基板及びその製造方法
JP4784456B2 (ja) プリント配線板の製造方法及びプリント配線板
JP5287220B2 (ja) 部品内蔵基板の製造方法
JP5524315B2 (ja) 多層フレキシブルプリント配線板を用いた表示素子モジュール
US20180096926A1 (en) Interconnection substrate and semiconductor package
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP4863076B2 (ja) 配線基板及びその製造方法
JP2015056561A (ja) プリント配線板及びその製造方法
JP3894770B2 (ja) 多層配線基板及びその製造方法
CN113747653B (zh) 嵌埋元件的软硬结合电路板及其制作方法
JP2011014584A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5012896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150