[go: up one dir, main page]

CN110972414B - 复合电路板及其制造方法 - Google Patents

复合电路板及其制造方法 Download PDF

Info

Publication number
CN110972414B
CN110972414B CN201811152668.2A CN201811152668A CN110972414B CN 110972414 B CN110972414 B CN 110972414B CN 201811152668 A CN201811152668 A CN 201811152668A CN 110972414 B CN110972414 B CN 110972414B
Authority
CN
China
Prior art keywords
layer
circuit substrate
mounting area
tin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811152668.2A
Other languages
English (en)
Other versions
CN110972414A (zh
Inventor
刘立坤
李艳禄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201811152668.2A priority Critical patent/CN110972414B/zh
Priority to US16/236,358 priority patent/US10349533B1/en
Priority to TW108113983A priority patent/TWI712346B/zh
Publication of CN110972414A publication Critical patent/CN110972414A/zh
Application granted granted Critical
Publication of CN110972414B publication Critical patent/CN110972414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0776—Uses of liquids not otherwise provided for in H05K2203/0759 - H05K2203/0773
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种复合电路板，包括一内层线路基板、至少一外层线路基板及防焊层，所述内层线路基板与所述外层线路基板层叠设置，所述内层线路基板包括至少一第一安装区及至少一第二安装区，所述复合电路板还包括形成于所述内层线路基板与所述外层线路基板结合的表面除所述第一安装区以外的其他区域的锡层，所述外层线路基板包括第一开口及第二开口，所述第一安装区及覆盖有锡层的所述第二安装区分别从所述第一开口及第二开口露出，所述内层线路基板、所述锡层及所述外层线路基板构成一中间体，所述防焊层覆盖所述中间体除所述第一安装区及从所述第二开口露出的区域以外的其他区域，露出的所述第一安装区上还形成有一表面处理层。

Description

复合电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法，尤其涉及一种复合电路板及其制作方法。
背景技术
一般地，多层电路板由多层线路基板组成。所述多层电路板部分线路基板需要进行化锡处理。
目前大多数的多层电路板制作完成后，通过开前盖或者开后盖将需要化锡的区域露出，然后进行化锡处理。然而，多层电路板部分需要化锡的区域被覆盖层覆盖，所述覆盖层包括内层的胶层、以及外层的防焊层、胶层、或者油墨层等等。如此，在对多层电路板进行化锡时，由于化锡产生的置换反应，所述覆盖层边缘会发生贾凡尼腐蚀，一般会产生7μm以上的腐蚀深度，而且腐蚀深度会随着化锡厚度产生较大的差异。如此，使得多层电路板上覆盖层的稳固性降低，极容易发生断线风险。并且，在电子装置制造过程中，电路板中往往存在多种组装要求，如异方性导电胶组装、芯片组装、热压合组装及SMT组装等，然而，由于异方性导电胶组装或芯片组装等要求细线路，导致化锡时锡层厚度小于1微米，且形成锡层后的后续加工制程还可能进一步的降低所述锡层的厚度，使得锡层厚度无法满足SMT组装需求。
发明内容
有鉴于此，有必要提供一种复合电路板的制造方法，已解决上述技术问题。
还有必要提供一种复合电路板。
一种复合电路板的制造方法，其包括以下步骤：
提供一内层线路基板，所述内层线路基板包括至少一内层线路层及至少一绝缘基材，所述内层线路层包括至少一第一安装区及至少一第二安装区；
在所述内层线路层背离所述绝缘基材的表面化锡形成锡层；
在所述锡层上贴合至少一外层线路基板，且所述外层线路基板与所述锡层对应所述第一安装区及所述第二安装区的区域存在间隙；
在所述外层线路基板上开设至少一第一开口以露出覆盖锡层的第一安装区，从而形成中间体；
在所述中间体除所述第一安装区以外的露出的表面形成防焊层；
去除所述第一安装区上的暴露的锡层，并对所述裸露的第一安装区进行表面处理形成一表面处理层；以及
在形成有所述防焊层的所述外层线路基板上开设至少一第二开口以露出覆盖有锡层的第二安装区，进而制得所述复合电路板。
一种复合电路板，包括一内层线路基板、至少一外层线路基板及防焊层，所述内层线路基板与所述外层线路基板层叠设置，所述内层线路基板包括至少一第一安装区及至少一第二安装区，所述复合电路板还包括形成于所述内层线路基板与所述外层线路基板结合的表面除所述第一安装区以外的其他区域的锡层，所述外层线路基板包括第一开口及第二开口，所述第一安装区及覆盖有锡层的所述第二安装区分别从所述第一开口及第二开口露出，所述内层线路基板、所述锡层及所述外层线路基板构成一中间体，所述防焊层覆盖所述中间体除所述第一安装区及从所述第二开口露出的区域以外的其他区域，露出的所述第一安装区上还形成有一表面处理层。
本发明的复合电路板的制造方法，在内层线路基板上整面化锡，还避免了在所述内层线路基板上局部化锡时化锡面积不精准的状况。在形成外层线路基板及防焊层前整面化锡，避免了后续增层后局部化锡时待化锡铜面与防焊层界面处易因铜面咬蚀导致的断线风险，且避免了化锡制程对防焊层的损害，降低了防焊层剥离的风险，提高了形成所述复合电路板的强度和稳固性。同时，本发明的复合电路板的制造方法制造的复合电路板，其同时具有覆盖有锡层的第二安装区及形成有表面处理层的第一安装区，所述第二安装区及第一安装区同时存在，可同时满足异方性导电胶组装、热压合组装及SMT组装等多种组装要求，避免了电路板因锡层厚度太小不能进行SMT组装的情况。
附图说明
图1是本发明提供的一实施方式的内层线路基板的截面示意图。
图2是在图1所示的内层线路基板上形成锡层的截面示意图。
图3是在图2所示的锡层上形成外层线路基板的截面示意图。
图4是在图3所示的外层线路基板开设第一开口形成中间体的截面示意图。
图5是在图4所示的形成中间体上形成防焊层的截面示意图。
图6是将图5所示的第一安装区上的锡层去除后的截面示意图。
图7是对图6所示的第一安装区进行表面处理后的截面示意图。
图8是在图7所示的外层线路基板上开设第二开口的截面示意图。
图9是在图2所示的锡层上通过胶层贴合外层线路基材的截面示意图。
图10是在图9所示的外层线路基材及胶层上开设第一连接孔及第二连接孔的截面示意图。
图11是将图10所示的第一连接孔内的锡层去除后的截面示意图。
图12是在图11所示的第一连接孔及第二连接孔内形成导电结构的截面示意图。
主要元件符号说明
Figure BDA0001818283410000041
Figure BDA0001818283410000051
Figure BDA0001818283410000061
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请结合参阅图1～图12，本发明一较佳实施方式的复合电路板100的制造方法，其包括以下步骤：
步骤S1，请参见图1，提供一内层线路基板10，所述内层线路基板10包括至少一内层线路层12及至少一绝缘基材11，且所述内层线路层12与所述绝缘基材11间隔设置。即所述内层线路基板10可为单层线路基板、双层线路基板或多层线路基板。所述内层线路层12未被所述绝缘基材11遮蔽且背离所述绝缘基材11的表面包括至少一第一安装区101及至少一第二安装区102。
本实施方式中，以双面线路基板为例。所述内层线路基板10包括依次层叠设置一第一内层线路层12a、一绝缘基材11及一第二内层线路层12b。所述第一内层线路层12a与所述第二内层线路层12b电连接。所述第一内层线路层12a包括一第一安装区101及一第二安装区102，所述第二内层线路层12b包括一第二安装区102。
本实施方式中，所述第一安装区101的周缘与所述内层线路层12的其他区域连接。
步骤S2，请参阅图2，在所述内层线路层12未被所述绝缘基材11遮蔽且背离所述绝缘基材11的表面化锡形成锡层20。
本实施方式中，所述锡层20覆盖所述第一内层线路层12a背离所述绝缘基材11的表面以及所述第二内层线路层12b背离所述绝缘基材11的表面。
本实施方式中，所述锡层20的厚度小于1微米。在其他实施方式中，所述锡层20的厚度根据需要进行调整。
步骤S3，请参阅图3，在所述锡层20上贴合至少一外层线路基板30，且所述外层线路基板30与所述锡层20对应所述第一安装区101及所述第二安装区102的区域存在间隙(图未标)。所述外层线路基板30与所述内层线路基板10电连接。
每一外层线路基板30包括至少一外层线路层302及至少一绝缘层301。所述外层线路层302与所述绝缘层301间隔设置。
本实施方式中，在覆盖所述第一内层线路层12a的锡层20上形成一第一外层线路基板30a，在覆盖所述第二内层线路层12b的锡层20上形成一第二外层线路基板30b。所述第一外层线路基板30a与所述内层线路基板10电连接，所述第二外层线路基板30b与所述内层线路基板10电连接。
所述第一外层线路基板30a为一单层线路基板，其包括层叠设置的第一外层线路层302a及第一绝缘层301a。所述第二外层线路基板30b为一单层线路基板，其包括层叠设置的第二外层线路层302b及第二绝缘层301b。所述第一绝缘层301a及所述第二绝缘层301b通过一胶层40与所述锡层20结合，且所述胶层40不覆盖所述锡层20对应所述第一安装区101及所述第二安装区102的区域，以使得所述第一绝缘层301a及第二绝缘层301b与所述锡层20对应所述第一安装区101及所述第二安装区102的区域存在间隙。
所述第一外层线路层302a、所述第二外层线路层302b、所述第一内层线路层12a及所述第二内层线路层12b间电连接。
步骤S4，请参阅图4，在所述外层线路基板30上开设至少一第一开口303以露出覆盖锡层20的第一安装区101，从而形成中间体100a。
步骤S5，请参阅图5，在所述中间体100a除所述第一安装区101以外的露出的表面形成防焊层50。
所述防焊层50包括但不限于CVL、PI或者油墨等材料。
在本实施方式中，所述防焊层50还可不覆盖所述外层线路基板30对应所述第二安装区102的区域。
步骤S6，请参阅图6，去除所述第一安装区101上的暴露的锡层20，以露出所述第一安装区101。
本实施方式中，通过剥锡液蚀刻所述暴露的锡层20，从而去除所述第一安装区101上暴露的锡层20，以露出所述第一安装区101。
步骤S7，请参阅图7，对所述裸露的第一安装区101进行表面处理形成一表面处理层60，以用于后续与其他电子元件进行焊接。
本实施方式中，所述表面处理包括但不仅限于化金处理、镀金处理、OSP(即有机保焊膜)处理、化镍钯金处理中的至少一种。
本实施方式中，所述表面处理层60的周缘与锡层20连接。
步骤S8，请参阅图8，在形成有所述防焊层50的所述外层线路基板30上开设至少一第二开口304以露出覆盖有锡层20的第二安装区102，进而制得所述复合电路板。
所述步骤S3形成至少一外层线路基板30可包括以下具体步骤：
步骤S31，请参阅图9，将至少一外层线路基材31通过胶层40贴合于所述锡层20，所述胶层40不覆盖所述锡层20对应所述第一安装区101及所述第二安装区102的区域，且所述外层线路基材31与所述锡层20对应所述第一安装区101及所述第二安装区102的区域存在间隙。
本实施方式中，一第一外层线路基材31a通过胶层40贴合于覆盖所述第一内层线路层12a的锡层20，一第二外层线路基材31b分别通过胶层40贴合于覆盖所述第二内层线路层12b的锡层20。
所述第一外层线路基材31a包括一第一绝缘层301a及一形成于所述第一绝缘层301a上的第一铜箔312a，所述第二外层线路基材31b包括一第二绝缘层301b及一形成于所述第一绝缘层301b上的第二铜箔312b。所述第一绝缘层301a背离所述第一铜箔312a的表面及所述第二绝缘层301b背离所述第二铜箔312b的表面通过胶层40分别结合于所述内层线路基板10两侧的锡层20。所述第一绝缘层301b及所述第二绝缘层301b与所述锡层20对应所述第一安装区101及所述第二安装区102的区域存在间隙。
步骤S32，请参阅图10，开设至少一贯穿所述外层线路基材31及胶层40的第一连接孔33，以露出所述锡层20，并开设至少一贯穿所述外层线路基材31、胶层40及内层线路基板10的第二连接孔34。
本实施方式中，开设一贯穿所述第一外层线路基材31a及胶层40的第一连接孔33a，开设一贯穿所述第二外层线路基材31b及胶层40的第一连接孔33b，并开设一贯穿所述第一外层线路基材31a、胶层40、内层线路基板10、第二外层线路基材31b的第二连接孔34。
步骤S33，请参阅图11，去除从所述第一连接孔33暴露的锡层20。
步骤S34，请参阅图12，对应所述第一连接孔33及所述第二连接孔34形成导电结构35，以电连接所述外层线路基材31及所述内层线路基板10。
步骤S35，请参阅图3，对所述外层线路基材31进行线路制作，使得所述外层线路基材31对应形成外层线路基板30。
本实施方式中，对所述第一铜箔312a与所述第二铜箔312b进行线路制作，对应形成第一外层线路层302a及第二外层线路层302b，从而对应制得一第一外层线路基板30a及一第二外层线路基板30b。
请参阅图8，本发明还提供一实施方式的复合电路板100，其包括一内层线路基板10、至少一外层线路基板30及防焊层50。所述内层线路基板10与所述外层线路基板30层叠设置。所述内层线路基板10包括至少一第一安装区101及至少一第二安装区102。所述复合电路板100还包括锡层20，所述锡层20形成于所述内层线路基板10与所述外层线路基板30结合的表面除所述第一安装区101以外的区域。所述外层线路基板30包括第一开口303及第二开口304。所述第一安装区101及覆盖有锡层20的所述第二安装区102分别从所述第一开口303及第二开口304露出。所述内层线路基板10、所述锡层20及所述外层线路基板30构成一中间体200。所述防焊层50覆盖所述中间体200除所述第一安装区101及从所述第二开口304露出的区域以外的其他区域。所述第一安装区101露出的表面还形成有一表面处理层60。
所述内层线路基板10包括至少一内层线路层12及至少一绝缘基材11，且所述内层线路层12与所述绝缘基材11间隔设置。即所述内层线路基板10可为单层线路基板、双层线路基板或多层线路基板。所述内层线路层12未被所述绝缘基材11遮蔽且背离所述绝缘基材11的表面包括至少一第一安装区101及至少一第二安装区102。
本实施方式中，以双面线路基板为例。所述内层线路基板10包括依次层叠设置一第一内层线路层12a、一绝缘基材11及一第二内层线路层12b。所述第一内层线路层12a与所述第二内层线路层12b电连接。所述第一内层线路层12a包括一第一安装区101及一第二安装区102，所述第二内层线路层12b包括一第二安装区102。
所述锡层20形成于所述内层导电线路12未被所述绝缘基材11遮蔽且背离所述绝缘基材11的表面，并露出所述第一安装区101。
本实施方式中，所述锡层20形成于所述第一内层线路层12a背离所述绝缘基材11的表面及所述第二内层线路层12b背离所述绝缘基材11的表面，并露出所述第一安装区101。
本实施方式中，所述锡层20的厚度小于1微米。在其他实施方式中，所述锡层20的厚度根据需要进行调整。
每一外层线路基板30包括至少一外层线路层302及至少一绝缘层301。所述外层线路层302与所述绝缘层301间隔设置。
本实施方式中，所述外层线路基板30包括一第一外层线路基板30a及一第二外层线路基板30b。
所述第一外层线路基板30a包括层叠设置的第一外层线路层302a及第一绝缘层301a。所述第二外层线路基板30b包括层叠设置的第二外层线路层302b及第二绝缘层301b。
所述第一绝缘层301a背离所述第一外层线路层302a的表面通过胶层40结合于所述第一内层线路层12a形成有锡层20的表面，所述第二绝缘层301b背离第二外层线路层302b的表面通过胶层40结合于所述第二内层线路层12b形成有锡层20的表面。
覆盖有表面处理层60的所述第一安装区101及覆盖有锡层20的所述第二安装区102从所述第一外层线路基板30a及第二外层线路基板30b中露出。
所述复合电路板100还包括至少一贯穿所述外层线路基板30及胶层40的第一连接孔33，且所述内层线路基板10对应所述第一连接孔33的表面未形成锡层20。所述第一连接孔33内形成有导电结构35，用以电连接所述外层线路基板30及所述内层线路基板10。
所述防焊层50包括但不限于CVL、PI或者油墨等材料。
本发明的复合电路板100的制造方法，在内层线路基板10上整面化锡，还避免了在所述内层线路基板10上局部化锡时化锡面积不精准的状况。在形成外层线路基板30及防焊层50前整面化锡，避免了后续增层后局部化锡时待化锡铜面与防焊层界面处易因铜面咬蚀导致的断线风险，且避免了化锡制程对防焊层的损害，降低了防焊层剥离的风险，提高了形成所述复合电路板的强度和稳固性。同时，本发明的复合电路板100的制造方法制造的复合电路板100，其同时具有覆盖有锡层20的第二安装区102及形成有表面处理层60的第一安装区101，所述第二安装区102及第一安装区101同时存在，可同时满足异方性导电胶组装、热压合组装及SMT组装等多种组装要求，避免了电路板因锡层厚度太小不能进行SMT组装的情况。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1.一种复合电路板的制造方法，其包括以下步骤：
提供一内层线路基板，所述内层线路基板包括至少一内层线路层及至少一绝缘基材，所述内层线路层包括至少一第一安装区及至少一第二安装区；
在所述内层线路层背离所述绝缘基材的表面形成锡层；
在所述锡层上贴合至少一外层线路基板，且所述外层线路基板与所述锡层对应所述第一安装区及所述第二安装区的区域存在间隙；
在所述外层线路基板上开设至少一第一开口以露出覆盖锡层的第一安装区，从而形成中间体；
在所述中间体除所述第一安装区以外的露出的表面形成防焊层；
去除所述第一安装区上的暴露的锡层，并对裸露的第一安装区进行表面处理形成一表面处理层；以及
在形成有所述防焊层的所述外层线路基板上开设至少一第二开口以露出覆盖有锡层的第二安装区，进而制得所述复合电路板。
2.如权利要求1所述的复合电路板的制造方法，其特征在于，所述表面处理层的周缘与所述锡层连接。
3.如权利要求1所述的复合电路板的制造方法，其特征在于，通过剥锡液蚀刻所述暴露的锡层，从而去除所述第一安装区上暴露的锡层。
4.如权利要求1所述的复合电路板的制造方法，其特征在于，所述外层线路基板通过胶层贴合于所述锡层，所述胶层覆盖除所述锡层对应所述第一安装区及所述第二安装区的区域。
5.如权利要求4所述的复合电路板的制造方法，其特征在于，所复合电路板还包括至少一导电结构，所述导电结构贯穿所述外层线路基板及所述胶层，以电连接所述外层线路基板及所述内层线路基板。
6.如权利要求1所述的复合电路板的制造方法，其特征在于，所述外层线路基板包括层叠设置的外层线路层及绝缘层，所述绝缘层背离所述外层线路层的表面贴合于所述内层线路层。
7.一种复合电路板，包括一内层线路基板、至少一外层线路基板及防焊层，所述内层线路基板与所述外层线路基板层叠设置，所述内层线路基板包括至少一第一安装区及至少一第二安装区，所述复合电路板还包括形成于所述内层线路基板与所述外层线路基板结合的表面除所述第一安装区以外的其他区域的锡层，所述外层线路基板包括第一开口及第二开口，所述第一安装区及覆盖有锡层的所述第二安装区分别从所述第一开口及第二开口露出，所述内层线路基板、所述锡层及所述外层线路基板构成一中间体，所述防焊层覆盖所述中间体除所述第一安装区及从所述第二开口露出的区域以外的其他区域，露出的所述第一安装区上还形成有一表面处理层。
8.如权利要求7所述的复合电路板，其特征在于，所述表面处理层的周缘与所述锡层连接。
9.如权利要求7所述的复合电路板，其特征在于，所述复合电路板还包括至少一贯穿所述外层线路基板并暴露所述内层线路基板的第一连接孔，所述内层线路基板对应所述第一连接孔的表面未形成锡层，所述第一连接孔内形成有导电结构，用以电连接所述外层线路基板及所述内层线路基板。
10.如权利要求7所述的复合电路板，其特征在于，所述外层线路基板包括层叠设置的外层线路层及绝缘层，所述绝缘层背离所述外层线路层的表面贴合于所述内层线路基板。
11.如权利要求10所述的复合电路板，其特征在于，所述复合电路板还包括一胶层，所述外层线路基板通过所述胶层结合于所述内层线路基板。
CN201811152668.2A 2018-09-29 2018-09-29 复合电路板及其制造方法 Active CN110972414B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811152668.2A CN110972414B (zh) 2018-09-29 2018-09-29 复合电路板及其制造方法
US16/236,358 US10349533B1 (en) 2018-09-29 2018-12-29 Multilayer circuit board and method of manufacturing the same
TW108113983A TWI712346B (zh) 2018-09-29 2019-04-22 復合電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811152668.2A CN110972414B (zh) 2018-09-29 2018-09-29 复合电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN110972414A CN110972414A (zh) 2020-04-07
CN110972414B true CN110972414B (zh) 2022-09-20

Family

ID=67106386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811152668.2A Active CN110972414B (zh) 2018-09-29 2018-09-29 复合电路板及其制造方法

Country Status (3)

Country Link
US (1) US10349533B1 (zh)
CN (1) CN110972414B (zh)
TW (1) TWI712346B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111263536A (zh) * 2020-03-20 2020-06-09 深圳市同创鑫电子有限公司 一种多层印制电路板生产方法
CN114501853B (zh) * 2020-10-26 2023-08-11 宏恒胜电子科技（淮安）有限公司 线路板及其制作方法
CN114430624B (zh) * 2020-10-29 2024-03-15 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
CN118647130A (zh) 2021-06-30 2024-09-13 荣耀终端有限公司 终端设备
CN215935150U (zh) * 2021-06-30 2022-03-01 荣耀终端有限公司 终端设备
US12193166B2 (en) * 2022-04-13 2025-01-07 SanDisk Technologies, Inc. Printed circuit board having a sacrificial pad to mitigate galvanic corrosion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110823A (en) * 1993-11-16 2000-08-29 Formfactor, Inc. Method of modifying the thickness of a plating on a member by creating a temperature gradient on the member, applications for employing such a method, and structures resulting from such a method
JP2009200500A (ja) * 2009-03-06 2009-09-03 Hitachi Chem Co Ltd 多層配線板の製造方法
CN103608921A (zh) * 2011-04-18 2014-02-26 克利公司 具有嵌入式led的led阵列及其方法
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080043444A1 (en) * 2004-04-27 2008-02-21 Kyocera Corporation Wiring Board for Light-Emitting Element
JP3993211B2 (ja) * 2005-11-18 2007-10-17 シャープ株式会社 多層プリント配線板およびその製造方法
JP4790447B2 (ja) * 2006-03-02 2011-10-12 日東電工株式会社 回路付サスペンション基板
JP5029699B2 (ja) * 2007-11-30 2012-09-19 株式会社村田製作所 セラミック複合多層基板及びその製造方法並びに電子部品
TW201019807A (en) * 2008-11-10 2010-05-16 Compeq Mfg Company Limlted Method for stripping a rigid board in the flex area of a rigid-flex printed circuit board (PCB)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110823A (en) * 1993-11-16 2000-08-29 Formfactor, Inc. Method of modifying the thickness of a plating on a member by creating a temperature gradient on the member, applications for employing such a method, and structures resulting from such a method
JP2009200500A (ja) * 2009-03-06 2009-09-03 Hitachi Chem Co Ltd 多層配線板の製造方法
CN103608921A (zh) * 2011-04-18 2014-02-26 克利公司 具有嵌入式led的led阵列及其方法
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法

Also Published As

Publication number Publication date
TW202014070A (zh) 2020-04-01
TWI712346B (zh) 2020-12-01
CN110972414A (zh) 2020-04-07
US10349533B1 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
CN110972414B (zh) 复合电路板及其制造方法
US7286370B2 (en) Wired circuit board and connection structure of wired circuit board
CN103458628B (zh) 多层电路板及其制作方法
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US8866025B2 (en) Multilayer wiring board
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US20200305289A1 (en) Flexible substrate and method for fabricating the same
CN109769344B (zh) 电路板及该电路板的制造方法
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
WO2009131182A1 (ja) フレックスリジッド配線基板とその製造方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
TWI578864B (zh) Base board for built-in parts and method of manufacturing the same
CN107645855B (zh) 无导线电镀电路板及其制作方法
US20140209361A1 (en) Wiring board and method for manufacturing the same
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP5562551B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP2000012773A (ja) 半導体装置及びその製造方法
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
CN103889169A (zh) 电路板及其制作方法
CN110278659B (zh) 复合电路板及其制造方法
CN111629513A (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
US20050005436A1 (en) Method for preparing thin integrated circuits with multiple circuit layers
JP2006186149A (ja) プリント基板および電子機器
JP2004342930A (ja) 非貫通導通穴を有する多層基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant