JP4664604B2 - 画像表示装置 - Google Patents

Description

本発明はカーステレオ、携帯機器などに使用される画像表示装置に関する。

薄膜表示装置を実現する場合、透明絶縁基板側から光を取り出す構造が主流となっている。しかしながら、この構造だと開口率を上げるには限界があり、基板の反対側から光を取り出す、トップエミッション型の構造が提案されている。本構造では上部画素電極には光を取り出す電極が必須となる。このような電極を実現するには透明電極と金属の積層構造が採用される（たとえば、特許文献１参照）。

しかしながら、このような構造の場合、抵抗を十分に下げ可視光に対する透過率を確保するには限界がある。そこで、透明電極用補助配線を形成する技術もあり、これによれば、抵抗を十分に下げることが可能であり、透過率の確保も可能である（たとえば、特許文献２参照）。
特開平１０−２９４１８２号公報 特開２００１−２３００８６号公報

しかしながら、上述の構造では有機層を蒸着する場合に、シャドーマスクを使用する必要があり、シャドーマスクの位置合わせを真空室で行う必要がある。また、シャドーマスクを使用するので、基板と非接触にすることは不可能に近く、ゴミの発生する確率が非常に高く、ダークスポットと呼ばれる黒点やリークの原因となってしまう。シャドーマスクを使用した場合には、ゴミの発生する確率が高く、位置合わせを真空中で行う必要があり、成膜装置にマスクアライメント機能を取り付ける必要があるからである。この方法では装置のコストが高くなる上に、ゴミの発生による、リーク、ダークスポット発生は避けられない。

また、シャドーマスクは、通常金属で形成されることが多く、マスクの撓みを考慮するとマスクサイズを大きくするには限界があるからである。特に開口部が大きいマスクでは、十分な強度を得ることは困難であり、必然的に基板サイズを大きくすることは不可能である。

さらに、高精細を実現するにはマスク金属部分が極端に細くなってしまい、マスクの撓みが発生して、高精細化にも限界がある。そこで、本発明ではシャドーマスクを使用せず、基板側に補助配線を形成することで、上述した課題を解決するものである。

上記目的を達成するため、本願の解決手段として代表的な発明は、基板上に下部画素電極および下部画素電極と対をなす上部画素電極を有し、下部画素電極および上部画素電極の少なくとも一方が、光を透過する画素電極であり、下部画素電極および上部画素電極の間に挟持された発光層を有する画素が、少なくとも１個以上基板上に形成された画像表示装置であって、基板側に形成された下部画素電極が、基板上に形成された薄膜トランジスタのドレイン電極と接続されており、薄膜トランジスタと、薄膜トランジスタのドレイン電極と接続された下部画素電極と、の間に絶縁膜が形成されており、絶縁膜上において、下部画素電極が形成されており、下部画素電極と電気的に絶縁され、表示領域において上部画素電極と連続して形成されている補助配線が、絶縁膜上において、下部画素電極と当該下部画素電極に隣接する他の下部画素電極との隙間に隣接して形成されており、補助配線上面の隣接するそれぞれの下部画素電極側の両端部および下部画素電極が露出するように、補助配線上には、オーバーハング形状を有する絶縁性構造体が形成され、補助配線の露出した両端部は上部画素電極と接続されていることを特徴とする。

前記絶縁性構造体の上に前記発光層及び前記上部画素電極が形成されていることを特徴としてもよい。

前記発光層及び前記上部画素電極は、前記下部画素電極上から延在する領域上と、前記絶縁性構造体上と、の間で分かれており、前記補助配線上面の両端部に前記上部画素電極が回りこむことで、前記補助配線は前記上部画素電極と接続されることを特徴としてもよい。

アクティブ型有機ＥＬディスプレイ装置において、簡単な構成で上部画素電極用補助配線を形成することができ、プロセスの簡略化、およびリーク、ダークスポット発生を低減させることが可能となるものである。

本発明は上部画素電極用補助配線を簡単な構造で実現するものである。基板上に電界効果型薄膜トランジスタに代表されるスイッチング素子を形成し、このスイッチング素子を利用して発光素子を発光させるアクティブ型表示装置において、薄膜トランジスタを形成した基板に有機ＥＬ素子を形成することで画像表示を実現できる。

ここで、有機ＥＬ素子を挟持する一対の電極のうち、基板側に形成された電極を下部画素電極とし、対をなす電極を上部画素電極とする。薄膜トランジスタを形成した基板に平坦性のよい上部画素電極用補助配線を形成し、下部画素電極、有機層、上部画素電極を一様に形成すると、上部画素電極と上部画素電極用補助配線の間に有機層が存在するため、上部画素電極の配線抵抗を下げる機能を、上部画素電極用補助配線は満たすことはできない。そこで、以下のような構造を考える。

薄膜トランジスタが形成された基板上に、平坦性の悪い導電物や導電物の表面を意図的に荒して、平坦な膜表面から凸形状を有する膜面が形成された膜面を形成する。そして、このような膜を上部画素電極用補助配線として利用する。この時、このように形成された凸形状膜面上の有機膜は、極力薄膜化されるので、上部画素電極と上部画素電極用補助配線を接続させる構造が可能となる。つまり、上部画素電極用補助配線は、上部画素電極の配線抵抗をさげる機能を満たすことが出来る。その他の構造としては以下のような構造が考えられる。

上部画素電極用補助配線上にオーバーハング形状を有する絶縁性構造体を形成する。また、この構造においては絶縁性構造体の下部線幅が、上部画素電極用補助配線の線幅より狭いことが必要である。このような構成を採用すれば絶縁性構造体脇の有機層の横側に上部画素電極膜が回りこむことで、上部画素電極と上部画素電極用補助配線が接続される。

下部画素電極と同一の材料を上部画素電極用補助配線上に形成する。この時、下部画素電極と同一の材料である膜の線幅は、上部画素電極用補助配線の線幅より狭いことが好ましい。このような構造を採用することにより下部画素電極と同一の材料である膜のエッジ部分では有機層が極力薄くなるので、上部画素電極と上部画素電極用補助配線は接続されることとなる。

上部画素電極用補助配線上に構造体を形成する。この時、この構造体の線幅は上部画素電極用補助配線の線幅より狭いことが好ましい。そして、この構造体の片側及び下部画素電極上に有機層を形成し、上部画素電極用補助配線上の一方の側には有機層を形成しない。この場合、有機層が形成されていない側の上部画素電極用補助配線にも有機層は形成されないようにする。そして、上部画素電極を全面形成する。このような構造を採用することで、上部画素電極と上部画素電極用補助配線は接続されることとなる。

上部画素電極用補助配線上を順テーパー状に形成する。そして、この上に上部画素電極用補助配線の上部線幅より広い構造体を形成する。ただし、構造体の線幅は上部画素電極用補助配線の下部線幅より狭いかほぼ同じであることが好ましい。このような構造を採用することにより上部画素電極が構造体の下に回りこむことで上部画素電極と上部画素電極用補助配線が接続されることとなる。

以上のような構造を採用することで、上部画素電極用補助配線が実現されるものである。ここで、上部画素電極用補助配線と上部画素電極全体の接触抵抗は５００ｋΩ以下であることが好ましい。また、下限値としては１．０×１０^−２Ω程度である。接触抵抗５００ｋΩ以下であれば、接触抵抗分の電圧降下を抑えることが可能となり、不必要にスイッチング素子に電圧をかけることなく有機ＥＬ素子の発光を実現出来るものであり、発光輝度バラツキが生じることはない。

ここで、上部画素電極用補助配線を形成する場所は、下部画素電極と隣接する下部画素電極の隙間とし、下部画素電極と接触しないように配置する。このような構成を採用することで、下部画素電極と上部画素電極用補助配線は電気的に絶縁される。

また、上部画素電極用補助配線の線幅を狭くすることで表示領域面積の低下を抑えることが可能である。本実施の形態における上部画素電極用補助配線は成膜、エッチング工程で作成されるので、露光技術が適用可能となり、精度良く補助配線を形成することが可能となる。また、本実施の形態は上部画素電極用補助配線パターンが形成されたシャドーマスクを使用せず簡単な構造で補助配線を形成できる。

つまり、シャドーマスクを使用した場合に発生するゴミに伴う不具合（発光素子が上下電極間でショート、あるいは発光点が発光しないことにより発生する黒点不良）のない画像表示装置が実現可能となる。また、上部画素電極が光に対して透過性を持っていて、上部画素電極側から光を取り出す場合には、有機ＥＬ素子が形成された基板の対向基板に、カラーフィルタや色変換層を形成することで、白色発光素子や青色発光素子などの発光素子を使用してカラー表示装置を実現することができる。

下部画素電極が光に対して透過性を持っていて、下部画素電極側から光を取り出す場合には、薄膜トランジスタと有機ＥＬ素子の間にカラーフィルタや色変換層を形成することで、白色発光素子や青色発光素子などの発光素子を使用してカラー表示装置を実現することができる。

まず、本実施の形態に用いるＴＦＴ型有機ＥＬディスプレイ作成の実施の形態を、図１〜図５に基づき説明する。図１は、薄膜トランジスタを形成する工程の一例として、Ｎ型ＦＥＴの製造工程を説明するための工程図である。Ｐ型ＦＥＴを製造する場合もほぼ同様な製造工程であり、イオン注入工程に違いがあるのみである。図２は、このＦＥＴに対する有機ＥＬ素子形成状態を説明するための基板概念図である。Ｐ型ＦＥＴを接続する場合には、下部画素電極を陽極とすればよい。図３は、有機ＥＬ素子の青緑色発光特性を説明するための発光スペクトル図、図４は、カラーフイルタ説明図、図５は、有機ＥＬ素子とカラーフイルタの組み合わせ状態を説明するための概念図である。図１及び図２にもとづき、薄膜型がＮ型ＦＥＴトランジスタの場合についての製造工程について説明する。

図１（ａ）では、まず石英あるいはガラス基板１の上にＳｉＯ_２ 層（図示省略）を、たとえばスパッタリング法により約１０００Åの厚さで成膜する。そしてこのＳｉＯ_２層の上にアモルファス・シリコン層を約１０００Åの厚さで、たとえばＣＶＤ法により成膜する。この成膜条件は、たとえば下記の通りである。Ｓｉ_２Ｈ_６ガス１００ＳＣＣＭを、圧力条件０．３Ｔｏｒｒ、温度条件４８０度としている。それから、このアモルファス・シリコン層を固相成長させてポリシリコン層とする。この固相成長の条件は、たとえば下記の通りである。たとえば、Ｎ_２ガス１ＳＬＭを、温度条件６００度で、処理時間５ｈｒ〜２０ｈｒとする。それから、このポリシリコン層をパターニングして活性シリコン層２０を得る。

図１（ｂ）で、この活性シリコン層２０の上に、ゲート酸化膜２１となるＳｉＯ_２層を、たとえばプラズマＣＶＤ法により、約１０００Å成膜する。成膜条件はたとえば下記の通りである。パワーは、５０Ｗ、ＴＥＯＳ（テトラエトキシシラン）ガス、５０ＳＣＣＭ、Ｏ_２ガス、５００ＳＣＣＭ、圧力条件は０．１〜０．５Ｔｏｒｒ、温度条件は３５０度（Ｃ）である。このＳｉＯ_２層２１の上に、ゲート電極３となるアモルファス・シリコン層を、たとえば上記図１（ａ）と同様の条件で、ＣＶＤ法により約４０００Å成膜する。そしてこのアモルファス・シリコン層を、たとえば上記図１（ａ）と同様の条件でアニールして、ゲート電極３となるポリシリコン層を形成する。

それから、図１（ｃ）で、このポリシリコン層及び上記図１（ｂ）で形成したＳｉＯ_２層を、たとえばドライエッチングによりパターニングし、ゲート電極３及びゲード酸化膜２１を作る。

図１（ｄ）では、このゲート電極３をマスクとして活性シリコン層２０のソース・ドレイン領域となるべき部分にイオンドーピング法により、Ｎ型の不純物たとえばＰをドーピングする。Ｐ型の場合にはＰ型不純物、たとえば、Ｂをドーピングする。

図１（ｅ）で、これを窒素雰囲気中で約５５０度で５時間加熱して、ドーパントの活性化を行う。更に水素雰囲気中で約４００度で３０分加熱処理して水素化を行い、半導体の欠陥準位密度を減少させる。

図１（ｆ）で、この基板全体にＴＥＯＳを出発材料として層間絶縁層２２となるＳｉＯ_２層を、厚さ約４０００Å成形する。この層間絶縁層２２となるＳｉＯ_２の成膜条件は、たとえば以下の通りである。

パワ−は５０〜３００Ｗ、ＴＥＯＳガス、１０〜５０ＳＣＣＭ、Ｏ_２ガス、５００ＳＣＣＭ、圧力条件は０．１〜０．５Ｔｏｒｒ、温度条件は３５０度である。

図１（ｇ）で、この層間絶縁層２２となるＳｉＯ_２膜をエッチングコンタクト用のホール２３を形成する。

以下の説明はＮ型ＦＥＴと有機ＥＬ素子を接続する場合である。図２（ａ）に示す如く、Ａｌ配線２４を蒸着する。

次に、図２（ｂ）に示す如く、有機ＥＬ素子の配置領域にＡｌ・Ｍｇメタル（Ｍｇ９０モル％）を蒸着して、下部画素電極（陰極）２５を形成する。なお、Ａｌ・Ｍｇメタル以外にも４ｅＶ程度以下の仕事関数の材料を用いることもできる。そして配線部分をパターニングする。

図２（ｃ）では、この有機ＥＬ素子の配置領域にポリイミドを被覆し、発光部分だけＡｌ・Ｍｇメタル２５を露出させてエッジカバー２６とする。図２（ｄ）では、それからマルチチャンバーにてこの発光部分のＡｌ・Ｍｇメタル２５をスパッタエッチングして、その表面の酸化膜をエッチングする。それから、たとえば、蒸着により電子輸送層となる第１有機層８−１を構成する下記化学式１に示す化学式のＤＱＸ、発光層を構成する下記化学式２に示す化学式のＤＰＡ、正孔輸送層を構成する下記化学式３に示す化学式のＴＰＤ、正孔注入層８−４を構成する下記化学式４に示す化学式のＭＴＤＡＴＡの順に成膜して有機ＥＬ層を成膜する。なお化学式２においてＲｎはメチル基またはエチル基である。

そして、この有機ＥＬ層の上に陽極として透明導電膜のＩＺＯ（Ｉｎ_２ Ｏ_３ ・ＺｎＯ（５モル％））９を成膜し、その上にＳｉＯ_２膜１０を成膜してＳｉＯ_２封止を行い、図２（ｄ）に示す如く、Ｎ型ＦＥＴのドレイン側に有機ＥＬ素子を接続する。このとき直線特性を示す負荷抵抗は、Ｎ型ＦＥＴのゲートポリシリコンまたは活性シリコンを使用する。なお、透明導電膜としては、ＩＺＯ以外にＩＴＯ（Ｉｎ_２ Ｏ_３ 、ＳｎＯ_２ （１０モル％））等を用いることもできる。なお、この有機ＥＬ素子は、図３に示す如く、波長−出力強度特性（相対値）を有し、青緑発光する。図３は、有機ＥＬ素子の青緑色発光特性説明図である。図３の縦軸には発光強度を、横軸には波長を示している。

以下はＰ型ＦＥＴと接続する場合である。Ｐ型であってもＮ型と同様な構造を採用することが可能であり、図２（ａ）〜図２（ｄ）と同様な工程が採用されるものである。つまり、下部画素電極が陽極であること以外は、Ｎ型と構造上の違いはない。それでは、有機ＥＬ発光素子が、白色の発光をする素子構造を採用した場合について説明する。陽極には透明電極と金属の積層構造あるいは、金属の積層構造が好ましい。具体的にはＴｉＮを反射陽極として、ＴｉＮ上にＩＴＯを成膜した積層体を下部画素電極（陽極）とした。

次にホール注入層として、Ｎ、Ｎ´−ジフェニル−Ｎ、Ｎ´−ビス（Ｎ−（４−メチルフェニル）−Ｎ−フェニル（４−アミノフェニル））−１、１´−ビスフェニル−４、４´−ジアミンを形成し、次にホール輸送層として、Ｎ、Ｎ´−ジフェニル−Ｎ、Ｎ´−ビス（１−ナフチル）−１、１´−ジフェニル−４、４´−ジアミンを形成した。次に下部発光層として、下記化学式５の化合物Ｘ、下記化学式６の化合物Ｙを１００：３の体積比率として形成した。そして、次に、ホール注入層として、Ｎ、Ｎ´−ジフェニル−Ｎ、Ｎ´−ビス（Ｎ−（４−メチルフェニル）−Ｎ−フェニル（４−アミノフェニル））−１、１´−ビスフェニル−４、４´−ジアミンを形成し、次にホール輸送層として、Ｎ、Ｎ´−ジフェニル−Ｎ、Ｎ´−ビス（１−ナフチル）−１、１´−ジフェニル−４、４´−ジアミンを形成した。次に下部発光層として、下記化学式５の化合物Ｘ、下記化学式６の化合物Ｙを１００：３の体積比率として形成した。

次に上部発光層として下記化学式７の化合物Ｘ、下記化学式８の化合物Ｚを１００：３の体積比率として形成した。次に電子輸送層として、ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｉｕｍを形成した。次に無機電子注入層として、ＬｉＦを形成した。そして、最後に透明上部画素電極（陰極）として、ＺｎＯ−Ａｌ（ＺｎＯ、Ａｌ（３モル％））とＡｕの積層構造体を形成した。そして、Ｐ型ＦＥＴのドレイン側に有機ＥＬ素子を接続する。このとき直線特性を示す負荷抵抗は、Ｐ型ＦＥＴのゲートポリシリコンまたは活性シリコンを使用する。なお、透明導電膜としては、ＺｎＯ−ＡｌとＡｕの積層体以外にＩＺＯ（Ｉｎ_２ Ｏ_３ 、ＺｎＯ_２（５モル％））、ＩＴＯ等を用いることもできる。なお、この有機ＥＬ素子は、図６に示す如く、波長−出力強度特性（相対値）を有し、白色発光する。

そして、以下に示すように、カラーフィルタ基板と貼り合わせカラー表示が可能となる。この有機ＥＬ素子に使用されるカラーフィルタは、図４に示す如く、ガラス板３０上に赤色フィルタ３１、緑色フィルタ３２、青色フィルタ３３を配置したものを使用する。なお赤色フィルタ３１のみ発光強度を高めるため蛍光フィルタ３４が積層されている。そして、この図４に示すカラーフィルタと、図２（ｄ）に示す如きＮ型ＦＥＴあるいはＰ型ＦＥＴと有機ＥＬ素子が形成された基板１とを、図５に示すように貼り合わせる。図５は、有機ＥＬ素子とカラーフイルタの組み合わせ状態説明図である。本図で示すように、基板５１および５２の上にＦＥＴ５３が形成され、ＦＥＴ５３は配線５４を介して、下部電極５５に接続されている。そして、下部電極５５の上には有機ＥＬ層５６、上部電極５７が設けられ、上部電極５７に対応する基板５２側には、カラーフィルタ・蛍光変換フィルタ５８が形成されている。

なお、上記説明では、青緑色発光素子、白色発光する有機ＥＬ素子にＲＧＢカラーフイルタを設けたものについて説明したが、青色発光する有機ＥＬ素子にＧ、Ｒの蛍光フイルタをつけてその上にＲＧＢカラーフイルタを設けたもの、青色＋赤色発光する有機ＥＬ素子にＧの蛍光フイルタをつけてその上にＲＧＢカラーフイルタを設けたものを使用してもよい。

また電子注入層としてはｎ型のアモルファスＳｉＣを使用し、ホール輸送層としてはｐ型のアモルファスＳｉＣを使用し、発光層として下記化学式９で示すｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｉｕｍを使用した場合、発光層にｎ型のアモルファスＳｉＣ及びｐ型のアモルファスＳｉＣを混合させたものを、使用してもよい。

前述した構成を採用することで、基板と反対側から光を取り出す（上部光取りだし）ＴＦＴ型有機ＥＬディスプレイ構造を実現できる。しかしながら、上部光取りだしＴＦＴ型有機ＥＬディスプレイ構造では上部画素電極用補助配線を採用し、配線抵抗を低くしないとパネルの大型化、高精細化は困難である。そこで、本実施形態による補助配線の形成方法につき説明する。まず本実施の形態を、図７を用いて説明する。図７は、絶縁基板７１上に薄膜プロセスで薄膜トランジスタを形成する。薄膜トランジスタ（ＴＦＴ）は、有機ＥＬ発光素子部分７８に最低１個は形成するものとする。そして、最終的にメタル７６およびＩＴＯ７７からなる画素電極を、ＴＦＴのドレイン電極７５と接続させる。ソース電極７３はポリシリコンＴＦＴ７４を介してドレイン電極７５と接続している。そして、このドレイン電極７５は、メタル７６およびＩＴＯ７７からなる下部画素電極と電気的に接続しており、有機ＥＬ発光素子部分７８およびＬｉｆ７９と上部画素電極８０を介して矢印方向に光を照射している。

画素電極が陽極の場合はＰ型ＴＦＴのドレインを陰極の場合は、Ｎ型ＴＦＴのドレインを接続すればよい。この時、画素電極を形成した同一面の隣接する画素電極の隙間に上部画素電極用補助配線８２を形成することで、簡単な構造で上部画素電極補助配線８２を形成するものである。なお、他方の基板７２には、カラーフィルター８４およびブラックマトリクス８５が形成されている。具体的には、上部画素電極用補助配線８２の形成方法について述べる。図７に示すようにＴＦＴ素子７４を形成した基板７１の最上面は絶縁膜８３が形成されている。絶縁膜８３上にＴＦＴ素子７４とコンタクトホールを介して接続された陽極であるＴｉＮとＩＴＯの積層膜をドット毎に形成して画素電極とする。そして、その上に導電膜を成膜する。そして、導電膜を格子状あるいはストライプ上に形成する。この際、格子状あるいはストライプ上に形成された導電膜は、画素電極には接触することないように形成する。

このような構成をとることで、画素電極と導電膜はショートすることはなく、画素電極の開口率を低下させることはなくなる。この時、意図的に導電膜表面を荒す、あるいは平坦性の悪い導電膜を形成するものである。導電膜表面を荒すにはプラズマに晒す（Ａｒ、酸素など）ことが考えられる。平坦性の悪い導電膜にはＡｌ、Ａｌ合金が考えられる。または、Ａｌ、Ａｌ合金と他金属の積層構造が考えられる。このように表面あれが起きた導電膜上に有機膜を形成し、その上に上部画素電極８０を形成すれば上部画素電極８０と上部画素電極用補助配線８２が接続されるものである。これは表面あれがおきた場所では有機膜が薄くなることにより、電界がその場所に集中することにより、接続されるからである。

ここで、表面あれについて説明する。ここで、表面あれとは平坦な膜表面から凸形状を有する膜面が形成された膜面の粗さをいう。通常有機ＥＬ素子の膜厚は、３０ｎｍ〜５００ｎｍ程度である。この膜厚に対して、上部画素電極用補助配線８２が上部画素電極８０と接続するには膜厚に対して半分以上の局所的な凸面を有していれば、上部画素電極８０と上部画素電極用補助配線８２は接続されるものとなる。ＪＩＳＢ０６０１−１９９４に準拠すると、Ｒａ（算術平均粗さ）は膜厚に対して１／１０以下程度であれば、局所的な接触が起きることはない。また、Ｐ−Ｖ値（膜面の最大高さ―最小高さ）は３０ｎｍ以上が好ましい。また、十点平均粗さＲｚはＰ−Ｖ値の半分の１５ｎｍ以上が好ましい。つまり、Ｒａ値が３ｎｍ以上であり、Ｐ−Ｖ値が３０ｎｍ以上、あるいはＲｚ値が１５ｎｍ以上であれば、局所的な凸面で上部画素電極８０と上部画素電極用補助配線８２は接続されることなる（なお、ここで表面あれの測定範囲は１μｍとし、測定箇所は基板で１０ヶ所以上とする。）また、局所的な凸面は、その高さ／下辺が０．５以上であれば、局所的な凸面での有機層を他の面部に形成された有機層より、薄く形成することが可能となるものである。

この時、上部画素電極用補助配線８２と上部画素電極８０全体の接触抵抗は、５００Ω／□以下であることが好ましい。上部画素電極８０のシート抵抗値が８Ω／□以下であり、４階調を実現するには上部画素電極用補助配線８２と上部画素電極８０全体が接触する場所は一箇所でもよく、上部画素電極用補助配線８２は補助配線として機能する。また、上部画素電極８０のシート抵抗値が８Ω／□以上であるか、４階調以上を実現するには局所的な凸部が形成される場所は、その凸部間隔が４０ｍｍ以下であればより好ましく、上部画素電極用補助配線８２として機能する。つまり、Ｑ−ＶＧＡパネルで上部画素電極８０のシート抵抗値が８Ω／□以上であり、８階調を実現する場合、凸部間隔が４０ｍｍ以下であれば十分な階調表現が可能となる。上部画素電極８０のシート抵抗値が８Ω／□程度であり、１６階調を実現する場合では凸部が形成される場所は、その凸部間隔が２０ｍｍ程度であることが好ましい。

また、図８に示すように、ＴＦＴ上の絶縁膜上において、画素電極と画素電極の間に、上部画素電極用補助配線８２が形成されていて、さらにその上部にオーバーハング形状を持つ絶縁性構造体８６が形成され、絶縁性構造体８６の下部幅が補助配線８２の幅より狭いことを特徴とする構造を採用することで、有機膜７８の横に上部画素電極補助配線８２を形成する金属が回りこみ、直接上部画素電極８０と接触する構造でも、上部画素電極用補助配線８２と上部画素電極８０は、接続されることとなる。

ここで、図１６に本実施の形態に使用される構造体８６の概念図を示す。オーバーハング形状を持つ構造体８６は、基板１６０の上に形成された上部電極用補助配線１６１の上に、逆テーパーレジスト１６２で形成したり（図１６（ａ））、ポリイミド１６３とレジスト１６４の積層構造にしたり（図１６（ｂ））、導電物１６５とレジスト１６６の積層構造にしたり（図１６（ｃ））することで、実現可能となるものである。

その他の上部画素電極用補助配線８２を形成する構造としては、図９に示すような構造が考えられる。図９は、本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。下部画素電極７７と同一の材料を上部画素電極用補助配線８２上に形成する。下部画素電極７７と同一の材料である膜の線幅は、上部画素電極用補助配線８２の線幅より狭いことが好ましい。このような構造を採用することにより、下部画素電極と同一の材料である膜のエッジ部分では有機層が極力薄くなるので、上部画素電極８０と上部画素電極用補助配線８２は接続されることとなる。

図１１に示すように、上部画素電極用補助配線８２上に構造体１１０を形成する際に、この構造体１１０の線幅は、上部画素電極用補助配線８２の線幅より狭いことが好ましい。そして、この構造体１１０の片側及び下部画素電極上に有機層１０２を形成し、上部画素電極用補助配線８２上の一方の側には有機層１０２を形成しない。この場合、有機層１０２が形成されていない側の上部画素電極用補助配線８２にも有機層１０２は形成されないようにする。そして、上部画素電極８０を全面形成する。このような構造を採用することで、上部画素電極８０と上部画素電極用補助配線８２は接続されることとなる。

また、図１２に示すように、上部画素電極用補助配線８２上を順テーパー状に形成する。そして、この上に上部画素電極用補助配線８２の上部線幅より広い、構造体１２０を形成する。ただし、構造体１２０の線幅は、上部画素電極用補助配線８２の下部線幅より狭いか、ほぼ同じであることが好ましい。このような構造を採用することにより上部画素電極８０が構造体の下に回りこむことで上部画素電極８０と上部画素電極用補助配線８２が接続されることとなる。これら構造体１１０または１２０を使用した場合には上部画素電極用補助配線８２の表面あれがなくてもよく、上部画素電極用補助配線８２に使用される導電物はＡｌ、Ａｌ系合金に限らず、導電性酸化物やＭｏ、Ｗ、Ｃｒに代表される高融点金属でも使用可能である。また、対向する基板には図７〜１２に示されたようにカラーフィルタ８４または色変換層を使用することで、上部光取りだし有機ＥＬ表示装置は、多色発光が実現できるものである。また、図７〜１２に示されたように補助配線８２と重なる位置に遮光層８５を形成することも可能である。これにより、コントラストが向上した画像表示装置が実現できるものである。

ここで、図７に示される定電圧ＴＦＴ駆動方式トップエミッション型パネルの作成方法の工程について述べる。（１）まず石英あるいはガラス基板７１上にアモルファス・シリコン層を約１０００Åの厚さでＣＶＤ法により成膜した。この成膜条件は、たとえば下記の通りである。Ｓｉ_２Ｈ_６ガス１００ＳＣＣＭで、圧力条件０．３Ｔｏｒｒ、温度条件４８０度などである。それからこのアモルファス・シリコン層を固相成長させてポリシリコン層とする。この固相成長の条件は下記の通りである。Ｎ２ガス１ＳＬＭで、温度条件６００度、処理時間５ｈｒ〜２０ｈｒなどである。それからこのポリシリコン層をパターニングして活性シリコン層７４を得る。

（２）この活性シリコン層７４上にゲート酸化膜となるＳｉＯ_２層を、プラズマＣＶＤ法により、約１０００Å成膜する。成膜条件は下記の通りである。パワー５０Ｗ、ＴＥＯＳ（テトラエトキシシラン）ガス、５０ＳＣＣＭ、Ｏ_２ガス、５００ＳＣＣＭで、圧力条件０．１〜０．５Ｔｏｒｒ、温度条件３５０度などである。

（３）このＳｉＯ_２層の上に、ゲート電極となるＮ型アモルファス・シリコン層を成膜した。この成膜条件は、下記の通りである。たとえば、（Ｓｉ_２Ｈ_６+０．５％ＰＨ_３）ガス、１００ＳＣＣＭ、圧力条件０．３Ｔｏｒｒ、温度条件４８０度などで、ＣＶＤ法により約４０００Å成膜する。そしてこのアモルファス・シリコン層を上記（１）と同様の条件でアニールしてゲート電極となるＮ型ポリシリコン層を形成する。それからこのポリシリコン層及び上記（２）で形成したＳｉＯ_２層を、ドライエッチングによりパターニングし、ゲート電極及びゲード酸化膜を作る。

（４）それからこのゲート電極をマスクとしてシリコン活性層のソース・ドレイン領域となるべき部分に、イオンドーピング法により、Ｐ型の不純物Ｂを１×１０^１５（イオン／ｃｍ^２）ドーピングする。

（５）次に、これを窒素雰囲気中で約５５０度で５時間加熱して、ドーパントの活性化を行う。更に水素雰囲気中で約４００度で３０分加熱処理して水素化を行い、半導体の欠陥準位密度を減少させる。

（６）そして、この基板全体に、ＴＥＯＳを出発材料として第１層間絶縁層となるＳｉＯ_２層を、厚さ約４０００Å成形する。この層間絶縁層となるＳｉＯ_２の成膜条件は、以下の通りである。

パワ−５０〜３００Ｗ、ＴＥＯＳガス、１０〜５０ＳＣＣＭ、Ｏ_２ガス、５００ＳＣＣＭ、圧力条件０．１〜０．５Ｔｏｒｒ、温度条件３５０度などである。

（７）この層間絶縁層となるＳｉＯ_２膜をエッチングコンタクト用のホールを形成する。

（８）それから、活性層シリコンのドレイン、ソースの配線用のＴｉＮ７３をスパッタ法にて１５００Å成膜した後、所定の形状にパターニングしてソース電極７３、ドレイン電極７５を形成した。

（９）それから、第２層間絶縁膜となるＳｉＯ_２層を、厚さ約４０００Å成形する。この層間絶縁層８３となるＳｉＯ_２の成膜条件は、（６）と同様とした。それから、この層間絶縁層８３となるＳｉＯ_２膜をエッチングしコンタクト用のホールを形成する。

（１０）次に電源配線用のＡｌ−０.１８ｗｔ％Ｓｃをスパッタ法にて１００００Å成膜した後、所定の形状にパターニングして電源配線を形成した（図示せず。）。

（１１）それから、第３層間絶縁膜となるＳｉＯ_２層を、厚さ約４０００Å成形する。この層間絶縁層となるＳｉＯ_２の成膜条件は、（６）と同様とした。それから、この層間絶縁層となるＳｉＯ_２膜をエッチングしコンタクト用のホールを形成する。

（１２）最後に下部画素電極７６とドレイン電極７５が接続出きるように第１〜第３層間絶縁膜にコントクト用ホールをエッチングにてＳｉＯ_２層を除去することで形成した。

以上の工程（１）〜（１２）はＴＦＴ基板作成までである。なお図中第１〜第３層間絶縁膜はまとめて絶縁膜と記載する。

また、Ｒ（赤）Ｇ（緑）Ｂ（青）のカラーフィルタ８４が規則的に配列され、かつそれぞれの隙間には黒色樹脂層８５（ブラックマトリックス）が形成されたＴＦＴ基板７１の対向基板７２を用意した。以上のようにして形成されたＴＦＴ基板７１、及び対向基板７２を使用して、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルを、ＴＦＴ基板７１と対向基板７２と接着剤を使用して貼り合せることで作成した。そして、下記のように各々の条件を変えてパネルを作成し、パネルの各部分での面平均輝度を比較した。ＴＦＴ基板７１上に形成される上部画素電極用補助配線８２の構造は、以下のようにした。上部画素電極用補助配線８２は、下部画素電極間の隙間に形成し、下部画素電極と上部画素電極用補助配線８２が電気的に絶縁される構造とした。

また、その間にはレジストを格子状に形成し、下部画素電極および上部画素電極用のエッジカバー８１とした。上部画素電極用補助配線８２の材料はＡｌとＴｉＮの積層構造とし、膜厚はそれぞれ１．０μｍ、０．１μｍとした。ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は２００ｋΩであった（表１）。

また、Ａｌ配線を形成した後、アッシング処理を施し表面を荒した後、カバー電極層としてＴｉＮ層を設けた。ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は３０ｋΩであった（表１）。

下部画素電極は、ＴｉＮを膜厚５０ｎｍ形成した上にＩＴＯを膜厚１００ｎｍ形成した２層構造とした。また、下部画素電極は、ＴＦＴ上の絶縁層を開口しＴＦＴのドレイン電極７５と接続する構造とした。白色発光層は下部発光層として、前述した化合物Ｘ、化合物Ｙを１００：３の体積比率として１０ｎｍ形成した。

次に上部発光層として前述した化合物Ｘ、化合物Ｚを１００：３の体積比率として３０ｎｍ形成した。陰極層は蒸着法でＬｉＦ７９を膜厚５ｎｍ成膜した後に、スパッタ法でＺｎＯ・Ａｌを膜厚１２０ｎｍ成膜した。さらに蒸着法でＡｕを膜厚１０ｎｍ成膜した後、スパッタ法でＺｎＯ・Ａｌを膜厚８０ｎｍ成膜して、可視光における平均透過率が７０％で、シート抵抗が８Ω／□になるようにした。陰極コンタクトパッドはパネルの周囲（上下左右部分）に配置した（図１４）。

Ｒａ、Ｐ−Ｖ、Ｒｚ値がそれぞれ、３ｎｍ以上、３０ｎｍ以上、１５ｎｍ以上の上部画素電極用補助配線８２を使用した場合には、測定箇所における面内輝度バラツキは±３％以内であった（測定ポイントは図１５参照）（表２）。

図８のように、定電圧ＴＦＴ駆動方式トップエミッション型パネルにおいて、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルにおいて、下記のようパネルを作成した。なお、ＴＦＴ基板７１の作成と対向基板７２は、実施例１と同様とした。

ＴＦＴ基板７１上に形成される下部画素電極は、ＴｉＮを膜厚５０ｎｍ形成した上にＩＴＯを膜厚１００ｎｍ形成した２層構造とした。また、下部画素電極は、ＴＦＴ上の絶縁層を開口しＴＦＴのドレイン電極７５と接続する構造とした。白色発光層は下部発光層として、前述した化合物Ｘ、化合物Ｙを１００：３の体積比率として１０ｎｍ形成した。次に上部発光層として前述した化合物Ｘ、化合物Ｚを１００：３の体積比率として３０ｎｍ形成した。陰極層は蒸着法でＬｉＦを膜厚５ｎｍ成膜した後に、スパッタ法でＺｎＯ・Ａｌを膜厚１２０ｎｍ成膜した。

さらに、蒸着法でＡｕを膜厚１０ｎｍ成膜した後、スパッタ法でＺｎＯ・Ａｌを膜厚８０ｎｍ成膜して、可視光における平均透過率が７０％で、シート抵抗が８Ω／□になるようにした。また、図１４に示すように、陰極コンタクトパッド１４１は、パネル１４０の周囲（上下左右部分）に配置した。

面平均輝度結果を表３に示す。ここで、上部画素電極用補助配線８２は、以下のような構造とした。上部画素電極用補助配線８２は下部画素電極間の隙間に形成し、下部画素電極と上部画素電極用補助配線８２が、電気的に絶縁される構造とした。また、その間にはレジストを格子状に形成し、下部画素電極および上部画素電極用のエッジカバー８１とした。

上部画素電極用補助配線８２に使用される材料はＭｏとして、膜厚は０．６μｍとした。その上部に逆テーパーレジストを１．５μｍ塗布し、逆テーパーレジストの下部線幅が、上部画素電極用補助配線８２の線幅より、狭くなるように上部画素電極用補助配線８２上に逆テーパレジストを形成した。この場合、Ｒａ、Ｐ−Ｖ、Ｒｚ値がそれぞれ、３ｎｍ以下、３０ｎｍ、１５ｎｍ以下であっても面内輝度バラツキは３％以内であった。構造体がない場合は面内輝度バラツキは±１０％以上であった（測定ポイントは図１５参照）ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は５０ｋΩであった。構造体がない場合の接触抵抗は５０ＭΩであった（表４)。

図９のように、定電圧ＴＦＴ駆動方式トップエミッション型パネルにおいて、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルにおいて、下記のようパネルを作成した。なお、ＴＦＴ基板７１の作成と対向基板７２は、実施例１と同様とした。ＴＦＴ基板７１上に形成される下部画素電極はＴｉＮを膜厚５０ｎｍ形成した上に、ＩＴＯを膜厚１００ｎｍ形成した２層構造とした。

また、下部画素電極は、ＴＦＴ上の絶縁層を開口しＴＦＴのドレイン電極７５と接続する構造とした。白色発光層は下部発光層として、前述した化合物Ｘ、化合物Ｙを１００：３の体積比率として１０ｎｍ形成した。次に上部発光層として前述した化合物Ｘ、化合物Ｚを１００：３の体積比率として３０ｎｍ形成した。陰極層は蒸着法でＬｉＦを膜厚５ｎｍ成膜した後に、スパッタ法でＺｎＯ・Ａｌを膜厚１２０ｎｍ成膜した。さらに蒸着法でＡｕを膜厚１０ｎｍ成膜した後、スパッタ法でＺｎＯ・Ａｌを膜厚８０ｎｍ成膜して、可視光における平均透過率が７０％で、シート抵抗が８Ω／□になるようにした。陰極コンタクトパッド１４１はパネル１４０の周囲（上下左右部分）に配置した（図１４）。面平均輝度結果を表５に示す。

ここで、上部画素電極用補助配線８２は以下のような構造とした。上部画素電極用補助配線８２は下部画素電極間の隙間に形成し、下部画素電極と上部画素電極用補助配線８２が電気的に絶縁される構造とした。また、その間にはレジストを格子状に形成し、下部画素電極および上部画素電極用のエッジカバー８１とした。上部画素電極用補助配線８２に使用される材料はＭｏとして、膜厚は０．６μｍとした。その上部に下部画素電極の一部であるＩＴＯを膜厚１００ｎｍ成膜し、上部画素電極用補助配線８２と同じ形状にパーターニング形成した。

ここで、ＩＴＯのエッジは切り立っており、エッジの基板に対する角度は約４５度であった。この場合、Ｒａ、Ｐ−Ｖ、Ｒｚ値がそれぞれ、３ｎｍ以下、３０ｎｍ以下、１５ｎｍ以下であっても面内輝度バラツキは３％以内であった（測定ポイントは図１５参照）ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は８０ｋ、５０ｋΩであった(表６)。つまり、ＩＴＯのエッジ部分で上部画素電極８０と上部画素電極用補助配線８２が接続されていることが解った。

図１０は、本実施の形態に使用される下部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。図７と異なる点としては、下部電極であるＩＴＯ１００は、カラーフィルタ１０１の上に絶縁膜８３を介して形成されており、有機発光層１０２とＬｉｆ１０３は、上部電極である陰極Ａｌ１０４と、下部電極であるＩＴＯ１００の間に形成されている。そして、矢印方向に光を発光させて、表示を行っている。

図１０のように、定電圧ＴＦＴ駆動方式ボトムエミッション型パネルにおいて、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルとして、下記のようパネルを作成した。なお、ＴＦＴ基板７１の構成は、上述の構成以外は実施例１と同様とし、さらにＴＦＴ基板７１上にカラーフィルタ１０１を形成した。ＴＦＴ基板７１上に形成される下部画素電極は、ＩＴＯを膜厚１００ｎｍ形成した１層構造とした。また、下部画素電極はＴＦＴ上の絶縁層を開口しＴＦＴのドレイン電極７５と接続する構造とした。白色発光層は下部発光層として、前述した化合物Ｘ、化合物Ｙを１００：３の体積比率として１０ｎｍ形成した。

次に上部発光層として前述した化合物Ｘ、化合物Ｚを１００：３の体積比率として３０ｎｍ形成した。陰極層は蒸着法でＬｉＦを膜厚５ｎｍ成膜した後に、蒸着法にてＡｌを膜厚３００ｎｍとして形成した。陰極コンタクトパッドはパネルの周囲（上下左右部分）に配置した（図１４）。面平均輝度結果を表７に示す。ここで、上部画素電極用補助配線８２は以下のような構造とした。上部画素電極用補助配線８２は下部画素電極間の隙間に形成し、下部画素電極１００と上部画素電極用補助配線８２が、電気的に絶縁される構造とした。また、その間にはレジストを格子状に形成し、下部画素電極１００および上部画素電極用のエッジカバー８１とした。表７の試料１では、上部画素電極用補助配線８２の材料はＡｌとＴｉＮの積層構造とし、膜厚はそれぞれ１．０μｍ、０．１μｍとした。また、表７の試料２および３では、上部画素電極用補助配線８２の材料をＡｌとして、１．０μｍ、０．５μｍとして、酸素プラズマでアッシング処理し表面を荒した。この場合、Ｒａ、Ｐ−Ｖ、Ｒｚ値がそれぞれ、３ｎｍ以上、３０ｎｍ以上、１５ｎｍ以上であって、面内輝度バラツキは３％以内であった（測定ポイントは図１５参照）ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗はそれぞれ３００ｋ、５０ｋ、１００ｋΩであった(表８)。

図１１は、本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。図１１のように、定電圧ＴＦＴ駆動方式トップエミッション型パネルにおいて、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルにおいて、下記のようパネルを作成した。なお、ＴＦＴ基板７１の作成と対向基板７２は、実施例１と同様とした。ＴＦＴ基板７１上に形成される下部画素電極は、ＴｉＮを膜厚５０ｎｍ形成した上にＩＴＯを膜厚１００ｎｍ形成した２層構造とした。また、下部画素電極はＴＦＴ上の絶縁層を開口しＴＦＴのドレイン電極７５と接続する構造とした。白色発光層は下部発光層として、前述した化合物Ｘ、化合物Ｙを１００：３の体積比率として１０ｎｍ形成した。

次に上部発光層として前述した化合物Ｘ、化合物Ｚを１００：３の体積比率として３０ｎｍ形成した。陰極層は蒸着法でＬｉＦを膜厚５ｎｍ成膜した後に、スパッタ法でＺｎＯ・Ａｌを膜厚１２０ｎｍ成膜した。さらに蒸着法でＡｕを膜厚１０ｎｍ成膜した後、スパッタ法でＺｎＯ・Ａｌを膜厚８０ｎｍ成膜して、可視光における平均透過率が７０％で、シート抵抗が８Ω／□になるようにした。陰極コンタクトパッドはパネルの周囲（上下左右部分）に配置した（図９）。面平均輝度結果を表９に示す。

ここで、上部画素電極用補助配線８２は以下のような構造とした。上部画素電極用補助配線８２は下部画素電極間の隙間に形成し、下部画素電極と上部画素電極用補助配線８２が電気的に絶縁される構造とした。また、その間にはレジストを格子状に形成し、下部画素電極および上部画素電極用のエッジカバー８１とした。上部画素電極用補助配線８２に使用される材料はＭｏとして、膜厚は０．６μｍとした。その上部にレジストを１．５μｍ塗布し、レジストの下部線幅が上部画素電極用補助配線８２の線幅より、狭くなるように上部画素電極用補助配線８２上にレジストを形成した。

そして、上記有機発光層は基板を回転せずに斜め蒸着成膜し、レジストの片側には有機発光層が形成されないようにした。次に上部画素電極を基板を回転して、蒸着、スパッタ成膜し、レジストの両側に成膜形成されるようにした。この場合、Ｒａ、Ｐ−Ｖ、Ｒｚ値がそれぞれ、３ｎｍ以下、３０ｎｍ以下、１５ｎｍ以下であっても面内輝度バラツキは３％以内であった。構造体がない場合は面内輝度バラツキは±１０％以上であった（測定ポイントは図１５参照）ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は１０ｋΩであった。構造体がない場合の接触抵抗は５０ＭΩであった（表１０)。

図１２のように、定電圧ＴＦＴ駆動方式トップエミッション型パネルにおいて、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルにおいて、下記のようパネルを作成した。なお、ＴＦＴ基板７１の作成と対向基板７２は、実施例１と同様とした。ＴＦＴ基板７１上に形成される下部画素電極はＴｉＮを膜厚５０ｎｍ形成した上にＩＴＯを膜厚１００ｎｍ形成した２層構造とした。また、下部画素電極は、ＴＦＴ上の絶縁層を開口しＴＦＴのドレイン電極７５と接続する構造とした。

白色発光層は下部発光層として、前述した化合物Ｘ、化合物Ｙを１００：３の体積比率として１０ｎｍ形成した。次に上部発光層として前述した化合物Ｘ、化合物Ｚを１００：３の体積比率として３０ｎｍ形成した。陰極層は蒸着法でＬｉＦを膜厚５ｎｍ成膜した後に、スパッタ法でＺｎＯ・Ａｌを膜厚１２０ｎｍ成膜した。さらに蒸着法でＡｕを膜厚１０ｎｍ成膜した後、スパッタ法でＺｎＯ・Ａｌを膜厚８０ｎｍ成膜して、可視光における平均透過率が７０％で、シート抵抗が８Ω／□になるようにした。陰極コンタクトパッドはパネルの周囲（上下左右部分）に配置した（図１４）。面平均輝度結果を表１１に示す。

ここで、上部画素電極用補助配線８２は、以下のような構造とした。上部画素電極用補助配線８２は下部画素電極間の隙間に形成し、下部画素電極と上部画素電極用補助配線８２が電気的に絶縁される構造とした。また、その間にはレジストを格子状に形成し、下部画素電極および上部画素電極用のエッジカバー８１とした。上部画素電極用補助配線８２に使用される材料はＭｏとして、膜厚は０．４μｍとした。その上部に上部画素電極用補助配線８２形成時のレジストを残存させた。ここで、上部画素電極用補助配線８２の下部線幅とほぼ同じ線幅でレジストの下部線幅を形成するようにした。この場合、Ｒａ、Ｐ−Ｖ、Ｒｚ値がそれぞれ、３ｎｍ以下、３０ｎｍ以下、１５ｎｍ以下であっても面内輝度バラツキは３％以内であった。構造体がない場合は面内輝度バラツキは±１０％以上であった（測定ポイントは図１５参照）ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は１５ｋΩであった。構造体がない場合の接触抵抗は７０ＭΩであった（表１２)。

比較例

図１３は、上部光取りだし有機ＥＬ表示装置の補助配線形成時の比較例概念図である。図１３のように定電圧ＴＦＴ駆動方式トップエミッション型パネルにおいて、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルにおいて、下記のように各々の条件を変えてパネルを作成した。なお、ＴＦＴ基板７１の作成と対向基板７２は、実施例１と同様とした。パネルの各部分での面平均輝度を比較した。なお、上部画素電極用補助配線８２の材料はＭｏとし、膜厚は０．６μｍとした。

ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は３０ＭΩであった（表１３）。また、上部画素電極用補助配線８２の材料をＴｉＮとし、膜厚は０．１μｍとして同様に接触抵抗を測定した。ここで、透明陰極と上部画素電極用補助配線８２の接触抵抗を測定したところ、接触抵抗は２０ＭΩであった（表１３）。下部画素電極はＴｉＮを膜厚５０ｎｍ形成した上にＩＴＯを膜厚１００ｎｍ形成した２層構造とした。また、下部画素電極はＴＦＴ上の絶縁層を開口しＴＦＴのドレイン電極７５と接続する構造とした。

白色発光層は、下部発光層として、前述した化合物Ｘ、化合物Ｘを１００：３の体積比率として１０ｎｍ形成した。次に上部発光層として前述した化合物Ｘ、化合物Ｘを１００：３の体積比率として３０ｎｍ形成した。陰極層は蒸着法でＬｉＦを膜厚５ｎｍ成膜した後に、スパッタ法でＺｎＯ・Ａｌを膜厚１２０ｎｍ成膜した。さらに蒸着法でＡｕを膜厚１０ｎｍ成膜した後、スパッタ法でＺｎＯ・Ａｌを膜厚８０ｎｍ成膜して、可視光における平均透過率が７０％で、シート抵が８Ω／□になるようにした。

陰極コンタクトパッド１４１は、パネル１４０の縦横サイズと同じ長さでパネルの周囲に配置した（図１４）。面平均輝度結果を表１４に示す。表１４から明らかなように、Ｒａ、Ｐ−Ｖ、Ｒｚ値がそれぞれ、３ｎｍ以下、３０ｎｍ以下、１５ｎｍ以下の上部画素電極用補助配線８２を使用した場合には、測定箇所における面内輝度バラツキは±１０％以上であった（測定ポイントは図１５参照）。

実施例１の接触抵抗

実施例１の面平均輝度（ｃｄ/ｍ^２）

実施例２の面平均輝度（ｃｄ/ｍ^２）

実施例２の接触抵抗

実施例３の面平均輝度（ｃｄ/ｍ^２）

実施例３の接触例

実施例４の面平均輝度（ｃｄ/ｍ^２）

実施例４の接触抵抗

実施例５の面平均輝度（ｃｄ/ｍ^２）

実施例５の接触抵抗

実施例６の面平均輝度（ｃｄ/ｍ^２）

実施例６の接触抵抗

比較例の接触抵抗

比較例の面平均輝度（ｃｄ/ｍ^２）

以上本発明によれば、実施例は比較例に比べて、上部画素電極補助配線と上部画素電極の接触抵抗が低いため、陰極シート抵抗による電圧低下が生じないことから画面の輝度が均一になっている。

本発明は、有機ＥＬ画像表示に代表される画像表示装置に関して、形態機器、ＴＶなどのカラーディスプレイに使用できる。

本実施の形態に使用される薄膜トランジスタを形成する工程図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の基板概念図である。 本実施の形態に使用される青緑色発光素子の発光スペクトル図である。 本実施の形態に使用されるカラーフィルタ、および蛍光変換フィルタ図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の概念図である。 本実施の形態に使用される白色発光素子の発光スペクトル図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。 本実施の形態に使用される下部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の補助配線形成時の概念図である。 上部光取りだし有機ＥＬ表示装置の補助配線形成時の比較例概念図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の陰極コンタクト説明図である。 本実施の形態に使用される上部光取りだし有機ＥＬ表示装置の発光測定概念図である。 本実施の形態に使用される構造体の概念図である。

符号の説明

１ 絶縁性基板
３ ゲート電極
８−１ 第１有機層
８−２ 第２有機層
８−３ 第３有機層
８−４ 第４有機層
９ 上部画素電極
１０ 封止絶縁膜
２０ 活性シリコン層
２１ ゲート絶縁膜
２２ 層間絶縁膜
２３ コンタクトホール
２４ 配線
２５ 下部画素電極
２６ エッジカバー
３０ カラーフィルタ付き基板
３１ 赤色カラーフィルタ
３２ 緑色カラーフィルタ
３３ 青色カラーフィルタ
３４ 蛍光変換層

Claims (3)

1. 基板上に下部画素電極および前記下部画素電極と対をなす上部画素電極を有し、
   前記下部画素電極および前記上部画素電極の少なくとも一方が、光を透過する画素電極であり、前記下部画素電極および前記上部画素電極の間に挟持された発光層を有する画素が、少なくとも１個以上前記基板上に形成された画像表示装置であって、
   前記基板側に形成された前記下部画素電極が、前記基板上に形成された薄膜トランジスタのドレイン電極と接続されており、
   前記薄膜トランジスタと、前記薄膜トランジスタのドレイン電極と接続された前記下部画素電極と、の間に絶縁膜が形成されており、
   前記絶縁膜上において、前記下部画素電極が形成されており、
   前記下部画素電極と電気的に絶縁され、表示領域において前記上部画素電極と連続して形成されている補助配線が、前記絶縁膜上において、前記下部画素電極と当該下部画素電極に隣接する他の下部画素電極との隙間に隣接して形成されており、
   前記補助配線上面の前記隣接するそれぞれの下部画素電極側の両端部および前記下部画素電極が露出するように、前記補助配線上には、オーバーハング形状を有する絶縁性構造体が形成され、
   前記補助配線の前記露出した両端部は前記上部画素電極と接続されていることを特徴とする画像表示装置。
2. 前記絶縁性構造体の上に前記発光層及び前記上部画素電極が形成されていることを特徴とする請求項１に記載の画像表示装置。
3. 前記発光層及び前記上部画素電極は、前記下部画素電極上から延在する領域上と、前記絶縁性構造体上と、の間で分かれており、
   前記補助配線上面の両端部に前記上部画素電極が回りこむことで、前記補助配線は前記上部画素電極と接続されることを特徴とする請求項１または２に記載の画像表示装置。

Images