JP2019091673A - 表示装置及びその製造方法 - Google Patents

Abstract

【課題】良好な形状になるように積層構造の電極を形成することを目的とする。【解決手段】表示装置は、表示領域に、上層４４ｃ、中間層４４ｂ及び下層４４ａの三層構造からなる複数の画素電極４４を有する。上層４４ｃ及び下層４４ａは、それぞれ、酸化インジウムスズ又は酸化インジウム亜鉛からなる。中間層４４ｂは、銀からなる。中間層４４ｂの周縁は、下層４４ａの周縁を超えないようになっている。上層４４ｃは、中間層４４ｂの全体を覆って少なくとも下層４４ａの周縁に至り、中間層４４ｂの周端面に接触し、中間層４４ｂの周囲で下層４４ａに接触している。【選択図】図２

Description

本発明は、表示装置及びその製造方法に関する。

有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）などの発光素子を画素ごとに設けた表示装置が次世代ディスプレイとして期待されている。発光素子は、画素電極（アノード）及び共通電極（カソード）に挟まれた発光層で光を発生するようになっている。

発光層へのホール注入の仕事関数を最適化するため、画素電極の上面（発光層との接触面）は、酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）の酸化物半導電膜で覆われる。また、下地層である無機絶縁膜との密着性を保持するため、画素電極の下面（無機絶縁膜との接触面）にも、酸化物半導電膜が設けられる（特許文献１）。

特開２００７−３１７６０６号公報

ＩＺＯ膜、Ａｇ膜及びＩＺＯ膜からなる積層膜を一括してエッチングして、画素電極を形成するときに、エッチングレートの違いから、Ａｇ膜が後退し、その上のＩＺＯ膜が庇のように突出することがある。突出したＩＺＯ膜は、折れてアノードとカソードをショートさせると輝点発生の原因となる。あるいは、上下のＩＺＯ膜の間でＡｇ膜が後退するので窪みができてしまい、画素電極とその周縁部を覆う絶縁層との間に空間ができるおそれがある。

本発明は、良好な形状になるように積層構造の電極を形成することを目的とする。

本発明に係る表示装置は、表示領域に、上層、中間層及び下層の三層構造からなる複数の画素電極を有し、前記上層及び下層は、それぞれ、酸化インジウムスズ又は酸化インジウム亜鉛からなり、前記中間層は、銀からなり、前記中間層の周縁は、前記下層の周縁を超えないようになっており、前記上層は、前記中間層の全体を覆って少なくとも前記下層の前記周縁に至り、前記中間層の周端面に接触し、前記中間層の周囲で前記下層に接触していることを特徴とする。

本発明によれば、上層が、中間層の周端面に接触して中間層の周囲で下層に接触するので、電極の積層構造が良好な形状になっている。

本発明に係る表示装置の製造方法は、酸化インジウムスズ又は酸化インジウム亜鉛によって第１導電膜を形成する工程と、銀によって第２導電膜を前記第１導電膜に積層する工程と、前記第１導電膜及び前記第２導電膜の一括エッチングによって、複数の画素電極のそれぞれの下層及び中間層を、前記中間層の周縁が前記下層の周縁を超えないように形成する工程と、前記酸化インジウムスズ又は前記酸化インジウム亜鉛によって第３導電膜を前記下層及び前記中間層に積層する工程と、前記第３導電膜のエッチングによって、前記複数の画素電極のそれぞれの上層を形成する工程と、を含み、前記上層は、前記中間層の全体を覆って少なくとも前記下層の前記周縁に至り、前記中間層の周端面に接触し、前記中間層の周囲で前記下層に接触するように形成することを特徴とする。

本発明によれば、上層が、中間層の周端面に接触して中間層の周囲で下層に接触するので、電極の積層構造が良好な形状になっている。

本発明の第１の実施形態に係る表示装置の断面図である。 図１にIIで指す部分の拡大図である。 図３（Ａ）〜図３（Ｆ）は、本発明の第１の実施形態に係る表示装置の製造方法を説明する図である。 図４（Ａ）〜図４（Ｆ）は、本発明の第２の実施形態に係る表示装置の製造方法を説明する図である。

以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る表示装置の断面図である。表示装置は、有機ＥＬ（Electroluminescence）表示装置である。表示装置は、例えば、赤、緑及び青からなる複数色の単位画素（サブピクセル）を組み合わせて、フルカラーの画素を形成し、フルカラーの画像を表示するようになっている。

表示装置は、表示領域ＤＡ及び表示領域ＤＡを囲む周辺領域ＰＡを含む。周辺領域ＰＡは表示領域ＤＡの外側にある。周辺領域ＰＡには、フレキシブルプリント基板（ＦＰＣ）１２が接続されている。フレキシブルプリント基板１２には、画像を表示するための素子を駆動するための集積回路（図示せず）が搭載される。

基板１０（アレイ基板）及び他の基板（図示しない対向基板）の材料は、ポリイミドを用いている。ただし、シートディスプレイ又はフレキシブルディスプレイを構成するために十分な可撓性を有する基材であれば他の樹脂材料を用いても良い。

基板１０上に、アンダーコート層１４として、シリコン酸化膜１４ａ、シリコン窒化膜１４ｂ及びシリコン酸化膜１４ｃの三層積層構造が設けられている。最下層のシリコン酸化膜１４ａは、基板１０との密着性向上のため、中層のシリコン窒化膜１４ｂは、外部からの水分及び不純物のブロック膜として、最上層のシリコン酸化膜１４ｃは、シリコン窒化膜１４ｂ中に含有する水素原子が薄膜トランジスタＴＲの半導体層１８側に拡散しないようにするブロック膜として、それぞれ設けられるが、特にこの構造に限定するものではなく、さらに積層があっても良いし、単層あるいは二層積層としても良い。

アンダーコート層１４の下には、薄膜トランジスタＴＲを形成する箇所に合わせて付加膜１６を形成しても良い。付加膜１６は、チャネル裏面からの光の侵入等による薄膜トランジスタＴＲの特性の変化を抑制したり、導電材料で形成して所定の電位を与えることで、薄膜トランジスタＴＲにバックゲート効果を与えたりすることができる。ここでは、シリコン酸化膜１４ａを形成した後、薄膜トランジスタＴＲが形成される箇所に合わせて付加膜１６を島状に形成し、その後シリコン窒化膜１４ｂ及びシリコン酸化膜１４ｃを積層することで、アンダーコート層１４に付加膜１６を封入するように形成しているが、この限りではなく、基板１０上にまず付加膜１６を形成し、その後にアンダーコート層１４を形成しても良い。

アンダーコート層１４上に薄膜トランジスタＴＲが形成されている。ポリシリコン薄膜トランジスタを例に挙げて、ここではＮｃｈトランジスタのみを示しているが、Ｐｃｈトランジスタを同時に形成しても良い。薄膜トランジスタＴＲの半導体層１８は、チャネル領域とソース・ドレイン領域との間に、低濃度不純物領域を設けた構造を採る。ゲート絶縁膜２０としてはここではシリコン酸化膜を用いる。ゲート電極２２は、ＭｏＷから形成された第１配線層Ｗ１の一部である。第１配線層Ｗ１は、ゲート電極２２に加え、第１保持容量線ＣＬ１を有する。第１保持容量線ＣＬ１と半導体層１８（ソース・ドレイン領域）との間で、ゲート絶縁膜２０を介して、保持容量Ｃｓの一部が形成される。

ゲート電極２２の上に、層間絶縁膜２４（シリコン酸化膜及びシリコン窒化膜）が積層されている。基板１０を曲げられるようにする場合、折曲領域ＦＡでは、折り曲げやすくなるように、層間絶縁膜２４の少なくとも一部を除去する。層間絶縁膜２４の除去によって、アンダーコート層１４が露出するので、その少なくとも一部もパターニングを行って除去する。アンダーコート層１４を除去した後には、基板１０を構成するポリイミドが露出する。なお、アンダーコート層１４のエッチングを通じて、ポリイミド表面が一部浸食されて膜減りを生ずる場合が有る。

層間絶縁膜２４の上に、ソース・ドレイン電極２６及び引き回し配線２８となる部分を含む第２配線層Ｗ２が形成されている。ここでは、Ｔｉ、Ａｌ及びＴｉの三層積層構造を採用する。層間絶縁膜２４を介して、第１保持容量線ＣＬ１（第１配線層Ｗ１の一部）と第２保持容量線ＣＬ２（第２配線層Ｗ２の一部）とで、保持容量Ｃｓの他の一部が形成される。引き回し配線２８は、基板１０の端部まで延在され、フレキシブルプリント基板１２を接続するための端部３２を有するようになっている。

ソース・ドレイン電極２６及び引き回し配線２８（これらの一部を除く）を覆うように平坦化膜３４が設けられている。平坦化膜３４としては、ＣＶＤ（Chemical Vapor Deposition）等により形成される無機絶縁材料に比べ、表面の平坦性に優れることから、感光性アクリル等の有機材料が多く用いられる。

平坦化膜３４は、画素コンタクト部３６及び周辺領域ＰＡでは除去されて、その上に酸化インジウムスズ（ＩＴＯ）膜３７が形成されている。酸化インジウムスズ膜３７は、相互に分離された第１透明導電膜３８及び第２透明導電膜４０を含む。

平坦化膜３４の除去により表面が露出した第２配線層Ｗ２は、第１透明導電膜３８にて被覆される。第１透明導電膜３８を被覆するように、平坦化膜３４の上にシリコン窒化膜４２が設けられている。シリコン窒化膜４２は、画素コンタクト部３６に開口を有し、この開口を介してソース・ドレイン電極２６に導通するように画素電極４４が積層されている。画素電極４４は反射電極として形成され、酸化インジウム亜鉛（ＩＺＯ）膜、銀（Ａｇ）膜、酸化インジウム亜鉛膜の三層積層構造としている。ここで、酸化インジウム亜鉛膜に代わって酸化インジウムスズ膜３７を用いても良い。画素電極４４は、画素コンタクト部３６から側方に拡がり、薄膜トランジスタＴＲの上方に至る。

第２透明導電膜４０は、画素コンタクト部３６に隣接して、画素電極４４の下方（さらにシリコン窒化膜４２の下方）に設けられている。第２透明導電膜４０、シリコン窒化膜４２及び画素電極４４は重なっており、これらによって付加容量Ｃadが形成される。

図２は、図１にIIで指す部分の拡大図である。画素電極４４は、下層４４ａ、中間層４４ｂ及び上層４４ｃの三層構造からなる。下層４４ａは、酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）からなる。中間層４４ｂは、銀からなる。中間層４４ｂの周縁は、下層４４ａの周縁を超えないようになっている。中間層４４ｂの周端面は、順テーパ形状、すなわち、斜め上方を向くように傾斜している。上層４４ｃは、酸化インジウムスズ又は酸化インジウム亜鉛からなる。上層４４ｃは、中間層４４ｂの全体を覆って少なくとも下層４４ａの周縁に至る。上層４４ｃは、下層４４ａの周端を超えるように拡がる。上層４４ｃは、中間層４４ｂの周端面に接触する。上層４４ｃは、中間層４４ｂの周囲で下層４４ａに接触している。上層４４ｃは、下層４４ａの周端面に接触している。本実施形態によれば、上層４４ｃが、中間層４４ｂの周端面に接触して中間層４４ｂの周囲で下層４４ａに接触するので、電極の積層構造が良好な形状になっている。

平坦化膜３４の上であって例えば画素コンタクト部３６の上方に、バンク（リブ）と呼ばれて隣同士の画素領域の隔壁となる絶縁層４８が形成されている。絶縁層４８としては平坦化膜３４と同じく感光性アクリル等が用いられる。絶縁層４８は、画素電極４４の表面を発光領域として露出するように開口され、その開口端はなだらかなテーパ形状となるのが好ましい。開口端が急峻な形状になっていると、その上に形成される発光層５０のカバレッジ不良を生ずる。

平坦化膜３４と絶縁層４８は、両者間にあるシリコン窒化膜４２に設けた開口４５を通じて接触している。これにより、絶縁層４８の形成後の熱処理等を通じて、平坦化膜３４から脱離する水分や脱ガスを、絶縁層４８を通じて引き抜くことができる。

画素電極４４の上に、発光層５０が積層されている。発光層５０の下に正孔輸送層が積層されてもよいし、発光層５０の上に電子輸送層が積層されてもよい。これらの層は、蒸着によって形成しても良いし、溶媒分散の上での塗布によって形成しても良く、画素電極４４（各サブ画素）に対して選択的に形成しても良いし、表示領域ＤＡを覆う全面にベタ形成されても良い。ベタ形成の場合は、全サブ画素において白色光を得て、カラーフィルタ（図示せず）によって所望の色波長部分を取り出す構成とすることができる。いずれの例であっても、発光層５０は複数の画素電極４４に載る。絶縁層４８は、複数の画素電極４４のそれぞれの周縁部を覆っている。

発光層５０の上に、対向電極５２が設けられている。ここでは、トップエミッション構造としているため、対向電極５２は透明である。例えば、Ｍｇ層及びＡｇ層を、発光層５０からの出射光が透過する程度の薄膜として形成する。前述の発光層５０の形成順序に従うと、画素電極４４が陽極となり、対向電極５２が陰極となる。対向電極５２は、表示領域ＤＡ上と、表示領域ＤＡ近傍に設けられた陰極コンタクト部５４に亘って形成され、陰極コンタクト部５４で下層４４ａの引き回し配線２８と接続されて、その端部３２に電気的に接続される。

対向電極５２の上に、封止膜５６が形成されている。封止膜５６は、先に形成した発光層５０を、外部からの水分侵入を防止することを機能の一としており、高いガスバリア性が要求される。ここでは、シリコン窒化膜を含む積層構造として、シリコン窒化膜５６ａ、有機樹脂層５６ｂ及びシリコン窒化膜５６ｃの積層構造とした。シリコン窒化膜５６ａ，５６ｃと有機樹脂層５６ｂとの間には、密着性向上を目的の一として、シリコン酸化膜やアモルファスシリコン層を設けても良い。必要に応じて、封止膜５６上にカバーガラスやタッチパネル基板等を設けても良い。この場合、封止膜５６とカバーガラスやタッチパネルとの空隙を埋めるために、樹脂等を用いた充填材を介しても良い。

表示領域ＤＡの外側には、複数の外部端子５８がある。外部端子５８は、異方性導電膜５９などによってフレキシブルプリント基板１２に接合される。外部端子５８の下層は、例えば、引き回し配線２８の端部３２である。複数の外部端子５８のそれぞれの最上層６０は、画素電極４４の上層４４ｃと同じ材料（ＩＴＯ又はＩＺＯ）からなる。最上層６０は、以後の工程で端部３２の露出部がダメージを負わないようにバリア膜として設けることを目的の一としている。

図３（Ａ）〜図３（Ｆ）は、本発明の第１の実施形態に係る表示装置の製造方法を説明する図である。図１に示す画素電極４４よりも下の層までは、周知の方法を適用する。以下、画素電極４４の形成プロセスを説明する。

図３（Ａ）に示すように、酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）によって第１導電膜６２を形成し、銀によって第２導電膜６４を第１導電膜６２に積層する。

図３（Ｂ）に示すように、パターニングされたエッチングレジストＥＲ１を第２導電膜６４の上に形成し、第１導電膜６２及び第２導電膜６４を一括してエッチングする。一括エッチングは、リン酸、硝酸及び酢酸の混酸を使用するウェットエッチングである。

図３（Ｃ）に示すように、ウェットエッチングによって、画素電極４４の下層４４ａ及び中間層４４ｂが形成される。エッチングレートの違いによって、第２導電膜６４がアンダーカットされる。これにより、中間層４４ｂの周縁は、下層４４ａの周縁を超えない。具体的には、下層４４ａの周縁が、中間層４４ｂの周縁を超える。

図３（Ｄ）に示すように、酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）によって、第３導電膜６６を下層４４ａ及び中間層４４ｂに積層する。

図３（Ｅ）に示すように、パターニングされたエッチングレジストＥＲ２を第３導電膜６６の上に形成し、第３導電膜６６をエッチングする。第３導電膜６６のエッチングは、シュウ酸を使用するウェットエッチングである。

図３（Ｆ）に示すように、第３導電膜６６のエッチングによって、画素電極４４の上層４４ｃを形成する。上層４４ｃは、中間層４４ｂの全体を覆って少なくとも下層４４ａの周縁に至るように形成する。上層４４ｃは、中間層４４ｂの周端面に接触するように形成する。上層４４ｃは、中間層４４ｂの周囲で下層４４ａに接触するように形成する。その後、エッチングレジストＥＲ２を除去する。

上層４４ｃを形成した後に、図１に示すように、複数の画素電極４４のそれぞれの周縁部を覆うように絶縁層４８を形成する。複数の画素電極４４に載るように発光層５０を形成する。発光層５０に載るように対向電極５２を形成する。

本実施形態では、画素電極４４の形成と並行して外部端子５８を形成する。外部端子５８の少なくとも最上層６０を除くベース層は、例えば、引き回し配線２８の端部３２である。端部３２（ベース層）は、少なくとも１層のチタン膜又はチタン膜及びアルミニウムの積層で形成する。端部３２（ベース層）の形成は、第１導電膜６２を形成する工程前に行う。

第３導電膜６６を積層する工程（図３（Ｄ））で、第３導電膜６６を端部３２（ベース層）に積層する。画素電極４４の上層４４ｃを形成する工程（図３（Ｅ））で、第３導電膜６６のエッチングによって、複数の外部端子５８のそれぞれの最上層６０を形成する。

本実施形態では、第１導電膜６２及び第２導電膜６４を形成及びパターニングした後に、第３導電膜６６を形成及びパターニングする。そのため、外部端子５８の最上層６０を、第１導電膜６２及び第２導電膜６４を含まずに、第３導電膜６６から形成することができる。

［第２の実施形態］
図４（Ａ）〜図４（Ｆ）は、本発明の第２の実施形態に係る表示装置の製造方法を説明する図である。以下、画素電極の形成プロセスを説明する。

図４（Ａ）に示すように、酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）によって第１導電膜１６２を形成し、銀によって第２導電膜１６４を第１導電膜１６２に積層する。

図４（Ｂ）に示すように、パターニングされたエッチングレジストＥＲ３を第２導電膜１６４の上に形成し、第１導電膜１６２及び第２導電膜１６４を一括してエッチングする。一括エッチングは、ドライエッチングである。

図４（Ｃ）に示すように、ドライエッチングによって、複数の画素電極１４４のそれぞれの下層１４４ａ及び中間層１４４ｂが形成される。ドライエッチングであるため、エッチングレジストＥＲ３が後退し、第２導電膜１６４の端部も後退する。これにより、中間層１４４ｂの周縁は、下層１４４ａの周縁を超えない。具体的には、下層１４４ａの周縁が、中間層１４４ｂの周縁を超える。

図４（Ｄ）に示すように、酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）によって、第３導電膜１６６を下層１４４ａ及び中間層１４４ｂに積層する。

図４（Ｅ）に示すように、パターニングされたエッチングレジストＥＲ４を第３導電膜１６６の上に形成し、第３導電膜１６６をエッチングする。第３導電膜１６６のエッチングもドライエッチングである。

図４（Ｆ）に示すように、ドライエッチングであるため、エッチングレジストＥＲ４が後退する。第３導電膜１６６のエッチングによって、複数の画素電極１４４のそれぞれの上層１４４ｃを形成する。上層１４４ｃは、中間層１４４ｂの全体を覆って少なくとも下層１４４ａの周縁に至るように形成する。上層１４４ｃは、中間層１４４ｂの周端面に接触するように形成する。上層１４４ｃは、中間層１４４ｂの周囲で下層１４４ａに接触するように形成する。その後、エッチングレジストＥＲ４を除去する。

なお、表示装置は、有機エレクトロルミネッセンス表示装置には限定されず、量子ドット発光素子（ＱＬＥＤ：Quantum‐Dot Light Emitting Diode）のような発光素子を各画素に備えた表示装置であってもよいし、液晶表示装置であってもよい。

本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。

１０ 基板、１２ フレキシブルプリント基板、１４ アンダーコート層、１４ａ シリコン酸化膜、１４ｂ シリコン窒化膜、１４ｃ シリコン酸化膜、１６ 付加膜、１８ 半導体層、２０ ゲート絶縁膜、２２ ゲート電極、２４ 層間絶縁膜、２６ ドレイン電極、２８ 引き回し配線、３２ 端部、３４ 平坦化膜、３６ 画素コンタクト部、３７ 酸化インジウムスズ膜、３８ 第１透明導電膜、４０ 第２透明導電膜、４２ シリコン窒化膜、４４ 画素電極、４４ａ 下層、４４ｂ 中間層、４４ｃ 上層、４８ 絶縁層、５０ 発光層、５２ 対向電極、５４ 陰極コンタクト部、５６ 封止膜、５６ａ シリコン窒化膜、５６ｂ 有機樹脂層、５６ｃ シリコン窒化膜、５８ 外部端子、６０ 最上層、６２ 第１導電膜、６４ 第２導電膜、６６ 第３導電膜、１４４ 画素電極、１４４ａ 下層、１４４ｂ 中間層、１４４ｃ 上層、１６２ 第１導電膜、１６４ 第２導電膜、１６６ 第３導電膜、Ｃad 付加容量、ＣＬ１ 第１保持容量線、ＣＬ２ 第２保持容量線、Ｃｓ 保持容量、ＤＡ 表示領域、ＥＲ１ エッチングレジスト、ＥＲ２ エッチングレジスト、ＥＲ３ エッチングレジスト、ＥＲ４ エッチングレジスト、ＦＡ 折曲領域、ＰＡ 周辺領域、ＴＲ 薄膜トランジスタ、Ｗ１ 第１配線層、Ｗ２ 第２配線層。

Claims (12)

1. 表示領域に、上層、中間層及び下層の三層構造からなる複数の画素電極を有し、
   前記上層及び下層は、それぞれ、酸化インジウムスズ又は酸化インジウム亜鉛からなり、
   前記中間層は、銀からなり、
   前記中間層の周縁は、前記下層の周縁を超えないようになっており、
   前記上層は、前記中間層の全体を覆って少なくとも前記下層の前記周縁に至り、前記中間層の周端面に接触し、前記中間層の周囲で前記下層に接触していることを特徴とする表示装置。
2. 請求項１に記載された表示装置において、
   前記上層は、前記下層の周端面に接触していることを特徴とする表示装置。
3. 請求項１又は２に記載された表示装置において、
   前記上層は、前記下層の前記周端を超えるように拡がることを特徴とする表示装置。
4. 請求項１から３のいずれか１項に記載された表示装置において、
   前記中間層の前記周端面は、斜め上方を向くように傾斜していることを特徴とする表示装置。
5. 請求項１から４のいずれか１項に記載された表示装置において、
   前記複数の画素電極のそれぞれの周縁部を覆う絶縁層と、
   前記複数の画素電極に載る発光層と、
   前記発光層に載る対向電極と、
   をさらに有することを特徴とする表示装置。
6. 請求項１から５のいずれか１項に記載された表示装置において、
   前記表示領域の外側に、複数の外部端子をさらに有し、
   前記複数の外部端子のそれぞれの最上層は、前記上層と同じ材料からなることを特徴とする表示装置。
7. 酸化インジウムスズ又は酸化インジウム亜鉛によって第１導電膜を形成する工程と、
   銀によって第２導電膜を前記第１導電膜に積層する工程と、
   前記第１導電膜及び前記第２導電膜の一括エッチングによって、複数の画素電極のそれぞれの下層及び中間層を、前記中間層の周縁が前記下層の周縁を超えないように形成する工程と、
   前記酸化インジウムスズ又は前記酸化インジウム亜鉛によって第３導電膜を前記下層及び前記中間層に積層する工程と、
   前記第３導電膜のエッチングによって、前記複数の画素電極のそれぞれの上層を形成する工程と、
   を含み、
   前記上層は、前記中間層の全体を覆って少なくとも前記下層の前記周縁に至り、前記中間層の周端面に接触し、前記中間層の周囲で前記下層に接触するように形成することを特徴とする表示装置の製造方法。
8. 請求項７に記載された表示装置の製造方法において、
   前記一括エッチングは、リン酸、硝酸及び酢酸の混酸を使用するウェットエッチングであることを特徴とする表示装置の製造方法。
9. 請求項７又は８に記載された表示装置の製造方法において、
   前記第３導電膜の前記エッチングは、シュウ酸を使用するウェットエッチングであることを特徴とする表示装置の製造方法。
10. 請求項７から９のいずれか１項に記載された表示装置の製造方法において、
    前記上層を形成する工程後に、
    前記複数の画素電極のそれぞれの周縁部を覆うように絶縁層を形成する工程と、
    前記複数の画素電極に載るように発光層を形成する工程と、
    前記発光層に載るように対向電極を形成する工程と、
    をさらに含むことを特徴とする表示装置の製造方法。
11. 請求項７から１０のいずれか１項に記載された表示装置の製造方法において、
    前記第１導電膜を形成する工程前に、複数の外部端子のそれぞれの少なくとも最上層を除くベース層を形成する工程をさらに含み、
    前記第３導電膜を積層する工程で、前記第３導電膜を前記ベース層に積層し、
    前記複数の画素電極のそれぞれの前記上層を形成する工程で、前記第３導電膜の前記エッチングによって、前記複数の外部端子のそれぞれの前記最上層を形成することを特徴とする表示装置の製造方法。
12. 請求項１１に記載された表示装置の製造方法において、
    前記ベース層を形成する工程で、前記ベース層を、少なくとも１層のチタン膜又はチタン膜及びアルミニウムの積層で形成することを特徴とする表示装置の製造方法。

Images