[go: up one dir, main page]

JP4560502B2 - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ Download PDF

Info

Publication number
JP4560502B2
JP4560502B2 JP2006221552A JP2006221552A JP4560502B2 JP 4560502 B2 JP4560502 B2 JP 4560502B2 JP 2006221552 A JP2006221552 A JP 2006221552A JP 2006221552 A JP2006221552 A JP 2006221552A JP 4560502 B2 JP4560502 B2 JP 4560502B2
Authority
JP
Japan
Prior art keywords
film
hydrogen
amorphous oxide
channel layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006221552A
Other languages
English (en)
Other versions
JP2007103918A5 (ja
JP2007103918A (ja
Inventor
達哉 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006221552A priority Critical patent/JP4560502B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to US11/993,456 priority patent/US7791074B2/en
Priority to CN2010102032047A priority patent/CN101859711B/zh
Priority to CN2006800325346A priority patent/CN101258607B/zh
Priority to EP14184889.5A priority patent/EP2816607B1/en
Priority to EP11161456.6A priority patent/EP2339639B1/en
Priority to CN201110356335.3A priority patent/CN102496577B/zh
Priority to EP06797762A priority patent/EP1915784A1/en
Priority to KR1020087008191A priority patent/KR101051204B1/ko
Priority to PCT/JP2006/317936 priority patent/WO2007029844A1/en
Publication of JP2007103918A publication Critical patent/JP2007103918A/ja
Publication of JP2007103918A5 publication Critical patent/JP2007103918A5/ja
Priority to US12/833,855 priority patent/US7956361B2/en
Priority to US12/833,850 priority patent/US7935582B2/en
Application granted granted Critical
Publication of JP4560502B2 publication Critical patent/JP4560502B2/ja
Priority to US13/089,703 priority patent/US8154024B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756Amorphous oxide semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

本発明は、アモルファス酸化物からなる膜をチャネル層とした、表示デバイスなどに応用可能なトランジスタ特性を有する電界効果型トランジスタに関する。
電界効果型トランジスタ(Field Effect Transistor, FET)は、ゲート電極、ソース電極及びドレイン電極を備える。
そして、ゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流を制御する電子アクテイブ素子である。
特に、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を、チャネル層として用いるFETは、薄膜FET(Thin Film Transistor, TFT)と呼ばれている。
上記のTFTは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。
すなわち、アクテイブ液晶表示素子(ALCD)では、ガラス基板上に作成したTFTを用いて、個々の画像ピクセルのオン・オフが行われている。
また、将来の高性能有機LEDディスプレイ(OLED)では、TFTによるピクセルの電流駆動が有効であると考えられている。
さらに、画像全体を駆動・制御するTFT回路を、画像表示領域周辺の基板上に形成した、より高性能な液晶表示デバイスが実現されている。
TFTとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料としたものである。
これらは、Metal-Insulator-Semiconductor Field Effect Transistor(MIS―FET)素子と呼ばれる。
ピクセル駆動用には、アモルファスシリコンTFTが、画像全体の駆動・制御には、高性能な多結晶シリコンTFTが実用化されている。
しかしながら、アモルファスシリコン、ポリシリコンTFTをはじめ、これまで開発されてきたTFTは、デバイス作成に高温プロセスが求められ、プラスチック板やフィルムなどの基板上に作成することが困難である。
一方、近年、ポリマー板やフィルムなどの基板上に、TFTを形成し、LCDやOLEDの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。
プラスチックフィルム上などに成膜可能な材料として、低温で成膜でき、かつ電気伝導性を示す有機半導体膜が注目されている。
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。
これらの有機半導体はいずれも芳香環を有し、結晶化した際の芳香環の積層方向で大きなキャリア移動度が得られる。
例えば、ペンタセンを活性層として用いた場合、キャリア移動度は約0.5cm(Vs)−1程度であり、アモルファスSi−MOSFETと同等であることが報告されている。
しかし、ペンタセンなどの有機半導体は、熱的安定性が低く(<150℃)、かつ毒性(発癌性)もあるという欠点があり、実用的なデバイスは実現していない。
また、最近では、TFTのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
たとえば、ZnOを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたTFTの開発が活発に行われている。
上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。
しかし、ZnOを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。
また多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、TFT素子の特性がばらついてしまう。
最近では、In−Ga−Zn−O系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献1)。
このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が6−9程度でノーマリーオフ型のトランジスタ特性が得られている。
また、可視光に対して透明であるという特徴を有している。
K.Nomura et. al, Nature VOL. 432, P. 488-492 (2004-11)
アモルファスIn-Ga-Zn-O系の酸化物を用いた薄膜トランジスタを検討したところ、どのような組成や製造条件で作製するかにもよるが、TFTのトランジスタ特性(Id−Vg特性)にヒステリシスを生じる場合があった。
ヒステリシスの発生は、例えばディスプレイの画素回路などに用いる場合に、駆動対象となる有機LEDや液晶などの動作にばらつきを生み、最終的にディスプレイに画像品位を落とすことにつながる。
そこで、本発明は、トランジスタのチャネルに用いられる酸化物材料に工夫を加え、上記ヒステリシスの低減を図ることを目的とする。
また、アモルファス酸化物材料をTFTのチャネル層に用いる場合には、電子キャリア濃度を所望の範囲(たとえば1014〜1018/cm程度)にすることが好ましい。
また、トランジスタ特性の再現性と均一性を確保するためには、電子キャリア濃度を精密に制御する手段が望まれる。
そこで、本発明は、トランジスタのチャネルに用いられる酸化物材料の作製方法に工夫を加えて、所望の電子キャリア濃度を有した薄膜を制御良く作成する方法を提供することも目的とする。
上記課題を解決するために、本発明は、GaとInとZn、SnとInとZn、InとZnとGaとMg、InとSn、InとGa、又はInとZnを含むアモルファス酸化物膜のチャネル層を有する電界効果型トランジスタであって、前記アモルファス酸化物膜は、電子キャリア濃度の増加とともに、電子移動度が増加する傾向を示し、かつ、前記アモルファス酸化物膜が1016/cm以上1020/cm以下の水素原子を含有し、前記水素原子を含有したアモルファス酸化物膜の材料の水素原子以外の組成が、[(Sn1−xM4)O]a・[(In1−yM3]b・[(Zn1−zM2O)]c
[0≦x≦1、0≦y<1、0≦z<1
0≦a<1、0≦b<1、0≦c<1、かつ
a+b+c=1、
M4はSnより原子番号の小さい4族元素(Si、Ge、Zr)、
M3はInより原子番号の小さい3族元素(B、Al、Ga、Y)又はLu、
M2はZnより原子番号の小さい2族元素(Mg、Ca)]
で示されることを特徴とする。
また、本発明は、電界効果型トランジスタのチャネル層に用いるIn又はZnを含むアモルファス酸化物膜の製造方法であって、基板を成膜装置内に配置する工程と、水素原子を含む分子からなるガス(ただし、水蒸気を除く)と酸素ガスとを前記成膜装置内に各々0.001Pa以上0.01Pa以下、0.008Pa以上0.1Pa以下の分圧で導入しながら、スパッタリング成膜法により前記基板上にアモルファス酸化物膜を成膜する工程と、を含むことを特徴とする。
また、本発明は、電界効果型トランジスタのチャネル層に用いるIn又はZnを含むアモルファス酸化物膜の製造方法であって、基板を成膜装置内に配置する工程と、スパッタリング成膜法により前記基板上にアモルファス酸化物膜を成膜する工程と、前記アモルファス酸化物膜にイオン注入又は水素を含む雰囲気中でのプラズマ処理により水素を導入する工程と、を含むことを特徴とする。
また、本発明は、電界効果型トランジスタの製造方法であって、ゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、水素原子を含む分子からなるガス(ただし、水蒸気を除く)と酸素ガスとを前記成膜装置内に各々0.001Pa以上0.01Pa以下、0.008Pa以上0.Pa以下の分圧で導入しながら、スパッタリング成膜法によりアモルファス酸化物からなるチャネル層を形成する工程と、を含むことを特徴とする。
また、本発明は、電界効果型トランジスタの製造方法であって、ゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、スパッタリング法により酸素分圧が0.01Pa以上の雰囲気中でアモルファス酸化物からなるチャネル層を形成する工程と、前記アモルファス酸化物からなるチャネル層に含有する水素量を増加させる工程と、を含むことを特徴とする。
本発明によれば、電界効果型トランジスタのチャネル層に、水素原子(又は重水素原子)を含有したアモルファス酸化物を適用することで、ヒステリシスの小さいTFT特性を有した電界効果型トランジスタを実現できる。
さらに、本発明によれば、水素ガスと酸素ガスが共存する雰囲気中で成膜することで、アモルファス酸化物のキャリア濃度を高度に制御することができる。
さらには、本発明によれば、低温プロセスでの実施が可能であるため、電界効果型トランジスタをプラスチック板やフィルムなどの基板上に作成することができる。
また、本発明によれば、再現性良く電界効果型トランジスタを作成することができる。特に、電子キャリア濃度が小さいアモルファス酸化物を、制御良く形成することができる。
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
図1(a)、(b)は、本発明の一実施形態としての電界効果型トランジスタである薄膜トランジスタの実施形態を示す断面図である。
図1(a)は、半導体チャネル層11の上にゲート絶縁膜12とゲート電極15とを順に形成するトップゲート構造の例を示す断面図である。
図1(b)は、ゲート電極15の上にゲート絶縁膜12と半導体チャネル層11を順に形成するボトムゲート構造の例を示す断面図である。
電極とチャネル層−絶縁層界面の配置関係から、図1(a)の構造はスタガ構造、図1(b)の構造は逆スタガ構造と呼ばれる。
図1(a)に示すように、基板10上に形成された半導体チャネル層11の上に、ソース電極13、ドレイン電極14、ゲート絶縁膜12、ゲート電極15を順に形成する。このようにしてトップゲート構造(スタガ構造)の電界効果型トランジスタが形成される。
また、図1(b)に示すように、基板10上に形成されたゲート電極15上に、ゲート絶縁膜12、半導体チャネル層11、ソース電極13、ドレイン電極14を順に形成する。このようにしてボトムゲート構造(逆スタガ構造)の電界効果型トランジスタが形成される。
図1(a)、(b)に示す電界効果型トランジスタは、ゲート電極15、ソース電極13、及び、ドレイン電極14を備えた3端子素子である。
ゲート電極に電圧Vgを印加して、チャネル層に流れる電流Idを制御し、ソース電極とドレイン電極間の電流Idを制御する電子アクテイブ素子である。
TFTの構成は上記構成に限定されるものでなく、任意のトップ/ボトムゲート構造、スタガ/逆スタガ構造を用いることができる。
図2は、本発明の一実施形態としての電界効果型トランジスタ(TFT)の典型的な特性を示すグラフである。
このTFTの特性は、後記する実施例1の構成及び製造条件で作成された電界効果型トランジスタに関するものである。
ソース・ドレイン電極間に5〜20V程度の電圧Vdを印加したとき、ゲート電圧Vgを0Vと5〜20V程度の間でオン/オフすることで、ソース・ドレイン電極間の電流Idを制御する(オン/オフする)ことができる。
図2(a)はさまざまなVgでのId−Vd特性、図2(b)はVd=6VにおけるId−Vg特性(トランスファ特性)の例である。
上記の実施形態のTFTのチャネル層は、水素原子又は重水素原子を含有したアモルファス酸化物膜からなる。
図3(a)、(b)を用いて、チャネル層に水素を添加することの効果、すなわちヒステリシスの低減を説明する。
図3(a)と図3(b)は、それぞれ後記する比較例1と実施例1とのチャネル層に水素を添加しない場合と添加した場合のTFTトランスファ特性の一例を示している。
ヒステリシスとは、TFTトランスファ特性の評価において、Vdを固定して、例えば、図3(a)に示すようにVgを掃引(上下)させた際に、Idが電圧上昇時と下降時で異なる値を示すことを言う。
ヒステリシスが大きいと、設定したVgに対して得られるIdの値がばらついてしまうため、ヒステリシスが小さい素子が好ましい。
水素原子を含有しない際には、図3(a)のようなヒステリシス特性を示すが、それに比べて、水素原子を含有したチャネル層を適用することで、図3(b)のようにヒステリシスの小さい素子とすることができる。
チャネル層に水素原子を含有した酸化物を適用することで、ヒステリシスが低減される物理的理由は定かではない。
一つの理由として考えられるのは、水素を添加することにより、アモルファス薄膜中の局所的な構造の乱れが緩和され、キャリアがトラップされにくい(トラップ準位が浅くなる)アモルファス構造が実現されていることである。
他にも、チャネル層に水素を添加することにより、チャネル層と絶縁層界面における構造の乱れが緩和され、キャリアがトラップされにくいチャネル層/絶縁層界面が実現されていると考えられる。
ヒステリシスの評価は、ソース・ドレイン電圧Vdを5〜30Vの間の適当な値に固定して、ゲート電圧Vgを−10〜30Vの範囲で掃引(上下)させてId(ソース−ドレイン電流)を測定することで行われる。
ここで、Vdはトランジスタ特性が飽和領域を示す電圧を用い、Vgはオフ状態とオン状態の間にわたり掃引する。
ただし、VgとVdの値は、トランジスタの特性や構成などに依存して設定することが可能で、必ずしも上記範囲に限定されるものではない。
ヒステリシスの大小は、ゲート電圧上昇時のId−Vgカーブと電圧下降時のId−Vgカーブを比較することで評価することができる。
たとえば、電圧上昇時のId−Vgカーブと電圧下降時のId−Vgカーブで描かれるループの面積を評価基準とすることができる。
この面積が小さいときに、ヒステリシスが小さいということができる。
他にも、電圧上昇時のId−Vgカーブから見積もられる閾値電圧Vtuと電圧下降時のId−Vgカーブから見積もられる閾値電圧Vtdとの差分ΔVt=|Vtu−Vtd|を用いて評価することができる。
以下、このΔVtを閾値シフト量と呼ぶ。この値ΔVtが小さいことは、ヒステリシスが小さいことを意味する。
チャネル層に水素原子を含有した酸化物を適用した薄膜トランジスタにおいては、このΔVtの小さい薄膜とトランジスタを実現することができる。
薄膜トランジスタの閾値シフト量は、素子構成やチャネル材料、評価条件などに依存するため、評価を行う際には素子に印加する電圧等を同一条件に固定して行うことが好ましい。
薄膜トランジスタの評価の一例としては、Vd=10Vに固定し、Vgを−5V〜15Vの範囲にわたり100mV/秒の掃引速度で掃引(上下)させた場合の閾値シフト量で評価することができる。
具体的には上記の評価条件下で、閾値シフト量を2V以下、より好ましく場合には1V以下、更に好ましい場合は0.5V以下とすることができる。
要求されるヒステリシスの程度は、薄膜トランジスタの用途や用いる回路構成などに依存する。
たとえば、液晶表示装置や電気泳動型の表示装置などに用いる際には、比較的要求は低いが、有機EL表示装置や演算回路などの応用する際には、より高い特性(小さいヒステリシス)が必要となる。
たとえば、有機EL表示装置に応用することを考えてみると、閾値シフト量が2V以下であることが好ましく、より好ましくは1V以下であることが好ましい。さらに高性能な有機EL表示装置においては、0.5V以下であることが好ましい。
(水素濃度及び電子キャリア濃度)
また、アモルファス酸化物をチャネル層に適用した薄膜トランジスタを検討した。
良好なTFT特性を得るためには、チャネル層に0.1S/cm以下で0.0001S/cm以上の電気伝導度を有した半絶縁性のアモルファス酸化物膜が好適であった。
このような電気伝導度をえるためには、チャネル層の材料組成にも依存するが、1014〜1018/cm程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。
電気伝導度にして0.1S/cmを超えた場合、ノーマリーオフ・トランジスタを構成することが難しくなり、また、オン・オフ比を大きくすることができない。
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
一方で、絶縁体、すなわち電気伝導度にして、0.0001S/cm未満となると、オン電流を大きくすることが難しくなる。
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
通常、酸化物の電気伝導度電子やキャリア濃度を制御するためには、成膜時の酸素分圧を制御することで行う。
すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。
図4には、In−Ga−Zn−O系酸化物薄膜をスパッタ法で成膜した際の、キャリア濃度の酸素分圧依存性の一例を示す図である。
実際に、酸素分圧を高度に制御することで、電子キャリア濃度が1014〜1018/cmで半絶縁性を有したアモルファス酸化膜の半絶縁性膜を得ることができる。このような薄膜をチャネル層に適用することで良好なTFTを作成することができる。
図4に示すように、典型的には0.005Pa程度の酸素分圧で成膜することで、半絶縁性の薄膜を得ることができる。
0.01Paを超えると絶縁となり、一方、0.001Pa未満では電気伝導度が高すぎ、トランジスタのチャネル層としては好ましくないからである。
ただし、図4に示すようにキャリア濃度が酸素分圧に対して敏感に変化するため、僅かな成膜条件の変化が大きく特性に影響し、再現の良いTFT特性を得ることが難しい傾向にある。
水素(又は重水素)を添加することで電子キャリア濃度を制御する。
鋭意検討したところ、アモルファス酸化物膜に水素を添加することで電子キャリア量を制御することが可能であることがわかった。
たとえば、1018/cm程度の電子キャリア濃度を実現するためには、成膜時の酸素分圧や材料組成にも依存するが、1018/cm以上1020/cm以下の水素を添加することで実現できる。
この際、電子キャリア濃度の制御は、水素ドーパント量で制御することができる。また、水素ドーピング量と酸素欠損量の両方を用いて電子キャリア濃度を制御してもよい。
上記を踏まえ、良好な特性を有したTFTを作成するには、水素の添加濃度範囲は、1016/cm以上1020/cm以下の範囲が好ましい。
酸素分圧や材料組成にも依存するが、この範囲で1014/cm以上1018/cm以下の電子キャリア濃度を有し、TFTのチャネル層として適した酸化物薄膜を実現することができる。
特に、水素濃度を1019/cm以下とすることは、トランジスタのノーマリーオフ動作と大きなON/OFF比を実現できるため、好ましい。
さらに、水素濃度を1017/cm以上とすることは、トランジスタのヒステリシスをより効果的に低減することができるため、好ましい。
水素濃度の測定は、SIMS(2次イオン質量分析)にて評価することがあげられる。
評価装置に依存するが、検知限界は1017/cm程度である。検知限界以下においては、水素添加のプロセスパラメータ(後記の成膜時水素分圧やイオン注入量)に対する薄膜中の含有水素量の関係に線型性を仮定した外挿により間接的に算出することができる。
水素原子を含有したアモルファス酸化物からなるチャネル層の構成成分は(水素を除く)
[(Sn1−xM4)O]a・[(In1−yM3]b・[(Zn1−zM2O)]c
ここで、0≦x≦1、0≦y≦1、0≦z≦1、0≦a<1、0≦b<1、0≦c<1、かつa+b+c=1、
M4はSnより原子番号の小さい4族元素(Si,Ge,Zr)、
M3は、Inより原子番号の小さい3族元素(B,Al、Ga、Y)又はLu、
M2はZnより原子番号の小さな2族元素(Mg,Ca)]で示される。
この中でも、特に、[(In1−yGa]b・[(ZnO)]c 0≦y≦1、0<b<1、0<c<1、及び[SnO]a・[(In)b・[(ZnO)]c ここで0≦a≦1、0<b<1、0<c<1、が好ましい。
たとえば、水素原子を含有したアモルファス酸化物膜は、以下の組成により実現できる。
すなわち、Ga,In及びZnOを頂点とする3角形の内部に位置する二元系、又は三元系組成や、SnO,In及びZnOを頂点とする3角形の内部に位置する二元系又は三元系組成である。
三元系組成の組成比によっては、ある組成比に範囲において結晶化する場合がある。特に、一元系の組成は、結晶化するため好ましくない。
たとえば、上記3種の化合物のうち二つを含む二元系組成(上記3角形の辺に位置する組成)のうち、In−Zn−O系では、Inが20原子%以上、70原子%以下含まれる組成で、アモルファス膜を作成することができる。
また、Sn−In−O系の場合には、Inが20原子%以上、80原子%以下含まれる組成で、アモルファス膜を作成することができる。
アモルファス酸化物膜中に水素を添加することにより、室温での、アモルファス膜をより安定化させることができる。
これにより、広範な3元組成範囲でアモルファス酸化物を形成することができる。
(製造方法)
水素原子を含有したアモルファス酸化物の作成方法としては、以下の手法があげられる。
1)成膜時に、水素を含むガス(ただし、水蒸気を除く)を成膜装置内に所定の分圧で導入しながら成膜する手法
2)水素を含有した材料源を用いて成膜する手法
3)成膜後にイオン注入や水素プラズマ処理などの手法により水素を膜中に添加する手法
この中でも、水素含有量の制御性の観点では、3)のイオン注入の手法が好ましい。ただし、後工程であるため工程数が増えてしまうことや、薄膜の深さ方向に向けて水素濃度分布が生じることが懸念される。
一方で、2)は成膜プロセス上は簡便であるが、水素化合物から成る材料源の用意が難しいことや、膜中の水素含有量の制御が難しい。
1)の雰囲気中の水素分圧により薄膜中の水素含有量を制御する手法は、制御性が良好であり、しかも製造プロセス上も比較的容易である。
よって、成膜時に水素を含むガス中で成膜する1)の手法がもっとも好ましい。
1)の手法において水素を含むガスとしては、水素ガス、重水素ガス、炭化水素ガスなどが挙げられる。ガス分圧の制御性やガスの安全性から、特に、アルゴンなどで希釈した水素ガスが好ましい。
また、3)のイオン注入の手法において用いるイオン種としては、Hイオン、Hイオン、Dイオン(重水素イオン)、H +イオン(水素分子イオン)などを用いることができる。
アモルファス酸化物の成膜法としては、スパッタ法(SP法)、パルスレーザー蒸着法(PLD法)及び電子ビーム蒸着法などの気相法を用いるのがよい。
なお、気相法の中でも、量産性の点からは、SP法が適している。
しかし、成膜法は、これらの方法に限られるのものではない。成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
一般に、電子キャリア濃度の小さなアモルファス酸化膜を水素雰囲気中で熱処理を行うことで、酸素欠損を増加させて電子キャリア濃度を増加させることができることが知られているが、高温の熱処理を必要とするという問題がある。また、精密なキャリア濃度の制御は困難である。
このように、成膜時に水素を含むガス中での成膜や成膜後のイオン注入の手法などで、アモルファス酸化物膜中の水素含有濃度で電子キャリア濃度を制御する。そして、電子キャリア濃度が1014/cm以上1018/cm以下の範囲で半絶縁性を有したアモルファス酸化膜を再現良く得ることができる。
このような水素原子を含有したアモルファス酸化物を薄膜トランジスタのチャネル層に適用することで、ヒステリシスの小さいトランジスタを再現良く作成することができる。
本実施形態のトランジスタにおいて、ゲート絶縁層12の材料は良好な絶縁性を有するものであれば、特にこだわらない。
たとえば、ゲート絶縁層12としては、Al、Y、SiO若しくはHfOの1種又はそれらの化合物を少なくとも二種以上含む混合物を用いることができる。
これにより、ソース・ゲート電極間及びドレイン・ゲート電極間のリーク電流を約10−7アンペアにすることができる。
また、ソース電極13、ドレイン電極14、ゲート電極15の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。
たとえば、In:Sn、ZnOなどの透明導電膜や、Au、Pt、Al、Niなどの金属膜を用いることができる。
基板10としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
上記のチャネル層及びゲート絶縁層は可視光に対して透明であるので、上記の電極及び基板の材料として透明な材料を用いれば、透明な薄膜トランジスタとすることができる。
本実施形態のチャネル層は、Sn、In及びZnの少なくとも1種類の元素を含み構成されるアモルファス酸化物を適用できる。
更に、アモルファス酸化物の構成元素の少なくとも一部にSnを選択する場合、SnをSn1−xM4(0<x<1、M4は、Snより原子番号の小さい4族元素のSi、Ge又はZrから選ばれる。)に置換することもできる。
また、アモルファス酸化物の構成元素の少なくとも一部にInを選択する場合、InをIn1−yM3(0<y<1、M3は、Lu又はInより原子番号の小さい3族元素のB、Al、Ga又はYから選ばれる。)に置換することもできる。
また、アモルファス酸化物の構成元素の少なくとも一部にZnを選択する場合、Znを、Zn1−ZM2(0<z<1、M2は、Znより原子番号の小さい2族元素のMg又はCaから選ばれる。)に置換することもできる。
具体的に、本実施形態に適用できるアモルファス材料は以下にあげる酸化物である。Ga−In−Zn酸化物、Sn−In−Zn酸化物、In−Zn−Ga−Mg酸化物、In酸化物、In−Sn酸化物、In−Ga酸化物、In−Zn酸化物、Zn−Ga酸化物、Sn−In−Zn酸化物などである。
もちろん、構成材料の組成比は必ずしも1:1である必要はない。
なお、ZnやSnは、単独ではアモルファスを形成し難い場合があるが、Inを含ませることによりアモルファス層が形成され易くなる。
例えば、In−Zn系の場合は、酸素を除く原子数割合が、Inが20原子%以上、70原子%以下含まれる組成にするのがよい。
Sn−In系の場合は、酸素を除く原子数割合が、Inが20原子%以上、80原子%以下含まれる組成にするのがよい。
Sn−In−Zn系の場合は、酸素を除く原子数割合が、Inが15原子%以上含まれる組成にするのがよい。
また、アモルファスは、測定対象薄膜に、入射角度0.5度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない(すなわち、ハローパターンが観測される)ことで確認できる。
なお、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、チャネル層が微結晶状態の構成材料を含むことを除外するものではない。
また、他の実施形態は、下記の第1及び第2の工程を有する電界効果型トランジスタのチャネル層に用いられるアモルファス酸化物膜の製造方法である。
第1の工程は、基板を成膜装置内に配置する工程である。
第2の工程は、水素を含むガス(ただし、水蒸気を除く)と酸素ガスとを成膜装置内に所定の分圧で導入しながら、基板上にアモルファス酸化物膜を成膜する工程である。
図4を用いて既に示したように、酸素分圧のみで、電気伝導度やキャリア濃度を制御しようとする場合、酸素分圧によるその変化が激しい領域に設定する必要がある。
本方法のように、水素など水素原子を含むガスを利用することで、例えば、酸素分圧を0.008Pa以上の領域に設定し、さらに水素原子を含むガスの分圧を変化させることで雰囲気を調整することができる。酸素分圧は、好ましくは0.01Pa以上であるほうがよい。
上記例示した範囲では、キャリア濃度の酸素分圧依存性が、例えば酸素分圧0.005Pa付近に比べて高くない。
水素によってもキャリア濃度を変化させることができ、また、酸素よりも水素に対するキャリア濃度の依存性が低いので、結果として成膜時雰囲気の制御性が高くなる。
なお、酸素分圧の上限としては、例えば0.1Paである。上限値は、0.05Paから0.5Paの範囲で適宜設定できる。
水素分圧は、酸素分圧にも依存するが、例えば0.001Paから0.01Paの範囲である。
なお、水蒸気を用いることは、酸素と水素の分圧制御を難しくする場合があるので好ましくない。
なお、酸化物膜は、必ずしも成膜工程で酸化物膜中に水素を含有させる必要はない。酸化物膜を形成した後の工程で添加することで酸化物膜中に水素を含有させることができる。
具体的な水素の添加方法としては、イオン打ち込みや、水素を含む雰囲気中でのプラズマ処理が挙げられる。
[実施例1]
本実施例では、図1(a)に示すトップゲート型TFT素子を作製した例である。本実施例では、In−Ga―Zn−O系のアモルファス酸化物からなるチャネル層をH含有雰囲気中のスパッタ成膜により形成している。
まず、ガラス基板(コーニング社製1737)上にチャネル層として水素を含有したアモルファス酸化物膜を形成する。
本実施例では、アルゴンガスと酸素ガスと水素ガスの混合雰囲気中で高周波スパッタ法により、水素を含有したIn−Zn−Ga−O系アモルファス酸化物膜を形成する。
図5に示すようなスパッタ成膜装置を用いている。
図5において、51は試料、52はターゲット、53は真空ポンプ、54は真空計、55は基板保持手段、56はそれぞれのガス導入系に対して設けられたガス流量制御手段、57は圧力制御手段、58は成膜室である。
53は成膜室58内を排気するための排気手段となる真空ポンプである。55は、酸化物膜を形成する基板を成膜室内に保持するための基板保持手段である。
52は、基板保持手段に対向して配置された固体材料源(ターゲット)52である。
さらに、固体材料源から材料を蒸発させるためのエネルギー源(不図示の高周波電源)と、成膜室内に水素ガスを供給する手段と、成膜内に酸素ガスを供給する手段とを有する。
ガス導入系としては、アルゴン、アルゴンと酸素の混合ガス(Ar:O=80:20)、アルゴンと水素の混合ガス(Ar:H=98:2)の3系統を有している。
それぞれのガス流量を独立に制御可能とするガス流量制御手段56と、排気速度を制御するための圧力制御手段57とにより、成膜室内に所定のガス雰囲気を得ることができる。
ここでは、アルゴンと酸素の混合ガスやアルゴンと水素の混合ガスを用いているが、純水素や純酸素を用いても良い。
また、ここでは、アルゴン、アルゴンと酸素の混合ガス、アルゴンと水素の混合ガスの3系統でガス導入を行っているが、以下のような1系統や2系統でガス導入を行ってもよい。アルゴンと酸素と水素の混合ガスからなる1系統や、アルゴンと酸素の混合ガスとアルゴンと水素の混合ガスの2系統である。
本実施例では、ターゲット(材料源)としては、2インチサイズのInGaO(ZnO)組成を有する多結晶焼結体を用い、投入RFパワーは100Wとしている。
成膜時の雰囲気は、全圧0.4Paであり、その際ガス流量比としてAr:O:H=100:4:1である。成膜レートは12nm/minである。また、基板温度は25℃である。
得られた膜に関し膜面にすれすれ入射X線回折(薄膜法 入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜であることがわかる。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約60nmであることが分かった。
蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=39:37:24であった。
また、SIMSにより組成分析を行うことにより、薄膜中の水素濃度を4×1018(1/cm)程度と見積もっている。
また、電気伝導度で10−1s/cm程度であり、電子キャリア濃度は4×1016/cm、電子移動度は、約2cm/V・秒程度と見積もっている。
また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3eVである。
次に、フォトリソグラフィー法とリフトオフ法により、ドレイン電極14及びソース電極13をパターニング形成した。それぞれ電極材質はAuであり、厚さは30nmである。
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層12をパターニング形成した。
ゲート絶縁膜は、Y膜を電子ビーム蒸着法により成膜し、厚みは150nmである。またY膜の比誘電率は約15である。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極15を形成した。チャネル長は50μmで、チャネル幅は200μmである。電極材質はAuであり、厚さは30nmである。
(比較例1)
チャネル層成膜時に、水素を導入せずに、アルゴンと酸素のみを供給してTFTを作成した。
成膜時に雰囲気は、全圧0.4Paであり、その際、ガス流量比としてAr:O=100:1としている。酸素分圧は0.004Paに相当する。
成膜レートは14nm/minである。また、基板温度は25℃である。
図4は、比較例と同様にして、酸素分圧を変えた際の、アモルファス酸化物薄膜の電気伝導率の変化を記したものである。
図4に示すように、TFT作成に用いる酸素分圧では、微小な酸素分圧の変化に伴い、電気伝導率が大きく変わるため、酸素分圧を高精度に制御する必要がある。
(TFT素子の特性評価)
図2に、室温下で測定したTFT素子の電流−電圧特性の一例を示す。図2(a)はId−Vd特性であり、図2(b)はId−Vg特性である。
図2(a)に示すように、一定のゲート電圧Vgを印加し、Vdの変化に伴うソース・ドレイン間電流のIdのドレイン電圧Vd依存性を測定した。Vd=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。
利得特性を調べたところ、Vd=4V印加時におけるゲート電圧Vの閾値は約−0.5Vであった。また、Vg=10V時には、Id=1.0×10−5A程度の電流が流れた。
トランジスタのオン・オフ比は、10超であった。
また、出力特性から電界効果移動度を算出したところ、飽和領域において約8cm(Vs)−1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。
また、本実施例のTFTは、比較例のTFTと比べたところ、ヒステリシスが小さい。図3には、本実施例と比較例のId−Vgを比較している。
図3(a)は比較例、図3(b)は本実施例のTFT特性の一例である。
このようにチャネル層に水素原子を添加することで、TFTのヒステリシスを低減することができる。
また、本実施例においては、比較例に比べて再現良くTFTを作成することができ、複数の素子を作成した際の特性ばらつきが小さい傾向がある。
本実施例においては、比較例に比べて高い酸素分圧において成膜を行うことができることによりTFTを再現良く作成できると考える。
また、チャネル層形成時に水素を添加した雰囲気で成膜することで、酸素分圧の微小変動に対してTFT特性の変動が小さくなり、これにより、特性ばらつきが小さくなると考えている。
実際に比較例では酸素分圧が5mPa近傍であるが、本実施例では0.015Pa程度である。
比較例においては、スパッタ法において水素を添加せずに酸素分圧を制御している。そして、TFTチャネル層を適した電子キャリア濃度を有した薄膜を作成している。
そのためには、酸素分圧として5mPa近傍の値に設定することが必要となる。
先に説明したように(図4参照)、この条件ではキャリア濃度が酸素分圧に対して敏感に変化するため、僅かな成膜条件の変化が大きく特性に影響し、再現の良いTFT特性を得ることが難しい傾向にある。
一方で、本実施例においては、水素を添加することで電子キャリア濃度を制御する。本実施例の条件においては、水素を添加するとともに、酸素分圧は0.01Pa以上の分圧を用いる。
図4に示すように、この酸素分圧(>0.01Pa)において水素を添加せずに成膜した膜は絶縁体であり、酸素欠損及び電子キャリア濃度は十分に小さな値となる。
本実施例では、この比較的高い酸素分圧に水素を添加した雰囲気で成膜する。この手法では、酸素分圧の微小変動に大きく影響を受けずに、所望の電子キャリア濃度とすることができる。これにより、特性ばらつきが小さいトランジスタを、再現良く作製することができる。
また、成膜時の雰囲気の水素分圧を変化させて、水素を含有したアモルファス酸化膜の電子キャリア濃度及びキャリア濃度を評価したところ、水素分圧を上げることにより、キャリア濃度と電子移動度が共に増加する傾向がある。評価にはホール移動度測定を用いている。
通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少するが、水素原子を含有したアモルファス酸化物では、電子キャリア濃度の増加とともに電子移動度が増加する。その物理機構は明確でない。
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。
上記のアモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流をより大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
上記の比較的大きな電界効果移動度を有した電界効果トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
[実施例2]
本実施例において、電界効果型トランジスタのチャネル層に用いられる水素を添加したアモルファス酸化物膜について説明する。まず、アモルファス酸化物からなる絶縁性薄膜を石英基板上に形成した。
アモルファス酸化物の成膜方法は実施例1の手法に準じている。
ターゲット(材料源)は、InGaO(ZnO)であり、成膜時の雰囲気は、全圧0.3Paである。その際、ガス流量比としてAr:O=95:5であり、酸素分圧は0.015Paに相当する。
また、水素ガスは導入していない。膜厚は約400nmとした。成膜した薄膜の抵抗を4端子法で測定すると、伝導度は測定限界以下(0.0001S/cm以下)であり、絶縁体であった。
次に、上記のアモルファス酸化物薄膜に水素イオン注入処理を行った。
ここで、イオン注入に際し、イオン種としてH+(陽子)を用い加速電圧は20kVである。面積あたりのイオン照射量としては、1×1012〜1×1016(1/cm)の範囲で、さまざまな照射量の試料を用意した。
面積あたりの水素イオン照射量が1×1016(1/cm)の処理を行った試料に対して、SIMSにより深さ方向組成分析を行った結果を図7に示した。
縦軸は水素濃度(任意軸)であり、横軸は深さである。
表面より深さ200nm付近にピークを有した深さプロファイルが得られた。また、薄膜中の水素濃度を求めると、2×1020(1/cm)程度である。
たとえば、面積あたりのイオン照射量が1×1013(1/cm)の試料は、水素濃度がSIMSの検出限界以下であるため定量的な測定をすることができない。しかし、上記の結果を用い、その水素濃度は、2×1017(1/cm)程度と見積もることができる。
図6は、アモルファスInGaZnO薄膜の、水素イオン注入量に対する電気伝導率を示している。
ここで、横軸は、上記の手法で見積もられた水素注入量、縦軸は抵抗率の対数表示である。
このように、アモルファス酸化物膜に水素を添加することで電気伝導度を制御することができることがわかった。
特に、水素濃度が1018(1/cm)近傍で、電気伝導度が大きく変化することがわかる。すなわち、絶縁体のIn―Ga―Zn酸化物に、1018(1/cm)程度の水素をイオン注入することで、半導体にすることができる。
面積あたり1×1015(1/cm)の水素イオン注入を行った試料のホール移動度を評価したところ、キャリアの極性は負であり、ホール移動度は9cm/Vsec、キャリア濃度は6×1018(1/cm)であった。
アモルファス酸化物半導体を薄膜トランジスタの活性層に適用する際には、経験的に、電気伝導度として0.1S/cm以下で0.0001S/cm以上の電気伝導度を有した半絶縁性の酸化物膜とすることが好ましい。
これより、本実施例の作製方法においては、水素注入量を1018(1/cm)程度とすることが好ましいことがわかる。
本実施例のイオン注入を用いる手法は、イオン照射量(照射時間)で水素含有量さらにはキャリア濃度を正確に制御することができる。
よって、薄膜トランジスタの作製に適用した際には、チャネル層の抵抗率及びキャリア濃度を精度高く制御することができるため、デバイスを再現良く作製することができるという利点がある。
[実施例3]
本実施例では、図1(a)に示すトップゲート型TFT素子を作製した例である。
また、PLD法で形成したIn−Ga−Zn−O系のアモルファス酸化物に、水素又は重水素をイオン注入することで、水素原子(又は重水素原子)を含有したアモルファス酸化物からなるチャネル層を形成している。
まず、ガラス基板(コーニング社製1737)上に、KrFエキシマレーザーを用いたパルスレーザー蒸着法(PLD法)により、In−Zn−Ga−O系アモルファス酸化物膜を堆積させた。
InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして、In−Zn−Ga−O系アモルファス酸化物膜を堆積させた。成膜時の酸素分圧は7Paである。
なお、KrFエキシマレーザーのパワーは1.5×10−3mJ/cm/pulse、パルス幅は20nsec、繰り返し周波数は10Hzである。また、基板温度は25℃である。
蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=0.97:1.01:4であった。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.6nmであり、膜厚は約100nmである。また、電気伝導度は10−3S/cm以下(測定限界以下)の絶縁体である。
次に、アモルファス酸化物薄膜に水素(又は重水素)イオン注入を行った。
イオン種としてH(陽子)を用い加速電圧は10kVである。
面積あたりのイオン照射量としては1×1011〜1×1015(1/cm)にわたるさまざまな照射量のものを用意している。また、別途、同様に重水素Dのイオン注入した試料も用意している。
水素含有量を評価するためにSIMSにより組成分析を行うと、2×1014(1/cm)のイオン照射を行った試料を薄膜中の水素濃度が1×1019(1/cm)程度である。
これにより、たとえば2×1012(1/cm)がイオン照射量の試料は水素濃度が検出限界以下で測定できないが、1×1017(1/cm)程度と見積もることができる。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜である。
後記する本実施例の薄膜トランジスタには、イオン照射量が2×1013(1/cm)のアモルファス酸化物を用いている。
水素濃度が1×1018(1/cm)程度と見積もられる。また、電気伝導度は10−2S/cm程度の半絶縁性を示す。
フォトリソグラフィー法とリフトオフ法により、ドレイン電極14及びソース電極13をパターニング形成した。各電極材質は、金であり、厚さは30nmである。
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層12をパターニング形成した。ゲート絶縁膜は、厚さ150nmのHfO膜をレーザ蒸着法により成膜した。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極15を形成した。電極材料はAuであり、厚さ50nmとした。チャネル長は、50μmで、チャネル幅は、200μmであった。
(比較例2)
チャネル層の作成以外は、実施例2に準じている。PLD法により成膜時の酸素分圧は6Paとしてチャネル層を形成している。また、水素及び重水素のイオン注入は行っていない。実施例に比べて酸素分圧が低いため、酸素欠損により半絶縁性のアモルファス酸化物膜を形成することができている。
(TFT素子の特性評価)
本実施例の薄膜トランジスタは、Vd=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。トランジスタのオン・オフ比は、10超であり、電界効果移動度は約7cm(Vs)−1である。水素をイオン注入した場合と重水素をイオン注入した際で、特性に大きな差は見られていない。
また、本実施例2のTFTは、比較例2のTFTに比べて、ヒステリシスが小さい。複数の素子を作成した際の特性ばらつきが小さい傾向がある。
本実施例においては、比較例に比べて高い酸素分圧において成膜を行うことができることによりTFTを再現良く作成できると考える。
また、チャネル層形成時に酸素分圧の微小変動に対してTFT特性の変動がほとんどないため、これにより、特性ばらつきが小さくなると考えている。
また、チャネル層の水素含有量が小さいとヒステリシス低減の効果が小さくなり、水素含有量が多いとオン・オフ比が小さくなる傾向がある。
これより、水素含有量を1017(1/cm)以上で1019(1/cm)以下にすることが好ましい。
水素イオンの注入量を変化させ水素を含有したアモルファス酸化膜の電子キャリア濃度と電子移動度を評価したところ、水素注入量を増やすことにより、キャリア濃度と電子移動度がともに増加する傾向がある。
通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少するが、水素を含有したアモルファス酸化物では、電子キャリア濃度の増加とともに、電子移動度が増加する。その物理機構は明確でない。
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。
上記のアモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流を、より大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
上記の比較的大きな電界効果移動度を有した電界効果トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
[実施例4]
本実施例は、図1(b)に示すボトムゲート型TFT素子を作製した例である。
まず、ガラス基板上に、スパッタ成膜により厚さ200nmのTaからなるゲート電極を形成する。パターニングには、フォトリソグラフィー法とドライエッチ法を用いている。
次に、プラズマCVD法により、厚さ250nmのa−SiNからなる絶縁層を形成する。
次に、水素を含有したアモルファス酸化物からなるチャネル層を形成する。
本実施例では、チャネル層成膜方法は実施例1に準じている。
ただし、ターゲットとしては、2インチサイズのIn(SnO)組成を有する多結晶焼結体を用い、投入RFパワーは100Wとしている。
成膜時の雰囲気は、全圧0.4Paであり、その際ガス流量比としてAr:O:H=100:10:1である。成膜レートは11nm/minである。また、基板温度は25℃である。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Sn−O系膜は、アモルファス膜である。
また、蛍光X線(XRF)分析の結果、金属組成比はIn:Sn=0.95:1である。
(TFT素子の特性評価)
本実施例のTFTは、ヒステリシスが小さく、複数の素子を作成した際の特性ばらつきが小さい傾向がある。また、トランジスタのオン・オフ比は、10超であり、電界効果移動度は約9cm(Vs)−1である。
[実施例5]
本実施例は、プラスチック基板上に、図1(a)に示すトップゲート型TFT素子を作製した例である。製法、構成は実施例1に準じている。
ただし、基板として、ポリエチレン・テレフタレート(PET)フィルムを用いている。
また、本実施例では、チャネル層成膜において、ターゲットとしては、2インチサイズのIn・ZnO組成を有する多結晶焼結体を用い、投入RFパワーは100Wとしている。
成膜時の雰囲気は、全圧0.4Paであり、その際ガス流量比としてAr:O:H=100:6:1である。成膜レートは12nm/minである。また、基板温度は25℃である。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−O系膜は、アモルファス膜である。
また、蛍光X線(XRF)分析の結果、金属組成比はIn:Zn=1.1:0.9である。
また、ソース電極、ドレイン電極、ゲート電極、はIn:Snからなる透明導電膜とした。厚さは100nmである。
(TFT素子の特性評価)
PETフィルム上に形成したTFTの室温下で測定した。トランジスタのオン・オフ比は、10超である。また、電界効果移動度を算出したところ、約3cm(Vs)−1の電界効果移動度である。
PETフィルム上に作成した素子を、曲率半径30mmで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に大きな変化は認められなかった。また、可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。
本実施例で作成した薄膜トランジスタは可視光に対して透明であり、フレキシブルな基板上に形成されている。
本発明は、LCDや有機ELディスプレイのスイッチング素子に利用することができる。また、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ICカードやIDタグなどに幅広く応用できる。
本発明に係わる薄膜トランジスタの構成例を示す断面図であり、(a)はトップゲート構造、(b)はボトムゲート構造を示す。 本発明に係わる薄膜トランジスタのTFT特性を示すグラフであり、(a)はトランジスタ特性、(b)はトランスファ特性を示す。 本発明に係わる薄膜トランジスタのヒステリシス特性を示すグラフである。 In−Ga−Zn−O系アモルファス酸化物膜の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフである。 アモルファス酸化物膜の製造装置を示す図である。 In−Ga−Zn−O系アモルファス酸化物膜の水素を添加量と抵抗率の関係を示す図である。 SIMSにより評価した水素濃度の深さ方向プロファイルである。
符号の説明
10 基板
11 チャネル層
12 絶縁層
13 ソース電極
14 ドレイン電極
15 ゲート電極
51 試料
52 ターゲット(材料源)
53 真空ポンプ
54 真空計
55 基板保持手段
56 ガス流量制御手段
57 圧力制御手段
58 成膜室

Claims (4)

  1. GaとInとZn、SnとInとZn、InとZnとGaとMg、InとSn、InとGa、又はInとZnを含むアモルファス酸化物膜のチャネル層を有する電界効果型トランジスタであって、
    前記アモルファス酸化物膜は、電子キャリア濃度の増加とともに、電子移動度が増加する傾向を示し、かつ、
    前記アモルファス酸化物膜が1016/cm以上1020/cm以下の水素原子を含有し、前記水素原子を含有したアモルファス酸化物膜の材料の水素原子以外の組成が、[(Sn1−xM4)O]a・[(In1−yM3]b・[(Zn1−zM2O)]c
    [0≦x≦1、0≦y<1、0≦z<1、
    0≦a<1、0≦b<1、0≦c<1、かつ
    a+b+c=1、
    M4はSnより原子番号の小さい4族元素(Si、Ge、Zr)、
    M3はInより原子番号の小さい3族元素(B、Al、Ga、Y)又はLu、
    M2はZnより原子番号の小さい2族元素(Mg、Ca)]
    で示されることを特徴とする電界効果型トランジスタ。
  2. 前記アモルファス酸化物膜に含有される水素原子の濃度が1017/cm以上1019/cm以下であることを特徴とする請求項1に記載の電界効果型トランジスタ。
  3. 前記アモルファス酸化物膜が、InとZnとを含み、前記アモルファス酸化物膜中の酸素を除くIn原子数の割合が20原子%以上、70原子%以下であることを特徴とする請求項1に記載の電界効果型トランジスタ。
  4. 前記アモルファス酸化物膜が、InとSnとを含み、前記アモルファス酸化物膜中の酸素を除くIn原子数の割合が20原子%以上、80原子%以下であることを特徴とする請求項1に記載の電界効果型トランジスタ。
JP2006221552A 2005-09-06 2006-08-15 電界効果型トランジスタ Expired - Fee Related JP4560502B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2006221552A JP4560502B2 (ja) 2005-09-06 2006-08-15 電界効果型トランジスタ
PCT/JP2006/317936 WO2007029844A1 (en) 2005-09-06 2006-09-05 Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
CN2006800325346A CN101258607B (zh) 2005-09-06 2006-09-05 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
EP14184889.5A EP2816607B1 (en) 2005-09-06 2006-09-05 Field effect transistor using amorphous oxide film as channel layer
EP11161456.6A EP2339639B1 (en) 2005-09-06 2006-09-05 Field effect transistor using amorphous oxide film as channel layer
CN201110356335.3A CN102496577B (zh) 2005-09-06 2006-09-05 非晶氧化物膜的制造方法
EP06797762A EP1915784A1 (en) 2005-09-06 2006-09-05 Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
KR1020087008191A KR101051204B1 (ko) 2005-09-06 2006-09-05 아몰퍼스 산화물막을 채널층에 이용한 전계 효과트랜지스터, 아몰퍼스 산화물막을 채널층에 이용한 전계효과 트랜지스터의 제조 방법 및 아몰퍼스 산화물막의 제조방법
US11/993,456 US7791074B2 (en) 2005-09-06 2006-09-05 Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
CN2010102032047A CN101859711B (zh) 2005-09-06 2006-09-05 非晶氧化物膜的制造方法
US12/833,855 US7956361B2 (en) 2005-09-06 2010-07-09 Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
US12/833,850 US7935582B2 (en) 2005-09-06 2010-07-09 Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
US13/089,703 US8154024B2 (en) 2005-09-06 2011-04-19 Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005258263 2005-09-06
JP2006221552A JP4560502B2 (ja) 2005-09-06 2006-08-15 電界効果型トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010108104A Division JP5295170B2 (ja) 2005-09-06 2010-05-10 アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法

Publications (3)

Publication Number Publication Date
JP2007103918A JP2007103918A (ja) 2007-04-19
JP2007103918A5 JP2007103918A5 (ja) 2009-11-05
JP4560502B2 true JP4560502B2 (ja) 2010-10-13

Family

ID=37460356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221552A Expired - Fee Related JP4560502B2 (ja) 2005-09-06 2006-08-15 電界効果型トランジスタ

Country Status (6)

Country Link
US (4) US7791074B2 (ja)
EP (3) EP2816607B1 (ja)
JP (1) JP4560502B2 (ja)
KR (1) KR101051204B1 (ja)
CN (2) CN101859711B (ja)
WO (1) WO2007029844A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114562A (ko) * 2009-02-06 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Families Citing this family (325)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
WO2008139860A1 (ja) * 2007-05-07 2008-11-20 Idemitsu Kosan Co., Ltd. 半導体薄膜、半導体薄膜の製造方法、および、半導体素子
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9434642B2 (en) * 2007-05-21 2016-09-06 Corning Incorporated Mechanically flexible and durable substrates
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
CN101910449B (zh) * 2007-12-28 2012-10-31 株式会社爱发科 透明导电膜的成膜方法和成膜装置
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN102165569B (zh) * 2008-08-15 2016-08-03 株式会社爱发科 场效应晶体管的制造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
WO2010074927A2 (en) * 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
TWI549198B (zh) 2008-12-26 2016-09-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2011001715A1 (ja) * 2009-06-29 2012-12-13 シャープ株式会社 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置
JP5478165B2 (ja) * 2009-06-30 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
CN102460713B (zh) * 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101903930B1 (ko) 2009-06-30 2018-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105609565B (zh) * 2009-09-16 2019-02-22 株式会社半导体能源研究所 半导体器件及其制造方法
EP3540772A1 (en) * 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101342343B1 (ko) * 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제작 방법
CN102549757A (zh) 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102577885B1 (ko) 2009-10-16 2023-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101962603B1 (ko) * 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
EP2489075A4 (en) * 2009-10-16 2014-06-11 Semiconductor Energy Lab LOGIC CIRCUIT AND SEMICONDUCTOR DEVICE
KR101915251B1 (ko) * 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2489032B1 (en) 2009-10-16 2017-05-31 Semiconductor Energy Laboratory Co. Ltd. Liquid crystal display device and electronic apparatus having the same
CN102723364B (zh) * 2009-10-21 2015-02-25 株式会社半导体能源研究所 半导体器件
KR20220038542A (ko) 2009-10-21 2022-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR20120096463A (ko) 2009-10-21 2012-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR101291488B1 (ko) * 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170130641A (ko) * 2009-10-21 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
WO2011048929A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201406934WA (en) 2009-10-29 2014-11-27 Semiconductor Energy Lab Semiconductor device
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101837102B1 (ko) * 2009-10-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101669476B1 (ko) * 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101740684B1 (ko) 2009-10-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 다이오드, 정류기 및 그것을 가지는 반도체 장치
KR102334468B1 (ko) * 2009-10-30 2021-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494597A4 (en) * 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
WO2011052344A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic appliance including the same
CN105070717B (zh) * 2009-10-30 2019-01-01 株式会社半导体能源研究所 半导体装置
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102597930B (zh) * 2009-11-06 2016-06-29 株式会社半导体能源研究所 触摸屏及触摸屏的驱动方法
KR101930230B1 (ko) 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101707159B1 (ko) 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055625A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
CN102612741B (zh) 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
CN105206676B (zh) 2009-11-06 2019-12-10 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
KR20230173233A (ko) * 2009-11-13 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011058865A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR101931206B1 (ko) 2009-11-13 2018-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011058864A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011058934A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5656325B2 (ja) * 2009-11-13 2015-01-21 株式会社半導体エネルギー研究所 非線形素子、及び表示装置
WO2011062029A1 (en) * 2009-11-18 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
WO2011062058A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101945660B1 (ko) * 2009-11-20 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR101922849B1 (ko) * 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5657878B2 (ja) * 2009-11-20 2015-01-21 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101448908B1 (ko) * 2009-11-20 2014-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011065183A1 (en) * 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065258A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120099450A (ko) * 2009-11-27 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065209A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR102667809B1 (ko) * 2009-11-28 2024-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101839931B1 (ko) 2009-11-30 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
KR101464776B1 (ko) * 2009-12-01 2014-11-25 엘지디스플레이 주식회사 탄소나노튜브 분산액, 이를 이용한 박막 및 표시장치의 제조방법
KR101840623B1 (ko) 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
WO2011068025A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR20170100065A (ko) 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101800038B1 (ko) * 2009-12-04 2017-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120103676A (ko) 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068022A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011070887A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
CN102714180B (zh) 2009-12-11 2015-03-25 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101743620B1 (ko) 2009-12-18 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법
KR101813460B1 (ko) 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101729933B1 (ko) * 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
KR101763660B1 (ko) * 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR101998737B1 (ko) * 2009-12-18 2019-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101761957B1 (ko) 2009-12-18 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치를 구동하는 방법
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011077926A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2011077925A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
KR102111309B1 (ko) * 2009-12-25 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011078373A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
KR101866734B1 (ko) * 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101434948B1 (ko) * 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102878874B1 (ko) 2009-12-28 2025-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101762316B1 (ko) 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714184B (zh) * 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
CN102844806B (zh) * 2009-12-28 2016-01-20 株式会社半导体能源研究所 液晶显示装置及电子设备
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN102742003B (zh) * 2010-01-15 2015-01-28 株式会社半导体能源研究所 半导体器件
CN102725841B (zh) * 2010-01-15 2016-10-05 株式会社半导体能源研究所 半导体器件
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102714208B (zh) * 2010-01-15 2015-05-20 株式会社半导体能源研究所 半导体装置
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
MY160598A (en) 2010-01-20 2017-03-15 Semiconductor Energy Lab Semiconductor device
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR101842860B1 (ko) * 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
KR101722420B1 (ko) * 2010-01-20 2017-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
KR101787734B1 (ko) * 2010-01-20 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101747421B1 (ko) * 2010-01-20 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
WO2011089841A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200088506A (ko) 2010-01-24 2020-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
WO2011093003A1 (en) * 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011096262A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096286A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
KR101822962B1 (ko) * 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011096277A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011099360A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101817054B1 (ko) 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2534679B1 (en) 2010-02-12 2021-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP5569780B2 (ja) * 2010-02-18 2014-08-13 国立大学法人東京農工大学 薄膜トランジスタの製造方法
CN104617105B (zh) * 2010-02-19 2018-01-26 株式会社半导体能源研究所 半导体装置
CN102754163B (zh) * 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
CN102763332B (zh) 2010-02-23 2016-04-13 株式会社半导体能源研究所 显示装置、半导体装置以及它们的驱动方法
KR101780841B1 (ko) * 2010-02-26 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101733765B1 (ko) 2010-02-26 2017-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 구동 방법
KR20260006078A (ko) 2010-02-26 2026-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR102114012B1 (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011111505A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE112011100840T5 (de) * 2010-03-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011114868A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011114867A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
US20110227082A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102812547B (zh) * 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
KR101840797B1 (ko) * 2010-03-19 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치
CN102822979B (zh) * 2010-03-26 2015-08-26 株式会社半导体能源研究所 半导体器件
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5791934B2 (ja) * 2010-04-02 2015-10-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101884031B1 (ko) 2010-04-07 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101904445B1 (ko) * 2010-04-16 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG184809A1 (en) * 2010-04-28 2012-11-29 Semiconductor Energy Lab Semiconductor display device and driving method the same
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011142371A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) * 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8928846B2 (en) 2010-05-21 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having dielectric film over and in contact with wall-like structures
WO2011151990A1 (ja) 2010-06-01 2011-12-08 シャープ株式会社 薄膜トランジスタ及びその製造方法
US8779433B2 (en) * 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011162147A1 (en) * 2010-06-23 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9473714B2 (en) * 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
KR101801960B1 (ko) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
TWI541782B (zh) 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002165A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving liquid crystal display device
US8605059B2 (en) 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
US9336739B2 (en) * 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20130090405A (ko) 2010-07-02 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
CN102986023B (zh) * 2010-07-05 2015-06-24 夏普株式会社 薄膜晶体管存储器和具备该存储器的显示装置
KR101859361B1 (ko) 2010-07-16 2018-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012008390A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012014790A1 (en) 2010-07-27 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI688047B (zh) * 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US9343480B2 (en) * 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI587405B (zh) 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5848912B2 (ja) 2010-08-16 2016-01-27 株式会社半導体エネルギー研究所 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
CN106298794B (zh) * 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012029637A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI539453B (zh) * 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
JP5680916B2 (ja) * 2010-09-15 2015-03-04 国立大学法人名古屋大学 電界効果トランジスタ及び電界効果トランジスタの製造方法
KR101856722B1 (ko) * 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
CN103201831B (zh) * 2010-11-05 2015-08-05 株式会社半导体能源研究所 半导体装置
US8902637B2 (en) 2010-11-08 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising inverting amplifier circuit and driving method thereof
TWI535014B (zh) 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
TWI632551B (zh) * 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路,其驅動方法,及半導體裝置
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8730416B2 (en) * 2010-12-17 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
JP5864054B2 (ja) 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
TWI621121B (zh) 2011-01-05 2018-04-11 Semiconductor Energy Laboratory Co., Ltd. 儲存元件、儲存裝置、及信號處理電路
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5859839B2 (ja) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
US9601178B2 (en) * 2011-01-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
TWI525619B (zh) * 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路,記憶體單元,及訊號處理電路
TWI567736B (zh) * 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
KR101919056B1 (ko) 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
US9443844B2 (en) 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
CN107316865B (zh) 2011-05-16 2021-02-02 株式会社半导体能源研究所 可编程逻辑装置
US8779799B2 (en) 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP5947099B2 (ja) 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8804405B2 (en) 2011-06-16 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US9001564B2 (en) * 2011-06-29 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for driving the same
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6041707B2 (ja) 2012-03-05 2016-12-14 株式会社半導体エネルギー研究所 ラッチ回路および半導体装置
KR101955336B1 (ko) * 2012-03-13 2019-03-07 삼성전자주식회사 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널
CN106504697B (zh) 2012-03-13 2019-11-26 株式会社半导体能源研究所 发光装置及其驱动方法
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US20160315196A1 (en) * 2012-04-13 2016-10-27 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
US9626889B2 (en) 2012-09-24 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method and program for driving information processing device
CN103715234B (zh) * 2012-09-28 2016-05-04 财团法人工业技术研究院 p型金属氧化物半导体材料
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102178068B1 (ko) 2012-11-06 2020-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102101863B1 (ko) 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104022044B (zh) * 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6376788B2 (ja) 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9171497B2 (en) * 2013-05-06 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for inspecting packaging effectiveness of OLED panel
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6252904B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 酸化物半導体およびその製法
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
WO2015136412A1 (en) 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Circuit system
WO2016035503A1 (ja) * 2014-09-02 2016-03-10 株式会社神戸製鋼所 薄膜トランジスタ
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2017072627A1 (ja) * 2015-10-28 2018-10-11 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105355663B (zh) * 2015-11-30 2018-05-15 武汉大学 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
JP2017175022A (ja) 2016-03-24 2017-09-28 株式会社Joled 薄膜トランジスタ
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018033834A1 (en) 2016-08-19 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Method for controlling power supply in semiconductor device
CN106711192B (zh) * 2016-10-20 2019-10-11 浙江大学 一种p型CuMSnO非晶氧化物半导体薄膜及其制备方法
CN106711199B (zh) * 2016-10-20 2020-05-19 浙江大学 一种p型CuNSnO非晶氧化物半导体薄膜及其制备方法
CN114115609B (zh) 2016-11-25 2024-09-03 株式会社半导体能源研究所 显示装置及其工作方法
JP7321032B2 (ja) 2019-08-20 2023-08-04 東京エレクトロン株式会社 熱処理方法及び熱処理装置
CN111910155B (zh) * 2020-06-30 2022-05-31 北京航空航天大学合肥创新研究院 一种薄膜材料的改性方法及改性薄膜材料
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN114695561A (zh) * 2022-04-02 2022-07-01 中国科学院微电子研究所 一种平面晶体管及制造方法
CN119517744B (zh) * 2024-11-05 2025-11-14 中国科学院微电子研究所 一种氧化物半导体沟道薄膜的等离子体处理方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW237562B (ja) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
DE9406929U1 (de) 1994-04-26 1994-06-16 Roto Frank Ag, 70771 Leinfelden-Echterdingen Dachfenster
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP2967745B2 (ja) * 1997-02-06 1999-10-25 日本電気株式会社 半導体装置の製造方法
JP4536866B2 (ja) * 1999-04-27 2010-09-01 キヤノン株式会社 ナノ構造体及びその製造方法
JP3610293B2 (ja) * 1999-09-22 2005-01-12 キヤノン株式会社 細孔を有する構造体及び前記細孔を有する構造体を用いたデバイス
JP4250834B2 (ja) 1999-10-29 2009-04-08 ソニー株式会社 触媒スパッタリングによる薄膜形成方法
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003007716A (ja) 2001-06-18 2003-01-10 Sharp Corp 半導体装置およびその製造方法
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7161173B2 (en) * 2003-05-20 2007-01-09 Burgener Ii Robert H P-type group II-VI semiconductor compounds
WO2004105054A1 (ja) 2003-05-20 2004-12-02 Idemitsu Kosan Co. Ltd. 非晶質透明導電膜、及びその原料スパッタリングターゲット、及び非晶質透明電極基板、及びその製造方法、及び液晶ディスプレイ用カラーフィルタ
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114562A (ko) * 2009-02-06 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102038438B1 (ko) 2009-02-06 2019-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
US7935582B2 (en) 2011-05-03
US7791074B2 (en) 2010-09-07
US7956361B2 (en) 2011-06-07
EP2339639B1 (en) 2015-03-25
WO2007029844A1 (en) 2007-03-15
KR101051204B1 (ko) 2011-07-21
US8154024B2 (en) 2012-04-10
CN102496577B (zh) 2015-01-14
CN101859711A (zh) 2010-10-13
EP2339639A2 (en) 2011-06-29
EP2816607B1 (en) 2017-11-15
EP1915784A1 (en) 2008-04-30
US20110193082A1 (en) 2011-08-11
US20090045397A1 (en) 2009-02-19
EP2339639A3 (en) 2012-08-08
JP2007103918A (ja) 2007-04-19
KR20080053355A (ko) 2008-06-12
CN102496577A (zh) 2012-06-13
US20100276689A1 (en) 2010-11-04
EP2816607A1 (en) 2014-12-24
US20100279462A1 (en) 2010-11-04
CN101859711B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP4560502B2 (ja) 電界効果型トランジスタ
JP5710041B2 (ja) 液晶表示装置
EP2455975B1 (en) Field effect transistor with amorphous oxide
JP5241143B2 (ja) 電界効果型トランジスタ
JP5110803B2 (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR100973124B1 (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
JP2009147069A (ja) 電界効果型トランジスタ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090917

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100726

R150 Certificate of patent or registration of utility model

Ref document number: 4560502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20110524

LAPS Cancellation because of no payment of annual fees