JP4444570B2 - 検出装置、検出方法、及びプログラム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、被測定信号の信号レベルの変化点を検出する検出装置に関する。
【０００２】
【従来の技術】
従来、半導体回路等の電子デバイスの試験として、電子デバイスが出力する出力信号を測定し、電子デバイスが期待値通りの出力信号を出力するか否かを測定する試験がある。このとき、電子デバイスを試験する試験装置は、出力信号の値がどのタイミングでどのように変化したかを測定する。
【０００３】
試験装置は、出力信号の値の変化点を測定するために、エッジストローブと呼ばれる測定を行っている。エッジストローブは、位相を順次ずらしたストローブを生成し、生成したストローブのタイミングにおける出力信号の信号レベルを順次検出する測定である（例えば、特許文献１参照）。これにより、位相の異なる複数のタイミングにおける出力信号の信号レベルを検出し、出力信号の値の変化点を検出し、信号レベルが変化するタイミング、及び信号レベルがどのように変化したかを測定している。
【０００４】
上述したエッジストローブにおける信号レベルの検出は、出力信号を受け取り、ストローブを動作クロックとするコンパレータによって行われる。コンパレータは、ストローブが示すタイミングにおける出力信号の信号レベルと所定の閾値とを比較し、信号レベルがＨレベル又はＬレベルのいずれであるかを検出する。
【０００５】
【特許文献１】
特開２００１−３５６１５３号公報（第７頁、第１５−１６図）
【０００６】
【発明が解決しようとする課題】
従来の試験装置は、上述したような方法で、出力信号の立ち上がりエッジ及び立ち下がりエッジのタイミングを検出している。しかし、出力信号の立ち上がりエッジ及び立ち下がりエッジを上述した従来の方法で測定した場合、両者の測定結果に誤差が生じる場合がある。例えば、同一のタイミングで値が変化する立ち上がりエッジと立ち下がりエッジとを測定した場合であっても、両者の測定結果が同一とならない場合がある。
【０００７】
上述した誤差が生じる原因として、出力信号の信号レベルの検出に用いられるコンパレータのヒステリシス特性が考えられる。つまり、コンパレータがＨレベルを検出するために出力信号と比較する閾値と、Ｌレベルを検出するために出力信号と比較する閾値とは異なるため、ＬレベルからＨレベルに変化する立ち上がりエッジのタイミングと、ＨレベルからＬレベルに変化する立ち下がりエッジのタイミングとを測定した場合に、両者の間に測定誤差が生じてしまう。
【０００８】
また、他の原因として、出力信号が試験装置内の論理回路、バッファ等を通過する場合における、立ち上がりエッジと立ち下がりエッジとの伝搬遅延時間の差異等も考えられる。
【０００９】
このように、様々な原因により、上述した測定誤差が生じる。より高速動作を行うデバイスを試験するためには、このような測定誤差を低減することが望ましい。しかし、このような測定誤差を低減するために、試験装置内の回路特性を調整した場合であっても、当該測定誤差を十分に低減することは困難であり、またそのような補正回路を作成することは困難である。また、設計コスト等を考慮しても好ましくない。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出する検出装置であって、出力信号を受け取り、変化点を検出する変化点検出部と、出力信号における、変化点より前又は後における出力信号の信号レベルを検出する信号レベル検出部と、信号レベル検出部が検出した出力信号の信号レベルに基づいて、変化点検出部が検出した変化点のタイミングを補正する補正部とを備えることを特徴とする検出装置を提供する。
【００１１】
信号レベル検出部は、変化点から予め定められた時間離れたタイミングにおける出力信号の信号レベルを検出してよい。また、信号レベル検出部が検出した信号レベルに基づいて、変化点が立ち上がりエッジ又は立ち下がりエッジのいずれを示すかを判定するエッジ種判定部を更に備え、補正部は、エッジ種判定部における判定結果に基づいて、変化点検出部が検出した変化点のタイミングを補正してよい。
【００１２】
立ち上がりエッジ及び立ち下がりエッジのそれぞれに対応する複数の補正値を格納する補正値格納部を更に備え、補正部は、エッジ種判定部における判定結果に応じた補正値を用いて変化点のタイミングを補正してよい。また、予め定められた補正値を格納する補正値格納部を更に備え、補正部は、エッジ種判定部における判定結果が予め定められた結果である場合に、補正値格納部が格納した補正値を用いて変化点のタイミングを補正してもよい。
【００１３】
ストローブ信号を順次遅延させて出力する、カスケード接続された複数の可変遅延回路を有し、位相の異なる複数のタイミングを示す複数のストローブを生成するマルチストローブ生成部を更に備え、信号レベル検出部は、可変遅延回路に対応して設けられ、対応する可変遅延回路が出力するストローブ信号のタイミングにおける出力信号の信号レベルを検出する複数の比較器を有し、複数のストローブが示す複数のタイミングにおける出力信号の信号レベルを検出し、変化点検出部は、複数のタイミングにおける複数の信号レベルにおいて、隣接するタイミングにおける２つの信号レベルが異なる場合に、変化点を検出し、エッジ種判定部は、信号レベル検出部が検出した複数の信号レベルのうち、変化点より前又は後ろのタイミングにおける信号レベルを受け取り、受け取った信号レベルに基づいて変化点が立ち上がりエッジ又は立ち下がりエッジのいずれを示すかを判定してよい。
【００１４】
変化点検出部は、隣接するタイミングにおける２つの信号レベルを受け取り、対応する２つの信号レベルが異なる場合にＨ論理を出力する複数の排他論理和回路と、複数の排他論理和回路の出力結果に基づいて、変化点のタイミングを示すエンコード信号を生成するエンコーダとを有してよい。
【００１５】
補正部は、エンコード信号を受け取り、エンコード信号に補正値を加算した補正信号を出力する加算部と、エンコード信号及び補正信号を受け取り、エッジ種判定部における判定結果に応じて、エンコード信号又は補正信号のいずれかを、変化点のタイミングとして出力する選択部とを有してよい。
【００１６】
エッジ種判定部は、エンコード信号に基づいて、変化点検出部が変化点を検出したか否かを更に判定し、選択部は、変化点検出部が変化点を検出したか否かに更に基づいて、エンコード信号又は補正信号のいずれかを選択して出力してよい。
【００１７】
補正部は、変化点検出部が検出した変化点のタイミングと、エッジ種判定部が判定したエッジの種類とを対応付けて格納するフェイルメモリと、フェイルメモリが格納したエッジの種類に基づいて、対応する変化点のタイミングを補正する補正手段とを有してよい。
【００１８】
本発明の第２の形態においては、電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出する検出方法であって、出力信号を受け取り、変化点を検出する変化点検出段階と、出力信号における、変化点より前又は後における出力信号の信号レベルを検出する信号レベル検出段階と、信号レベル検出段階において検出した出力信号の信号レベルに基づいて、変化点検出段階において検出した変化点のタイミングを補正する補正段階とを備えることを特徴とする検出方法を提供する。
【００１９】
本発明の第３の形態においては、検出装置に、電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出させるプログラムであって、検出装置が、出力信号を受け取り、変化点を検出する変化点検出部と、出力信号における、変化点より前又は後における出力信号の信号レベルを検出する信号レベル検出部と、信号レベル検出部が検出した出力信号の信号レベルに基づいて、変化点検出部が検出した変化点のタイミングを補正する補正部として機能させることを特徴とするプログラムを提供する。
【００２０】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００２１】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２２】
図１は、本発明の実施形態に係る検出装置１００の構成の一例を示す。検出装置１００は、被測定デバイス（ＤＵＴ）である電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出し、検出した変化点のタイミングを補正する装置である。検出装置１００は、複数のマルチストローブ回路（１０ａ、１０ｂ）、複数のバッファ部（３０ａ、３０ｂ）、複数の変化点検出部（３４ａ、３４ｂ）、複数の補正値格納部（３６ａ、３６ｂ）、複数の補正部（５２ａ、５２ｂ）、複数のエッジ種判定部（５４ａ、５４ｂ）、選択回路４８、及びフェイルメモリ５０を備える。
【００２３】
マルチストローブ回路１０ａは、外部のコンパレータ６０ａを介して、電子デバイスが出力した出力信号を受け取る。コンパレータ６０ａは、出力信号と与えられた閾値ＶｉＨとを比較し、出力信号をＨレベル及びＬレベルの２値の信号に変換する。
【００２４】
マルチストローブ回路１０ａは、マルチストローブ生成部１４、信号レベル検出部１２、及びカスケード接続された複数の遅延回路（１６−１〜１６−ｎ）を有する。マルチストローブ生成部１４は、カスケード接続された複数の可変遅延回路（２０−１〜２０−ｎ）を有し、位相の異なる複数のタイミングを示す複数のストローブを生成する。それぞれの可変遅延回路（２０−１〜２０−ｎ）は、外部又は前段の可変遅延回路からストローブ信号（ＳＴＲＢＨ）を受け取り、順次遅延させて出力することにより、位相の異なる複数のストローブ信号を有するマルチストローブを生成する。
【００２５】
信号レベル検出部１２は、複数の比較器（１８−０〜１８−ｎ）を有し、マルチストローブ生成部１４が生成したマルチストローブを用いて、複数のタイミングにおける出力信号の信号レベルを検出する。比較器（１８−１〜１８−ｎ）は、可変遅延回路（２０−１〜２０〜ｎ）に対応して設けられ、対応する可変遅延回路（２０−１〜２０−ｎ）が出力するストローブ信号のタイミングにおける出力信号の信号レベルを検出する。また、比較器１８−０は、マルチストローブ生成部１４に与えられるストローブ信号が示すタイミングにおける出力信号の信号レベルを検出する。
【００２６】
複数の遅延回路（１６−１〜１６−ｎ）は、比較器（１８−１〜１８−ｎ）に対応して設けられる。複数の遅延回路（１６−１〜１６−ｎ）は、出力信号ＳＨを受け取り、順次遅延させて対応する比較器（１８−１〜１８−ｎ）に供給する。それぞれの比較器（１８−１〜１８−ｎ）は、受け取った出力信号の信号レベルを、対応する可変遅延回路（１６−１〜１６−ｎ）が生成するストローブ信号に応じて検出する。それぞれの遅延回路（１６−１〜１６−ｎ）における遅延量は、可変遅延回路（２０−１〜２０−ｎ）におけるオフセット遅延量と略等しい遅延量に設定することが好ましい。これにより、可変遅延回路（２０−１〜２０−ｎ）におけるオフセット遅延量により生じる、生成するべきストローブ信号のタイミングと、実際に生成されるストローブ信号のタイミングとの誤差を補償し、信号レベルを検出することができる。
【００２７】
バッファ部３０ａは、複数の比較器（１８−０〜１８−ｎ）に対応して設けられた複数の先入先出回路（３２−０〜３２−ｎ）を有する。本例においては、先入先出回路３２−ｎが比較器１８−０に対応して設けられ、先入先出回路３２−０が比較器１８−ｎに対応して設けられる。複数の先入先出回路（３２−０〜３２−ｎ）は、対応する比較器（１８−０〜１８−ｎ）が検出した出力信号の信号レベルを受け取り、受け取った信号レベルをそれぞれ基準クロック（ＲＥＦ ＣＬＫ）と同期させて順に出力する。
【００２８】
変化点検出部３４ａは、バッファ部３０ａから受け取った出力信号の信号レベルに基づいて、出力信号の変化点を検出する。ここで、変化点とは、出力信号の信号レベルが、所定の閾値以下の信号レベルから所定の閾値以上の信号レベル、又は所定の閾値以上の信号レベルから所定の閾値以下の信号レベルに変化する点を指す。
【００２９】
変化点検出部３４ａは、比較器（１８−０〜１８−ｎ）が検出した、複数のタイミングにおける複数の信号レベルにおいて、隣接するタイミングにおける２つの信号レベルが異なる場合に、変化点を検出する。本例において、変化点検出部３４ａは、隣接するタイミングにおける２つの信号レベルを受け取り、対応する２つの信号レベルが異なる場合にＨ論理を出力する複数の排他論理和回路（５６−０〜５６−（ｎ−１））と、複数の排他論理和回路（５６−０〜５６−（ｎ−１））の出力結果に基づいて、変化点のタイミングを示すエンコード信号を生成するエンコーダ３８ａとを有する。例えば、エンコーダ３８ａは、複数の排他論理和回路（５６−０〜５６−（ｎ−１））から出力されるｎビットの信号を、２進数の信号に変換する。つまり、複数の排他論理和回路（５６−０〜５６−（ｎ−１））が出力するｎビットの信号は、Ｈ論理を示すビットの位置によって変化点のタイミングを示すが、エンコーダ３８ａは、当該ｎビットの信号を、変化点のタイミングを数値で表す信号に変換する。
【００３０】
エッジ種判定部５４ａは、信号レベル検出部１２が検出した信号レベルに基づいて、変化点が立ち上がりエッジ又は立ち下がりエッジのいずれを示すかを判定する。本例において、エッジ検出部５４ａは、先入先出回路３２−ｎが受け取った信号レベルを、エッジ判定ビットとして受け取り、当該エッジ判定ビットに基づいて変化点のエッジ種を判定する。先入先出回路３２−ｎは、比較器１８−０が検出した信号レベル、すなわち変化点より前の信号レベルを受け取る。エッジ種判定部５４ａは、エッジ判定ビットがＨレベルであれば、変化点が立ち下がりエッジであると判定し、エッジ判定ビットがＬレベルであれば、変化点が立ち上がりエッジであると判定する。
【００３１】
また、エッジ種判定部５４ａは、他の比較器１８が検出した信号レベルをエッジ判定ビットとして用いてもよい。例えば、比較器１８−０が検出した信号レベル、即ち変化点より後の信号レベルをエッジ判定ビットとして用いてもよい。この場合であっても同様に変化点が立ち上がりエッジ又は立ち下がりエッジのいずれであるかを判定することができる。
【００３２】
補正部５２ａは、エッジ種判定部５４ａにおける変化点が立ち上がりエッジ又は立ち下がりエッジのいずれであるかの判定結果に基づいて、変化点検出部３４ａが検出した変化点のタイミングを補正する。つまり、補正部５２ａは、信号レベル検出部１２が検出した、変化点より前又は後の信号レベルに基づいて、変化点検出部３４ａが検出した変化点のタイミングを補正する。
【００３３】
補正値格納部３６ａは、補正部５２ａが変化点のタイミングを補正するための補正値を格納する。補正値格納部３６ａは、予め定められた一の補正値を格納してよく、また立ち上がりエッジ及び立ち下がりエッジのそれぞれに対応する複数の補正値を格納してもよい。補正値格納部３６ａが一の補正値を格納する場合、補正部５２ａは、エッジ種判定部５４ａにおける判定結果が予め定められた結果である場合に、補正値格納部３６ａが格納した補正値を用いて変化点のタイミングを補正する。補正値格納部３６ａが複数の補正値を格納する場合、補正部５２ａは、エッジ種判定部５４ａにおける判定結果に応じた補正値を用いて変化点のタイミングを補正する。本例においては、補正値格納部３６ａが一の補正値を格納する場合について説明する。
【００３４】
補正部５２ａは、エンコード信号を受け取り、エンコード信号に補正値格納部３６ａが格納した補正値を加算した補正信号を出力する加算部４０ａと、エンコード信号及び補正信号を受け取り、エッジ種判定部５４ａにおける判定結果に応じて、エンコード信号又は補正信号のいずれかを、変化点のタイミングとして出力する選択部４４ａとを有する。本例において、選択部４４ａは、エッジ種判定部５４ａが立ち下がりエッジを検出した場合に、加算部４０ａにおいて補正値が加算された補正信号を出力し、エッジ種判定部５４ａが立ち上がりエッジを検出した場合に、エンコード信号を出力する。これにより、立ち上がりエッジのタイミングと立ち下がりエッジのタイミングとの相対的な誤差を補償することができる。
【００３５】
また、エッジ種判定部５４ａは、エンコード信号に基づいて、変化点検出部３４ａが変化点を検出したか否かを更に判定し、選択部４４ａは、変化点検出部３４ａが変化点を検出したか否かに更に基づいて、エンコード信号又は補正信号のいずれかを選択して出力してもよい。この場合、エッジ種判定部５４ａは、検出部４２ａ及び論理積回路４６ａを有する。
【００３６】
変化点検出部３４ａにおいて変化点を検出しない場合、エンコーダ３８ａは零を示す信号を出力する。検出部４２ａは、エンコード信号を受け取り、エンコード信号が零を示すか否かを判定し、変化点検出部３４ａが変化点を検出したか否かを判定する。論理積回路４６ａは、エンコード信号が零でなく、且つ変化点が立ち下がりエッジである場合に選択部４４ａに補正信号を選択させ、エンコード信号が零であるか、又は変化点が立ち上がりエッジである場合に選択部４４ａにエンコード信号を選択させる。
【００３７】
本例においては、補正値格納部３６ａに立ち下がりエッジに対応した補正値が格納されている場合について説明したが、補正値格納部３６ａが立ち上がりエッジに対応した補正値を格納した場合についても、同様の動作により変化点のタイミングを補正することができる。
【００３８】
また、信号レベル検出部１２は、変化点から予め定められた時間離れたタイミングにおける出力信号の信号レベルを検出し、補正部５２ａは、変化点から予め定められた時間離れたタイミングにおける出力信号の信号レベルに基づいて、変化点のタイミングを補正してもよい。例えば、アナログの出力信号が与えられた場合に、変化点のタイミングと検出した信号レベルのタイミングとのタイミング差と、検出した信号レベルとに基づいて変化点の傾きを算出し、算出した傾きに基づいて、変化点のタイミングを補正してもよい。この場合、出力信号の周波数に応じて、出力信号の波形が変化する場合であっても、波形の傾きに更に基づいて、変化点のタイミングを補正することができる。
【００３９】
また、マルチストローブ回路１０ｂ、バッファ部３０ｂ、変化点検出部３４ｂ、補正値格納部３６ｂ、エッジ種判定部５４ｂ、及び補正部５２ｂは、マルチストローブ回路１０ａ、バッファ部３０ａ、変化点検出部３４ａ、補正値格納部３６ａ、エッジ種判定部５４ａ、及び補正部５２ａと同一又は同様の機能及び構成を有する。マルチストローブ回路１０ｂは、外部のコンパレータ６０ｂを介して出力信号ＳＬを受け取る。コンパレータ６０ｂは、電子デバイスの出力信号を受け取り、出力信号と与えられた閾値ＶｉＬとを比較し、出力信号をＨレベル及びＬレベルの２値の信号に変換して出力する。本例において、コンパレータ６０ｂは、閾値ＶｉＬとして、閾値ＶｉＨと略等しい値の信号が与えられ、コンパレータ６０ａが出力する出力信号に対して、略反転した出力信号を出力する。また、他の場合においては、閾値ＶｉＬと閾値ＶｉＨとは等しくなくともよい。
【００４０】
選択回路４８は、補正部５２ａが出力する変化点のタイミングとエッジ種判定部５４ａが出力する判定結果、又は補正部５２ｂが出力する変化点のタイミングとエッジ種判定部５４ｂが出力する判定結果のいずれかを選択し、フェイルメモリ５０に格納する。
【００４１】
以上説明したように、本例における検出装置１００によれば、変化点が立ち上がりエッジである場合の変化点を検出するタイミングと、変化点が立ち下がりエッジである場合の変化点を検出するタイミングとの相対的な誤差を容易に補償することができる。
【００４２】
図２は、フェイルメモリ５０におけるデータ構成の一例を示す。フェイルメモリ５０は、補正部５２ａが出力した変化点のタイミング（変化点コード）、変化点が立ち上がりエッジ又は立ち下がりエッジのいずれであるか、及び当該変化点が出力信号ＳＨ又は出力信号ＳＬのいずれであるか（ＥＸＰ）を対応付けて格納する。また、他の例においては、フェイルメモリ５０は、変化点コードに代えてエンコーダ３８が出力するエンコード信号を格納してもよい。この場合、検出装置１００は、フェイルメモリ５０が格納したエンコード信号が示す変化点のタイミングを、当該変化点が立ち上がりエッジ又は立ち下がりエッジのいずれであるかに基づいて補正する。例えば、検出装置１００は、当該補正を行う補正手段として演算装置を更に備えてよい。
【００４３】
図３は、電子デバイスが出力する出力信号の波形の一例を示す。電子デバイスが出力信号を出力した場合、当該出力信号はマルチストローブ回路１０に入力されるまでに、論理回路、バッファ等の回路を通過する。このとき、出力信号は遅延されるが、出力信号の立ち上がりエッジと立ち下がりエッジとでは遅延時間が異なる。例えば、立ち上がりエッジが時間Ｔ遅延され、立ち下がりエッジが時間Ｔ＋α遅延される。このため、このまま出力信号を測定すると、電子デバイスがどのような波形を出力したかを精度よく測定することができない。図１において説明した検出装置１００は、このようなエッジ種によるタイミングのずれを補正することにより、電子デバイスが出力した出力信号を精度よく測定することができる。
【００４４】
また、比較器のヒステリシス特性により、エッジ種によって検出タイミングにずれが生じる場合もある。図１において説明した検出装置１００はこのようなタイミングのずれをも補正することができる。
【００４５】
図４は、図１において説明した検出装置１００の動作の一例を示す。検出装置１００は、まず電子デバイスから出力信号を受け取る（Ｓ３００）。次に、マルチストローブ回路１０においてマルチストローブを生成し、マルチストローブの複数のタイミングにおける出力信号の信号レベルを検出する（Ｓ３０２）。次に、変化点検出部３４において、当該信号レベルに基づいて変化点を検出する（Ｓ３０４）。次に、変化点より前又は後のタイミングにおける信号レベルを検出し、変化点のエッジ種を判定する（Ｓ３０６）。本例において、Ｓ３０６では、複数の比較器（１８−０〜１８−ｎ）のうち、最後段に設けられた比較器１８−ｎが検出した信号レベルを用いて、変化点のエッジ種を判定する。次に、補正部５２において、検出した信号レベル即ち変化点のエッジ種に基づいて変化点のタイミングを補正する（Ｓ３０８）。
【００４６】
図５は、検出装置１００を制御するコンピュータ２００の構成の一例を示す。コンピュータ２００は、検出装置１００に、電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出させるためのプログラムに応じて、検出装置１００を制御する。つまり、コンピュータ２００は、検出装置１００図１から図４において説明したように機能させるプログラムを格納する。コンピュータ２００は、ＣＰＵ７００と、ＲＯＭ７０２と、ＲＡＭ７０４と、通信インターフェース７０６と、ハードディスクドライブ７１０と、ＦＤディスクドライブ７１２と、ＣＤ−ＲＯＭドライブ７１６とを備える。ＣＰＵ７００は、ＲＯＭ７０２、ＲＡＭ７０４、ハードディスク７１０、ＦＤディスク７１４、及び／又はＣＤ−ＲＯＭ７１８に格納されたプログラムに基づいて動作する。
【００４７】
通信インターフェース７０６は、検出装置１００と通信し、検出装置１００を図１から図４において説明した検出装置１００として機能させる。格納装置の一例としてのハードディスクドライブ７１０は、設定情報及びＣＰＵ７００を動作させるプログラムを格納する。ＲＯＭ７０２、ＲＡＭ７０４、及び／又はハードディスクドライブ７１０は、検出装置１００を図１から図４に関連して説明した検出装置１００として機能させるためのプログラムを格納する。
【００４８】
フレキシブルディスクドライブ７１２はフレキシブルディスク７１４からプログラムを読み取りＣＰＵ７００に提供する。ＣＤ−ＲＯＭドライブ７１６はＣＤ−ＲＯＭ７１８からプログラムを読み取りＣＰＵ７００に提供する。
【００４９】
また、プログラムは記録媒体から直接ＲＡＭに読み出されて実行されても、一旦ハードディスクドライブにインストールされた後にＲＡＭに読み出されて実行されても良い。更に、上記プログラムは単一の記録媒体に格納されても複数の記録媒体に格納されても良い。また記録媒体に格納されるプログラムは、オペレーティングシステムとの共同によってそれぞれの機能を提供してもよい。例えば、プログラムは、機能の一部または全部を行うことをオペレーティングシステムに依頼し、オペレーティングシステムからの応答に基づいて機能を提供するものであってもよい。
【００５０】
プログラムを格納する記録媒体としては、フレキシブルディスク、ＣＤ−ＲＯＭの他にも、ＤＶＤ、ＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、磁気記録媒体、ＩＣカードやミニチュアーカードなどの半導体メモリー等を用いることができる。又、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスクまたはＲＡＭ等の格納装置を記録媒体として使用してもよい。
【００５１】
また、コンピュータ２００は、図１及び図２において説明したフェイルメモリ５０及び補正手段の機能を有していてもよい。例えば、コンピュータ２００は、エンコーダ３８が出力したエンコード信号を格納し、変化点のエッジ種に応じて格納したエンコード信号を補正してよい。この場合、コンピュータ２００は、予め与えられた補正値によってエンコード信号を補正する。
【００５２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５３】
【発明の効果】
上記説明から明らかなように、本発明によれば電子デバイスの出力信号の変化点のタイミングを精度よく測定することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る検出装置１００の構成の一例を示す図である。
【図２】 フェイルメモリ５０におけるデータ構成の一例を示す図である。
【図３】 電子デバイスが出力する出力信号の波形の一例を示す図である。
【図４】 図１において説明した検出装置１００の動作の一例を示す図である。
【図５】 検出装置１００を制御するコンピュータ２００の構成の一例を示す図である。
【符号の説明】
１０・・・マルチストローブ回路、１２・・・信号レベル検出部、１４・・・マルチストローブ生成部、１６・・・遅延回路、１８・・・比較器、２０・・・可変遅延回路、３０・・・バッファ部、３２・・・先入先出回路、３４・・・変化点検出部、３６・・・補正値格納部、３８・・・エンコーダ、４０・・・加算部、４２・・・検出部、４４・・・選択部、４６・・・論理積回路、４８・・・選択回路、５０・・・フェイルメモリ、５２・・・補正部、５４・・・エッジ種判定部、５６・・・排他的論理和回路、６０・・・コンパレータ、１００・・・検出装置、２００・・・コンピュータ、７００・・・ＣＰＵ、７０２・・・ＲＯＭ、７０４・・・ＲＡＭ、７０６・・・通信Ｉ／Ｆ、７１０・・・ハードディスクドライブ、７１２・・・ＦＤドライブ、７１４・・・ＣＤ−ＲＯＭドライブ、７２０・・・フレキシブルディスク、７２２・・・ＣＤ−ＲＯＭ

Claims (10)

1. 電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出する検出装置であって、
   ストローブ信号を順次遅延させて出力する、カスケード接続された複数の可変遅延回路を有し、位相の異なる複数のタイミングを示す複数のストローブを生成するマルチストローブ生成部と、
   前記可変遅延回路に対応して設けられ、対応する前記可変遅延回路が出力する前記ストローブ信号のタイミングにおける前記出力信号の前記信号レベルを検出する複数の比較器を有し、前記複数のストローブが示す前記複数のタイミングにおける前記出力信号の前記信号レベルを検出する信号レベル検出部と、
   前記複数のタイミングにおける前記複数の信号レベルにおいて、隣接するタイミングにおける２つの前記信号レベルが異なる場合に、前記変化点を検出する変化点検出部と、
   前記信号レベル検出部が検出した前記複数の信号レベルのうち、前記変化点より前又は後ろのタイミングにおける前記信号レベルを受け取り、受け取った前記信号レベルに基づいて前記変化点が立ち上がりエッジ又は立ち下がりエッジのいずれを示すかを判定するエッジ種判定部と、
   前記エッジ種判定部における判定結果に基づいて、前記変化点検出部が検出した前記変化点のタイミングを補正する補正部と、
   を備えることを特徴とする検出装置。
2. 前記信号レベル検出部は、前記変化点から予め定められた時間離れたタイミングにおける前記出力信号の信号レベルを検出することを特徴とする請求項１に記載の検出装置。
3. 前記立ち上がりエッジ及び前記立ち下がりエッジのそれぞれに対応する複数の補正値を格納する補正値格納部を更に備え、
   前記補正部は、前記エッジ種判定部における判定結果に応じた前記補正値を用いて前記変化点のタイミングを補正することを特徴とする請求項１または２に記載の検出装置。
4. 予め定められた前記補正値を格納する補正値格納部を更に備え、
   前記補正部は、前記エッジ種判定部における判定結果が予め定められた結果である場合に、前記補正値格納部が格納した前記補正値を用いて前記変化点のタイミングを補正することを特徴とする請求項３に記載の検出装置。
5. 前記変化点検出部は、
   前記隣接するタイミングにおける２つの前記信号レベルを受け取り、対応する２つの前記信号レベルが異なる場合にＨ論理を出力する複数の排他論理和回路と、
   複数の前記排他論理和回路の出力結果に基づいて、前記変化点のタイミングを示すエンコード信号を生成するエンコーダと
   を有することを特徴とする請求項３または４に記載の検出装置。
6. 前記補正部は、
   前記エンコード信号を受け取り、前記エンコード信号に前記補正値を加算した補正信号を出力する加算部と、
   前記エンコード信号及び前記補正信号を受け取り、前記エッジ種判定部における判定結果に応じて、前記エンコード信号又は前記補正信号のいずれかを、前記変化点のタイミングとして出力する選択部と
   を有することを特徴とする請求項５に記載の検出装置。
7. 前記エッジ種判定部は、前記エンコード信号に基づいて、前記変化点検出部が前記変化点を検出したか否かを更に判定し、
   前記選択部は、前記変化点検出部が前記変化点を検出したか否かに更に基づいて、前記エンコード信号又は前記補正信号のいずれかを選択して出力することを特徴とする請求項６に記載の検出装置。
8. 前記補正部は、
   前記変化点検出部が検出した前記変化点のタイミングと、前記エッジ種判定部が判定したエッジの種類とを対応付けて格納するフェイルメモリと、
   前記フェイルメモリが格納した前記エッジの種類に基づいて、対応する前記変化点のタイミングを補正する補正手段と
   を有することを特徴とする請求項７に記載の検出装置。
9. 電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出する検出方法であって、
   ストローブ信号を順次遅延させて出力する、カスケード接続された複数の可変遅延回路を利用して、位相の異なる複数のタイミングを示す複数のストローブを生成するマルチストローブ生成段階と、
   前記可変遅延回路に対応して設けられ、対応する前記可変遅延回路が出力する前記ストローブ信号のタイミングにおける前記出力信号の前記信号レベルを検出する複数の比較器を利用して、前記複数のストローブが示す前記複数のタイミングにおける前記出力信号の信号レベルを検出する信号レベル検出段階と、
   前記複数のタイミングにおける前記複数の信号レベルにおいて、隣接するタイミングにおける２つの前記信号レベルが異なる場合に、前記変化点を検出する変化点検出段階と、
   前記信号レベル検出段階で検出した前記複数の信号レベルのうち、前記変化点より前又は後ろのタイミングにおける前記信号レベルを受け取り、受け取った前記信号レベルに基づいて前記変化点が立ち上がりエッジ又は立ち下がりエッジのいずれを示すかを判定するエッジ種判定段階と、
   前記エッジ種判定段階における判定結果に基づいて、前記変化点検出段階で検出した前記変化点のタイミングを補正する補正段階と、
   を備えることを特徴とする検出方法。
10. 検出装置に、電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出させるプログラムであって、
    前記検出装置を、
    ストローブ信号を順次遅延させて出力する、カスケード接続された複数の可変遅延回路を有し、位相の異なる複数のタイミングを示す複数のストローブを生成するマルチストローブ生成部と、
    前記可変遅延回路に対応して設けられ、対応する前記可変遅延回路が出力する前記ストローブ信号のタイミングにおける前記出力信号の前記信号レベルを検出する複数の比較器を有し、前記複数のストローブが示す前記複数のタイミングにおける前記出力信号の信号レベルを検出する信号レベル検出部と、
    前記複数のタイミングにおける前記複数の信号レベルにおいて、隣接するタイミングにおける２つの前記信号レベルが異なる場合に、前記変化点を検出する変化点検出部と、
    前記信号レベル検出部が検出した前記複数の信号レベルのうち、前記変化点より前又は後ろのタイミングにおける前記信号レベルを受け取り、受け取った前記信号レベルに基づいて前記変化点が立ち上がりエッジ又は立ち下がりエッジのいずれを示すかを判定するエッジ種判定部と、
    前記エッジ種判定部における判定結果に基づいて、前記変化点検出部が検出した前記変化点のタイミングを補正する補正部と
    して機能させることを特徴とするプログラム。

Images