JP4294311B2 - 表示装置の作製方法および表示装置の加工基板 - Google Patents
表示装置の作製方法および表示装置の加工基板 Download PDFInfo
- Publication number
- JP4294311B2 JP4294311B2 JP2002379496A JP2002379496A JP4294311B2 JP 4294311 B2 JP4294311 B2 JP 4294311B2 JP 2002379496 A JP2002379496 A JP 2002379496A JP 2002379496 A JP2002379496 A JP 2002379496A JP 4294311 B2 JP4294311 B2 JP 4294311B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- pattern
- signal input
- input terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 72
- 230000003252 repetitive effect Effects 0.000 claims description 5
- 238000007689 inspection Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000648 calcium alginate Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000001878 Bakers yeast glycan Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000001095 magnesium carbonate Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/69—Arrangements or methods for testing or calibrating a device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型の表示装置およびその作製方法に関し、特に工程中および検査作業終了後に発生する静電気やプラズマ放電による素子破壊防止方法に関する。
【０００２】
【従来の技術】
近年、基板上に周辺回路を一体形成したアクティブマトリクス型の表示装置が開発されてきている。前記表示装置は、ＴＦＴを用いてなる表示部を有するアクティブマトリクス回路と、同様にＴＦＴを用いてなる周辺回路とを基板上に集積化した構成を有している半導体装置である。
【０００３】
また、製造面においては、生産性向上のため、加工基板の大型化が進み、近年では６００×７２０ｍｍサイズのガラス基板が主流になっている。今後もさらなる加工基板の大型化が進むと考えられている。加工基板が大型化することで、１枚あたりで作製出来る表示装置の枚数が多く出来る（多面取り）ため、生産性は大きく向上する。
【０００４】
前記ＴＦＴの断面図の一例を図12に示す。このようにＴＦＴを用いてなる回路は積層構造をしている。この回路は、構成する各層の加工基板上への蒸着と所望の回路パターンへの加工とを繰り返すことによって所望の積層構造となる。
【０００５】
各層の回路パターンへの加工は、一般にフォトリソグラフィー技術によって製造される。フォトリソグラフィーでは回路パターンを含むレチクルを介して、各層毎に被着されたフォトレジストに光を照射し、回路パターンをフォトレジストに露光する。そして、得られたレジスト膜を保護膜としてエッチングし回路パターンに加工を行う。
【０００６】
１枚の大型加工基板に、同形複数の回路を形成する方法として、ステップ・アンド・リピート露光方法がある。図１1に、この露光方法を行う露光装置の概略図を示す。この露光装置は露光するための光源1１０１と、光源からの光を部分的に遮光することによってレチクル上の露光領域を選択するためのブラインド1１０３、1１０４，1１０５，1１０６と、レチクル1１０２と、パターンを投影する投影レンズ1１０９と、加工基板1１１０を移動させる可動ステージ1１１１からなる。
【０００７】
このステップ・アンド・リピート露光方法は、フォトリソグラフィー技術の、回路パターンを含むレチクルを介して行うフォトレジストへ露光を、加工基板1１１０の移動と交互に繰り返すことにより、加工基板上のフォトレジストに同形複数の回路パターンに露光することが出来る露光方法である。
【０００８】
したがって、この方法により、図１（Ｂ）に示すレチクル１０２上に形成された表示装置パターン１０３、信号入力端子パターン１０４でなる露光単位Ｄｉｓ１０５を繰り返し露光することによって、図１（Ａ）に示すように複数の表示装置を形成することが可能である。
【０００９】
つまり、レチクル上に回路を構成する各層の回路パターンを形成し、各層毎に加工基板上に繰り返し露光を行うことにより、少ないレチクル数で多くの所望の回路を複数作製することが出来るため、回路作製コストの低減が可能となる。
【００１０】
一般に、ステップ・アンド・リピート露光方法においては、一連の露光工程に要する時間は、露光回数が少なければ少ないほど短くなる。さらに、露光に必要なレチクルの枚数が少なければレチクルの更新の作業が少なくなるため短くなる。さらに、露光に必要なレチクルの枚数が少なければ少ないほどレチクル作製にかかるコストを抑えることができる。
【００１１】
表示装置を製造する際には加工基板上には静電対策や検査工程の効率化等を講ずるため表示装置以外のパターンの形成が必要な場合がある。
【００１２】
例えば、図２（Ａ）に示すように、加工基板１０１上に、表示装置１０３、信号入力端子１０４と同時に、前記静電対策や検査工程に用いる回路群（パターンＡと表記する）２０１を繰り返し露光する方法がある。
【００１３】
この場合、図２（Ｂ）に示すように、レチクル１０２上に、表示装置パターン１０３、信号入力端子パターン１０４、パターンＡ２０１をそれぞれ１対１の組み合わせで形成しておくことにより、繰り返し露光によって同時に形成出来る。この方法によると、表示装置以外のパターンを含む場合でも、露光時間等が長くなることがない。すなわち生産性を低下させない。
【００１４】
この一例を図３に示す。図３（Ａ）に示すように、加工基板１０１上に、複数の表示装置１０３、信号入力端子１０４、ショート用パターンＳ３０１が形成されている。このショート用パターンＳ３０１は図３（Ａ）に示すレチクル１０２上のショート用パターンＳ３０１と表示装置用パターン１０３を含む露光単位Ｄｉｓ＋Ｓ３０２を加工基板１０１上に繰り返し露光することにより形成されるので、表示装置そのものの生産性を低下させずに形成が可能である。
【００１５】
一方、加工基板にガラス基板や石英基板を用いる場合、基板表面での絶縁性が高いため、プラズマＣＶＤ成膜、スパッタリング、ドライエッチング等の工程において、オープンとなった配線上に静電気による電荷のチャージ等が生じ、素子が破壊される、静電破壊という現象がある。さらに、工程中以外にも、基板のアライメント、搬送等の作業中に生ずる静電気によっても、静電破壊が生ずることがある。
【００１６】
そこで、工程中には、オープンとなった信号入力端同士を出来るだけショートしておくことにより、電荷のチャージによって大きな電位差を生じにくくし、静電破壊を防止する方法がとられている。このような用途で形成された図３に示されるような表示装置の信号入力線同士を直接ショートするためのショート用パターンＳ３０１設け、加工基板上の表示装置を１枚ごとに分断する工程において除去されるのが一般的である。
【００１７】
【発明が解決しようとする課題】
一方、表示装置以外のパターンが、図４（Ａ）に示すように、パターンＢ４０１、パターンＣ４０２、パターンＤ４０３、パターンＥ４０４のように、表示装置パターン１０３と１対１の組み合わせで繰り返されない場合は、一般的には後述する２つの露光方法がある。
【００１８】
第１の露光方法は図４（Ｂ）に示す様に表示装置パターン１０３とパターンＢ４０１、パターンＣ４０２、パターンＤ４０３、パターンＥ４０４とを、それぞれ個別の露光単位である露光単位Ｄｉｓ１０５,露光単位Ｂ４０５,露光単位Ｃ４０６,露光単位Ｄ４０７, 露光単位Ｅ４０８として露光する方法である。
【００１９】
第２の露光方法は図５（Ａ）に示す様に、図４（Ａ）と同様のパターンを加工基板１０１上に形成するにあたり、複数の異なるレチクル１０２を用いて、表示装置パターン１０３とパターンＢ４０１、パターンＣ４０２、パターンＤ４０３、パターンＥ４０４とをそれぞれ組み合わせた露光単位Ｄｉｓ＋Ｂ５０１, 露光単位Ｄｉｓ＋Ｃ５０２, 露光単位Ｄｉｓ＋Ｄ５０３, 露光単位Ｄｉｓ＋Ｅ５０４を用いて露光する方法である。
【００２０】
第１の方法は、表示装置パターン１０３のみを含む露光単位Ｄｉｓ１０５の露光に加え、新たな露光単位(露光単位Ｂ４０５,露光単位Ｃ４０６,露光単位Ｄ４０７, 露光単位Ｅ４０８)の露光が必要になる。従って露光工程に要する時間が増大する。
【００２１】
第２の方法は、新たなレチクルが必要となり、レチクル枚数が増大する。このため、露光工程に要する時間と、レチクル製造のコストが共に増大する。
【００２２】
従って、装置のパターンに比べ規則性に乏しいパターンによって静電対策や検査工程の効率化等を講ずる場合には、第１、第２の方法ともに生産性を犠牲にするという問題が発生する。
【００２３】
加えて、大型の加工基板上に表示装置を多数形成し、後に分断して製品とする工程においては、表示装置が正常に動作するかどうかの回路検査が必要となる。このような回路検査は、工程中に行われる必要があるため、このとき、各回路は独立していなければならない。よって、前述したショート用パターンＳ３０１は、この検査前に切断されていなくてはならない。
【００２４】
つまり、一度回路検査を行った後の工程では、形成されたショート用パターンＳ３０１はもはや機能しない状態となっていることになる。従って、従来のショート用パターンＳ３０１では回路検査後に発生する静電気による素子破壊を十分防止できないことが問題となっていた。
【００２５】
理想的には、回路検査の際は表示装置の信号入力端子同士はオープンにされているのが望ましく、他の工程あるいは基板搬送中などには、信号入力端子同士はショートされているのが望ましい。
【００２６】
ところで、検査前のショート用パターン切断工程では、複数のショートパターンの切断部を集合させることにより切断工程にかかる時間を短縮することが出来る。また、切断部から発生するパーティクルによる表示装置への影響を最小限にするために、切断部は出来るだけ基板端部に設置することが好ましい。このような場合、入力端子から加工基板の端部まで配線パターンの引き出しが必要となる。
【００２７】
しかしながら、図６に示すように各入力端子から加工基板の端部まで引き出された配線パターンである引き出し配線パターン６０１は、表示装置パターン１０３の配列パターンに比べ、法則性に乏しい。よって、引き出し配線パターン６０１を形成するには、前述した２つの方法のいずれかを用いなければならない。
【００２８】
具体的には、第１の露光方法に従い、図７（Ｂ）に示す様に表示装置パターン１０３と引き出し配線パターン６０１を分割した分割配線パターンＢＢ７０１、分割配線パターンＢＣ７０２、分割配線パターンＢＤ７０３、分割配線パターンＢＥ７０４とを個別に含む露光単位である露光単位Ｄｉｓ１０５,露光単位ＢＢ７０５,露光単位ＢＣ７０６,露光単位ＢＤ７０７, 露光単位ＢＥ７０８を用いて繰り返し露光を行い、図７（Ａ）に示すような露光パターンを得る方法である。
【００２９】
または、第２の露光方法に従い、図８（Ａ）に示す様に複数のレチクル１０２を用いて表示装置パターン１０３と分割配線パターンＢＢ７０１、分割配線パターンＢＣ７０２、分割配線パターンＢＤ７０３、分割配線パターンＢＥ７０４とを組み合わせた露光単位Ｄｉｓ＋ＢＢ８０１, 露光単位Ｄｉｓ＋ＢＣ８０２, 露光単位Ｄｉｓ＋ＢＤ８０３, 露光単位Ｄｉｓ＋ＢＥ８０４を用いて繰り返し露光を行い、図８（Ａ）に示すような露光パターンを得る方法である。
【００３０】
いずれの方法を用いた場合でも、前述のように、露光時間の増大や、レチクル枚数の増大といった、生産性に直接影響するデメリットを有している。このように、入力端子から加工基板の端部まで配線パターンの引き出しを形成する場合は、表示装置のみを加工基板上に形成した場合よりも生産性が低下する問題が生じていた。
【００３１】
本発明は、上記の課題に鑑みてなされたものであり、新規の構成および方法を用いて、表示装置周辺の、静電破壊防止用の入力端子から加工基板の端部まで引き出された配線パターンを効率的に形成する方法を提供するものである。
【００３２】
【課題を解決するための手段】
【００３３】
加工基板上に複数形成された表示装置と、表示装置の信号入力端子から加工基板の端部まで引き出された配線パターンは、表示装置を形成するパターンと、配線パターンの一部とを繰り返し形状とし、表示装置の配列と同数で繰り返し配列とする。
【００３４】
これにより、露光工程において露光時間を増大させることなく、かつ生産性をそのままに、加工基板上に複数形成された表示装置と、表示装置の信号入力端子から加工基板の端部まで引き出された配線パターンとを形成することが出来る。
【００３５】
表示装置の信号入力端子から加工基板の端部まで引き出された配線パターンと脱着可能な導電性器具との接触と非接触によって、表示装置の信号入力端子同士をショートする状態とオープンにする状態との切り替えを容易にする。
【００３６】
これにより、回路検査と回路検査前後の静電対策の両立が可能になり歩留まりを向上させることになる。
【００３７】
【発明の実施の形態】
以下に、本発明の実施の形態について記載する。図９、図１０を用いて、本発明の半導体装置の製造方法を説明する。ここでは、半導体装置の例としては表示装置を例に挙げ、表示装置を加工基板上に複数形成する製造工程を例として説明する。
【００３８】
周辺回路を一体形成したアクティブマトリクス型の表示装置を製造するために加工基板１０１を用いる。この加工基板上に配列した複数のアクティブマトリクス型の表示装置パターン１０３と、信号入力端子１０４から加工基板１０１の端部まで引き出された配線パターンである引き出し配線パターン群９０１を製造する。引き出し配線パターン群９０１と加工基板の端部で接触している導電性器具９０２は、各信号入力端子をショートさせるためのものであり脱着が可能なものである。
【００３９】
新規の構成および方法を用いて、上記加工基板１０１上に表示装置周辺の、引き出し配線パターン群９０１を効率的に形成し、回路検査前後も各信号入力端子をショートすることによる静電破壊対策が可能な表示装置の製造方法を示す。
【００４０】
上記加工基板１０１上に形成されるアクティブマトリクス型の表示装置を構成するＴＦＴ等と、引き出し配線パターン群９０１とは、各層の蒸着と、パターニングとを連続することにより積層構造を構築する。
【００４１】
アクティブマトリクス型の表示装置と、引き出し配線パターン群９０１を構成する各層のパターンを形成するためのレチクルを用意する。前記各層のレチクル上の露光単位をステップ・アンド・リピート露光方法により加工基板上に繰り返し露光しアクティブマトリクス型の表示装置と、引き出し配線パターン群９０１とを製造する。
【００４２】
図１０を用いて、引き出し配線パターン群９０１を形成するためのレチクル上のレイアウト方法を以下に記す。
【００４３】
レチクル１０２に表示装置パターン１０３と、繰り返し露光により引き出し配線パターン群９０１を形成するための繰り返し配線パターン群１００１と、を含む露光単位Ｄｉｓ＋Ｒ１００６をレイアウトする。
【００４４】
繰り返し配線パターン群１００１は、前記露光単位Ｄｉｓ＋Ｒ１００６を図１０（ｂ）の様に繰り返し配列した際、互いに接続し、引き出し配線パターン群０９０１を形成するようにレイアウトする。すなわち、繰り返し配線パターン群１００１内の繰り返し配線パターンＲＡ１００２と、繰り返し配線パターンＲＢ１００３と、繰り返し配線パターンＲＣ１００４と、繰り返し配線パターンＲＤ１００５とは、露光単位Ｄｉｓ＋Ｒ１００６を図１０（ｂ）のように繰り返し露光した際に互いに接続し、引き出し配線パターンＲＡ＋ＲＢ＋ＲＣ＋ＲＤ１００７を形成するようにレイアウトする。繰り返し配線パターン群１００１内のその他の繰り返し配線パターンも同様にレイアウトする。
【００４５】
前記のレチクルを用いてステップ・アンド・リピート露光方法による、表示装置パターン１０３と、引き出し配線パターン群９０１の形成方法を以下に記す。
【００４６】
前記露光単位Ｄｉｓ＋Ｒ１００６をステップ・アンド・リピート露光方法により図１０（ｂ）に示す配列になるように繰り返し露光を行う。この繰り返し露光により加工基板上１０１に表示装置パターン１０３と、繰り返し配線パターン群１００１の接続により、引き出し配線パターン群９０１とを形成する。すなわち、図１０（Ａ）の露光単位Ｄｉｓ＋Ｒ１００６を図１０（ｂ）のように繰り返し露光することにより、繰り返し配線パターンＲＡ１００２と、繰り返し配線パターンＲＢ１００３と、繰り返し配線パターンＲＣ１００４と、繰り返し配線パターンＲＤ１００５とを接続し配線パターンＲＡ＋ＲＢ＋ＲＣ＋ＲＤ１００７を形成する。
【００４７】
引き出し配線パターン群９０１の内、引き出し配線パターン１００７以外の引き出し配線パターンも同様に繰り返し配線パターンの接続によって形成する。
【００４８】
また、図９の繰り返し配線パターン群１００１の接続によって形成される表示装置の信号入力端子と接続していない配線パターンは、引き出し配線パターン群９０１を形成する過程に付随して形成される副産物パターン群９０３である。この副産物パターン群９０３には特に役割はない。
【００４９】
上記の方法により加工基板上に複数の表示装置のみを製造する場合の露光回数と変わらない露光回数で複数の表示装置と、各表示装置の信号入力端子から加工基板の端部まで引き出された引き出し配線のパターン群９０１とを製造することが可能となる。
【００５０】
なお、引き出し配線パターン群９０１は、表示装置の配線パターンを形成する層を用いて形成するのが望ましいが、特に限定はしない。工程の都合や、表示装置の構成によっては、ＴＦＴのゲート電極を形成する層を用いて、引き出し配線パターン群９０１を形成しても良い。
【００５１】
次に、表示装置の信号入力端子同士をショートする状態とオープンにする状態との切り替えを容易にする方法を下記に記す。
【００５２】
引き出し配線のパターン群９０１を製造する工程が終了後、図９に示すような導電性器具９０２を引き出し配線パターン群９０１に接触させ各表示装置の信号入力端子をショートさせる。その後の工程は加工基板１０１の端部に導電性クリップ９０２が装着されたまま行う。
【００５３】
回路検査の際には、加工基板１０１の端部の導電性クリップ９０２を加工基板１０１の端部から外し、各表示装置の信号入力端子をオープンな状態として、アクティブマトリクス型の表示装置の回路検査を行う。
【００５４】
回路検査終了後、導電性クリップ９０２を再び引き出し配線パターン群９０１に接触させ、各表示装置の信号入力端子をショートさせる。その後、次工程および加工基板の運搬を行う。
【００５５】
以上の新規構成および方法を用いることにより上記加工基板上に表示装置周辺の、静電破壊防止用の信号入力端子から加工基板の端部まで引き出された引き出し配線パターン群９０１を効率的に形成し、ＴＦＴ工程終了以降の回路検査後も信号入力端子をショートすることによる静電破壊対策が可能な表示装置の製造をすることが可能となる。
【００５６】
本実施形態ではＴＦＴを用いた半導体装置の一例として表示装置の製造方法を説明したが、同様の方法を用いてＣＰＵやメモリ等を製造しても良い。
【００５７】
【発明の効果】
本発明に開示する発明を利用することにより、生産性を犠牲にすることなく回路検査前後の静電破壊を防ぎ生産歩留まりを向上させることが出来る。
【図面の簡単な説明】
【図１】 加工基板上に繰り返しパターンを連続露光する工程を示す図。
【図２】 加工基板上に繰り返しパターンを連続露光する工程を示す図。
【図３】 加工基板上に繰り返しパターンを連続露光する工程を示す図。
【図４】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図５】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図６】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図７】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図８】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図９】 本発明に従って連続露光により形成されるショート用パターンと、端子のショート方法を示す図。
【図１０】 本発明に従って、加工基板上にショート用パターンを含むパターンを連続露光する工程を示す図。
【図１１】 加工基板上に繰り返しパターンを連続露光する露光装置を示す図。
【図１２】 ＴＦＴの断面を示す図。
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型の表示装置およびその作製方法に関し、特に工程中および検査作業終了後に発生する静電気やプラズマ放電による素子破壊防止方法に関する。
【０００２】
【従来の技術】
近年、基板上に周辺回路を一体形成したアクティブマトリクス型の表示装置が開発されてきている。前記表示装置は、ＴＦＴを用いてなる表示部を有するアクティブマトリクス回路と、同様にＴＦＴを用いてなる周辺回路とを基板上に集積化した構成を有している半導体装置である。
【０００３】
また、製造面においては、生産性向上のため、加工基板の大型化が進み、近年では６００×７２０ｍｍサイズのガラス基板が主流になっている。今後もさらなる加工基板の大型化が進むと考えられている。加工基板が大型化することで、１枚あたりで作製出来る表示装置の枚数が多く出来る（多面取り）ため、生産性は大きく向上する。
【０００４】
前記ＴＦＴの断面図の一例を図12に示す。このようにＴＦＴを用いてなる回路は積層構造をしている。この回路は、構成する各層の加工基板上への蒸着と所望の回路パターンへの加工とを繰り返すことによって所望の積層構造となる。
【０００５】
各層の回路パターンへの加工は、一般にフォトリソグラフィー技術によって製造される。フォトリソグラフィーでは回路パターンを含むレチクルを介して、各層毎に被着されたフォトレジストに光を照射し、回路パターンをフォトレジストに露光する。そして、得られたレジスト膜を保護膜としてエッチングし回路パターンに加工を行う。
【０００６】
１枚の大型加工基板に、同形複数の回路を形成する方法として、ステップ・アンド・リピート露光方法がある。図１1に、この露光方法を行う露光装置の概略図を示す。この露光装置は露光するための光源1１０１と、光源からの光を部分的に遮光することによってレチクル上の露光領域を選択するためのブラインド1１０３、1１０４，1１０５，1１０６と、レチクル1１０２と、パターンを投影する投影レンズ1１０９と、加工基板1１１０を移動させる可動ステージ1１１１からなる。
【０００７】
このステップ・アンド・リピート露光方法は、フォトリソグラフィー技術の、回路パターンを含むレチクルを介して行うフォトレジストへ露光を、加工基板1１１０の移動と交互に繰り返すことにより、加工基板上のフォトレジストに同形複数の回路パターンに露光することが出来る露光方法である。
【０００８】
したがって、この方法により、図１（Ｂ）に示すレチクル１０２上に形成された表示装置パターン１０３、信号入力端子パターン１０４でなる露光単位Ｄｉｓ１０５を繰り返し露光することによって、図１（Ａ）に示すように複数の表示装置を形成することが可能である。
【０００９】
つまり、レチクル上に回路を構成する各層の回路パターンを形成し、各層毎に加工基板上に繰り返し露光を行うことにより、少ないレチクル数で多くの所望の回路を複数作製することが出来るため、回路作製コストの低減が可能となる。
【００１０】
一般に、ステップ・アンド・リピート露光方法においては、一連の露光工程に要する時間は、露光回数が少なければ少ないほど短くなる。さらに、露光に必要なレチクルの枚数が少なければレチクルの更新の作業が少なくなるため短くなる。さらに、露光に必要なレチクルの枚数が少なければ少ないほどレチクル作製にかかるコストを抑えることができる。
【００１１】
表示装置を製造する際には加工基板上には静電対策や検査工程の効率化等を講ずるため表示装置以外のパターンの形成が必要な場合がある。
【００１２】
例えば、図２（Ａ）に示すように、加工基板１０１上に、表示装置１０３、信号入力端子１０４と同時に、前記静電対策や検査工程に用いる回路群（パターンＡと表記する）２０１を繰り返し露光する方法がある。
【００１３】
この場合、図２（Ｂ）に示すように、レチクル１０２上に、表示装置パターン１０３、信号入力端子パターン１０４、パターンＡ２０１をそれぞれ１対１の組み合わせで形成しておくことにより、繰り返し露光によって同時に形成出来る。この方法によると、表示装置以外のパターンを含む場合でも、露光時間等が長くなることがない。すなわち生産性を低下させない。
【００１４】
この一例を図３に示す。図３（Ａ）に示すように、加工基板１０１上に、複数の表示装置１０３、信号入力端子１０４、ショート用パターンＳ３０１が形成されている。このショート用パターンＳ３０１は図３（Ａ）に示すレチクル１０２上のショート用パターンＳ３０１と表示装置用パターン１０３を含む露光単位Ｄｉｓ＋Ｓ３０２を加工基板１０１上に繰り返し露光することにより形成されるので、表示装置そのものの生産性を低下させずに形成が可能である。
【００１５】
一方、加工基板にガラス基板や石英基板を用いる場合、基板表面での絶縁性が高いため、プラズマＣＶＤ成膜、スパッタリング、ドライエッチング等の工程において、オープンとなった配線上に静電気による電荷のチャージ等が生じ、素子が破壊される、静電破壊という現象がある。さらに、工程中以外にも、基板のアライメント、搬送等の作業中に生ずる静電気によっても、静電破壊が生ずることがある。
【００１６】
そこで、工程中には、オープンとなった信号入力端同士を出来るだけショートしておくことにより、電荷のチャージによって大きな電位差を生じにくくし、静電破壊を防止する方法がとられている。このような用途で形成された図３に示されるような表示装置の信号入力線同士を直接ショートするためのショート用パターンＳ３０１設け、加工基板上の表示装置を１枚ごとに分断する工程において除去されるのが一般的である。
【００１７】
【発明が解決しようとする課題】
一方、表示装置以外のパターンが、図４（Ａ）に示すように、パターンＢ４０１、パターンＣ４０２、パターンＤ４０３、パターンＥ４０４のように、表示装置パターン１０３と１対１の組み合わせで繰り返されない場合は、一般的には後述する２つの露光方法がある。
【００１８】
第１の露光方法は図４（Ｂ）に示す様に表示装置パターン１０３とパターンＢ４０１、パターンＣ４０２、パターンＤ４０３、パターンＥ４０４とを、それぞれ個別の露光単位である露光単位Ｄｉｓ１０５,露光単位Ｂ４０５,露光単位Ｃ４０６,露光単位Ｄ４０７, 露光単位Ｅ４０８として露光する方法である。
【００１９】
第２の露光方法は図５（Ａ）に示す様に、図４（Ａ）と同様のパターンを加工基板１０１上に形成するにあたり、複数の異なるレチクル１０２を用いて、表示装置パターン１０３とパターンＢ４０１、パターンＣ４０２、パターンＤ４０３、パターンＥ４０４とをそれぞれ組み合わせた露光単位Ｄｉｓ＋Ｂ５０１, 露光単位Ｄｉｓ＋Ｃ５０２, 露光単位Ｄｉｓ＋Ｄ５０３, 露光単位Ｄｉｓ＋Ｅ５０４を用いて露光する方法である。
【００２０】
第１の方法は、表示装置パターン１０３のみを含む露光単位Ｄｉｓ１０５の露光に加え、新たな露光単位(露光単位Ｂ４０５,露光単位Ｃ４０６,露光単位Ｄ４０７, 露光単位Ｅ４０８)の露光が必要になる。従って露光工程に要する時間が増大する。
【００２１】
第２の方法は、新たなレチクルが必要となり、レチクル枚数が増大する。このため、露光工程に要する時間と、レチクル製造のコストが共に増大する。
【００２２】
従って、装置のパターンに比べ規則性に乏しいパターンによって静電対策や検査工程の効率化等を講ずる場合には、第１、第２の方法ともに生産性を犠牲にするという問題が発生する。
【００２３】
加えて、大型の加工基板上に表示装置を多数形成し、後に分断して製品とする工程においては、表示装置が正常に動作するかどうかの回路検査が必要となる。このような回路検査は、工程中に行われる必要があるため、このとき、各回路は独立していなければならない。よって、前述したショート用パターンＳ３０１は、この検査前に切断されていなくてはならない。
【００２４】
つまり、一度回路検査を行った後の工程では、形成されたショート用パターンＳ３０１はもはや機能しない状態となっていることになる。従って、従来のショート用パターンＳ３０１では回路検査後に発生する静電気による素子破壊を十分防止できないことが問題となっていた。
【００２５】
理想的には、回路検査の際は表示装置の信号入力端子同士はオープンにされているのが望ましく、他の工程あるいは基板搬送中などには、信号入力端子同士はショートされているのが望ましい。
【００２６】
ところで、検査前のショート用パターン切断工程では、複数のショートパターンの切断部を集合させることにより切断工程にかかる時間を短縮することが出来る。また、切断部から発生するパーティクルによる表示装置への影響を最小限にするために、切断部は出来るだけ基板端部に設置することが好ましい。このような場合、入力端子から加工基板の端部まで配線パターンの引き出しが必要となる。
【００２７】
しかしながら、図６に示すように各入力端子から加工基板の端部まで引き出された配線パターンである引き出し配線パターン６０１は、表示装置パターン１０３の配列パターンに比べ、法則性に乏しい。よって、引き出し配線パターン６０１を形成するには、前述した２つの方法のいずれかを用いなければならない。
【００２８】
具体的には、第１の露光方法に従い、図７（Ｂ）に示す様に表示装置パターン１０３と引き出し配線パターン６０１を分割した分割配線パターンＢＢ７０１、分割配線パターンＢＣ７０２、分割配線パターンＢＤ７０３、分割配線パターンＢＥ７０４とを個別に含む露光単位である露光単位Ｄｉｓ１０５,露光単位ＢＢ７０５,露光単位ＢＣ７０６,露光単位ＢＤ７０７, 露光単位ＢＥ７０８を用いて繰り返し露光を行い、図７（Ａ）に示すような露光パターンを得る方法である。
【００２９】
または、第２の露光方法に従い、図８（Ａ）に示す様に複数のレチクル１０２を用いて表示装置パターン１０３と分割配線パターンＢＢ７０１、分割配線パターンＢＣ７０２、分割配線パターンＢＤ７０３、分割配線パターンＢＥ７０４とを組み合わせた露光単位Ｄｉｓ＋ＢＢ８０１, 露光単位Ｄｉｓ＋ＢＣ８０２, 露光単位Ｄｉｓ＋ＢＤ８０３, 露光単位Ｄｉｓ＋ＢＥ８０４を用いて繰り返し露光を行い、図８（Ａ）に示すような露光パターンを得る方法である。
【００３０】
いずれの方法を用いた場合でも、前述のように、露光時間の増大や、レチクル枚数の増大といった、生産性に直接影響するデメリットを有している。このように、入力端子から加工基板の端部まで配線パターンの引き出しを形成する場合は、表示装置のみを加工基板上に形成した場合よりも生産性が低下する問題が生じていた。
【００３１】
本発明は、上記の課題に鑑みてなされたものであり、新規の構成および方法を用いて、表示装置周辺の、静電破壊防止用の入力端子から加工基板の端部まで引き出された配線パターンを効率的に形成する方法を提供するものである。
【００３２】
【課題を解決するための手段】
【００３３】
加工基板上に複数形成された表示装置と、表示装置の信号入力端子から加工基板の端部まで引き出された配線パターンは、表示装置を形成するパターンと、配線パターンの一部とを繰り返し形状とし、表示装置の配列と同数で繰り返し配列とする。
【００３４】
これにより、露光工程において露光時間を増大させることなく、かつ生産性をそのままに、加工基板上に複数形成された表示装置と、表示装置の信号入力端子から加工基板の端部まで引き出された配線パターンとを形成することが出来る。
【００３５】
表示装置の信号入力端子から加工基板の端部まで引き出された配線パターンと脱着可能な導電性器具との接触と非接触によって、表示装置の信号入力端子同士をショートする状態とオープンにする状態との切り替えを容易にする。
【００３６】
これにより、回路検査と回路検査前後の静電対策の両立が可能になり歩留まりを向上させることになる。
【００３７】
【発明の実施の形態】
以下に、本発明の実施の形態について記載する。図９、図１０を用いて、本発明の半導体装置の製造方法を説明する。ここでは、半導体装置の例としては表示装置を例に挙げ、表示装置を加工基板上に複数形成する製造工程を例として説明する。
【００３８】
周辺回路を一体形成したアクティブマトリクス型の表示装置を製造するために加工基板１０１を用いる。この加工基板上に配列した複数のアクティブマトリクス型の表示装置パターン１０３と、信号入力端子１０４から加工基板１０１の端部まで引き出された配線パターンである引き出し配線パターン群９０１を製造する。引き出し配線パターン群９０１と加工基板の端部で接触している導電性器具９０２は、各信号入力端子をショートさせるためのものであり脱着が可能なものである。
【００３９】
新規の構成および方法を用いて、上記加工基板１０１上に表示装置周辺の、引き出し配線パターン群９０１を効率的に形成し、回路検査前後も各信号入力端子をショートすることによる静電破壊対策が可能な表示装置の製造方法を示す。
【００４０】
上記加工基板１０１上に形成されるアクティブマトリクス型の表示装置を構成するＴＦＴ等と、引き出し配線パターン群９０１とは、各層の蒸着と、パターニングとを連続することにより積層構造を構築する。
【００４１】
アクティブマトリクス型の表示装置と、引き出し配線パターン群９０１を構成する各層のパターンを形成するためのレチクルを用意する。前記各層のレチクル上の露光単位をステップ・アンド・リピート露光方法により加工基板上に繰り返し露光しアクティブマトリクス型の表示装置と、引き出し配線パターン群９０１とを製造する。
【００４２】
図１０を用いて、引き出し配線パターン群９０１を形成するためのレチクル上のレイアウト方法を以下に記す。
【００４３】
レチクル１０２に表示装置パターン１０３と、繰り返し露光により引き出し配線パターン群９０１を形成するための繰り返し配線パターン群１００１と、を含む露光単位Ｄｉｓ＋Ｒ１００６をレイアウトする。
【００４４】
繰り返し配線パターン群１００１は、前記露光単位Ｄｉｓ＋Ｒ１００６を図１０（ｂ）の様に繰り返し配列した際、互いに接続し、引き出し配線パターン群０９０１を形成するようにレイアウトする。すなわち、繰り返し配線パターン群１００１内の繰り返し配線パターンＲＡ１００２と、繰り返し配線パターンＲＢ１００３と、繰り返し配線パターンＲＣ１００４と、繰り返し配線パターンＲＤ１００５とは、露光単位Ｄｉｓ＋Ｒ１００６を図１０（ｂ）のように繰り返し露光した際に互いに接続し、引き出し配線パターンＲＡ＋ＲＢ＋ＲＣ＋ＲＤ１００７を形成するようにレイアウトする。繰り返し配線パターン群１００１内のその他の繰り返し配線パターンも同様にレイアウトする。
【００４５】
前記のレチクルを用いてステップ・アンド・リピート露光方法による、表示装置パターン１０３と、引き出し配線パターン群９０１の形成方法を以下に記す。
【００４６】
前記露光単位Ｄｉｓ＋Ｒ１００６をステップ・アンド・リピート露光方法により図１０（ｂ）に示す配列になるように繰り返し露光を行う。この繰り返し露光により加工基板上１０１に表示装置パターン１０３と、繰り返し配線パターン群１００１の接続により、引き出し配線パターン群９０１とを形成する。すなわち、図１０（Ａ）の露光単位Ｄｉｓ＋Ｒ１００６を図１０（ｂ）のように繰り返し露光することにより、繰り返し配線パターンＲＡ１００２と、繰り返し配線パターンＲＢ１００３と、繰り返し配線パターンＲＣ１００４と、繰り返し配線パターンＲＤ１００５とを接続し配線パターンＲＡ＋ＲＢ＋ＲＣ＋ＲＤ１００７を形成する。
【００４７】
引き出し配線パターン群９０１の内、引き出し配線パターン１００７以外の引き出し配線パターンも同様に繰り返し配線パターンの接続によって形成する。
【００４８】
また、図９の繰り返し配線パターン群１００１の接続によって形成される表示装置の信号入力端子と接続していない配線パターンは、引き出し配線パターン群９０１を形成する過程に付随して形成される副産物パターン群９０３である。この副産物パターン群９０３には特に役割はない。
【００４９】
上記の方法により加工基板上に複数の表示装置のみを製造する場合の露光回数と変わらない露光回数で複数の表示装置と、各表示装置の信号入力端子から加工基板の端部まで引き出された引き出し配線のパターン群９０１とを製造することが可能となる。
【００５０】
なお、引き出し配線パターン群９０１は、表示装置の配線パターンを形成する層を用いて形成するのが望ましいが、特に限定はしない。工程の都合や、表示装置の構成によっては、ＴＦＴのゲート電極を形成する層を用いて、引き出し配線パターン群９０１を形成しても良い。
【００５１】
次に、表示装置の信号入力端子同士をショートする状態とオープンにする状態との切り替えを容易にする方法を下記に記す。
【００５２】
引き出し配線のパターン群９０１を製造する工程が終了後、図９に示すような導電性器具９０２を引き出し配線パターン群９０１に接触させ各表示装置の信号入力端子をショートさせる。その後の工程は加工基板１０１の端部に導電性クリップ９０２が装着されたまま行う。
【００５３】
回路検査の際には、加工基板１０１の端部の導電性クリップ９０２を加工基板１０１の端部から外し、各表示装置の信号入力端子をオープンな状態として、アクティブマトリクス型の表示装置の回路検査を行う。
【００５４】
回路検査終了後、導電性クリップ９０２を再び引き出し配線パターン群９０１に接触させ、各表示装置の信号入力端子をショートさせる。その後、次工程および加工基板の運搬を行う。
【００５５】
以上の新規構成および方法を用いることにより上記加工基板上に表示装置周辺の、静電破壊防止用の信号入力端子から加工基板の端部まで引き出された引き出し配線パターン群９０１を効率的に形成し、ＴＦＴ工程終了以降の回路検査後も信号入力端子をショートすることによる静電破壊対策が可能な表示装置の製造をすることが可能となる。
【００５６】
本実施形態ではＴＦＴを用いた半導体装置の一例として表示装置の製造方法を説明したが、同様の方法を用いてＣＰＵやメモリ等を製造しても良い。
【００５７】
【発明の効果】
本発明に開示する発明を利用することにより、生産性を犠牲にすることなく回路検査前後の静電破壊を防ぎ生産歩留まりを向上させることが出来る。
【図面の簡単な説明】
【図１】 加工基板上に繰り返しパターンを連続露光する工程を示す図。
【図２】 加工基板上に繰り返しパターンを連続露光する工程を示す図。
【図３】 加工基板上に繰り返しパターンを連続露光する工程を示す図。
【図４】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図５】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図６】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図７】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図８】 加工基板上に繰り返しでない領域を含むパターンを連続露光する工程を示す図。
【図９】 本発明に従って連続露光により形成されるショート用パターンと、端子のショート方法を示す図。
【図１０】 本発明に従って、加工基板上にショート用パターンを含むパターンを連続露光する工程を示す図。
【図１１】 加工基板上に繰り返しパターンを連続露光する露光装置を示す図。
【図１２】 ＴＦＴの断面を示す図。
Claims (4)
- 同一のレチクルを用いて繰り返し露光を行うことによって、基板上に複数の同一のパターンを形成し、
前記複数の同一のパターンのそれぞれは、信号入力端子を有する表示装置パターンと、前記信号入力端子と接続する配線を有する複数の配線パターンと、を有し、
前記複数の同一のパターンは、前記基板の一端から他端まで繰り返し配列され、
前記信号入力端子と接続する配線のそれぞれは、他の信号入力端子と接続する配線と重ならず且つ接続することなく、前記信号入力端子から前記基板の一端へ引き出されていることを特徴とする表示装置の作製方法。 - 請求項１において、
脱着可能な導電性器具を、前記基板の一端へ引き出された配線のそれぞれと前記基板の一端において接触させることにより、前記表示装置パターンのそれぞれが有する信号入力端子同士をショートさせることを特徴とする表示装置の作製方法。 - 加工基板上に複数の同一のパターンを有し、
前記複数の同一のパターンのそれぞれは、信号入力端子を有する表示装置パターンと、前記信号入力端子と接続する配線を有する複数の配線パターンと、を有し、
前記複数の同一のパターンは、前記加工基板の一端から他端まで繰り返し配列され、
前記信号入力端子と接続する配線のそれぞれは、他の信号入力端子と接続する配線と重ならず且つ接続することなく、前記信号入力端子から前記加工基板の一端へ引き出されていることを特徴とする表示装置の加工基板。 - 請求項３において、
脱着可能な導電性器具を、前記加工基板の一端へ引き出された配線のそれぞれと前記加工基板の一端において接触させることにより、前記表示装置パターンのそれぞれが有する信号入力端子同士をショートさせることを特徴とする表示装置の加工基板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379496A JP4294311B2 (ja) | 2002-12-27 | 2002-12-27 | 表示装置の作製方法および表示装置の加工基板 |
| US10/721,470 US7209208B2 (en) | 2002-12-27 | 2003-11-26 | Manufacturing method of display device |
| TW092134604A TWI336500B (en) | 2002-12-27 | 2003-12-08 | Manufacturing method of display device |
| CNB2003101235612A CN100504599C (zh) | 2002-12-27 | 2003-12-26 | 显示器件的制作方法 |
| KR1020030098020A KR101065598B1 (ko) | 2002-12-27 | 2003-12-27 | 표시 장치의 제조 방법 |
| US11/723,794 US7535535B2 (en) | 2002-12-27 | 2007-03-22 | Manufacturing method of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379496A JP4294311B2 (ja) | 2002-12-27 | 2002-12-27 | 表示装置の作製方法および表示装置の加工基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004212472A JP2004212472A (ja) | 2004-07-29 |
| JP2004212472A5 JP2004212472A5 (ja) | 2006-03-02 |
| JP4294311B2 true JP4294311B2 (ja) | 2009-07-08 |
Family
ID=32652745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002379496A Expired - Fee Related JP4294311B2 (ja) | 2002-12-27 | 2002-12-27 | 表示装置の作製方法および表示装置の加工基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7209208B2 (ja) |
| JP (1) | JP4294311B2 (ja) |
| KR (1) | KR101065598B1 (ja) |
| CN (1) | CN100504599C (ja) |
| TW (1) | TWI336500B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101255310B1 (ko) * | 2006-06-29 | 2013-04-15 | 엘지디스플레이 주식회사 | Ｇｉｐ 구조의 액정표시장치용 기판 및 ｇｉｐ 구조의 액정표시장치의 제조 방법 |
| KR101327491B1 (ko) * | 2006-11-28 | 2013-11-08 | 엘지디스플레이 주식회사 | 영상표시장치의 전원전압생성회로 |
| JP2008270757A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8576370B1 (en) * | 2010-06-30 | 2013-11-05 | Rockwell Collins, Inc. | Systems and methods for nonplanar laminated assemblies |
| KR102150881B1 (ko) * | 2019-03-21 | 2020-09-02 | 동우 화인켐 주식회사 | 터치센서 및 이를 형성하는 노광 마스크 |
| KR20220022647A (ko) * | 2020-08-19 | 2022-02-28 | 엘지디스플레이 주식회사 | 타일링 표시 장치 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166521A (ja) | 1989-11-24 | 1991-07-18 | Seiko Instr Inc | 液晶電気光学装置の製造方法 |
| JP2834935B2 (ja) | 1992-06-11 | 1998-12-14 | シャープ株式会社 | アクティブマトリクス型表示素子及びその製造方法 |
| US5437946A (en) * | 1994-03-03 | 1995-08-01 | Nikon Precision Inc. | Multiple reticle stitching for scanning exposure system |
| US5657139A (en) * | 1994-09-30 | 1997-08-12 | Kabushiki Kaisha Toshiba | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines |
| JPH08152652A (ja) | 1994-09-30 | 1996-06-11 | Toshiba Corp | フラットパネル表示装置用アレイ基板 |
| JPH08110526A (ja) | 1994-10-07 | 1996-04-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ基板の集合基板 |
| JP3642876B2 (ja) * | 1995-08-04 | 2005-04-27 | 株式会社半導体エネルギー研究所 | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 |
| JPH0950951A (ja) * | 1995-08-04 | 1997-02-18 | Nikon Corp | リソグラフィ方法およびリソグラフィ装置 |
| JPH09138418A (ja) | 1995-09-14 | 1997-05-27 | Citizen Watch Co Ltd | 液晶マトリックス表示パネルの検査方法 |
| JPH09113921A (ja) * | 1995-10-16 | 1997-05-02 | Toshiba Corp | 液晶表示器の電極基板 |
| JPH09113562A (ja) | 1995-10-20 | 1997-05-02 | Citizen Watch Co Ltd | 液晶マトリックス表示パネルの検査方法 |
| US5859690A (en) * | 1996-03-28 | 1999-01-12 | Nikon Corporation | Method of dividing and exposing patterns |
| JPH09266168A (ja) * | 1996-03-28 | 1997-10-07 | Nikon Corp | 露光方法及びレチクル |
| KR100468234B1 (ko) * | 1996-05-08 | 2005-06-22 | 가부시키가이샤 니콘 | 노광방법,노광장치및디스크 |
| JPH1012544A (ja) * | 1996-06-26 | 1998-01-16 | Nikon Corp | 位置計測方法及び露光方法 |
| US6097361A (en) * | 1997-01-29 | 2000-08-01 | Advanced Micro Devices, Inc. | Photolithographic exposure system and method employing a liquid crystal display (LCD) panel as a configurable mask |
| JP3250142B2 (ja) * | 1997-02-06 | 2002-01-28 | 三菱電機株式会社 | マトリックス型液晶表示装置およびその製造方法 |
| TW493096B (en) * | 1997-08-29 | 2002-07-01 | Toshiba Corp | Liquid crystal display device and method for manufacturing the same |
| JPH1184353A (ja) * | 1997-09-12 | 1999-03-26 | Sharp Corp | 液晶パネルの製造方法 |
| TW432469B (en) * | 1998-02-06 | 2001-05-01 | Nippon Kogaku Kk | Exposure apparatus, exposure method, and recording medium |
| JP3667548B2 (ja) * | 1998-03-27 | 2005-07-06 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| JP3807096B2 (ja) | 1998-05-15 | 2006-08-09 | セイコーエプソン株式会社 | アクティブマトリクス基板及びこれを備えた電気光学パネル |
| US6677171B1 (en) * | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
| JP3481465B2 (ja) * | 1998-07-14 | 2003-12-22 | シャープ株式会社 | アクティブマトリクス基板の集合基板 |
| JP2000180885A (ja) | 1998-12-17 | 2000-06-30 | Toshiba Corp | アレイ基板およびその検査方法 |
| US6346979B1 (en) * | 1999-03-17 | 2002-02-12 | International Business Machines Corporation | Process and apparatus to adjust exposure dose in lithography systems |
| JP2001100167A (ja) | 1999-09-29 | 2001-04-13 | Seiko Epson Corp | 液晶表示装置の製造方法 |
| JP3888013B2 (ja) | 1999-12-10 | 2007-02-28 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US6844910B2 (en) * | 1999-12-28 | 2005-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP2001249344A (ja) | 1999-12-28 | 2001-09-14 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその製造方法 |
| JP2002344097A (ja) | 2001-05-14 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 実装用基板及びこの基板を有する表示装置 |
| JP2002341377A (ja) | 2001-05-15 | 2002-11-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
-
2002
- 2002-12-27 JP JP2002379496A patent/JP4294311B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-26 US US10/721,470 patent/US7209208B2/en not_active Expired - Fee Related
- 2003-12-08 TW TW092134604A patent/TWI336500B/zh not_active IP Right Cessation
- 2003-12-26 CN CNB2003101235612A patent/CN100504599C/zh not_active Expired - Fee Related
- 2003-12-27 KR KR1020030098020A patent/KR101065598B1/ko active IP Right Grant
-
2007
- 2007-03-22 US US11/723,794 patent/US7535535B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100504599C (zh) | 2009-06-24 |
| KR20040060815A (ko) | 2004-07-06 |
| US7535535B2 (en) | 2009-05-19 |
| JP2004212472A (ja) | 2004-07-29 |
| TW200411783A (en) | 2004-07-01 |
| US20070171349A1 (en) | 2007-07-26 |
| KR101065598B1 (ko) | 2011-09-20 |
| US7209208B2 (en) | 2007-04-24 |
| TWI336500B (en) | 2011-01-21 |
| CN1519793A (zh) | 2004-08-11 |
| US20040125310A1 (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10600812B2 (en) | Manufacturing method of array substrate | |
| US8941166B2 (en) | Multiple patterning method | |
| CN110865515B (zh) | 显示面板及其制造方法 | |
| JP4087949B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| US20130307166A1 (en) | Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads | |
| US7535535B2 (en) | Manufacturing method of display device | |
| CN104299975B (zh) | 阵列基板及其制作方法 | |
| WO2013143183A1 (zh) | 光刻蚀方法及曝光系统 | |
| US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| US8930860B2 (en) | Layout decomposition method and method for manufacturing semiconductor device applying the same | |
| CN100552925C (zh) | 像素结构及其制造方法 | |
| CN108122926B (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| US20060286754A1 (en) | Semiconductor device with interface circuit and method of configuring semiconductor devices | |
| CN113471143B (zh) | 电子装置的制造方法 | |
| CN105759562B (zh) | 光刻掩膜板及其制作方法、光刻方法 | |
| CN112015043B (zh) | 一种掩模板、背板、背光源以及背板制作方法 | |
| US20210217783A1 (en) | Transistor arrays | |
| JP4226316B2 (ja) | 半導体装置の製造方法 | |
| KR100422907B1 (ko) | 정전기 방지 모듈을 갖는 마스크 | |
| CN112420497B (zh) | 半导体结构和制造半导体结构的方法 | |
| JP2009086385A (ja) | フォトマスク及びフォトマスクの製造方法、並びにパターン転写方法 | |
| JP2931395B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
| TW202318529A (zh) | 晶粒去除裝置及晶粒去除方法 | |
| TW201619689A (zh) | 光罩及其形成方法以及使用該光罩製造電子裝置和顯示裝置的方法 | |
| KR20040031313A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |