[go: up one dir, main page]

JP4257576B2 - 成膜装置 - Google Patents

成膜装置 Download PDF

Info

Publication number
JP4257576B2
JP4257576B2 JP2003083692A JP2003083692A JP4257576B2 JP 4257576 B2 JP4257576 B2 JP 4257576B2 JP 2003083692 A JP2003083692 A JP 2003083692A JP 2003083692 A JP2003083692 A JP 2003083692A JP 4257576 B2 JP4257576 B2 JP 4257576B2
Authority
JP
Japan
Prior art keywords
film forming
chamber
substrate
forming apparatus
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003083692A
Other languages
English (en)
Other versions
JP2004296537A (ja
Inventor
邦彦 岩本
俊秀 生田目
浩二 富永
哲二 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Horiba Ltd
Renesas Technology Corp
Rohm Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Horiba Ltd
Renesas Technology Corp
Rohm Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horiba Ltd, Renesas Technology Corp, Rohm Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Horiba Ltd
Priority to JP2003083692A priority Critical patent/JP4257576B2/ja
Priority to US10/550,753 priority patent/US7387686B2/en
Priority to TW093108012A priority patent/TW200420747A/zh
Priority to EP04722958A priority patent/EP1608006A4/en
Priority to PCT/JP2004/004076 priority patent/WO2004086481A1/ja
Priority to KR1020057017890A priority patent/KR20050109601A/ko
Publication of JP2004296537A publication Critical patent/JP2004296537A/ja
Application granted granted Critical
Publication of JP4257576B2 publication Critical patent/JP4257576B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、原子層堆積法による金属化合物薄膜を形成することのできる成膜装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の構成材料として、ｈｉｇｈ−ｋとよばれる高誘電率薄膜の利用が盛んに検討されている。高誘電率薄膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：原子層堆積）法、スパッタリング法等により形成される。このうち、ＡＬＤ法は、熱分解ではなく、各反応物の周期的な供給を通じた化学的置換により薄膜を形成するものである。この方法によれば、スパッタリング法等の物理蒸着法に比べて優れた段差被覆性が得られ、かつ低温工程が可能となるため、半導体装置を構成する高誘電率薄膜の形成方法として有力視されている（特許文献１等）。
【０００３】
こうしたＡＬＤ法による成膜を行う装置が、特許文献２に記載されている。この成膜装置は、成膜室内に設置された基板に対し、第一の原料ガスを供給した後、この原料ガスをパージし、次いで第二の原料ガスを供給するというプロセスを実現するものである。原料ガスとパージガスとを交互に高速に切り替えることにより、こうしたプロセスによる成膜が可能となり、原子層を一層ずつ堆積していく成膜が可能となる。
【０００４】
一方、特許文献３には、成膜処理を行うチャンバと前処理を行うチャンバを別々に設けた成膜装置が記載されている。図１４は、このＡＬＤ装置の構造を模式的に示す図である。同文献には、ＡＬＤ装置でシリコン基板上にＡｌ2Ｏ3を成膜するにあたって、シリコン表面に終端された水素を脱離することが記載されている。この水素脱離処理は、例えば、４００℃以上の温度雰囲気で処理が行われるのに対し、Ａｌ2Ｏ3の成膜は３００℃程度であり、一般的なＡＬＤ装置を用いてこれらの処理を連続して行うとすると、一旦試料の温度を４００℃以上に上げて水素脱離処理を行い、その後、試料の温度が３００℃程度まで下がるまで待ってから成膜を行わなければならない。そしてこの一連の動作をウェハ毎に行うとすると、ＡＬＤ装置での処理工数が増加し、半導体装置のコストの上昇を招いてしまう。
【０００５】
図１４に示す成膜装置は、こうした課題を解決するものであり、ＡＬＤ装置に処理待ち及び処理済みの試料を格納する試料導入室１３、試料に所定の膜を成膜する反応室１２、試料を順次搬送する搬送系に加え、水素の脱離処理を行う水素脱離室１１を設け、水素脱離室１１において加熱ランプ１６で水素脱離処理を施すことにより、処理温度の異なる水素脱離処理と誘電体膜の成膜とを連続して処理することを可能とするものである。このように、成膜処理と前処理を行うチャンバを別々に設けることによって、温度が安定するまで待つことなく、連続して処理を行うことができるため、半導体装置の処理工数を削減し、半導体装置の製造コストを低減することができるとされている。
【０００６】
こうしたＡＬＤ法による成膜を行う成膜装置は、いずれも、原料ガスとパージガスを交互に供給することが基本構成となっている。以下、これらの成膜装置により実現される一般的なＡＬＤ法の成膜プロセスについて図１を参照して説明する。ここでは酸化アルミニウム膜の例を挙げて説明する。
【０００７】
まず反応チャンバに基板を設置した後、膜の原料Ａを基板表面へ供給する。ここではトリメチルアルミニウム（Ａｌ（ＣＨ3）3、「ＴＭＡ」と称する）を供給する（Ｓ１０１）。
【０００８】
次に、不活性ガスのパージにより、反応チャンバ内の原料Ａを排気する（Ｓ１０２）。次に、反応チャンバに反応性ガスを供給する（Ｓ１０３）。反応性ガスとしては、酸素や水蒸気等を用いることができる。これにより、原料Ａからなる原子層の上に酸素の原子層が形成される。つづいて、気相中に生成した副生成物や反応性ガスを除去するため、不活性ガスのパージにより排気する（Ｓ１０４）。
【０００９】
以上のＳ１０１〜Ｓ１０４を繰り返し行い、高誘電率薄膜を形成していく。その後、成膜装置に備え付けられた膜厚測定装置により、所定の膜厚に到達したかどうかを確認する（Ｓ１０７）。所定の膜厚に到達したことが確認された後、熱アニールによる膜質改善処理を行う（Ｓ１０８）。この熱アニールは、層形成を完了した後に行われる（特許文献１、段落００４７）。以上により、成膜工程を終了する。
【００１０】
しかし、このような成膜プロセスでは、ＡＬＤ法に利用される原料に起因する不純物が高誘電率薄膜中に残留し、また、膜の欠陥を誘起することがあった。このことについて図２を参照して説明する。図２は、図１の工程にしたがって高誘電率薄膜を形成したときの層構造の模式図である。図２（ａ）および図２（ｂ）は、それぞれ、図１のＳ１０８で示した熱アニールによる膜質改善処理の前後の状態に対応する。
【００１１】
熱アニール前は、図２（ａ）に示すように、高誘電率薄膜中に不純物がくまなく分布している。アニール後、膜全体から不純物が除去されるとともに、膜が緻密化される。しかしながら、高誘電率薄膜の下部、特に基板近傍の領域においては不純物が充分に除去されず残存しがちとなる。また、金属酸化物は一般に結晶化しやすく、アニール後の図２（ｂ）の状態では、膜の一部で結晶化が起こる。こうした不純物の残存や膜の結晶化は、高誘電率薄膜を含む素子の特性の劣化をもたらす原因となり得る。たとえば高誘電率薄膜をトランジスタのゲート絶縁膜に適用した場合においては、漏れ電流の増大、閾値特性のばらつき等を生む原因となる。
【００１２】
こうした課題を解決するためには、原料ガスとパージガスを交互に供給するだけでなく、膜質をより高度に制御する成膜方法を採用することが望まれる。そのような新規な成膜方法を実現するためには、成膜装置自体も、より高機能化することが必要となる。
【００１３】
【特許文献１】
特開２００１−１５２３３９号公報
【特許文献２】
特開２００１−２５４１８１号公報
【特許文献３】
特開２００２−３１４０７２号公報（図８）
【００１４】
【発明が解決しようとする課題】
本発明は上記課題に鑑みなされたものであって、その目的とするところは、ＡＬＤ法において、不純物の混入や膜の欠陥を抑制し、良好な膜質の薄膜を安定的に得るための成膜装置を提供することにある。また本発明の別な目的は、薄膜中に異種成分を所望の分布で導入することのできる成膜装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明によれば、原料ガスとパージガスを交互に供給し成膜を行うようにした成膜装置であって、成膜室と、前記成膜室に基板を保持する基板保持手段と、前記成膜室に前記原料ガスを供給する原料ガス供給部と、前記成膜室に反応性ガスを供給する反応性ガス供給部と、前記成膜室に前記パージガスを供給するパージガス供給部と、前記成膜室から前記原料ガス、前記反応性ガスおよび前記パージガスを排気する排気手段と、前記成膜室に配置された前記基板を加熱して所定の温度に維持する第一の加熱手段と、前記成膜室に配置された前記基板を急速加熱する第二の加熱手段と、を備えることを特徴とする成膜装置が提供される。
【００１６】
本発明において、「反応性ガス」とは、金属と反応して金属酸化物または金属窒化物を形成するガスのことである。本発明に係る成膜装置は、成膜室に配置された基板を加熱する第一および第二の加熱手段を備えており、第一の加熱手段により基板を原子層を堆積する成膜温度に維持するとともに第二の加熱手段により急速加熱を行うことができるようになっている。このため、基板を取り出すことなく同一成膜室内で原子層堆積工程およびアニールの両方を行うことができ、かつ、これらの工程を迅速に切り替え成膜を行うことができる。具体的には、原子層堆積法による層形成後、アニールを行い、ふたたび層形成を行うという工程を含む成膜プロセスを実現することができる。
【００１７】
このように層形成工程を中断して途中でアニールを行うことにより、層中に混入した不純物や層の欠陥を充分に除去することができ、また、膜を緻密化することができる。また、アニール工程でアンモニア等のアニールガスを導入し、アニールにより窒素等の導入された層を薄膜中に任意に形成することができる。従来の成膜装置では、成膜後のアニールは、基板を成膜装置から取り出して別の装置により行っていた。これに対し本発明の装置では、原子層堆積とアニールを同一成膜装置内で行うことができるようになっており、上記成膜プロセスを安定的に実現することができる。
【００１８】
本発明において、前記原料ガス、前記反応性ガスまたは前記パージガスは、前記基板表面と水平な方向から導入されてもよい。たとえばパージガスが基板に水平な方向から導入されるよう構成すれば、これらのガスが基板表面に効率よく供給され、良好な膜質の薄膜を安定的に得ることができる。
【００１９】
本発明において、前記第一の加熱手段と前記第二の加熱手段とが前記基板を介し対向して配置され、前記第一の加熱手段は前記基板を裏面から加熱し、前記第二の加熱手段は前記基板を表面から加熱するように構成してもよい。こうすることにより、各加熱手段による加熱を効率良く行うことができる。なお、本発明においては、成膜される側の面を基板の表面とする。
【００２０】
本発明において、前記成膜室にアニールガスを導入するためのアニールガス導入部をさらに備えた構成とすることもできる。こうすることにより、前述したように、アニールにより窒素等の導入された層を薄膜中の所望の位置に形成するプロセスが可能となる。また、酸化剤ガスや還元剤ガスなどをアニールガスとして導入してアニールすることにより、効率よく不純物を除去することが可能となる。
【００２１】
本発明において、前記第二の加熱手段は、たとえば赤外ランプ、レーザーアニール装置またはフラッシング装置などのＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置としてもよい。こうすることにより、基板の急速加熱を安定的に実施することができ、原子層堆積およびアニールを順次繰り返すプロセスを安定的に実施することが可能となる。
【００２２】
前記第二の加熱手段は、前記成膜室の外部に配置してもよい。こうすることにより、原料ガスや反応性ガス等による第二の加熱手段の汚染を効果的に抑制することができる。
【００２３】
前記第一の加熱手段は、たとえば基板保持手段の基板保持面に設けられたヒーターとすることができる。こうすることにより、熱伝導または輻射により基板の裏面が加熱されるため、基板を成膜温度に安定的に維持することができる。
【００２４】
本発明においては、従来の装置に比べて急速なパージを実現できる構成とすることで、基板温度を急速に冷却することが可能となり、アニール後、基板を速やかに冷却し、次の原子層堆積工程へ迅速に切り替えることが可能となる。このため、同じ成膜室内で成膜とアニールの両方を行うことができる。よって、不純物の混入や膜の欠陥を好適に抑制する成膜装置が実現される。また、アニールにより窒素等の導入された層を薄膜中の所望の位置に形成するプロセスが可能となるため、薄膜中に異種成分を所望の分布で確実に導入することが可能となる。したがって、所望の成分分布を有する良質な膜を安定的に形成することができる。
【００２５】
本発明において、前記基板保持部は前記基板の位置を移動させる移動機構を有しており、前記成膜室を開放することなく前記成膜室の外部からの操作により前記基板と前記第二の加熱手段との間の距離を調節できるように構成することもできる。また、大流量パージガス供給部とそれに対応する排気部を兼備することにより、基板の急速加熱および急速冷却をより円滑に行うことができる。
【００２６】
本発明において、前記成膜室にアニールガスを導入するためのアニールガス導入部をさらに備え、移動機構により前記基板を前記第二の加熱手段に近づけたとき、基板または基板保持手段により、成膜室が、前記アニールガス導入部の設けられた第一の室と前記原料ガス供給部および前記反応性ガス供給部の設けられた第二の室とに区画され、基板の表面が第一の室に曝される構成とすることができる。このようにした場合、成膜室内の空間の一部でアニールが行われることとなり、急速昇温過程における温度制御性が一層良好となる。また、アニールガスを膜中に導入しようとする場合、導入量を高精度に制御することが可能となる。また、アニール時に、基板を成膜室からアニール用の他の室に移動させる必要がなく、成膜室内で成膜からアニールまでの操作を連続して行うことができる。
【００２７】
上記構成において、原料ガス供給部や反応性ガス供給部を小室の外部に配置する構成とすれば、成膜装置の耐久性を向上させることができる。アニールガスと原料ガスおよび反応性ガスとが混合すると腐食性のガスが発生することがあり、これにより成膜室の内壁が腐食される場合がある。上記構成を採用した場合、このような腐食性のガスの発生を抑制でき、成膜装置の耐久性を向上させることができる。
【００２８】
第一および第二の室が成膜室の内部に形成される態様としては、様々な形態が考えられる。
【００２９】
たとえば、基板を第二の加熱手段に近づけたとき、基板保持手段と成膜室の内壁により密閉構造の第一の室が形成されるようにしてもよい。このようにすれば、簡素な構成で成膜室内に小室が容易に形成され、また、第二の加熱手段による加熱をより一層効率よく行うことができる。
【００３０】
また、成膜室の内部に仕切部材を設け、移動機構により基板を第二の加熱手段に近づけたとき、基板または基板保持手段と仕切部材とが一体となって成膜室内に隔壁を形成し、これにより、第一および第二の室が形成されるようにしてもよい。こうすることにより、第二の室へのアニールガスの流入が抑制されるため、成膜室の内壁の腐食が確実に抑制される。また、第一の室への反応性ガスの流入も抑制されるため、アニール時に、目的とする化学反応以外の化学反応を抑制することができる。
【００３１】
本発明の成膜装置において、前記第二の加熱手段および前記移動機構の動作を制御する制御部を有し、前記制御部は、前記移動機構により前記基板を前記第二の加熱手段に近づけた後、前記第二の加熱手段により前記基板の加熱を開始することように構成してもよい。こうすることにより、基板の加熱をさらに効率よく行うことができる。
【００３２】
本発明の成膜装置において、前記成膜室にアニールガスを導入するためのアニールガス導入部をさらに備え、前記第二の加熱手段、前記アニールガス導入部および前記移動機構の動作を制御する制御部を有し、前記制御部は、前記移動機構により前記基板を前記第二の加熱手段に近づけたとき、前記第二の加熱手段により前記基板の加熱を開始するとともに、前記アニールガス導入部から前記成膜室にアニールガスを導入するように構成してもよい。こうすることにより、良質の膜をより一層確実かつ迅速に形成することができる。
【００３３】
本発明の成膜装置において、前記排気手段も前記制御部により制御され、前記移動機構により前記基板を前記第二の加熱手段から遠ざけたときに前記成膜室全体を排気できるようにすることができる。こうすることにより、基板を第二の加熱手段に近づけた際に小室となる部分も含めた成膜室全体を同時に排気することができる。このため、成膜室内のガス置換と冷却をより一層迅速かつ確実に行うことができる。
【００３４】
本発明の成膜装置は、いわゆるｈｉｇｈ−ｋとよばれる高誘電率材料からなる金属化合物層を形成するのに好適に用いられる。このときの薄膜の誘電率ｋは、たとえば８以上とすることができる。ここで、金属化合物層は、Ｈｆ、Ｚｒ、Ａｌ、Ｌａ、Ｙ、Ｓｉ、Ｂａ、Ｓｒ、Ｔｉ、Ｐｂ、Ｂｉ、Ｔａ、ＮｂおよびＭｎの群から選択される一または二以上の元素を含むものとすることができる。このうち、特にＨｆ、Ｚｒ、Ａｌ、ＬａおよびＹのいずれかを含むものとすることが好ましい。こうすることにより、高誘電率で、安定な膜を得ることができる。
【００３５】
具体的には、下記一般式
ＭyＮ1-xＯx（但し、ｘは０以上１以下の数であり、ｙは、０より大きく１以下の数である。）
で表される化合物からなる膜を好適に製造することができる。但し、Ｍは一または二以上の金属元素を示す。金属元素の具体例としては、上述したものが挙げられる。
【００３６】
上記一般式で表される化合物の具体例としては、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔａ2Ｏ5、Ｎｂ2Ｏ5、ＣｅＯ2、Ｙ2Ｏ3、ＩｒＯ2、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＳｒＲｕＯ3、ＣａＲｕＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、（Ｓｒ，Ｃａ）ＲｕＯ3、（Ｂａ，Ｓｒ）ＲｕＯ3等の金属酸化物；
上記金属酸化物に窒素が導入された金属酸窒化物；
ＡｌＮ、Ｈｆ3Ｎ4等の金属窒化物；
等が例示される。特に比誘電率１０以上の高誘電率材料からなる高誘電率膜とすることが好ましい。こうした膜は、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタのゲート絶縁膜やキャパシタの容量膜として好適に用いることができる。
【００３７】
本発明に係る成膜装置によれば、原子層堆積後、窒素化合物ガスを含む雰囲気中で前記アニール処理を行い、つづいてさらに原子層を堆積するという工程を、成膜室から基板を取り出すことなく連続工程にて実現できる。このような工程をとることにより、高誘電率材料からなる金属化合物層中の任意の位置に金属窒化物層ないし金属酸窒化物層を導入することができる。金属酸化物からなる高誘電率膜は、一般に、絶縁性が高い反面、結晶化しやすく漏れ電流が流れやすいという性質がある。これに対して窒素を導入すると、結晶温度が高くなって膜質が改善し、漏れ電流が流れにくくなる。本発明によれば、こうした膜を制御性良く安定的に形成することが可能となる。
【００３８】
【発明の実施の形態】
第一の実施形態
図３は、本実施形態に係る成膜装置の構成を示す図である。図示した成膜装置２００では、Ｓｉウェハ２０６がヒーター２０８を備えた載置台２６８上に載置されている。載置台２６８は、支持部２１４によって支持されている。装置内には反応性ガス（Ｈ2Ｏ）、金属化合物の原料となるガスおよびパージガスの導入口が設けられている。装置の右側面には成膜室内のガスを排気する排気口が設けられている。また、載置台２６８や支持部２１４へのガス成分の付着を防ぐため、石英カバー２５８が設けられている。
【００３９】
成膜室２１６の壁面に設けられた石英窓２０４の上部に、ＲＴＰ装置２０２が設置されている。Ｓｉウェハ２０６は、ヒーター２０８により成膜時の所定の温度に維持されるとともに、ＲＴＰ装置２０２により、急速に加熱される。すなわち、ヒーター２０８はＳｉウェハ２０６への成膜時に、所定の成膜温度、すなわち後述する図７（ｂ）における成膜温度に維持するための熱源であり、ＲＴＰ装置２０２は、熱アニール時にアニール温度に到達させるための熱源である。ＲＴＰ装置２０２としては、たとえば赤外ランプ、レーザーアニール装置またはフラッシング等の急速昇降温加熱処理装置（ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置））を用いることができる。
【００４０】
この装置によれば、パージガスの流量に対する成膜室２１６の容積の比を従来よりも顕著に小さくしているため、成膜室２１６内が大流量の冷却用パージガスにより短時間で置換される。これにより、成膜室２１６内を急激に温度低下させることが可能となる。また、ＲＴＰ装置２０２が成膜装置２００に取り付けられているため、急速な温度上昇が可能となる。
【００４１】
図４は、成膜装置２００の構成をより詳細に示す図であり、成膜室２１６へ接続された配管の構成が示されている。金属化合物薄膜の原料となるガスを成膜室２１６に供給するための原料ガス供給管２２２にはバルブ２３８、バルブ２４０が設けられており、原料ガスを収納するタンクやボンベ等に接続している。原料ガス供給管２２２に連通するパージガス供給管２２４にはバルブ２４２が設けられている。なお、原料ガスは、高誘電率膜の原料（ｈｉｇｈ−ｋ原料）としてもよい。こうすれば、Ｓｉウェハ２０６表面に高誘電率の金属化合物薄膜を好適に形成することができる。
【００４２】
また、成膜室２１６に反応性ガス（Ｈ2Ｏ）を供給するための反応性ガス供給管２２６にはバルブ２４４、バルブ２４６が設けられており、反応性ガスを収納するタンクやボンベ等に接続している。反応性ガス供給管２２６に連通するパージガス供給管２２８にはバルブ２４８が設けられている。また、成膜室２１６に冷却用の大量のパージガスを導入するためのパージガス供給管２３０には、バルブ２５０が設けられている。
【００４３】
成膜装置２００において、原料ガス供給管２２２、パージガス供給管２２４、反応性ガス供給管２２６、パージガス供給管２２８、パージガス供給管２３０の材料は、各管を導通するガス成分やその温度に対する耐性を有していれば特に制限はないが、たとえばステンレス製の配管とすることができる。また、バルブ２３８〜バルブ２５０の各バルブは、たとえば不図示のコンピュータによって制御され、開閉が行われる構成とすることができる。
【００４４】
また、成膜室２１６の壁面の材料は熱、酸化剤、および還元剤に対する耐性を有するものであれば特に制限はないが、たとえばステンレス等の金属とすることができる。また、成膜室２１６の外壁には、保温カバー２１０を備えていてもよい。保温カバー２１０の材料としては、たとえばガラスウールを用いることができる。
【００４５】
次に、成膜装置２００を用いた薄膜の製造方法について、図５を参照して説明する。まず成膜室２１６にＳｉウェハ２０６を設置した後、膜の原料Ａを原料ガス供給管２２２から成膜室２１６へと導入し、Ｓｉウェハ２０６表面へ供給する（Ｓ１０１）。このとき、バルブ２３８およびバルブ２４０を開き、バルブ２４２は閉じておく。原料Ａは、金属化合物である。たとえば、酸化アルミニウム層を形成する場合はトリメチルアルミニウム（ＴＭＡ）である。ＺｒＯ2を成膜する場合、塩化ジルコニウム（ＺｒＣｌ4）等の原料ガスを適宜選択して用いる。またＨｆＯ2を成膜する場合、塩化ハフニウム（ＨｆＣｌ4）、ハフニウムプロポキシド（Ｈｆ（ｉＯＰｒ）4）等の原料ガスを用いることができる。なお、成膜時のＳｉウェハ２０６の温度は、ヒーター２０８によって調節され、ヒーター２０８の温度は温度測定手段２５６により測定される。
【００４６】
つづいて不活性ガスを用いたパージを行い、原料Ａを排気する（Ｓ１０２）。このとき、バルブ２３８を閉じ、バルブ２４２を開いてパージガス供給管２２４からパージガスを供給する。こうすることにより、原料ガス供給管２２２中に残存する原料ガスを除去することができる。
【００４７】
次に、成膜室２１６に反応性ガス供給管２２６から反応性ガスを供給する（Ｓ１０３）。このとき、バルブ２４４およびバルブ２４６を開き、バルブ２４８を閉じておく。反応性ガスとしては、たとえばＨ2Ｏ、Ｏ3、Ｏ2、Ｎ2Ｏ、ＮＨ3、ＮＯ等を用いることができる。これにより、原料Ａからなる原子層の上に酸素の原子層が形成される。このとき気相中の反応性ガスや生成した副生成物を除去するため、不活性ガスのパージにより排気する（Ｓ１０４）。このとき、バルブ２４４を閉じ、バルブ２４８を開いてパージガス供給管２２８からパージガスを導入する。こうすれば、反応性ガス供給管２２６中の反応性ガスを好適に除去することができる。
【００４８】
つづいて熱アニールにより不純物除去処理および膜質改善処理を行う（Ｓ１０５、Ｓ１０６）。このアニールは上記Ｓ１０１〜Ｓ１０５を実施する成膜室２１６の内部で行う。すなわち、成膜室２１６からＳｉウェハ２０６を取り出すことなく、そのまま熱アニールする。アニール温度は、膜材料等に応じて適宜設定されるが、通常、４００℃〜１０００℃の範囲から好適な温度を選択する。なお、ＲＴＰ装置２０２による加熱温度は、放射温度計２５４で測定される温度に基づいて調節される。
【００４９】
以上のＳ１０１〜Ｓ１０６からなるサイクルを繰り返し行い、原子層を積層していく。その後、成膜装置２００に備え付けられた膜厚測定装置（不図示）により、所定の膜厚に到達したかどうかを確認する（Ｓ１０７）。所定の膜厚に達していなければ（Ｓ１０７のいいえ）、アニール処理の後、Ｓｉウェハ２０６を急速冷却し、Ｓ１０１からのステップを繰り返す。
【００５０】
成膜室２１６の急速冷却は、パージガス供給管２３０からパージガスを供給するとともに排気口から排気することにより行う。こうすれば、効率よくＳｉウェハ２０６が冷却され、迅速にＳ１０１の工程に移ることができる。そして、所定の膜厚に到達したことが確認された後（Ｓ１０７のはい）、原子層の形成工程を終了し、膜質改善処理のためのアニール処理を行う（Ｓ１０８）。
【００５１】
図６は、図５の工程にしたがって原子層を積層していく過程の様子を模式的に示した図である。図６（ａ）は、図５のＳ１０１〜Ｓ１０４までを実行した状態を示す。基板上に金属原子、酸素原子および不純物が堆積している。図６（ｂ）は、図５のＳ１０５〜Ｓ１０６を実行した状態を示す。熱アニールにより、膜中から不純物が除去される。図６（ｃ）および図６（ｄ）は、上記した手順を繰り返し行った段階の層構造を示す。熱アニールにより、図６（ｄ）に示すような、不純物が少なく、かつ、緻密化された層構造が得られる。
【００５２】
以上述べたプロセスについて、ガスの供給や温度プロファイルの観点からさらに説明する。図７（ａ）は、ガスの供給やウェハの冷却のシーケンスを示す図である。はじめに金属原料ガスを供給する。次いで反応性ガスを供給する。つづいて不純物除去、膜の緻密化のためのアニールを行う。その後、Ｓｉウェハ２０６を冷却し、１サイクルの成膜工程を終了する。このサイクルを複数回行うことにより高誘電率薄膜が形成される。
【００５３】
図７（ｂ）は、このサイクルと、Ｓｉウェハ２０６温度やガス流量との関係を示す図である。図７（ｂ）の成膜シーケンスの数字は図７（ａ）の数字と一致する。成膜シーケンス１、２を実行している間は、ウェハ温度は比較的低温に維持される。成膜シーケンス２を終了した状態からＲＴＰ装置２０２によって急激に温度を上昇させ、成膜シーケンス３（不純物除去、緻密化）のアニール処理を行う。この間、ウェハ温度は高温に維持される。アニール処理は赤外ランプまたはレーザーアニールにより行い、短時間で完了させる。その後、Ｓｉウェハ２０６冷却のシーケンス４を実行する。
【００５４】
こうしたプロセスを実現するには、成膜室２１６からＳｉウェハ２０６を取り出すことなく迅速にＳｉウェハ２０６の温度を上昇させ、アニールを行うとともに、次の成膜ステップに支障のないようにＳｉウェハ２０６の温度を急激に低下させることが重要となる。こうしたことは、従来の成膜装置では実現することが困難であったが、成膜装置２００はヒーター２０８とＲＴＰ装置２０２を備えているため、アニール時にＲＴＰ装置２０２による高速加熱が可能である。また、パージガス供給管２３０からのパージガスの導入速度および、排気口からのパージガスの排気速度が従来の装置に比べて顕著に大きいため、急速冷却も可能である。このため、従来の装置のように、成膜用のチャンバから熱アニール用のチャンバへとＳｉウェハ２０６を移動させる必要がない。このように、成膜装置２００によれば、Ｓｉウェハ２０６の迅速な温度上昇および冷却が可能であり、成膜とアニールの両方を成膜室２１６内で実現することができる。この結果、成膜後、アニールを行い、再び成膜を行うプロセスが可能となるため、不純物の混入や膜の欠陥を好適に抑制し、良好な膜質の薄膜を安定的に得ることができる。また、成膜とアニールとを所望のタイミングで行うことが可能となり、薄膜中に異種成分を所望の分布で導入することができる。
【００５５】
第二の実施形態
図８および図９は、本実施形態に係る成膜装置の構成を示す図である。図８は、成膜装置２６０の支持部２１４が上昇した状態を示し、図９は、支持部２１４が下降した状態を示す。成膜装置２６０では、Ｓｉウェハ２０６が移動機構２１２を備える支持部２１４上に載置され、その位置を高さ方向に動かすことができるようになっている。移動機構２１２は、たとえば支持部２１４を電動式に伸縮する構成とし、成膜室２１６外部に設けられたスイッチにより支持部２１４の高さが変化する移動機構２１２を支持部２１４内部に備える構成とすることができる。
【００５６】
成膜装置２６０において、急速加熱をする場合は、図８に示したようにＳｉウェハ２０６を上部に移動させ、ＲＴＰ装置２０２に近づける。一方、急速冷却を行う場合は、逆に図９に示したようにＳｉウェハ２０６を下部に移動させ、ＲＴＰ装置２０２から遠ざけるとともに、パージガス供給管２３０から導入される大量のパージガスにより室内を冷却する。また、成膜装置２６０では、排気口が成膜室２１６の上部に設けられている。載置台２６８および各ガスの供給路の構造は、図６に示したものと同様である。
【００５７】
成膜装置２６０は、ＲＴＰ装置２０２とＳｉウェハ２０６との距離を調整可能に構成されており、また排気口が成膜室２１６の上部に位置しているので、ガス交換や温度調節を迅速に行うことが可能であり、より一層、急速加熱、急速冷却に適した構造となっている。加熱時のＲＴＰ装置２０２とＳｉウェハ２０６との距離は、ＲＴＰ装置２０２の出力等に応じて適宜選択される。
【００５８】
第三の実施の形態
図１０および図１１は、本実施形態に係る成膜装置の構成を示す図である。図１０は、成膜装置２６２の支持部２１４が上昇した状態を示し、図１１は、支持部２１４が下降した状態を示す。この成膜装置２６２では、第二の実施形態に記載の成膜装置２６０と同様、Ｓｉウェハ２０６が移動機構２１２を備える支持部２１４上に載置され、その位置を高さ方向に動かすことができるようになっている。さらに、成膜装置２６２では、アニールガスの導入口よりも低く、他のガスの導入口よりも高い位置に、仕切板２６４が設けられている。すなわち、図１０、図１１では、アニールガスの導入口より低く、反応性ガスの導入口よりも高い位置に、仕切板２６４が設けられている。また、成膜室２１６の下部に設けられた原料ガスまたは反応性ガスを排気するための排気口に加え、成膜室２１６の上部に、パージガスまたはアニールガスを排気するためのアニールガス排気口２６６を設けている。ここで、アニールガス排気口は、仕切板２６４よりも上部に設けている。載置台２６８および各ガスの供給路の構造は、図４に示したものと同様である。
【００５９】
移動機構２１２によってＳｉウェハ２０６を移動させ、石英カバー２５８、支持部２１４および支持部２１４上のＳｉウェハ２０６と仕切板２６４とが一体となって成膜室２１６に隔壁を形成し、これにより、成膜室２１６内に二つの小室が形成される。従来の成膜装置では、成膜室内では成膜のみを行い、アニールの際にはＳｉウェハ２０６を装置から取り出し、別のアニール用の装置に移動したり、成膜装置２６０から取り出さない場合にも、成膜用のチャンバから隔絶された他のアニール用のチャンバに移動させたりしていた。一方、成膜装置２６２においては、仕切板２６４によって成膜室２１６内にアニール用の小室が好適に形成されるようになっている。このような構成とすることにより、Ｓｉウェハ２０６の加熱および冷却をさらに効率よく行うことができる。
【００６０】
Ｓｉウェハ２０６の熱アニールを行う際には図１０に示したように、仕切板２６４の側面がＳｉウェハ２０６の側面または載置台２６８の側面と接するように移動機構２１２を調節する。こうすれば、アニールガスの供給、排出は仕切板２６４の上部の小室に対してのみ行われ、仕切板２６４の下部の室へのアニールガスの流入が遮断される。こうすることにより、アニールガスと反応性ガスとが成膜室２１６内で接触することによる成膜室２１６の内壁の腐食を好適に抑制することができる。たとえば、アニールガスとして還元剤ガスであるＮＨ3、反応性ガスとして酸化剤ガスであるＨ2Ｏを選択した場合、これらが成膜室２１６内で接触すると、成膜室２１６の内壁の腐食が進行することがあるが、仕切板２６４を設けることにより、これを抑制することができる。アニールガスとして酸化剤ガスを選択し、反応性ガスとして還元剤ガスを選択した場合も同様である。また、アニールガスの導入時に、仕切板２６４上部に反応性ガス（たとえばＨ2Ｏ）が存在することによる真空度の低下を抑制することができる。さらに、アニールガスの流量に対する成膜室２１６の仕切板２６４の上部の小室の容積の比をさらに小さくすることができるため、さらに効率よくアニールガスを供給することが可能となる。また、この状態で熱アニールを行えば、Ｓｉウェハ２０６はＲＴＰ装置２０２に近接しておりさらに急速に加熱を行うことができる。
【００６１】
一方、アニール後、Ｓｉウェハ２０６を冷却する際には、図１１に示したように、Ｓｉウェハ２０６がパージガスの導入口よりも低い位置になるように移動機構２１２を調節する。このとき、成膜室２１６の上部に設けられたアニールガス排気口２６６と、成膜室２１６下部の排気口との２箇所から排気が行われるため、より効率よく冷却を行うことができる。これにより、さらに急速な温度低下が可能となる。
【００６２】
なお、成膜装置２６２においては、仕切板２６４の側面がＳｉウェハ２０６の側面または載置台２６８の側面と接した構成としたが、所定の隙間を有していてもよい。
【００６３】
第四の実施形態
以上述べた実施形態におけるプロセス管理は、たとえば以下のようにすることができる。図１５は、上述の成膜装置におけるプロセス管理の方法を説明するための図である。
【００６４】
図１５において、プロセス管理部２７０は、計時部２７２から入力される時間情報に基づいて、各プロセスのスケジュール管理を行う。このスケジュール管理について、第二の実施形態に記載の成膜装置２６０を例に、図５のフローチャートに沿って説明する。原料ガス制御部２７６は、原料ガス供給管２２２からの原料ガスの供給量を制御する（Ｓ１０１）。なお、成膜過程におけるヒーター２０８の温度は、ヒーター制御部２８６によって制御される。原料ガス供給管２２２からの原料ガス供給が一定時間行われた段階で、原料ガス制御部２７６は原料ガスの供給を停止し、排気制御部２８８は、排気口から成膜室２１６内を排気させる（Ｓ１０２）。そして、所定の時間経過後、排気を停止する。
【００６５】
次いで、反応性ガス供給管２２６から反応性ガスが所定の時間供給される（Ｓ１０３）。反応性ガスの供給は、反応性ガス制御部２７８によって制御される。反応性ガスの供給が一定時間行われたら、反応性ガス制御部２７８は反応性ガスの供給を停止させ、排気制御部２８８は、成膜室２１６内を排気させる（Ｓ１０４）。そして、所定の時間経過後、排気を停止させる。
【００６６】
そして、移動機構制御部２７４は移動機構２１２を所定の時間動作させ、Ｓｉウェハ２０６をＲＴＰ装置２０２に近づける。また、ＲＴＰ制御部２８４はＲＴＰ装置２０２による加熱を開始させ、アニールガス制御部２８０はアニールガス供給管２１８から一定時間成膜室２１６へアニールガスを供給させる（Ｓ１０５）。そして、所定の時間が経過したら、ＲＴＰ装置２０２の加熱とアニールガスの供給を停止させ、パージガス制御部２８２はパージガス供給管２３０からパージガスの供給を開始し、排気制御部２８８は排気口からの排気を開始させる。以上の操作を所定の時間まで繰り返す。そして、所定の時間が経過したら（Ｓ１０７のはい）、Ｓ１０５と同様に膜質改善処理が行われ、成膜が終了する。
【００６７】
以上の各シーケンスが、プロセス管理部によって管理される。図７に示したシーケンスも、たとえば本実施形態の方法に基づいて行うことができる。
【００６８】
なお、図１５に示したプロセス管理において、ＲＴＰ装置２０２の加熱開始後、所定のタイミングでアニールガスが供給されるようなスケジュールとしてもよい。
【００６９】
第五の実施形態
第四の実施形態で説明したプロセス管理は、たとえば以下のようにすることもできる。図１６は、上述の成膜装置におけるプロセス管理の別の方法を説明するための図である。
【００７０】
図１６においては、移動機構制御部２７４は移動機構２１２の動作を制御する一方、基板位置把握部２９０によって把握されるＳｉウェハ２０６の位置に基づきアニールガス制御部２８０およびＲＴＰ制御部２８４の動作を制御する。このため、Ｓｉウェハ２０６が所定の位置まで移動したら、ＲＴＰ制御部２８４がＲＴＰ装置２０２による加熱を開始させ、アニールガス制御部２８０がアニールガス供給管２１８の供給を開始させる。このとき、ＲＴＰ装置２０２による加熱を所定の時間行った後にアニールガスの供給が開始されるようなスケジュールとしてもよい。
【００７１】
このようにすれば、より一層確実に成膜および熱アニールを行い、良質の膜を安定的に得ることができる。図７に示したシーケンスを、本実施形態の方法に基づいて行ってもよい。
【００７２】
第六の実施形態
本実施形態では、第二の実施形態に記載の成膜装置２６０（図８、図９）を用いた成膜方法の別の一例に関する。本実施形態では、窒素化合物ガスを含む雰囲気中でアニール処理を行い、金属化合物層中に窒素を拡散させる例を示す。ＲＴＰ装置２０２は赤外ランプとする。
【００７３】
以下、ＡＬＤ法を用いてシリコン基板上にＡｌＯおよびＡｌＯＮをこの順で積層する例について説明する。
【００７４】
成膜プロセスにおけるガスの供給および温度プロファイルは、図１２のようにする。このプロファイルは、たとえば第四の実施形態または第五の実施形態に記載の方法により実行することができる。はじめに原料ガスであるトリメチルアルミニウム（ＴＭＡ）を導入し、アルミニウム原子層を形成する。つづいてパージガスを用いて成膜室２１６内をパージした後、反応性ガスとしてＨ2Ｏガスを導入し、酸素原子層を形成する。アルミニウム原子層および酸素原子層の形成時の温度は、いずれも２００℃〜４５０℃程度とする。
【００７５】
次に不純物除去および膜の緻密化のための熱アニール処理を行う。アニール時の温度及び時間は、たとえば、６００℃〜１０５０℃、１秒〜６００秒とする。なお、アニール時の昇温レートは１００℃／ｓｅｃ以上とする。
【００７６】
以上述べた一連の工程を所定回数繰り返し、金属酸化物の層を積層していく。
【００７７】
その後、所定の膜厚に至った段階で、窒素導入処理を行う。すなわち、図１２に示すように、アニール処理時にＮＨ3を供給する。これにより、窒素が層中に導入、拡散される。このときのアニール条件は、上記したものと同様である。
【００７８】
以上のようにして、ＡｌＯおよびＡｌＯＮがこの順で積層した高誘電率薄膜を形成することができる。
【００７９】
本実施形態の方法によれば、アニール条件の調整等により窒素の導入量を高度に制御することができる。また、高誘電率薄膜中に所望の窒素濃度分布を安定的に形成することができる。
【００８０】
金属酸化膜に窒素を導入した場合、結晶温度が高くなって膜質が改善し、また、化学的安定性が向上する。その一方、電子に対するバリア障壁が低い、電子をトラップしやすい等の性質を有する。したがって、金属酸化膜中に窒素を導入する場合、窒素濃度に分布をもたせ、窒素高濃度領域と窒素低濃度領域を設けることができれば、従来にない優れたデバイス性能を実現できる可能性がある。本実施形態の方法は、こうした窒素濃度分布を精密に制御することができるので、デバイス製造工程に好適に用いることができる。
【００８１】
なお、本実施形態においては成膜装置２６０を用いたが、成膜装置２００や成膜装置２６２を用いてもよい。
【００８２】
第七の実施の形態
第六の実施の形態では、原子層を形成するごとにアニール処理を行う例を示したが、本実施形態では、複数の原子層を積層した後、アニール処理を行う方法を採用する。
【００８３】
本実施形態では、ＡＬＤ法を用いてシリコン基板上にＡｌＯおよびＡｌＯＮをこの順で積層する例について説明する。成膜装置は、たとえば第二の実施形態に記載の成膜装置２６０（図８、図９）を用いる。
【００８４】
成膜プロセスにおけるガスの供給および温度プロファイルは、図１３のようにする。このプロファイルは、たとえば第四の実施形態または第五の実施形態に記載の方法により実行することができる。はじめに原料ガスであるトリメチルアルミニウム（ＴＭＡ）を導入し、アルミニウム原子層を形成する（ステップＡ）。パージガスを用いて成膜室２１６内をパージした後、反応性ガスとしてＨ2Ｏガスを導入し、酸素原子層を形成する（ステップＢ）。アルミニウムおよび酸素の成膜時の温度は、いずれも１５０℃〜４５０℃程度とする。
【００８５】
上記ステップＡおよびステップＢを２〜５サイクル実施し、ＡｌＯ層を形成する。
【００８６】
次に不純物除去および膜の緻密化のための熱アニール処理を行う。アニール時の温度及び時間は、たとえば、６００℃〜１０５０℃、１秒〜６００秒とする。なお、アニール時の昇温レートは１００℃／ｓｅｃ以上とする（ステップＣ）。
【００８７】
つづいて上記ステップＡおよびステップＢを２〜５サイクル実施し、ＡｌＯ層を形成した後、ステップＣの熱アニール処理を行う。このアニールの途中で、成膜室内に窒素化合物ガスを導入する（ステップＤ）。ここでは、アンモニアを導入する。これにより、酸化アルミニウム層中に窒素が導入され、ＡｌＯＮ層が形成される。
【００８８】
以上のプロセスを利用して、ＡｌＯおよびＡｌＯＮがこの順で積層した高誘電率薄膜を形成することができる。
【００８９】
なお、本実施形態においては成膜装置２６０を用いたが、成膜装置２００や成膜装置２６２を用いてもよい。
【００９０】
本実施形態では、数原子層形成後にアニール処理を行うこととしているので、簡便なプロセスで良好な膜質の高誘電率材料膜を得ることができる。
【００９１】
以上本発明の実施の形態について説明した。これらは例示であり様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは当業者には理解されるところである。
【００９２】
【発明の効果】
以上説明したように本発明によれば、ＡＬＤ法において、不純物の混入や膜の欠陥を抑制し、良好な膜質の高誘電率薄膜を安定的に得ることができる。また、高誘電率薄膜全体にわたって窒素等の異種元素を所望の分布で導入することができる。
【図面の簡単な説明】
【図１】ＡＬＤ法による従来の代表的な高誘電率薄膜形成工程を説明する図である。
【図２】図１の工程にしたがって高誘電率薄膜を形成したときの層構造の模式図である。
【図３】実施の形態に係る成膜装置の構成を示す図である。
【図４】実施の形態に係る成膜装置の構成を示す図である。
【図５】実施の形態に係る高誘電率薄膜の形成工程を説明する図である。
【図６】図５の工程にしたがって高誘電率薄膜を形成したときの層構造の模式図である。
【図７】ガス供給およびウェハの冷却のシーケンスを示す図である。
【図８】実施の形態に係る成膜装置の構成を示す図である。
【図９】実施の形態に係る成膜装置の構成を示す図である。
【図１０】実施の形態に係る成膜装置の構成を示す図である。
【図１１】実施の形態に係る成膜装置の構成を示す図である。
【図１２】実施の形態に係る高誘電率薄膜形成方法におけるガス供給およびウェハ温度制御のシーケンスを示す図である。
【図１３】実施の形態に係る高誘電率薄膜形成方法におけるガス供給およびウェハ温度制御のシーケンスを示す図である。
【図１４】従来の成膜装置の構成を示す図である。
【図１５】実施の形態に係る成膜装置におけるプロセス管理の方法を説明するための図である。
【図１６】実施の形態に係る成膜装置におけるプロセス管理の方法を説明するための図である。
【符号の説明】
２００ 成膜装置
２０２ ＲＴＰ装置
２０４ 石英窓
２０６ Ｓｉウェハ
２０８ ヒーター
２１０ 保温カバー
２１２ 移動機構
２１４ 支持部
２１６ 成膜室
２１８ アニールガス供給管
２２２ 原料ガス供給管
２２４ パージガス供給管
２２６ 反応性ガス供給管
２２８ パージガス供給管
２３０ パージガス供給管
２３８ バルブ
２４０ バルブ
２４２ バルブ
２４４ バルブ
２４６ バルブ
２４８ バルブ
２５０ バルブ
２５４ 放射温度計
２５６ 温度測定手段
２５８ 石英カバー
２６０ 成膜装置
２６２ 成膜装置
２６４ 仕切板
２６６ アニールガス排出口
２６８ 載置台
２７０ プロセス管理部
２７２ 計時部
２７４ 移動機構制御部
２７６ 原料ガス制御部
２７８ 反応性ガス制御部
２８０ アニールガス制御部
２８２ パージガス制御部
２８４ ＲＴＰ制御部
２８６ ヒーター制御部
２８８ 排気制御部
２９０ 基板位置把握部

Claims (11)

  1. 原料ガスとパージガスを交互に供給し成膜を行うようにした成膜装置であって、
    成膜室と、
    前記成膜室に基板を保持する基板保持手段と、
    前記成膜室に原料ガスを供給する原料ガス供給部と、
    前記成膜室に反応性ガスを供給する反応性ガス供給部と、
    前記成膜室にパージガスを供給するパージガス供給部と、
    前記成膜室から、前記原料ガス、前記反応性ガスおよび前記パージガスを排気する排気手段と、
    前記成膜室に配置された前記基板を加熱して所定の温度に維持する第一の加熱手段と、
    前記成膜室に配置された前記基板を急速加熱する第二の加熱手段と、
    を備え、
    前記基板保持手段は基板の位置を移動させる移動機構を有し、
    基板が所定の第一の位置にあるとき、前記成膜室内は一体的な空間を有し、基板が第一の位置より第二の加熱手段に近い所定の第二の位置にあるとき、前記成膜室内は前記基板または前記基板保持手段により第一の室と第二の室に区分けされることを特徴とする成膜装置。
  2. 前記第一の加熱手段と前記第二の加熱手段とが前記基板を介し対向して配置され、前記第一の加熱手段は前記基板を裏面から加熱し、前記第二の加熱手段は前記基板を表面から加熱することを特徴とする成膜装置。
  3. 請求項１または２いずれか一項に記載の成膜装置において、前記第二の加熱手段は、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置であることを特徴とする成膜装置。
  4. 請求項１乃至３いずれか一項に記載の成膜装置において、前記第二の加熱手段は、前記成膜室の外部に配置されていることを特徴とする成膜装置。
  5. 請求項１乃至４いずれか一項に記載の成膜装置において、前記第一の加熱手段は、前記基板保持手段の基板保持面に設けられたヒーターであることを特徴とする成膜装置。
  6. 請求項１乃至５いずれか一項に記載の成膜装置において、前記成膜室を開放することなく成膜室外部からの操作により前記基板と前記第二の加熱手段との間の距離を調節できるように構成されたことを特徴とする成膜装置。
  7. 請求項１乃至６いずれか一項に記載の成膜装置において、前記成膜室にアニールガスを導入するためのアニールガス導入部をさらに備えることを特徴とする成膜装置。
  8. 請求項７に記載の成膜装置において、基板が前記第二の位置にあるとき、アニールガス導入部の設けられた前記第一の室と原料ガス供給部および反応性ガス供給部の設けられた前記第二の室とに区分けされ、前記基板の表面が前記第一の室に曝されるようにしたことを特徴とする成膜装置。
  9. 請求項６乃至８いずれか一項に記載の成膜装置において、前記第二の加熱手段および前記移動機構の動作を制御する制御部を有し、前記制御部は、前記移動機構により前記基板を前記第二の位置に移動させた後、前記第二の加熱手段により前記基板の加熱を開始することを特徴とする成膜装置。
  10. 請求項７または８いずれか一項に記載の成膜装置において、
    前記第二の加熱手段、前記アニールガス導入部および前記移動機構の動作を制御する制御部を有し、
    前記制御部は、前記移動機構により前記基板を前記第二の位置に移動させたとき、前記第二の加熱手段により前記基板の加熱を開始するとともに、前記アニールガス導入部から前記成膜室にアニールガスを導入することを特徴とする成膜装置。
  11. 請求項９または１０いずれか一項に記載の成膜装置において、前記排気手段も前記制御部により制御され、前記移動機構により前記基板を前記第一の位置に移動させたときに前記成膜室全体を排気できるようにしたことを特徴とする成膜装置。
JP2003083692A 2003-03-25 2003-03-25 成膜装置 Expired - Lifetime JP4257576B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003083692A JP4257576B2 (ja) 2003-03-25 2003-03-25 成膜装置
US10/550,753 US7387686B2 (en) 2003-03-25 2004-03-24 Film formation apparatus
TW093108012A TW200420747A (en) 2003-03-25 2004-03-24 Film forming device
EP04722958A EP1608006A4 (en) 2003-03-25 2004-03-24 FILM PRODUCTION DEVICE
PCT/JP2004/004076 WO2004086481A1 (ja) 2003-03-25 2004-03-24 成膜装置
KR1020057017890A KR20050109601A (ko) 2003-03-25 2004-03-24 성막 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003083692A JP4257576B2 (ja) 2003-03-25 2003-03-25 成膜装置

Publications (2)

Publication Number Publication Date
JP2004296537A JP2004296537A (ja) 2004-10-21
JP4257576B2 true JP4257576B2 (ja) 2009-04-22

Family

ID=33094969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003083692A Expired - Lifetime JP4257576B2 (ja) 2003-03-25 2003-03-25 成膜装置

Country Status (6)

Country Link
US (1) US7387686B2 (ja)
EP (1) EP1608006A4 (ja)
JP (1) JP4257576B2 (ja)
KR (1) KR20050109601A (ja)
TW (1) TW200420747A (ja)
WO (1) WO2004086481A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106936A1 (ja) * 2004-04-30 2005-11-10 Ebara Corporation 基板の処理装置
CN100419971C (zh) * 2004-06-15 2008-09-17 株式会社日立国际电气 衬底处理装置以及半导体器件的制造方法
JP2006176826A (ja) * 2004-12-22 2006-07-06 Canon Anelva Corp 薄膜処理装置
KR101332739B1 (ko) 2005-01-18 2013-11-25 에이에스엠 아메리카, 인코포레이티드 박막 성장용 반응 시스템
US7402778B2 (en) * 2005-04-29 2008-07-22 Asm Assembly Automation Ltd. Oven for controlled heating of compounds at varying temperatures
EP1728894B1 (en) * 2005-06-01 2008-10-15 Interuniversitair Microelektronica Centrum ( Imec) Atomic layer deposition (ald) method for producing a high quality layer
EP1790758A1 (en) * 2005-11-25 2007-05-30 Interuniversitair Microelektronica Centrum ( Imec) Atomic layer deposition (ald) method for producing a high quality layer
WO2007040057A1 (ja) * 2005-10-04 2007-04-12 Nec Corporation 半導体装置
WO2007042797A1 (en) * 2005-10-11 2007-04-19 Aviza Technology Limited Positive displacement pumping chamber
JP4946145B2 (ja) * 2006-04-13 2012-06-06 富士通セミコンダクター株式会社 強誘電体メモリの製造方法
KR100872799B1 (ko) * 2007-09-11 2008-12-09 포항공과대학교 산학협력단 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
JP4905315B2 (ja) * 2007-10-19 2012-03-28 東京エレクトロン株式会社 半導体製造装置、半導体製造方法及び記憶媒体
US8607733B2 (en) * 2008-02-18 2013-12-17 Mitsui Engineering & Shipbuilding Co., Ltd. Atomic layer deposition apparatus and atomic layer deposition method
JP2009209435A (ja) * 2008-03-06 2009-09-17 Mitsui Eng & Shipbuild Co Ltd 原子層成膜装置
JP5292032B2 (ja) * 2008-09-16 2013-09-18 東京エレクトロン株式会社 重合膜の成膜方法および成膜装置
US9328417B2 (en) * 2008-11-01 2016-05-03 Ultratech, Inc. System and method for thin film deposition
US9175388B2 (en) * 2008-11-01 2015-11-03 Ultratech, Inc. Reaction chamber with removable liner
JP4523661B1 (ja) * 2009-03-10 2010-08-11 三井造船株式会社 原子層堆積装置及び薄膜形成方法
JP2010278319A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
US9127360B2 (en) * 2009-10-05 2015-09-08 Applied Materials, Inc. Epitaxial chamber with cross flow
US20110256682A1 (en) * 2010-04-15 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple Deposition, Multiple Treatment Dielectric Layer For A Semiconductor Device
KR101147727B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
CN104053626B (zh) 2011-10-28 2017-06-30 意法半导体股份有限公司 用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法
GB201206096D0 (en) * 2012-04-05 2012-05-16 Dyson Technology Ltd Atomic layer deposition
US9870919B2 (en) * 2012-04-25 2018-01-16 Applied Materials, Inc. Process chamber having separate process gas and purge gas regions
JP2014055342A (ja) * 2012-09-14 2014-03-27 Hitachi High-Technologies Corp 成膜装置
WO2014097280A1 (en) * 2012-12-21 2014-06-26 Prasad Narhar Gadgil Methods of low temperature deposition of ceramic thin films
JP6101083B2 (ja) * 2013-01-16 2017-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102337670B1 (ko) * 2015-03-30 2021-12-09 삼성디스플레이 주식회사 박막 증착 장치 및 이를 이용한 박막 증착 방법
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
JP2017152574A (ja) * 2016-02-25 2017-08-31 京セラ株式会社 光電変換膜および光電変換装置
KR101816861B1 (ko) * 2016-10-21 2018-01-10 (주)제이하라 플라즈마 표면 처리장치
US11447861B2 (en) * 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10872803B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination
US10872804B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination
JP6637095B2 (ja) * 2018-03-22 2020-01-29 プラサド ナーハー ガジル セラミック薄膜の低温堆積方法
US10573532B2 (en) * 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process
CA3043564A1 (fr) * 2019-05-15 2020-11-15 Safran Procede de formation d'une couche d'alumine a la surface d'un substrat metallique
CN114107947A (zh) * 2020-08-28 2022-03-01 昆山微电子技术研究院 原子层沉积设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8602356A (nl) * 1985-10-07 1987-05-04 Epsilon Ltd Partnership Inrichting en werkwijze voor een axiaal symmetrische reactor voor het chemische uit damp neerslaan.
US5245171A (en) * 1990-07-27 1993-09-14 Harvey Fox Mailing article with audible message generator
EP0493089B1 (en) * 1990-12-25 1998-09-16 Ngk Insulators, Ltd. Wafer heating apparatus and method for producing the same
US5387557A (en) * 1991-10-23 1995-02-07 F. T. L. Co., Ltd. Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JP2642858B2 (ja) * 1993-12-20 1997-08-20 日本碍子株式会社 セラミックスヒーター及び加熱装置
US5730801A (en) * 1994-08-23 1998-03-24 Applied Materials, Inc. Compartnetalized substrate processing chamber
US6251758B1 (en) 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
JPH08288283A (ja) 1995-04-14 1996-11-01 Ricoh Co Ltd シリコン酸化膜形成方法およびシリコン酸化膜形成装置
US6156149A (en) * 1997-05-07 2000-12-05 Applied Materials, Inc. In situ deposition of a dielectric oxide layer and anti-reflective coating
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
KR100319494B1 (ko) * 1999-07-15 2002-01-09 김용일 원자층 에피택시 공정을 위한 반도체 박막 증착장치
TW515032B (en) 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
JP4817210B2 (ja) 2000-01-06 2011-11-16 東京エレクトロン株式会社 成膜装置および成膜方法
JP4427254B2 (ja) 2001-03-20 2010-03-03 マットソン テクノロジイ インコーポレイテッド 誘電体皮膜を堆積するための方法
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
JP3896395B2 (ja) * 2001-06-20 2007-03-22 大日本スクリーン製造株式会社 熱処理装置
US6753506B2 (en) * 2001-08-23 2004-06-22 Axcelis Technologies System and method of fast ambient switching for rapid thermal processing

Also Published As

Publication number Publication date
KR20050109601A (ko) 2005-11-21
WO2004086481A1 (ja) 2004-10-07
US20060180082A1 (en) 2006-08-17
TW200420747A (en) 2004-10-16
US7387686B2 (en) 2008-06-17
EP1608006A1 (en) 2005-12-21
EP1608006A4 (en) 2007-01-31
JP2004296537A (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
JP4257576B2 (ja) 成膜装置
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
KR101139369B1 (ko) 반도체 디바이스의 제조 방법, 반도체 디바이스 및 기판 처리 장치
US8404603B2 (en) Method of manufacturing semiconductor device and substrate processing system
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US9190281B2 (en) Method of manufacturing semiconductor device
KR100854428B1 (ko) 박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억매체
US8728935B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
US20140256152A1 (en) Substrate processing apparatus, substrate processing method, method of manufacturing semiconductor device and recording medium
TWI827871B (zh) 基板處理裝置、半導體裝置之製造方法、基板處理程式及記錄媒體
KR20140050580A (ko) 인시츄 수산화 시스템
JP4007044B2 (ja) 原子層蒸着法を用いた薄膜形成方法
JP5460775B2 (ja) 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
JP5944549B2 (ja) 半導体装置の製造方法、基板処理装置および半導体装置
JP5421812B2 (ja) 半導体基板の成膜装置及び方法
JP2024123397A (ja) 成膜方法、半導体装置の製造方法、処理システム及びキャパシタ
JP6084070B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP6108530B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080814

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Ref document number: 4257576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term