JP3835113B2 - 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学パネルのデータ線駆動回路、その制御方法、これらを用いた電気光学装置、および電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とを備える。このような構成において、走査線を介してスイッチング素子に走査線信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層の容量によって電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、画像データを線順次に変換するとともにＤＡ変換して得た画像信号を各データ線に供給することにより、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
ここで、データ線駆動回路は、クロック信号供給線、シフトレジスタ、画像データ供給線、サンプリング回路、第１ラッチ、第２ラッチ、およびＤＡ変換回路から構成される。シフトレジスタは、クロック信号供給線を介して供給されるクロック信号に従って水平走査周期の転送開始パルスを順次シフトして、各データ線に対応した各サンプリング信号を生成する。サンプリング回路は、画像データ供給線を介して供給される画像データを各サンプリング信号に従ってサンプリングして第１ラッチに供給する。第１ラッチは、サンプリングされた画像データを保持して、点順次画像データを生成する。第２ラッチは、水平走査周期のラッチパルスに従って、点順次画像データをラッチして線順次画像データを生成し、これを各データ線に供給する。
【０００５】
【発明が解決しようとする課題】
ところで、上述した液晶表示装置は、スイッチング素子をオフ状態としても、液晶層の容量によって電荷の蓄積が維持される。ある画素に着目すれば、当該画素に表示すべき階調値が１フィールド前と同じであれば、現在のフィールドにおいて当該画素に画像信号を供給して液晶層に新たに電荷を蓄積し直す必要はない。このため、フィールド間で変化のあった画素についてのみ画像信号を供給して蓄積電荷を書き換えることにより、処理速度の低減し、ひいては消費電力を削減することも考えられる。
【０００６】
このような液晶表示装置にあっては、フィールド間で変化のあった画素を特定し、かつ、該当する画素が走査線信号によって選択されている期間において、対応するデータ線に画像信号を供給する必要がある。この場合には、アドレスデコーダを用いて、該当する画像データを行アドレスと列アドレスを用いて特定し、これらのアドレスから走査線信号とデータ線信号を生成する必要がある。
【０００７】
しかしながら、アドレスデコーダの回路規模が大きくなり、これに伴って消費電力が増大するといった問題がある。特に、アドレスデコーダを薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を用いて素子基板上に形成しようとしても、その回路規模が大きすぎて、実現できないといった問題がある。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、簡易な構成で消費電力を削減するのに好適なデータ線駆動方法および装置、そのデータ線駆動装置を用いた電気光学装置、ならびに、この電気光学装置を表示手段に適用した電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明のデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有し、予め定められた本数のデータ線単位で各々ブロック化された電気光学パネルに用いられるものであって、クロック信号を供給するクロック信号供給線と、前記クロック信号に従って転送開始パルスを順次シフトして各サンプリング信号を各々生成するとともに前記各ブロックに対応して設けられた複数のシフトレジスタと、画像データのうちデータの時系列的に隣接する水平ライン間で変化があった場合に、その変化のあった画像データを供給すべき前記ブロックに対応するシフトレジスタに対してのみ前記転送開始パルスを選択的に供給する選択回路とを有するシフトレジスタ部と、画像データを前記各サンプリング信号に従って各々サンプリングし、サンプリングして得られたデータをラッチした後に線順次画像データに変換する画像データ変換部と、前記線順次画像データをＤＡ変換して得た各データ線信号を前記各データ線に出力するＤＡ変換部とを備えたことを特徴とする。
【００１０】
この発明によれば、シフトレジスタ部は、複数のシフトレジスタによってブロック化されているので、必要なシフトレジスタを選択的に動作させることが可能である。このため、消費電力を削減することが可能となる。
【００１１】
また、この発明において、前記サンプリング部は、外部から供給されるイネーブル信号がアクティブとなる場合にのみ前記各サンプリング信号に従ってサンプリングを行うものであってもよい。この場合には、イネーブル信号に基づいてサンプリングを行うので、例えば、あるブロックについてシフトレジスタが動作してサンプリング信号を生成したとしても、この中から必要なドットについてのみ画像データをサンプリングすることが可能となる。
【００１２】
さらに、上述したデータ線駆動回路を制御する場合、データの時系列的に隣接する水平ライン間で画像データを比較して、データ値が一致するブロックについては、前記クロック信号の供給を停止することが望ましい。サンプリングされた画像データは画像データ変換部によってラッチされているから、データの時系列的に隣接する水平ライン間で画像データ値が一致する場合には、再度、画像データをサンプリングしてラッチする必要はない。一方、サンプリングを行うためには、クロック信号を供給してシフトレジスタを動作させてサンプリング信号を生成する必要があるが、クロック信号を供給する配線には寄生容量が付随する。当該配線は容量性の負荷として作用するため、クロック信号を十分なスルーレートで供給するには、大電力が必要となる。この発明によれば、データ値が一致するブロックについては、クロック信号の供給を停止するので、消費電力を大幅に削減することができる。
【００１３】
くわえて、上述したデータ線駆動回路を制御する場合、データの時系列的に隣接する水平ライン間で画像データを比較して、データ値が一致するブロックについては、前記画像データの供給を停止することが望ましい。サンプリングされた画像データは画像データ変換部によってラッチされているから、データの時系列的に隣接する水平ライン間で画像データ値が一致する場合には、再度、画像データをサンプリングしてラッチする必要はない。一方、画像データを供給する配線には寄生容量が付随する。当該配線は容量性の負荷として作用するため、画像データを十分なスルーレートで供給するには、大電力が必要となる。この発明によれば、データ値が一致するブロックについては、画像データの供給を停止するので、消費電力を大幅に削減することができる。
【００１４】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有し、予め定められた本数のデータ線単位で各々ブロック化された電気光学パネルと、前記各データ線に供給する各データ線信号を生成するデータ線駆動回路と、前記各走査線に供給する各走査線信号を生成する走査線駆動回路と、画像データに基づいて前記データ線駆動回路を制御する制御回路とを備えるものであって、前記制御回路は、データの時系列的に隣接する水平ライン間で前記画像データを比較し、前記各ブロック毎に水平ライン間でデータ値が一致するか否かを判定し、判定結果を前記各ブロック毎に示す判定信号を生成する判定部と、前記判定信号に基づいて、水平ライン間でデータ値に変化があったブロックについてのみ、アクティブとなるクロック信号を生成するクロック信号生成部とを備え、前記データ線駆動回路は、前記クロック信号に従ってブロック周期の転送開始パルスを順次シフトして各サンプリング信号を各々生成するとともに前記各ブロックに対応して設けられた複数のシフトレジスタと、前記各シフトレジスタに前記クロック信号を各々供給するクロック信号供給線と、画像データのうちデータの時系列的に隣接する水平ライン間で変化があった場合に、画像データがどのブロックに対応するかを示す選択信号に基づいて、その変化のあった画像データを供給すべき前記ブロックに対応するシフトレジスタに対してのみ前記転送開始パルスを供給する選択回路とを有するシフトレジスタ部と、画像データを前記各サンプリング信号に従って各々サンプリングし、サンプリングして得られたデータを線順次画像データに変換する画像データ変換部と、前記線順次画像データをＤＡ変換して得た各データ線信号を前記各データ線に出力するＤＡ変換部とを備えることを特徴とする。
【００１５】
この発明によれば、データの時系列的に隣接する水平ライン間で画像データ値が一致するか否かを判定し、判定結果に基づいて、水平ライン間でデータ値に変化があったブロックについてのみクロック信号をアクティブとするから、クロック信号供給線を駆動するために必要な電力を削減することができ、電気光学装置の消費電力を低減させることが可能となる。
【００１６】
また、この発明において、前記判定部は、画像データを記憶する第１ラインメモリと、１水平走査期間前の画像データを記憶する第２ラインメモリと、前記第１ラインメモリから読み出した第１画像データと前記第２ラインメモリから読み出した第２画像データとを比較して、水平ライン間でデータ値が一致するか否かを前記各ブロック毎に判定する比較回路と、前記比較回路の判定結果をブロック毎に記憶する判定メモリとを備え、前記判定メモリから判定結果を順次読み出すことによって前記判定信号を生成することが望ましい。この場合には、簡易な構成で判定信号を生成することが可能となる。
【００１７】
また、上述した電気光学装置の発明において、前記制御回路は、前記判定信号に基づいて、水平ライン間でデータ値に変化があったブロックについてのみ、アクティブとなる画像データを生成し、画像データ供給線を介して生成された画像データを前記サンプリング部に供給する画像データ生成部を備えることが望ましい。この場合には、データ値に変化があったブロックについてのみ画像データが画像データ供給線を介して伝送されることになるので、画像データ供給線を駆動するのに必要な電力を削減することが可能となる。
【００１８】
また、上述した電気光学装置の発明において、前記画像データ生成部は、ブロック毎に区切られた前記画像データの前に前記選択信号を介挿した時分割信号し、これを前記画像データ供給線を介して前記サンプリング部に供給するものであり、前記シフトレジスタ部は、前記時分割信号から前記選択信号を分離する分離回路を備え、前記サンプリング部は前記時分割信号のうち前記画像データの部分をサンプリングすることが望ましい。この場合には、時分割信号を用いて選択信号と画像データを１本の配線で伝送できるので、構成を簡略化することが可能となる。
【００１９】
くわえて、前記時分割信号は、前記画像データが非アクティブとなるブロックについては、前記選択信号の最後の論理レベルが継続されていることが好ましい。論理回路において電力が消費されるのは、論理レベルが変化した時であるから、選択信号の論理レベルを継続させることによって、消費電力を削減することができる。
【００２０】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する電気光学パネルと、前記各データ線に供給する各データ線信号を生成するデータ線駆動回路と、前記各走査線に供給する各走査線信号を生成する走査線駆動回路と、画像データに基づいて前記データ線駆動回路を制御する制御回路とを備え、前記制御回路は、データの時系列的に隣接する水平ライン間で前記画像データを比較して、ドット毎に水平ライン間でデータ値が一致するか否かを判定する判定部と、前記判定部の判定結果に基づいて、水平ライン間でデータ値が一致した所定のドットについて非アクティブとなるイネーブル信号を生成するイネーブル信号生成部と、前記イネーブル信号がアクティブとなる場合に画像データを画像データ供給線に出力する画像データ生成部とを備え、前記データ線駆動回路は、前記イネーブル信号がアクティブとなる場合にのみ、前記画像データを各サンプリング信号に従って各々サンプリングするサンプリング部と、前記サンプリング部によってサンプリングして得られたデータを線順次画像データに変換する画像データ変換部と、前記線順次画像データをＤＡ変換して得た各データ線信号を前記各データ線に出力するＤＡ変換部とを備えることを特徴とする。
【００２１】
この発明によれば、データの時系列的に隣接する水平ライン間でデータ値が変化するか否かをドット単位で判定して画像データを画像データ供給線に供給するから、画像データ供給線を駆動するために必要な電力をより一層削減することができる。
【００２２】
また、上述した発明において、前記判定部は、画像データを記憶する第１ラインメモリと、１水平走査期間前の画像データを記憶する第２ラインメモリと、前記第１ラインメモリから読み出した第１画像データと前記第２ラインメモリから読み出した第２画像データとをドット毎に比較する比較回路と、前記比較回路の判定結果をドット毎に記憶する判定メモリとを備えることが望ましい。
【００２３】
また、上述した発明において、前記イネーブル信号生成部は、前記判定部の判定結果に基づいて、水平ライン間でデータ値が一致するドットが所定数連続した場合に前記イネーブル信号を非アクティブとすることが好ましい。この発明によれば、ある程度データ値の不一致が継続しない限り、イネーブル信号の論理レベルの変更がないので、イネーブル信号の駆動に要する消費電力を削減することができる。データ値の一致・不一致がドット単位で繰り返すような場合には、連続して一致したことにならないので、イネーブル信号が非アクティブとならず、イネーブル信号を駆動するために電力を消費しない一方、一致するドット数が所定数を越えるとイネーブル信号が非アクティブとなり、画像データの駆動にかかる電力を削減することができる。
【００２４】
さらに、前記画像データ生成部は、前記イネーブル信号が非アクティブとなる場合には、画像データ供給線のレベルを一定とすることが望ましい。
【００２５】
くわえて、前記電気光学パネルは、予め定められた本数のデータ線単位で各々ブロック化されており、前記制御回路は、前記判定部の判定結果に基づいて、水平ライン間でデータ値に変化があったブロックについてのみアクティブとなるクロック信号を生成するクロック信号生成部を備え、前記データ線駆動回路は、前記クロック信号に従ってブロック周期の転送開始パルスを順次シフトして各サンプリング信号を各々生成するとともに前記各ブロックに各々対応する複数のシフトレジスタと、前記各シフトレジスタに前記クロック信号を各々供給するクロック信号供給線と、どのブロックに対応するかを示す選択信号に基づいて、前記各シフトレジスタに前記転送開始パルスを供給する選択回路とを有するシフトレジスタ部とを備えることが好ましい。
【００２６】
次に、本発明の電子機器は、この電気光学装置を表示部として用いたことを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２８】
＜１．第１実施形態＞
＜１−１．液晶装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置の主要部は、スイッチング素子としてＴＦＴを形成した素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。
【００２９】
図１は本実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡと外部処理回路と具備する。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、およびデータ線駆動回路２００が形成されている。また、液晶装置は、外部処理回路として、制御装置３００を備えている。
【００３０】
この液晶装置に供給される入力画像データＤinは例えば５ビットパラレルの形式である。なお、この例では、以下の説明を簡略化するため、入力画像データＤinは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
【００３１】
ここで、制御装置３００は、入力画像データＤinに同期してＹクロック信号ＹＣＫ、Ｘクロック信号ＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、ラッチパルスＬＡＴ等を生成し、これらの信号を走査線駆動回路１００およびデータ線駆動回路２００に各々供給するようなっている。
【００３２】
くわえて、制御装置３００は、後述するようにデータの時系列的に隣接する水平ライン間で入力画像データＤinを比較して、データ値が一致するブロックについては、Ｘクロック信号ＸＣＫの生成を停止するとともに、画像データＤの供給を停止するようになっている。
【００３３】
＜１−２．画像表示領域＞
画像表示領域Ａは、ｍ本の走査線３ａが、Ｘ方向に沿って平行に配列して形成される一方、ｎ本のデータ線６ａが、Ｙ方向に沿って平行に配列して形成されている。以下、ｍ＝６４０、ｎ＝３００である場合を一例として説明する。また、画像表示領域ＡをＸ方向に１０分割し、６４本毎のデータ線６ａに対応する領域を１ブロックと称することにする。
【００３４】
図１に示すように走査線３ａとデータ線６ａとの交差付近においては、ＴＦＴ５０のゲートが走査線３ａに接続される一方、ＴＦＴ５０のソースがデータ線６ａに接続されるとともに、ＴＦＴ５０のドレインが画素電極９ａに接続されている。そして、各画素は、画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とを具備している。この結果、各画素は、走査線３ａとデータ線６ａとの各交差に対応して、マトリクス状に配列することとなる。
【００３５】
また、ＴＦＴ５０のゲートが接続される各走査線３ａには、走査線信号Ｙ１、Ｙ２、…、Ｙ３００が、パルス的に線順次で印加される構成となっている。このため、ある走査線３ａに走査線信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線６ａから所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘ６４０は、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００３６】
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
【００３７】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００３８】
＜１−３．走査線駆動回路＞
次に、走査線駆動回路１００は、Ｙシフトレジスタおよびレベルシフタ等を備えている。Ｙシフトレジスタは、その周期が垂直走査周期となり、垂直走査期間の開始でアクティブとなるＹ転送開始パルスＤＹを、水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向にシフトする。レベルシフタは、順次シフトされた信号をレベルシフトして、走査線信号Ｙ１、Ｙ２、…、Ｙ３００を生成している。各走査線信号Ｙ１、Ｙ２、…、Ｙ３００は走査線３ａに対しパルス的に線順次で供給されるようになっている。
【００３９】
＜１−４．制御装置＞
次に、制御装置３００について説明する。図２は制御装置の主要部の構成を示すブロック図である。この図に示すように制御装置３００は、フレームメモリ３１０、第１ラインメモリ３２０、第２ラインメモリ３３０、比較回路３４０、判定メモリ３５０、制御回路３６０、およびアドレス発生器３７０を有している。
【００４０】
以下の説明では、ある水平ラインに着目したとき、図１に示すデータ線信号Ｘ１、Ｘ２、…、Ｘ６４０に対応する画像データＤをＤ１、Ｄ２、…Ｄ６４０と記載し、また、第１番目〜第１０番目の各ブロックをＢ１〜Ｂ１０と記載し、各ブロックに対応する画像データＤをＤＢ１〜ＤＢ１０と記載し、さらに、必要に応じて画像データＤの属するラインを明確にするためにライン番号を添字で示すことにする。例えば、Ｄ２０nは、第ｎラインの第２０番目の画像データを意味し、また、ＤＢ１nは第ｎラインの第１ブロックの画像データを意味する。
【００４１】
まず、フレームメモリ３１０は２個のフィールドメモリを具備している。そして、フレームメモリ３１０は、一方のフィールドメモリに入力画像データＤｉｎを書き込んでいるフィールド期間において、他方のフィールドメモリから記憶した入力画像データＤｉｎを読み出し、次のフィールド期間において、他方のフィールドメモリを書き込みに使用するとともに、一方のフィールドメモリを読み出しに使用するようにしている。また、入力画像データＤｉｎの読み書きは、アドレス発生器３７０で生成される書込アドレスADRW、読出アドレスADRRに基づいて行われる。
【００４２】
次に、第１ラインメモリ３２０と第２ラインメモリ３３０とは、制御信号CTRLによって水平走査周期で読み書きを行うように制御される。第１ラインメモリ３２０は、フレームメモリ３１０から読み出された入力画像データＤｉｎを記憶する。一方、第２ラインメモリ３３０は第１ラインメモリ３２０から出力される画像データＤＢ１nを記憶する。このため、第２ラインメモリ３３０から読み出される画像データＤは、第１ラインメモリ３２０から読み出される画像データＤに比較して１水平走査期間遅れている。この例では、第１ラインメモリ３２０に第ｎラインの画像データＤＢ１n〜ＤＢ１０nが記憶されており、第２ラインメモリ３３０に第ｎ−１ラインの画像データＤＢ１n-1〜ＤＢ１０n-1が記憶されているものとする。
【００４３】
次に、比較回路３４０は、１０個の比較ユニットＣＵ１〜ＣＵ１０を備えている。各比較ユニットＣＵ１〜ＣＵ１０は、第ｎラインの画像データＤＢ１n〜ＤＢ１０nと第ｎ−１ラインの画像データＤＢ１n-1〜ＤＢ１０n-1とを各ブロック毎に比較して、両者が一致する場合には“０”となり、不一致の場合には“１”となる判定フラグfrg1〜frg10を出力する。これにより、データの時系列的に隣接する水平ライン間で、画像データＤの変化があったブロックを特定することができる。
【００４４】
次に、判定メモリ３５０は、判定フラグfrg1〜frg10を記憶し、所定のタイミングでfrg1,fgr2,…，frg10の順に読み出して判定信号ＤＳを生成する。
【００４５】
次に、制御回路３６０は、ブロック周期のＸ転送開始パルスＤＸを生成するとともに、判定信号ＤＳに基づいてＸ転送開始パルスＤＸに同期したＸクロック信号ＸＣＫ、および時分割データＤ'を生成する。
【００４６】
図３は、隣接する水平ライン間で総てのブロックに変化があったとした場合における制御回路の各種信号のタイミングチャートである。この図に示すように、Ｘ転送開始パルスＤＸが１水平走査期間１Ｈおいてアクティブ（“１”）となる回数は、ブロック数（この例では１０）と一致する。
【００４７】
また、時分割データＤ'は選択データＳＤと画像データＤから構成されている。選択データＳＤは１０ビットで構成されており、各ビットは当該選択データＳＤに続く画像データＤがどのブロックに対応するものであるかを示している。具体的には、選択データＳＤのＬＳＢが“１”ならば、画像データＤは第１ブロックＢ１に対応するＤＢ１であり、選択データＳＤのＭＳＢが“１”ならば画像データＤは第１０ブロックＢ１０に対応するＤＢ１０である。なお、制御回路３６０において選択データＳＤと画像データＤとを個別に生成出力するのではなく、時分割データＤ'として生成出力するのは、後述するデータ線駆動回路２００までの配線およびその内部配線を簡略化するためである。
【００４８】
次に、図４は隣接する水平ライン間の画像データにおいて第２ブロックにのみ変化があった場合における制御回路の各種信号のタイミングチャートである。この図に示すようにＸクロック信号ＸＣＫは、第２ブロックＢ２に対応する期間Ｔｂ２にのみクロックパルスを有し（アクティブ）、他の期間はクロックパルスを有さない（非アクティブ）。換言すれば、制御装置３００は、データの時系列的に隣接する水平ライン間で画像データＤを比較して、データ値が一致するブロックについては、Ｘクロック信号ＸＣＫの生成を停止している。
【００４９】
また、時分割データＤ'を構成する画像データＤは、第２ブロックＢ２に相当するＤ６５，Ｄ６６，…，Ｄ１２８のみアクティブであり、第２ブロックＢ２以外のブロックについては、前のデータ値を維持する。
【００５０】
例えば、画像データＤが５ビットのパラレル形式で構成されており、時分割データＤ'の出力配線が５ビットであるものとすれば、１０ビットの選択データＳＤは２ワードで表されることになる。この場合、第１ブロックＢ１の選択データＳＤの第１ワードは“０００００”、第２ワードは“００００１”となる。
【００５１】
この例では、第１ブロックＢ１は変化がないブロックであるから、期間Ｔｂ１において、画像データＤのデータ値は“００００１”となる。すなわち、選択データＳＤの第２ワードと同じデータ値となる。また、期間Ｔｂ３において、画像データＤのデータ値は、選択データＳＤの第２ワード“０００１１”と一致する。
【００５２】
換言すれば、制御装置３００は、データの時系列的に隣接する水平ライン間で画像データＤを比較して、データ値が一致するブロックについては、画像データＤの出力を停止して、前のデータ値を維持している。
【００５３】
＜１−５．データ線駆動回路＞
次に、データ線駆動回路２００について説明する。図５はデータ線駆動回路の主要部の構成を示すブロック図である。図５に示すようにデータ線駆動回路２００は、シフトレジスタ部２１０、サンプリング部２２０、第１ラッチ部２３０、第２ラッチ部２４０、およびＤＡ変換部２５０を備えている。
【００５４】
まず、シフトレジスタ部２１０は、Ｘクロック信号ＸＣＫにしたがって、Ｘ転送開始パルスＤＸを順次シフトしてサンプリングパルスＳＰ1,ＳＰ2,…,ＳＰ640を適宜生成する。各サンプリングパルスＳＰ1,ＳＰ2,…,ＳＰ640は、Ｘクロック信号ＸＣＫの１／２周期の期間毎に順次排他的にアクティブとなる信号である。
【００５５】
次に、サンプリング部２２０は、６４０個のスイッチ回路ＳＷ1〜ＳＷ640を備えている（図６参照）。各スイッチ回路ＳＷ1,ＳＷ2,…,ＳＷ640は、サンプリングパルスＳＰ1,ＳＰ2,…,ＳＰ640によってオン・オフが制御される。このサンプリング部２２０によって、サンプリングパルスＳＰ1,ＳＰ2,…,ＳＰ640がアクティブ（Ｈレベル）のとき、画像データＤがサンプリングされて、第１ラッチ部２３０に供給されることになる。なお、本実施形態の画像データＤは、上述したように５ビットのパラレル形式であるため、各スイッチ回路ＳＷ1,ＳＷ2,…,ＳＷ640は、５個のスイッチ素子から構成されている。
【００５６】
次に、第１ラッチ部２３０は、１０個のラッチユニット（図示せず）から構成され、サンプリング部２２０を介して供給される画像データＤをラッチする。これにより、画像データＤは点順次画像データＤＡ1〜ＤＡ640に変換される。また、第２ラッチ部２４０は、点順次画像データＤＡ1〜ＤＡ640をラッチパルスＬＡＴを用いてラッチするように構成されている。ここで、ラッチパルスＬＡＴは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ部２４０によって、点順次画像データＤＡ1〜ＤＡ640が、線順次画像データＤｂ1〜Ｄｂ640に変換される。
【００５７】
次に、ＤＡ変換部２５０は、６４０個のＤＡ変換器（図示せず）を有しており、線順次画像データＤｂ1〜Ｄｂ640をデジタル信号からアナログ信号に変換し、これらをデータ線信号Ｘ１〜Ｘ６４０として６４０本のデータ線６ａに各々出力する。ＤＡ変換器の形式はどのようなものであってもよい。例えば、デコーダ型、抵抗分割型、容量分割型の他、ＤＡ変換器の内部容量とデータ線６ａの寄生容量との間で、線順次画像データＤｂ1〜Ｄｂ640の階調値に応じた回数だけ充放電を繰り返すタイプのものを適用することができる。
【００５８】
次に、シフトレジスタ部２１０の詳細構成について説明する。図６はシフトレジスタ部とその周辺回路の構成を示すブロック図である。この図に示すようにシフトレジスタ部２１０は、１０個のシフトレジスタＳＲ1〜ＳＲ10およびＤＸ選択回路ＳＬ1〜ＳＬ10、クロック信号供給線ＣＫＬ、スイッチ回路２１２、ならびにラッチ回路２１３を備えている。このシフトレジスタ部２１０は、シフトレジスタがブロック化されており、各ブロックＢ１〜Ｂ１０に各々対応するシフトレジスタＳＲ1〜ＳＲ10を有する点に特徴がある。
【００５９】
このような回路構成において、ラッチ回路２１３は、スイッチ回路２１２を介して時分割データＤ'中の選択データＳＤを取り込み、これをラッチするともに、ラッチした選択データＳＤの各ビットを、ＤＸ選択回路ＳＬ1〜ＳＬ10に選択制御信号ＳＳ1〜ＳＳ10として供給する。
【００６０】
各ＤＸ選択回路ＳＬ1〜ＳＬ10は、選択制御信号ＳＳ1〜ＳＳ10が“１”の場合に、Ｘ転送開始パルスＤＸを各シフトレジスタＳＲ1〜ＳＲ10に供給する一方、選択制御信号ＳＳ1〜ＳＳ10が“０”の場合には、Ｘ転送開始パルスＤＸを各シフトレジスタＳＲ1〜ＳＲ10に供給しないようになっている。
【００６１】
したがって、各シフトレジスタＳＲ1〜ＳＲ10は、対応する各ブロックＢ１〜Ｂ１０の選択期間においてのみ動作可能となる。くわえて、上述したようにＸクロック信号ＸＣＫは、データの時系列的に隣接する水平ライン間で変化があったブロックの選択期間でのみアクティブとなり、他のブロックの選択期間では非アクティブとなる。
【００６２】
この結果、シフトレジスタＳＲ1〜ＳＲ10のうち、実際にＸ転送開始パルスＤＸを転送してサンプリングパルスＳＰ1〜ＳＰ640を生成するのは、データの時系列的に隣接する水平ライン間で変化のあったブロックに対応するものに限られる。
【００６３】
このように、シフトレジスタ部２１０をブロック化したのは、隣接する水平ライン間で変化のあったブロックについてのみ、Ｘクロック信号ＸＣＫを供給するためである。
【００６４】
この例のようにブロック化したシフトレジスタＳＲ1〜ＳＲ10を用いる場合、あるいは、従来のように１個のシフトレジスタを用いる場合でも、シフトレジスタを構成する各ラッチ回路には、Ｘクロック信号ＸＣＫを供給する必要があので、Ｘクロック信号供給線ＣＫＬの配線距離は長くなる。このため、配線自体の容量や各ラッチ回路の入力容量が寄生容量としてＸクロック信号供給線ＣＫＬに付随している。したがって、Ｘクロック信号供給線ＣＫＬにＸクロック信号ＸＣＫを供給する制御装置３００から見れば、Ｘクロック信号供給線ＣＫＬは容量性の負荷である。一方、Ｘクロック信号ＸＣＫの周波数はドットクロック周波数の１／２であり、極めて高い。このため、仮に、制御装置３００が、容量性の負荷であるＸクロック信号供給線ＣＫＬを常に駆動するものとすれば、大きな電力が消費される。
【００６５】
しかしながら、この実施形態によれば、シフトレジスタ部２１０をブロック化し、データの時系列的に隣接する水平ライン間で変化のあったブロックについてのみ画像データＤをサンプリングするようにしている。したがって、該当ブロックの選択期間でのみ各シフトレジスタＳＲ1〜ＳＲ10を動作させるようにＸクロック信号ＸＣＫを供給し、他の期間ではＸクロック信号ＸＣＫの供給を停止することによって、消費電力を削減している。換言すれば、Ｘクロック信号ＸＣＫの供給を必要に応じて停止しても、必要なサンプリングパルスＳＰ1〜ＳＰ640を生成できるようにブロック化したシフトレジスタＳＲ1〜ＳＲ10を採用したのである。
【００６６】
また、シフトレジスタをブロック化することにより、データの時系列的に隣接する水平ライン間で変化のあったブロックについてのみサンプリングパルスＳＰが生成されることになるから、シフトレジスタＳＲ1〜ＳＲ10で消費される電力自体も削減できる。
【００６７】
例えば、画像表示領域Ａに表示すべき画像が白一色であるものとすれば、第１ラインを除く総てのラインの画像データＤは、１水平走査期間前の画像データＤとデータ値が同一であるから、Ｘクロック信号ＸＣＫは最初のラインでのみ供給すれば足り、また、サンプリングパルスＳＰ1〜ＳＰ640も同様に最初のラインでのみ発生させればよい。このため、当該フィールド期間において、Ｘクロック信号ＸＣＫを供給するのに必要な電力およびサンプリングパルスＳＰ1〜ＳＰ640を生成するのに必要な電力を、約１／３００に削減することができる。
【００６８】
次に、サンプリング部２２０は、画像データ供給線ＤＬとスイッチ回路ＳＷ1〜ＳＷ640とを備えており、各サンプリングパルスＳＰ1〜ＳＰ640がアクティブとなった時にのみサンプリングが行われる。
【００６９】
画像データ供給線ＤＬは、サンプリングパルスＳＰ1〜ＳＰ640を供給するための６４０本の配線と交差してしているので、それらの容量が画像データ供給線ＤＬに付随しており、さらに、スイッチ回路ＳＷ1〜ＳＷ640の入力容量が付随している。したがって、画像データ供給線ＤＬに時分割データＤ'を供給する制御装置３００から見れば、画像データ供給線ＤＬは容量性の負荷である。一方、時分割データＤ'の周波数はドットクロック周波数であり、極めて高い。このため、仮に、制御装置３００が、容量性の負荷である画像データ供給線ＤＬを常に駆動するものとすれば、大きな電力が消費される。
【００７０】
しかしながら、この実施形態によれば、データの時系列的に隣接する水平ライン間で変化のあったブロックについてのみ画像データＤをサンプリングするようにしている。したがって、時分割データＤ'のうち画像データＤは、該当ブロックの選択期間にのみ供給すれば足りる。また、論理レベルを変化させれば、そこで電力が消費されることになる。
【００７１】
そこで、制御装置３００は、データの時系列的に隣接する水平ライン間で画像データ値が一致するブロックについては、画像データＤの出力を停止して前のデータ値を維持することにより、消費電力を削減している。例えば、画像表示領域Ａに表示すべき画像が白一色であるものとすれば、第１ラインを除く総てのラインの画像データＤは、１水平走査期間前の画像データＤとデータ値が同一であるから、画像データＤは最初のラインでのみ供給すれば足りる。このため、当該フィールド期間において、画像データＤを供給するのに必要な電力を、約１／３００に削減することができる。
【００７２】
＜１−６．第１実施形態の動作＞
次に、第１実施形態に係る液晶装置の動作を説明する。ここでは、図７に示すように、白の背景の画面中央に横１本の黒線を表示する場合を一例として取り上げる。なお、黒線は第１５０番目のラインに表示されるものとする。
【００７３】
図８は、液晶装置の動作を説明するためのタイミングチャートである。まず、走査線駆動回路１００は、Ｙ転送開始パルスＤＹをＹクロック信号ＹＣＫに従って順次シフトして、図に示す走査線信号Ｙ１、Ｙ２、…、Ｙ３００を生成し、これらを各走査線３ａに各々供給する。
【００７４】
一方、データ線駆動回路２００にあっては、制御装置３００から供給されるＸクロック信号ＸＣＫに従ってサンプリングパルスＳＰ1〜ＳＰ640を生成し、これを用いて時分割データＤ'を構成する画像データＤをサンプリングする。この例にあっては、１５０番目のラインにのみ黒線を表示するため、１４９番目のラインと１５０番目のライン間では、総てのブロックＢ１〜Ｂ１０において画像データＤの値が不一致となる。また、１５０番目のラインと１５１番目のラインにおいても、同様である。くわえて、第１番目のラインは、比較の対象となる前のラインがないので、当該ラインにおいても総てのブロックＢ１〜Ｂ１０において画像データＤの値が不一致としている。同図においては、第ｎ番目のラインに対応するＸクロック信号ＸＣＫと時分割データＤ'を表すのに添字を付してある。例えば、ＸＣＫnは第ｎ番目のラインに係るＸクロック信号ＸＣＫであり、Ｄ'nは第ｎ番目のラインに係る画像データである。
【００７５】
まず、第１番目のラインにおいては、図に示すようにＸクロック信号ＸＣＫ1と時分割データＤ'1が、Ｘクロック信号供給線ＣＫＬと画像データ供給線ＤＬに供給される。
【００７６】
次に、総てのブロックＢ１〜Ｂ１０において、第２番目のラインは第１番目のラインと画像データＤの値が一致するので、Ｘクロック信号ＸＣＫの論理レベルは“０”となる。一方、時分割データＤ'2を構成する画像データＤは非アクティブとなり、前のデータ値を維持する。このため、第２番目のラインにあっては、制御装置３００は、Ｘクロック信号供給線ＣＫＬを駆動するのに電力が不要であり、また画像データ供給線ＤＬを駆動するために殆ど電力を消費しない。くわえて、第３ラインから第１４９ラインにおいても、画像データＤのデータ値は同じであるから、第２ラインと同様にＸクロック信号ＸＣＫおよび時分割データＤ'を供給するために、殆ど電力を必要としない。
【００７７】
次に、第１５０番目のラインにあっては、表示すべき画像の階調が白から黒に切り替わるため、１４９番目のラインと１５０番目のライン間では、総てのブロックＢ１〜Ｂ１０において画像データＤの値が不一致となる。また、１５０番目のラインと１５１番目のラインにおいても、同様である。このため、第１５０番目および第１５１番目のラインに係るＸクロック信号ＸＣＫ150,ＸＣＫ151はアクティブとなり、時分割データＤ'150,Ｄ'151も同様にアクティブとなる。したがって、これらのラインにあっては、Ｘクロック信号ＸＣＫおよび時分割データＤ'を供給するために、電力が消費されることになる。
【００７８】
次に、第１５３番目のラインから第３００番目のラインにあっては、第２ラインから第１４９番目のラインと同様にＸクロック信号ＸＣＫおよび時分割データＤ'を供給するために、殆ど電力を必要としない。
【００７９】
したがって、電力を消費するラインは、第１番目、第１５０番目および第１５１番目のラインのみとなり、他のラインにあっては、Ｘクロック信号ＸＣＫおよび時分割データＤ'を供給するために、殆ど電力を必要としない。この結果、Ｘクロック信号ＸＣＫおよび時分割データＤ'を供給するために必要な電力を約１／１００に低減することが可能となる。
【００８０】
このように本実施形態にあっては、シフトレジスタ部２１０の主要部であるシフトレジスタＳＲをブロック化することにより、ブロック単位でサンプリングパルスＳＰを生成するようにしたので、隣接するライン間で画像データＤのデータ値に変化があったブロックについてのみサンプリングを行い、他のブロックについてはサンプリング動作を停止するようにした。この結果、Ｘクロック信号ＸＣＫと画像データＤの供給をブロック単位で行うことができ、これらの供給に伴う消費電力を大幅に削減することができる。
【００８１】
＜２．第２実施形態＞
次に、本発明の第２実施形態に係る液晶装置について説明する。上述した第１実施形態にあっては、ブロック単位で画像データＤの書き換え動作をおこなった。これに対して、第２実施形態の液晶装置は、１ブロックの一部でデータ値の変化があった場合に、不一致部分をある程度の大きさにまとめて書き換えを行う一方、他の部分については書き換えを行わないことを特徴にするものである。
【００８２】
第２実施形態の液晶装置は、制御装置３００の替わりにイネーブル信号ＥＮを生成出力する制御装置３００'を用いる点、およびデータ線駆動回路２００を構成するサンプリング部２２０の替わりにイネーブル入力を備えたサンプリング部２２０'を用いる点を除いて、図１に示す第１実施形態の液晶装置と同様の構成部分を備えている。以下相違点について説明する。
【００８３】
＜２−１．制御装置＞
まず、制御装置３００'について説明する。図９は、第２実施形態に用いる制御装置のブロック図である。制御装置３００'は、以下の点を除いて、図２に示す第１実施形態の制御装置３００と同様に構成されている。
【００８４】
第１の相違点は、ブロック単位で比較を行う比較回路３４０の替わりに各ドット単位で比較を行う比較回路３４０'を用いる点である。比較回路３４０'は、ドット単位で第ｎラインの画像データＤnと第ｎ−１ラインの画像データＤn-1とを比較して、判定フラグFRG1〜FRG640を生成する。
【００８５】
第２の相違点は、ブロック単位の判定フラグを記憶する判定メモリ３５０の替わりにドット単位に判定フラグをい記憶する判定メモリ３５０'を用いる点である。判定メモリ３５０'は、６４０ビットの記憶容量を有しており、判定フラグFRG1〜FRG640を記憶する。
【００８６】
第３の相違点は、制御回路３６０の替わりに、内部にディレイカウンタを有する制御回路３６０'を用いる点である。制御回路３６０'は、ＣＰＵ（中央演算処理装置）等によって構成することができ、判定メモリ３５０'から読み出した判定信号ＤＳに基づいて、Ｘクロック信号ＸＣＫ、時分割データＤ'、およびイネーブル信号ＥＮを生成する。
【００８７】
まず、Ｘクロック信号ＸＣＫは、判定信号ＤＳに基づいて生成される。この場合、制御回路３６０は、判定信号ＤＳの論理レベルをブロック単位で判定し、その判定結果に基づいてＸクロック信号ＸＣＫを生成する。具体的には、各ブロックにおいて１ドットでも判定信号ＤＳの論理レベルが“１”となれば、当該ブロックについてはクロックパルスを有するＸクロック信号ＸＣＫを生成し、Ｘクロック信号ＸＣＫをアクティブとする。一方、各ブロックにおいて総てのドットについて判定信号ＤＳの論理レベルが“０”であるならば、当該ブロックについてはＸクロック信号ＸＣＫの供給を停止する。すなわち、Ｘクロック信号ＸＣＫについては、第１実施形態と同様に生成される。
【００８８】
次に、イネーブル信号ＥＮは、あるブロックの一部について隣接するライン間で画像データ値が不一致である場合にも、画像データ値が一致する所定のドットについては画像データを書き換えを停止するための制御信号である。後述するサンプリング部２２０'にあっては、イネーブル信号ＥＮがアクティブの時に（この例では論理レベル“１”）画像データＤのサンプリングを行う一方、イネーブル信号ＥＮが非アクティブの時に画像データＤのサンプリングを停止するようになっている。
【００８９】
このように、ドット単位で画像データＤのサンプリングを制御することにより、画像データＤを画像データ供給線ＤＬに供給する回数を少なくすることができ、消費電力をより一層低減することが可能となる。
【００９０】
しかしながら、後述する図１１にも示すようにサンプリング部２１０'を構成する各スイッチ回路ＳＷ1〜ＳＷ640をイネーブル信号ＥＮを用いて制御するには専用のイネーブル信号供給線ＥＮＬが必要となる。このイネーブル信号供給線ＥＮＬには、画像データ供給線ＤＬやＸクロック信号供給線ＸＣＫと同様に寄生容量が付随している。このため、イネーブル信号供給線ＥＮＬを駆動するために制御装置３００'は大きな電力を消費する。
【００９１】
したがって、イネーブル信号ＥＮを用いて制御装置３００'の消費電力を削減するためには、画像データＤを非アクティブとすることにより節約できる電力が、イネーブル信号ＥＮを供給することによって消費される電力を上回る必要がある。
【００９２】
例えば、あるラインが黒線であり、次のラインがドット毎に白黒が反転するようなラインである場合に、次のラインにおいてイネーブル信号ＥＮをドット単位で反転させると、イネーブル信号ＥＮを供給するために大きな電力が消費されてしまう。
【００９３】
そこで、本実施形態にあっては、データの時系列的に隣接する水平ライン間で画像データ値が一致するドットが所定数連続するか否かを判定して、所定数連続した場合にイネーブル信号ＥＮを非アクティブにしている。以下、具体的に説明する。
【００９４】
図１０はイネーブル信号と画像データの生成に係る制御回路３６０'の動作を示すフローチャートである。まず、制御回路３６０'は、内部のディレイカウンタのカウント値を初期値にセットする。（ステップＳ１）。ディレイカウンタは、隣接するライン間で画像データＤが不一致となるドット数をカウントするために用いられ、ダウンカウンタで構成されている。この例では、初期値を“３”にセットするものとする。
【００９５】
次に、制御回路３６０'は、判定メモリ３５０'から判定信号ＤＳを読み出し（ステップＳ２）、その論理レベルが“１”であるか否かをドット単位で判定する（ステップＳ３）。
【００９６】
判定信号ＤＳの論理レベルが“１”ならば、すなわち、隣接するライン間の画像データ値が一致するならば、ステップＳ４に進んでディレイカウンタのカウントが終了しているか否かを判定する。
【００９７】
カウントが終了している場合には、ステップＳ４の判定結果は「ＹＥＳ」となり、ステップＳ５に進んで論理レベルが“０”となるイネーブル信号ＥＮを出力するとともに、時分割データＤ'の画像データＤを非アクティブとする。すなわち、直前のデータ値を維持して画像データＤの出力を停止する（ステップＳ６）。
【００９８】
一方、判定信号ＤＳの論理レベルが“０”ならば、すなわち、隣接するライン間の画像データ値が不一致であるならば、ステップＳ３の判定結果は「ＮＯ」となり、ステップＳ７に進んでディレイカウンタのカウント値を初期値にリセットした後、ステップＳ４に進む。
【００９９】
また、ステップＳ４において、ディレイカウンタのカウントが未終了の場合には、ステップＳ８に進んで、ディレイカウンタのカウント値を“１”だけディクリメントして、イネーブル信号ＥＮおよび画像データＤをアクティブとする（ステップＳ９、Ｓ１０）。
【０１００】
この後、１ライン分の画像データＤを処理したか否かを判定し、処理済みである場合にはステップＳ１に戻り、次のラインの処理を開始する（ステップＳ１１）。一方、未処理である場合にはステップＳ３に戻り、当該ラインの処理が終了するまでステップＳ３からステップＳ１１を繰り返す。
【０１０１】
以上の処理において、例えば、あるドットについて画像データ値が不一致でありディレイカウンタのカウント値が“２”あり、次のドットについても不一致でありディレイカウンタのカウント値が“１”になったとする。これに続くドットについて画像データ値が一致すれば、そのカウント値は初期値である“３”にリセットされることになる。すなわち、画像データ値が一致するドットが３個連続しない限り、イネーブル信号ＥＮは非アクティブとはならない。
【０１０２】
図１１は、判定信号、Ｘクロック信号、イネーブル信号、および時分割データのタイミングチャートである。なお、この例では、ある水平ラインの画像データ値と前の水平ラインと画像データ値とが、第１ドット、第３ドット、第５ドット、第７ドット、および第９ドットにおいて各々不一致となり、他のドットにおいては一致し、また、ディレイカウンタの初期値は“３”であるものとする。
【０１０３】
この場合、判定信号ＤＳはドット単位の反転を第９ドットまで繰り返し、第１０ドットから第６４ドットまでは“１”を維持する。当該第１ブロックＢ１においては、隣接する水平ライン間で画像データ値が不一致となるドットが存在するから、Ｘクロック信号ＸＣＫは図に示すようにアクティブとなる。一方、イネーブル信号ＥＮは、一致するドットが３個連続したときに初めて非アクティブとなる。このため、イネーブル信号ＥＮが“０”となるのは図に示すように時刻Ｚ以降となる。くわえて、時刻Ｚ以降にあっては、時分割データＤ'を構成する画像データＤの値が直前のデータ値と一致するため、Ｄ11が連続することになる。
【０１０４】
これにより、不用意にイネーブル信号ＥＮの反転を防止することができ、イネーブル信号供給線ＥＮＬの駆動によって電力が消費されても、画像データ供給線ＤＬの駆動に伴う消費電力を削減することが可能となり、装置全体として見たときの消費電力をより一層削減することが可能となる。
【０１０５】
＜２−２．サンプリング部＞
次に、本実施形態に係るサンプリング部２２０'について説明する。図１２は、第２実施形態に用いるサンプリング部とその周辺回路のブロック図である。この図に示すように、サンプリング部２２０'は、イネーブル信号ＥＮを供給するイネーブル信号供給線ＥＮＬを備える点、およびアンド回路AND1〜AND640（ゲート回路）を介してサンプリングパルスＳＰ1〜ＳＰ640を各スイッチ回路ＳＷ1〜ＳＷ640に供給する点を除いて、図６に示す第１実施形態のサンプリング部２２０と同様に構成されている。
【０１０６】
このサンプリング部２２０'においては、イネーブル信号ＥＮの論理レベルが“１”の場合にのみサンプリングパルスＳＰ1〜ＳＰ640が各スイッチ回路ＳＷ1〜ＳＷ640に供給されることになる。したがって、イネーブル信号ＥＮの論理レベルを制御することによって、サンプリングをドット単位で制御することができる。
【０１０７】
上述したようにイネーブル信号ＥＮは、あるブロックの一部において、データの時系列的に隣接する水平ライン間で画像データ値が不一致となる場合であっても、画像データ値が一致する所定のドットについては、非アクティブとなるので、当該ドットについては画像データ供給線ＤＬを駆動する必要がない。このため、ドット単位で画像データＤを画像データ供給線ＤＬに供給するか否かを制御することが可能となり、駆動に要する電力を削減することができる。
【０１０８】
＜３．液晶パネルの構成例＞
次に、上述した第１実施形態および第２実施形態で説明した液晶パネルＡＡの全体構成について図１３および図１４を参照して説明する。ここで、図１３は、液晶パネルＡＡの構成を示す斜視図であり、図１４は、図１３におけるＺ−Ｚ’線断面図である。
【０１０９】
これらの図に示されるように、液晶パネルＡＡは、画素電極９ａ等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とを、スペーサ１０３が混入されたシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１０５を封入した構造となっている。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【０１１０】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線６ａを駆動する構成となっている。さらに、この一辺には複数の接続電極１０７が形成されて、制御装置３００からの各種信号を入力する構成となっている。
【０１１１】
また、この一辺に隣接する２辺には、２個の走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線３ａをそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査線信号の遅延が問題にならないのであれば、走査線駆動回路１００を片側１個だけに形成する構成でも良い。
【０１１２】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【０１１３】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１１４】
なお、走査線駆動回路１００およびデータ線駆動回路２００の周辺回路の一部または全部を、素子基板１０１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【０１１５】
＜４．液晶装置の応用例＞
次に、第１実施形態および第２実施形態で説明した液晶装置を各種の電子機器に適用される場合について説明する。
【０１１６】
＜その１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１５は、プロジェクタの構成例を示す平面図である。
【０１１７】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１１８】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色画像情報（画像データ、画像信号）でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１９】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１２０】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１２１】
＜その２：モバイル型コンピュータ＞
次に、上述した液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１６は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１２２】
＜その３：携帯電話＞
さらに、上述した液晶装置を、携帯電話に適用した例について説明する。図１７は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１２３】
なお、図１４〜図１７を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１２４】
＜５．変形例＞
（１）上述した各実施形態および応用例において、制御装置３００、３００'の全部または一部を液晶パネルＡＡに内蔵してもよい。この場合には、制御装置３００、３００'を構成する能動素子としてＴＦＴを用い、制御装置３００、３００'を走査線駆動回路１００やデータ線駆動回路２００に用いるＴＦＴと同一の半導体プロセスで素子基板１０１上に形成すればよい。特に、制御装置３００、３００'の一部を素子基板上１０１に形成する場合にあっては、制御回路３６０,３６０'、アドレス発生器３７０、フレームメモリ３１０を除いた部分を液晶パネルＡＡに取り込むことが望ましい。
【０１２５】
（２）上述した各実施形態にあっては、制御装置３００、３００'とデータ線駆動回路２００を別個なものとして説明したが、これらを合わせてデータ線駆動装置として捉えてもよいことは勿論である。
【０１２６】
（３）上述した各実施形態にあっては、ＤＡ変換部２５０は常に動作するものとして説明したが、データの時系列的に隣接する水平ライン間で変化のあったブロックについてのみデータ線信号を各データ線６ａに供給するようにしてもよい。また、ＤＡ変換部２５０について動作を要しない部分についてはブロック単位で電源供給を遮断するようにしてもよい。
【０１２７】
【発明の効果】
以上説明したように本発明よれば、データの時系列的に隣接する水平ライン間で画像データ値が一致するブロックについては、クロック信号や画像データの供給を停止するようにしたので、電気光学装置の消費電力を大幅に削減することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】 同実施形態に用いる制御装置のブロック図である。
【図３】 隣接する水平ライン間で総てのブロックに変化があったとした場合における制御回路の各種信号のタイミングチャートである。
【図４】 隣接する水平ライン間の画像データにおいて第２ブロックにのみ変化があった場合における制御回路の各種信号のタイミングチャートである。
【図５】 同実施形態に用いるデータ線駆動回路の主要部の構成を示すブロック図である。
【図６】 同実施形態に用いるシフトレジスタ部とその周辺回路の構成を示すブロック図である。
【図７】 表示画面の一例を示す図である。
【図８】 同実施形態に係る液晶装置の動作を説明するためのタイミングチャートである。
【図９】 第２実施形態に用いる制御装置のブロック図である。
【図１０】 イネーブル信号と画像データの生成に係る制御回路の動作を示すフローチャートである。
【図１１】 判定信号、Ｘクロック信号、イネーブル信号、および時分割データのタイミングチャートである。
【図１２】 同実施形態に用いるサンプリング部とその周辺回路のブロック図である。
【図１３】 液晶パネルの構成を示す斜視図である。
【図１４】 図１２におけるＺ−Ｚ’線断面図である。
【図１５】 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１６】 液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１７】 液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
ＡＡ……液晶パネル（電気光学パネル）
３ａ……走査線
６ａ……データ線
９ａ……画素電極
５０……ＴＦＴ（スイッチング素子）
２００……データ線駆動回路
２１０……シフトレジスタ部
２２０……サンプリング部
２３０……第１ラッチ部（画像データ変換部）
２４０……第２ラッチ部（画像データ変換部）
２５０……ＤＡ変換部
３００、３００'……制御装置
３２０……第１ラインメモリ
３３０……第２ラインメモリ
３４０、３４０'……比較回路
３５０、３５０'……判定メモリ
Ｄin……入力画像データ
Ｄ……画像データ
Ｄ'……時分割データ
ＤＳ……判定信号
ＳＤ……選択データ（選択信号）
ＤＸ……Ｘ転送開始パルス
ＸＣＫ……Ｘクロック信号（クロック信号）

Claims (9)

1. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有し、予め定められた本数のデータ線単位で各々ブロック化された電気光学パネルのデータ線駆動回路であって、
   クロック信号を供給するクロック信号供給線と、前記クロック信号に従って転送開始パルスを順次シフトして各サンプリング信号を各々生成するとともに前記各ブロックに対応して設けられた複数のシフトレジスタと、画像データのうちデータの時系列的に隣接する水平ライン間で変化があった場合に、その変化のあった画像データを供給すべき前記ブロックに対応するシフトレジスタに対してのみ前記転送開始パルスを選択的に供給する選択回路とを有するシフトレジスタ部と、
   画像データを前記各サンプリング信号に従って各々サンプリングするサンプリング部と、
   サンプリングして得られたデータをラッチした後に線順次画像データに変換する画像データ変換部と、
   前記線順次画像データをＤＡ変換して得た各データ線信号を前記各データ線に出力するＤＡ変換部と
   を備え、
   前記クロック信号供給線を介して前記複数のシフトレジスタに共通に供給されるクロック信号は、前記複数のブロックのうち画像データが供給される期間に対応する期間のみパルスを有してアクティブとなる信号であること
   を特徴とするデータ線駆動回路。
2. 前記サンプリング部は、外部から供給されるイネーブル信号がアクティブとなる場合にのみ前記各サンプリング信号に従ってサンプリングを行うことを特徴とする請求項１に記載のデータ線駆動回路。
3. 請求項１に記載のデータ線駆動回路の制御方法であって、
   データの時系列的に隣接する水平ライン間で画像データを比較して、データ値が一致するブロックについては、前記画像データの供給を停止することを特徴とするデータ線駆動回路の制御方法。
4. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有し、予め定められた本数のデータ線単位で各々ブロック化された電気光学パネルと、
   前記各データ線に供給する各データ線信号を生成するデータ線駆動回路と、
   前記各走査線に供給する各走査線信号を生成する走査線駆動回路と、
   画像データに基づいて前記データ線駆動回路を制御する制御回路とを備え、
   前記制御回路は、
   データの時系列的に隣接する水平ライン間で前記画像データを比較し、前記各ブロック毎に水平ライン間でデータ値が一致するか否かを判定し、判定結果を前記各ブロック毎に示す判定信号を生成する判定部と、
   前記判定信号に基づいて、水平ライン間でデータ値に変化があったブロックについてのみパルスを有してアクティブとなるクロック信号を生成するクロック信号生成部とを備え、
   前記データ線駆動回路は、
   前記クロック信号に従ってブロック周期の転送開始パルスを順次シフトして各サンプリング信号を各々生成するとともに前記各ブロックに対応して設けられた複数のシフトレジスタと、前記各シフトレジスタに前記クロック信号を各々共通に供給するクロック信号供給線と、画像データのうちデータの時系列的に隣接する水平ライン間で変化があった場合に、画像データがどのブロックに対応するかを示す選択信号に基づいて、その変化のあった画像データを供給すべき前記ブロックに対応するシフトレジスタに対してのみ前記転送開始パルスを供給する選択回路とを有するシフトレジスタ部と、
   画像データを前記各サンプリング信号に従って各々サンプリングし、サンプリングして得られたデータを線順次画像データに変換する画像データ変換部と、
   前記線順次画像データをＤＡ変換して得た各データ線信号を前記各データ線に出力するＤＡ変換部と
   を備えることを特徴とする電気光学装置。
5. 前記判定部は、
   画像データを記憶する第１ラインメモリと、
   １水平走査期間前の画像データを記憶する第２ラインメモリと、
   前記第１ラインメモリから読み出した第１画像データと前記第２ラインメモリから読み出した第２画像データとを比較して、水平ライン間でデータ値が一致するか否かを前記各ブロック毎に判定する比較回路と、
   前記比較回路の判定結果をブロック毎に記憶する判定メモリとを備え、
   前記判定メモリから判定結果を順次読み出すことによって前記判定信号を生成することを特徴とする請求項４に記載の電気光学装置。
6. 前記制御回路は、前記判定信号に基づいて、水平ライン間でデータ値に変化があったブロックについてのみ、アクティブとなる画像データを生成し、画像データ供給線を介して生成された画像データを前記サンプリング部に供給する画像データ生成部を備えることを特徴とする請求項４に記載の電気光学装置。
7. 前記画像データ生成部は、ブロック毎に区切られた前記画像データの前に前記選択信号を介挿した時分割信号を生成し、これを前記画像データ供給線を介して前記サンプリング部に供給するものであり、
   前記シフトレジスタ部は、前記時分割信号から前記選択信号を分離する分離回路を備え、
   前記サンプリング部は前記時分割信号のうち前記画像データの部分をサンプリングすることを特徴とする請求項６に記載の電気光学装置。
8. 前記時分割信号は、前記画像データが非アクティブとなるブロックについては、前記選択信号の最後の論理レベルが継続していることを特徴とする請求項７に記載の電気光学装置。
9. 請求項４に記載の電気光学装置を表示部として用いたことを特徴とする電子機器。

Images