KR100396160B1

KR100396160B1 - 액정패널의데이타구동회로

Info

Publication number: KR100396160B1
Application number: KR1019970057615A
Authority: KR
Inventors: 윤상영
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 1997-11-01
Filing date: 1997-11-01
Publication date: 2003-11-28
Anticipated expiration: 2017-11-01
Also published as: US6429844B1; KR19990038006A

Abstract

본 발명은 회로구성을 간소화하여 액정패널에 집적화되기 용이한 액정패널의 데이타구동회로에 관한 것이다.

액정패널의 데이타구동회로는 데이타입력라인으로부터 직렬로 입력되는 비디오데이타를 샘플링하기 위한 샘플링셀어래이와 샘플링셀들 각각으로부터 직렬로 입력되는 비디오데이타를 아날로그신호로 변환하여 액정패널의 데이타라인들 각각에 공급하는 직렬 디지탈-아날로그변환셀어래이를 이용한다. 샘플링 셀어 래이에 포함된 샘플링 셀들 각각은 상호배타적이고 순차적으로 인에이블되는 순차펄스에 응답하여 일정한 비트 수의 데이타를 순차적으로 샘플링하게 된다.

Description

액정패널의 데이타구동회로{Data Driving Circuit for Liquid Crystal Panel}

본 발명은 액정패널을 이용하는 표시장치에 관한 것으로, 특히 액정패널을 디지탈(Digital) 영상신호에 의해 구동하는 액정패널의 데이타구동회로에 관한 것이다.

최근, 영상매체는 시청자에게 고해상도의 화상을 제공하기 위한 방안으로 기존의 아날로그(Analog) 영상신호 대신에 정보의 압축이 용이한 디지탈 영상신호로 전송하는 방식으로 전환되어가고 있는 추세에 있다. 이에 따라, 영상표시장치의 한 종류인 액정표시장치도 기존의 아날로그 영상신호 대신 디지탈 영상신호에 의해 구동될 수 있어야 하는 입장에 처하게 되었다. 이를 위하여, 액정표시장치는 아날로그신호를 요구하는 액정패널의 화소들을 구동하기 적합하도록 새롭게 구성되고 있다. 이 결과, 액정표시장치에는 기존의 아날로그방식의 데이타구동회로와 디지탈방식의 데이타구동회로가 병존하고 있다.

이러한 디지탈방식의 데이타구동회로는 화소데이타를 병렬로 처리하므로 대용량의 메모리를 요구함과 아울러 복잡한 회로구성을 가지는 디지탈-아날로그(Digital-Analog; 이하 "D-A"라 함) 변환기들을 사용하여야만 한다. 실제로, 이 디지탈방식 데이타구동회로(20)는 도1 에 도시된 바와 같이 액정패널(10)에 포함되어진 2400개의 데이타라인(DL1 내지 DL2400)을 구동하기 위하여 제1 내지 제3 데이타버스(Data Bus ; DB1 내지 DB3)에 접속된 제 1 래치어래이(22)와, 이 제1 래치어래이(22)에 종속 접속되어진 제2 래치어래이(24), 디지탈-아날로그(Digital-Analog ; 이하 "D-A"라 함)변환기어래이(26)를 포함한다. 제1 및 제2 래치어래이(22,24)는 각각 2400개의 래치들로 구성되고, 이들 래치들은 각각 6비트의 화소데이타를 입력하도록 6비트의 길이를 가진다. 즉, 제1 및 제2 래치어래이(22,24)에 포함된 래치들은 각각 도2 에 도시된 바와 같이 두개의 인버터(INV1,INV2), 하나의 MOS 트랜지스터(MN1) 및 캐패시터(C1)으로 구성된 1비트 래치를 6개씩 구비한다. 제1 래치 어래이(22)에 포함된 2400개의 래치들은 800개씩 구분되어 제1 내지 제3 데이타버스(DB1 내지 DB3)에 분산 접속됨과 아울러 800비트의 쉬프트레지스터(28)의 800개의 출력단자에 각각 3개씩 분산접속된다. 제1 래치어래이(22)에 포함된 2400개의 래치들은 쉬프트레지스터(28)의 출력신호의 논리값에 따라 3개씩 순차적으로 구동되어 제1 내지 제3 데이타버스(DB1 내지 DB3)로부터 1수평라인분의 적색(이하 "R"이라 함), 녹색(이하 "G"라 함) 및 청색(이하 "B"라 함) 화소데이타를 샘플링하게 된다. 쉬프트레지스터(28)는 "1" 또는 "0"의 논리값을 가지는 샘플링개시클럭을 좌측의 첫번째 출력단자로부터 우측의 마지막 출력단자쪽으로 순차적으로 이동시킴으로써 제1 래치어래이(22)에 포함된 2400개의 래치들이 3개씩 800번에 걸쳐 1라인분의 R.G.B 화소데이타를 샘플링하도록 한다. 제2 래치어래이(24)에 포함된 2400개의 래치들은 각각 제1 래치어래이(22)의 2400개의 래치들로부터의 화소데이타를 동시에 입력하여 D-A변환기어래이(26)쪽으로 전송한다. 그러면, D-A변환기어래이(26)는 제2 래치어래이(24)로부터의 2400개의 화소데이타를 모두 화소신호로 변환하고 그 변환되어진 2400개의 화소신호를 액정패널(10)의 2400개의 데이타라인들(DL1 내지 DL2400) 각각에 공급하게 된다. 이를 위하여, D-A변환기어래이(26)는 2400개의 D-A변환기들로 구성된다. 이들 2400개의 D-A변환기들은 각각 6비트 화소데이타를 동시에 입력하여 그 6비트의 화소데이타의 논리값에 따라 다른 전압레벨을 가지는 화소신호를 발생하게 된다.

한편, 액정표시장치는 그 부피를 작게하기 위하여 데이타구동회로를 액정패널상에 집적하려는 추세에 있다. 이 집적화 추세에 따라, 데이타구동회로를 액정패널상에 집적화 할 경우에 액정패널의 크기는 대용량의 메모리와 복잡한 D-A변환기들로 인하여 매우 커지게 된다. 이를 상세히 하면, 저온에서 폴리-실리콘 박막트랜지스터(Poly-Si Thin Film Transistor)를 형성하는 공정으로는 미세폭 처리가 곤란하고, 이로 인하여 데이타구동회로가 액정패널상의 많은 영역을 차지하게 된다.

따라서, 본 발명의 목적은 회로구성을 간소화하여 액정패널에 집적화 되기 용이한 데이타구동회로를 제공함에 있다.

도1 은 종래의 액정패널의 데이타구동회로가 적용된 액정표시장치를 도시하는 도면.

도2 는 도1 에 도시된 래치에 포함된 1비트 래치의 구성을 상세하게 도시하는 도면.

도3 은 본 발명의 실시예에 따른 액정패널의 데이타구동회로의 블럭도.

도4 는 도3 에 도시된 순차펄스발생기에서 출력되는 샘플링클럭신호들의 파형도.

도5 는 도3 에 도시된 변환제어셀의 입력 및 출력신호의 파형도.

도6 는 도3 에 도시된 데이타샘플러의 상세회로도.

도7 은 도3 에 도시된 직렬DAC의 제1 실시 예를 상세하게 도시하는 도면.

도8 은 도3 에 도시된 직렬DAC의 제2 실시 예를 상세하게 도시하는 도면.

도9 은 도3 에 도시된 직렬DAC의 제3 실시 예를 상세하게 도시하는 도면.

도10 는 도3 에 도시된 직렬DAC의 제4 실시 예를 상세하게 도시하는 도면.

도11 은 본 발명의 실시 예에 따른 데이타구동회로가 적용되어진 액정표시장치의 블럭도.

< 도면의 주요부분에 대한 부호의 설명 >

10,34 : 액정패널 20 : 데이타구동회로

22,24 : 래치어래이 26 : D-A변환기어래이

28 : 쉬프트레지스터 30 : 데이타샘플러어래이

32 : 순차펄스발생기 36 : 변환제어셀어래이

38 : 직렬DAC어래이 40,42 : 샐플링셀

상기 목적을 달성하기 위하여, 본 발명에 따른 액정패널의 데이타구동회로는 비디오 데이타를 직렬로 입력하기 위한 데이타입력라인과, 데이타입력라인으로부터 직렬로 입력되는 비디오데이타를 샘플링하기 위한 샘플링 셀어래이와, 샘플링셀들 각각으로부터 직렬로 입력되는 비디오데이타를 아날로그신호로 변환하여 액정패널의 데이타라인들 각각에 공급하는 직렬 디지탈-아날로그변환셀어래이와, 샘플링셀어래이에 포함된 샘플링셀들 각각에 상호 배타적이고 순차적으로 인에이블되는 순차펄스를 공급하여 상기 샘플링셀들 각각이 일정한 비트 수의 데이타를 순차적으로 샘플링하게 하는 샘플링제어 수단을 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부도면을 참조한 다음의 바람직한 실시 예에 대한 상세한 설명을 통하여 명확하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 첨부한 도3 내지 도11 을 참조하여 상세하게 설명하기로 한다.

제3도를 참조하면, 데이타비트라인(DBL)에 접속되어진 데이타샘플러어래이(30)와, 이 데이타샘플러어래이(30)에 순차펄스들(SP1내지SP2ⁿ)을 발생하는 순차펄스발생기(32)를 구비하는 본 발명의 실시 예에 따른 액정패널 데이타구동회로가 도시되어 있다. 데이타샘플러어래이(30)는 제1 및 제2 인 에이블신호(EN1,EN2)를 공통적으로 입력하는 2ⁿ(예를 들면, 2400)개의 데이타샘플러들로 구성되어 있다. 이들 데이타샘플러들은 순차펄스발생기(32)로부터의 순차펄스(SP1내지 SP2ⁿ)에 의해 순차적으로 구동된다. 아울러, 이들 데이타샘플러들은 제1 및제2 인에이블신호(EN1,EN2)에 응답하여 데이타 비트라인(DBL)에 전송되는 직렬 데이타 중 6비트의 데이타를 순차적으로 샘플링하게 된다. 이를 위하여 , 제1 및 제2 인에이블신호(EN1,EN2)로는 순차펄스의 6배의 주파수를 가짐과 아울러 서로 상반된 위상을 가지는 클럭신호들이 이용된다. 2ⁿ개의 순차펄스들(SP1내지SP2ⁿ)을 발생하는 순차펄스발생기(32)는 스타트펄스(도시하지 않음)에 응답하는 2ⁿ단의 쉬프트레지스터(도시하지 않음)로 구성될 수 있다. 다른 형태로, 순차발생기(32)는 n개의 펄스신호(도시하지 않음)에 응답하고 2ⁿ개의 출력라인을 가지는 로직디코더로 구현될 수도 있다. 또한, 이 순차펄스발생기(32)에서 발생되는 2ⁿ개의 순차펄스들(SP1내지SP2ⁿ)은 도4 에 도시된 바와 같이 순차적으로 인에이블되는 것으로서 각각 2ⁿ개의 데이타샘플러들에 각각 공급되게 된다.

본 발명의 실시 예에 따른 액정패널 데이타구동회로는 데이타샘플러어래이(30)와 액정패널(34) 사이에 종속 접속되어진 변환제어셀어래이(36)와 직렬DAC어래이(38)를 추가로 구비한다. 이들 변환제어셀어래이(36)는 2ⁿ개의 데이타샘플러들과 각각 대응 접속됨과 아울러 변환구동클럭(DCLK)를 공통적으로 입력하는 2ⁿ개의 변환제어셀을 구비한다. 이들 2ⁿ개의 변환제어셀들 각각은 데이타샘플러로부터 6회에 걸쳐 순차적으로 인가되는 1비트 데이타와 변환구동클럭(DCLK)에 응답하여 제3 및 제4 인에이블신호(EH3,EN4)를 발생하게 된다. 이 변환제어셀에서 발생되는 제3 및 제4 인에이블신호(EN3,EN4)는 1비트 데이타와 변환구동클럭의 논리값에 따라 표1 과 같이 변하게 된다.

[표 1]

또한, 변환제어셀의 입력 및 출력신호들은 스캔펄스(SP)에 대하여 도5 에서와 같은 파형을 가지게 된다. 다음으로, 직렬DAC어래이(38)는 2ⁿ개의 변환제어셀들에 각각 대응접속됨과 아울러 변환구동클럭(DCLK)을 공통적으로 입력하는 2ⁿ개의 직렬DAC들로 구성된다. 이들 직렬DAC들 각각은 변환구동클럭(DCLK)과 변환제어셀로부터의 제3 및 제4 인에이블신호(EN3,EN4)에 6회에 걸쳐 연속적으로 응답하여 데이타샘플러에 의해 샘플링되어진 6비트의 직렬 데이타의 논리값에 해당하는 크기의 전압레벨을 가지는 아날로그신호를 발생하게 된다. 이들 직렬DAC들에서 발생되어진 2ⁿ개의 아날로그신호들은 액정패널(34)의 2ⁿ개의 데이타라인들(DL1내지DL2ⁿ)에 각각 공급되게 된다.

도6 는 도3 에 도시된 데이타샘플러어래이(30)에 포함되어진 데이타 샘플러를 상세하게 도시한다. 도6 에 있어서, 데이타샘플러는 순차펄스(SP)에 공통적으로 응답하는 제1 및 제2 샘플링셀(40,42)을 포함한다.

제1 샘플링셀(40)은 제1 인에이블신호(EN1)와 순차펄스(SP)가 모두 하이논리를 가지는 경우에 데이타비트라인(DBL)로부터의 데이타를 샘플링하여 그 샘플링된 데이타를 샘플데이타라인(SDL)에 공급하게 된다. 이를 위하여, 제1 샘플링셀(40)은 순차펄스(SP)와 제1 인에이블신호(EN1)를 NAND 연산하는 NAND 게이트(NG)와, 데이타비트라인(DBL)과 제1 노드(41) 사이에 접속되어진 제1 NMOS 트랜지스터(MN1)를 구비한다. 제1 NMOS 트랜지스터(MN1)는 NAND 게이트(NG)로부터 제1 인버터(INV1)를 경유하여 자신의 게이트에 인가되는 신호가 하이논리를 유지하는 동안에 턴-온(Turn-on)되어 데이타 비트라인(DBL)으로부터의 1비트데이타를 제1 노드(41)에 접속되어진 캐패시터(C1)에 충전시킨다. 이 때, 캐패시터(C1)는 데이타비트라인(DBL)상의 데이타의 논리값에 따라 충전 또는 방전동작을 수행하게 된다. 이를 상세히 하면, 캐패시터(C1)는 1비트 데이타가 "1"의 논리값을 가지는 경우에는 전압을 충전함으로써 제1 노드(41)상에 하이논리의 데이타가 나타나게 하고 반면 1비트 데이타가 "0"의 논리값을 가지는 경우에는 전압을 방전함으로써 제1노드(41)상에 로우논리의 데이타가 나타나게 한다. 또한, 제1 샘플링셀(40)은 제1 노드(41)와 제2 노드(43) 사이에 순환루프를 이루도록 접속되어진 제2 및 제3 인버터(INV2, INV3)와, 샘플데이타라인(SDL)과 공급전압원(VCC) 사이에 직렬접속되어진 제1 및 제2 PMOS 트랜지스터(MP1,MP2)와, 샘플데이타라인(SDL)과 기저전압원(VSS) 사이에 직렬 접속되어진 제2 및 제3 NMOS 트랜지스터(MN2,MN3)를 추가로 구비한다. 인버터 순환루프(INV2,INV3)는 제1 노드(41)상의 1비트 데이타를 안정되게 유지시킴과 아울러 제1 노드(41)상의 데이타를 반전시킨 상태로 제2 노드(43)쪽으로 전달하는 단위 메모리셀의 기능을 수행한다. 제1 PMOS 트랜지스터(MP1)은 제2 노드(43)상의 데이타의 논리값에 응답하여 제2 PMOS 트랜지스터(MP2)를 경유하여 샘플데이타라인(SDL) 쪽으로 전송될 공급전압을 절환하게 된다. 제2 PMOS 트랜지스터(MP2)는 제1 인에이블신호(EN1)의 논리상태에 따라 제1 PMOS 트랜지스터(MP1)를 공급전압원(VCC)에 선택적으로 접속시킨다. 한편, 제2 NMOS 트랜지스터(MN2)는 제2 노드(43)상의 데이타에 제1 PMOS 트랜지스터(MP1)와 상호보완적으로 응답하여 제3 NMOS 트랜지스터(MN3)를 경유하여 샘플데이타라인(SDL)쪽으로 공급될 기저전압(VSS)을 절환하게 된다. 제3 NMOS 트랜지스터(MN3)는 제2 인에이블신호(EN2)의 논리상태에 따라 제2 NMOS 트랜지스터(MN2)를 기저 전압원(VSS)에 선택적으로 접속시킨다.

다음으로, 제2 샘플링셀(42)은 제1 샘플링 셀(40)과 동일하게 제2 인에이블신호(EN2)와 순차펄스(SP)가 모두 하이논리를 가지는 경우에 데이타비트라인(DBL)로부터의 데이타를 샘플링하여 그 샘플링된 데이타를 샘플데이타라인(SDL)에 공급하게 된다. 이 제2 샘플링셀(42)은 제1 샘플링셀(40)을 구성하는 회로소자들과 동일한 기능 및 동작을 수행하는 회로소자들로 구성되므로 이에 대한 상세한 설명은 생략하기로 한다.

도7 은 도3 에 도시된 직렬DAC의 제1 실시 예를 상세하게 도시한다. 도7 에 있어서, 직렬DAC 는 제3 노드(45)에 공통적으로 접속되어진 제3 PMOS 트랜지스터(MP3), 제4 NMOS 트랜지스터(MN4) 및 제2 캐패시터(C2)를 구비한다. 제3 PMOS 트랜지스터(MP3)는 제3 인에이블신호(EN3)에 응답하여 공급전압원(VCC)로부터의 공급전압을 선택적으로 제3 노드(45)에 접속되어진 제2 캐패시터(C2)에 충전시킴으로써. "1"의 비트데이타에 대한 아날로그신호가 제 3 노드(45)에 나타나게 한다. 반면, 제4 NMOS 트랜지스터(MN4)는 제4 인에이블신호(EN4)에 응답하여 제2 캐패시터(C2)에 충전된 전압을 기저전압원(VSS)쪽으로 방전시킴으로써 제3 노드(45)에 "0"의 비트데이타에 대한 아날로그신호가 나타나게 한다.

또한, 직렬DAC는 제3 노드와 액정패널(34)의 데이타라인(DL) 사이에 병렬접속된 제4 PMOS 트랜지스터(MP4) 및 제5 NMOS 트랜지스터 (MN5)와, 데이타라인(DL)과 기저전압원(VSS) 사이에 병렬 접속되어진 제3 캐패시터(C3) 및 제6 NMOS 트랜지스터(MN6)를 추가로 구비한다. 제4 PMOS 트랜지스터(MP4)는 변환구동클럭(DCLK)에 응답하여 반복적으로 턴-온되어 제3 노드(45)상의 아날로그신호를 제3 캐패시터(C3)에 충전시키게 된다. 이 결과, 데이타라인(DL)에 6비트의 직렬데이타의 논리값에 상응하는 전압레벨의 아날로그신호가 나타나게 된다. 제5 NMOS 트랜지스터(MN5)는 반전된 변환구동클럭(/DCLK)에 제4 PMOS 트랜지스터(MP4)와 동시에 턴-온됨으로써 제3 노드(45)상의 아날로그신호가 데이타라인(DL)쪽으로 빠르게 전송될 수 있도록 한다. 즉, 제5 NMOS 트랜지스터(MN5)와 제4 PMOS 트랜지스터(MP4)의 병렬회로는 제3 노드(45)로부터 데이타라인(DL)쪽으로 흐르는 전류량을 크게 한다. 마지막으로, 제6 NMOS 트랜지스터(MN6)는 리셋신호(RST)에 응답하여 제3 캐패시터(C3)에 충전되어진 전압을 기저전압원(VSS)쪽으로 방전시킴으로써 데이타라인(DL)상의 아날로그신호를 "OV"로 초기화하게 된다.

도8 은 도3 에 도시된 직렬DAC의 제2 실시 예를 상세하게 도시한다. 도8 의직렬DAC는 도7 의 직렬DAC 중 제3 PMOS 트랜지스터(MP3)를 제7 NMOS트랜지스터(MN7)으로 대치함과 아울러 제4 PMOS 트랜지스터(MP4)를 제거한 구성을 가지게 된다. 이 직렬 DAC는 NMOS트랜지스터들만을 포함함으로써 액정패널(34)의 표면에 쉽게 형성될 수 있으며 아울러 도6 의 직렬DAC 보다 제조공정을 간소화 할 수 있게 된다. 이 직렬DAC의 동작은 표2 와 같이 된다.

[표 2]

도9 는 도3 에 도시된 직렬DAC의 제3 실시 예를 상세하게 도시한다. 도9 의 직렬DAC는 도6 의 직렬DAC 중 제6 NMOS트랜지스터(MN6) 대신 제4 캐패시터(C4)가 접속되어진 회로구성을 가지게 된다. 제4 캐패시터(C4)는 제3 캐패시터(C3)의 용량편차로 인하여 데이타라인(DL)에 공급되는 아날로그신호의 전압편차를 보상하게 된다. 이 제4 캐패시터(C4)의 용량값은 식1 에 따라 결정되게 된다.

[수식 1]

C4 = C2 - C3

도10 은 도3 에 도시된 직렬DAC의 제4 실시 예를 상세하게 도시한다. 도10 의 직렬DAC 는 도9 의 직렬DAC 에 제3 및 제4 캐패시터(C3,C4) 사이에 전압플로워(44)가 추가되어진 회로구성을 가지게 된다. 도10 에서, 제4캐패시터(C4)는 부하용 캐패시터로 그리고 제3 캐패시터(C3)는 보상용 캐패시터로서 각각 사용되게 된다. 전압폴로워(44)는 제3 캐패시터(C3)의 출력전압을 완충하여 데이타라인(DL)에 접속되어진 제4 캐패시터(C4)쪽으로 전달함으로써 제4 캐패시터(C4)의 용량편차로 인한 데이타라인(DL)상의 전압편차를 보상하게 된다.

도11 은 본 발명의 실시 예에 따른 액정패널 데이타구동회로가 적용되어진 액정표시장치를 개략적으로 도시한다.

도11 에 있어서, 퍼스날컴퓨터(50)는 18비트의 적색, 녹색 및 청색 데이타를 연속적으로 출력하게 된다. 메모리(52)는 퍼스날컴퓨터(50)로부터 18비트씩 연속적으로 공급되는 데이타중 1라인분을 저장하고 그 저장된 데이타를 데이타구동회로별로 블럭화하고 그 블럭데이타들을 직렬로 각 데이타구동회로들(54)에 공급하게 된다. 그러면, 데이타구동회로들은 각각 직렬 데이타에 의해 액정패널(34)내의 데이타라인들(DL1 내지 DL2ⁿ)을 분할 구동하게 된다.

상술한 바와 같이, 본 발명에 따른 액정패널의 데이타구동회로는 비디오데이타를 직렬로 입력하여 아날로그신호로 변환하는 직렬 DAC를 사용함으로써 비디오데이타를 저장하기 위한 메모리셀의 수와 배선라인의 수를 작게함은 물론 DAC의 구성을 간소화 할 수 있다. 이에 따라, 본 발명에 따른 액정패널의 데이타구동회로는 좁은 면적에 집적화 될 수 있고 나아가 저온 폴리 박막 트랜지스터의 제조공정에 의해 액정패널상에 제작될 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims

비디오 데이타를 직렬로 입력하기 위한 데이타입력라인과,

상기 데이터입력라인으로부터 직렬로 입력되는 비디오데이타를 샘플링하기 위한 샘플링셀어래이와,

상기 샘플링셀들 각각으로부터 직렬로 입력되는 비디오데이타를 아낱로그신호로 변환하여 액정패널의 데이타라인들 각각에 공급하는 직릴 디지탈-아날로그변환셀어래이와,

상기 샘플링셀어래이에 포함된 샘플링셀들 각각에 상호배타적이고 순차적으로 인에이블되는 순차펄스를 공급하여 상기 샘플링 셀들 각각이 일정한 비트 수의 데이타를 순차적으로 샘플링하게 하는 샘플링제어수단을 구비하는 것을 특징으로 하는 액정패널의 데이타구동회로.
제 1 항에 있어서 ,

상기 샘플링제어수단이 스타트 펄스에 응답하는 상기 샘플링셀들 각각에 공급될 상기 순차펄스를 발생하는 쉬프트레지스터를 구비하는 것을 특징으로 하는 액정패널의 데이타구동회로
제 1 항에 있어서,

상기 샘플링제어수단이 주기가 2배씩 큰 n개의 클럭신호에 응답하여 상기 샘플링셀들 각각에 공급될 2ⁿ개의 순차펄스를 발생하는 디코더를 구비하는 것을 특징으로 하는 액정패널의 데이타구동회로.