JP3647364B2 - クロック制御方法及び回路 - Google Patents
クロック制御方法及び回路 Download PDFInfo
- Publication number
- JP3647364B2 JP3647364B2 JP2000221207A JP2000221207A JP3647364B2 JP 3647364 B2 JP3647364 B2 JP 3647364B2 JP 2000221207 A JP2000221207 A JP 2000221207A JP 2000221207 A JP2000221207 A JP 2000221207A JP 3647364 B2 JP3647364 B2 JP 3647364B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000012937 correction Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims 3
- 230000001186 cumulative effect Effects 0.000 claims 1
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 48
- 230000000630 rising effect Effects 0.000 description 39
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 230000027311 M phase Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
- H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
- H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、クロック制御回路及び方法に関する。
【０００２】
【従来の技術】
クロック周期を調整する回路は、ＰＬＬ（Phase Locked Loop；位相同期ループ）回路を備えて構成とされている。図２７は、従来のＰＬＬ回路の構成を示す図である。図２７を参照すると、外部クロック３２４と、電圧制御発振器３２２の出力を分周回路３２３で分周した信号が位相周波数検出回路（Phase Frequency Detector；ＰＦＤ）３１９に入力され、位相差に応じた電圧をチャージポンプ３２０が出力し、ループフィルタ３２１で平滑化された電圧が電圧制御発振器（Voltage Controlled Oscillator；ＶＣＯ）３２２に制御電圧として供給され、該制御電圧に応じた周波数の出力クロックが電圧制御発振器３２２から分周回路３２３に供給される。
【０００３】
例えば特開平１１−２８４４９７号公報には、遅延時間を決定するためのランプ波電圧、及び閾値電圧を同一構成の回路で発生させることができ、またランプ波電圧と閾値電圧をそれぞれ独立に設定できるので、分子分母の両者が設定可能な分数の遅延時間を発生させることができるプログラマブル遅延発生器、該プログラマブル遅延発生器を使用してアキュムレータの出力パルスの位相補間を行うことにより、無調整で、低スプリアスな出力信号を発生できる周波数シンセサイザ、該プログラマブル遅延発生器を用いた逓倍回路、該プログラマブル遅延発生器を、出力パルス幅を決定する遅延発生器に用いたデューティ比変換回路、該プログラマブル遅延発生器を分周器と位相比較器の間に挿入したＰＬＬ周波数シンセサイザ等が提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、図２７に示した従来の回路は、ＰＬＬ回路を備え、帰還系回路を用いているため、位相調整に時間を要するほか、帰還系特有のジッタがある、という問題点を有している。
【０００５】
また、上記した従来のプログラマブル遅延発生器には、閾値電圧発生回路等の電源電圧発生回路が必要とされている。このため、回路規模が増大するという問題点を有している。
【０００６】
したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、簡易な構成により、高精度に、非整数の周波数変換を行うことができるクロック制御回路及び方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成する本発明は、クロックを入力し、一定周期毎に、前記クロックに対する位相差を、外部から入力されるコード信号により可変に設定される、あらかじめ定められた所定の単位位相差分、累積的に、加算又は減算してなる位相差を有する出力クロックを出力するものである。
【０００８】
本発明は、入力クロック又は前記入力クロックから生成されるクロックを基準のクロックとして、前記基準のクロックの周期毎に、前記基準のクロックに対する位相を、外部から入力されるコード信号により可変に設定される、所定の単位位相差分、累積的に、加算又は減算するための制御信号を出力する制御手段と、前記入力クロックを入力し、前記制御信号に基づき、前記基準のクロックに対して、あらかじめ定められた前記所定の単位位相差分、加算又は減算してなる位相を有する出力クロックを生成出力する位相調整手段と、を備え、前記基準のクロックの周波数に対して非整数の関係にある周波数の出力クロックを出力可能としている。
【０００９】
本発明においては、入力クロックを分周してなる分周クロックを出力する分周回路と、前記分周回路から出力される分周クロックに基づき、前記分周クロックに対する位相差を、外部から入力されるコード信号により可変に設定される単位位相差分、累積的に、加算又は減算するための制御信号を生成する制御回路と、前記入力クロックを入力し、前記制御回路からの制御信号で設定される位相の信号を生成出力する位相調整回路と、を備えた構成としてもよい。
【００１０】
本発明においては、入力クロックから互いに位相が異なる第１乃至第Ｎのクロック（「多相クロック」という）を生成出力する多相クロック生成回路と、前記第１乃至第Ｎのクロックを入力してその一つを選択出力するセレクタと、前記入力クロックを入力し、前記セレクタにおいて、前記第１乃至第Ｎのクロックを、順次、選択する選択信号を生成して前記セレクタに供給する制御回路と、を備えた構成としてもよい。上記目的は、特許請求の範囲の各請求項の発明によって同様に達成されることは、以下の実施の形態及び実施例等の説明から、当業者には直ちに明らかとされるであろう。
【００１１】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。本発明の一実施の形態は、入力クロック又は前記入力クロックから生成されるクロックを基準のクロックとして、前記基準のクロックのクロック周期毎に、前記基準のクロックに対する位相をあらかじめ所定の単位位相差分加算又は減算するための選択信号を出力する制御回路（図１の１０２）と、前記入力クロックを入力し、前記選択信号に基づき、前記基準のクロックに対して前記加算されてなる位相を有するクロックを出力する位相調整回路（図１の１０１）と、を備える。
【００１２】
本発明は、別の実施の形態において、入力クロックを分周する分周回路（図３の１０３）と、前記分周回路で分周されたクロックに基づき、前記分周クロックに対する位相差を、単位位相差ごとに加算又は減算するための制御信号を生成する制御回路（図３の１０２）と、入力クロックを入力し、前記入力クロック信号に対して、前記制御回路からの制御信号で設定される位相の信号を生成する位相調整回路（図３の１０１）と、を備える。
【００１３】
本発明は、別の実施の形態において、入力クロックから互いに位相が異なる第１乃至第Ｎのクロック（「多相クロック」という）を生成する多相クロック生成回路（図４の２０１）と、前記第１乃至第Ｎのクロックを入力してその一つを選択出力するセレクタ（図４の２０３）と、前記入力クロックを入力し、前記セレクタにおいて、前記第１乃至第Ｎのクロックを、順次、選択する選択信号を供給する制御回路（図４の２０２）と、を備える。
【００１４】
本発明においては、位相調整回路を、入力される二つの信号のタイミング差を分割し信号を出力するインターポレータで構成し、クロック信号を分周回路で分周した信号と該分周信号を所定クロック周期分遅らせた号とをインターポレータに入し、前記クロック信号に基づき、前記インターポレータにおけるタイミング差の分割値を可変させる制御回路を備える。
【００１５】
二つの入力信号のタイミング差を分割した信号を出力するインターポレータを複数備え、前記複数のインターポレータにおけるタイミング差の分割値は互いに異なる値に設定され、互いに相の異なる複数（Ｎ個）のクロックについて、複数組の二つのクロックがそれぞれ前記複数のインターポレータに入力され、一のインターポレータにおいて、両端の第１と第Ｎのクロックを入力とする構成としてもよい。
【００１６】
本発明は、別の実施の形態において、入力クロックに基づき前記入力クロックの周波数を逓倍した互いに位相の異なる第１乃至第Ｎのクロック（「多相逓倍クロック」という）を生成する多相逓倍クロック生成回路（図２０の１０）と、前記第１乃至第Ｎのクロックのうち二つのクロック信号を選択するスイッチ（図２０の２０）と、前記スイッチから選択出力される二つクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力するインターポレータ（図２０の３０）と、前記スイッチの切り替え及びインターポレータのタイミング分割値を設定する制御信号を出力する制御回路（図２０の４０）とを備える。
【００１７】
本発明は、さらに別の実施の形態において、入力クロックに基づき前記入力クロックを一旦分周して多相クロックを生成し、該多相クロックの周波数を逓倍した互いに位相の異なる第１乃至第Ｎのクロック（「多相逓倍クロック」という）を生成する多相逓倍クロック生成回路（図２２の１０）と、前記第１乃至第Ｎのクロックの隣接する二つのクロック信号を、二組選択するスイッチ（図２２の２０）と、前記スイッチから出力される第１組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第１のインターポレータ（図２２の３０1）と、前記スイッチから出力される第２組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第２のインターポレータ（図２２の３０2）と、前記第１、第２のインターポレータの出力を入力し、前記二つの出力のタイミング差を分割した信号を出力する第３のインターポレータ（図２２の３０2）と、前記スイッチの切り替え及び前記インターポレータのタイミング差分割値を設定する制御信号を出力する制御回路（図２２の４０）と、を備える。
【００１８】
多相逓倍クロック生成回路は、入力クロックを分周して互いに位相の異なる複数のクロック（「多相クロック」という）を生成出力する分周回路（図５の２）と、入力クロックの周期を検知する周期検知回路（図５の６）と、前記分周回路から出力される多相クロックを入力とし、前記クロックを逓倍した多相クロックを生成する多相クロック逓倍回路（図５の５）と、を備え、前記多相クロック逓倍回路（５）は、二つの入力のタイミング差を分割した信号を出力する複数のタイミング差分割回路（図６の４ａ１〜４ａ８）と、二つの前記タイミング差分割回路の出力をそれぞれ多重化して出力する複数の多重化回路（図６の４ｂ１〜４ｂ４）とを備え、前記複数のタイミング差分割回路は、同一位相のクロックを入力とするタイミング差分割回路（図６の４ａ１、４ａ３、４ａ５、４ａ７）と、相隣る位相の二つのクロックを入力とするタイミング差分割回路（図６の４ａ２、４ａ４、４ａ６、４ａ８）を備えている。
【００１９】
多相クロック逓倍回路（５）は、ｎ相のクロック（第１乃至第ｎクロック）を入力し、二つの入力のタイミング差を分割した信号を出力する２ｎ個のタイミング差分割回路（図６の４ａ１〜４ａ８）を備え、２Ｉ−１番目（ただし、１≦Ｉ≦ｎ）のタイミング差分割回路（図６の４ａ１、４ａ３、４ａ５、４ａ７）は、前記二つの入力としてＩ番目の同一クロックを入力とし、２Ｉ番目（ただし、１≦Ｉ≦ｎ）のタイミング差分割回路（図６の４ａ２、４ａ４、４ａ６、４ａ８）は、Ｉ番目のクロックと、（Ｉ＋１ ｍｏｄ ｎ）番目（ただし、ｍｏｄは剰余演算を表し、Ｉ＋１ ｍｏｄ ｎは、Ｉ＋１をｍで割った余り）のクロックを入力とし、Ｊ番目（ただし、１≦Ｊ≦２ｎ）のタイミング差分割回路の出力と（Ｊ＋２ ｍｏｄ ｎ）番目（ただし、Ｊ＋２ ｍｏｄ ｎは、Ｊ＋２をｎで割った余り）のタイミング差分割回路の出力とを入力とする２ｎ個のパルス幅補正回路（図６の４ｃ１〜４ｃ８）と、Ｋ番目（ただし、１≦Ｋ≦ｎ）のパルス幅補正回路の出力と（Ｋ＋ｎ）番目のパルス幅補正回路の出力とを入力とするｎ個の多重化回路（図６の４ｂ１〜４ｂ４）と、を備えている。
【００２０】
本発明は、さらに別の実施の形態において、入力クロックを入力し、前記入力クロックの分周した互いに位相の異なるクロックを生成する分周回路（図２３の６０）と、前記分周回路から出力される第１組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第１のインターポレータ（図２３の３０1）と、前記スイッチから出力される第２組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第２のインターポレータ（図２３の３０2）と、前記第１、第２のインターポレータの出力を入力し、前記二つの出力のタイミング差を分割した信号を出力する第３のインターポレータ（図２３の３０3）と、前記スイッチの切り替え及び前記インターポレータのタイミング分割値を設定する制御信号を出力する制御回路（図２３の４０）と、を備える。
【００２１】
本発明は、さらに別の実施の形態において、入力クロックに基づき、該入力クロックを逓倍してなる互いに位相の異なる複数のクロックを生成する多相逓倍クロック生成回路（図２４の１０）と、多相逓倍クロック生成回路から出力される複数のクロックのうち、互いに隣接する位相の二つのクロックを入力し、該二つのクロックのタイミング差をそれぞれ互いに異なる所定の内分比で分割した信号をそれぞれ出力する複数インターポレータ（図２４の３０1〜３０n）と、複数のインターポレータの出力を入力しこれらを多重化して一つの出力信号として出力する合成器（図２４の５０）と、を備えて構成される。
【００２２】
この実施の形態において、多相逓倍クロック生成回路がＮ相（ただし、Ｎは所定の正整数）のクロックを生成し、インターポレータ３０をＭ個（ただし、Ｍは、Ｍ≦Ｎなる正整数）備え、ｉ番目の前記インターポレータには、ｉ番目とｉ＋１番目のクロック（ただし、ｉは１〜Ｍの整数、なお、ｎ＋１番目のクロックは１番目のクロックとなる）が入力され、各インターポレータにおける二つの入力信号のタイミング差を分割する内分比は、ｉ番目（ただし、ｉは１〜Ｍの整数）のインターポレータよりもｉ＋１番目のインターポレータの方が、所定単位ステップ分、大又は小の値に設定されており、Ｍ個のインターポレータからＭ相のクロックが出力され、前記合成器から、Ｍ逓倍のクロックが出力される構成としてもよい。この場合、各インターポレータにおける二つの入力信号のタイミング差を分割する内分比は固定値とされる。
【００２３】
上記した本発明の実施の形態において、インターポレータは、例えば図１２乃至図１５を参照すると、第１、及び第２の入力信号を入力とし前記第１及び第２の入力信号の所定の論理演算結果を出力する論理回路（NAND01）と、第１の電源と内部ノード（Ｎ３１）間に接続され、前記論理回路の出力信号を制御端子に入力とし、前記第１、及び第２の入力信号が第１の値のとき、オン状態とされる第１のスイッチ素子(ＭＰ１)と、前記内部ノードが入力端に接続され、前記内部ノードの容量の端子電圧としきい値との大小関係が反転した場合に出力論理値を変化させるバッファ回路（ＩＮＶ３）と、前記内部ノードと第２の電源間に直列に接続され、前記第１の入力信号（ＩＮ１）が第２の値のとき共通にオン状態とされる第２のスイッチ素子(ＭＮ１１)と、制御回路（図２０の４０等）からの制御信号（ＰＨ）に基づきそれぞれオン・オフ制御される第３のスイッチ素子(ＭＮ２１)と、定電流源（Ｉ0）よりなる直列回路を、複数個並列に備え、前記内部ノードと第２の電源間に直列に接続され、前記第２の入力信号が第２の値のとき共通にオン状態とされる第４のスイッチ素子(ＭＮ１２)と、前記制御回路からの制御信号に基づきそれぞれオン・オフ制御される前記第５のスイッチ素子(ＭＮ２２)と、定電流源（Ｉ0）よりなる直列回路を、複数個並列に備えている。なお、第３のスイッチ素子(ＭＮ２１)を内部ノード（Ｎ３１）側に接続し、第２のスイッチ素子(ＭＮ１１)を定電流源（Ｉ0）側に接続するように、その配置を入れ替えてもよいことは勿論であり、第４のスイッチ素子(ＭＮ１２)と、第５のスイッチ素子(ＭＮ２２)の配置を入れ替えてもよいことは勿論である。
【００２４】
内部ノード（Ｎ３１）と前記第２の電源間には、直列接続された第６のスイッチ素子と容量とが、複数本互いに並列接続され（ＭＮ３１〜ＭＮ３４、ＣＡＰ１１〜ＣＡＰ１４）、前記第６のスイッチ素子群（ＭＮ３１〜ＭＮ３４）の制御端子に供給される周期制御信号（７）にて、前記内部ノードに付加する前記容量の値が選択的に決められる。
【００２５】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。
【００２６】
図１は、本発明の第１の実施例の構成を示す図である。図１を参照すると、本発明の第１の実施例は、入力クロックを入力し、該入力クロック又は該入力クロックから生成される信号を基準のクロックとして、該基準クロックに対して、位相を調整して、出力クロックを出力する位相調整回路１０１と、入力クロックとコード情報を入力し、選択信号を、位相調整回路１０１に出力する加算回路１０２と、を備えている。この位相調整回路１０１は、後に説明されるように、好ましくは、タイミング差を分割する内分比が可変に設定されるインターポレータより構成される。
【００２７】
制御回路１０２は、例えば初期値０から、所定の単位ｍ（ｍ＝１、２、３、…）を、入力クロックを入力するたびにインクリメント（０、ｍ、２ｍ、３ｍ、…）する加算回路と、加算結果をデコードし、該加算結果に対応する選択信号（制御信号）を位相調整回路１０１に出力する。所定の単位ｍの値は、外部から制御回路１０２に入力されるコード信号により設定される。
【００２８】
なお、制御回路１０２は、初期値Ｎから、所定の単位ｍ（ｍ＝１、２、３、…）を、入力クロックを入力するたびにデクリメント（Ｎ、Ｎ−ｍ、Ｎ−２ｍ、Ｎ−３ｍ、…）する減算回路と、減算回路の減算結果をデコードし、該減算結果に対応する選択信号（制御信号）を位相調整回路１０１に出力する構成としてもよい。
【００２９】
位相調整回路１０１は、制御回路１０２からの選択信号に基づき、クロック周期ｔＣＫの入力クロックのエッジ（例えば立ち上がりエッジ）に対して、制御回路１０２からの選択信号で決定される単位位相差をΔΦとしたとき、該エッジに対して、０、ΔΦ、２ΔΦ、３ΔΦ、…、（ｎ−１）ΔΦ、ｎΔΦ、…の位相差の信号を出力する。ただし、ｎΔΦは位相差０と等価である。
【００３０】
制御回路１０２からの選択信号ｍが「１」であるときの単位位相差をΔΦとした場合、選択信号が「ｍ」のときには、位相調整回路１０１における単位位相差はｍΔΦとなり、クロック周期ｔＣＫの入力クロックのエッジに対して、入力クロック毎に、０、ｍΔΦ、２ｍΔΦ、３ｍΔΦ、…、（ｎ−１）ｍΔΦ、ｎｍΔΦ、…の位相の信号を出力する。ただし、単位位相差ΔΦがｔＣＫ／ｎのとき、ｎｍΔΦは、位相差０と等価である。
【００３１】
図２は、本発明の第１の実施例の動作原理を説明するためのタイミングチャートである。図２を参照すると、
クロックサイクル１の入力クロックの立ち上がりエッジに対する、出力クロックの位相差は０、
クロックサイクル２の入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、ΔΦ、
クロックサイクル３の入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、２ΔΦ、
…となる。
【００３２】
出力クロックの周期は、ｔＣＫ＋ΔΦとなり、周期ｔＣＫの入力クロックの周波数ｆ＝１／ｔＣＫを、周波数ｆ′＝１／（ｔＣＫ＋ΔΦ）に周波数変換しており、クロック周期を、入力クロック周波数の整数比以外（非整数）の値（＝１＋ΔΦ／ｔＣＫ）で、周波数変換している。
【００３３】
図２において、出力クロックと入力クロックを入れ替えたものが、制御回路１０２を減算回路とデコーダで構成した場合のタイミング動作となる。制御回路１０２を減算回路で構成した場合、クロックサイクル毎に、入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、−ΔΦ、−２ΔΦ、…となる。
【００３４】
次に本発明の第２の実施例について説明する。図３は、本発明の第２の実施例の構成を示す図である。図３を参照すると、本発明の第２の実施例は、入力クロックを分周する分周回路１０３と、制御回路１０２と、位相調整回路１０１とを備えている。分周回路１０３は、入力クロックを入力して分周する。
【００３５】
制御回路１０２は、初期値０から、コード信号ｍ（ｍ＝１、２、３、…）を、入力クロックを入力するたびにインクリメント（０、ｍ、２ｍ、３ｍ、…）する加算回路と、該値をデコードし、該値に対応する選択信号を位相調整回路１０１に出力するデコーダを備えている。
【００３６】
位相調整回路１０１は、単位位相差をΔΦとしたとき、入力クロック毎に、入力クロックのエッジに対して、制御回路１０２からの選択信号に基づき、０、ｍΔΦ、２ｍΔΦ、３ｍΔΦ、…、（ｎ−１）ｍΔΦ、ｎｍΔΦ、…の位相差の信号を出力する。ただし、単位位相差ΔΦがｔＣＫ／ｎのとき、ｎｍΔΦは位相差０と等価である。
【００３７】
周期ｔＣＫの入力クロックの周波数ｆ＝１／ｔＣＫを、周波数ｆ′＝１／（ｔＣＫ＋ΔΦ）に変換しており、出力クロックの周期を、ｔＣＫ＋ΔΦとなり、クロック周期を整数比以外の値で変更可能としている。
【００３８】
本発明の第２の実施例においても、制御回路１０２を減算回路とデコーダで構成してもよいことは勿論である。
【００３９】
次に本発明の第３の実施例について説明する。図４は、本発明の第３の実施例の構成を示す図である。図４を参照すると、本発明の第３の実施例は、多相クロック発生回路２０１と、セレクタ２０２と、セレクタ２０２への選択信号を供給する制御回路２０３とを備えている。
【００４０】
多相クロック発生回路２０１から出力される、例えばｎ相の第１〜第ｎのクロック（位相が隣接するクロックのタイミング（位相）差ΔΦ＝ｔＣＫ／ｎ）に対して、制御回路２０３からの制御のもと、セレクタ２０２で、第１のクロックから第ｎのクロックを巡回的に選択することで、例えば、
クロックサイクル１では第１のクロックを選択し、入力クロックの立ち上がりエッジに対する出力クロックの位相差は０、
クロックサイクル２では第２のクロックを選択し、入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、ΔΦ、
クロックサイクル３では第３のクロックを選択し、入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、２ΔΦ、
…となる。
【００４１】
出力クロックの周期は、ｔＣＫ＋ΔΦとなり、周期ｔＣＫの入力クロックの周波数ｆ＝１／ｔＣＫを、周波数ｆ′＝１／（ｔＣＫ＋ΔΦ）に変換しており、クロック周期を、整数比以外の値（＝１＋ΔΦ／ｔＣＫ）で変更可能としている。
【００４２】
上記した本発明の実施例についてさらに詳細に説明する。以下では、本発明の特徴の一つをなすタイミング差分割回路（インターポレータ）に関する説明の順序の関係を考慮して、図４の回路構成から、その詳細を説明する。
【００４３】
図５は、図４の多相クロック発生回路２０１の構成の一例を示す図である。図６は、本発明の一実施例として、４相クロックを生成するための多相クロック発生回路２０１として、逓倍用インターポレータの構成の具体例を示す図である。
【００４４】
図５に示すように、４相クロック発生回路は、入力クロック１を４分周し、４相クロックＱ１〜Ｑ４を出力する１／４分周回路２と、ｎ段縦続接続された４相クロック逓倍回路５１〜５ｎと、周期検知回路６と、を備えている。最終段の４相クロック逓倍回路５ｎからは、２ｎ逓倍された４相クロックＱｎ１〜Ｑｎ４が出力される。なお、４相クロック逓倍回路の段数ｎは任意である。
【００４５】
１／４分周回路２は、入力クロック１を１／４分周して、４相クロックＱ１、Ｑ２、Ｑ３、Ｑ４を生成し、このクロックＱ１、Ｑ２、Ｑ３、Ｑ４を４相クロック逓倍回路５１で逓倍した４相クロックＱ１１、Ｑ１２、Ｑ１３、Ｑ１４を生成し、同様にして、４相クロック逓倍回路５ｎから、２ｎ逓倍した４相クロックＱｎ１、Ｑｎ２、Ｑｎ３、Ｑｎ４を得る。
【００４６】
周期検知回路６は、固定段数のリングオシレータと、カウンタから構成され、クロック１の周期中、リングオシレータの発振回数をカウンタでカウントし、カウント数に応じて制御信号７を出力し、４相クロック逓倍回路５内の負荷を調整する。この周期検知回路６により、クロック周期の動作範囲、デバイスの特性ばらつきが解消される。
【００４７】
図６（ａ）は、図５に示した４相クロック逓倍回路５の構成の一例を示す図である。なお、図５に示した４相クロック逓倍回路５１〜５ｎは、いずれも同一構成とされる。図６（ａ）を参照すると、この４相クロック逓倍回路５は、８組のタイミング差分割回路４ａ１〜４ａ８と、８個のパルス補正回路４ｃ１〜４ｃ８と、４組の多重化回路４ｂ１〜４ｂ４から構成されている。図６（ｂ）は、パルス幅補正回路４ｃの構成を示す図であり、第２の入力をインバータ１７で反転した信号と、第１の入力を入力とするＮＡＮＤ回路１６からなる。図６（ｃ）は、多重化回路４ｂの構成を示す図であり、２入力ＮＡＮＤ回路１８からなる。
【００４８】
図７は、図６に示した４相クロック逓倍回路５のタイミング動作を示す信号波形図である。クロックＴ２１の立ち上がりは、クロックＱ（ｎ−１）１の立ち上がりからタイミング差分割回路４ａ１の内部遅延分の遅れで決定され、クロックＴ２２の立ち上がりは、クロックＴ２２の立ち上がりは、クロックＱ（ｎ−１）１の立ち上がりとクロックＱ（ｎ−１）２の立ち上がりのタイミングのタイミング差分割回路４ａ２でのタイミング分割と内部遅延分の遅れで決定され、以下同様にして、クロックＴ２６の立ち上がりはクロックＱ（ｎ−１）３の立ち上がりとクロックＱ（ｎ−１）４の立ち上がりのタイミングのタイミング差分割回路４ａ６でのタイミング分割と内部遅延分の遅れで決定され、クロックＴ２７の立ち上がりはクロックＱ（ｎ−１）４の立ち上がりのタイミングのタイミング差分割回路４ａ７での内部遅延分の遅れで決定され、クロックＴ２８の立ち上がりはクロックＱ（ｎ−１）４の立ち上がりとクロックＱ（ｎ−１）１の立ち上がりのタイミングのタイミング差分割回路４ａ８でのタイミング分割と内部遅延分の遅れで決定される。
【００４９】
クロックＴ２１とＴ２３はパルス幅補正回路４ｃ１に入力され、パルス幅補正回路４ｃ１では、クロックＴ２１で決定される立ち下がりエッジ、クロックＴ２３で決定される立ち上がりエッジを有するパルスＰ２１を出力する。同様の手順でパルスＰ２２〜Ｐ２８が生成され、クロックＰ２１〜Ｐ２８は位相が４５度ずつずれたデューティ２５％の８相のパルス群となる。このクロックＰ２１と位相が１８０度ずれたクロックＰ２５は、多重化回路４ｂ１で多重化反転され、デューティ２５％のクロックＱｎ１として出力される。
【００５０】
同様にして、クロックＱｎ２〜Ｑｎ４が生成される。クロックＱｎ１〜Ｑｎ４は、位相が９０度ずつずれたデューティ５０％の４相のパルス群となり、クロックＱｎ１〜Ｑｎ４の周期は、クロックＱ（ｎ−１）１〜Ｑ（ｎ−１）４からクロックＱｎ１〜Ｑｎ４を生成する過程で、周波数が２倍に逓倍される。
【００５１】
図８（ａ）、及び図８（ｂ）は、図７に示したタイミング差分割回路４ａ１、４ａ２の構成の一例をそれぞれ示す図である。これらの回路は互いに同一構成とされており、二つの入力が、同一信号であるか、隣り合う二つの信号が入力されるかが相違している。すなわち、タイミング差分割回路４ａ１では、同一入力Ｑ（ｎ−１）１が２入力ＮＯＲ５１に入力され、タイミング差分割回路４ａ２ではＱ（ｎ−１）１とＱ（ｎ−１）２が２入力ＮＯＲ６１に入力されていること以外、タイミング差分割回路は同一構成である。２入力ＮＯＲ５１、６１は、周知のように、電源ＶＤＤと出力端の間に直列に接続され、入力信号ＩＮ１、ＩＮ２をゲートにそれぞれ入力する二つのＰチャネルＭＯＳトランジスタと、出力端とグランド間に並列に接続され、入力信号ＩＮ１、ＩＮ２をゲートにそれぞれ入力する二つのＮチャネルＭＯＳトランジスタからなる。
【００５２】
２入力ＮＯＲ５１（ＮＯＲ６１）の出力ノードである内部ノードＮ５１（Ｎ６１）は、インバータＩＮＶ５１（ＩＮＶ６１）の入力端に接続され、内部ノードとグランド間には、ＮチャネルＭＯＳトランジスタＭＮ５１と容量ＣＡＰ５１を直列接続した回路、ＮチャネルＭＯＳトランジスタＭＮ５２と容量ＣＡＰ５２を直列接続した回路、ＮチャネルＭＯＳトランジスタＭＮ５３と容量ＣＡＰ５３を直列接続した回路を、並列に接続し、各ＮチャネルＭＯＳトランジスタＭＮ５１、ＭＮ５２、ＭＮ５３のゲートには、周期検知回路６からの制御信号７がそれぞれ接続され、オン・オフ制御される。ＮチャネルＭＯＳトランジスタＭＮ５１、ＭＮ５２、ＭＮ５３のゲート幅と容量ＣＡＰ５１、ＣＡＰ５２、ＣＡＰ５３は、そのサイズ比が、例えば１：２：４とされており、周期検知回路６（図５参照）から出力される制御信号７に基づき、共通ノードに接続される負荷を、８段階に調整することで、クロック周期が設定される。
【００５３】
図９は、図８に示したタイミング差分割回路４ａ１、４ａ２の動作を説明するためのタイミング図である。
【００５４】
タイミング差分割回路４ａ１については、クロックＱ（ｎ−１）１の立ち上がりエッジにより、ノードＮ５１の電荷がＮＯＲ５１のＮチャネルＭＯＳトランジスタを介して引き抜かれ、ノードＮ５１の電位がインバータＩＮＶ５１のしきい値に達したところで、インバータＩＮＶ５１の出力であるクロックＴ２１が立ち上がる。インバータＩＮＶ５１のしきい値に達したところまで引き抜く必要のあるノードＮ５１の電荷をＣＶ（ただし、Ｃは容量値、Ｖは電圧）とし、ＮＯＲ５１のＮチャネルＭＯＳトランジスタによる放電電流をＩとすると、クロックＱ（ｎ−１）１の立ち上がりから、ＣＶの電荷量を、電流値２Ｉで放電することになり、その結果、時間ＣＶ／２Ｉが、クロックＱ（ｎ−１）１の立ち上がりエッジから、クロックＴ２１の立ち上がりまでのタイミング差（伝搬遅延時間）を表している。クロックＱ（ｎ−１）１がＬｏｗレベルのとき、２入力ＮＯＲ５１の出力側ノードＮ５１がＨｉｇｈに充電され、インバータＩＮＶ５１の出力クロックＴ２１はＬｏｗレベルとなる。
【００５５】
タイミング差分割回路４ａ２については、クロックＱ（ｎ−１）１の立ち上がりエッジから時間ｔＣＫｎ（ｔＣＫｎ＝クロック周期）後の期間、ノードＮ６１の電荷がＮＯＲ６１に引き抜かれ、時間ｔＣＫｎ後、クロックＱ（ｎ−１）２の立ち上がりエッジから、ノードＮ６１の電位がインバータＩＮＶ６１のしきい値に達したところで、クロックＴ２２のエッジが立ち上がる。ノードＮ６１の電荷をＣＶとし、２入力ＮＯＲ６１のＮＭＯＳトランジスタの放電電流をＩとすると、クロックＱ（ｎ−１）１の立ち上がりからＣＶの電荷量をｔＣＫｎの期間Ｉの電流で放電し、残りの期間を電流２Ｉで引き抜く結果、時間、
ｔＣＫｎ＋（ＣＶ−ｔＣＫｎ・Ｉ）／２I
＝ＣＶ／２I＋ｔＣＫｎ／２ …(1)
が、クロックＱ（ｎ−１）１の立ち上がりエッジからクロックＴ２２の立ち上がりエッジのタイミング差を表している。
【００５６】
すなわち、クロックＴ２２とクロックＴ２１の立ち上がりのタイミング差は、ｔＣＫｎ／２となる。
【００５７】
クロックＱ（ｎ−１）１とＱ（ｎ−１）２がともにＬｏｗレベルとなり、２入力ＮＯＲ６１の出力側ノードＮ６１が、ＮＯＲ６１のＰＭＯＳトランジスタを介して電源からＨｉｇｈレベルに充電された場合、クロックＴ２２が立ち上がる。
【００５８】
図７のクロックＴ２２〜Ｔ２８についても同様とされ、クロックＴ２１〜Ｔ２８の立ち上がりのタイミング差はそれぞれｔＣＫｎ／２となる。
【００５９】
パルス幅補正回路４ｃ１〜４ｃ８（図６参照）は、位相が４５度ずつずれたデューティ２５％の８相のパルス群Ｐ２１〜Ｐ２８（図７参照）を生成する。
【００６０】
多重化回路４ｂ１〜４ｂ４（図６参照）は、位相が９０度ずつずれたデューティ５０％の４相のパルス群Ｑｎ１〜Ｑｎ４（図７参照）を生成する。
【００６１】
図７のクロックＱｎ１〜Ｑｎ４が、図４の４相クロック発生回路２０１から出力されるものとすると、Ｑｎ１〜Ｑｎ４を入力するセレクタ２０３は、制御回路２０２からの選択信号の制御のもと、クロックＱｎ１、Ｑｎ２、Ｑｎ３、Ｑｎ４の順に選択して出力する。クロックＱｎ１〜Ｑｎ４の周期をＴとするとすると、周期Ｔ（１＋１／４）のクロックがセレクタ２０３から出力される。
【００６２】
図１０は、図６等の４相クロック逓倍回路に用いられるタイミング差分割回路の別の例を示す図である。図１０を参照すると、第１、第２の入力信号ＩＮ１、ＩＮ２を入力とする論理和回路ＯＲ１と、電源ＶＣＣと内部ノードＮ２６間に接続され、論理和回路ＯＲ１の出力信号をゲート入力とするＰチャネルＭＯＳトランジスタＭＰ１と、内部ノードＮ２６の電位を反転出力するインバータＩＮＶ３と、内部ノードＮ２６にドレインが接続され、第１の入力信号ＩＮ１、第２の入力信号ＩＮ２をそれぞれゲートに入力とし、ソースが定電流源Ｉ0に接続されるＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２を備えている。内部ノードＮ２６と接地間には、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子ＭＮ１１〜ＭＮ１５と、容量ＣＡＰ１１〜ＣＡＰ１５が接続され、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子ＭＮ１１〜ＭＮ１５の制御端子（ゲート端子）には、図８を参照して説明したタイミング差分割回路と同様、図５の周期検知回路６から出力される制御信号７が接続され、制御信号７の値により、ＮチャネルＭＯＳトランジスタＭＮ１１〜ＭＮ１５がオン・オフ制御され、内部ノードＮ２６に付加する容量値が決められる。容量ＣＡＰ１１〜ＣＡＰ１５の容量値の比は、１６：８：４：２：１とされ、ＮチャネルＭＯＳトランジスタＭＮ１１〜ＭＮ１５のＷ（ゲート幅）／Ｌ（ゲート長）比は、１６：８：４：２：１とされる。
【００６３】
第１、第２の入力信号ＩＮ１、ＩＮ２がＬｏｗレベルのとき、論理和回路ＯＲ１の出力はＬｏｗレベルとなり、ＰチャネルＭＯＳトランジスタＭＰ１がオン（導通）し、これにより内部ノードＮ２６が電源電位に充電されインバータＩＮＶ３の出力はＬｏｗレベルとされる。
【００６４】
第１、第２の入力信号ＩＮ１、ＩＮ２の一方又は両方がＨｉｇｈレベルとなると、論理和回路ＯＲ１の出力はＨｉｇｈレベルとなり、ＰチャネルＭＯＳトランジスタＭＰ１がオフし、内部ノードＮ２６と電源Ｖｃｃとの電源パスがオフし、一方、ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２の一方又は両方がオンして内部ノードＮ２６が放電されて、内部ノードＮ２６の電位が電源電位から下がり始め、インバータＩＮＶ３のしきい値以下に下がった場合、インバータＩＮＶ３の出力はＬｏｗレベルから立上がってＨｉｇｈレベルとなる。
【００６５】
図１１は、図８、図１０に示したタイミング差分割回路（ＴＭＤ）の動作を説明するための図である。図１１（ａ）を参照すると、３つのタイミング差分割回路（ＴＭＤ）において、第一のタイミング差分割回路（ＴＭＤ）は、その二入力に、同一の入力信号ＩＮ１が入力され出力信号ＯＵＴ１を出力し、第２のタイミング差分割回路（ＴＭＤ）には入力信号ＩＮ１、ＩＮ２が入力され出力信号ＯＵＴ２を出力し、第三のタイミング差分割回路（ＴＭＤ）は、その２入力に、同一の入力信号ＩＮ２が入力され出力信号ＯＵＴ３を出力する。このうち、入力信号ＩＮ１、ＩＮ２を入力し出力信号ＯＵＴ２を出力する第二のタイミング差分割回路（ＴＭＤ）が、図８（ｂ）のタイミング差分割回路の構成に対応している。またＩＮ１を共通に入力するタイミング差分割回路（ＴＭＤ）、ＩＮ２を共通に入力するタイミング差分割回路（ＴＭＤ）は、図８（ａ）において、同一信号を入力する構成とされ、図６のタイミング差分割回路４ａ２等の構成に対応している。
【００６６】
図１１（ｂ）は、タイミング差Ｔの入力信号ＩＮ１、ＩＮ２を入力した第一乃至第三のタイミング差分割回路の出力信号ＯＵＴ１〜ＯＵＴ３の出力と、第一乃至第三のタイミング差分割回路の内部ノードの変化Ａ１〜Ａ３を示している。説明を容易とするため、内部ノードは電位０から充電され、しきい値Ｖｔを超えたとき、出力信号がＬｏｗからＨｉｇｈレベルに変化（立上がる）するものとする。
【００６７】
図１１（ｂ）を参照すると、入力信号ＩＮ１と入力信号ＩＮ２間には、タイミング差（Ｔ）があり、第一のタイミング差分割回路（ＴＭＤ）は遅延時間ｔ１の出力信号ＯＵＴ１を出力し、第三のタイミング差分割回路（ＴＭＤ）は遅延時間ｔ３の出力信号ＯＵＴ３を出力し、第二のタイミング差分割回路（ＴＭＤ）は、遅延時間ｔ２の出力信号ＯＵＴ２を出力し、遅延時間ｔ２は、遅延時間ｔ１とｔ３を分割（内分）した値とされている。
【００６８】
とされる。
【００６９】
また、
ｔ３＝Ｔ＋ＣＶ／２Ｉとされる（図１１（ｃ）参照）。ただし、内部ノードが入力端に接続されるバッファ回路（インバータ）のしきい値を超えるまでに放電する電荷をＣＶとする。
【００７０】
次に、本発明の実施例の位相調整回路１０１等で用いられ、入力する二つの信号のタイミング差を分割する内分比が可変に設定可能とされるインターポレータの構成について説明する。
【００７１】
図１２は、図１の位相調整回路１０１等を構成する、タイミング差の内分比が可変に設定可能なインターポレータの回路構成の一例を示す図である。図１２を参照すると、このインターポレータは、ソースが電源Ｖｃｃに接続され、ドレインが内部ノードＮ３１に接続され、第１、第２の入力信号ＩＮ１、ＩＮ２を入力とする否定論理積回路ＮＡＮＤ０１の出力信号をゲートに入力するＰチャネルＭＯＳトランジスタＭＰ１と、内部ノード電位としきい値電圧の大小関係が変化した時に、出力信号の論理値をスイッチングさせるインバータ回路ＩＮＶ３と、入力信号ＩＮ１、ＩＮ２に入力端がそれぞれ接続されているインバータ回路ＩＮＶ１、ＩＮＶ２と、内部ノードＮ３１にドレインが共通接続され、ゲートがインバータ回路ＩＮＶ１の出力に接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16と、内部ノードＮ３１にドレインが共通接続され、ゲートがインバータ回路ＩＮＶ２の出力に接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16と、ＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）を入力して反転するインバータ回路ＩＮＶ４の出力に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２１1〜ＭＮ２１16と、ＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２２1〜ＭＮ２２16と、を備えている。
【００７２】
さらに内部ノードＮ３１と接地（ＧＮＤ）間には、容量Ｃが接続されている。
【００７３】
入力信号ＩＮ１で、１６並列のＮチャネルＭＯＳトランジスタのうちＮ個（ただし、Ｎは０〜１６、Ｎ＝０はオンするものがない場合であり、Ｎは制御信号Ｃで決定される）がオンし、時間Ｔ後に、入力信号ＩＮ２によって、（１６−Ｎ）個の並列のＮチャネルＭＯＳトランジスタがオンし、全体で、Ｎ＋（１６−Ｎ）＝１６個のＮチャネルＭＯＳトランジスタがオンする場合におけるタイミング差の内分の動作について説明する。
【００７４】
並列のＮチャネルＭＯＳトランジスタ１個に流れる電流はＩ（定電流源Ｉ0の電流値）であり、インバータＩＮＶ３の出力が反転するしきい値電圧をＶとして、しきい値電圧Ｖまでの電荷の変動量をＣＶとする。
【００７５】
ここで、入力信号ＩＮ１、ＩＮ２がともにＨｉｇｈレベルとされ、ＮＡＮＤ０１の出力がＬｏｗレベルとされ、ＰチャネルＭＯＳトランジスタＭＰ１を介して、内部ノードＮ３１は、電源側から充電された状態にあるものとする。この状態から、入力信号ＩＮ１、ＩＮ２がＬｏｗレベルに立ち下がる場合について説明する。
【００７６】
まずＮ＝１６の場合、入力信号ＩＮ１で、１６並列のＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16のうち１６個がオンし、時間Ｔ後に、入力信号ＩＮ２によって１６個並列配置されるＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16がいずれもオフとされる（（１６−Ｎ）＝０）。したがって、Ｎ＝１６の場合、定電流源Ｉ0の電流をＩとして、入力信号ＩＮ１がＬｏｗレベルになってから、インバータＩＮＶ３の出力が反転するまでの時間Ｔ（１６）は、
Ｔ（16）＝ＣＶ／（16・Ｉ） …(3)
【００７７】
Ｎ＝ｎ（ｎ＜１６）の場合（Ｎは制御信号Ｃで設定される）、入力信号ＩＮ１がＬｏｗレベルになってから時間Ｔ（ただし、Ｔは入力信号ＩＮ１とＩＮ２の立ち下がりエッジのタイミング差）の間、入力信号ＩＮ１の反転信号をゲートに入力とするｎ個のＮチャネルＭＯＳトランジスタがオンし、ｎ・Ｉ・Ｔの電荷が放電され、つづいて、入力信号ＩＮ２がＬｏｗレベルとなることで、入力信号ＩＮ２の反転信号をゲートに入力とする１６−ｎ個のＮチャネルＭＯＳトランジスタがオンし、全体で、１６のＮチャネルＭＯＳトランジスタがオンし、内部ノードＮ３１に残存する電荷（ＣＶ−ｎ・Ｉ・Ｔ）を、（１６・Ｉ）で放電した時点（時間Ｔ′）で、インバータＩＮＶ３の出力が反転する（ＨｉｇｈレベルからＬｏｗレベルとなる）。時間Ｔ′は、（ＣＶ−ｎ・Ｉ・Ｔ）／（１６・Ｉ）で与えられる。
【００７８】
したがって、入力信号ＩＮ１がＬｏｗレベルになってから、インバータＩＮＶ３の出力が反転するまでの時間Ｔ（ｎ）は、
で与えられる。
【００７９】
ｎの値によって、入力信号ＩＮ１とＩＮ２のタイミング差Ｔを、１６等分した位相の出力信号が得られる。すなわち、制御信号の設定により、ｎを可変することで、入力信号ＩＮ１とＩＮ２の間のタイミング差を分解能１／１６で分割した任意の位相の出力信号が得られる。このようなインターポレータを「１６刻みのインターポレータ」ともいう。一般に、インターポレータを、Ｍ刻み（Ｍは任意の正整数）とする場合、ＮチャネルＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ２１、ＭＮ２２がそれぞれＭ個並列配置される。
【００８０】
このインターポレータの入力ＩＮ１、ＩＮ２に、例えばタイミング差が１クロック周期ｔＣＫの二つの信号を入力し、入力クロック毎に、入力ＩＮ１から、タイミング差０、ｔＣＫ／１６、２ｔＣＫ／１６、…を出力することで、ｔＣＫ（１＋１／16）のクロック周期の信号を生成することができる。
【００８１】
図１３は、図１の位相調整回路１０１等を構成するインターポレータの回路構成を示す図であり、図１２に示した構成において、内部ノードＮ３１と接地間に、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子と容量とからなる直列回路が、複数並列接続され（スイッチ素子ＭＮ２１〜ＭＮ３５、容量ＣＡＰ１１〜１５）、スイッチ素子ＭＮ１１〜ＭＮ１５の制御端子に接続する制御信号（容量選択周波数調整信号）７にて、内部ノードに付加する容量が決められる。容量ＣＡＰ１１〜１５は、容量値がＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃとされ、スイッチ素子ＭＮ１１〜１５の周期制御信号７の値によって、内部ノードに付加される容量値が可変される。周期制御信号７は外部から設定され、例えば図５に示した周期検知回路６から供給される制御信号７が用いられる。
【００８２】
図１２に示したインターポレータは、入力信号ＩＮ１、ＩＮ２がともにＨｉｇｈレベルのとき内部ノードＮ３１が電源電位に充電され、入力信号ＩＮ１、ＩＮ２がＨｉｇｈレベルからＬｏｗレベルへの立下りの遷移に対して、内部ノードＮ３１が放電され、出力信号が、ＬｏｗレベルからＨｉｇｈレベルに立ち上がるものであるが、これ以外に、入力信号がＬｏｗレベルからＨｉｇｈレベルへの立ち上がり遷移に対して、出力信号が、ＬｏｗレベルからＨｉｇｈレベルに立ち上がる構成としてもよい。入力信号ＩＮ１、ＩＮ２がＨｉｇｈレベルからＬｏｗレベルへの立下りの遷移に対して、出力信号が、ＨｉｇｈレベルからＬｏｗレベルに立ち下がる論理とするには、反転型バッファであるインバータＩＮＶ３を、正転バッファ回路とすればよい。
【００８３】
図１４は、図１の位相調整回路１０１等を構成するインターポレータの別の回路構成を示す図である。図１４を参照すると、ソースが電源に接続され、ドレインが内部ノードＮ３１に接続され、第１、第２の入力信号ＩＮ１、ＩＮ２を入力とする論理和回路ＯＲ１の出力信号をゲートに入力するＰチャネルＭＯＳトランジスタＭＰ１と、内部ノード電位としきい値電圧の大小関係が変化した時に、出力信号の論理値をスイッチングさせるインバータ回路ＩＮＶ３と、内部ノードＮ３１にドレインが共通接続され、ゲートが入力信号ＩＮ１に共通接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16と、内部ノードＮ３１にドレインが共通接続され、ゲートが入力信号ＩＮ２に共通接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16と、ＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）を入力して反転するインバータ回路ＩＮＶ４の出力に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２１1〜ＭＮ２１16と、ＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２２1〜ＭＮ２２16と、を備えている。
【００８４】
図１５は、図１４に示した構成において、内部ノードＮ３１と接地間に、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子と容量とからなる直列回路が、複数並列接続され（スイッチ素子ＭＮ２１〜ＭＮ３５、容量ＣＡＰ１１〜１５）、スイッチ素子ＭＮ１１〜ＭＮ１５の制御端子に接続する制御信号（容量選択周波数調整信号）７にて、内部ノードに付加する容量が決められる。容量ＣＡＰ１１〜１５は、容量値がＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃとされ、スイッチ素子ＭＮ１１〜１５の周期制御信号７の値によって、内部ノードに付加される容量値が可変される。周期制御信号７は外部から設定され、例えば図５に示した周期検知回路６から供給される制御信号が用いられる。
【００８５】
次に本発明のさらに別の実施例について説明する。図１６は、本発明の第４の実施例の構成を示す図であり、図３に示した分周回路１０３と、位相調整回路１０１と、制御回路１０２とを備えたクロック制御回路において、位相調整回路１０１を、図１２乃至図１５に示したインターポレータで構成したものである。
【００８６】
分周回路１０３で分周した信号をデータ端子に入力し、クロック信号をクロック端子に入力する第１のＤ型フリップフロップ１１３でラッチしたクロック信号と、該クロック信号を第２のＤ型フリップフロップ１１４でラッチしたクロック信号を第１、第２の入力ＩＮ１、ＩＮ２としてインターポレータ１１０に入力し、インターポレータ１１０は、第１、第２の入力ＩＮ１、ＩＮ２のタイミング差（クロックＣＬＫの周期ｔＣＫ）を、加算回路１１２と、加算回路１１２の出力をデコードするデコーダ１１１からなる制御回路１０２より出力される制御信号（選択信号）で設定される、内分比で分割した出力信号ＯＵＴを出力する。
【００８７】
図１７は、図１６に示した回路の動作の一例を説明するためのタイミング波形図である。分周回路１０３は、クロックを１／４分周しており、インターポレータ１１０は、図１４に示した回路よりなり、入力信号ＩＮ１、ＩＮ２がともにＬｏｗレベルのとき内部ノードを充電し、入力信号ＩＮ１、ＩＮ２がＬｏｗレベルからＨｉｇｈレベルへ遷移する立ち上がりに対して、内部ノードＮ３１が放電され、インバータ回路ＩＮＶ３を介して、入力信号ＩＮ１、ＩＮ２のタイミング差（クロック周期ｔＣＫ）を、制御信号ＰＨで設定される内分比で分割したタイミングで立ち上がる出力信号ＯＵＴが出力される。
【００８８】
図１７を参照すると、クロックサイクルＴ２のクロックの立ち上がりエッジから時間Δφ遅れて、インターポレータ１１０から信号ＯＵＴがＬｏｗレベルからＨｉｇｈレベルに立ち上がり、クロックサイクルＴ４で、インターポレータに入力される入力信号ＩＮ１、ＩＮ２がともにＬｏｗレベルとなり、内部ノードＮ３１が電源電位に充電されて出力ＯＵＴはＬｏｗレベルとなり、インターポレータのＮチャネルＭＯＳトランジスタＭＮ２１、ＭＮ２２のゲートに供給される制御信号ＰＨの値が切り替えられ、クロックサイクルＴ６のクロックの立ち上がりエッジから時間２Δφ遅れて、インターポレータ１１０から信号ＯＵＴがＬｏｗレベルからＨｉｇｈレベルに立ち上がる。この場合、インターポレータ１１０から出力される出力クロックの周期は、４ｔＣＫ＋Δφとなる。
【００８９】
このように、分周クロックの一クロックサイクル内の所定のタイミングで、インターポレータ１１０（図１２乃至図１５参照）のＮチャネルＭＯＳトランジスタＭＮ２１、２２に供給する制御信号（図１の選択信号）の設定値を可変させることで、分周クロックサイクルベースで、出力クロックの入力クロックのエッジに対するタイミング（位相差）を可変させ、周波数の変換を行う、ことができる。
【００９０】
次に本発明のさらに別の実施例について説明する。図１８は、本発明の第５の実施例の構成を示す図であり、図１に示した位相調整回路１０１に、図１２乃至図１５のインターポレータを用いて構成した一例を示す図である。図１８を参照すると、２段直列に接続され、後段の出力をインバータＩＮＶで反転した信号が前段のデータ端子Ｄに帰還入力されるＤ型フリップフロップ２１１、２１２と、Ｄ型フリップフロップ２１２の出力を入力とし、直列に接続されシフトレジスタを構成する第１の乃至第４Ｄ型フリップフロップ２１３〜２１６と、第１、第２のフリップフロップ２１３、２１４の出力Ｑ１、Ｑ２を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第１のインターポレータ２１７と、第２、第３のフリップフロップ２１４、２１５の出力Ｑ２、Ｑ３を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第２のインターポレータ２１８と、第３、第４のフリップフロップ２１５、２１６の出力Ｑ３、Ｑ４を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第３のインターポレータ２１９と、第４、第１のフリップフロップ２１６、２１３の出力Ｑ４、Ｑ１を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第４のインターポレータ２２０と、を備えている。第１乃至第４のインターポレータ２１７〜２２０には、タイミング差の内分比を設定する制御信号２２２が不図示の制御回路から供給される。
【００９１】
第１乃至第４のインターポレータ２１７〜２２０に供給される制御信号２２２の値は、クロック毎に切り替えることなく、固定値としてもよい。
【００９２】
図１９は、図１８に示した回路の動作の一例を説明するための図である。図１９を参照すると、第１のインターポレータ２１７は、信号Ｑ１、Ｑ２のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ２のクロックの立ち上がりエッジからタイミング差Δφ）の信号を出力し、第２のインターポレータ２１８は、信号Ｑ２、Ｑ３のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ３のクロックの立ち上がりエッジからタイミング差２Δφ）の信号を出力し、第３のインターポレータ２１９は、信号Ｑ３、Ｑ４のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ４のクロックの立ち上がりエッジからタイミング差３Δφ）の信号を出力し、第４のインターポレータ２２０は、信号Ｑ４、Ｑ１のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ５のクロックの立ち上がりエッジからタイミング差４Δφ＝クロックサイクルＴ６の始まる）の信号を出力する。この場合、インターポレータからは、入力クロック（クロック周期ｔＣＫ）に対して、周期ｔＣＫ（１＋１／４）のクロックが出力される。
【００９３】
第１乃至第４のインターポレータ２１７〜２２０は、アプリケーションに応じて、論理回路で演算した結果を出力してもよいし、あるいはセレクタで選択出力する構成としてもよい。本発明は、例えばｍＢｎＢ（ｍビットｎビット）符号化システムにおける、速度変換回路に用いて好適とされる。
【００９４】
次に本発明のさらに別の実施例について説明する。図２０は、本発明の第６の実施例の構成を示す図である。図２０を参照すると、逓倍用インターポレータ１０と、スイッチ（ロータリースイッチ）２０と、インターポレータ３０（「微調用インターポレータ」ともいう）と、制御回路４０を備えている。
【００９５】
逓倍用インターポレータ１０は、入力クロック１から多相逓倍クロックＰ０〜Ｐｎを生成する。逓倍用インターポレータ１０は、図５に示した構成からなる。
【００９６】
スイッチ２０は、多相逓倍クロックＰ０〜Ｐｎの中の二つのクロックを選択し、微調用インターポレータ３０の二つの入力信号として供給する。
【００９７】
制御回路４０は、スイッチ２０、及び、微調用インターポレータ３０への制御信号Ｓ、ＰＨ（インターポレータ３０のＮチャネルＭＯＳトランジスタ２１、２２のゲートに供給される制御信号）を供給する。制御回路４０は、クロック１を入力とする加算回路（不図示）と、加算回路の出力をデコードして制御信号Ｓ、ＰＨを出力するデコーダ（不図示）を備えて構成されている。
【００９８】
スイッチ２０は、多相クロックＰ０〜Ｐｎのうち、制御回路４０からの制御信号Ｓに基づき、互いに隣合う、奇位相信号と偶位相信号を選択し、選択したクロック対をインターポレータ３０に供給し、インターポレータ３０は、制御回路４０から出力される制御信号に基づき、二つの入力の位相差（タイミング差）を内分した位相の信号を出力する。本実施例において、インターポレータ３０は、図１２乃至図１５等に示した構成とされる。
【００９９】
図２１は、インターポレータ３０を、図１５に示した回路で構成し、逓倍用インターポレータ１０（図５参照）が、４相の逓倍クロックＰ０〜Ｐ３を生成出力する場合の動作の一例を示す図である。
【０１００】
ロータリスイッチ２０は、多相クロックＰ０〜Ｐ３のうち、例えば、（Ｐ０、Ｐ１）、（Ｐ１、Ｐ２）、（Ｐ２、Ｐ３）、（Ｐ３、Ｐ０）、（Ｐ０、Ｐ１）、…と巡回的に選択する。多相クロックの周期をＴとすると、クロックサイクルＴ１で、スイッチ２０はＰ０、Ｐ１を選択し、インターポレータ３０はＰ０、Ｐ１の立ち上がりをうけて出力信号ＯＵＴを出力し、サイクルＴ２で、スイッチ２０はＰ１、Ｐ２を選択し、インターポレータ３０は、Ｐ１、Ｐ２の立ち上がりをうけて、前の出力信号ＯＵＴの立ち上がりエッジから時間Ｔ（１＋１／４）のタイミングで出力信号ＯＵＴを出力し、以下、スイッチはＰ３、Ｐ４、つづいてＰ４、Ｐ１を選択し、周期Ｔ（１＋１／４）のクロックを出力する。
【０１０１】
図２１に示す例では、インターポレータは、逓倍クロックの周期Ｔに対して周期（１＋１／４）Ｔ＝５Ｔ／４のクロックを出力しており（周波数は４／５倍）、逓倍用インターポレータ１０が入力クロックを２ｍ逓倍している場合、出力クロックの周波数は８ｍ／５倍に変換される。
【０１０２】
次に本発明のさらに別の実施例について説明する。図２２は、本発明の第７の実施例の構成を示す図である。図２２を参照すると、本発明の第７の実施例は、図２０に示した構成の変形例であり、ロータリスイッチ２０が二組のクロック対を出力して、それぞれ第１、第２のインターポレータ３０1、３０2に供給し、二つのインターポレータ３０1、３０2の出力を入力とする第３のインターポレータ３０3の出力から出力クロックを得る。
【０１０３】
本実施例において、第１乃至第３のインターポレータ３０1〜３０3の各インターポレータのタイミング差の内分比は制御回路４０からの制御信号で可変される構成としてもよい。あるいは、アプリケーションで求められるタイミング精度に応じ、インターポレータ３０1は、タイミング差の内分比が固定とされ、インターポレータ３０2とインターポレータ３０3の内分比が制御回路４０からの制御信号で可変される構成としてもよい。さらには、インターポレータ３０1とインターポレータ３０2をタイミング差の内分比を固定とし、最終段のインターポレータ３０3のみその内分比が制御回路４０からの制御信号で可変される構成としてもよい。
【０１０４】
本発明の第７の実施例は、図２０に示した構成と比較して、微調用インターポレータを多段構成としたことにより、タイミング差の内分比をさらに細かく設定することができる。第２、第３のインターポレータ３０2、３０3を、図１２乃至図１５に示した１６等分インターポレータで構成した場合、１／２５６の分解能でタイミング差を内分することができる。
【０１０５】
次に本発明の第８の実施例について説明する。図２３は、図３に示した構成の変形例を示す図であり、クロックを分周回路６０で分周し、二つのクロック対を出力して第１、第２のインターポレータ３０1、３０2に供給し、二つのインターポレータ３０1、３０2の出力を入力とする第３のインターポレータ３０3の出力から出力クロックを得るようにしたものである。
【０１０６】
次に本発明の第９の実施例について説明する。図２４は、本発明の第９の実施例の構成を示す図である。図２４を参照すると、本発明の第９の実施例は、図１８に示した構成の変形例に対応するものであり、入力クロックに基づき、該入力クロックを逓倍してなる互いに位相の異なる第１乃至第ｎのクロックＰ１〜Ｐｎ（ｎ相逓倍クロック）を生成する逓倍用インターポレータ１０と、逓倍用インターポレータ１０から出力される、第１乃至第ｎのクロックＰ１〜Ｐｎについて、互いに隣接する位相の二つのクロックを入力し、該二つのクロックのタイミング差を、それぞれ互いに異なる所定の内分比で分割した信号をそれぞれ出力する第１乃至第ｎのインターポレータ３０1〜３０nと、第１乃至第ｎのインターポレータ（微調用インターポレータ）３０1〜３０nの出力を入力し、これらを多重化して、一つの出力信号ＯＵＴとして出力する合成器５０を備えている。
【０１０７】
第１乃至第ｎのインターポレータ３０1〜３０nは、図１２乃至図１５に示した構成とされ、二つの入力信号のタイミング差Ｔを、ｍ刻み（ｎ≦ｍ）で分割するものとする。ｎ相の多相逓倍クロックを生成する逓倍用インターポレータ１０と微調用インターポレータ３０により、出力信号ＯＵＴとして、クロック周期（３６０度）をｎ×ｍ刻みで分割したタイミングを生成することができる。
【０１０８】
図２４に示す例では、図１８に示した構成と同様、ｎ相のクロックのうち、隣接するｉ番目とｉ＋１番目のクロックＰｉ、Ｐｉ+1（ただし、ｉは１〜ｎの整数、ｎ＋１番目のクロックは１番目のクロックＰ１となる）を入力とするインターポレータ３０iと、ｉ−１番目とｉ番目のクロックＰｉ-1、Ｐｉを入力とするインターポレータ３０i-1とは、タイミング差の内分比が異なるように設定されており、インターポレータ３０iの方が、インターポレータ３０i-1よりも、遅延時間は大きくなる。
【０１０９】
第１乃至第ｎのインターポレータ３０1〜３０nの出力を入力して多重化し、出力信号ＯＵＴとして出力する合成器５０は、例えば図６に示した、パルス幅補正回路４ｃ、多重化回路４ｂで構成される。
【０１１０】
図２４に示した構成において、逓倍用インターポレータ１０から出力されるｎ相の多相逓倍クロックから、Ｍ相のクロック（Ｍ逓倍クロック）を生成する構成について説明する。この場合、インターポレータ３０はＭ個並設される（ただし、Ｍ≦Ｎ）。この場合も、ｉ番目のインターポレータ３０iには、隣接するｉ番目とｉ＋１番目のクロックＰｉ、Ｐｉ＋１（ただし、ｉは１〜Ｍの整数、なお、ｎ＋１番目のクロックは１番目のクロックＰ１となる）が入力される。各インターポレータ３０における二つの入力信号のタイミング差Ｔの分割位置を規定する内分比として、
１番目のインターポレータ３０1は、内分比ｍ：Ｍ−ｍ、
２番目のインターポレータ３０2は、内分比２ｍ：Ｍ−２ｍ、
３番目のインターポレータ３０3は、内分比３ｍ：Ｍ−３ｍ、
…という具合に、インターポレータの番号とともに、昇順に、順次、タイミング差Ｔの分割位置が、単位ステップｍごとに、タイミング区間の先端側から後端側にずらして設定される。なお、インターポレータの番号とともに、順次、タイミング差Ｔの分割位置を、単位ステップｍごとに、タイミング区間の後端側から先端側にずらして設定するようにしてもよい。この設定は、図１２乃至図１５を参照して説明したように、インターポレータに供給される制御信号ＰＨにて、インターポレータのＮチャネルＭＯＳトランジスタＭＮ２１、ＭＮ２２のオン・オフを制御することで設定される。なお、本実施例において、各インターポレータの内分比は固定値とされる。
【０１１１】
Ｍ個のインターポレータ３０の出力を多重化して一つの出力信号ＯＵＴとして出力する合成器５０からは、Ｍ逓倍のクロックを得ることができる。例えばｎ＝８、Ｍ＝７の場合において、ｍ＝１とした場合、逓倍用インターポレータ１０から出力される８相クロック（８相逓倍クロック）から、７相のクロックを生成することができる。そして、７相クロックを入力する合成器５０からは、７逓倍クロックが出力される。
【０１１２】
図２５は、１６等分インターポレータの集積回路のレイアウトの一例を示す図である。
【０１１３】
図２６は、微調インターポレータを用いた位相調整回路のシミュレーション波形を示す図であり、６２５ＭHzの位相差を１６等分インターポレータで１６等分し、位相切り替わり部分の５位相分を表示したものである。微調位相差は１２．５ｐｓとなる。
【０１１４】
上記した本発明の実施例によれば、インターポレータを複数段備えた構成とすることで、出力信号のタイミングエッジを１０ピコ秒のオーダで制御することができる。すなわち、本発明は、ＬＳＩにおけるクロック周波数変換回路、クロック同期回路のみならず、測定装置、試験装置におけるパターン発生器、タイミング生成器等に適用され、例えば１０ピコ秒のオーダの分解能で、オンザフライでタイミングが可変に設定されるＬＳＩテスタのタイミング生成器等に用いて好適とされる。
【０１１５】
また上記実施例において、例えば、図３及び図２３等を参照して説明した分周回路と位相調整回路（位相微調用のインターポレータ）を備えた構成は、位相比較器の位相差に応じた電圧を生成するチャージポンプと、ループフィルタと、ループフィルタの出力を制御電圧として入力するＶＣＯ（電圧制御発振器）と、ＶＣＯの出力を分周した信号を該位相比較器に供給する分周回路を備えたＰＬＬ（位相同期ループ）回路における分周回路に適用することができる。
【０１１６】
【発明の効果】
以上説明したように、本発明によれば、簡易な構成により、高精度に、非整数の周波数変換を行うことができる、という効果を奏する。
【０１１７】
その理由は、本発明においては、クロックを入力とする位相調整回路から出力される信号の位相を、クロック毎に、単位位相差、加算又は減算する構成としたためである。
【０１１８】
また本発明によれば、帰還系を備えず、帰還系特有のジッタがなく、高速なクロック同期を可能としている。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第１の実施例の動作を説明するためのタイミング図である。
【図３】本発明の第２の実施例の構成を示す図である。
【図４】本発明の第３の実施例の構成を示す図である。
【図５】本発明の第３の実施例の多相クロック生成回路の構成の一例を示す図である。
【図６】図５の４相クロック逓倍回路の構成の一例を示す図である。
【図７】図６の４相クロック逓倍回路の動作を説明するためのタイミング図である。
【図８】図６のタイミング差分割回路（インターポレータ）の回路構成の一例を示す図である。
【図９】図８のタイミング差分割回路（インターポレータ）の動作を説明するためのタイミング図である。
【図１０】タイミング差分割回路（インターポレータ）の回路構成の別の例を示す図である。
【図１１】タイミング差分割回路（インターポレータ）の動作原理を説明するための図である。
【図１２】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第１の例を示す図である。
【図１３】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第２の例を示す図である。
【図１４】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第３の例を示す図である。
【図１５】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第４の例を示す図である。
【図１６】本発明の第４の実施例の構成を示す図である。
【図１７】本発明の第４の実施例の動作を説明するためのタイミング図である。
【図１８】本発明の第５の実施例の構成を示す図である。
【図１９】本発明の第５の実施例の動作を説明するためのタイミング図である。
【図２０】本発明の第６の実施例の構成を示す図である。
【図２１】本発明の第６の実施例の動作を説明するためのタイミング図である。
【図２２】本発明の第７の実施例の構成を示す図である。
【図２３】本発明の第８の実施例の構成を示す図である。
【図２４】本発明の第９の実施例の構成を示す図である。
【図２５】本発明の実施例で用いられる１６等分インターポレータのレイアウトを示す図である。
【図２６】本発明の実施例において１６等分インターポレータを用いた位相調整回路の出力のシミュレーション結果を示す波形図である。
【図２７】従来のクロック制御回路の一例を示す図である。
【符号の説明】
１ クロック
２ １／４分周回路
４ａ タイミング差分割回路
４ｂ 多重化回路
４ｃ パルス幅補正回路
５ ４相クロック逓倍回路
６ 周期検知回路
７ 制御信号（容量選択周波数調整信号）
１０ 逓倍用インターポレータ
２０ ロータリースイッチ
３０ インターポレータ（微調用インターポレータ）
４０ 制御回路
５０ 合成器
６０ 分周回路
１０１ 位相調整回路
１０２、２０２ 制御回路
１０３ 分周回路
１１０ インターポレータ
１１１ デコーダ
１１２ 加算回路
１１３、１１４ Ｄ型フリップフロップ
２０１ 多相クロック発生回路
２０３ セレクタ
２１１〜２１６ Ｄ型フリップフロップ
２１７〜２１１ インターポレータ
３１９ 位相比較回路
３２０ チャージポンプ
３２１ ループフィルタ
３２２ 電圧制御発振器
３２３ 分周回路
３２４ 外部クロック
３２５ ＵＰ信号
３２６ ＤＯＷＮ信号
【発明の属する技術分野】
本発明は、クロック制御回路及び方法に関する。
【０００２】
【従来の技術】
クロック周期を調整する回路は、ＰＬＬ（Phase Locked Loop；位相同期ループ）回路を備えて構成とされている。図２７は、従来のＰＬＬ回路の構成を示す図である。図２７を参照すると、外部クロック３２４と、電圧制御発振器３２２の出力を分周回路３２３で分周した信号が位相周波数検出回路（Phase Frequency Detector；ＰＦＤ）３１９に入力され、位相差に応じた電圧をチャージポンプ３２０が出力し、ループフィルタ３２１で平滑化された電圧が電圧制御発振器（Voltage Controlled Oscillator；ＶＣＯ）３２２に制御電圧として供給され、該制御電圧に応じた周波数の出力クロックが電圧制御発振器３２２から分周回路３２３に供給される。
【０００３】
例えば特開平１１−２８４４９７号公報には、遅延時間を決定するためのランプ波電圧、及び閾値電圧を同一構成の回路で発生させることができ、またランプ波電圧と閾値電圧をそれぞれ独立に設定できるので、分子分母の両者が設定可能な分数の遅延時間を発生させることができるプログラマブル遅延発生器、該プログラマブル遅延発生器を使用してアキュムレータの出力パルスの位相補間を行うことにより、無調整で、低スプリアスな出力信号を発生できる周波数シンセサイザ、該プログラマブル遅延発生器を用いた逓倍回路、該プログラマブル遅延発生器を、出力パルス幅を決定する遅延発生器に用いたデューティ比変換回路、該プログラマブル遅延発生器を分周器と位相比較器の間に挿入したＰＬＬ周波数シンセサイザ等が提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、図２７に示した従来の回路は、ＰＬＬ回路を備え、帰還系回路を用いているため、位相調整に時間を要するほか、帰還系特有のジッタがある、という問題点を有している。
【０００５】
また、上記した従来のプログラマブル遅延発生器には、閾値電圧発生回路等の電源電圧発生回路が必要とされている。このため、回路規模が増大するという問題点を有している。
【０００６】
したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、簡易な構成により、高精度に、非整数の周波数変換を行うことができるクロック制御回路及び方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成する本発明は、クロックを入力し、一定周期毎に、前記クロックに対する位相差を、外部から入力されるコード信号により可変に設定される、あらかじめ定められた所定の単位位相差分、累積的に、加算又は減算してなる位相差を有する出力クロックを出力するものである。
【０００８】
本発明は、入力クロック又は前記入力クロックから生成されるクロックを基準のクロックとして、前記基準のクロックの周期毎に、前記基準のクロックに対する位相を、外部から入力されるコード信号により可変に設定される、所定の単位位相差分、累積的に、加算又は減算するための制御信号を出力する制御手段と、前記入力クロックを入力し、前記制御信号に基づき、前記基準のクロックに対して、あらかじめ定められた前記所定の単位位相差分、加算又は減算してなる位相を有する出力クロックを生成出力する位相調整手段と、を備え、前記基準のクロックの周波数に対して非整数の関係にある周波数の出力クロックを出力可能としている。
【０００９】
本発明においては、入力クロックを分周してなる分周クロックを出力する分周回路と、前記分周回路から出力される分周クロックに基づき、前記分周クロックに対する位相差を、外部から入力されるコード信号により可変に設定される単位位相差分、累積的に、加算又は減算するための制御信号を生成する制御回路と、前記入力クロックを入力し、前記制御回路からの制御信号で設定される位相の信号を生成出力する位相調整回路と、を備えた構成としてもよい。
【００１０】
本発明においては、入力クロックから互いに位相が異なる第１乃至第Ｎのクロック（「多相クロック」という）を生成出力する多相クロック生成回路と、前記第１乃至第Ｎのクロックを入力してその一つを選択出力するセレクタと、前記入力クロックを入力し、前記セレクタにおいて、前記第１乃至第Ｎのクロックを、順次、選択する選択信号を生成して前記セレクタに供給する制御回路と、を備えた構成としてもよい。上記目的は、特許請求の範囲の各請求項の発明によって同様に達成されることは、以下の実施の形態及び実施例等の説明から、当業者には直ちに明らかとされるであろう。
【００１１】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。本発明の一実施の形態は、入力クロック又は前記入力クロックから生成されるクロックを基準のクロックとして、前記基準のクロックのクロック周期毎に、前記基準のクロックに対する位相をあらかじめ所定の単位位相差分加算又は減算するための選択信号を出力する制御回路（図１の１０２）と、前記入力クロックを入力し、前記選択信号に基づき、前記基準のクロックに対して前記加算されてなる位相を有するクロックを出力する位相調整回路（図１の１０１）と、を備える。
【００１２】
本発明は、別の実施の形態において、入力クロックを分周する分周回路（図３の１０３）と、前記分周回路で分周されたクロックに基づき、前記分周クロックに対する位相差を、単位位相差ごとに加算又は減算するための制御信号を生成する制御回路（図３の１０２）と、入力クロックを入力し、前記入力クロック信号に対して、前記制御回路からの制御信号で設定される位相の信号を生成する位相調整回路（図３の１０１）と、を備える。
【００１３】
本発明は、別の実施の形態において、入力クロックから互いに位相が異なる第１乃至第Ｎのクロック（「多相クロック」という）を生成する多相クロック生成回路（図４の２０１）と、前記第１乃至第Ｎのクロックを入力してその一つを選択出力するセレクタ（図４の２０３）と、前記入力クロックを入力し、前記セレクタにおいて、前記第１乃至第Ｎのクロックを、順次、選択する選択信号を供給する制御回路（図４の２０２）と、を備える。
【００１４】
本発明においては、位相調整回路を、入力される二つの信号のタイミング差を分割し信号を出力するインターポレータで構成し、クロック信号を分周回路で分周した信号と該分周信号を所定クロック周期分遅らせた号とをインターポレータに入し、前記クロック信号に基づき、前記インターポレータにおけるタイミング差の分割値を可変させる制御回路を備える。
【００１５】
二つの入力信号のタイミング差を分割した信号を出力するインターポレータを複数備え、前記複数のインターポレータにおけるタイミング差の分割値は互いに異なる値に設定され、互いに相の異なる複数（Ｎ個）のクロックについて、複数組の二つのクロックがそれぞれ前記複数のインターポレータに入力され、一のインターポレータにおいて、両端の第１と第Ｎのクロックを入力とする構成としてもよい。
【００１６】
本発明は、別の実施の形態において、入力クロックに基づき前記入力クロックの周波数を逓倍した互いに位相の異なる第１乃至第Ｎのクロック（「多相逓倍クロック」という）を生成する多相逓倍クロック生成回路（図２０の１０）と、前記第１乃至第Ｎのクロックのうち二つのクロック信号を選択するスイッチ（図２０の２０）と、前記スイッチから選択出力される二つクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力するインターポレータ（図２０の３０）と、前記スイッチの切り替え及びインターポレータのタイミング分割値を設定する制御信号を出力する制御回路（図２０の４０）とを備える。
【００１７】
本発明は、さらに別の実施の形態において、入力クロックに基づき前記入力クロックを一旦分周して多相クロックを生成し、該多相クロックの周波数を逓倍した互いに位相の異なる第１乃至第Ｎのクロック（「多相逓倍クロック」という）を生成する多相逓倍クロック生成回路（図２２の１０）と、前記第１乃至第Ｎのクロックの隣接する二つのクロック信号を、二組選択するスイッチ（図２２の２０）と、前記スイッチから出力される第１組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第１のインターポレータ（図２２の３０1）と、前記スイッチから出力される第２組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第２のインターポレータ（図２２の３０2）と、前記第１、第２のインターポレータの出力を入力し、前記二つの出力のタイミング差を分割した信号を出力する第３のインターポレータ（図２２の３０2）と、前記スイッチの切り替え及び前記インターポレータのタイミング差分割値を設定する制御信号を出力する制御回路（図２２の４０）と、を備える。
【００１８】
多相逓倍クロック生成回路は、入力クロックを分周して互いに位相の異なる複数のクロック（「多相クロック」という）を生成出力する分周回路（図５の２）と、入力クロックの周期を検知する周期検知回路（図５の６）と、前記分周回路から出力される多相クロックを入力とし、前記クロックを逓倍した多相クロックを生成する多相クロック逓倍回路（図５の５）と、を備え、前記多相クロック逓倍回路（５）は、二つの入力のタイミング差を分割した信号を出力する複数のタイミング差分割回路（図６の４ａ１〜４ａ８）と、二つの前記タイミング差分割回路の出力をそれぞれ多重化して出力する複数の多重化回路（図６の４ｂ１〜４ｂ４）とを備え、前記複数のタイミング差分割回路は、同一位相のクロックを入力とするタイミング差分割回路（図６の４ａ１、４ａ３、４ａ５、４ａ７）と、相隣る位相の二つのクロックを入力とするタイミング差分割回路（図６の４ａ２、４ａ４、４ａ６、４ａ８）を備えている。
【００１９】
多相クロック逓倍回路（５）は、ｎ相のクロック（第１乃至第ｎクロック）を入力し、二つの入力のタイミング差を分割した信号を出力する２ｎ個のタイミング差分割回路（図６の４ａ１〜４ａ８）を備え、２Ｉ−１番目（ただし、１≦Ｉ≦ｎ）のタイミング差分割回路（図６の４ａ１、４ａ３、４ａ５、４ａ７）は、前記二つの入力としてＩ番目の同一クロックを入力とし、２Ｉ番目（ただし、１≦Ｉ≦ｎ）のタイミング差分割回路（図６の４ａ２、４ａ４、４ａ６、４ａ８）は、Ｉ番目のクロックと、（Ｉ＋１ ｍｏｄ ｎ）番目（ただし、ｍｏｄは剰余演算を表し、Ｉ＋１ ｍｏｄ ｎは、Ｉ＋１をｍで割った余り）のクロックを入力とし、Ｊ番目（ただし、１≦Ｊ≦２ｎ）のタイミング差分割回路の出力と（Ｊ＋２ ｍｏｄ ｎ）番目（ただし、Ｊ＋２ ｍｏｄ ｎは、Ｊ＋２をｎで割った余り）のタイミング差分割回路の出力とを入力とする２ｎ個のパルス幅補正回路（図６の４ｃ１〜４ｃ８）と、Ｋ番目（ただし、１≦Ｋ≦ｎ）のパルス幅補正回路の出力と（Ｋ＋ｎ）番目のパルス幅補正回路の出力とを入力とするｎ個の多重化回路（図６の４ｂ１〜４ｂ４）と、を備えている。
【００２０】
本発明は、さらに別の実施の形態において、入力クロックを入力し、前記入力クロックの分周した互いに位相の異なるクロックを生成する分周回路（図２３の６０）と、前記分周回路から出力される第１組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第１のインターポレータ（図２３の３０1）と、前記スイッチから出力される第２組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第２のインターポレータ（図２３の３０2）と、前記第１、第２のインターポレータの出力を入力し、前記二つの出力のタイミング差を分割した信号を出力する第３のインターポレータ（図２３の３０3）と、前記スイッチの切り替え及び前記インターポレータのタイミング分割値を設定する制御信号を出力する制御回路（図２３の４０）と、を備える。
【００２１】
本発明は、さらに別の実施の形態において、入力クロックに基づき、該入力クロックを逓倍してなる互いに位相の異なる複数のクロックを生成する多相逓倍クロック生成回路（図２４の１０）と、多相逓倍クロック生成回路から出力される複数のクロックのうち、互いに隣接する位相の二つのクロックを入力し、該二つのクロックのタイミング差をそれぞれ互いに異なる所定の内分比で分割した信号をそれぞれ出力する複数インターポレータ（図２４の３０1〜３０n）と、複数のインターポレータの出力を入力しこれらを多重化して一つの出力信号として出力する合成器（図２４の５０）と、を備えて構成される。
【００２２】
この実施の形態において、多相逓倍クロック生成回路がＮ相（ただし、Ｎは所定の正整数）のクロックを生成し、インターポレータ３０をＭ個（ただし、Ｍは、Ｍ≦Ｎなる正整数）備え、ｉ番目の前記インターポレータには、ｉ番目とｉ＋１番目のクロック（ただし、ｉは１〜Ｍの整数、なお、ｎ＋１番目のクロックは１番目のクロックとなる）が入力され、各インターポレータにおける二つの入力信号のタイミング差を分割する内分比は、ｉ番目（ただし、ｉは１〜Ｍの整数）のインターポレータよりもｉ＋１番目のインターポレータの方が、所定単位ステップ分、大又は小の値に設定されており、Ｍ個のインターポレータからＭ相のクロックが出力され、前記合成器から、Ｍ逓倍のクロックが出力される構成としてもよい。この場合、各インターポレータにおける二つの入力信号のタイミング差を分割する内分比は固定値とされる。
【００２３】
上記した本発明の実施の形態において、インターポレータは、例えば図１２乃至図１５を参照すると、第１、及び第２の入力信号を入力とし前記第１及び第２の入力信号の所定の論理演算結果を出力する論理回路（NAND01）と、第１の電源と内部ノード（Ｎ３１）間に接続され、前記論理回路の出力信号を制御端子に入力とし、前記第１、及び第２の入力信号が第１の値のとき、オン状態とされる第１のスイッチ素子(ＭＰ１)と、前記内部ノードが入力端に接続され、前記内部ノードの容量の端子電圧としきい値との大小関係が反転した場合に出力論理値を変化させるバッファ回路（ＩＮＶ３）と、前記内部ノードと第２の電源間に直列に接続され、前記第１の入力信号（ＩＮ１）が第２の値のとき共通にオン状態とされる第２のスイッチ素子(ＭＮ１１)と、制御回路（図２０の４０等）からの制御信号（ＰＨ）に基づきそれぞれオン・オフ制御される第３のスイッチ素子(ＭＮ２１)と、定電流源（Ｉ0）よりなる直列回路を、複数個並列に備え、前記内部ノードと第２の電源間に直列に接続され、前記第２の入力信号が第２の値のとき共通にオン状態とされる第４のスイッチ素子(ＭＮ１２)と、前記制御回路からの制御信号に基づきそれぞれオン・オフ制御される前記第５のスイッチ素子(ＭＮ２２)と、定電流源（Ｉ0）よりなる直列回路を、複数個並列に備えている。なお、第３のスイッチ素子(ＭＮ２１)を内部ノード（Ｎ３１）側に接続し、第２のスイッチ素子(ＭＮ１１)を定電流源（Ｉ0）側に接続するように、その配置を入れ替えてもよいことは勿論であり、第４のスイッチ素子(ＭＮ１２)と、第５のスイッチ素子(ＭＮ２２)の配置を入れ替えてもよいことは勿論である。
【００２４】
内部ノード（Ｎ３１）と前記第２の電源間には、直列接続された第６のスイッチ素子と容量とが、複数本互いに並列接続され（ＭＮ３１〜ＭＮ３４、ＣＡＰ１１〜ＣＡＰ１４）、前記第６のスイッチ素子群（ＭＮ３１〜ＭＮ３４）の制御端子に供給される周期制御信号（７）にて、前記内部ノードに付加する前記容量の値が選択的に決められる。
【００２５】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。
【００２６】
図１は、本発明の第１の実施例の構成を示す図である。図１を参照すると、本発明の第１の実施例は、入力クロックを入力し、該入力クロック又は該入力クロックから生成される信号を基準のクロックとして、該基準クロックに対して、位相を調整して、出力クロックを出力する位相調整回路１０１と、入力クロックとコード情報を入力し、選択信号を、位相調整回路１０１に出力する加算回路１０２と、を備えている。この位相調整回路１０１は、後に説明されるように、好ましくは、タイミング差を分割する内分比が可変に設定されるインターポレータより構成される。
【００２７】
制御回路１０２は、例えば初期値０から、所定の単位ｍ（ｍ＝１、２、３、…）を、入力クロックを入力するたびにインクリメント（０、ｍ、２ｍ、３ｍ、…）する加算回路と、加算結果をデコードし、該加算結果に対応する選択信号（制御信号）を位相調整回路１０１に出力する。所定の単位ｍの値は、外部から制御回路１０２に入力されるコード信号により設定される。
【００２８】
なお、制御回路１０２は、初期値Ｎから、所定の単位ｍ（ｍ＝１、２、３、…）を、入力クロックを入力するたびにデクリメント（Ｎ、Ｎ−ｍ、Ｎ−２ｍ、Ｎ−３ｍ、…）する減算回路と、減算回路の減算結果をデコードし、該減算結果に対応する選択信号（制御信号）を位相調整回路１０１に出力する構成としてもよい。
【００２９】
位相調整回路１０１は、制御回路１０２からの選択信号に基づき、クロック周期ｔＣＫの入力クロックのエッジ（例えば立ち上がりエッジ）に対して、制御回路１０２からの選択信号で決定される単位位相差をΔΦとしたとき、該エッジに対して、０、ΔΦ、２ΔΦ、３ΔΦ、…、（ｎ−１）ΔΦ、ｎΔΦ、…の位相差の信号を出力する。ただし、ｎΔΦは位相差０と等価である。
【００３０】
制御回路１０２からの選択信号ｍが「１」であるときの単位位相差をΔΦとした場合、選択信号が「ｍ」のときには、位相調整回路１０１における単位位相差はｍΔΦとなり、クロック周期ｔＣＫの入力クロックのエッジに対して、入力クロック毎に、０、ｍΔΦ、２ｍΔΦ、３ｍΔΦ、…、（ｎ−１）ｍΔΦ、ｎｍΔΦ、…の位相の信号を出力する。ただし、単位位相差ΔΦがｔＣＫ／ｎのとき、ｎｍΔΦは、位相差０と等価である。
【００３１】
図２は、本発明の第１の実施例の動作原理を説明するためのタイミングチャートである。図２を参照すると、
クロックサイクル１の入力クロックの立ち上がりエッジに対する、出力クロックの位相差は０、
クロックサイクル２の入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、ΔΦ、
クロックサイクル３の入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、２ΔΦ、
…となる。
【００３２】
出力クロックの周期は、ｔＣＫ＋ΔΦとなり、周期ｔＣＫの入力クロックの周波数ｆ＝１／ｔＣＫを、周波数ｆ′＝１／（ｔＣＫ＋ΔΦ）に周波数変換しており、クロック周期を、入力クロック周波数の整数比以外（非整数）の値（＝１＋ΔΦ／ｔＣＫ）で、周波数変換している。
【００３３】
図２において、出力クロックと入力クロックを入れ替えたものが、制御回路１０２を減算回路とデコーダで構成した場合のタイミング動作となる。制御回路１０２を減算回路で構成した場合、クロックサイクル毎に、入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、−ΔΦ、−２ΔΦ、…となる。
【００３４】
次に本発明の第２の実施例について説明する。図３は、本発明の第２の実施例の構成を示す図である。図３を参照すると、本発明の第２の実施例は、入力クロックを分周する分周回路１０３と、制御回路１０２と、位相調整回路１０１とを備えている。分周回路１０３は、入力クロックを入力して分周する。
【００３５】
制御回路１０２は、初期値０から、コード信号ｍ（ｍ＝１、２、３、…）を、入力クロックを入力するたびにインクリメント（０、ｍ、２ｍ、３ｍ、…）する加算回路と、該値をデコードし、該値に対応する選択信号を位相調整回路１０１に出力するデコーダを備えている。
【００３６】
位相調整回路１０１は、単位位相差をΔΦとしたとき、入力クロック毎に、入力クロックのエッジに対して、制御回路１０２からの選択信号に基づき、０、ｍΔΦ、２ｍΔΦ、３ｍΔΦ、…、（ｎ−１）ｍΔΦ、ｎｍΔΦ、…の位相差の信号を出力する。ただし、単位位相差ΔΦがｔＣＫ／ｎのとき、ｎｍΔΦは位相差０と等価である。
【００３７】
周期ｔＣＫの入力クロックの周波数ｆ＝１／ｔＣＫを、周波数ｆ′＝１／（ｔＣＫ＋ΔΦ）に変換しており、出力クロックの周期を、ｔＣＫ＋ΔΦとなり、クロック周期を整数比以外の値で変更可能としている。
【００３８】
本発明の第２の実施例においても、制御回路１０２を減算回路とデコーダで構成してもよいことは勿論である。
【００３９】
次に本発明の第３の実施例について説明する。図４は、本発明の第３の実施例の構成を示す図である。図４を参照すると、本発明の第３の実施例は、多相クロック発生回路２０１と、セレクタ２０２と、セレクタ２０２への選択信号を供給する制御回路２０３とを備えている。
【００４０】
多相クロック発生回路２０１から出力される、例えばｎ相の第１〜第ｎのクロック（位相が隣接するクロックのタイミング（位相）差ΔΦ＝ｔＣＫ／ｎ）に対して、制御回路２０３からの制御のもと、セレクタ２０２で、第１のクロックから第ｎのクロックを巡回的に選択することで、例えば、
クロックサイクル１では第１のクロックを選択し、入力クロックの立ち上がりエッジに対する出力クロックの位相差は０、
クロックサイクル２では第２のクロックを選択し、入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、ΔΦ、
クロックサイクル３では第３のクロックを選択し、入力クロックの立ち上がりエッジに対する、出力クロックの位相差は、２ΔΦ、
…となる。
【００４１】
出力クロックの周期は、ｔＣＫ＋ΔΦとなり、周期ｔＣＫの入力クロックの周波数ｆ＝１／ｔＣＫを、周波数ｆ′＝１／（ｔＣＫ＋ΔΦ）に変換しており、クロック周期を、整数比以外の値（＝１＋ΔΦ／ｔＣＫ）で変更可能としている。
【００４２】
上記した本発明の実施例についてさらに詳細に説明する。以下では、本発明の特徴の一つをなすタイミング差分割回路（インターポレータ）に関する説明の順序の関係を考慮して、図４の回路構成から、その詳細を説明する。
【００４３】
図５は、図４の多相クロック発生回路２０１の構成の一例を示す図である。図６は、本発明の一実施例として、４相クロックを生成するための多相クロック発生回路２０１として、逓倍用インターポレータの構成の具体例を示す図である。
【００４４】
図５に示すように、４相クロック発生回路は、入力クロック１を４分周し、４相クロックＱ１〜Ｑ４を出力する１／４分周回路２と、ｎ段縦続接続された４相クロック逓倍回路５１〜５ｎと、周期検知回路６と、を備えている。最終段の４相クロック逓倍回路５ｎからは、２ｎ逓倍された４相クロックＱｎ１〜Ｑｎ４が出力される。なお、４相クロック逓倍回路の段数ｎは任意である。
【００４５】
１／４分周回路２は、入力クロック１を１／４分周して、４相クロックＱ１、Ｑ２、Ｑ３、Ｑ４を生成し、このクロックＱ１、Ｑ２、Ｑ３、Ｑ４を４相クロック逓倍回路５１で逓倍した４相クロックＱ１１、Ｑ１２、Ｑ１３、Ｑ１４を生成し、同様にして、４相クロック逓倍回路５ｎから、２ｎ逓倍した４相クロックＱｎ１、Ｑｎ２、Ｑｎ３、Ｑｎ４を得る。
【００４６】
周期検知回路６は、固定段数のリングオシレータと、カウンタから構成され、クロック１の周期中、リングオシレータの発振回数をカウンタでカウントし、カウント数に応じて制御信号７を出力し、４相クロック逓倍回路５内の負荷を調整する。この周期検知回路６により、クロック周期の動作範囲、デバイスの特性ばらつきが解消される。
【００４７】
図６（ａ）は、図５に示した４相クロック逓倍回路５の構成の一例を示す図である。なお、図５に示した４相クロック逓倍回路５１〜５ｎは、いずれも同一構成とされる。図６（ａ）を参照すると、この４相クロック逓倍回路５は、８組のタイミング差分割回路４ａ１〜４ａ８と、８個のパルス補正回路４ｃ１〜４ｃ８と、４組の多重化回路４ｂ１〜４ｂ４から構成されている。図６（ｂ）は、パルス幅補正回路４ｃの構成を示す図であり、第２の入力をインバータ１７で反転した信号と、第１の入力を入力とするＮＡＮＤ回路１６からなる。図６（ｃ）は、多重化回路４ｂの構成を示す図であり、２入力ＮＡＮＤ回路１８からなる。
【００４８】
図７は、図６に示した４相クロック逓倍回路５のタイミング動作を示す信号波形図である。クロックＴ２１の立ち上がりは、クロックＱ（ｎ−１）１の立ち上がりからタイミング差分割回路４ａ１の内部遅延分の遅れで決定され、クロックＴ２２の立ち上がりは、クロックＴ２２の立ち上がりは、クロックＱ（ｎ−１）１の立ち上がりとクロックＱ（ｎ−１）２の立ち上がりのタイミングのタイミング差分割回路４ａ２でのタイミング分割と内部遅延分の遅れで決定され、以下同様にして、クロックＴ２６の立ち上がりはクロックＱ（ｎ−１）３の立ち上がりとクロックＱ（ｎ−１）４の立ち上がりのタイミングのタイミング差分割回路４ａ６でのタイミング分割と内部遅延分の遅れで決定され、クロックＴ２７の立ち上がりはクロックＱ（ｎ−１）４の立ち上がりのタイミングのタイミング差分割回路４ａ７での内部遅延分の遅れで決定され、クロックＴ２８の立ち上がりはクロックＱ（ｎ−１）４の立ち上がりとクロックＱ（ｎ−１）１の立ち上がりのタイミングのタイミング差分割回路４ａ８でのタイミング分割と内部遅延分の遅れで決定される。
【００４９】
クロックＴ２１とＴ２３はパルス幅補正回路４ｃ１に入力され、パルス幅補正回路４ｃ１では、クロックＴ２１で決定される立ち下がりエッジ、クロックＴ２３で決定される立ち上がりエッジを有するパルスＰ２１を出力する。同様の手順でパルスＰ２２〜Ｐ２８が生成され、クロックＰ２１〜Ｐ２８は位相が４５度ずつずれたデューティ２５％の８相のパルス群となる。このクロックＰ２１と位相が１８０度ずれたクロックＰ２５は、多重化回路４ｂ１で多重化反転され、デューティ２５％のクロックＱｎ１として出力される。
【００５０】
同様にして、クロックＱｎ２〜Ｑｎ４が生成される。クロックＱｎ１〜Ｑｎ４は、位相が９０度ずつずれたデューティ５０％の４相のパルス群となり、クロックＱｎ１〜Ｑｎ４の周期は、クロックＱ（ｎ−１）１〜Ｑ（ｎ−１）４からクロックＱｎ１〜Ｑｎ４を生成する過程で、周波数が２倍に逓倍される。
【００５１】
図８（ａ）、及び図８（ｂ）は、図７に示したタイミング差分割回路４ａ１、４ａ２の構成の一例をそれぞれ示す図である。これらの回路は互いに同一構成とされており、二つの入力が、同一信号であるか、隣り合う二つの信号が入力されるかが相違している。すなわち、タイミング差分割回路４ａ１では、同一入力Ｑ（ｎ−１）１が２入力ＮＯＲ５１に入力され、タイミング差分割回路４ａ２ではＱ（ｎ−１）１とＱ（ｎ−１）２が２入力ＮＯＲ６１に入力されていること以外、タイミング差分割回路は同一構成である。２入力ＮＯＲ５１、６１は、周知のように、電源ＶＤＤと出力端の間に直列に接続され、入力信号ＩＮ１、ＩＮ２をゲートにそれぞれ入力する二つのＰチャネルＭＯＳトランジスタと、出力端とグランド間に並列に接続され、入力信号ＩＮ１、ＩＮ２をゲートにそれぞれ入力する二つのＮチャネルＭＯＳトランジスタからなる。
【００５２】
２入力ＮＯＲ５１（ＮＯＲ６１）の出力ノードである内部ノードＮ５１（Ｎ６１）は、インバータＩＮＶ５１（ＩＮＶ６１）の入力端に接続され、内部ノードとグランド間には、ＮチャネルＭＯＳトランジスタＭＮ５１と容量ＣＡＰ５１を直列接続した回路、ＮチャネルＭＯＳトランジスタＭＮ５２と容量ＣＡＰ５２を直列接続した回路、ＮチャネルＭＯＳトランジスタＭＮ５３と容量ＣＡＰ５３を直列接続した回路を、並列に接続し、各ＮチャネルＭＯＳトランジスタＭＮ５１、ＭＮ５２、ＭＮ５３のゲートには、周期検知回路６からの制御信号７がそれぞれ接続され、オン・オフ制御される。ＮチャネルＭＯＳトランジスタＭＮ５１、ＭＮ５２、ＭＮ５３のゲート幅と容量ＣＡＰ５１、ＣＡＰ５２、ＣＡＰ５３は、そのサイズ比が、例えば１：２：４とされており、周期検知回路６（図５参照）から出力される制御信号７に基づき、共通ノードに接続される負荷を、８段階に調整することで、クロック周期が設定される。
【００５３】
図９は、図８に示したタイミング差分割回路４ａ１、４ａ２の動作を説明するためのタイミング図である。
【００５４】
タイミング差分割回路４ａ１については、クロックＱ（ｎ−１）１の立ち上がりエッジにより、ノードＮ５１の電荷がＮＯＲ５１のＮチャネルＭＯＳトランジスタを介して引き抜かれ、ノードＮ５１の電位がインバータＩＮＶ５１のしきい値に達したところで、インバータＩＮＶ５１の出力であるクロックＴ２１が立ち上がる。インバータＩＮＶ５１のしきい値に達したところまで引き抜く必要のあるノードＮ５１の電荷をＣＶ（ただし、Ｃは容量値、Ｖは電圧）とし、ＮＯＲ５１のＮチャネルＭＯＳトランジスタによる放電電流をＩとすると、クロックＱ（ｎ−１）１の立ち上がりから、ＣＶの電荷量を、電流値２Ｉで放電することになり、その結果、時間ＣＶ／２Ｉが、クロックＱ（ｎ−１）１の立ち上がりエッジから、クロックＴ２１の立ち上がりまでのタイミング差（伝搬遅延時間）を表している。クロックＱ（ｎ−１）１がＬｏｗレベルのとき、２入力ＮＯＲ５１の出力側ノードＮ５１がＨｉｇｈに充電され、インバータＩＮＶ５１の出力クロックＴ２１はＬｏｗレベルとなる。
【００５５】
タイミング差分割回路４ａ２については、クロックＱ（ｎ−１）１の立ち上がりエッジから時間ｔＣＫｎ（ｔＣＫｎ＝クロック周期）後の期間、ノードＮ６１の電荷がＮＯＲ６１に引き抜かれ、時間ｔＣＫｎ後、クロックＱ（ｎ−１）２の立ち上がりエッジから、ノードＮ６１の電位がインバータＩＮＶ６１のしきい値に達したところで、クロックＴ２２のエッジが立ち上がる。ノードＮ６１の電荷をＣＶとし、２入力ＮＯＲ６１のＮＭＯＳトランジスタの放電電流をＩとすると、クロックＱ（ｎ−１）１の立ち上がりからＣＶの電荷量をｔＣＫｎの期間Ｉの電流で放電し、残りの期間を電流２Ｉで引き抜く結果、時間、
ｔＣＫｎ＋（ＣＶ−ｔＣＫｎ・Ｉ）／２I
＝ＣＶ／２I＋ｔＣＫｎ／２ …(1)
が、クロックＱ（ｎ−１）１の立ち上がりエッジからクロックＴ２２の立ち上がりエッジのタイミング差を表している。
【００５６】
すなわち、クロックＴ２２とクロックＴ２１の立ち上がりのタイミング差は、ｔＣＫｎ／２となる。
【００５７】
クロックＱ（ｎ−１）１とＱ（ｎ−１）２がともにＬｏｗレベルとなり、２入力ＮＯＲ６１の出力側ノードＮ６１が、ＮＯＲ６１のＰＭＯＳトランジスタを介して電源からＨｉｇｈレベルに充電された場合、クロックＴ２２が立ち上がる。
【００５８】
図７のクロックＴ２２〜Ｔ２８についても同様とされ、クロックＴ２１〜Ｔ２８の立ち上がりのタイミング差はそれぞれｔＣＫｎ／２となる。
【００５９】
パルス幅補正回路４ｃ１〜４ｃ８（図６参照）は、位相が４５度ずつずれたデューティ２５％の８相のパルス群Ｐ２１〜Ｐ２８（図７参照）を生成する。
【００６０】
多重化回路４ｂ１〜４ｂ４（図６参照）は、位相が９０度ずつずれたデューティ５０％の４相のパルス群Ｑｎ１〜Ｑｎ４（図７参照）を生成する。
【００６１】
図７のクロックＱｎ１〜Ｑｎ４が、図４の４相クロック発生回路２０１から出力されるものとすると、Ｑｎ１〜Ｑｎ４を入力するセレクタ２０３は、制御回路２０２からの選択信号の制御のもと、クロックＱｎ１、Ｑｎ２、Ｑｎ３、Ｑｎ４の順に選択して出力する。クロックＱｎ１〜Ｑｎ４の周期をＴとするとすると、周期Ｔ（１＋１／４）のクロックがセレクタ２０３から出力される。
【００６２】
図１０は、図６等の４相クロック逓倍回路に用いられるタイミング差分割回路の別の例を示す図である。図１０を参照すると、第１、第２の入力信号ＩＮ１、ＩＮ２を入力とする論理和回路ＯＲ１と、電源ＶＣＣと内部ノードＮ２６間に接続され、論理和回路ＯＲ１の出力信号をゲート入力とするＰチャネルＭＯＳトランジスタＭＰ１と、内部ノードＮ２６の電位を反転出力するインバータＩＮＶ３と、内部ノードＮ２６にドレインが接続され、第１の入力信号ＩＮ１、第２の入力信号ＩＮ２をそれぞれゲートに入力とし、ソースが定電流源Ｉ0に接続されるＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２を備えている。内部ノードＮ２６と接地間には、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子ＭＮ１１〜ＭＮ１５と、容量ＣＡＰ１１〜ＣＡＰ１５が接続され、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子ＭＮ１１〜ＭＮ１５の制御端子（ゲート端子）には、図８を参照して説明したタイミング差分割回路と同様、図５の周期検知回路６から出力される制御信号７が接続され、制御信号７の値により、ＮチャネルＭＯＳトランジスタＭＮ１１〜ＭＮ１５がオン・オフ制御され、内部ノードＮ２６に付加する容量値が決められる。容量ＣＡＰ１１〜ＣＡＰ１５の容量値の比は、１６：８：４：２：１とされ、ＮチャネルＭＯＳトランジスタＭＮ１１〜ＭＮ１５のＷ（ゲート幅）／Ｌ（ゲート長）比は、１６：８：４：２：１とされる。
【００６３】
第１、第２の入力信号ＩＮ１、ＩＮ２がＬｏｗレベルのとき、論理和回路ＯＲ１の出力はＬｏｗレベルとなり、ＰチャネルＭＯＳトランジスタＭＰ１がオン（導通）し、これにより内部ノードＮ２６が電源電位に充電されインバータＩＮＶ３の出力はＬｏｗレベルとされる。
【００６４】
第１、第２の入力信号ＩＮ１、ＩＮ２の一方又は両方がＨｉｇｈレベルとなると、論理和回路ＯＲ１の出力はＨｉｇｈレベルとなり、ＰチャネルＭＯＳトランジスタＭＰ１がオフし、内部ノードＮ２６と電源Ｖｃｃとの電源パスがオフし、一方、ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２の一方又は両方がオンして内部ノードＮ２６が放電されて、内部ノードＮ２６の電位が電源電位から下がり始め、インバータＩＮＶ３のしきい値以下に下がった場合、インバータＩＮＶ３の出力はＬｏｗレベルから立上がってＨｉｇｈレベルとなる。
【００６５】
図１１は、図８、図１０に示したタイミング差分割回路（ＴＭＤ）の動作を説明するための図である。図１１（ａ）を参照すると、３つのタイミング差分割回路（ＴＭＤ）において、第一のタイミング差分割回路（ＴＭＤ）は、その二入力に、同一の入力信号ＩＮ１が入力され出力信号ＯＵＴ１を出力し、第２のタイミング差分割回路（ＴＭＤ）には入力信号ＩＮ１、ＩＮ２が入力され出力信号ＯＵＴ２を出力し、第三のタイミング差分割回路（ＴＭＤ）は、その２入力に、同一の入力信号ＩＮ２が入力され出力信号ＯＵＴ３を出力する。このうち、入力信号ＩＮ１、ＩＮ２を入力し出力信号ＯＵＴ２を出力する第二のタイミング差分割回路（ＴＭＤ）が、図８（ｂ）のタイミング差分割回路の構成に対応している。またＩＮ１を共通に入力するタイミング差分割回路（ＴＭＤ）、ＩＮ２を共通に入力するタイミング差分割回路（ＴＭＤ）は、図８（ａ）において、同一信号を入力する構成とされ、図６のタイミング差分割回路４ａ２等の構成に対応している。
【００６６】
図１１（ｂ）は、タイミング差Ｔの入力信号ＩＮ１、ＩＮ２を入力した第一乃至第三のタイミング差分割回路の出力信号ＯＵＴ１〜ＯＵＴ３の出力と、第一乃至第三のタイミング差分割回路の内部ノードの変化Ａ１〜Ａ３を示している。説明を容易とするため、内部ノードは電位０から充電され、しきい値Ｖｔを超えたとき、出力信号がＬｏｗからＨｉｇｈレベルに変化（立上がる）するものとする。
【００６７】
図１１（ｂ）を参照すると、入力信号ＩＮ１と入力信号ＩＮ２間には、タイミング差（Ｔ）があり、第一のタイミング差分割回路（ＴＭＤ）は遅延時間ｔ１の出力信号ＯＵＴ１を出力し、第三のタイミング差分割回路（ＴＭＤ）は遅延時間ｔ３の出力信号ＯＵＴ３を出力し、第二のタイミング差分割回路（ＴＭＤ）は、遅延時間ｔ２の出力信号ＯＵＴ２を出力し、遅延時間ｔ２は、遅延時間ｔ１とｔ３を分割（内分）した値とされている。
【００６８】
【００６９】
また、
ｔ３＝Ｔ＋ＣＶ／２Ｉとされる（図１１（ｃ）参照）。ただし、内部ノードが入力端に接続されるバッファ回路（インバータ）のしきい値を超えるまでに放電する電荷をＣＶとする。
【００７０】
次に、本発明の実施例の位相調整回路１０１等で用いられ、入力する二つの信号のタイミング差を分割する内分比が可変に設定可能とされるインターポレータの構成について説明する。
【００７１】
図１２は、図１の位相調整回路１０１等を構成する、タイミング差の内分比が可変に設定可能なインターポレータの回路構成の一例を示す図である。図１２を参照すると、このインターポレータは、ソースが電源Ｖｃｃに接続され、ドレインが内部ノードＮ３１に接続され、第１、第２の入力信号ＩＮ１、ＩＮ２を入力とする否定論理積回路ＮＡＮＤ０１の出力信号をゲートに入力するＰチャネルＭＯＳトランジスタＭＰ１と、内部ノード電位としきい値電圧の大小関係が変化した時に、出力信号の論理値をスイッチングさせるインバータ回路ＩＮＶ３と、入力信号ＩＮ１、ＩＮ２に入力端がそれぞれ接続されているインバータ回路ＩＮＶ１、ＩＮＶ２と、内部ノードＮ３１にドレインが共通接続され、ゲートがインバータ回路ＩＮＶ１の出力に接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16と、内部ノードＮ３１にドレインが共通接続され、ゲートがインバータ回路ＩＮＶ２の出力に接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16と、ＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）を入力して反転するインバータ回路ＩＮＶ４の出力に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２１1〜ＭＮ２１16と、ＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２２1〜ＭＮ２２16と、を備えている。
【００７２】
さらに内部ノードＮ３１と接地（ＧＮＤ）間には、容量Ｃが接続されている。
【００７３】
入力信号ＩＮ１で、１６並列のＮチャネルＭＯＳトランジスタのうちＮ個（ただし、Ｎは０〜１６、Ｎ＝０はオンするものがない場合であり、Ｎは制御信号Ｃで決定される）がオンし、時間Ｔ後に、入力信号ＩＮ２によって、（１６−Ｎ）個の並列のＮチャネルＭＯＳトランジスタがオンし、全体で、Ｎ＋（１６−Ｎ）＝１６個のＮチャネルＭＯＳトランジスタがオンする場合におけるタイミング差の内分の動作について説明する。
【００７４】
並列のＮチャネルＭＯＳトランジスタ１個に流れる電流はＩ（定電流源Ｉ0の電流値）であり、インバータＩＮＶ３の出力が反転するしきい値電圧をＶとして、しきい値電圧Ｖまでの電荷の変動量をＣＶとする。
【００７５】
ここで、入力信号ＩＮ１、ＩＮ２がともにＨｉｇｈレベルとされ、ＮＡＮＤ０１の出力がＬｏｗレベルとされ、ＰチャネルＭＯＳトランジスタＭＰ１を介して、内部ノードＮ３１は、電源側から充電された状態にあるものとする。この状態から、入力信号ＩＮ１、ＩＮ２がＬｏｗレベルに立ち下がる場合について説明する。
【００７６】
まずＮ＝１６の場合、入力信号ＩＮ１で、１６並列のＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16のうち１６個がオンし、時間Ｔ後に、入力信号ＩＮ２によって１６個並列配置されるＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16がいずれもオフとされる（（１６−Ｎ）＝０）。したがって、Ｎ＝１６の場合、定電流源Ｉ0の電流をＩとして、入力信号ＩＮ１がＬｏｗレベルになってから、インバータＩＮＶ３の出力が反転するまでの時間Ｔ（１６）は、
Ｔ（16）＝ＣＶ／（16・Ｉ） …(3)
【００７７】
Ｎ＝ｎ（ｎ＜１６）の場合（Ｎは制御信号Ｃで設定される）、入力信号ＩＮ１がＬｏｗレベルになってから時間Ｔ（ただし、Ｔは入力信号ＩＮ１とＩＮ２の立ち下がりエッジのタイミング差）の間、入力信号ＩＮ１の反転信号をゲートに入力とするｎ個のＮチャネルＭＯＳトランジスタがオンし、ｎ・Ｉ・Ｔの電荷が放電され、つづいて、入力信号ＩＮ２がＬｏｗレベルとなることで、入力信号ＩＮ２の反転信号をゲートに入力とする１６−ｎ個のＮチャネルＭＯＳトランジスタがオンし、全体で、１６のＮチャネルＭＯＳトランジスタがオンし、内部ノードＮ３１に残存する電荷（ＣＶ−ｎ・Ｉ・Ｔ）を、（１６・Ｉ）で放電した時点（時間Ｔ′）で、インバータＩＮＶ３の出力が反転する（ＨｉｇｈレベルからＬｏｗレベルとなる）。時間Ｔ′は、（ＣＶ−ｎ・Ｉ・Ｔ）／（１６・Ｉ）で与えられる。
【００７８】
したがって、入力信号ＩＮ１がＬｏｗレベルになってから、インバータＩＮＶ３の出力が反転するまでの時間Ｔ（ｎ）は、
【００７９】
ｎの値によって、入力信号ＩＮ１とＩＮ２のタイミング差Ｔを、１６等分した位相の出力信号が得られる。すなわち、制御信号の設定により、ｎを可変することで、入力信号ＩＮ１とＩＮ２の間のタイミング差を分解能１／１６で分割した任意の位相の出力信号が得られる。このようなインターポレータを「１６刻みのインターポレータ」ともいう。一般に、インターポレータを、Ｍ刻み（Ｍは任意の正整数）とする場合、ＮチャネルＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ２１、ＭＮ２２がそれぞれＭ個並列配置される。
【００８０】
このインターポレータの入力ＩＮ１、ＩＮ２に、例えばタイミング差が１クロック周期ｔＣＫの二つの信号を入力し、入力クロック毎に、入力ＩＮ１から、タイミング差０、ｔＣＫ／１６、２ｔＣＫ／１６、…を出力することで、ｔＣＫ（１＋１／16）のクロック周期の信号を生成することができる。
【００８１】
図１３は、図１の位相調整回路１０１等を構成するインターポレータの回路構成を示す図であり、図１２に示した構成において、内部ノードＮ３１と接地間に、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子と容量とからなる直列回路が、複数並列接続され（スイッチ素子ＭＮ２１〜ＭＮ３５、容量ＣＡＰ１１〜１５）、スイッチ素子ＭＮ１１〜ＭＮ１５の制御端子に接続する制御信号（容量選択周波数調整信号）７にて、内部ノードに付加する容量が決められる。容量ＣＡＰ１１〜１５は、容量値がＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃとされ、スイッチ素子ＭＮ１１〜１５の周期制御信号７の値によって、内部ノードに付加される容量値が可変される。周期制御信号７は外部から設定され、例えば図５に示した周期検知回路６から供給される制御信号７が用いられる。
【００８２】
図１２に示したインターポレータは、入力信号ＩＮ１、ＩＮ２がともにＨｉｇｈレベルのとき内部ノードＮ３１が電源電位に充電され、入力信号ＩＮ１、ＩＮ２がＨｉｇｈレベルからＬｏｗレベルへの立下りの遷移に対して、内部ノードＮ３１が放電され、出力信号が、ＬｏｗレベルからＨｉｇｈレベルに立ち上がるものであるが、これ以外に、入力信号がＬｏｗレベルからＨｉｇｈレベルへの立ち上がり遷移に対して、出力信号が、ＬｏｗレベルからＨｉｇｈレベルに立ち上がる構成としてもよい。入力信号ＩＮ１、ＩＮ２がＨｉｇｈレベルからＬｏｗレベルへの立下りの遷移に対して、出力信号が、ＨｉｇｈレベルからＬｏｗレベルに立ち下がる論理とするには、反転型バッファであるインバータＩＮＶ３を、正転バッファ回路とすればよい。
【００８３】
図１４は、図１の位相調整回路１０１等を構成するインターポレータの別の回路構成を示す図である。図１４を参照すると、ソースが電源に接続され、ドレインが内部ノードＮ３１に接続され、第１、第２の入力信号ＩＮ１、ＩＮ２を入力とする論理和回路ＯＲ１の出力信号をゲートに入力するＰチャネルＭＯＳトランジスタＭＰ１と、内部ノード電位としきい値電圧の大小関係が変化した時に、出力信号の論理値をスイッチングさせるインバータ回路ＩＮＶ３と、内部ノードＮ３１にドレインが共通接続され、ゲートが入力信号ＩＮ１に共通接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16と、内部ノードＮ３１にドレインが共通接続され、ゲートが入力信号ＩＮ２に共通接続される１６個のＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16と、ＮチャネルＭＯＳトランジスタＭＮ１１1〜ＭＮ１１16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）を入力して反転するインバータ回路ＩＮＶ４の出力に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２１1〜ＭＮ２１16と、ＮチャネルＭＯＳトランジスタＭＮ１２1〜ＭＮ１２16のソースにドレインが接続され、ソースが定電流源Ｉ0にそれぞれ接続され、ゲートが制御回路（図１の制御回路１０２等）からの選択信号（ＰＨ）に接続され、オン・オフ制御される１６個のＮチャネルＭＯＳトランジスタ（スイッチ素子）ＭＮ２２1〜ＭＮ２２16と、を備えている。
【００８４】
図１５は、図１４に示した構成において、内部ノードＮ３１と接地間に、ＮチャネルＭＯＳトランジスタよりなるスイッチ素子と容量とからなる直列回路が、複数並列接続され（スイッチ素子ＭＮ２１〜ＭＮ３５、容量ＣＡＰ１１〜１５）、スイッチ素子ＭＮ１１〜ＭＮ１５の制御端子に接続する制御信号（容量選択周波数調整信号）７にて、内部ノードに付加する容量が決められる。容量ＣＡＰ１１〜１５は、容量値がＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃとされ、スイッチ素子ＭＮ１１〜１５の周期制御信号７の値によって、内部ノードに付加される容量値が可変される。周期制御信号７は外部から設定され、例えば図５に示した周期検知回路６から供給される制御信号が用いられる。
【００８５】
次に本発明のさらに別の実施例について説明する。図１６は、本発明の第４の実施例の構成を示す図であり、図３に示した分周回路１０３と、位相調整回路１０１と、制御回路１０２とを備えたクロック制御回路において、位相調整回路１０１を、図１２乃至図１５に示したインターポレータで構成したものである。
【００８６】
分周回路１０３で分周した信号をデータ端子に入力し、クロック信号をクロック端子に入力する第１のＤ型フリップフロップ１１３でラッチしたクロック信号と、該クロック信号を第２のＤ型フリップフロップ１１４でラッチしたクロック信号を第１、第２の入力ＩＮ１、ＩＮ２としてインターポレータ１１０に入力し、インターポレータ１１０は、第１、第２の入力ＩＮ１、ＩＮ２のタイミング差（クロックＣＬＫの周期ｔＣＫ）を、加算回路１１２と、加算回路１１２の出力をデコードするデコーダ１１１からなる制御回路１０２より出力される制御信号（選択信号）で設定される、内分比で分割した出力信号ＯＵＴを出力する。
【００８７】
図１７は、図１６に示した回路の動作の一例を説明するためのタイミング波形図である。分周回路１０３は、クロックを１／４分周しており、インターポレータ１１０は、図１４に示した回路よりなり、入力信号ＩＮ１、ＩＮ２がともにＬｏｗレベルのとき内部ノードを充電し、入力信号ＩＮ１、ＩＮ２がＬｏｗレベルからＨｉｇｈレベルへ遷移する立ち上がりに対して、内部ノードＮ３１が放電され、インバータ回路ＩＮＶ３を介して、入力信号ＩＮ１、ＩＮ２のタイミング差（クロック周期ｔＣＫ）を、制御信号ＰＨで設定される内分比で分割したタイミングで立ち上がる出力信号ＯＵＴが出力される。
【００８８】
図１７を参照すると、クロックサイクルＴ２のクロックの立ち上がりエッジから時間Δφ遅れて、インターポレータ１１０から信号ＯＵＴがＬｏｗレベルからＨｉｇｈレベルに立ち上がり、クロックサイクルＴ４で、インターポレータに入力される入力信号ＩＮ１、ＩＮ２がともにＬｏｗレベルとなり、内部ノードＮ３１が電源電位に充電されて出力ＯＵＴはＬｏｗレベルとなり、インターポレータのＮチャネルＭＯＳトランジスタＭＮ２１、ＭＮ２２のゲートに供給される制御信号ＰＨの値が切り替えられ、クロックサイクルＴ６のクロックの立ち上がりエッジから時間２Δφ遅れて、インターポレータ１１０から信号ＯＵＴがＬｏｗレベルからＨｉｇｈレベルに立ち上がる。この場合、インターポレータ１１０から出力される出力クロックの周期は、４ｔＣＫ＋Δφとなる。
【００８９】
このように、分周クロックの一クロックサイクル内の所定のタイミングで、インターポレータ１１０（図１２乃至図１５参照）のＮチャネルＭＯＳトランジスタＭＮ２１、２２に供給する制御信号（図１の選択信号）の設定値を可変させることで、分周クロックサイクルベースで、出力クロックの入力クロックのエッジに対するタイミング（位相差）を可変させ、周波数の変換を行う、ことができる。
【００９０】
次に本発明のさらに別の実施例について説明する。図１８は、本発明の第５の実施例の構成を示す図であり、図１に示した位相調整回路１０１に、図１２乃至図１５のインターポレータを用いて構成した一例を示す図である。図１８を参照すると、２段直列に接続され、後段の出力をインバータＩＮＶで反転した信号が前段のデータ端子Ｄに帰還入力されるＤ型フリップフロップ２１１、２１２と、Ｄ型フリップフロップ２１２の出力を入力とし、直列に接続されシフトレジスタを構成する第１の乃至第４Ｄ型フリップフロップ２１３〜２１６と、第１、第２のフリップフロップ２１３、２１４の出力Ｑ１、Ｑ２を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第１のインターポレータ２１７と、第２、第３のフリップフロップ２１４、２１５の出力Ｑ２、Ｑ３を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第２のインターポレータ２１８と、第３、第４のフリップフロップ２１５、２１６の出力Ｑ３、Ｑ４を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第３のインターポレータ２１９と、第４、第１のフリップフロップ２１６、２１３の出力Ｑ４、Ｑ１を入力としそのタイミング差Ｔを分割した遅延時間の信号を出力する第４のインターポレータ２２０と、を備えている。第１乃至第４のインターポレータ２１７〜２２０には、タイミング差の内分比を設定する制御信号２２２が不図示の制御回路から供給される。
【００９１】
第１乃至第４のインターポレータ２１７〜２２０に供給される制御信号２２２の値は、クロック毎に切り替えることなく、固定値としてもよい。
【００９２】
図１９は、図１８に示した回路の動作の一例を説明するための図である。図１９を参照すると、第１のインターポレータ２１７は、信号Ｑ１、Ｑ２のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ２のクロックの立ち上がりエッジからタイミング差Δφ）の信号を出力し、第２のインターポレータ２１８は、信号Ｑ２、Ｑ３のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ３のクロックの立ち上がりエッジからタイミング差２Δφ）の信号を出力し、第３のインターポレータ２１９は、信号Ｑ３、Ｑ４のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ４のクロックの立ち上がりエッジからタイミング差３Δφ）の信号を出力し、第４のインターポレータ２２０は、信号Ｑ４、Ｑ１のタイミング差ｔＣＫを分割した出力信号（クロックサイクルＴ５のクロックの立ち上がりエッジからタイミング差４Δφ＝クロックサイクルＴ６の始まる）の信号を出力する。この場合、インターポレータからは、入力クロック（クロック周期ｔＣＫ）に対して、周期ｔＣＫ（１＋１／４）のクロックが出力される。
【００９３】
第１乃至第４のインターポレータ２１７〜２２０は、アプリケーションに応じて、論理回路で演算した結果を出力してもよいし、あるいはセレクタで選択出力する構成としてもよい。本発明は、例えばｍＢｎＢ（ｍビットｎビット）符号化システムにおける、速度変換回路に用いて好適とされる。
【００９４】
次に本発明のさらに別の実施例について説明する。図２０は、本発明の第６の実施例の構成を示す図である。図２０を参照すると、逓倍用インターポレータ１０と、スイッチ（ロータリースイッチ）２０と、インターポレータ３０（「微調用インターポレータ」ともいう）と、制御回路４０を備えている。
【００９５】
逓倍用インターポレータ１０は、入力クロック１から多相逓倍クロックＰ０〜Ｐｎを生成する。逓倍用インターポレータ１０は、図５に示した構成からなる。
【００９６】
スイッチ２０は、多相逓倍クロックＰ０〜Ｐｎの中の二つのクロックを選択し、微調用インターポレータ３０の二つの入力信号として供給する。
【００９７】
制御回路４０は、スイッチ２０、及び、微調用インターポレータ３０への制御信号Ｓ、ＰＨ（インターポレータ３０のＮチャネルＭＯＳトランジスタ２１、２２のゲートに供給される制御信号）を供給する。制御回路４０は、クロック１を入力とする加算回路（不図示）と、加算回路の出力をデコードして制御信号Ｓ、ＰＨを出力するデコーダ（不図示）を備えて構成されている。
【００９８】
スイッチ２０は、多相クロックＰ０〜Ｐｎのうち、制御回路４０からの制御信号Ｓに基づき、互いに隣合う、奇位相信号と偶位相信号を選択し、選択したクロック対をインターポレータ３０に供給し、インターポレータ３０は、制御回路４０から出力される制御信号に基づき、二つの入力の位相差（タイミング差）を内分した位相の信号を出力する。本実施例において、インターポレータ３０は、図１２乃至図１５等に示した構成とされる。
【００９９】
図２１は、インターポレータ３０を、図１５に示した回路で構成し、逓倍用インターポレータ１０（図５参照）が、４相の逓倍クロックＰ０〜Ｐ３を生成出力する場合の動作の一例を示す図である。
【０１００】
ロータリスイッチ２０は、多相クロックＰ０〜Ｐ３のうち、例えば、（Ｐ０、Ｐ１）、（Ｐ１、Ｐ２）、（Ｐ２、Ｐ３）、（Ｐ３、Ｐ０）、（Ｐ０、Ｐ１）、…と巡回的に選択する。多相クロックの周期をＴとすると、クロックサイクルＴ１で、スイッチ２０はＰ０、Ｐ１を選択し、インターポレータ３０はＰ０、Ｐ１の立ち上がりをうけて出力信号ＯＵＴを出力し、サイクルＴ２で、スイッチ２０はＰ１、Ｐ２を選択し、インターポレータ３０は、Ｐ１、Ｐ２の立ち上がりをうけて、前の出力信号ＯＵＴの立ち上がりエッジから時間Ｔ（１＋１／４）のタイミングで出力信号ＯＵＴを出力し、以下、スイッチはＰ３、Ｐ４、つづいてＰ４、Ｐ１を選択し、周期Ｔ（１＋１／４）のクロックを出力する。
【０１０１】
図２１に示す例では、インターポレータは、逓倍クロックの周期Ｔに対して周期（１＋１／４）Ｔ＝５Ｔ／４のクロックを出力しており（周波数は４／５倍）、逓倍用インターポレータ１０が入力クロックを２ｍ逓倍している場合、出力クロックの周波数は８ｍ／５倍に変換される。
【０１０２】
次に本発明のさらに別の実施例について説明する。図２２は、本発明の第７の実施例の構成を示す図である。図２２を参照すると、本発明の第７の実施例は、図２０に示した構成の変形例であり、ロータリスイッチ２０が二組のクロック対を出力して、それぞれ第１、第２のインターポレータ３０1、３０2に供給し、二つのインターポレータ３０1、３０2の出力を入力とする第３のインターポレータ３０3の出力から出力クロックを得る。
【０１０３】
本実施例において、第１乃至第３のインターポレータ３０1〜３０3の各インターポレータのタイミング差の内分比は制御回路４０からの制御信号で可変される構成としてもよい。あるいは、アプリケーションで求められるタイミング精度に応じ、インターポレータ３０1は、タイミング差の内分比が固定とされ、インターポレータ３０2とインターポレータ３０3の内分比が制御回路４０からの制御信号で可変される構成としてもよい。さらには、インターポレータ３０1とインターポレータ３０2をタイミング差の内分比を固定とし、最終段のインターポレータ３０3のみその内分比が制御回路４０からの制御信号で可変される構成としてもよい。
【０１０４】
本発明の第７の実施例は、図２０に示した構成と比較して、微調用インターポレータを多段構成としたことにより、タイミング差の内分比をさらに細かく設定することができる。第２、第３のインターポレータ３０2、３０3を、図１２乃至図１５に示した１６等分インターポレータで構成した場合、１／２５６の分解能でタイミング差を内分することができる。
【０１０５】
次に本発明の第８の実施例について説明する。図２３は、図３に示した構成の変形例を示す図であり、クロックを分周回路６０で分周し、二つのクロック対を出力して第１、第２のインターポレータ３０1、３０2に供給し、二つのインターポレータ３０1、３０2の出力を入力とする第３のインターポレータ３０3の出力から出力クロックを得るようにしたものである。
【０１０６】
次に本発明の第９の実施例について説明する。図２４は、本発明の第９の実施例の構成を示す図である。図２４を参照すると、本発明の第９の実施例は、図１８に示した構成の変形例に対応するものであり、入力クロックに基づき、該入力クロックを逓倍してなる互いに位相の異なる第１乃至第ｎのクロックＰ１〜Ｐｎ（ｎ相逓倍クロック）を生成する逓倍用インターポレータ１０と、逓倍用インターポレータ１０から出力される、第１乃至第ｎのクロックＰ１〜Ｐｎについて、互いに隣接する位相の二つのクロックを入力し、該二つのクロックのタイミング差を、それぞれ互いに異なる所定の内分比で分割した信号をそれぞれ出力する第１乃至第ｎのインターポレータ３０1〜３０nと、第１乃至第ｎのインターポレータ（微調用インターポレータ）３０1〜３０nの出力を入力し、これらを多重化して、一つの出力信号ＯＵＴとして出力する合成器５０を備えている。
【０１０７】
第１乃至第ｎのインターポレータ３０1〜３０nは、図１２乃至図１５に示した構成とされ、二つの入力信号のタイミング差Ｔを、ｍ刻み（ｎ≦ｍ）で分割するものとする。ｎ相の多相逓倍クロックを生成する逓倍用インターポレータ１０と微調用インターポレータ３０により、出力信号ＯＵＴとして、クロック周期（３６０度）をｎ×ｍ刻みで分割したタイミングを生成することができる。
【０１０８】
図２４に示す例では、図１８に示した構成と同様、ｎ相のクロックのうち、隣接するｉ番目とｉ＋１番目のクロックＰｉ、Ｐｉ+1（ただし、ｉは１〜ｎの整数、ｎ＋１番目のクロックは１番目のクロックＰ１となる）を入力とするインターポレータ３０iと、ｉ−１番目とｉ番目のクロックＰｉ-1、Ｐｉを入力とするインターポレータ３０i-1とは、タイミング差の内分比が異なるように設定されており、インターポレータ３０iの方が、インターポレータ３０i-1よりも、遅延時間は大きくなる。
【０１０９】
第１乃至第ｎのインターポレータ３０1〜３０nの出力を入力して多重化し、出力信号ＯＵＴとして出力する合成器５０は、例えば図６に示した、パルス幅補正回路４ｃ、多重化回路４ｂで構成される。
【０１１０】
図２４に示した構成において、逓倍用インターポレータ１０から出力されるｎ相の多相逓倍クロックから、Ｍ相のクロック（Ｍ逓倍クロック）を生成する構成について説明する。この場合、インターポレータ３０はＭ個並設される（ただし、Ｍ≦Ｎ）。この場合も、ｉ番目のインターポレータ３０iには、隣接するｉ番目とｉ＋１番目のクロックＰｉ、Ｐｉ＋１（ただし、ｉは１〜Ｍの整数、なお、ｎ＋１番目のクロックは１番目のクロックＰ１となる）が入力される。各インターポレータ３０における二つの入力信号のタイミング差Ｔの分割位置を規定する内分比として、
１番目のインターポレータ３０1は、内分比ｍ：Ｍ−ｍ、
２番目のインターポレータ３０2は、内分比２ｍ：Ｍ−２ｍ、
３番目のインターポレータ３０3は、内分比３ｍ：Ｍ−３ｍ、
…という具合に、インターポレータの番号とともに、昇順に、順次、タイミング差Ｔの分割位置が、単位ステップｍごとに、タイミング区間の先端側から後端側にずらして設定される。なお、インターポレータの番号とともに、順次、タイミング差Ｔの分割位置を、単位ステップｍごとに、タイミング区間の後端側から先端側にずらして設定するようにしてもよい。この設定は、図１２乃至図１５を参照して説明したように、インターポレータに供給される制御信号ＰＨにて、インターポレータのＮチャネルＭＯＳトランジスタＭＮ２１、ＭＮ２２のオン・オフを制御することで設定される。なお、本実施例において、各インターポレータの内分比は固定値とされる。
【０１１１】
Ｍ個のインターポレータ３０の出力を多重化して一つの出力信号ＯＵＴとして出力する合成器５０からは、Ｍ逓倍のクロックを得ることができる。例えばｎ＝８、Ｍ＝７の場合において、ｍ＝１とした場合、逓倍用インターポレータ１０から出力される８相クロック（８相逓倍クロック）から、７相のクロックを生成することができる。そして、７相クロックを入力する合成器５０からは、７逓倍クロックが出力される。
【０１１２】
図２５は、１６等分インターポレータの集積回路のレイアウトの一例を示す図である。
【０１１３】
図２６は、微調インターポレータを用いた位相調整回路のシミュレーション波形を示す図であり、６２５ＭHzの位相差を１６等分インターポレータで１６等分し、位相切り替わり部分の５位相分を表示したものである。微調位相差は１２．５ｐｓとなる。
【０１１４】
上記した本発明の実施例によれば、インターポレータを複数段備えた構成とすることで、出力信号のタイミングエッジを１０ピコ秒のオーダで制御することができる。すなわち、本発明は、ＬＳＩにおけるクロック周波数変換回路、クロック同期回路のみならず、測定装置、試験装置におけるパターン発生器、タイミング生成器等に適用され、例えば１０ピコ秒のオーダの分解能で、オンザフライでタイミングが可変に設定されるＬＳＩテスタのタイミング生成器等に用いて好適とされる。
【０１１５】
また上記実施例において、例えば、図３及び図２３等を参照して説明した分周回路と位相調整回路（位相微調用のインターポレータ）を備えた構成は、位相比較器の位相差に応じた電圧を生成するチャージポンプと、ループフィルタと、ループフィルタの出力を制御電圧として入力するＶＣＯ（電圧制御発振器）と、ＶＣＯの出力を分周した信号を該位相比較器に供給する分周回路を備えたＰＬＬ（位相同期ループ）回路における分周回路に適用することができる。
【０１１６】
【発明の効果】
以上説明したように、本発明によれば、簡易な構成により、高精度に、非整数の周波数変換を行うことができる、という効果を奏する。
【０１１７】
その理由は、本発明においては、クロックを入力とする位相調整回路から出力される信号の位相を、クロック毎に、単位位相差、加算又は減算する構成としたためである。
【０１１８】
また本発明によれば、帰還系を備えず、帰還系特有のジッタがなく、高速なクロック同期を可能としている。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第１の実施例の動作を説明するためのタイミング図である。
【図３】本発明の第２の実施例の構成を示す図である。
【図４】本発明の第３の実施例の構成を示す図である。
【図５】本発明の第３の実施例の多相クロック生成回路の構成の一例を示す図である。
【図６】図５の４相クロック逓倍回路の構成の一例を示す図である。
【図７】図６の４相クロック逓倍回路の動作を説明するためのタイミング図である。
【図８】図６のタイミング差分割回路（インターポレータ）の回路構成の一例を示す図である。
【図９】図８のタイミング差分割回路（インターポレータ）の動作を説明するためのタイミング図である。
【図１０】タイミング差分割回路（インターポレータ）の回路構成の別の例を示す図である。
【図１１】タイミング差分割回路（インターポレータ）の動作原理を説明するための図である。
【図１２】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第１の例を示す図である。
【図１３】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第２の例を示す図である。
【図１４】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第３の例を示す図である。
【図１５】本発明の実施例で用いられる内分比可変型のインターポレータの回路構成の第４の例を示す図である。
【図１６】本発明の第４の実施例の構成を示す図である。
【図１７】本発明の第４の実施例の動作を説明するためのタイミング図である。
【図１８】本発明の第５の実施例の構成を示す図である。
【図１９】本発明の第５の実施例の動作を説明するためのタイミング図である。
【図２０】本発明の第６の実施例の構成を示す図である。
【図２１】本発明の第６の実施例の動作を説明するためのタイミング図である。
【図２２】本発明の第７の実施例の構成を示す図である。
【図２３】本発明の第８の実施例の構成を示す図である。
【図２４】本発明の第９の実施例の構成を示す図である。
【図２５】本発明の実施例で用いられる１６等分インターポレータのレイアウトを示す図である。
【図２６】本発明の実施例において１６等分インターポレータを用いた位相調整回路の出力のシミュレーション結果を示す波形図である。
【図２７】従来のクロック制御回路の一例を示す図である。
【符号の説明】
１ クロック
２ １／４分周回路
４ａ タイミング差分割回路
４ｂ 多重化回路
４ｃ パルス幅補正回路
５ ４相クロック逓倍回路
６ 周期検知回路
７ 制御信号（容量選択周波数調整信号）
１０ 逓倍用インターポレータ
２０ ロータリースイッチ
３０ インターポレータ（微調用インターポレータ）
４０ 制御回路
５０ 合成器
６０ 分周回路
１０１ 位相調整回路
１０２、２０２ 制御回路
１０３ 分周回路
１１０ インターポレータ
１１１ デコーダ
１１２ 加算回路
１１３、１１４ Ｄ型フリップフロップ
２０１ 多相クロック発生回路
２０３ セレクタ
２１１〜２１６ Ｄ型フリップフロップ
２１７〜２１１ インターポレータ
３１９ 位相比較回路
３２０ チャージポンプ
３２１ ループフィルタ
３２２ 電圧制御発振器
３２３ 分周回路
３２４ 外部クロック
３２５ ＵＰ信号
３２６ ＤＯＷＮ信号
Claims (31)
- 入力クロック又は前記入力クロックから生成されるクロックを基準のクロックとして、前記基準のクロックの周期毎に、前記基準のクロックに対して、外部から入力されるコード信号により可変に設定される、あらかじめ定められた所定の単位位相差分、累積的に、加算又は減算してなる位相を有する出力クロックを生成出力する手段を備えたことを特徴とするクロック制御回路。
- 入力クロック又は前記入力クロックから生成されるクロックを基準のクロックとして、
前記基準のクロックの周期毎に、前記基準のクロックに対する位相を、外部から入力されるコード信号により可変に設定される、所定の単位位相差分、累積的に、加算又は減算するための制御信号を出力する制御手段と、
前記入力クロックを入力し、前記制御信号に基づき、前記基準のクロックの周期毎に、
前記基準のクロックに対して、あらかじめ定められた前記所定の単位位相差分、累積的に、加算又は減算してなる位相を有する出力クロックを生成出力する位相調整手段と、
を備え、前記基準のクロックの周波数に対して非整数の関係にある周波数の出力クロックを出力可能とした、ことを特徴とするクロック制御回路。 - 入力クロックに対する出力クロックの位相差を、前記入力クロックの周期毎に、外部から入力されるコード信号により可変に設定される単位位相差分、累積的に、増加又は減少するための制御信号を生成する制御回路と、
前記入力クロックを入力し、前記制御回路からの前記制御信号に基づき、前記制御信号で規定される位相差を有する出力クロックを生成出力する位相調整回路と、
を備えたことを特徴とするクロック制御回路。 - 入力クロックを分周してなる分周クロックを出力する分周回路と、
前記分周回路から出力される分周クロックに基づき、前記分周クロックに対する位相差を、前記分周クロックの周期毎に、外部から入力されるコード信号により可変に設定される単位位相差分、累積的に、増加又は減少するための制御信号を生成する制御回路と、
前記入力クロックを入力し、前記制御回路からの制御信号で規定される位相の出力クロックを生成出力する位相調整回路と、
を備えたことを特徴とするクロック制御回路。 - 入力クロックから、位相が隣接するクロック間に、それぞれ一定の位相差を有する、第１乃至第Ｎのクロック（「多相クロック」という）を生成出力する多相クロック生成回路と、
前記第１乃至第Ｎのクロックを入力してその一つを選択出力するセレクタと、前記入力クロックを入力し、前記セレクタにおいて、前記第１乃至第Ｎのクロックを、前記入力クロックの周期毎に、巡回的に、選択する選択信号を生成して前記セレクタに供給する制御回路と、
を備えたことを特徴とするクロック制御回路。 - 前記セレクタの選択を制御する選択信号の出力が、前記制御回路に入力されるコード信号により可変に設定される、ことを特徴とする請求項５に記載のクロック制御回路。
- 入力クロックに基づき、該入力クロックを逓倍してなる互いに位相の異なる第１乃至第Ｎのクロック（「多相逓倍クロック」という）を生成する多相逓倍クロック生成回路と、
前記多相逓倍クロック生成回路から出力される前記第１乃至第Ｎのクロックのうち二つのクロック信号を選択するスイッチと、
前記スイッチから選択出力される二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する、少なくとも一つのインターポレータと、を備え、前記インターポレータは、そのタイミング差を分割する内分比が可変に設定可能とされており、
前記スイッチの切り替え信号、及び、前記インターポレータのタイミング差の
内分比を可変に設定する制御信号を出力する制御回路と、
を備えたことを特徴とするクロック制御回路。 - 入力クロックに基づき、該入力クロックを逓倍してなる互いに位相の異なる第１乃至第Ｎのクロック（「多相逓倍クロック」という）を生成する多相逓倍クロック生成回路と、
前記多相逓倍クロック生成回路から出力される前記第１乃至第Ｎのクロックの隣接する二つのクロック信号を、二組選択するスイッチと、
前記スイッチから出力される第１組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第１のインターポレータと、
前記スイッチから出力される第２組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第２のインターポレータと、
前記第１、及び第２のインターポレータの出力を入力し、前記二つの出力のタイミング差を分割した信号を出力する第３のインターポレータと、を備え、
前記第１乃至第３のインターポレータの少なくとも一つは、前記インターポレータのタイミング差を分割する内分比が可変に設定可能とされており、
前記スイッチの切り替え信号、及び、前記インターポレータのタイミング差の内分比を可変に設定する制御信号を出力する制御回路と、
を備えたことを特徴とするクロック制御回路。 - 入力クロックを入力し、前記入力クロックを分周した互いに位相の異なる二組のクロックを生成する分周回路と、
前記分周回路から出力される第１組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第１のインターポレータと、
前記分周回路から出力される第２組の二つのクロック信号を入力し、前記二つのクロック信号のタイミング差を分割した信号を出力する第２のインターポレータと、
前記第１、及び第２のインターポレータの出力を入力し、前記二つの出力のタイミング差を分割した信号を出力する第３のインターポレータと、を備え、
前記第１乃至第３のインターポレータの少なくとも一つは、前記インターポレータのタイミング差を分割する内分比が可変に設定可能とされており、
前記スイッチの切り替え信号、及び、前記インターポレータのタイミング差の内分比を可変に設定する制御信号を出力する制御回路と、
を備えたことを特徴とするクロック制御回路。 - 入力クロックに基づき、該入力クロックを逓倍してなる互いに位相の異なる複数のクロック（「多相逓倍クロック」という）を生成する多相逓倍クロック生成回路と、
前記多相逓倍クロック生成回路から出力される前記複数のクロックのうち、互いに隣接する位相の二つのクロックを入力し、該二つのクロックのタイミング差を、それぞれ互いに異なる所定の内分比で分割した信号をそれぞれ出力する複数インターポレータと、
複数の前記インターポレータの出力を入力しこれらを多重化して一つの出力信号として出力する合成器と、
を備えたことを特徴とするクロック制御回路。 - 前記多相逓倍クロック生成回路がＮ相（ただし、Ｎは所定の正整数）のクロックを生成し、前記インターポレータをＭ個（ただし、Ｍは、Ｍ≦Ｎなる正整数）備え、ｉ番目の前記インターポレータには、ｉ番目とｉ＋１番目のクロック（ただし、ｉは１〜Ｍの整数、なお、ｎ＋１番目のクロックは１番目のクロックとなる）が入力され、
前記各インターポレータにおける二つの入力信号のタイミング差を分割する内分比は、ｉ番目の前記インターポレータよりもｉ＋１番目の前記インターポレータの方が、所定単位ステップ分、大又は小の値に設定されており、
Ｍ個の前記インターポレータからＭ相のクロックが出力され、
前記合成器から、Ｍ逓倍のクロックが出力される、構成としてなる、ことを特徴とする請求項１０記載のクロック制御回路。 - 前記多相クロック生成回路が、前記入力クロックを分周して多相クロックを生成し該多相クロックを逓倍した信号を生成する多相逓倍クロック生成回路よりなる、ことを特徴とする請求項５記載のクロック制御回路。
- 前記多相逓倍クロック生成回路が、入力クロックを分周して互いに位相の異なる複数のクロック（「多相クロック」という）を生成出力する分周回路と、
前記入力クロックの周期を検知する周期検知回路と、
前記分周回路から出力される多相クロックを入力とし、前記クロックを逓倍した多相クロックを生成する多相クロック逓倍回路と、を備え、
前記多相クロック逓倍回路が、二つの入力のタイミング差を分割した信号を出力する複数のタイミング差分割回路と、二つの前記タイミング差分割回路の出力をそれぞれ多重化して出力する複数の多重化回路とを備え、
前記複数のタイミング差分割回路は、同一位相のクロックを入力とするタイミング差分割回路と、相隣る位相の二つのクロックを入力とするタイミング差分割回路を備えている、ことを特徴とする請求項７、８、１２のいずれか一に記載のクロック制御回路。 - 前記多相クロック逓倍回路が、ｎ相のクロック（第１乃至第ｎクロック）を入力し、
二つの入力のタイミング差を分割した信号を出力する２ｎ個のタイミング差分割回路を備え、
２Ｉ−１番目（ただし、１≦Ｉ≦ｎ）のタイミング差分割回路は、前記二つの入力としてＩ番目の同一クロックを入力とし、
２Ｉ番目（ただし、１≦Ｉ≦ｎ）のタイミング差分割回路は、Ｉ番目のクロックと、（Ｉ＋１ ｍｏｄ ｎ）番目（ただし、ｍｏｄは剰余演算を表し、Ｉ＋１ ｍｏｄ ｎは、Ｉ＋１をｍで割った余り）のクロックを入力とし、
Ｊ番目（ただし、１≦Ｊ≦２ｎ）のタイミング差分割回路の出力と（Ｊ＋２ ｍｏｄ ｎ）番目（ただし、Ｊ＋２ ｍｏｄ ｎは、Ｊ＋２をｎで割った余り）のタイミング差分割回路の出力とを入力とする２ｎ個のパルス幅補正回路と、
Ｋ番目（ただし、１≦Ｋ≦ｎ）のパルス幅補正回路の出力と（Ｋ＋ｎ）番目のパルス幅補正回路の出力とを入力とするｎ個の多重化回路と、
を備えた、ことを特徴とする請求項１３記載のクロック制御回路。 - 前記タイミング差分割回路が、第１、第２の入力信号を入力とする否定論理和回路と、
前記否定論理和回路の出力である内部ノードの電位を入力とするインバータと、を備え、
前記内部ノードと接地間に、直列接続されたスイッチ素子と容量とが、複数本互いに並列接続されており、
前記スイッチの制御端子に接続する周期制御信号にて前記内部ノードに付加する容量を決められる構成とされている、ことを特徴とする請求項１３又は１４に記載のクロック制御回路。 - 前記タイミング差分割回路が、第１、第２の入力信号を入力とし前記第１及び第２の入力信号の所定の論理演算結果を出力する論理回路と、
第１の電源と内部ノード間に接続され、前記論理回路の出力信号を制御端子に入力とする第１のスイッチ素子と、
前記内部ノードに入力端が接続され、前記内部ノード電位としきい値との大小関係が反転した場合に出力論理値を変化させるバッファ回路と、
前記内部ノードと第２の電源との間に直列に接続される、第１の定電流源、及び、前記第１の入力信号によりオン・オフ制御される第２のスイッチ素子と、
前記内部ノードと前記第２の電源との間に直列に接続される、第２の定電流源、及び、前記第２の入力信号によりオン・オフ制御される第３のスイッチ素子と、
を備え、
さらに前記内部ノードと前記第２の電源間には、直列接続された第４のスイッチ素子と容量とが、複数本互いに並列接続され、前記第４のスイッチ素子の制御端子に供給される周期制御信号にて前記内部ノードに付加する容量が決められる、ことを特徴とする請求項１３又は１４に記載のクロック制御回路。 - 前記第１のスイッチ素子が、第１導電型のＭＯＳトランジスタよりなり、
前記第２乃至第４のスイッチ素子が、第２導電型のＭＯＳトランジスタよりなる、ことを特徴とする請求項１６に記載のクロック制御回路。 - クロック信号を分周回路で分周した信号と、該分周信号を所定クロック周期分遅らせた信号と、を入力し、前記二つの入力信号のタイミング差を所定の内分比で分割した信号を出力するインターポレータを備え、
前記インターポレータはタイミング差の内分比が可変に設定可能とされており、
前記クロック信号に基づき、前記インターポレータにおけるタイミング差の内分比を可変させる制御回路を備えたことを特徴とするクロック制御回路。 - 二つの入力信号のタイミング差をそれぞれ互いに異なる値の所定の内分比で分割した信号を出力するインターポレータを複数（Ｎ個）備え、
互いに相の異なる第１乃至第Ｎのクロックについて、Ｉ番目とＩ＋１番目（但し、Ｉは１からＮの整数であり、Ｎ＋１番目は１番目となる）の二つのクロックがそれぞれＩ番目の前記インターポレータに入力される、ことを特徴とするクロック制御回路。 - 前記インターポレータが、第１、及び第２の入力信号を入力とし前記第１及び第２の入力信号の所定の論理演算結果を出力する論理回路と、
第１の電源と内部ノードとの間に接続され、前記論理回路の出力信号を制御端子に入力とし、前記第１、及び第２の入力信号がともに第１の値のとき、オン状態とされる第１のスイッチ素子と、
前記内部ノードが入力端に接続され、前記内部ノードの容量の端子電圧としきい値との大小関係が反転した場合に出力論理値を変化させるバッファ回路と、
を備え、
前記内部ノードと第２の電源との間には、前記第１の入力信号が第２の値のときオン状態とされる第２のスイッチ素子と、前記制御回路からの制御信号に基づきそれぞれオン・オフ制御される前記第３のスイッチ素子と、第１の定電流源よりなる直列回路を、複数個並列に備え、
前記内部ノードと前記第２の電源との間には、さらに、前記第２の入力信号が第２の値のとき共通にオン状態とされる第４のスイッチ素子と、前記制御回路からの制御信号に基づきそれぞれオン・オフ制御される前記第５のスイッチ素子と、定電流源よりなる直列回路を、複数個並列に備えている、ことを特徴とする請求項７、８、９、１０、１１、１８、１９のいずれか一に記載のクロック制御回路。 - 前記インターポレータが、第１、及び第２の入力信号を入力とし前記第１及び第２の入力信号の所定の論理演算結果を出力する論理回路と、
第１の電源と内部ノードとの間に接続され、前記論理回路の出力信号を制御端子に入力とし、前記第１、及び第２の入力信号がともに第１の値のとき、オン状態とされる第１のスイッチ素子と、
前記内部ノードが入力端に接続され、前記内部ノードの容量の端子電圧としきい値との大小関係が反転した場合に出力論理値を変化させるバッファ回路と、
を備え、
前記内部ノードと第２の電源との間には、前記第１の入力信号が第２の値のときオン状態とされる第２のスイッチ素子と、前記制御回路からの制御信号に基づきそれぞれオン・オフ制御される前記第３のスイッチ素子と、第１の定電流源よりなる直列回路を、複数個並列に備え、
前記内部ノードと前記第２の電源との間には、前記第２の入力信号が第２の値のとき共通にオン状態とされる第４のスイッチ素子と、前記制御回路からの制御信号に基づきそれぞれオン・オフ制御される前記第５のスイッチ素子と、定電流源よりなる直列回路を、複数個並列に備え、
前記内部ノードと前記第２の電源間には、さらに、直列接続された第６のスイッチ素子と容量とが、複数本互いに並列接続され、前記第６のスイッチ素子の制御端子に供給される周期制御信号にて前記内部ノードに付加する前記容量の値が選択的に決められる、ことを特徴とする請求項７、８、９、１０、１１、１８、１９のいずれか一に記載のクロック制御回路。 - 前記第２のスイッチ素子、前記第３のスイッチ素子、前記第４のスイッチ素子、及び、前記第５のスイッチ素子がいずれも少なくとも所定個数（Ｎ個）よりなり、
前記第３のスイッチ素子群に供給する制御信号により、Ｋ個（但しＫは０〜Ｎ）の前記第３のスイッチ素子をオンとし、
前記第５のスイッチ素子群に供給する制御信号により、Ｎ−Ｋ個の前記第５のスイッチ素子をオンとし、
前記第１の入力信号と前記第２の入力信号のタイミング差を、前記タイミング差のＮ分の１を単位として前記Ｋに基づく内分したタイミングに対応する信号を出力し、前記Ｋの値を可変することで、前記タイミング差の内分比が可変される、ことを特徴とする請求項２０又は２１に記載のクロック制御回路。 - 前記第３のスイッチ素子の制御端子に、前記制御回路から供給される制御信号を、インバータで反転した信号が、前記第３のスイッチ素子に対応する前記第５のスイッチ素子の制御端子に制御信号として供給される、ことを特徴とする請求項２２に記載のクロック制御回路。
- 前記第１のスイッチ素子が、第１導電型のＭＯＳトランジスタよりなり、
前記第２乃至第５のスイッチ素子が、第２導電型のＭＯＳトランジスタよりなる、ことを特徴とする請求項２０に記載のクロック制御回路。 - 前記第１のスイッチ素子が、第１導電型のＭＯＳトランジスタよりなり、
前記第２乃至第６のスイッチ素子が、第２導電型のＭＯＳトランジスタよりなる、ことを特徴とする請求項２１に記載のクロック制御回路。 - 前記周期制御信号が、請求項１３の前記周期検知回路から供給される、ことを特徴とする請求項２１に記載のクロック制御回路。
- 入力クロック又は前記入力クロックから生成されるクロックを基準のクロックとして、
前記基準のクロックの周期毎に、前記基準のクロックに対して、制御信号により可変に設定される所定の単位位相差分、累積的に、加算又は減算してなる位相の出力クロックを出力する、ことを特徴とするクロック制御方法。 - 前記基準のクロックの周波数に対して非整数の関係にある周波数の出力クロックを出力可能とした、ことを特徴とする請求項２７記載のクロック制御方法。
- 入力クロックを分周回路で分周し、前記分周されたクロックに基づき、前記分周クロックに対する位相差を、前記分周クロックの周期毎に、制御信号により可変に設定される単位位相差分、累積的に、増加又は減少するための制御信号を生成し、前記分周クロックに対して、前記制御信号で設定される位相差の出力クロックを生成する、ことを特徴とするクロック制御方法。
- 入力クロックから、位相が隣接するクロック間に、それぞれ一定の位相差を有する、第１乃至第Ｎのクロック（「多相クロック」という）を生成してセレクタに入力し、前記セレクタにおいて、前記第１乃至第Ｎのクロックを、前記入力クロックの周期毎に、巡回的に、選択出力する、ことを特徴とするクロック制御方法。
- 二つのクロック信号のタイミング差を分割した信号を出力するインターポレータで、前記出力クロックの位相を調整し、前記インターポレータのタイミング差を分割する内分比を可変させることで、クロックの周波数に対して非整数の関係にある周波数の出力クロックを出力可能とした、ことを特徴とする請求項２７乃至２９のいずれか一に記載のクロック制御方法。
Priority Applications (17)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221207A JP3647364B2 (ja) | 2000-07-21 | 2000-07-21 | クロック制御方法及び回路 |
| TW090114545A TW571515B (en) | 2000-07-21 | 2001-06-15 | Clock controlling method and circuit |
| CNA2004100621959A CN1560999A (zh) | 2000-07-21 | 2001-07-18 | 时钟控制方法和电路 |
| CNA2008101698068A CN101394178A (zh) | 2000-07-21 | 2001-07-18 | 时钟控制方法和电路 |
| CNA2007101679965A CN101166029A (zh) | 2000-07-21 | 2001-07-18 | 时钟控制方法和电路 |
| CNB011206349A CN1181613C (zh) | 2000-07-21 | 2001-07-18 | 时钟控制方法和电路 |
| DE60135286T DE60135286D1 (de) | 2000-07-21 | 2001-07-20 | Verfahren und Schaltung zur Taktsteuerung |
| KR10-2001-0043661A KR100465265B1 (ko) | 2000-07-21 | 2001-07-20 | 클럭 제어 방법 및 회로 |
| US09/910,117 US6791385B2 (en) | 2000-07-21 | 2001-07-20 | Clock controlling method and circuit |
| EP01250273A EP1189348B1 (en) | 2000-07-21 | 2001-07-20 | Clock controlling method and circuit |
| US10/237,713 US6621317B2 (en) | 2000-07-21 | 2002-09-09 | Clock controlling method and circuit |
| US10/370,641 US6791386B2 (en) | 2000-07-21 | 2003-02-20 | Clock controlling method and circuit with a multi-phase multiplication clock generating circuit |
| US10/371,248 US6888387B2 (en) | 2000-07-21 | 2003-02-20 | Clock controlling method and circuit |
| US10/851,905 US7034592B2 (en) | 2000-07-21 | 2004-05-21 | Clock controlling method and circuit |
| US10/851,891 US6847243B2 (en) | 2000-07-21 | 2004-05-21 | Clock controlling method and circuit |
| US10/851,272 US6900680B2 (en) | 2000-07-21 | 2004-05-21 | Clock controlling method and circuit |
| US10/851,271 US6965259B2 (en) | 2000-07-21 | 2004-05-21 | Clock controlling method and circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221207A JP3647364B2 (ja) | 2000-07-21 | 2000-07-21 | クロック制御方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043904A JP2002043904A (ja) | 2002-02-08 |
| JP3647364B2 true JP3647364B2 (ja) | 2005-05-11 |
Family
ID=18715659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000221207A Expired - Fee Related JP3647364B2 (ja) | 2000-07-21 | 2000-07-21 | クロック制御方法及び回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (8) | US6791385B2 (ja) |
| EP (1) | EP1189348B1 (ja) |
| JP (1) | JP3647364B2 (ja) |
| KR (1) | KR100465265B1 (ja) |
| CN (4) | CN1181613C (ja) |
| DE (1) | DE60135286D1 (ja) |
| TW (1) | TW571515B (ja) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519693B2 (ja) * | 2000-04-04 | 2004-04-19 | 松下電器産業株式会社 | 多相クロック信号発生回路 |
| US7242229B1 (en) | 2001-05-06 | 2007-07-10 | Altera Corporation | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode |
| US7180352B2 (en) * | 2001-06-28 | 2007-02-20 | Intel Corporation | Clock recovery using clock phase interpolator |
| US7162002B2 (en) * | 2002-03-01 | 2007-01-09 | Broadcom Corporation | Phase-interpolator based PLL frequency synthesizer |
| US7319728B2 (en) * | 2002-05-16 | 2008-01-15 | Micron Technology, Inc. | Delay locked loop with frequency control |
| US6801070B2 (en) * | 2002-05-16 | 2004-10-05 | Micron Technology, Inc. | Measure-controlled circuit with frequency control |
| US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
| US7266169B2 (en) * | 2002-09-13 | 2007-09-04 | Broadcom Corporation | Phase interpolater and applications thereof |
| US7526260B2 (en) * | 2002-11-14 | 2009-04-28 | M/A-Com Eurotec, B.V. | Apparatus, methods and articles of manufacture for linear signal modification |
| US6891432B2 (en) * | 2002-11-14 | 2005-05-10 | Mia-Com, Inc. | Apparatus, methods and articles of manufacture for electromagnetic processing |
| WO2004098120A1 (ja) * | 2003-05-01 | 2004-11-11 | Mitsubishi Denki Kabushiki Kaisha | クロックデータリカバリー回路 |
| JP2005004451A (ja) | 2003-06-11 | 2005-01-06 | Nec Electronics Corp | スペクトラム拡散クロック発生装置 |
| US7463710B2 (en) * | 2003-06-27 | 2008-12-09 | Analog Devices, Inc. | Fractional-N synthesizer and method of programming the output phase |
| JP4127208B2 (ja) * | 2003-07-14 | 2008-07-30 | 日本電気株式会社 | 周波数シンセサイザ |
| JP2007306580A (ja) * | 2003-07-14 | 2007-11-22 | Nec Corp | 周波数シンセサイザ |
| JP2005050123A (ja) * | 2003-07-28 | 2005-02-24 | Nec Micro Systems Ltd | スキュー補正回路 |
| KR100505698B1 (ko) * | 2003-08-06 | 2005-08-02 | 삼성전자주식회사 | 주파수 변화와 ｐｖｔ 변화에 둔감한 위상 믹서 및 이의제어방법 |
| US7323917B2 (en) * | 2003-09-15 | 2008-01-29 | Texas Instruments Incorporated | Method and apparatus for synthesizing a clock signal having a frequency near the frequency of a source clock signal |
| US20050093594A1 (en) * | 2003-10-30 | 2005-05-05 | Infineon Technologies North America Corp. | Delay locked loop phase blender circuit |
| US7336748B2 (en) * | 2003-12-23 | 2008-02-26 | Teradyne, Inc. | DDS circuit with arbitrary frequency control clock |
| US6970029B2 (en) * | 2003-12-30 | 2005-11-29 | Intel Corporation | Variable-delay signal generators and methods of operation therefor |
| US8270501B2 (en) | 2004-08-18 | 2012-09-18 | Rambus Inc. | Clocking architectures in high-speed signaling systems |
| WO2006030905A1 (ja) * | 2004-09-17 | 2006-03-23 | Nec Corporation | クロック生成回路、及びクロック生成方法 |
| US7161443B2 (en) * | 2004-09-30 | 2007-01-09 | Broadcom Corporation | Temperature compensated crystal oscillator |
| US7202719B2 (en) * | 2004-09-30 | 2007-04-10 | Motorola, Inc. | Method and apparatus for frequency synthesis |
| US7956876B2 (en) * | 2005-03-15 | 2011-06-07 | Sharp Kabushiki Kaisha | Drive method of display device, drive unit of display device, program of the drive unit and storage medium thereof, and display device including the drive unit |
| EP1878116A4 (en) * | 2005-04-18 | 2010-04-07 | Agency Science Tech & Res | DELAY DEVICE |
| US7580495B2 (en) * | 2005-06-30 | 2009-08-25 | Slt Logic Llc | Mixer-based phase control |
| JP4402021B2 (ja) * | 2005-08-08 | 2010-01-20 | パナソニック株式会社 | 半導体集積回路 |
| US7286020B1 (en) | 2005-09-21 | 2007-10-23 | Altera Corporation | Techniques for monitoring and replacing circuits to maintain high performance |
| JP2007155587A (ja) * | 2005-12-07 | 2007-06-21 | Nec Electronics Corp | 通信装置 |
| JP4625863B2 (ja) * | 2006-03-01 | 2011-02-02 | パナソニック株式会社 | 送信装置および送受信装置 |
| WO2007109743A2 (en) * | 2006-03-21 | 2007-09-27 | Multigig Inc. | Frequency divider |
| US7778344B2 (en) * | 2006-05-25 | 2010-08-17 | Fujitsu Limited | System and method for combining a plurality of signals of various phases having a wide frequency range |
| US7545194B2 (en) * | 2006-06-30 | 2009-06-09 | Intel Corporation | Programmable delay for clock phase error correction |
| JP4829088B2 (ja) * | 2006-12-07 | 2011-11-30 | オンセミコンダクター・トレーディング・リミテッド | 信号処理回路 |
| TWI332320B (en) * | 2007-03-20 | 2010-10-21 | Etron Technology Inc | Spread spectrum clock generator |
| US8045666B2 (en) * | 2007-03-22 | 2011-10-25 | Intel Corporation | Spread spectrum clock generator |
| EP1986070B1 (en) * | 2007-04-27 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Clock signal generation circuit and semiconductor device |
| US7573303B1 (en) | 2007-06-08 | 2009-08-11 | Integrated Device Technology, Inc | Digitally controlled system on-chip (SOC) clock generator |
| EP2166719A4 (en) * | 2007-06-08 | 2014-04-16 | Nec Corp | MODULATION DEVICE AND PULSE WAVE GENERATION DEVICE |
| CN101207436B (zh) * | 2007-12-12 | 2012-08-15 | 上海华为技术有限公司 | 一种反馈延时锁相装置及方法以及相位误差检测单元 |
| TWI373917B (en) | 2008-05-09 | 2012-10-01 | Mediatek Inc | Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider |
| US8171335B2 (en) * | 2008-09-16 | 2012-05-01 | Mediatek Inc. | Clock timing calibration circuit and clock timing calibration method for calibrating phase difference between different clock signals and related analog-to-digital conversion system using the same |
| US7808283B2 (en) * | 2008-09-25 | 2010-10-05 | Intel Corporation | Synchronous frequency synthesizer |
| JP5484109B2 (ja) * | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
| JP2011055048A (ja) * | 2009-08-31 | 2011-03-17 | Renesas Electronics Corp | 多相クロック生成回路 |
| TWI422157B (zh) * | 2009-12-02 | 2014-01-01 | Mstar Semiconductor Inc | 相位產生裝置及相位產生方法 |
| JP5433432B2 (ja) * | 2010-01-18 | 2014-03-05 | 株式会社日立製作所 | 位相周波数比較器およびシリアル伝送装置 |
| KR101201842B1 (ko) | 2010-05-31 | 2012-11-15 | 에스케이하이닉스 주식회사 | 위상 보정 회로 |
| CN101969350B (zh) * | 2010-09-16 | 2014-06-11 | 中兴通讯股份有限公司南京分公司 | 一种时钟裕量测试系统、方法及相应的装置 |
| US8653869B2 (en) * | 2011-10-20 | 2014-02-18 | Media Tek Singapore Pte. Ltd. | Segmented fractional-N PLL |
| US8564352B2 (en) * | 2012-02-10 | 2013-10-22 | International Business Machines Corporation | High-resolution phase interpolators |
| US8559587B1 (en) * | 2012-03-21 | 2013-10-15 | Integrated Device Technology, Inc | Fractional-N dividers having divider modulation circuits therein with segmented accumulators |
| JP5900171B2 (ja) * | 2012-06-07 | 2016-04-06 | 富士通株式会社 | デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 |
| KR101933636B1 (ko) * | 2012-08-28 | 2018-12-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동방법 |
| US10165924B2 (en) * | 2013-12-31 | 2019-01-01 | Ningbo Fotile Kitchen Ware Co., Ltd. | Water tank washing machine |
| JP6476659B2 (ja) * | 2014-08-28 | 2019-03-06 | 富士通株式会社 | 信号再生回路および信号再生方法 |
| JP6361433B2 (ja) * | 2014-10-02 | 2018-07-25 | 富士通株式会社 | 周波数検出回路及び受信回路 |
| US9236873B1 (en) | 2014-12-17 | 2016-01-12 | Integrated Device Technology, Inc. | Fractional divider based phase locked loops with digital noise cancellation |
| KR20160110604A (ko) * | 2015-03-09 | 2016-09-22 | 에스케이하이닉스 주식회사 | 클록 생성 회로 |
| CN106160883A (zh) * | 2015-03-27 | 2016-11-23 | 江苏艾科半导体有限公司 | 一种射频收发器自动测试系统 |
| CN104883159A (zh) * | 2015-04-20 | 2015-09-02 | 成都岷创科技有限公司 | 时钟相位控制电路 |
| CN106559069B (zh) * | 2016-11-15 | 2019-11-08 | 东华大学 | 时序译码器 |
| JP6839354B2 (ja) * | 2017-02-03 | 2021-03-10 | 富士通株式会社 | Ｃｄｒ回路及び受信回路 |
| US10483956B2 (en) * | 2017-07-20 | 2019-11-19 | Rohm Co., Ltd. | Phase interpolator, timing generator, and semiconductor integrated circuit |
| CN110299911B (zh) * | 2019-06-11 | 2021-01-22 | 西安电子科技大学 | 一种多相时钟产生电路 |
| CN111010175B (zh) * | 2019-12-11 | 2021-06-29 | 浙江大学 | 一种高线性度相位插值器 |
| CN112751550B (zh) * | 2020-05-26 | 2024-04-19 | 上海韬润半导体有限公司 | 一种时钟产生电路及方法、模拟数字转换器和存储介质 |
| CN114421967B (zh) * | 2022-01-24 | 2024-05-31 | 高澈科技(上海)有限公司 | 相位插值电路、锁相环、芯片及电子设备 |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921079A (en) | 1974-05-13 | 1975-11-18 | Gte Automatic Electric Lab Inc | Multi-phase clock distribution system |
| US3908084A (en) * | 1974-10-07 | 1975-09-23 | Bell Telephone Labor Inc | High frequency character receiver |
| US5258724A (en) * | 1983-12-30 | 1993-11-02 | Itt Corporation | Frequency synthesizer |
| US4989221A (en) * | 1987-03-30 | 1991-01-29 | Codex Corporation | Sample rate converter |
| CA1311033C (en) | 1988-03-19 | 1992-12-01 | Shinji Ohta | Circuit for obtaining accurate timing information received signal |
| JP2613256B2 (ja) * | 1988-05-25 | 1997-05-21 | 株式会社日立製作所 | ディジタル復調装置 |
| JPH03145315A (ja) | 1989-10-31 | 1991-06-20 | Nec Corp | 可変位相回路 |
| US5351087A (en) * | 1990-06-01 | 1994-09-27 | Thomson Consumer Electronics, Inc. | Two stage interpolation system |
| JPH0457408A (ja) | 1990-06-27 | 1992-02-25 | Hitachi Cable Ltd | 可変位相回路 |
| ES2079471T3 (es) * | 1990-09-18 | 1996-01-16 | Alcatel Nv | Interpolador para aumentar la velocidad de las palabras de salida de una señal digital. |
| CA2073944C (en) * | 1991-07-26 | 2000-09-19 | Woo H. Paik | Carrier phase recovery for an adaptive equalizer |
| JP3155882B2 (ja) * | 1994-05-16 | 2001-04-16 | コーセル株式会社 | スイッチングレギュレータ |
| JP3218149B2 (ja) | 1994-06-15 | 2001-10-15 | 松下電器産業株式会社 | 周波数シンセサイザ |
| US5579004A (en) * | 1994-11-02 | 1996-11-26 | Advanced Micro Devices, Inc. | Digital interpolation circuit for a digital-to-analog converter circuit |
| JPH08288806A (ja) | 1995-04-11 | 1996-11-01 | Canon Inc | 電圧制御可変位相回路および位相比較回路 |
| JPH0964858A (ja) | 1995-08-22 | 1997-03-07 | Toyo Commun Equip Co Ltd | 位相同期回路 |
| JPH0983350A (ja) * | 1995-09-07 | 1997-03-28 | Nec Eng Ltd | クロック発生装置 |
| JPH09186564A (ja) * | 1995-10-02 | 1997-07-15 | Northern Telecom Ltd | Ｃｍｏｓディジタル制御ｃｌｍ／ｅｃｌクロック移相器 |
| JPH09149015A (ja) * | 1995-11-22 | 1997-06-06 | Nec Corp | クロック位相調整回路 |
| US5841707A (en) * | 1995-11-29 | 1998-11-24 | Texas Instruments Incorporated | Apparatus and method for a programmable interval timing generator in a semiconductor memory |
| JPH09261212A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | クロック抽出回路 |
| JP3395529B2 (ja) | 1996-06-28 | 2003-04-14 | 三菱電機株式会社 | 周波数シンセサイザ |
| CN1169622A (zh) | 1996-06-28 | 1998-01-07 | 三菱电机株式会社 | 频率合成器 |
| JPH10126263A (ja) | 1996-10-17 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置 |
| JP3739525B2 (ja) | 1996-12-27 | 2006-01-25 | 富士通株式会社 | 可変遅延回路及び半導体集積回路装置 |
| US6005445A (en) * | 1996-12-29 | 1999-12-21 | Sony Corporation | Phase adjustment circuit including a ring oscillator in a phase locked loop |
| SG60031A1 (en) | 1996-12-30 | 1999-02-22 | Motorola Inc | Pulsed signal generator |
| JPH10215241A (ja) | 1997-01-29 | 1998-08-11 | Hitachi Ltd | クロック抽出回路 |
| JP3570843B2 (ja) * | 1997-03-21 | 2004-09-29 | 日本電気エンジニアリング株式会社 | 位相変調器 |
| JP3003776B2 (ja) * | 1997-05-15 | 2000-01-31 | 日本電気株式会社 | クロック調整回路 |
| JP3955150B2 (ja) * | 1998-01-08 | 2007-08-08 | 富士通株式会社 | 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム |
| JP3346224B2 (ja) | 1997-06-13 | 2002-11-18 | 日本電気株式会社 | クロック信号制御装置 |
| JP3717635B2 (ja) * | 1997-07-11 | 2005-11-16 | 富士通株式会社 | 加入線制御装置 |
| US6337589B1 (en) | 1997-09-11 | 2002-01-08 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
| US6081484A (en) * | 1997-10-14 | 2000-06-27 | Schlumberger Technologies, Inc. | Measuring signals in a tester system |
| US6194932B1 (en) * | 1997-10-20 | 2001-02-27 | Fujitsu Limited | Integrated circuit device |
| US6002279A (en) * | 1997-10-24 | 1999-12-14 | G2 Networks, Inc. | Clock recovery circuit |
| US5970110A (en) * | 1998-01-09 | 1999-10-19 | Neomagic Corp. | Precise, low-jitter fractional divider using counter of rotating clock phases |
| JP3219068B2 (ja) | 1998-01-26 | 2001-10-15 | 日本電信電話株式会社 | プログラマブル遅延発生器およびこれを用いた応用回路 |
| JPH11218564A (ja) | 1998-01-30 | 1999-08-10 | Ando Electric Co Ltd | タイミング信号発生回路 |
| JPH11266155A (ja) | 1998-03-18 | 1999-09-28 | Mitsubishi Electric Corp | 位相補償方法及び位相補償回路 |
| US6157604A (en) * | 1998-05-18 | 2000-12-05 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a baud rate estimator for digital timing recovery in an optical disk storage device |
| JP3523069B2 (ja) * | 1998-06-30 | 2004-04-26 | 株式会社東芝 | 遅延型位相同期回路 |
| US6259295B1 (en) * | 1999-06-28 | 2001-07-10 | Agere Systems Guardian Corp. | Variable phase shifting clock generator |
| US6647506B1 (en) * | 1999-11-30 | 2003-11-11 | Integrated Memory Logic, Inc. | Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle |
| US6323705B1 (en) * | 2000-04-25 | 2001-11-27 | Winbond Electronics Corporation | Double cycle lock approach in delay lock loop circuit |
-
2000
- 2000-07-21 JP JP2000221207A patent/JP3647364B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-15 TW TW090114545A patent/TW571515B/zh not_active IP Right Cessation
- 2001-07-18 CN CNB011206349A patent/CN1181613C/zh not_active Expired - Fee Related
- 2001-07-18 CN CNA2007101679965A patent/CN101166029A/zh active Pending
- 2001-07-18 CN CNA2004100621959A patent/CN1560999A/zh active Pending
- 2001-07-18 CN CNA2008101698068A patent/CN101394178A/zh active Pending
- 2001-07-20 US US09/910,117 patent/US6791385B2/en not_active Expired - Lifetime
- 2001-07-20 DE DE60135286T patent/DE60135286D1/de not_active Expired - Lifetime
- 2001-07-20 EP EP01250273A patent/EP1189348B1/en not_active Expired - Lifetime
- 2001-07-20 KR KR10-2001-0043661A patent/KR100465265B1/ko not_active IP Right Cessation
-
2002
- 2002-09-09 US US10/237,713 patent/US6621317B2/en not_active Expired - Lifetime
-
2003
- 2003-02-20 US US10/371,248 patent/US6888387B2/en not_active Expired - Lifetime
- 2003-02-20 US US10/370,641 patent/US6791386B2/en not_active Expired - Lifetime
-
2004
- 2004-05-21 US US10/851,891 patent/US6847243B2/en not_active Expired - Lifetime
- 2004-05-21 US US10/851,272 patent/US6900680B2/en not_active Expired - Lifetime
- 2004-05-21 US US10/851,271 patent/US6965259B2/en not_active Expired - Fee Related
- 2004-05-21 US US10/851,905 patent/US7034592B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6965259B2 (en) | 2005-11-15 |
| US20030122596A1 (en) | 2003-07-03 |
| KR20020009435A (ko) | 2002-02-01 |
| US20030128059A1 (en) | 2003-07-10 |
| US7034592B2 (en) | 2006-04-25 |
| US6621317B2 (en) | 2003-09-16 |
| EP1189348A2 (en) | 2002-03-20 |
| JP2002043904A (ja) | 2002-02-08 |
| TW571515B (en) | 2004-01-11 |
| US20040212412A1 (en) | 2004-10-28 |
| CN1181613C (zh) | 2004-12-22 |
| CN101394178A (zh) | 2009-03-25 |
| DE60135286D1 (de) | 2008-09-25 |
| US6791386B2 (en) | 2004-09-14 |
| US6791385B2 (en) | 2004-09-14 |
| CN1335677A (zh) | 2002-02-13 |
| EP1189348B1 (en) | 2008-08-13 |
| KR100465265B1 (ko) | 2005-01-13 |
| US20040217786A1 (en) | 2004-11-04 |
| US20040212411A1 (en) | 2004-10-28 |
| CN101166029A (zh) | 2008-04-23 |
| US20020021153A1 (en) | 2002-02-21 |
| US6900680B2 (en) | 2005-05-31 |
| US20040217790A1 (en) | 2004-11-04 |
| CN1560999A (zh) | 2005-01-05 |
| US20030020528A1 (en) | 2003-01-30 |
| EP1189348A3 (en) | 2006-03-15 |
| US6847243B2 (en) | 2005-01-25 |
| US6888387B2 (en) | 2005-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647364B2 (ja) | クロック制御方法及び回路 | |
| KR100436604B1 (ko) | 클럭 제어회로 및 클럭 제어방법 | |
| JP3450293B2 (ja) | クロック制御回路及びクロック制御方法 | |
| JP4562300B2 (ja) | クロック制御方法及び回路 | |
| JP3636657B2 (ja) | クロックアンドデータリカバリ回路とそのクロック制御方法 | |
| KR100405019B1 (ko) | 타이밍차 분할 회로와 신호 제어 방법 및 장치 | |
| US20050024107A1 (en) | Delay circuit and delay sysnchronization loop device | |
| JP2002014743A (ja) | クロック制御回路および方法 | |
| KR100625911B1 (ko) | 클럭 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20041118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041118 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |