CN1169622A

CN1169622A - 频率合成器

Info

Publication number: CN1169622A
Application number: CN 97102497
Authority: CN
Inventors: 田岛贤一; 伊东健治; 西村修司; 土井正幸; 饭田明夫
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-06-28
Filing date: 1997-02-24
Publication date: 1998-01-07

Abstract

本发明的目的是在各个设定参数的设定中不花费工夫而谋求低寄生杂波化,由此,防止通信品质和频率选择度的恶化。在基准振荡器1内设置分频数设定参数R的可设定的可变分频器13。在按照PLL2的输出频率fout选择DDS12的频率设定参数k以使DDS12在PLL2的输出频带内不输出预定电平以上的高寄生杂波时,调整PLL2内的可变分频器24的分频数设定参数N和基准振荡器1内的可变分频器13的分频数设定参数R双方,以满足该输出频率fout和选择的对应的频率设定参数k。

Description

频率合成器

本发明涉及具有特别是用于无线通信系统等的发送接收装置的具有直接数字合成器的频率合成器。

在图39中表示出了使用例如1981年5月公开的IEEE35th.Ann.Frequency control Symposium的论文集的P.406至P.414中所记载的A.L.Bramble “Direct Digital Freqrency Synthesis”和美国专利US4965533号等所示的直接数字合成器(Direct DigitalSynthesizer、以下称为「DDS」。)的锁相环(Phase Locked Loop、以下称为「PLL」。)构成的现有的频率合成器。

在图39中，11是基准时钟，12是DDS，1i是作为由DDS12和基准时钟11组成的第一频率合成器的基准振荡器。21是相位比较器，22是环路滤波器，23是电压控制振荡器(VCO)，24是可变分频器，2是作为由相位比较器21、环路滤波器22、电压控制振荡器23和可变分频器24组成的第二频率合成器的PLL。图中，fck是基准时钟的输出频率，fd是DDS12的输出频率，fr是相位比较器21的输入频率，fout是PLL2的输出频率。在由图39所示的现有结构的频率合成器中，PLL2动作以使由可变分频器24N分频的VCO23的输出波和具有DDS12的基准振荡器1的输出波的相位差不产生，即他们的输出波的频率相一致，并以输出频率fout输出。

图40表示图39所示的的DDS12的构成。在图40中，12a是累加器，12b是存储器，12c是D-A转换器，12d是滤波器。在该DDS12中，累加器12a把输入的L位长的频率设定数据k进行累加，变换为相位数据φ输出。正弦波的振幅数据sinφ存储在存储器12b中，因此，对相位数据φ，输出sinφ，由D-A转换器12c转换成模拟波形。以上的数字运算与基准时钟11同步实施，由滤波器12d滤除包含在D-A转换器12c的输出波中的基准时钟11成分和高次谐波成分等寄生杂波成分。

图41表示DDS12的另一个构成例。在该图41所示的DDS12中，为了避免在作为高次谐波分解能的情况下的图40所示的DDS12的存储器12b的大容量化，设置利用CORDIC算法等的sinφ运算电路12e来取代存储器12b，用数字运算求出sinφ。

图40和图41所示的DDS12的输出频率fd一般为下式：

fd＝k·fck/2^L (1)

但是，fck是基准时钟11的输出频率，L是DDS12的频率设定参数k的位数。

在图39所示的构成的PLL构成的频率合成器中，为了对作为其输出频率的PLL2的输出频率fout进行控制以使由可变分频器24所进行N分频的VCO23的输出波和具有DDS12的基准振荡器1的输出波相一致，使fout成为DDS12的输出频率fd的N倍(N·fd)。由此，在以上构成的频率合成器中，能够根据变换数设定参数N通过可变分频器24的分频数N的变更而以fd的间隔切换输出频率fout，另一方面，能够通过变更DDS12的频率设定参数k，以(N·fck/2^L)的间隔切换输出频率fout。

象从表示DDS12的输出频率fd的式(1)所看到的那样，通过由该DDS12使频率设定参数k的字长多位化，而得到不易引起其他特性恶化的高次谐波分解能。这样，当在PLL2中使用具有DDS12的基准振荡器1时，通过DDS12的频率设定参数k的切换，就能实现输出频率的细微的频率设定。

在图42中表示出使用DDS12的PLL构成的频率合成器的另一个构成例。在图42中，13是在基准振荡器1j内的设在DDS12的后段中的分频数R固定的可变分频器，其他的结构与图39所示的相同，使用相同标号而省略说明。

在该图42所示的构成的频率合成器中，PLL2动作以使由可变分频器24进行N分频的VCO23的输出频率fout与作为由可变分频器13’进行R分频的DDS12的输出频率fd的fr相一致。在一般以低价格销售的PLL合成器用IC中，大多在可变分频器13’设在这样的基准振荡器1i内的情况下，适用于这种IC。

在图43中，表示出使用DDS12的PLL构成的频率合成器的另一个构成例(参照日本专利公开公报平5-67969、日本专利申请公报平6-235379等)。在图43中，14是本机振荡器，15是混频器，16是带通滤波器(BPF)，17是放大器(AMP)，是新设在基准振荡器1k内的DDS12的后段的。其他的结构与图39所示的相同，使用相同标号而省略说明。

在该图43所示的构成的频率合成器中，PLL2动作以使由可变分频器24进行N分频的VCO23的输出频率fout与由混频器15把DDS12的输出频率fd频率变换为高频的fr相一致。由此，在设有这样的混频器15的结构中，与图39所示的构成相比较，具有DDS12的输出频率fd可以是低频的特长，就能进行DDS12的低耗电动作。

因此，在上述的图39～图43所示的现有的频率合成器中，具有下述优点：由于使用DDS12作为基准振荡器，以由DDS12变更频率合成器的输出频率，就不会使频率合成器的载波附近的相位噪声和频率的切换时间等的特性恶化，就能容易地得到窄信道的频率间隔。

但是，却会存在以下问题：由于DDS12通过数字运算生成正弦波而输出，因而存在由该输出频率引起量子化误差等并发生在通信中产生不良影响的预定电平以上的高电平的寄生杂波(以下称为「高寄生杂波」)的情况。在此情况下，当高寄生杂波产生在PLL2中的输出频带内时，就不能在PLL2内除去高寄生杂波，在PLL2输出的载波中输出高寄生杂波，而使通信品质和频率选择度恶化。

下面参照附图而通过等式对此问题进行详细说明。

在图44中表示出DDS12的输出频谱的一例。在图44中，横轴表示来自作为PLL2的输出波的载波的失调频率(MHz)，纵轴表示振幅(dBc)，在DDS12的输出波附近存在许多寄生杂波。由此，在该寄生杂波存在于频率合成器的载波附近时，该寄生杂波在图39所示的PLL2的通过频带内只放大20LOG₁₀N(dB)。这样，在图39中，当DDS12的寄生杂波电平为SPdds(dBc)，合成器输出的寄生杂波电平为SPout(dBc)时，他们的关系由式(2)给出：SPout＝20·LOG₁₀(fout/fr)+Spdds

＝20·LOG₁₀(N)+Spdds …(2)

其中，fr是作为给PLL2的输入频率的相位比较频率，N是PLL2的可变分频器24分频数。

因此，考虑到：一般包含在DDS12的输出频率中的寄生杂波为由DDS12的输出频率fd的m次高次谐波数m·fd和DDS12的基准时钟11的输出频率fck的n次高次谐波数n·fck的混合而产生的。由此，当寄生杂波的频率为fdds(Hz)时，fdds由下式(3)给出，在此情况下的次数m为寄生杂波的次数m。fdds＝|m·fd-n·fck|

＝|m·(k·fck)/2^L-n·fck|

＝|m·k/2^L-n|·fck …(3)

因此，由于在这种构成的合成器中，当寄生杂波电平的高的低次寄生杂波频率fdds存在于DDS12的输出频率fd附近，即成为fdds≈fd，高寄生杂波频率在PLL2的输出载波的频率附近时，PLL2使用该频率fd附近区域作为基准频率而进行倍增等，因而，如图45(a)和(b)所示的那样，就不能由滤波器和PLL2抑制DDS12的寄生杂波，而输出高电平的高寄生杂波，由于高寄生杂波的输出使通信品质和频率选择度恶化。

在图46中表示出对应于DDS12的输出频率fd的高项谐波的次数m的SPdds的一例。在图46中，横轴表示其高次谐波的m，纵轴表示包含在DDS12的输出波中的寄生杂波电平SPdds，在构成DDS12的D-A转换器52(参照图44和图45)的非线性和过渡响应等主要因素是：在占支配地位的较低次的区域中，寄生杂波电平SPdds是高电平。因此，当PLL2的输出频带内产生为该高电平的低次次数m的寄生杂波时，就会输出非常高的寄生杂波，而使通信品质和频率选择度恶化。

因此，为了在PLL2的输出中不包含有高寄生杂波，就需要根据从PLL2输出的输出频率fout，相对于基准振荡器1i等和PLL2来设定分频数设定参数和频率设定参数等各个设定参数。

但是，在上述的现有频率合成器中，如图39和图42、图43所示的那样，由于把设定参数设计为双谐振型，即在基准振荡器和PLL 2中分别设定一个设定参数，当决定一方的设定参数以输出作为目标的输出频率fout时，必然要决定另一方的设定参数，而一般在这样构成的频率合成器中，是由基准振荡器1i等的DDS12进行频率的设定，另一方面，由PLL2进行频率变换的粗调整，由于给PLL2设定的分频数设定参数与给基准振荡器设定的设定参数相比较，取非常粗的值，因而，PLL2决定两个设定参数以输出不包含高寄生杂波的作为目标的输出频率fout，而存在非常费事及花费时间这样的问题。

为了解决上述问题，本发明提供一种频率合成器，通过在各个设定参数的设定中不费事及谋求低寄生杂波化，就能防止通信品质和频率选择度的恶化。

为了解决上述问题，在本发明中，包括：第一频率合成器，具有与基准时钟同步并以根据频率设定参数的频率输出的直接数字合成器；频率变换器，根据变换数设定参数变换上述直接数字合成器的输出频率并输出；第二频率合成器，根据变换数设定参数变换上述频率变换器的输出频率并输出，可以根据上述第二频率合成器的输出频率设定上述直接数字合成器的频率设定参数、上述频率变换器的变换数设定参数和上述第二频率合成器的变换数设定参数。

在本发明中，包括：输入装置，输入对应于应从第二频率合成器输出的输出频率的数据；第一变换数设定参数运算装置，根据上述输入装置输入的上述数据而求出上述第二频率合成器的变换数设定参数；第二变换数设定参数运算装置，根据上述输入装置输入的上述数据和上述第一变换数设定参数运算装置求出的变换数设定参数而求出上述频率变换器的变换数设定参数；频率设定参数运算装置，根据上述输入装置输入的上述数据、上述第一变换数设定参数运算装置求出的变换数设定参数和上述第二变换数设定参数运算装置求出的变换数设定参数而求出上述直接数字合成器的变换数设定参数；参数设定装置，把上述第一变换数设定参数运算装置求出的变换数设定参数、上述第二变换数设定参数运算装置求出的变换数设定参数和上述频率设定参数运算装置求出的频率设定参数分别设定到上述第二频率合成器、上述频率变换器和上述直接数字合成器中。

在本发明中，进一步包括：参数判定装置，在频率设定参数运算装置求出频率设定参数时，判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波；参数变更装置，当由上述参数判定装置判定为频率设定参数输出了上述寄生杂波时，变更变换数设定参数和频率设定参数并输出给参数设定装置，以使上述寄生杂波不会包含在第二频率合成器的输出频带内。

在本发明中，进一步包括存储装置，预先存储下述判定信息：是否从第二频率合成器输出了预定电平以上的寄生杂波，其对于每个应设定在直接数字合成器中的频率设定参数出现在直接数字合成器的输出中，当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，从上述存储装置读出对应于上述频率设定参数的上述判定信息，并根据该判定信息进行判定。

在本发明中，进一步包括存储装置，预先存储下述判定信息：是否从第二频率合成器输出了预定电平以上的寄生杂波，其把直接数字合成器的频率设定参数作为地址，根据在其各个地址表示的各个数据存储区域中作为各个地址的上述频率设定参数，出现在直接数字合成器的输出中，当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，把上述频率设定参数作为地址而对上述存储装置进行存取，并读出上述判定信息，根据该判定信息进行判定。

在本发明中，进一步包括存储装置，预先存储下述判定信息：是否从第二频率合成器输出了预定电平以上的寄生杂波，其把直接数字合成器的频率设定参数的上位预定位作为地址，根据在其各个地址表示的各个数据存储区域中使各个地址作为上位预定位的上述频率设定参数，出现在直接数字合成器的输出中，当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，把上述频率设定参数的上位预定位作为地址而对上述存储装置进行存取，并读出上述判定信息，根据该判定信息进行判定。

在本发明中，进一步包括存储装置，预先存储在直接数字合成器在第二频率合成器的输出频带内输出预定电平以上的寄生时的相应直接数字合成器的频率设定参数的范围，当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，从上述存储装置读出上述频率设定参数的范围，通过频率设定参数是否属于该读出的频率设定参数的范围，来进行判定。

在本发明中，进一步包括存储装置，预先存储直接数字合成器在第二频率合成器的输出频带内输出的预定电平以上的寄生杂波的次数，当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，从上述存储装置读出上述寄生杂波的次数，根据该读出的上述寄生杂波的次数和上述频率设定参数而求出包含在上述直接数字合成器的输出中的预定电平以上的寄生杂波频率，通过是否从第二频率合成器输出了该求出的预定电平以上的寄生杂波频率，来进行判定。

在本发明中，参数判定装置判定：在直接数字合成器的输出频率的变化幅度较窄，出现预定电平以上的寄生杂波的上述直接数字合成器的频率设定参数的范围大致为预定周期，并且出现在直接数字合成器的输出中的预定电平以上的寄生杂波次数被限定于特定次数的情况下，频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，在此情况下，根据上述特定的次数求出上述频率设定参数的范围的预定周期，通过上述频率设定参数是否属于每个该求出的规定周期的上述频率设定参数的范围，来进行判定。

在本发明中，进一步包括：参数调整装置，调整相应的直接数字合成器的频率设定参数以使直接数字合成器的输出频率进行扫描；存储装置，预先存储出现在直接数字合成器的输出中的预定电平以上的寄生杂波的次数，当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，通过上述参数调整装置的调整求出出现在上述直接数字合成器的输出中的预定电平以上的寄生杂波次数的范围，同时，从上述存储装置读出上述寄生杂波的次数，通过该读出的寄生杂波的次数是否属于上述次数的范围，来进行判定。

在本发明中，在参数变更装置变更变换数设定参数和频率设定参数以使预定电平以上的寄生杂波不会包含在第二频率合成器的输出频带内时，使第二频率合成器的变换数设定参数和频率变换器的变换数设定参数中的至少一方只预定量增减，同时，根据使该至少一方增减的变换数设定参数来变更直接数字合成器的频率设定参数。

在本发明中，进一步包括存储装置，预先存储第二频率合成器的变换数设定参数和频率变换器的变换数设定参数中的至少一方的增减量，其对应于第二频率合成器的变换数设定参数、频率变换器的变换数设定参数和上述直接数字合成器的频率设定参数，各个频率设定参数在第二频率合成器的输出频带内不会从直接数字合成器输出预定电平以上的寄生杂波，在参数变更装置变更上述变换数设定参数和频率设定参数以使预定电平以上的寄生杂波不会包含在第二频率合成器的输出频带内时，从上述存储装置读出对应于上述第二频率合成器的变换数设定参数、上述频率变换器的变换数设定参数和上述直接数字合成器的频率设定参数的上述增减量，根据该增减量使上述变换数设定参数中的至少一方进行增减，同时，根据该使该至少一方进行增减的变换数设定参数来变更直接数字合成器的频率设定参数。

在本发明中，包括：第一频率合成器，具有与基准时钟同步并以根据频率设定参数的频率进行输出的直接数字合成器；频率变换器，根据变换数设定参数变换上述直接数字合成器的输出频率并输出；第二频率合成器，根据变换数设定参数变换上述频率变换器的输出频率并输出；输入装置，输入与应从上述第二频率合成器输出的输出频率对应的数据作为地址；存储装置，把对应于应从上述第二频率合成器输出的输出频率的数据作为地址，使在该各个地址表示的各个数据存储区域中出现在直接数字合成器的输出中的预定电平以上的寄生杂波不包括在上述第二频率合成器的输出频带内，预先存储上述第二频率合成器以上述输出频率输出的上述直接数字合成器的频率设定参数、上述频率变换器的变换数设定参数和上述第二频率合成器的变换数设定参数，在由上述输入装置输入了上述地址的情况下，把对应于该地址的上述直接数字合成器的频率设定参数、上述频率变换器的变换数设定参数和上述上述第二频率合成器的变换数设定参数分别输出给上述直接数字合成器、上述频率变换器和上述第二频率合成器。

在本发明中，第一频率合成器具有可变分频器，作为频率变换器，根据变换数设定参数对直接数字合成器的输出频率进行分频。

在本发明中，第二频率合成器是锁相环，在根据变换数设定参数变换上述第一频率合成器的输出频率并作为与应从第二频率合成器输出的输出频率对应的数据进行输出时，根据上述变换数设定参数输出该输出频率以使可变分频器分频的频率与上述第一频率合成器的输出频率相一致。

图1是表示实施例1的构成的构成图；

图2是表示实施例2的构成的构成图；

图3是表示实施例2的参数运算处理部3的构成的构成图；

图4是表示存储在实施例2的存储器32中的判定标志表T的内容的图；

图5是表示实施例2的频率合成器的动作的流程图；

图6是表示图5的步骤80中所示的参数k、R、N的变更处理的流程图；

图7是适用于在基准振荡器内具有多台可变分频器的频率合成器的实施例2的构成图；

图8是表示实施例3的参数运算处理部3的构成的构成图；

图9是表示实施例3的存储器32的内容的图；

图10是表示实施例4的参数运算处理部3的构成的图；

图11是表示实施例4的存储器32的存储内容的图；

图12是表示实施例5的参数运算处理部3的构成的图；

图13是表示实施例5的存储器32的存储内容的图；

图14是表示判定标志输出部35中的判定标志输出之前的处理程序的流程图；

图15是表示实施例6的参数运算处理部3的构成的图；

图16是表示实施例6的存储器32的存储内容的图；

图17是表示实施例6的判定标志输出部35中的判定标志输出之前的处理程序的流程图；

图18是表示实施例7的参数运算处理部3的构成的图；

图19(a)、(b)分别是表示频率设定参数k中的特定频率设定参数ks的出现方的图；

图20是表示实施例7的判定标志输出部35中的判定标志输出之前的处理程序的流程图；

图21是表示实施例8的频率合成器的构成的图；

图22是表示实施例8的参数运算处理部3的构成的图；

图23是表示实施例8的存储器32的存储内容的图；

图24是表示实施例8的判定标志输出部35中的判定标志输出之前的处理程序的流程图；

图25是表示实施例9的参数运算处理部3的构成的图；

图26是表示实施例9的存储器32的存储内容的图；

图27是表示参数运算设定部31中的参数再运算处理的流程图；

图28是表示实施例10的构成的图；

图29是表示实施例10的存储器7的存储内容的图；

图30是表示实施例10的动作的流程图；

图31是表示实施例11的构成的图；

图32是表示实施例11的另一种构成的图；

图33是表示实施例12的构成的图；

图34是表示实施例12的另一种构成的图；

图35是表示实施例13的构成的图；

图36是表示实施例13的另一种构成的图；

图37是表示实施例14的构成的图；

图38是表示实施例14的另一种构成的图；

图39是表示现有频率合成器的构成图；

图40是表示现有的DDS的构成图；

图41是表示现有的DDS另一种构成图；

图42是表示现有频率合成器的另一种构成图；

图43是表示现有频率合成器的另一种构成图；

图44是表示DDS的输出频谱的图；

图45(a)、(b)分别是不能抑制的DDS的寄生杂波频谱的说明图；

图46是表示对应于DDS的输出频率fd的高次谐波的次数m的寄生杂波电平SPdds的图。

实施例1

下面参照附图来说明本发明的频率合成器的实施例1。

图1是表示实施例1的频率合成器的构成。在该图1中，与图42等所示的现有技术相同的部分使用相同的标号来进行说明。

在图1中，该实施例1的频率合成器由作为第一频率合成器的基准振荡器1和作为第二频率合成器的PLL2组成，基准振荡器1具有输出频率fck的时钟信号的基准时钟11、输出与该时钟信号同步并对应于频率设定参数k的频率fd的DDS12、以作为分频数的变换数设定参数(以下称为「分频数设定参数」)R对DDS12的输出频率fd进行分频的可变分频器13，而PLL2具有相位比较器21、环路滤波器22、电压控制振荡器(VCO)23、以分频数设定参数N对电压控制振荡器(VCO)23的输出频率fout进行分频的可变分频器24。

该实施例1的频率合成器，其特征在于，可以通过来自外部的设定来设定基准振荡器1内的DDS12的频率设定参数k，同时，可以同样地设定PLL2内的可变分频器24的分频数设定参数N，而且，可以同样设定基准振荡器1内的可变分频器13的分频数设定参数R，这三个设定参数为可以根据PLL2的输出频率fout设定的三谐振型。在图1中，L是DDS12的频率设定参数k的位数，fr是可变分频器13的输出频率也是PLL2的输入频率。

其中，由于DDS12的输出频率fd是式(1)所示的那样，则由下式(4)给出图1所示的的实施例1的频率合成器的输出频率fout：

fout＝fd·N/R

＝N·k·fck/(R·2^L) …(4)

即，频率合成器的输出频率fout，按该式(4)所示的那样，由三个频率设定参数k、R、N的值决定。参数k、R、N由于各自具有设定的自由度而不是一义地决定的。

接着，说明该实施例1的频率合成器的动作，在根据从PLL2输出的输出频率fout而把设定参数设定到基准振荡器1和PLL2中时，根据PLL2的输出频率fout在PLL2的输出频带内适当地选择频率设定参数k以使DDS12不输出预定电平以上的高寄生杂波，但是，由于可以设定DDS12的频率设定参数k、可变分频器24的分频数设定参数N、可变分频器13的分频数设定参数R的三个参数，而调整分频数设定参数N和分频数设定参数R两者，以使应从PLL2输出的输出频率fout和选择的频率设定参数k满足式(4)。

这样，按照该实施例1的频率合成器，当根据PLL2的输出频率fout在PLL2的输出频带内适当地选择频率设定参数k以使DDS12不输出预定电平以上的高寄生杂波时，由于能够调整分频数设定参数N和分频数设定参数R两者，就能展宽谋求低寄生杂波时的频率设定参数k的选择范围，同时，虽然可变分频器的台数增加了，但由于作为各个可变分频器13、24的分频数设定参数的分频数R、N的范围不需要那么大，而能够进行低成本的零件选择，就能在作为整体的低成本下提高频率参数的设定自由度。

在该实施例1的说明中，虽然说明了在基准振荡器1中设置一台可以根据PLL2的输出频率fout来设定分频数设定参数R的可变分频器13，但是，在本发明中，可以在基准振荡器1内设置两台以上这样的可变分频器，可以在PLL2内设置一台或多台，在基准振荡器1和PLL2之外，也可以设置一台或多台，主要的是，能根据输出频率fout而设定的频率合成器内的设定参数的数量如果是三个以上也可以。

实施例2

在该实施例2的频率合成器中，容易并自动地进行最佳的设定参数k、R、N的设定以不输出实施例1中的高寄生杂波。

图2是表示该实施例2的频率合成器的构成。在该图2中，与图1相同的部分使用相同的标号来进行说明。

在图2中，该实施例2的频率合成器，其特征在于，包括：由基准时钟11、DDS12和可变分频器24所构成的基准振荡器1和由相位比较器21、环路滤波器22、电压控制振荡器(VCO)23和可变分频器24所构成的PLL2，同时还包括参数运算处理部3、输入装置4。

输入装置4由开关、数字键、键盘等组成，其中构成为：向参数运算处理部3输入分别对应于PLL2的输出频率fout、可变分频器13的输入频率fr和DDS12的输出频率fd的输出频率数据Dout、Dr、Dd。

参数运算处理部3，其结构由下述的图2进行说明，若说明其功能，当从输入装置4输入各个输出频率数据Dout、Dr、Dd时，就不会从PLL2输出出现在DDS12的输出中的预定电平以上的寄生杂波，并且，为了从PLL2输出对应于输入的Dout的输出频率fout，求出作为可变分频器24的分频数N的分频数设定参数N、作为可变分频器13的分频数R的分频数设定参数R和DDS12的频率设定参数k，把该求出的各个设定参数k、R、N分别设定到可变分频器24、可变分频器13和DDS12中。在图1中，fck是基准时钟11的输出频率，fr是可变分频器13的输出频率也是PLL2的输入频率，L是DDS12的频率设定参数k的位数。

图3表示该实施例2的参数运算处理部3的构成。在该图中，311是第一变换数设定参数运算装置，312是第二变换数设定参数运算装置，313是频率设定参数运算装置，314是参数判定装置，315是参数变更装置，316是参数设定装置，31是由这些装置311～316组成的参数运算设定部。而且，32是存储后述的判定标志表T的存储器，33是从把对应于被指定的频率设定参数k的判定标志存储到存储器32中的判定标志表T中读出的判定标志读出部。

图4表示存储在存储器32中的判定标志表T的内容。在该图中，在该判定标志表T中预先存储对于每个0～2^L-1的DDS12的频率设定参数k以0或1表示各个频率设定参数k是否对应于寄生杂波电平高的特定频率设定参数ks的判定标志h。L是DDS12的频率设定参数k的位数。

其中，该判定标志h取下式(5)的值：

h＝1(k≠ks)

h＝0(k＝ks) …(5)

成为高寄生杂波的特定频率设定参数ks有s＝1、…、p的p个。

下面参照附图来说明以上构成的实施例2的频率合成器的动作。

图5表示该实施例2的频率合成器的动作。

首先，在该实施例2的频率合成器中，输入装置4分别把与应从PLL2输出的输出频率fout对应的数据Dout、与可变分频器13的输出频率fr对应的任意的Dr和与DDS12的输出频率fd所对应的任意Dd输入到参数运算设定部31中(步骤S10)。

这样，在参数运算设定部31中，第一变换数设定参数运算装置311、第二变换数设定参数运算装置312、频率设定参数运算装置313接受输入装置4输入的这些数据Dout、Dr、Dd，由可变分频器24进行逆运算而求出可变分频器24的分频数N、可变分频器13的分频数R和DDS12的频率设定参数k，以该顺序即从PLL2输出与数据Dout对应的输出频率fout(步骤S20～50)。

具体地说，首先，第一变换数设定参数运算装置311以例如下式(6)求出设定可变分频器24的分频数N的分频数设定参数N(步骤S20)：

N＝int[Dout/Dr〕或N＝round[Dout/Dr] (6)

其中round[ ]是把[ ]内的小数点以下的值四舍五入的函数，int[ ]是把[ ]内的小数点以下的值舍去的函数。之所以使用这些函数，是因为在此实施例2的频率合成器中各个设定参数k、R、N只能取整数值，不言而喻，可以用其他的函数来代替，而且，如果各个设定参数k、R、N取整数值以外的的值，可以是取整数值以外的函数。

接着，第二变换数设定参数运算装置312使用该分频数N和输入数据Dr，在对应于数据Dout的输出频率fout和分频数N的情况下，由下式(7)求出与应从可变分频器13输出的输出频率对应的Dr’(步骤S30)：

Dr’＝Dout/N …(7)

其中，由于应设定到可变分频器13中的分频数设定参数R也取整数值，第二变换数设定参数运算装置312由下式(8)从Dr’和Dd求出可变分频器13的分频数设定参数R(步骤S40)：

R＝int[Dr’/Dd]或R＝round[Dr’/Dd] …(8)

最后，频率设定参数运算装置313求出应设定到DDS12中的频率设定参数k，但由于该k也取整数值，则根据式(4)以下式(9)从Dout、R和N求出DDS12的频率设定参数k，并输出给参数判定装置314(步骤S50)：

k＝int[(Dout·R·2^L)/(Dck·N)]或者

k＝round[(Dout·R·2^L)/(Dck·N)] …(9)

其中，L是给DDS12设定的频率设定参数k的位数，Dck是相当于DDS12的时钟频率fck的数据。L和Dck可以作为数据预先存储在参数运算处理部3内，也可以从外部输入。

当参数判定装置314从频率设定参数运算装置313接受到频率设定参数k时，把该频率设定参数k送给判定标志读出部33，在判定标志读出部33中，从图3所示的存储器32的判定标志表T读出对应于该频率设定参数k的判定标志h，根据该判定标志h来判定频率设定参数k是否不对应于寄生杂波高的特定频率设定参数ks，即是否是k≠ks(步骤S60)。

其结果，当读出的判定标志h是1，k≠ks，即判定为频率设定参数k不对应于寄生杂波高的特定频率设定参数ks时(步骤S60“YES”)，参数判定装置314把该判定结果输出给参数变更装置315。这样一来，参数变更装置315不对由运算求出的各个设定参数k、R、N进行变更而送给参数设定装置316，参数设定装置316分别把该求出的设定参数k、R、N原样输出给DDS12、可变分频器13和可变分频器24来进行设定(步骤S70)。

与此相反，当读出的判定标志h是0，k＝ks，即判定为频率设定参数k对应于寄生杂波高的特定频率设定参数ks时(步骤S60“NO”)，参数判定装置314把该判定结果输出给参数变更装置315。这样一来，参数变更装置315在变为k≠ks之前(步骤S60“YES”)，反复进行下图6详细描述的设定参数k、R、N的变更处理(步骤S80)，直到变为k≠ks为止(步骤S60“YES”)，其各个设定参数k、R、N才被送给参数设定装置316，参数设定装置316分别把该各个设定参数k、R、N输出给DDS12、可变分频器13和可变分频器24来进行设定(步骤S70)。

下面详细说明图5的步骤S80所示的参数变更装置315中的各个设定参数k、R、N的变更处理。

在图6表示图5的步骤S80所示的设定参数k、R、N的变更处理。

在该变更处理中，参数变更装置315由下式(10)修正在上述步骤10的处理中输入的与应从PLL2输出的输出频率对应的数据Dout和在步骤20～50的处理中求出的各个设定参数k、R、N中的R和N(步骤S810，S820)：

N＝N+α

R＝R+β …(10)

其中，α是N的增量，β是R的增量，α和β预先存储在参数运算处理部3内。虽然在该实施例2中，是变更了R和N两者，但是，也可以仅通过增减N或R一方来进行变更。

把上述那样变更的新的R和N代入式(9)而求出新的设定参数k(步骤S830)。

如果把这样的设定参数k、R、N进行再运算而变更其值，返回到图5的步骤S60的处理，进行设定参数k的再判定，在变为k≠ks之前，一边使参数N、R只增加α、β，一边重复进行设定参数k、R、N的再运算。

这样，根据该实施例2的频率合成器，如果由输入装置4把对应于应从PLL2输出的输出频率fout的数据Dout等输入到参数运算处理部3中，参数运算处理部3自动地运算设定参数k、R、N，并设定到可变分频器24、13和DDS12中，因此，对应于应从PLL2输出的输出频率fout的设定参数k、R、N的设定作业变得容易了。

在该实施例2的频率合成器中，当运算设定参数k、R、N时，同预先存储了设定参数k的值的寄生杂波电平高的ks进行比较，在变为k≠ks之前反复进行，并对设定参数k、R、N进行再运算，以输出满足k≠ks的设定参数k、R、N，由此，就能自动地避开寄生杂波电平高的ks的使用，而使出现在DDS12的输出中的高寄生杂波远离到PLL2的输出频带外。由此，由于不会从PLL2输出高寄生杂波，就能谋求低成本化。

在该实施例2的频率合成器中，由于在存储器32中预先存储了设定参数k是否对应于寄生杂波电平高的ks的判定结果，与通过计算来判定设定参数k是否对应于ks的情况相比较，就能谋求缩短k的判定中所需要的时间，即在各个设定参数的变更中所需要的时间，而具有提高频率切换速度的效果。

虽然在上述的实施例2的频率合成器中，以输入装置4输入上述三个各输出频率数据Dout、Dr、Dd的情况为例进行了说明，但是，在本发明中，如果输入装置4最少输入表示应从PLL2输出的输出频率fout的输出频率数据Dout就足够了，那么就不需要输入其他的输出频率数据Dr、Dd。即，虽然需要对应于应从PLL2输出的输出频率fout的输出频率数据Dout从外部输入而进行指示，但是，由于Dr和Dd可以是任意值，参数运算设定部31可以预先设定或存储固定值等作为初始值。

虽然在上述的实施例2的频率合成器中，说明的是把设定参数k是否对应于寄生杂波电平高的ks的判定结果作为判定标志表T预先存储到存储器32中，但是，在本发明中，可以不必设置这样的存储判定标志表T的存储器32，而通过运算式等判定该频率设定参数k是否在PLL2的输出频带内从DDS12输出了预定电平以上的寄生杂波。

虽然在上述的实施例2的频率合成器中，以在基准振荡器1中具有一台可变分频器13的情况为例进行了说明，但是，即使在基准振荡器1内外具有多台可变分频器13，该实施例2也能适用。

图7表示适用于在基准振荡器1内具有多台可变分频器的频率合成器的实施例2的频率合成器的构成。在该图所示的频率合成器中，基准振荡器1a具有N台可变分频器13r1～13rn，输入装置4a，除了数据Dout、Dd之外，还把对应于各个可变分频器13r1～13rn的输出频率的数据Dr1～Drn输入到参数运算处理部3a中。

为此，当参数运算处理部3a在从输入装置4a输入数据Dout、Dd的同时输入对应于各个可变分频器13r1～13rn的输出频率的数据Dr1～Drn时，在PLL2的可变分频器24之后，以可变分频器13rn、可变分频器13rn-1、…、可变分频器13r2、可变分频器13r1的顺序求出频率设定参数，最后，求出DDS12的频率设定参数。这样一来，与上述图1所示的构成的情况相同，可以把各个设定参数输出到PLL2的可变分频器24和基准振荡器1a内的多台可变分频器13r1～13rn、以及DDS12中。

在上述的实施例2的频率合成器中，虽然未对由构成参数运算处理部3的第一变换数设定参数运算装置311、第二变换数设定参数运算装置312、频率设定参数运算装置313、参数判定装置314、参数变更装置315、参数设定装置316所组成的参数运算设定部31和判定标志读出部33的构成进行具体的描述，但是，也可以由逻辑电路形成的硬件实现，或者通过以由DSP和CPU等产生的软件为基础的处理来实现，只要能实现上述功能就行。

实施例3

该实施例3的频率合成器，与上述实施例2相同，再运算或变更设定参数k、R、N以避开寄生杂波电平变高的特定频率设定参数ks，但是，参数运算处理部的构成与上述实施例2不同，改变存储器中的判定标志h的存储方法而不需要参数运算处理部3内的判定标志读出部33的构成。

由此，在该实施例3的频率合成器中，由于除了参数运算处理部的构成和存储器中的判定标志h的存储方法之外，与上述实施例2相同，因而，使用上述实施例2的构成图和流程图来进行说明。

图8表示该实施例3的参数运算处理部3a的构成。在图中，31是与实施例2同样的参数运算设定部，32a是由下述图9所示的方法存储判定标志h的存储器。

图9表示该实施例3的存储器32a的内容。如图所示的那样，在该存储器32a中，DDS 12的L位的频率设定参数k作为地址，预先存储着判定标志h，该判定标志h用以根据在该各个地址表示的数据存储区域中，作为各个地址的上述频率设定参数k，判定DDS12的输出是否包含高寄生杂波。

具体地说，DDS12的频率设定参数k，表示为00000、00001、…、01010、…、2^L-1以作为存储器32a的5位的地址，在该地址表示的存储区域中，存储着以0或1代表的判定标志h。L是给DDS12输出的频率设定参数k的位数。

下面说明该实施例3的频率合成器的动作。

首先，在该实施例3中，与上述实施例2相同，当输入装置4输入应从PLL2输出的输出频率fout所对应的数据Dout时，参数运算设定部31通过图5的步骤10到50的处理求出各设定参数k、R、N，在步骤60的处理中，判定该求出的设定参数k是否对应于寄生杂波电平高的特定频率设定参数ks，由此，输出该设定参数k。

这样一来，在该实施例3中，由于该设定参数k作为地址输入到存储器32a中，存储器32a向参数运算设定部31输出存储在该地址中的设定参数k所对应的判定标志h，参数运算设定部31根据该判定标志h与上述实施例2相同地进行判定。

具体地说，在由运算求出的DDS12的频率设定参数k为例如k＝01011的情况下，由于在存储器32a的地址编号01011进行存取，则如图9所示的那样，读出存储在地址编号01011中的0的判定标志h。

由此，在此情况下，由于表示出了由0的判定标志h所求出的设定参数k对应于寄生杂波高的特定频率设定参数ks，而在图5的步骤S60中判定为NO，转换到步骤S80的处理中，进行图6所示的步骤S80的处理，进行各个设定参数k、R、N的再运算。

这样，根据该实施例3的频率合成器，与实施例2相同，如果从外部把输出频率fout等输入到参数运算处理部3a中，参数运算处理部3a自动地求出各个设定参数k、R、N并设定给DDS12和可变分频器24、13，因此，在设定参数k、R、N的设定中就不花费工夫，同时，在求出各个设定参数k、R、N时，判定设定参数k是否同寄生杂波电平高的特定频率设定参数ks相一致，而能够事先避开输出特定频率设定参数ks，因此就能谋求频率合成器的低寄生杂波化。

在该实施例3的频率合成器中，由于DDS12的频率设定参数k作为地址在该各个地址表示的数据存储区域中存储了用以判定频率设定参数k是否对应于特定频率设定参数ks的判定标志h，则在求出各个设定参数k、R、N时，就能把该设定参数k作为地址而读出其判定标志h，同上述实施例2的情况相比较，就不需要判定标志读出部33的构成，则构成变得简单，同时，还能缩短在设定参数k的判定中所需要的时间。其结果，根据该实施例3，与实施例2的情况相比，就能谋求缩短各个设定参数的变更中所需要的时间，而能够加快频率合成器的频率切换速度。

在该实施例3的频率合成器中，虽然说明的是把频率设定参数k的全部0～2^L-1的判定标志h登录到存储器32a中，但是，在本发明中，例如可以仅限于实际使用的范围来登录频率设定参数k。由此就能防止存储器32a的容量的增大。

在该实施例3的频率合成器中，虽然未对参数运算设定部31的构成进行具体描述，但是，与上述实施例2的情况相同，可以是由逻辑电路形成的硬件，也可以是由DSP和CPU等产生的软件为基础的处理，只要能实现上述功能就行。该方案对以下说明的实施例也是相同的。

实施例4

该实施例4的频率合成器是改进的方案，以便不增加上述实施例3的存储器32a的容量。即，在DDS12的频率设定参数k的位长L为例如32位的情况下，在实施例3中，由于把该频率设定参数k作为存储器32a的地址，则在存储器32a中需要约4.3G的位的容量，这是不现实的，因此，在该实施例4中，具有把存储器的地址进行跳选的结构。

由此，该实施例4的频率合成器，仅参数运算处理部的构成与上述实施例2不同，主要说明参数运算处理部的构成和动作。

图10表示该实施例4的参数运算处理部3b的构成。在图中，31是与上述实施例1相同的参数运算设定部，32b是如下图11所示的那样与实施例3相比大幅度削减了存储容量而存储着判定标志h的存储器，34是下位切断部，切断从参数运算设定部31输出的DDS12的频率设定参数k的下位并输出给存储器32b。

图11表示实施例4的存储器32b的存储内容。在该存储器32b中，如图所示的那样，在用5位代表DDS12的频率设定参数k的情况下，将其上4位作为存储器的地址h，在该各个地址表示的数据存储区域中，预先存储着用以根据把各个地址作为上4位的频率设定参数k，判别DDS12的输出是否包含了高寄生杂波的判定标志h。其中，由于在设定参数k的5位中，把上4位作为地址来使用，而仅切断最下位，则存储器32b的容量为上述实施例3情况下的1/2。

下面说明该实施例4的频率合成器的动作。

首先，在该实施例4的频率合成器中，与上述实施例3相同，当输入装置4把应从PLL2输出的输出频率fout所对应的数据Dout输入到参数运算处理部3b时，参数运算处理部3的参数运算设定部31通过图5的步骤10到50的处理求出各个设定参数k、R、N，在步骤60的处理中，判定设定参数k是否对应于寄生杂波电平高的特定频率设定参数ks，由此，把该设定参数k输出给下位切断部34。

当下位切断部34输入设定参数k时，切断设定参数k的不足上4位的下位而输出给存储器32b。由于存储器32b把设定参数k的上4位作为地址而输入，则把与设定参数k的上4位所对应的判定标志h输出给参数运算设定部31，参数运算设定部31根据该判定标志h来判定设定参数k是否对应于寄生杂波电平高的特定频率设定参数ks。

具体地说，在由运算求出的DDS12的频率设定参数k为例如k＝10110或10111的情况下，由于其上4位是1011，则如图11所示的那样，输出存储在存储器32b的地址编号1011中的0的判定标志h。由此，在此情况下，由于参数运算设定部31表示出了由0的判定标志h所求出的设定参数k对应于寄生杂波高的特定频率设定参数ks，而在图5的步骤S60中判定为NO，转换到步骤S80的处理中，进行图6所示的步骤S80的处理，进行各个设定参数k、R、N的再运算。

这样，根据该实施例4的频率合成器，与实施例2相同，如果把与应从PLL2输出的输出频率fout对应的数据Dout等输入到参数运算处理部3b中，参数运算处理部3b自动地求出各个设定参数k、R、N并进行设定，因此，在设定参数k、R、N的设定中就不花费工夫，同时，在求出各个设定参数k、R、N时，判定设定参数k是否同寄生杂波电平高的特定频率设定参数ks相一致，而能够事先避开输出特定频率设定参数ks，因此就能谋求频率合成器的低寄生杂波化。

在该实施例4的频率合成器中，由于将DDS12的频率设定参数k的上预定位作为地址并存储了判定标志h，该判定标志h代表在该各个地址表示的数据存储区域中把其地址作为上预定位的频率设定参数k是否对应于特定频率设定参数ks，就能与上述实施例3相同，能缩短在k的判定中所需要的时间，同时，与实施例3的情况相比，还能削减存储器32b的容量。如进行具体的说明，当频率设定参数k为例如32位的高分解能时，虽然存储器32b的容量为约4.3G位，但是，当把其跳选到例如16位的1/2时，用约66k位就够用的了。其结果，通过削减存储器的容量，就能使用低成本的存储器，由此，就能谋求降低制造成本。

实施例5

该实施例5的频率合成器，与上述实施例4相同，构成为与上述实施例3相比削减了用于设定参数k的判定的存储器容量，但是，象上述实施例3那样，把频率设定参数k进行跳选而作为地址，而不是把对应于频率设定参数k的判定标志h预先存储在存储器中，是把寄生杂波电平变高的特定频率设定参数ks的范围预先存储在存储器中，来判定由该范围求出的频率设定参数k是否对应于ks。

由此，该实施例5的频率合成器仅参数运算处理部的构成与上述实施例2～3不同，因此，主要说明参数运算处理部的构成和动作。

图12表示该实施例5的参数运算处理部3c的构成。在图中，31是与上述实施例相同的参数运算设定部，32c是存储着寄生杂波变高的DDS的特定频率设定参数ks的范围的存储器，35是根据存储在存储器32c中的特定频率设定参数ks来判定是否不对应于特定频率设定参数ks并把该判定结果作为判定标志h输出的判定标志输出部。

图13表示实施例5的存储器32c的存储内容。对应于地址i(i＝0，1，2，…)而在每个特定频率设定参数ks的范围中，把各范围中的特定频率设定参数ks的下限值ai和上限值bi从低的一方依次存储到该存储器32c中。其中，如图所示的那样，以7位代表特定频率设定参数ks。

下面，参照附图来说明该实施例5的频率合成器的动作。

图14表示判定标志输出部35中的判定标志输出之前的处理程序。在进入该处理之前，在该实施例5的频率合成器中，与上述各个实施例的情况相同，通过输入装置4把Dout、Dr、Dd输入到参数运算设定部31，而求出各个设定参数k、R、N，频率设定参数k被输出到判定标志输出部35中。

首先，当判定标志输出部35从参数运算设定部31接受到频率设定参数k时，对存储器32c进行存取，读出地址i(初始值为i＝0)的特定频率设定参数ks的范围的下限值ai和上限值bi(步骤S610)，判断设定参数k是否属于该下限值ai和上限值bi之间(步骤S612)。这里，其判断的结果，在判断为ai≤k≤bi即设定参数k处于下限值ai和上限值bi之间时(步骤S612“YES”)，该设定参数k是寄生杂波电平的高ks，因此，与上述实施例相同，把判定标志设定为0(步骤S614)，把0的判定标志h输出给参数运算设定部31(步骤S670)。

与其相反，当判断k＜ai或k＞bi即设定参数k不处于下限值ai和上限值bi之间时(步骤S612“NO”)，接着判断参数k的值是否小于ai和bi的值(步骤S616“NO”)，设定参数k是否处于变为高电平的寄生杂波的范围的判定还未结束，因而，把i增加+1(步骤S618)，再次进行上述步骤S610～616的处理。

另一方面，在判断为参数k的值小于ai和bi的值(步骤S616“YES”)时，表示设定参数k是否处于变为高电平的寄生杂波的范围的判定结束，由于不是对应于特定频率设定参数ks，则把判定标志h设定为1(步骤S620)，把1的判定标志h输出给参数运算设定部31(步骤S622)。

这样，根据该实施例5的频率合成器，与上述实施例2～5相同，如果把与应从PLL2输出的输出频率fout对应的数据Dout等输入到参数运算处理部3c中，参数运算处理部3c根据该Dout等自动地求出各个设定参数k、R、N并设定给DDS12等，因而，在设定参数k、R、N的设定中不花费工夫，同时，在求出各个设定参数k、R、N时，判定设定参数k是否与寄生杂波电平高的特定频率设定参数ks相一致，而能够事先避开把寄生杂波高的特定频率设定参数ks输出给DDS12，因此就能谋求频率合成器的低寄生杂波化。

在该实施例5的频率合成器中，由于在存储器32c中存储了寄生杂波高的特定频率设定参数ks的范围，与实施例2～4的情况相比，能够削减存储器32c的容量。其结果，由于能够通过存储器容量的削减而使用低成本的存储器，就能谋求制造成本的降低。

实施例6

该实施例6的频率合成器，其特征在于与上述实施例4、5相同，削减了用于设定参数k的判定的存储器容量那样来构成，但是，为了进一步削减存储器的容量，把DDS12在PLL2的输出频带内输出的预定电平以上的寄生杂波的次数预先存储到存储器中，根据该次数来判定求出的频率设定参数k是否不对应于ks。

由此，该实施例6的频率合成器仅参数运算处理部的构成与上述实施例2～5不同，因此，主要说明参数运算处理部的构成和动作。

图15表示该实施例6的参数运算处理部3d的构成。在图中，31是与上述实施例相同的参数运算设定部，32d是预先存储着下图16所示的那样在PLL2的输出频带内DDS12输出的预定电平以上的高寄生杂波的次数m的存储器，35a是根据存储在存储器32中的高寄生杂波的次数m来判定频率设定参数k是否不对应于特定频率设定参数ks并把其判定结果作为判定标志h输出的判定标志输出部。

图16表示实施例6的存储器32d的存储内容。在该存储器32d中按2，3，4，…来预先登录在每个存储器32d的地址(i＝0，1，2，…，q)中出现在DDS12的输出中的预定电平以上的高寄生杂波的次数mi。

下面对通过寄生杂波的次数m而能判定寄生杂波是否变为高电平这点进行说明，一般，通过DDS12的输出频率fd和高寄生杂波的频率fdds成为大致相等fd≈fdds的特定的fd，就不能在PLL2和滤波器等中抑制或除去其高寄生杂波。因此，高寄生杂波的频率fdds象由式(3)所示的那样由fdds＝|m·fd-n·fck|给出，但是，对应于寄生杂波的次数m的寄生杂波电平SPdds是图46所示的那样，寄生杂波电平SPdds的高寄生杂波的次数m限于次数低的特定次数m。由此，在该实施例6的频率合成器中，在存储器32d中仅存储着包含在DDS12的输出中的寄生杂波为高电平的特定次数m的值。

下面，说明该实施例6的判定标志输出部35中的判定原理。

首先，由于最终不会从PLL2输出高寄生杂波，如果寄生杂波电平高的次数m的寄生杂波的频率fdds在PLL2的输出频带内不存在，就不满足式(11)：

|fdds-fd|＜Δfpl1 …(11)

(但是，Δfpl1是PLL2的输出频带。)

若把式(3)代入该式(11)，而成为：

|(m±1)k/2^L-n|＜Δfpl1/fck …(12)

应该考虑的高寄生杂波的频率fdds一般为基准时钟11的输出频率fck的1/2以下。这样，fdds为下式(13)：

fdds＝|m·fd-n·fck|＜0.5fck

＝|m·k/2^L-n|＜0.5 …(13)

若对于基准时钟11的输出频率f ck的高次谐波次数n而解该式(13)，成为下式(14)：

m·k/2^L-0.5＜n＜m·k/2^L+0.5 …(14)

其中，由于次数n是整数，式(14)为下式(15)：

n＝round[k·m/2^L] …(15)

若把该式(15)代入式(12)，DDS12的频率设定参数k的判定式为下式(16)那样：

|(m±1)k/2^L-round[k·m/2^L]|＜Δfpl1/fck…(16)

这样，在设定参数k满足式(16)的情况下，变为从PLL2输出高寄生杂波。由此，如果预先存储2^L的值和Δfpl1/fck的值，就能从寄生杂波的次数m进行频率设定参数k的判定。

下面参照附图来说明该实施例6的频率合成器。

图17表示该实施例6的判定标志输出部35中的判定标志输出之前的处理程序。在进入该处理之前，在该实施例6的频率合成器中，与上述各个实施例的情况相同，通过输入装置4把Dout、Dr、Dd输入到参数运算设定部31，而求出各个设定参数k、R、N，频率设定参数k被输出到判定标志输出部35中。

首先，在判定标志输出部35a中，当从参数运算设定部31输入频率设定参数k时(步骤S630)，对存储器32d进行存取，读出地址i(初始值为i＝0)的寄生杂波的高电平的次数mi(步骤S632)，把k和mi代入式(16)，同Δfpl1/fck进行比较(步骤S634)。

其结果，当为|(mi±1)k/2^L-round[k·mi/2^L]|＜Δfpl1/fck时(步骤S634“YES”)，表示以该寄生杂波的次数mi从PLL2不输出高寄生杂波，因此，作为判定标志h而设定0(步骤S636)，把该判定标志h＝0输出给参数运算设定部31(步骤S644)。

与此相反，当为|(mi±1)k/2^L-round[k·mi/2^L]|≥Δfpl1/fck时(步骤S634“NO”)，表示以该寄生杂波的次数mi从PLL2不输出高寄生杂波，因此，由于判断是否有尚未判定的次数mi，接着判断此次判断的次数mi的地址i是否小于其最大值q(步骤S638)。在地址i小于其最大值q的情况下(步骤S638“YES”)，就会剩余未判定的寄生杂波的次数mi，因此，把地址i增大(步骤S640)，根据新的地址i来进行上述步骤S632、S634的处理，另一方面，当地址i变为等于该最大值q时(步骤S638“NO”)，对存储在存储器32d中的全部次数mi，结束判定，但是，由于在这些全部的次数mi中，不会从PLL2输出高寄生杂波，因此，作为判定标志而设定1(步骤S642)，把该判定标志h＝1输出给参数运算设定部31(步骤S644)。

这样，根据该实施例6的频率合成器，与上述实施例2～5相同，如果把与应从PLL2输出的输出频率fout对应的数据Dout等输入到参数运算处理部3d中，参数运算处理部3d自动地求出各个设定参数k、R、N并设定给DDS12等，因而，在设定参数k、R、N的设定中不花费工夫，同时，在求出各个设定参数k、R、N时，判定设定参数k是否与寄生杂波电平高的特定频率设定参数ks相一致，而能够事先避开把寄生杂波高的特定频率设定参数ks输出给DDS12，因此就能谋求频率合成器的低寄生杂波化。

在该实施例6的频率合成器中，由于在存储器32d中存储了出现在DDS12的输出中的高寄生杂波的次数，而根据该次数进行频率设定参数的判定，因此，与实施例2～5的情况相比，能够大幅度削减存储器32d的容量。其结果，由于能够通过存储器容量的削减而使用低成本的存储器，就能谋求制造成本的降低。特别是，这样的高寄生杂波输出的寄生杂波的次数m的数如图46所示的那样受到很大限制，由此，一般，就不需要设置用于存储这种寄生杂波的次数m的专用存储器，因为如果存储在其他的存储器的空闲区域中就足够了，则因不设置专用存储器而可以降低制造成本。

实施例7

实施例7的频率合成器，如在本申请人发表的电子通信学会MW94-156使用频率变换器的两谐振型低寄生杂波DDS驱动PLL合成器」所记载的那样，给DDS的输出频率fd的变化幅度Δfd简化了对在窄的合成器(在上述文献中Δfd/fck＝0.04％)中的DDS的频率设定参数k是否不对应于寄生杂波电平的变高的ks的判定。

由此，在该实施例7的频率合成器中，仅参数运算处理部3的构成与上述实施例2～6不同，因此，主要说明参数运算处理部3的构成和动作。

图18表示该实施例7的参数运算处理部3e的构成。在图中，31是与上述实施例相同的参数运算设定部，35b是判定标志输出部，根据参数运算设定部31为了判定而输出的设定参数k来判定该设定参数k是否不对应于输出高寄生杂波的特定频率设定参数ks，并把该判定结果作为判定标志h输出。

下面，说明该实施例7的判定标志输出部35b的判定原理。

首先，说明DDS12的输出频率fd的变化幅度Δfd非常窄时的DDS12的频率设定参数k和寄生杂波变为高电平的DDS12的特定频率设定参数ks的关系。

如图44和上述实施例6中说明的那样，寄生杂波变为高电平就是寄生杂波的次数为特定的次数m时。当DDS12的输出频率fd的变化幅度Δfd限定在更窄频带中时，寄生杂波变为高电平的次数m(以下称为ms)被进一步限定。由此，首先，假定ms是一个，参照式(3)和式(1)而求出该特定的次数ms的寄生杂波频率fdds在DDS12的输出频率fd附近即fd≈fdds时的ks，而成为以下这样，由式(17)表示：

fd≈fdds

fd ≈|ms·fd-n·fck|

ks·fck/2^L≈|ms·ks·fck/2^L-n·fck|

ks≈|ms·ks-n·2^L|

ks≈2^L·n/(ms±1) …(17)

图19(a)、(b)表示频率设定参数k中的特定频率设定参数ks的出现情况。

(a)表示次数ms在任意情况下的ks的出现情况，如图所示的那样，在每个基准时钟11的输出频率fck的高次谐波次数n上，出现两个ks＝2^L·(n/ms±1)。而且，在ks附近，寄生杂波处于PLL2的通过频带Δfp11以内，从PLL2输出。

(b)表示ms》1时的ks的出现情况，由于(b)的情况是ms》1，与(a)所示的情况不同，看作为2^L·N/(ms+1)≈2^L·N/(ms-1)，2^L·n/(ms±1)被看作为一点。当使此时的寄生杂波为高电平的频率设定参数k的范围为Δkz时，(b)所示的Δkz出现在周期kpd中，该kpd由下式给出：

kpd＝2^L/ms (但是，为ms》1) …(18)

把该式(18)代入式(17)，当消去ms时，次数n为下式(19)：

n＝int[k/k pd] …(19)

下面，k存在于Δkz内，即用于输出高寄生杂波的k的条件式由下式(20)给出：

|k-n·kpd|＜Δkz/2 …(20)

若把式(18)和式(19)代入该式(20)，用于输出高寄生杂波的k的条件式由下式(21)给出：int[ms·k/2^L]·2L/ms-Δkz/2≤k≤int[ms·k/2^L]·2^L/ms+Δkz/2

…(21)

下面，参照附图来说明该实施例7的频率合成器的动作。

图20表示该实施例7的判定标志输出部35b中的判定标志输出之前的处理程序。在进入该处理之前，与上述各个实施例的情况相同，Dout、Dr、Dd被输入参数运算设定部31，而求出各个设定参数k、R、N，频率设定参数k被输出到判定标志输出部35中。

首先，当判定标志输出部35b从参数运算设定部31输入频率设定参数k时(步骤S650)，把特定的次数ms代入式(18)而求出kpd(步骤S652)，接着把该k和kpd代入式(19)，而计算n(步骤S654)，然后，把k、Δkz和ms代入式(21)而判断是否满足该式(21)即k是否存在于Δkz中，高寄生杂波是否被输出(步骤S656)。

其结果，当判断是int[ms·k/2^L]·2^L/ms-Δkz/2≤k≤int[ms·k/2^L]·2^L/ms+Δkz/2时(步骤S656“YES”)，k存在于Δkz内，在该设定参数k下，高寄生杂波从PLL2输出，因此，作为判定标志h设定0(步骤S658)，把判定标志h＝0输出给参数运算设定部31(步骤S662)。

反之，当判断为int[ms·k/2^L]·2^L/ms-Δkz/2＞k或k＞int[ms·k/2^L]·2^L/ms+Δkz/2时，(步骤S656“NO”)，k不存在于Δkz内，在该设定参数k下，高寄生杂波不从PLL2输出，因此，作为判定标志h设定1(步骤S660)，把判定标志h＝1输出给参数运算设定部31(步骤S662)。

这样，根据该实施例7的频率合成器，与上述实施例2～6相同，如果把应从PLL2输出的输出频率fout所对应的数据Dout等输入到参数运算处理部3e中，参数运算处理部3e自动地求出各个设定参数k、R、N并设定给DDS12等，因而，在设定参数k、R、N的设定中不花费工夫，同时，在求出各个设定参数k、R、N时，判定设定参数k是否与寄生杂波电平高的特定频率设定参数ks相一致，而能够事先避开把寄生杂波的高特定频率设定参数ks输出给DDS12，因此就能谋求频率合成器的低寄生杂波化。

特别是，在该实施例7的频率合成器中，由于把DDS12的输出频率fd的变化幅度Δfd限定在窄频带中，而进一步限定高寄生杂波的次数m和特定频率设定参数ks，因此，就不设置用于存储判定标志h和次数m的存储器，仅由判定标志输出部35b就能进行频率设定参数k的判定，与上述实施例2～6的情况相比较，不需要存储器，就能谋求更大幅度地降低制造成本。

在该实施例7的说明中，虽然把输出高寄生杂波的寄生杂波的次数m的数量作为一个而进行说明，但是，如果为多个，也能起到与上述相同的效果。

实施例8

在上述实施例2～7中，表示出了：在一旦决定DDS12的输出频率的情况下，其后，把该输出频率进行固定的情况下的频率设定参数k等的决定方法及其构成等。

与此相反，在该实施例8的频率合成器中，首先，如在本申请人申请的日本专利申请平6-23579号公报所示的频率合成器那样，在把频率合成器用于无线通信系统的接收发送装置等时，加入用于把发送频率合成到接收装置侧的接收频率中的自动频率控制装置(以下称为「AFC」)，在一旦决定了其频率合成器的输出频率fout之后，由AFC仅扫描DDS的输出频率而进行微调。

图21表示该实施例8的频率合成器的构成。如从图21所看到的那样，该实施例8的频率合成器的构成是在与上述实施例相同的基准振荡器1和参数运算处理部3f之间追加了AFC5和把AFC5的输出加到来自参数运算处理部3的频率设定参数k上的加法器6。

在上述那样无线通信装置(未图示)中，AFC5进行发送或接收频率的微调以使对应的无线装置的接收频率与本局的发送频率相一致，因此，在该实施例8中，其构成为通过加法器6来改变应设定给DDS12的的频率设定参数k，由此，微调DDS12的输出频率fd。与图2所示的实施例2的结构相同的部分使用相同标号来进行说明。

图22表示该实施例8的参数运算处理部3f的构成。在图中，31是与上述实施例相同的参数运算设定部，32f是预先存储出现在DDS12的输出中的高寄生杂波的次数m的存储器，35c是判定标志输出部，根据存储在该存储器32f中的寄生杂波次数m判定频率设定参数k是否不对应于寄生杂波电平高的ks，并把该判定结果作为判定标志h输出。

下面说明该实施例8的判定标志输出部35中的频率设定参数k是否不对应于ks的判定原理。

首先，在使由AFC5等扫描的DDS12的频率设定参数k的最大扫描幅度为Δk时，在从kmin(＝k-Δk/2)到k max(＝k+Δk/2)的范围内，成为高电平的寄生杂波的频率fdds和DDS12的输出频率fd接近的成为fd≈fdds时的fd的条件由下式(22)给出：

kmin·fck/2^L＜fd＜kmax·fck/2^L … (22)

下面在针对fdds的式(3)中，把fdds置换成fd并代入该式(22)，若用针对寄生杂波的次数m的条件式表示时，为下式(23)：

n·2^L/kmax±1＜m＜n·2^L/k min±1 … (23)

其中，由于m是整数，若考虑到该点，式(23)变为下式(24)：

int[n·2^L/kmax±1]＜m＜round[0.5+n·2^L/kmin±1…(24)

这样，在满足该式(24)的寄生杂波的次数m下，在寄生杂波为高电平时，当在从kmin到kmax的范围内通过AFC5使频率设定参数k变化时，由于在DDS12的输出中出现了高寄生杂波，通过在高寄生杂波的次数下是否满足该式(24)，就能判定频率设定参数k是否对应于ks。

图23表示实施例8的存储器32f的存储内容。该存储器32f的存储内容，与图16所示的实施例6所示的相同，按2，3，4，…来预先登录在每个存储器32f的地址(i＝0，1，2，…，q)中出现在DDS12的输出中的预定电平以上的高寄生杂波的次数mi。

下面参照附图来说明该实施例8的频率合成器的动作。

图24表示该实施例8的判定标志输出部35c中的判定标志输出之前的处理程序。在进入该处理之前，在该实施例8的频率合成器中，与上述各个实施例的情况相同，在参数运算设定部31中，Dout等被输入参数运算设定部31，而求出各个设定参数k、R、N，频率设定参数k被输出给判定标志输出部35。

首先，当判定标志输出部35c输入来自参数运算设定部31的频率设定参数k时(步骤S670)，根据由AFC5的控制产生的DDS12的频率设定参数k的最大扫描幅度Δk来求出kmin和kmax(步骤S672)。其中，Δk为预先登录到判定标志输出部35c中的。

接着，判定标志输出部35c根据存储器32f的地址i(初始值为0)而读出寄生杂波的次数mi(步骤S674)，同时，把基准时钟11的输出频率fck的高次谐波次数n设定为n＝0(步骤S676)，判定读出的寄生杂波的次数mi是否满足式(24)即是否满足iht[n·2^L/kmax±1]＜mi＜round[0.5+n·2^L/kmin±1〕(步骤S678)。

其中，在判定为读出的寄生杂波的次数mi满足式(24)时(步骤S678“YES”)，当通过AFC 5使频率设定参数k在从kmin到kmax的范围内变化时，在DDS12的输出中出现高寄生杂波，由此，把判定标志h设定为表示输出了高寄生杂波的情况的0(步骤S680)，把判定标志h＝0输出给参数运算设定部31(步骤S692)。

与其相反，在判定为读出的寄生杂波的次数mi不满足式(24)时(步骤S678“NO”)，接着判定是否mi≤round[0.5+n·2^L/kmin±1或mi≤int[n·2^L/kmax±1](步骤S682)，在mi≥round[0.5+n·2^L/kmin±1〕及mi≥int [n·2^L/kmax±1]时(步骤S682“NO”)，由于改变了n的值而进行再判定，作为n＝n+1(步骤S684)，返回到步骤S678的处理，在新的n值下再次判定寄生杂波的次数mi是否满足式(24)。

另一方面，在mi≤round[0.5+n·2^L/kmin±1〕或mi≤int[n·2^L/kmax±1](步骤S682“YES”)，由于没有满足式(24)的mi和n，判定对全部的寄生杂波的次数mi判定是否结束，由此，接着判定地址i是否小于其最大值q(步骤S686)，在地址i小于其最大值q(步骤S686“YES”)时，使地址i加+1(步骤S688)，返回步骤S674，根据新的地址i从存储器32f读出下一个寄生杂波的次数mi而进行与上述相同的处理。反之，在地址i等于其最大值q时(步骤S686“YES”)，由于全部的mi和n都不满足式(24)，把判定标志h设定为表示未输出高寄生杂波的情况的1(步骤S690)，把判定标志h＝1输出给参数运算设定部31(步骤S692)。

这样，根据该实施例8的频率合成器，与上述实施例2～7相同，如果把应从PLL2输出的输出频率fout所对应的数据Dout等输入到参数运算处理部3f中，参数运算处理部3f自动地求出各个设定参数k、R、N并设定给DDS12等，因而，在设定参数k、R、N的设定中不花费工夫，同时，在求出各个设定参数k、R、N时，判定设定参数k是否与寄生杂波电平高的特定频率设定参数ks相一致，而能够事先避开把寄生杂波的高特定频率设定参数ks输出给DDS12，因此就能谋求频率合成器的低寄生杂波化。

在该实施例8的频率合成器中，与上述实施例6相同，由于在存储器32f中仅存储了出现在DDS12的输出中的高寄生杂波的次数m，而根据该次数m进行频率设定参数的判定，因此，与实施例2～5的情况相比，能够大幅度削减存储器32f的容量。其结果，与上述实施例6相同，由于能够通过存储器容量的削减而使用低成本的存储器，就能谋求制造成本的降低。

实施例9

该实施例9的频率合成器，相对于上述实施例2，简化了图5所示的步骤S80的设定参数k、R、N的再运算处理，在存储器中预先存储着设定参数R、N的最佳增加量，使用存储器来简易地得到k、R、N。由此，在该实施例9的频率合成器中，由于除了参数运算处理部之外的结构大致与图1所示的实施例2的构成相同，则图示说明参数运算处理部及其参数再运算处理等。

图25表示该实施例9的参数运算处理部3g的构成。在图中，31a是参数运算设定部，32g与上述实施例3的存储器32a相同是预先存储着判定标志h的存储器，该判定标志h代表在每个频率设定参数k中其k是否对应于输出高寄生杂波的ks，36是按下述那样预先存储着设定参数R、N的最佳增加量α、β的存储器。

图26表示该实施例9的存储器36的内容。如图26所示的那样，在该存储器36中预先R和N的增加量α、β，其中以15位表现地址，同时，使5位的设定参数k、R、N分别对应于该存储器35的上位地址、中位地址、下位地址，对每个设定参数k、R、N的组合，在各个设定参数k、R、N中，在最佳的即该设定参数k的情况下，使该k与ks不一致。例如，在设定参数k、R、N分别为00010、00010、00010的情况下，作为该设定参数R、N的最佳增加量α、β，对应于00010、00010。以下用α(k、R、N)、β(k、R、N)表示对应于设定参数k、R、N的设定参数R、N的最佳增加量α、β。

下面参照附图说明该实施例9的频率合成器的动作。

图27表示参数运算设定部31a的参数变更装置315a中的参数再运算处理。

在该实施例9的频率合成器中，在开始该图27所示的参数运算处理之前，与上述实施例2相同，用图5所示的步骤S10～50的处理求出设定参数k、R、N，在接着的步骤S60中进行该求出的设定参数k是否是寄生杂波的高电平的ks(步骤S60“NO”)的判定，其判定的结果，判定为k＝ks，而开始该图27所示的参数再运算处理。

首先，当成为k＝ks而开始该参数再运算处理时，参数变更装置315a，首先以作为上位地址、中位地址、下位地址的地址在存储器36中分别存取在图5的步骤S20～50的处理中所求出设定参数k、R、N，读出对应于该设定参数k、R、N的设定参数R、N的增加量α(k、R、N)和β(k、R、N)(步骤S840)。接着，如下式(25)所示的那样，把读出的增加量α(k、R、N)和β(k、R、N)分别加到设定参数R、N上，而变更设定参数R、N(步骤S850、860)。

R＝R+α(k、R、N)

N＝N+β(k、R、N) …(25)

接着，把如该式(25)所示的那样被变更的R和N，与实施例2的情况相同，代入式(8)，把设定参数k进行下式(26)那样的再运算(步骤S870)：

k＝int[(R·Dout·2^L)/(fck·N)]或

k＝round[(R·Dout·2^L)/(fck·N)] …(26)

这样，虽然使设定参数k、R、N进行再运算而进行变更，但是，由于通过为k≠ks那样的α(k、R、N)和β(k、R、N)来变更R和N，而使k成为k≠ks，因此，与图5所示的实施例2的情况不同，不返回到步骤S60的设定参数k的判定处理，而直接转移到步骤S70的设定参数k、R、N的输出设定处理。

这样，根据该实施例9的频率合成器，与上述实施例2～8相同，如果把与应从PLL2输出的输出频率fout对应的数据Dout等输入到参数运算处理部3g中，参数运算处理部3g自动地求出各个设定参数k、R、N并设定给DDS12等，因而，在设定参数k、R、N的设定中不花费工夫，同时，在求出各个设定参数k、R、N时，判定设定参数k是否与寄生杂波电平高的特定频率设定参数ks相一致，而能够事先避开把寄生杂波的高特定频率设定参数ks输出给DDS12，因此就能谋求频率合成器的低寄生杂波化。

在该实施例9的频率合成器中，在存储器36中预先存储参数R和N的增加量α、β，以使参数R和N最佳，即设定参数k与ks不一致，而不会从PLL2输出高寄生杂波，在设定参数k与ks相一致的情况下，根据该存储的最佳增加量α、β而变更设定参数k、R、N，因此，设定参数k、R、N的变更仅进行一次即可，就能谋求缩短在设定参数k、R、N的变更中所需要的时间。其结果，具有加速频率合成器的频率切换的速度的效果。

在该实施例6的频率合成器中，虽然是变更了R和N两者，但是，也可以预先存储N或R的一方的最佳增加量，通过增减其一方来进行变更。

实施例10

在上述实施例2～9中，参数运算处理部3除了输入与应从PLL2输出的输出频率fout对应的数据Dout之外还输入对应于可变分频器13的输出频率fr的数据Dr和与DDS12的输出频率fd对应的数据Dd，对这些设定参数k、R、N进行运算，同时，在设定参数k同高寄生杂波输出的ks相一致的情况下，进一步进行各个设定参数k、R、N的再运算，在k与ks不一致的情况下，输出各个设定参数k、R、N，但是，在参数运算处理部中，必然存在设定参数k、R、N的运算和再运算所产生的运算时间的长时间化和电路的复杂化的问题。

因此，在该实施例10的频率合成器中，通过使用存储器来代替参数运算处理部而解决了所涉及的问题。

图28表示该实施例10的频率合成器的构成。在图28中，1是基准振荡器，2是PLL，4b是仅输入与应从PLL2输出的输出频率fout对应的数据Dout的输入装置，7如下图29所示的那样是预先存储与对应于该输出频率fout的数据Dout对应的设定参数k、R、N的存储器。在图28中，与图1的构成相同的部分使用相同的标号，而省略其说明。

图29表示该实施例10的存储器7的存储内容。在该存储器7中，如图所示的那样，把与以5位表示的PLL2的输出频率fout对应的数据Dout作为地址，存储着为了使每个对应于输出频率fout的数据Dout中不输出高寄生杂波而考虑的设定参数k、R、N的值。各设定参数k、R、N的值，根据图28所示的频率合成器的构成等，与对应各个输出频率fout的数据Dout对应地预先求出。

下面，参照附图来说明该实施例10的频率合成器的动作。

图30示出该实施例10的频率合成器的动作。

首先，当输入装置4从存储器7输入对应于应从PLL2输出的输出频率fout的数据Dout时(步骤S100)，从存储器7读出把该数据Dout作为地址的即对应于该数据Dout的设定参数k、R、N(步骤S110)，所读出的设定参数k、R、N分别输出给基准振荡器1的DDS12和可变分频器13、PLL2的可变分频器24并被设定(步骤S120)。

其中，该设定参数k、R、N根据频率合成器的构成等而预先求出，以使在每个对应于应从PLL2输出的输出频率fout的数据Dout中不会输出高寄生杂波，因此，频率合成器成为：当这样的设定参数k、R、N被设定时，把输入的Dout作为输出频率fout输出，以不会从PLL2输出高寄生杂波。

这样，根据该实施例10的频率合成器，在存储器7中预先存储在每个对应于应从PLL2输出的输出频率fout的数据Dout中不会输出高寄生杂波的设定参数k、R、N，在输入装置4输入对应于该输出频率fout的数据Dout的情况下，由于输出了对应于该Dout的设定参数k、R、N，在频率合成器内部就不需要进行对应于Dout等的设定参数k、R、N的运算以及用于设定参数k的判定和设定参数k、R、N的变更的再运算。

由此，根据该实施例10的频率合成器，与实施例2～9时不同，不需要由DSP和CPU等构成的参数运算处理部3的构成，使结构变得简单，同时，由于不需要在设定参数k、R、N的变更中所需要的时间，就能谋求缩短用于参数设定的时间。其结果，就能加速频率合成器的频率切换的速度。

虽然，在上述说明中说明的是，设想在基准振荡器1内具有一台可变分频器13的频率合成器，而在存储器7中存储一个对应于该一台的可变分频器13的设定参数R，但是，在本发明中，也可以如图7所示的那样在基准振荡器1内有n台可变分频器13，在此情况下，可以在存储器7内预先存储k、N和R1～Rn的参数。

实施例11

该实施例11的频率合成器通过在基准振荡器内的DDS和可变分频器之间设置混频器等频率合成器，而改变了上述实施例2～10中的基准振荡器的构成，以谋求比实施例2～10更低的寄生杂波化，因此，可以适用于上述实施例2～10的频率合成器。以下对把实施例11的基准振荡器用于实施例2的基准振荡器中的情况进行说明。

在该实施例11中，由于基准振荡器的构成与实施例2不同，设定参数k、R、N的运算式和设定参数k、R、N的再运算式不同，因而，以这些式的不同点为中心进行说明。

图31表示该实施例11的频率合成器的构成。在该实施例11的频率合成器中，由于除基准振荡器1a之外的PLL2、参数运算处理部3和输入装置4的构成与上述实施例2的构成相同，则使用相同的标号而省略其说明。

实施例11的基准振荡器1a与上述实施例2相同具有基准时钟11、DDS12、可变分频器13，同时在DDS12和可变分频器13之间进一步具有把DDS12的输出频率fd和本机振荡器14的振荡频率进行混频的混频器15、从该混频输出除去不需要的波的BPF16、放大器(AMP)17。在可变分频器13的后段设置抑制可变分频器13的高次谐波的BPF18。图中，f1是对可变分频器13的输入频率，fxo是本机振荡器14的输出频率。

下面，根据该实施例11的基准振荡器1a，用代数式说明谋求低于实施例2～10的寄生杂波化的内容。

首先，在上述实施例2中，若使DDS12的寄生杂波电平为SPdds(dBc)，从PLL2最终输出的合成器输出的寄生杂波电平SPout为下式(27)：

SPout＝20·LOG₁₀(fout/fd)+SPdds(dBc) …(27)

与其相反，在该实施例11中，从PLL2最终输出的合成器输出的寄生杂波电平SPout，在使可变分频器13的输入频率为f1时，为下式(28)：

SPout＝20·LOG₁₀(fout/f1)+SPdds(dBc) …(28)

这样，从该式(28)看出，通过混频器15产生的频率变换，若为f1》fd，则成为20·LOG₁₀(fout/fd)》20·LOG₁₀(fout/f1)，因此，使该实施例11的频率合成器的寄生杂波电平SPout低寄生杂波化。

该实施例11中的参数运算处理部3的参数设定动作以与上述实施例2相同的图5所示的程序动作，因此，省略其说明，在此，通过在实施例2上变更基准振荡器1的构成来说明设定参数k、R、N的计算式的变更处。

首先，在该实施例11的情况下，与实施例2的式(5)和式(7)相同，求出作为分频数的参数R、N。

下面，为了求出设定参数k，首先，由下式(29)从Dout、R和N求出D’d：

D’d＝Dout·R/N …(29)

从该式(29)，就能以下式(30)求出对应于应输入的DDS12的输出频率fd的输出频率数据Dd：

Dd＝|Dxo-D’d| …(30)

其中，Dxo是对应于本机振荡器14的输出频率fxo的输出频率数据，作为数据预先提供给参数运算处理部3。

由此，在该实施例11中，DDS12的频率设定参数k，与实施例2时的式(8)不同，成为由下式(31)那样，与由式(8)所提供的实施例2的情况相比较，提高了设定参数k的设定的自由度：

k＝int[(2^L/Dck)·|(Dout·R/N)-Dxo|]或者

k＝round[(2^L/Dck)·|(Dout·R/N)-Dxo|] …(31)

由设定参数k、R、N的再运算产生的变更的方法与上述实施例2相同，首先通过把α、β分别加到参数R、N上来变更参数R、N，通过把变更后的参数R、N代入式(31)，而变更设定参数k。

这样，根据该实施例11的频率合成器，通过在基准振荡器1内的DDS12和可变分频器13之间追加混频器15等，与实施例2时相比，提高了DDS12的频率设定参数k的设定的自由度，因此，就容易进行用于避开高电平的寄生杂波的各个设定参数k、R、N的设定。

在上述说明中，虽然说明的是：如图31所示的那样，在基准振荡器1a内分别设置混频器15的本机振荡器14和DDS12的基准时钟11，但是，也可以如图32所示的那样，把基准振荡器1b内的振荡器只作为基准时钟11，而在DDS12和混频器15中可以使用基准时钟11的输出。在此情况下，就没有必要在基准振荡器1b中设置本机振荡器14，就能减少振荡器的个数，因此，就能谋求低于图31所示的情况的成本化。

实施例12

该实施例12的频率合成器与上述实施例11相同，改变了上述实施例2～10中的基准振荡器的构成，以谋求比实施例2～10更低的寄生杂波化，因此，可以适用于上述实施例2～10的频率合成器。以下对把实施例12的频率合成器的基准振荡器的构成用于实施例2的基准振荡器中的情况进行说明。

在该实施例12的频率合成器中，由于基准振荡器的构成与实施例2不同，设定参数k、R、N的运算式和设定参数k、R、N的再运算式不同，因而，以这些不同点为中心进行说明。

图33表示该实施例12的频率合成器的构成。在该实施例12中，由于除基准振荡器1c之外的PLL2、参数运算处理部3和输入装置4的构成与上述实施例2的构成相同，则使用相同的标号而省略其说明。

实施例12的基准振荡器1c具有基准时钟11、DDS12、可变分频器13，同时在可变分频器13的后段进一步串联有：抑制可变分频器13的高次谐波的BPF18、把通过BPF18的可变分频器13的输出频率fdiv与本机振荡器15的振荡频率fxo进行混频而进行频率变换的混频器16、从该混频输出中除去不需要的波的BPF16、放大器(AMP)17。

下面，根据该实施例12的基准振荡器1c，用代数式说明谋求低于实施例2～10的寄生杂波化的内容。

首先，在上述实施例2的构成中，若使DDS12的寄生杂波电平为SPdds(dBc)，从PLL2最终输出的合成器输出的寄生杂波电平SPout由式(27)给出。

与其相反，在该实施例12的频率合成器中，从PLL2最终输出的合成器输出的寄生杂波电平SPout，在使混频器15的输出频率为fr时，为下式(32)：

SPout＝20·LOG₁₀(fout/R·fr)+SPdds(dBc) …(32)

这样，从该式(32)看出，通过设在可变分频器13的后段中的混频器15等产生的频率变换，若变换成fr》fd，而成为20·LOG₁₀(fout/fd)》20·LOG₁₀(fout/R·fr)，因此，与实施例2的寄生杂波电平SPout相比，该实施例12的寄生杂波电平SPout低寄生杂波化。

该实施例12中的参数运算处理部3的参数设定动作以与上述实施例2相同的图5所示的程序动作，因此，省略其说明，在此，通过在实施例2上变更基准振荡器1的构成来说明设定参数k、R、N的计算式的变更处。

首先，在该实施例12的情况下，同样从实施例2的式(5)和式(6)求出作为分频数的参数N和D’r。接着由下式(33)求出对应于可变分频器13的输出频率fdiv的Ddiv：

Ddiv＝|D’r-Dxo| …(33)

由于参数R由实施例2的式(7)给出，则DDS12的频率设定参数k，与实施例2时的式(8)不同，成为由下式(34)那样，与由式(8)所提供的实施例2的情况相比较，提高了设定参数k的设定的自由度：

k＝int[(2^L·R/Dck)·|(Dout/N)-Dxo|]或者

k＝round[(2^L·R/Dck)·|(Dout/N)-Dxo|] …(34)

由设定参数k、R、N的再运算产生的变更的方法与上述实施例2相同，首先通过把α、β分别加到参数R、N上来变更参数R、N，通过把变更后的参数R、N代入式(34)，而变更设定参数k。

这样，根据该实施例12的频率合成器，通过在基准振荡器1内的可变分频器13的后段中追加混频器16等，把DDS12的输出进行分频，进一步构成基准振荡器1c以便由混频器16进行向上转换，因此，不但能抑制DDS12的高寄生杂波，而且，与实施例2时相比，在降低了DDS12的耗电量的同时，提高了DDS12的频率设定参数k的设定的自由度，因此，就容易进行用于避开高电平的寄生杂波的各个设定参数k、R、N的设定。

由于在基准振荡器1内的可变分频器13的后段中追加了混频器16等，不会提高DDS12的工作频率，而能提高给PLL2的输入频率，因此，具有能够降低PLL2的频率倍增数的效果。

在上述说明中，虽然说明的是：如图33所示的那样，在基准振荡器1c内分别设置混频器16的本机振荡器15和DDS12的基准时钟11，但是，也可以如图34所示的那样，把基准振荡器1d内的振荡器只作为基准时钟11，而在DDS12和混频器15中使用基准时钟11的输出。在此情况下，就没有必要在基准振荡器1d中设置本机振荡器14，就能减少振荡器的个数，因此，就能谋求低于图33所示的情况的成本。

实施例13

该实施例13的频率合成器与上述实施例11、12相同，改变了上述实施例2～10中的基准振荡器的构成，以谋求比实施例2～10更低的寄生杂波化，因此，可以适用于上述实施例2～10的频率合成器。以下对把实施例13的频率合成器的基准振荡器的构成用于实施例2的基准振荡器中的情况进行说明。

在该实施例13的频率合成器中，由于基准振荡器1的构成与实施例2不同，设定参数k、R、N的运算式和设定参数k、R、N的再运算式不同，因而，以其不同点为中心进行说明。

图35表示该实施例13的频率合成器的构成。在该实施例13的频率合成器中，由于除基准振荡器1e之外的PLL2、参数运算处理部3和输入装置4的构成与上述实施例2的构成相同，则使用相同的标号而省略其说明。

实施例13的基准振荡器1e具有基准时钟11、DDS12、两台可变分频器13r1、13r2，同时在可变分频器13r1和可变分频器13r2之间进一步具有：抑制可变分频器13r1的高次谐波的BPF18a、把通过BPF18a的可变分频器13r1的输出频率与本机振荡器14的振荡频率fxo进行混频而进行频率变换的混频器15、从混频器15的混频输出中除去不需要的波的BPF16、放大器(AMP)17。在可变分频器13r2的后段具有抑制可变分频器13r2的高次谐波的BPF18b。图中，fxo是本机振荡器15的输出频率，f2是向可变分频器13r2的输入频率。BPF18a、18b可以是低通滤波器。

下面，根据该实施例13的频率合成器的基准振荡器1e，用代数式来说明谋求低于实施例2～10的寄生杂波化的内容。

首先，在上述实施例2的构成中，若使DDS12的寄生杂波电平为SPdds(dBc)，最终输出的合成器输出的寄生杂波电平SPout由式(27)给出。

与其相反，在该实施例13的频率合成器的构成中，合成器输出的寄生杂波电平SPout为下式(35)：

SPout＝20·LOG₁₀{fout/(R·|fxo±f2|)}+SPdds(dBc)

…(35)

这样，从该式(35)看出，通过设在可变分频器13r1、13r2之间的混频器15等的频率变换，若变换成R·|fxo±f2|》fd，而成为20·LOG₁₀(fout/fd)》20·LOG₁₀{fout/(R·|fxo±f2|)}，因此，与实施例2相比，该实施例13的寄生杂波电平SPout被低寄生杂波化。

该实施例13中的参数运算处理部3的参数设定动作以与上述实施例2相同的图5所示的程序动作，因此，省略其说明，在此，通过在实施例2上变更基准振荡器1e的构成来说明设定参数k、R、N的计算式的变更处。

首先，在该实施例13的情况下，从实施例2的式(5)和式(6)求出作为PLL2的可变分频器24的分频数的参数N和D’r。接着由下式(36)求出作为可变分频器13r2的分频数的参数R2：

R2＝int[D’r/D2]或者R2＝round[D’r/D2] …(36)

其中，D2是对应于f2的数据。而且，当使用R2，对D2进行再计算而求出D’2时，成为下式(37)：

D’2＝D’r/R2 …(37)

由此，由下式(38)求出作为可变分频器13r1的分频数的参数R1：

R1＝int[D’2/Dd]或者R1＝round[D’2/Dd] …(38)

由此，DDS12的频率设定参数k，与实施例2时的式(8)不同，成为由下式(39)所给出的那样，与由式(8)所给出的实施例2的情况相比较，提高了设定参数k的设定的自由度：

k＝int[(2^L·R1/Dck)·|(Dout·R2/N)-Dxo|] 或者

k＝round[(2^L·R1/Dck)·|(Dout·R2/N)-Dxo|]…(39)

由设定参数k、R、N的再运算产生的变更的方法与上述实施例2相同，首先通过把α、β分别加到参数R、N上来变更参数R、N，通过把变更后的参数R、N代入式(39)，而变更设定参数k。

这样，根据该实施例13的频率合成器，通过设置2台可变分频器13r1、13r2，在该可变分频器13r1、13r2之间设置混频器15等，把DDS12的输出进行分频，由混频器16进行向上转换，而构成基准振荡器1c以便进一步进行分频，因此，不但能抑制DDS12的高寄生杂波，而且，与实施例12时相比，在降低了DDS12的耗电量的同时，提高了DDS12的频率设定参数k的设定的自由度，因此，就容易进行用于避开高电平的寄生杂波的各个设定参数k、R、N的设定。而且，能够不提高DDS12的工作频率，而提高给PLL2的输入频率，因此，具有能够降低PLL2的频率倍增数的效果。

在上述说明中，虽然说明的是：如图35所示的那样，在基准振荡器1e内分别设置混频器15的本机振荡器14和DDS12的基准时钟11，但是，也可以如图36所示的那样，把基准振荡器1f内的振荡器只作为基准时钟11，而在DDS12和混频器15中也可以使用基准时钟11的输出。在此情况下，就没有必要在基准振荡器1f中设置本机振荡器14，就能减少振荡器的个数，因此，就能谋求低于图35所示的情况的成本。

实施例14

该实施例14的频率合成器与上述实施例12、13相同，改变了上述实施例1～10中的基准振荡器的构成，以谋求比实施例2～10更低的寄生杂波化，因此，可以适用于上述实施例2～10的频率合成器。以下对把实施例14的频率合成器的基准振荡器的构成用于实施例2的基准振荡器中的情况进行说明。

在该实施例14的频率合成器中，由于基准振荡器的构成与实施例2不同，设定参数k、R、N的运算式和设定参数k、R、N的再运算式不同，因而，以其不同点为中心进行说明。

图37表示该实施例14的频率合成器的构成。在该实施例14中，由于除基准振荡器1g之外的PLL2和参数运算处理部3的构成与上述实施例2的构成相同，使用相同的标号而省略其说明。

实施例14的基准振荡器1g在DDS12的后段中串联设置：对DDS12的输出频率fd进行混频变换的混频器15、抑制包含在混频器15的输出中的不需要的波的BPF16、放大器(AMP)17，还具有：可变分频器13r1，使放大器17的输出频率为PLL12的输出频率fr，同时，根据分频数设定参数R1对基准时钟11的输出波进行分频而成为DDS12的基准时钟；和可变分频器13r2，根据分频数设定参数R2对本机振荡器14的输出波进行分频并输出给混频器15。

该实施例14中的参数运算处理部3的参数设定动作以与上述实施例2相同的图5所示的程序动作，因此，省略其说明，在此，通过在实施例2上变更基准振荡器的构成来说明设定参数k、R、N的计算式的变更处。

首先，在该实施例14的情况下，从实施例2的式(5)和式(6)求出作为PLL2的可变分频器24的分频数N和D’r。接着由下式(40)求出作为基准振荡器If的可变分频器13r2的分频数的参数R2：

R2＝int[|D’r-Dd|/D2]或者

R2＝round[|D’r-Dd|/D2] …(40)

接着，由下式(41)求出作为可变分频器13r1a的分频数的参数R1：

R1＝int[Dck/D’ck]或者

R1＝round[Dck/D’ck] …(41)

其中，Dck是对应于基准时钟fck的数据，D’ck是对应于可变分频器13a的输出频率的数据。D’ck预先存储在参数运算处理部3中。

其结果，DDS12的频率设定参数k，与实施例2时的式(8)不同，成为由下式(42)所给出的那样，与由式(8)所给出的实施例2的情况相比较，提高了设定参数k的设定的自由度：

k＝int[(2^L·R1/Dck)·|(Dout/N)-Dxo/R2|] 或者

k＝round[(2^L·R1/Dck)·|(Dout/N)-Dxo/R2|]

…(42)

由设定参数k、R、N的再运算产生的变更的方法与上述实施例2相同，首先通过把α、β分别加到参数R、N上来变更参数R、N，通过把变更后的参数R、N代入式(42)，而变更设定参数k。

这样，根据该实施例14的频率合成器，不仅在基准振荡器1g内设置混频器15，而且，在基准时钟11和DDS12之间设置可变分频器13r1，同时，在本机振荡器14和混频器15之间设置可变分频器13r2，由此，不但能抑制DDS12的高寄生杂波，而且，与实施例12时相比，在降低了DDS12的耗电量的同时，提高了DDS12的频率设定参数k的设定的自由度，因此，就容易进行用于避开高电平的寄生杂波的各个设定参数k、R、N的设定。而且，能够不提高DDS12的工作频率，而提高给PLL2的输入频率，因此，具有能够降低PLL2的频率倍增数的效果。

在上述说明中，虽然说明的是：如图37所示的那样，在基准振荡器1g内分别设置混频器15的本机振荡器14和DDS12的基准时钟11，但是，也可以如图38所示的那样，把基准振荡器1h内的振荡器只作为基准时钟11，而在DDS12和混频器15中使用基准时钟11的输出。在此情况下，就没有必要在基准振荡器1h中设置本机振荡器14，就能减少振荡器的个数，因此，就能谋求低于图35所示的情况的成本。

发明的效果

如上述那样，根据本发明的频率合成器，在根据第二频率合成器的输出频率选择DDS的频率设定参数以使不输出高寄生杂波的情况下，由于能够根据该频率设定参数来调整频率变换器和第二频率合成器的变换数设定参数双方，则就能展宽谋求低寄生杂波时的频率设定参数的选择范围，提高频率参数的设定自由度。

根据本发明的频率合成器，如果输入对应于应从第二频率合成器输出的输出频率的数据，由于能够根据该数据来运算应设定到第二频率合成器、第一频率合成器的频率变换器和DDS中的各个参数并进行设定，就使对应于输出频率fout的参数的设定作业变得容易起来。

在本发明中，在求出频率设定参数时，判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的高寄生杂波，在判定为输出了高寄生杂波时，变更变换数设定参数和频率设定参数以使不输出高寄生杂波，然后进行设定，由此，就能自动地避开有从第二频率合成器输出高寄生杂波的可能性的高的频率设定参数的使用，使出现在DDS输出中的高寄生杂波远远地移到第二频率合成器的输出频带之外，而能够谋求低寄生杂波化。

在本发明中，预先存储在每个应设定到DDS中的频率设定参数中是否从第二频率合成器输出了出现在DDS输出中的高寄生杂波的判定信息，在判定频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的高寄生杂波时，由于根据该判定信息而进行判定，因此，与通过计算等进行判定的情况相比较，能够高速地进行判定，能够谋求缩短在各个设定参数的变更中所需要的时间，而具有加快频率切换速度的效果。

在本发明中，由于预先存储下述判定信息：将DDS的频率设定参数作为地址，在该各地址表示的各数据存储区，是否按照各频率设定参数，从第二频率合成器输出在DDS的输出中出现的高寄生杂波，因此，就能以高于权利要求4所记载的发明的速度进行判定。

在本发明中，由于预先存储下述判定信息：将DDS的频率设定参数的上位规定位作为地址，在该各地址表示的各数据存储区，是否按照将各地址进行上位预定位的频率设定参数，从第二频率合成器输出在DDS的输出中出现的高寄生杂波，因此，与权利要求5所述的发明相比，就能削减其存储容量，由于能够使用低成本的存储器，就能削减成本。

在本发明中，由于预先存储从第二频率合成器输出在DDS的输出中出现的高寄生杂波时的该直接数字合成器的频率设定参数的范围，通过是否属于该范围而判定是否从第二频率合成器是否输出了高寄生杂波，因此，与权利要求4～6所述的发明相比，就能进一步削减存储容量，由于能够使用低成本的存储器，就能进一步削减成本。

在本发明中，由于预先存储了在DDS输出中出现高寄生杂波的对应寄生杂波的次数，根据该寄生杂波的次数和频率设定参数求出包含在DDS的输出中的高寄生杂波的频率，通过是否从第二频率合成器输出了该求出的高寄生杂波的频率而判定是否输出了高寄生杂波，因此，与权利要求4～7所述的发明相比，就能进一步削减存储容量，由于能够使用低成本的存储器，就能进一步削减成本。

在本发明中，由于进行了下述判定：在DDS的输出频率的变化幅度较窄，高寄生杂波出现的上述DDS的频率设定参数的范围大致为预定周期，并且在DDS输出中所出现的预定电平以上的高寄生杂波的次数被限定在特定次数上的情况下，根据该特定次数求出频率设定参数的范围，通过频率设定参数是否属于该求出的每个预定周期的频率设定参数的范围，来判定是否输出了高寄生杂波，因此，就不需要用于存储判定标志和DDS的寄生杂波次数的存储器，与权利要求4～8所述的发明相比，就能进一步谋求制造成本的降低。

在本发明中，通过自动频率控制装置(AFC)等调整对应的DDS频率设定参数以对DDS的输出频率进行扫描，同时，预先存储出现在DDS的输出中的高寄生杂波的次数，通过上述参数调整装置的调整，求出在上述直接数字合成器的输出中所出现的高寄生杂波的次数的范围，同时，从上述存储装置读出上述寄生杂波的次数，通过该读出的寄生杂波的次数是否属于上述次数的范围，来判定是否输出了高寄生杂波，由此，即使在与本装置一起在无线机等发送接收装置中使用AFC等的情况下，也能防止高寄生杂波化。

在本发明中，在变更各个设定参数以使不会从第二频率合成器输出高寄生杂波的情况下，只以预定量增减第二频率合成器的变换数设定参数和频率变换器的变换数设定参数中的至少一方，同时，根据增减了该至少一方的变换数设定参数来变更分解能大的DDS的频率设定参数，由此，就能容易地变更对应于应输出输出频率并且不输出高寄生杂波的各个参数的值。

在本发明中，对应于第二频率合成器的变换数设定参数、频率变换器的变换数设定参数和DDS的频率设定参数，预先存储各个频率设定参数在第二频率合成器的输出频带内不会从直接数字合成器输出预定电平以上的寄生杂波的第二频率合成器和频率变换器的变换数设定参数中的至少一方的增减量，在变更各个设定参数时，读出对应于各个设定参数的上述增减量，根据该增减量增减变换数设定参数中的至少一方，同时，根据增减了该至少一方的变换数设定参数变更DDS的频率设定参数，由此，通过一次变更，而变更为不输出预定电平以上的寄生杂波的频率设定参数，与权利要求11的情况相比，就能高速变更各个设定参数。

在本发明中，把对应于应从第二频率合成器输出的输出频率的数据作为地址，在其各个地址表示的各个数据存储区域中，不会从第二频率合成器输出出现在DDS输出中的高寄生杂波，以对应于该数据的输出频率预先求出并存储第二频率合成器输出的DDS的频率设定参数、频率变换器和第二频率合成器的变换数设定参数，在应从第二频率合成器输出的输出频率所对应的数据作为地址输入时，把对应于该地址的频率设定参数和变换数设定参数分别输出给DDS、频率变换器和第二频率合成器，由此，在合成器内部不需要进行各个设定参数的运算和判定以及变更处理，而使构成变得简单，同时，能够谋求缩短用于参数设定的时间。其结果，就能格外加快频率合成器的频率切换速度。

Claims

1.一种频率合成器，包括：

第一频率合成器，具有与基准时钟同步并以根据频率设定参数的频率输出的直接数字合成器；

频率变换器，根据变换数设定参数变换上述直接数字合成器的输出频率并输出；

第二频率合成器，根据变换数设定参数变换上述频率变换器的输出频率并输出，

其特征在于：

可以根据上述第二频率合成器的输出频率设定上述直接数字合成器的频率设定参数、上述频率变换器的变换数设定参数和上述第二频率合成器的变换数设定参数。

2.根据权利要求1所述的频率合成器，其特征在于，进一步包括：

输入装置，输入对应于应从第二频率合成器输出的输出频率的数据；

第一变换数设定参数运算装置，根据上述输入装置输入的上述数据求出上述第二频率合成器的变换数设定参数；

第二变换数设定参数运算装置，根据上述输入装置输入的上述数据和上述第一变换数设定参数运算装置求出的变换数设定参数求出上述频率变换器的变换数设定参数；

频率设定参数运算装置，根据上述输入装置输入的上述数据、上述第一变换数设定参数运算装置求出的变换数设定参数和上述第二变换数设定参数运算装置求出的变换数设定参数求出上述直接数字合成器的频率设定参数；

参数设定装置，把上述第一变换数设定参数运算装置求出的变换数设定参数、上述第二变换数设定参数运算装置求出的变换数设定参数和上述频率设定参数运算装置求出的频率设定参数分别设定到上述第二频率合成器、上述频率变换器和上述直接数字合成器中。

3.根据权利要求2所述的频率合成器，其特征在于，进一步包括：

参数判定装置，在频率设定参数运算装置求出频率设定参数时，判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波；

参数变更装置，当由上述参数判定装置判定为频率设定参数输出了上述寄生杂波时，变更变换数设定参数和频率设定参数并输出给参数设定装置，以使上述寄生杂波不会包含在第二频率合成器的输出频带内。

4.根据权利要求3所述的频率合成器，其特征在于，进一步包括：

存储装置，预先存储下述判定信息：是否对于每个应设定在直接数字合成器中的频率设定参数从第二频率合成器输出了出现在直接数字合成器的输出中的预定电平以上的寄生杂波，

当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，从上述存储装置读出对应于上述频率设定参数的上述判定信息，并根据该判定信息进行判定。

5.根据权利要求3所述的频率合成器，其特征在于，进一步包括：

存储装置，预先存储下述判定信息：把直接数字合成器的频率设定参数作为地址，在其各个地址表示的各个数据存储区域中作为各个地址的上述频率设定参数，在第二频率合成器的输出频带中，是否从直接数字合成器输出了预定电平以上的寄生杂波，

当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，把上述频率设定参数作为地址而对上述存储装置进行存取，并读出上述判定信息，根据该判定信息进行判定。

6.根据权利要求3所述的频率合成器，其特征在于，进一步包括：

存储装置，预先存储下述判定信息：是否从直接数字合成器输出了预定电平以上的寄生杂波，其把直接数字合成器的频率设定参数的上位预定位作为地址，根据在其各个地址表示的各个数据存储区域中使各个地址进行上位预定位的上述频率设定参数在第二频率合成器的输出频带中，

当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，把上述频率设定参数的上位预定位作为地址而对上述存储装置进行存取，并读出上述判定信息，根据该判定信息进行判定。

7.根据权利要求3所述的频率合成器，其特征在于，进一步包括：

存储装置，预先存储直接数字合成器在第二频率合成器的输出频带内输出预定电平以上的寄生杂波时的相应直接数字合成器的频率设定参数的范围，

当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，从上述存储装置读出上述频率设定参数的范围，通过频率设定参数是否属于该读出的频率设定参数的范围，来进行判定。

8.根据权利要求3所述的频率合成器，其特征在于，进一步包括：

存储装置，预先存储直接数字合成器在第二频率合成器的输出频带内输出的预定电平以上的寄生杂波的次数，

当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，从上述存储装置读出上述寄生杂波的次数，根据该读出的上述寄生杂波的次数和上述频率设定参数而求出包含在上述直接数字合成器的输出中的预定电平以上的寄生杂波频率，通过是否从第二频率合成器输出了该求出的预定电平以上的寄生杂波频率，来进行判定。

9.根据权利要求3所述的频率合成器，其特征在于，参数判定装置判定：在直接数字合成器的输出频率的变化幅度较窄，预定电平以上的寄生杂波出现的上述直接数字合成器的频率设定参数的范围大致为预定周期并且出现在直接数字合成器的输出中的预定电平以上的寄生杂波次数被限定于特定次数的情况下，频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器是否输出了预定电平以上的寄生杂波，在此情况下，根据上述特定的次数求出上述频率设定参数的范围的预定周期，通过上述频率设定参数是否属于每个该求出的预定周期的上述频率设定参数的范围，来进行判定。

10.根据权利要求3所述的频率合成器，其特征在于，进一步包括：

参数调整装置，调整相应的直接数字合成器的频率设定参数以使直接数字合成器的输出频率进行扫描；

存储装置，预先存储出现在直接数字合成器的输出中的预定电平以上的寄生杂波的次数，

当参数判定装置判定该频率设定参数是否在第二频率合成器的输出频带内从直接数字合成器输出了预定电平以上的寄生杂波时，通过上述参数调整装置的调整求出出现在上述直接数字合成器的输出中的预定电平以上的寄生杂波次数的范围，同时，从上述存储装置读出上述寄生杂波的次数，通过该读出的寄生杂波的次数是否属于上述次数的范围，来进行判定。

11.根据权利要求3所述的频率合成器，其特征在于，在参数变更装置变更变换数设定参数和频率设定参数以使预定电平以上的寄生杂波不会包含在第二频率合成器的输出频带内时，使第二频率合成器的变换数设定参数和频率变换器的变换数设定参数中的至少一方以预定量增减，同时，根据使该至少一方增减的变换数设定参数来变更直接数字合成器的频率设定参数。

12.根据权利要求3所述的频率合成器，其特征在于，进一步包括：

存储装置，预先存储第二频率合成器的变换数设定参数和频率变换器的变换数设定参数中的至少一方的增减量，其对应于第二频率合成器的变换数设定参数、频率变换器的变换数设定参数和上述直接数字合成器的频率设定参数，各个频率设定参数在第二频率合成器的输出频带内不会从直接数字合成器输出预定电平以上的寄生杂波，

在参数变更装置变更上述变换数设定参数和频率设定参数以使预定电平以上的寄生杂波不会包含在第二频率合成器的输出频带内时，从上述存储装置读出对应于第二频率合成器的变换数设定参数、上述频率变换器的变换数设定参数和上述直接数字合成器的频率设定参数的上述增减量，根据该增减量使上述变换数设定参数中的至少一方进行增减，同时，根据使该至少一方进行增减的变换数设定参数来变更直接数字合成器的频率设定参数。

13.一种频率合成器，其特征在于，包括：

第二频率合成器，根据变换数设定参数变换上述频率变换器的输出频率并输出；

输入装置，作为地址输入对应于应从第二频率合成器输出的输出频率的数据；

存储装置，把对应于应从上述第二频率合成器输出的输出频率的数据作为地址，把上述第二频率合成器的输出频带内不包含在该各个地址表示的各个数据存储区域中出现在直接数字合成器的输出中的预定电平以上的寄生杂波，预先存储上述第二频率合成器以上述输出频率输出的上述直接数字合成器的频率设定参数、上述频率变换器的变换数设定参数和上述第二频率合成器的变换数设定参数，在由上述输入装置输入了上述地址的情况下，把对应于该地址的上述直接数字合成器的频率设定参数、上述频率变换器的变换数设定参数和上述上述第二频率合成器的变换数设定参数分别输出给上述直接数字合成器、上述频率变换器和上述第二频率合成器。

14.根据权利要求2或13所述的频率合成器，其特征在于，第一频率合成器具有可变分频器，作为频率变换器，根据变换数设定参数对直接数字合成器的输出频率进行分频。

15.根据权利要求1、2或13所述的频率合成器，其特征在于，第二频率合成器是锁相环，在根据变换数设定参数变换上述第一频率合成器的输出频率并作为与应从第二频率合成器输出的输出频率对应的数据进行输出时，根据上述变换数设定参数输出该输出频率以使可变分频器分频的频率与上述第一频率合成器的输出频率相一致