[go: up one dir, main page]

JP2010103244A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010103244A
JP2010103244A JP2008272247A JP2008272247A JP2010103244A JP 2010103244 A JP2010103244 A JP 2010103244A JP 2008272247 A JP2008272247 A JP 2008272247A JP 2008272247 A JP2008272247 A JP 2008272247A JP 2010103244 A JP2010103244 A JP 2010103244A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
substrate
reinforcing material
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008272247A
Other languages
English (en)
Inventor
Hidetoshi Kusano
英俊 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008272247A priority Critical patent/JP2010103244A/ja
Priority to TW098133755A priority patent/TWI415235B/zh
Priority to KR1020090097583A priority patent/KR20100044703A/ko
Priority to US12/588,524 priority patent/US8334591B2/en
Priority to CN2009102066271A priority patent/CN101728340B/zh
Publication of JP2010103244A publication Critical patent/JP2010103244A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】基板と放熱板との接着面積を充分に確保すると共に、余分な接着材料の漏れ出しに起因する不具合を解消することができる半導体装置を提供する。
【解決手段】コアレス基板２と、コアレス基板２にフリップチップ実装された半導体チップ３と、半導体チップ３とＴＩＭ材１７を介して接合されると共に封止樹脂層４とシールバンド材１８を介して接合されたリッド５とを備え、リッド５の封止樹脂層４との接合面に複数のディンプル１６ａを形成する。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関する。詳しくは、半導体チップと高熱伝導性材料を介して接合された放熱板を備える半導体装置及びその製造方法に係るものである。
近年、コンピュータ、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）等の電子機器の小型化、高機能化及び高速化が進んでいる。そのために、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の半導体チップを搭載した半導体装置の更なる小型化、高速化及び高密度化が要求されている。そして、半導体装置の小型化、高速化及び高密度化は、消費電力の増加を招き、単位体積当たりの発熱量も増加する傾向にある。
ところで、半導体チップの実装構造として、半導体チップの電極が形成された面をフェイスダウンした状態で、基板に半田バンプを用いてフリップチップ実装する構造が知られている。しかし、フリップチップ実装された半導体装置は、半導体チップ及び基板の熱膨張係数の差異によっては、発熱により半田バンプによる接合部に応力が発生し、接続信頼性を低下させるという問題を生じることもある。
そこで、互いに熱膨張係数が異なる半導体チップ及び基板を半田バンプ等の接続部材によって接続した場合に、接続部分に応力が生じるといった問題に対応すべく、特許文献１に記載の技術が提案されている。
具体的には、特許文献１では、熱膨張係数が基板の熱膨張係数と同一または略同一の値を有する部材（リッド）でパッケージングするという技術が提案されている。そして、こうした技術によって、基板に設けられた複数のパッドの各々と半導体チップに設けられた複数の入力端子の各々とを接合する接合部材に応力が生じることを抑制するというものである。
以下、図面を参照して、特許文献１に記載された技術について説明を行なう。
図１５は従来の半導体装置を説明するための模式図であり、ここで示す半導体装置１０１は、配線基板１０２と、半導体チップ１０３と、半導体チップの上面に設けられたリッド１０４を備える。
配線基板１０２は、複数のパッド１０５を有しており、このパッド１０５は配線基板１０２の表面または内層に配置された配線と接続されている。
半導体チップ１０３は、配線基板１０２に表面をフェイスダウンした状態でフリップチップ実装されている。また、複数の入出力端子１０６が半導体チップの下面（表面）に設けられており、入出力端子の各々は格子状に配列され、配線基板１０２上の複数のパッド１０５の各々と対応する位置に設けられている。なお、複数の入出力端子１０６と複数のパッド１０５の対応するもの同士は半田１０７により接続されている。
リッド１０４は、凹部が設けられており、断面が凹状の形状を呈すると共に、凹部の底面に半導体チップ１０３の上面が高熱伝導性接着材１０８により接着されている。また、リッド１０４の端縁は接着材料１０９により配線基板１０２の上面に接着されている。従って、リッド１０４、接着材料１０９及び配線基板１０２によって、半導体チップ１０３は完全に封止された状態を構成している。
ここで、リッドは銅または横銅から構成されており、銅の熱膨張係数は１６．５×１０−６／℃であり、黄銅の熱膨張係数は１７．３×１０−６／℃であり、配線基板１０２の熱膨張係数（１５〜２０×１０−６／℃）と略同一の値である。
この様に、特許文献１に記載の技術では、配線基板の熱膨張係数と同一または略同一の熱膨張係数を有する材料でリッドを構成することによって、半田１０７に応力が加わることを抑止している。
ところで、半導体チップを配線基板にフリップチップ実装した場合には、配線基板と半導体チップとの電気接続部分を保護するために、一般的にアンダーフィル材によって補強がなされている。具体的には、エポキシ樹脂等を主成分とする液状のアンダーフィル材を配線基板と半導体チップとの間隙に充填した後に、熱を印加してアンダーフィル材を硬化することによって、配線基板と半導体チップとの電気的接続部分の補強を実現している。
しかし、アンダーフィル材を硬化するための加熱の影響で、配線基板に反りが生じてしまい、配線基板とリッドとの間隔は、パッケージ毎に異なり、また、パッケージ内でもバラツキが生じている。そのため、リッドを確実に配線基板に固定するためには、配線基板とリッドとの間に塗布する接着材料の分量を多くしなければならず、その結果、接着材料漏れの問題が生じていた。
即ち、配線基板とリッドとの間隔にバラツキがある場合に、配線基板とリッドとの間隔が小さいことを想定して接着材料を塗布した場合には、接着材料の分量が不充分となって、リッドの固定が不充分となってしまう恐れがある。そのために、配線基板とリッドとの間隔が大きいことを想定して多くの分量の接着材料を塗布することとになり、接着材料が漏れ出し、パッケージ不良が生じたり、エアベントが潰れたりといった諸問題が生じている。
そこで、リッドと配線基板との充分な接続を確保しつつ、接着材料がパッケージ外形から漏れ出さない様にするために、図１６で示す様に、リッドにリッドサイズよりも一回り小さい接着用凹部１２０を形成している。
即ち、配線基板とリッドとの間隔が大きいことを想定して多くの分量の接着材料を塗布して接着材料が漏れ出したとしても、漏れ出した接着材料を接着用凹部１２０に留めることでパッケージ不良が生じたり、エアベントが潰れたりといった諸問題に対応している。なお、図１６中符合Ａは漏れ出した接着材料を示している。
特開平１１−３５４６７７号公報
しかしながら、次世代の半導体パッケージとしては、コアレス基板を用いることが想定されている。そして、コアレス基板を用いた場合には、従来の基板（コア材Ｃを有する基板）よりも反り変形量が大きくなってしまうと考えられるために、接着用凹部が設けられたリッドを用いたとしても、接着材料の漏れ出しに充分に対応できない可能性が考えられる。
また、反り変形量が大きくなることでコアレス基板とリッドとの接着面積が小さくなり、コアレス基板にリッドが充分に固定されないということも考えられる。
本発明は以上の点に鑑みて創案されたものであって、基板と放熱板との接着面積を充分に確保すると共に、余分な接着材料の漏れ出しに起因する不具合を解消することができる半導体装置及びその製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る半導体装置は、基板と、該基板に表面をフェイスダウンした状態で実装された半導体チップと、前記基板の半導体チップ搭載領域の周辺領域に設けられた補強材と、前記半導体チップと高熱伝導性材料を介して接合されると共に前記補強材と接着材料を介して接合されることにより前記半導体チップ及び前記補強材上に配置され、前記補強材との接合面に凹凸部が設けられた放熱板とを備える。
ここで、放熱板の補強材との接合面に設けられた凹凸部によって、余分な接着材料を留めることができ、余分な接着材料の漏れ出しに起因する不具合を解消することができる。また、放熱板の補強材との接合面に設けられた凹凸部によって、放熱板と接着材料との接触面積が増大し、基板と放熱板との接着面積を充分に確保することができる。
また、上記の目的を達成するために、本発明に係る半導体装置の製造方法は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、フリップチップ実装された半導体チップの周辺領域に補強材を形成する工程と、前記半導体チップの裏面に高熱伝導性材料を塗布すると共に前記補強材表面に接着材料を塗布した後に、半導体チップ及び補強材上に、前記補強材との接合面に凹凸部が設けられた放熱板を接合する工程とを備える。
ここで、補強材との接合面に凹凸部が設けられた放熱板を接合することによって、余分な接着材料を凹凸部に留めることができ、余分な接着材料の漏れ出しに起因する不具合を解消することができる。また、放熱板と接着材料との接触面積が増大し、基板と放熱板との接着面積を充分に確保することができる。
本発明を適用した半導体装置及びその製造方法では、基板と放熱板との接着面積を充分に確保することができ、更には、余分な接着材料の漏れ出しに起因する不具合をも解消することができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体装置の一例を説明するための模式図である。ここで示す半導体装置１は、コアレス基板２と、表面をフェイスダウンした状態でコアレス基板２にフリップチップ実装されたＬＳＩ等の半導体チップ３と、半導体チップ３の周囲を封止する封止樹脂層４と、半導体チップ３上に配置されたリッド５を有する。
ここで、本実施例で示す半導体装置１は、コアレス基板２の裏面に複数の半田ボール６がアレイ状に配設されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体パッケージ構造を有している場合を例に挙げている。なお、「コアレス基板２の裏面」とは、半導体チップ３が実装される面とは反対側の面を意味している。
また、「半導体チップ３の表面」とは、実装されるコアレス基板２と電気的に接合される導通部が設けられている面を意味している。そして、半導体チップ３が、その表面をフェイスダウンした状態でコアレス基板に実装されることで、半導体チップ３とコアレス基板２との導通経路の短縮化が図れ、半導体装置の小型化が実現することとなる。
更に、半導体チップ３のフリップチップ実装は、コアレス基板２と半導体チップ３とを半田バンプを用いたＣ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）技術により電気的に接続している。
また、半導体チップ３とコアレス基板２との隙間にはアンダーフィル材（図示せず）が充填されている。なお、アンダーフィル材が充填されることで、温度サイクル時にコアレス基板２と半導体チップ３との熱膨張係数の差により半田接合部分に生じるストレスを分散することができ、温度変化に対する動作安定性が改善されることとなる。
この様に、アンダーフィル材は半田接合部の保護を目的としており、隙間を充填する適度な粘性を有することが好ましい。しかし、アンダーフィル材は、その粘性や表面張力、製造方法によってコアレス基板２と半導体チップ３との隙間から半導体チップ３の側面にはみ出すことが充分に考えられる。そこで、後述する封止樹脂層４は、半導体チップの側面にはみ出したアンダーフィル材を介して封止することが好ましく、こうした構成を採用することで、光、熱及び湿度等の環境から半導体チップ３を保護することができる。
また、コアレス基板２は、その裏面にボールランド部（図示せず）が設けられており、それぞれのボールランド部に半田ボール６が接合されている。更に、コアレス基板２は、その裏面に電極パッド（図示せず）が設けられており、それぞれの電極パッドにキャパシタ９が実装されている。
図２は本実施例のコアレス基板２の構造を詳細に説明するための模式的な断面図である。ここで示すコアレス基板２は、層間絶縁膜１０と配線層１１とが交互に積層された多層配線構造を有しており、複数の配線層１１が層間絶縁膜１０を介して積層されている。また、配線層１１には、例えば銅材料が用いられており、層が異なる配線層１１間は、層間絶縁膜１０に設けられたビアプラグ１２により電気的に接続されている。更に、コアレス基板２の裏面の配線層１１ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト層１３が形成され、コアレス基板２に半田付けを行なう際に、必要な箇所以外に半田が付着しない様に最下層の層間絶縁膜１０ａがコーティングされている。
また、コアレス基板２の裏面には、半田ボール６が接合されるボールランド部７がアレイ状に複数配設されている。更に、キャパシタ９を実装する電極部分には、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらの合金からなる電極パッド１４が形成されている。
一方、半導体チップ３が実装される側にあたるコアレス基板２の表面には、電解めっきにより形成されたニッケル（Ｎｉ）、鉛（Ｐｂ）、金（Ａｕ）またはこれらの合金からなる電極パッド１５がアレイ状に複数配設されている。また、電極パッド１５の上に、錫、鉛またはこれらの合金からなるＣ４バンプ２２が設けられている。
この様に、本実施例ではコアレス基板を用いることにより、例えば６層構造であったとしても３００μｍ程度まで薄型化が可能となる。なお、基板を薄くすることで配線抵抗が低減するため、半導体装置の動作速度の高速化が期待できる。
また、キャパシタ９は、半導体チップ３の真下のコアレス基板２の裏面に接続されている。これにより、半導体チップ３からキャパシタ９までの配線経路を短縮することができ、配線抵抗の低減を図ることができる。なお、キャパシタ９の設置場所は、必ずしも半導体チップ３の直下のコアレス基板の裏面に限られるものではない。例えば、配線経路が充分短くできる範囲であれば、半導体チップ３の直下から外れたコアレス基板２の裏面に設置しても良い。あるいは、配線経路が充分短くできる範囲内で、キャパシタ９をコアレス基板２の表面に設置しても良い。
また、封止樹脂層４は、半導体チップ３と略同一厚さとなる様に構成されている。更に、封止樹脂層４は、アレイ状に配設された複数の半田ボール６のうち、最外位置にある半田ボール６よりも外側までコアレス基板２を被覆していることが望ましい。封止樹脂層４によってコアレス基板２の強度が向上するために、コアレス基板２の反りを抑制することができ、結果として、半田ボール６の電気的接続性の向上が期待できるからである。
更に、リッド５は、高熱伝導性材料（例えば銅材料）から構成されており、半導体チップ３の裏面に塗布された高熱伝導性材料であるＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）材１７を介して半導体チップ３と接合されている。また、封止樹脂層４の表面に塗布された接着材料（シールバンド材）１８によって封止樹脂層４と接合されている。
ここで、本実施例のＴＩＭ材は、樹脂材に熱伝導性フィラーが混入されてなるものであり、樹脂材としては、例えば、付加硬化型シリコーン組成物が挙げられる。なお、付加硬化型シリコーン組成物とは、ベースポリマーとして液状シリコーンを含む硬化型シリコーン組成物からなり、その硬化型シリコーン組成物に例えば熱硬化性の接着付与成分を添加したものである。具体的には、アルコキシシリル基を有するオルガノハイドロジェンシロキサンを含有する付加硬化型シリコーンゴム組成物（例えば、特公昭５３−２１０２６号公報参照）や、エポキシ基を有するオルガノハイドロジェンロキサンを含有する付加硬化型シリコーンゴム組成物（例えば、特公昭５３−１３５０８号公報参照）等が知られている。
また、熱伝導性フィラーは、半導体チップ３とリッド５との間で熱を伝達する媒介として機能するものである。具体的には、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）等の粒子や粉状物質といったフィラー材からなるものが挙げられる。但し、熱伝導性フィラーは、これらフィラー材のいずれか一つからなるものであっても良いし、粒径の異なる複数のフィラー材から成るものであっても良い。
更に、熱伝導性フィラーは、熱伝導を媒介する機能の他に、半導体チップ３とリッド５との間隔を保持するスペーサとしての機能をも有している。そして、そのスペーサとしての機能によって、熱伝導性フィラーが混入されたＴＩＭ材、即ち、半導体チップ３とリッド５との間に介在するＴＩＭ材の厚さが決まるのである。
また、リッド５の封止樹脂層４との接合面には複数のディンプル（凹部）１６ａが形成されている。即ち、リッド５の封止樹脂層４との接合面に凹凸部が設けられている。
以下、上記の様に構成された半導体装置の製造方法について説明を行なう。即ち、本発明を適用した半導体装置の製造方法の一例について説明を行なう。
図３は本発明を適用した半導体装置の製造方法の一例の概略を示すフロー図であり、先ず、多層配線構造を有するコアレス基板を形成し（Ｓ１０）、このコアレス基板の上に半導体チップを実装する（Ｓ２０）。次に、半導体チップを封止樹脂で封止し（Ｓ３０）、リッドを搭載する（Ｓ４０）。その後、半田ボール、キャパシタ等をコアレス基板の裏面に実装する（Ｓ５０）。
以下、コアレス基板の形成方法、半導体チップの実装方法及び封止樹脂の形成方法について詳細に説明を行なう。
［コアレス基板の形成方法］
先ず、図４（ａ）及び図４（ｂ）で示す様に、銅基板５０の上に、レジスト膜５２を塗布し、レーザー光の照射によりレジスト膜５２を所定の開口を有する形状にパターニングする。次に、図４（ｃ）で示す様に、レジスト膜５２をマスクとして、ニッケル（Ｎｉ）、鉛（Ｐｂ）、金（Ａｕ）またはこれらの合金等からなる電極パッド１５を電解めっき法により銅基板５０の上に形成する。
次に、図５（ａ）で示す様に、レジスト膜５２を除去した後、図５（ｂ）で示す様に、銅基板５０の上に層間絶縁膜１０を形成する。次に、図５（ｃ）で示す様に、層間絶縁膜１０の所定の領域をレーザー光により除去してビアホール６２を形成する。なお、各ビアホール６２がレーザー加工により形成されることによって、ドリル加工の場合と比較すると製造コストの低減が実現することとなる。
次に、図６（ａ）で示す様に、層間絶縁膜１０の表面上、ビアホール６２の側面及び底部に銅からなるシード層７０を無電解めっき法により形成する。シード層７０は、後述する銅の電解めっき時において、銅が成長するための核となるものである。続いて、図６（ｂ）で示す様に、シード層７０の上に、レジスト膜７２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。
次に、図６（ｃ）で示す様に、レジスト膜７２をマスクとして、ビアホール６２に電解めっき法により銅を埋め込んでビアプラグ１２を形成すると共に、層間絶縁膜１０の上に配線層１１を形成する。ビアプラグ１２により、異なる層間の配線層１１が電気的に接続されることとなる。続いて、図６（ｄ）で示す様に、レジスト膜７２を除去した後、エッチングによりレジスト膜７２の下に存在するシード層７０を除去すると共に、配線層１１の最表面を除去することにより配線層１１の表面を浄化する。
以上説明した図４から図６で示すプロセスを繰り返すことにより、図７（ａ）で示す様な多層配線構造のコアレス基板を構築することができる。
続いて、図７（ｂ）で示す様に、レジスト膜（図示せず）をマスクとして、最表面の配線層１１が露出する様に、ソルダーレジスト層１３を層間絶縁膜１０の上に形成する。次に、図７（ｃ）で示す様に、銅基板５０を除去すると共に、ＢＧＡボールが接合されるボールランド部７の表面に、有機表面保護コーティング材（ＯＳＰ）２１を被覆する。
次に、図８（ａ）で示す様に、フリップチップ実装用のＣ４バンプ２２を電極パッド１５の上に半田付けする。また、キャパシタを実装する電極部分に錫（Ｓｎ）、銀（Ａｇ）銅（Ｃｕ）またはこれらの合金からなる電極パッド１４を半田付けにより形成する。続いて、図８（ｂ）で示す様に、Ｃ４バンプ２２をプレスにより平坦化する。なお、図８（ｂ）で示すＣ４バンプの平坦化は、機械研磨で行なっても良い。
以上の工程により、本実施例で用いるコアレス基板２が形成されることとなる。なお、図８（ｂ）で示すコアレス基板は、図２で示すコアレス基板とは天地が反対になっている。
［半導体チップの実装方法］
先ず、図９（ａ）で示す様に、半導体チップ３の外部電極端子が設けられた表面をフェイスダウンにした状態で、各半田バンプ３２とそれらに対応するＣ４バンプ２２を半田付けすることにより、半導体チップ３をフリップチップ実装する。次に、図９（ｂ）で示す様に、半導体チップ３とコアレス基板２との間にアンダーフィル材４０を充填する。
以上の工程により、半田接合部分から生じるストレスがアンダーフィル材４０により分散された状態で、コアレス基板２に半導体チップ３がフリップチップ実装されることとなる。
［封止樹脂形成方法］
先ず、本封止樹脂形成方法で用いられる上型２００は、溶融した封止樹脂の流通路となるランナー２０２を備える。ランナー２０２は、上型２００と下型２１０とが型合わせされたときに形成されるキャビティ２２０への開口部を有する。
ここで、上型２００の成形面は、樹脂成型時に半導体チップ３の裏面と接するチップ接触面２０７と、チップ接触面２０７の周囲に位置し、封止樹脂層４を成型するための樹脂成型面２０６とを含む。なお、樹脂成型時にチップ接触面２０７が半導体チップ３の裏面と接することにより、樹脂成型時には封止樹脂が半導体チップ３の裏面に流れ込むことは無い。更に、上型２００には、ポンプ等の吸引機構と連通する吸引穴２０４が設けられている。
一方、下型２１０は、プランジャー２１２が往復運動可能に形成されたポット２１４を有する。
この様な上型２００及び下型２１０を用いて、図１０（ａ）で示す様に、半導体チップ３が実装されたコアレス基板２を下型２１０に載置する。なお、リリースフィルム２３０を上型２００と下型２１０との間に設置する。
次に、図１０（ｂ）で示す様に、ポット２１４の中に、封止樹脂を固形化した樹脂タブレット２４０を投入する。また、吸引機構を作動させることにより、リリースフィルム２３０と上型２００との間の空気を排気して、リリースフィルム２３０を上型２００に密着させる。続いて、図１０（ｃ）で示す様に、上型２００と下型２１０とを型合わせし押圧された状態でクランプする。
次に、図１１（ａ）で示す様に、樹脂タブレット２４０を加熱して溶融させた状態で、プランジャー２１２をポット２１４に押し込むことにより、液体状の封止樹脂２４１をキャビティ２２０内に導入する。上型２００とコアレス基板２との間に形成された空間を封止樹脂２４１で充填した後、一定時間加熱して封止樹脂２４１を固化させる。なお、本実施例では、熱硬化性の封止樹脂を例に挙げて説明を行なっているが、冷却することで固化する封止樹脂を用いても良い。
次に、図１１（ｂ）で示す様に、上型２００と下型２１０とを引き離し、封止樹脂層４が形成されたコアレス基板２を取り出す。
以上説明した封止樹脂形成方法によれば、半導体チップ３の周囲に半導体チップ３を封止する封止樹脂層４を形成することができる。
また、封止樹脂２４１をキャビティ２２０の内面等に接触させることなく封止樹脂層４を成型することができる。また、封止樹脂層４を成型したコアレス基板２をリリースフィルム２３０により容易に離型することができるため、上型２００にエジェクターピン等を設けなくて済む。このため、金型構造を簡素化できるので、半導体装置の製造コストを低下させることができる、また、半導体装置に最適な封止樹脂材料を使用することができるため、半導体装置設計の自由度を高めることができる。
［リッドの取り付け方法］
先ず、半導体チップ３の裏面にＴＩＭ材１７を塗布すると共に、封止樹脂層４の表面に接着材料（シールバンド材）１８を塗布する。続いて、封止樹脂層４との接合面にティンプル１６ａが設けられたリッド５を半導体チップ３の裏面及び封止樹脂層４の表面に接合することによって、図１で示す様な半導体装置１を得ることができる。
本発明を適用した半導体装置１では、リッド５の封止樹脂層４との接合面に複数のディンプル１６ａが設けられており、余分なシールバンド材１８についてはディンプル１６ａで吸収することができる。従って、シールバンド材１８がリッド外やコアレス基板外に漏れ出すことがなく、シールバンド材１８の漏れ出しに起因する不具合を解消することができる。また、ディンプル１６ａが設けられたことによって、リッド５とシールバンド材１８との接触面積が増大し、コアレス基板２とリッド５との強固な接合が実現することとなる。
図１２は本発明を適用した半導体装置の変形例（１）を説明するための模式図であり、ここで示す半導体装置１では、リッド５の封止樹脂層４との接合面に凹部１６ｂが設けられている。ここで、凹部１６ｂは、リッド５の周辺領域から中央領域に向けてその深さが深くなる様に構成されている。その他の構成は本発明を適用した半導体装置の一例と同様である。
本発明を適用した半導体装置の変形例（１）では、リッド５の封止樹脂層４との接合面に、周辺領域から中央領域に向けてその深さが深くなる様に構成された凹部１６ｂが設けられており、余分なシールバンド材１８については、中央領域側へ漏れ出すこととなる。即ち、封止樹脂層４とリッド５との間の余分なシールバンド材１８は、逃げ幅が大きく圧力が集中しない中央領域側へ漏れ出すこととなる。従って、シールバンド材１８がリッド外やコアレス基板外に漏れ出すことがなく、シールバンド材１８の漏れ出しに起因する不具合を解消することができる。
図１３は本発明を適用した半導体装置の変形例（２）を説明するための模式図であり、ここで示す半導体装置１では、リッドの封止樹脂層４との接合面に複数の貫通孔１６ｃが形成されている。なお、ここでの貫通孔１６ｃは凹凸部の一例である。その他の構成は本発明を適用した半導体装置の一例と同様である。
本発明を適用した半導体装置の変形例（２）では、リッド５の封止樹脂４との接合面に複数の貫通孔１６ｃが設けられており、余分なシールバンド材１８については貫通孔１６ｃで吸収することができる。従って、シールバンド材１８がリッド外やコアレス基板外に漏れ出すことがなく、シールバンド材１８の漏れ出しに起因する不具合を解消することができる。また、貫通孔１６ｃが設けられたことによって、リッド５とシールバンド材１８との接触面積が増大し、コアレス基板２とリッド５との強固な接合が実現することとなる。
更に、貫通孔１６ｃはエアベントとしての機能をも果たすことができるために、エアだまりの低減を図ることができ、吸湿リフロー処理等の際におけるポップコーン現象にも充分に対応することが可能となる。しかし、リッド５表面には種々の表示（印刷）を施すことが一般的に行なわれており、貫通孔１６ｃが表示（印刷）の障害となり得ることも考えられる。かかる場合には、貫通孔１６ｃを設けるのではなく、上記した本発明を適用した半導体装置の様に、ディンプル１６ａを設けた方が好ましい。
図１４は本発明を適用した半導体装置の変形例（３）を説明するための模式図であり、ここで示す半導体装置１では、封止樹脂層４に突起部１９が設けられている。その他の構成は本発明を適用した半導体装置の一例と同様である。
本発明を適用した半導体装置の変形例（３）では、突起部１９が設けられたことによって、封止樹脂層４とシールバンド材１８との接触面積が増大し、コアレス基板２とリッド５との強固な接合が実現することとなる。なお、封止樹脂層４を上型２００と下型２１０との空間に封止樹脂２４１を充填することによって成型しているために、突起部１９も容易に成型することができる。
なお、本実施例では、樹脂材料から形成された補強材を例に挙げて説明を行なっているが、補強材は必ずしも樹脂材料から形成される必要はなく、金属材料からなる補強材を貼り合わせた構成としても良い。
本発明を適用した半導体装置の一例を説明するための模式図である。 コアレス基板の構造を詳細に説明するための模式的な断面図である。 本発明を適用した半導体装置の製造方法の一例の概略を示すフロー図である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（１）である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（２）である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（３）である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（４）である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（５）である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（６）である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（７）である。 本発明を適用した半導体装置の製造方法の一例を説明するための模式図（８）である。 本発明を適用した半導体装置の変形例（１）を説明するための模式図である。 本発明を適用した半導体装置の変形例（２）を説明するための模式図である。 本発明を適用した半導体装置の変形例（３）を説明するための模式図である。 従来の半導体装置を説明するための模式図（１）である。 従来の半導体装置を説明するための模式図（２）である。
符号の説明
１ 半導体装置
２ コアレス基板
３ 半導体チップ
４ 封止樹脂層
５ リッド
６ 半田ボール
７
９ キャパシタ
１０ 層間絶縁膜
１０ａ 最下層の層間絶縁膜
１１ 配線層
１１ａ 裏面の配線層
１２ ビアプラグ
１３ ソルダーレジスト層
１４ 電極パッド
１５ 電極パッド
１６ａ ディンプル
１６ｂ 凹部
１６ｃ 貫通孔
１７ ＴＩＭ材
１８ シールバンド材
２１ 有機表面保護コーティング材
２２ Ｃ４バンプ
３２ 半田バンプ
４０ アンダーフィル
５０ 銅基板
５２ レジスト膜
６２ ビアホール
７０ シード層
７２ レジスト膜
２００ 上型
２０２ ランナー
２０４ 吸引穴
２０６ 樹脂成型面
２０７ チップ接触面
２１２ プランジャー
２１４ ポット
２２０ キャビティ
２３０ リリースフィルム
２４０ 樹脂タブレット
２４１ 封止樹脂

Claims (5)

  1. 基板と、
    該基板に表面をフェイスダウンした状態で実装された半導体チップと、
    前記基板の半導体チップ搭載領域の周辺領域に設けられた補強材と、
    前記半導体チップと高熱伝導性材料を介して接合されると共に前記補強材と接着材料を介して接合されることにより前記半導体チップ及び前記補強材上に配置され、前記補強材との接合面に凹凸部が設けられた放熱板とを備える
    半導体装置。
  2. 前記放熱板の前記補強材との接合面に、同放熱板の周辺領域から中央領域に向けてその深さが深くなる有底の凹部が設けられた
    請求項１に記載の半導体装置。
  3. 前記放熱板の前記補強材との接合面に、貫通孔が設けられた
    請求項１に記載の半導体装置。
  4. 前記補強材の前記放熱板との接合面に凹凸部が設けられた
    請求項１、請求項２または請求項３に記載の半導体装置。
  5. 配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、
    フリップチップ実装された半導体チップの周辺領域に補強材を形成する工程と、
    前記半導体チップの裏面に高熱伝導性材料を塗布すると共に前記補強材表面に接着材料を塗布した後に、半導体チップ及び補強材上に、前記補強材との接合面に凹凸部が設けられた放熱板を接合する工程とを備える
    半導体装置の製造方法。
JP2008272247A 2008-10-22 2008-10-22 半導体装置及びその製造方法 Pending JP2010103244A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008272247A JP2010103244A (ja) 2008-10-22 2008-10-22 半導体装置及びその製造方法
TW098133755A TWI415235B (zh) 2008-10-22 2009-10-05 Semiconductor device and manufacturing method thereof
KR1020090097583A KR20100044703A (ko) 2008-10-22 2009-10-14 반도체 장치 및 그 제조 방법
US12/588,524 US8334591B2 (en) 2008-10-22 2009-10-19 Semiconductor device and method of manufacturing the same
CN2009102066271A CN101728340B (zh) 2008-10-22 2009-10-22 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008272247A JP2010103244A (ja) 2008-10-22 2008-10-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010103244A true JP2010103244A (ja) 2010-05-06

Family

ID=42107993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008272247A Pending JP2010103244A (ja) 2008-10-22 2008-10-22 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8334591B2 (ja)
JP (1) JP2010103244A (ja)
KR (1) KR20100044703A (ja)
CN (1) CN101728340B (ja)
TW (1) TWI415235B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195320A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 半導体装置およびその製造方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673668B2 (ja) * 2010-03-12 2015-02-18 富士通株式会社 放熱構造体、電子機器およびそれらの製造方法
US20120104591A1 (en) * 2010-10-29 2012-05-03 Conexant Systems, Inc. Systems and methods for improved heat dissipation in semiconductor packages
US20130049188A1 (en) * 2011-08-25 2013-02-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TIM Within Recesses of MUF Material
US9287191B2 (en) * 2011-10-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9412717B2 (en) * 2011-11-04 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molded underfills in flip chip packaging
US9006889B2 (en) * 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
KR101368719B1 (ko) * 2012-07-31 2014-03-03 주식회사 영일프레시젼 반도체 패키지용 방열판
JP2014063844A (ja) * 2012-09-20 2014-04-10 Sony Corp 半導体装置、半導体装置の製造方法及び電子機器
KR102005234B1 (ko) 2012-09-25 2019-07-30 삼성전자주식회사 가이드 벽을 갖는 반도체 패키지
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
CN103021887B (zh) * 2012-12-31 2015-04-22 无锡中微高科电子有限公司 有散热要求fc电路的气密性封帽方法
US8901732B2 (en) * 2013-03-12 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
JP6312527B2 (ja) * 2014-05-23 2018-04-18 新日本無線株式会社 放熱板を備えた電子部品の実装構造
JP6379815B2 (ja) * 2014-07-31 2018-08-29 富士電機株式会社 半導体装置およびその製造方法
KR102392202B1 (ko) * 2015-04-09 2022-05-02 삼성전자주식회사 방열막을 구비한 반도체 패키지 및 그 제조방법
US10692797B2 (en) 2015-06-30 2020-06-23 Laird Technologies, Inc. Thermal interface materials with low secant modulus of elasticity and high thermal conductivity
US9828539B2 (en) 2015-06-30 2017-11-28 Laird Technologies, Inc. Thermal interface materials with low secant modulus of elasticity and high thermal conductivity
US10155896B2 (en) 2015-06-30 2018-12-18 Laird Technologies, Inc. Thermal interface materials with low secant modulus of elasticity and high thermal conductivity
US10109547B2 (en) 2016-01-29 2018-10-23 Taiwan Semiconductor Manufacturing Company, Llc Semiconductor device and method of manufacture
US10420255B2 (en) * 2016-09-14 2019-09-17 Jtekt Corporation Electronic control device
DE102016117841A1 (de) * 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
US11031319B2 (en) 2016-10-06 2021-06-08 Hewlett-Packard Development Company, L.P. Thermal interface materials with adhesive selant for electronic components
US10177060B2 (en) * 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
JP6760487B2 (ja) * 2017-03-31 2020-09-23 株式会社村田製作所 モジュール
US10529645B2 (en) * 2017-06-08 2020-01-07 Xilinx, Inc. Methods and apparatus for thermal interface material (TIM) bond line thickness (BLT) reduction and TIM adhesion enhancement for efficient thermal management
KR102442622B1 (ko) * 2017-08-03 2022-09-13 삼성전자주식회사 반도체 소자 패키지
JP2019057546A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP7000129B2 (ja) * 2017-11-15 2022-01-19 芝浦メカトロニクス株式会社 成膜装置
CN108520866A (zh) * 2018-04-27 2018-09-11 宁波江丰电子材料股份有限公司 焊接结构及半导体零件
JP2019200240A (ja) * 2018-05-14 2019-11-21 キヤノン株式会社 光プリントヘッドを備える画像形成装置
US11581240B2 (en) * 2018-12-21 2023-02-14 Intel Corporation Liquid thermal interface material in electronic packaging
US10643924B1 (en) * 2019-05-01 2020-05-05 Yuci Shen Heat-dissipating lid with reservoir structure and associated lidded flip chip package allowing for liquid thermal interfacing materials
US11621211B2 (en) 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11646302B2 (en) 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
CN111863627B (zh) * 2020-06-29 2022-04-19 珠海越亚半导体股份有限公司 集成无源器件封装结构及其制作方法和基板
CN112185928A (zh) * 2020-10-22 2021-01-05 上海艾为电子技术股份有限公司 一种芯片封装结构及其制备方法、封装芯片
CN112599653B (zh) * 2020-12-04 2023-03-10 杭州大和热磁电子有限公司 一种适于冷热交变的热电模块及其制作方法
CN115116985A (zh) * 2021-03-19 2022-09-27 华为技术有限公司 用于抑制电磁辐射的芯片封装散热组件
US12255119B2 (en) * 2021-06-18 2025-03-18 Taiwan Semiconductor Manufacturing Company Limited Package assembly including liquid alloy thermal interface material (TIM) and seal ring around the liquid alloy TIM and methods of forming the same
JP7637852B2 (ja) * 2021-07-07 2025-03-03 三菱電機株式会社 半導体装置及びインバータ装置
US12119275B2 (en) 2021-08-30 2024-10-15 Apple Inc. Recessed lid and ring designs and lid local peripheral reinforcement designs
CN114823573B (zh) * 2022-06-24 2022-09-09 威海市泓淋电力技术股份有限公司 一种散热型封装结构及其形成方法
TWI830448B (zh) * 2022-10-19 2024-01-21 同欣電子工業股份有限公司 晶片封裝結構及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213837A (ja) * 1996-02-01 1997-08-15 Internatl Business Mach Corp <Ibm> 電子パッケージ及びその作製方法
JPH10242355A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体集積回路装置
JP2000012744A (ja) * 1998-06-19 2000-01-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2000106410A (ja) * 1998-09-28 2000-04-11 Matsushita Electronics Industry Corp 半導体装置
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法
JP2002151613A (ja) * 2000-11-09 2002-05-24 Kyocera Corp 半導体素子収納用パッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814985B2 (ja) * 1996-04-25 1998-10-27 日本電気株式会社 固体電解コンデンサの製造方法
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP3070579B2 (ja) * 1998-06-10 2000-07-31 日本電気株式会社 半導体装置の実装構造および実装方法
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
US6233960B1 (en) * 1999-10-12 2001-05-22 International Business Machines Corporation Spot cooling evaporator cooling system for integrated circuit chip modules
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
JP4568472B2 (ja) * 2002-11-29 2010-10-27 東レ・ダウコーニング株式会社 銀粉末の製造方法および硬化性シリコーン組成物
TWI278975B (en) * 2003-03-04 2007-04-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink
JP4255842B2 (ja) * 2004-01-09 2009-04-15 パナソニック株式会社 半導体装置
JP4986435B2 (ja) * 2005-10-12 2012-07-25 株式会社ソニー・コンピュータエンタテインメント 半導体装置、半導体装置の作成方法
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
CN101114624A (zh) * 2006-07-27 2008-01-30 矽品精密工业股份有限公司 散热型半导体封装件及其散热结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213837A (ja) * 1996-02-01 1997-08-15 Internatl Business Mach Corp <Ibm> 電子パッケージ及びその作製方法
JPH10242355A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体集積回路装置
JP2000012744A (ja) * 1998-06-19 2000-01-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2000106410A (ja) * 1998-09-28 2000-04-11 Matsushita Electronics Industry Corp 半導体装置
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法
JP2002151613A (ja) * 2000-11-09 2002-05-24 Kyocera Corp 半導体素子収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195320A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8334591B2 (en) 2012-12-18
CN101728340A (zh) 2010-06-09
TW201025524A (en) 2010-07-01
US20100096747A1 (en) 2010-04-22
CN101728340B (zh) 2012-06-27
TWI415235B (zh) 2013-11-11
KR20100044703A (ko) 2010-04-30

Similar Documents

Publication Publication Date Title
JP2010103244A (ja) 半導体装置及びその製造方法
JP4589269B2 (ja) 半導体装置およびその製造方法
JP4155999B2 (ja) 半導体装置および半導体装置の製造方法
TWI379388B (ja)
US20060145328A1 (en) Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP5604876B2 (ja) 電子装置及びその製造方法
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP4335263B2 (ja) 半導体装置および半導体装置の製造方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
CN101853835A (zh) 倒装芯片封装及其制造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
WO2006035541A1 (ja) 半導体装置
CN111293101B (zh) 半导体封装
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI550728B (zh) 封裝結構及其製造方法
TW201421629A (zh) 具柱狀凸塊之晶片嵌埋封裝構造及其製造方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
KR20120005338A (ko) 반도체 패키지 제조방법 및 이에 사용되는 기판
JP2013191898A (ja) 半導体装置
JP2010278480A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308