[go: up one dir, main page]

JP2006295127A - フリップチップパッケージ構造及びその製作方法 - Google Patents

フリップチップパッケージ構造及びその製作方法 Download PDF

Info

Publication number
JP2006295127A
JP2006295127A JP2006020179A JP2006020179A JP2006295127A JP 2006295127 A JP2006295127 A JP 2006295127A JP 2006020179 A JP2006020179 A JP 2006020179A JP 2006020179 A JP2006020179 A JP 2006020179A JP 2006295127 A JP2006295127 A JP 2006295127A
Authority
JP
Japan
Prior art keywords
insulating layer
substrate
package
chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006020179A
Other languages
English (en)
Inventor
Shih-Ping Hsu
許詩濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Precision Technology Corp
Original Assignee
Phoenix Precision Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Precision Technology Corp filed Critical Phoenix Precision Technology Corp
Publication of JP2006295127A publication Critical patent/JP2006295127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板のリフローによる信頼度低下を防ぎ、製品の歩留まりとコストの低下を図ったＦＣパッケージ構造及びその製作方法を提供する。
【解決手段】表面に複数の接続パッド６２が設けられた複数のＩＣ基板ユニット６０ａを有する基板６０を提供し、パターンのある絶縁層６４を形成して基板６０と接続パッド６２を覆わせ、更に各接続パッド６２の上表面を一部露出させる孔を形成し、孔に導電材６８を充填し、下表面に複数の導電バンプ７２が設けられた複数のチップ７０を提供し、チップ７０をＩＣ基板ユニット６０ａの表面に接着し、基板６０を切断して、表面に少なくとも一枚のチップ７０を有する複数のＦＣパッケージ構造に分けるステップを含む。
【選択図】図７

Description

この発明はフリップチップ（ＦＣ）パッケージ構造及びその製作方法に関し、特に基板にチップが接着されるＦＣパッケージ構造及びその製作方法に関する。
近年、ノートブックコンピューター、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話など携帯型装置の小型化と高機能化、並びに中央処理装置（ＣＰＵ）とメモリーモジュールの複雑化に伴い、高集積度、高密度かつ軽量化、小型化された半導体パッケージが開発されつつある。そのうちフリップチップパッケージは、放熱効率、低インダクタンス、端子の個数及びチップのサイズなどの面で従来のパッケージより優れているので、その応用の幅がこれからもますます拡大する見込みである。
図１を参照する。図１は従来のフリップチップ（ＦＣ）パッケージ構造３０の断面図である。図１によれば、従来のＦＣパッケージ構造３０はダイ３２を含み、ダイ３２はアクティブ表面３４と、アクティブ表面３４に設けられる複数の接続パッド（非表示）を有する。ＦＣパッケージ構造３０は更に基板３６を含み、基板３６の上下には絶縁パシベーション層３８、４５が設けられる。基板３６は多層基板であり、絶縁パシベーション層３８は基板のバンプパッドを露出させる複数の孔を有する。
パッケージに封止する際、ダイ３２のアクティブ表面３４は基板３６の絶縁パシベーション層３８に向かい、接続パッド（非表示）はそれぞれバンプパッド（非表示）に対応するように位置づけられる。各接続パッド（非表示）とバンプパッド（非表示）との間には、その物理的な接続を可能にするソルダーバンプ４２が設けられ、各接続パッド（非表示）とソルダーバンプ４２との間にはバンプ下地金属層（under bump metallurgy layer、非表示）が設けられる。バンプ下地金属層は製作工程と素子設計の要求により、接合層、バリア層、ぬれ層または導電層とすることができる。なお、ダイ３２はＶＬＳＩ（超大規模集積回路）またはＵＬＳＩ（極大規模集積回路）以上の集積回路を含み、該集積回路は前記接続パッド（非表示）、ソルダーバンプ４２とバンプパッド（非表示）を介して基板３６に電気的に接続する。
ＦＣパッケージ構造３０は更にアンダーフィル材料層４４を含む。アンダーフィル材料層４４は基板３６とダイ３２の間の隙間を埋め、ソルダーバンプ４２接合部の応力を除去して、ＦＣパッケージ構造３０を外部の影響から守る。なお、基板の絶縁パシベーション層４５には、基板のソルダーボールパッド４６を露出させる複数の孔が設けられ、ＦＣパッケージ構造３０は更に、ソルダーボールパッド４６の下方に設けられるソルダーボール４８を含む。
従来の技術による基板は複数回のリフロー工程を必要とし、これは製品の信頼度に大きく影響する。特に無鉛製作工程では、基板とアンダーフィル材料層の熱膨張係数（ＣＴＥ）が相違するので、基板にひび割れが現れることもしばしばある。なお、従来の技術によれば、基板は一枚を単位として封止・運搬されるので、製品の歩留まりとコストに影響するのみならず、量産化に対しても大きな支障となっている。
この発明は前述の問題を解決するためのＦＣパッケージ構造及びその製作方法を提供することを課題とする。
この発明はＦＣパッケージを製作する方法を提供する。該方法は、表面に複数の接続パッドが設けられた複数のＩＣ基板ユニットを有する基板を提供し、パターンのある絶縁層を形成して基板と接続パッドを覆わせ、更に各接続パッドの上表面を一部露出させる孔を形成し、孔に導電材を充填し、下表面に複数の導電バンプが設けられた複数のチップを提供し、チップをＩＣ基板ユニットの表面に接着し、基板を切断して、表面に少なくとも一枚のチップを有する複数のＦＣパッケージ構造に分けるステップを含む。
この発明はその他のＦＣパッケージを製作する方法を提供する。該方法は、表面に複数の接続パッドが設けられた複数のＩＣ基板ユニットを有する基板を提供し、パターンのある第一絶縁層を形成して基板と接続パッドを覆わせ、更に各接続パッドの上表面を一部露出させる孔を形成し、パターンのある第二絶縁層を形成して第一絶縁層を覆わせ、更に孔を露出させ、孔に導電材を充填し、下表面に複数の導電バンプが設けられた複数のチップを提供し、チップをＩＣ基板ユニットの表面に接着し、基板を切断して、表面に少なくとも一枚のチップを有する複数のＦＣパッケージ構造に分けるステップを含む。
この発明は更にＦＣパッケージ構造を提供する。該ＦＣパッケージ構造は、表面に複数の接続パッドが設けられたＩＣ基板ユニットと、基板と接続パッドを覆い、各接続パッドの上表面を一部露出させる孔を有するパターンのある絶縁層と、孔を埋める導電材と、下表面に複数の導電バンプが設けられたチップとを含む。そのうちチップとＩＣ基板ユニットは絶縁層を介して接着される。
この発明はその他のＦＣパッケージ構造を提供する。該ＦＣパッケージ構造は、表面に複数の接続パッドが設けられたＩＣ基板ユニットと、基板と接続パッドを覆い、各接続パッドの上表面を一部露出させる孔を有するパターンのある第一絶縁層と、第一絶縁層の表面を覆いながら孔を露出させるパターンのある第二絶縁層と、孔を埋める導電材と、下表面に複数の導電バンプが設けられたチップとを含み、そのうちチップとＩＣ基板ユニットは第二絶縁層を介して接着される。
この発明は予備硬化された接着層と、ビルドアップ基板にある完全硬化された第一絶縁層及び予備硬化された第二絶縁層を利用して接着を強固にする。それによりチップは基板に完全接着され、ビルドアップ基板の絶縁層にはめ込まれるようになるので、基板とチップの隙間を埋める従来のアンダーフィル材料層を使用する必要がなくなる。アンダーフィル材料層と複数回のリフロー工程を必要としないため、この発明は製品の品質と信頼度を大幅に向上させることができる。のみならず、この発明は接合部にソルダーマスクとアンダーフィル材料層を使用しなくとも、熱膨張係数の相違による基板のひび割れ現象を解決することができる。
なお、この発明は基板配線を完成した後、基板表面の予備硬化された絶縁層にチップを圧着してから、基板を切断する方法を提供する。この方法はパッケージ封止工程を大幅に簡素化し、必須材料を減少させるほか、熱膨張係数の相違によるひび割れをなくす。そのため、この発明はパッケージ封止品質を維持するとともに、コストを減少してスループットを高めることができる。
かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。
図２から図８を参照する。図２から図８はこの発明の実施例１によるＦＣパッケージの製作方法を表す説明図である。図２によれば、まずビルドアップ基板などの基板６０を提供する。基板６０は複数のＩＣ基板ユニット６０ａを含み、各ＩＣ基板ユニット６０ａには少なくとも１つの金属相互接続層（非表示）が設けられ、ＩＣ基板ユニット６０ａの表面には複数の接続パッド６２が設けられる。続いて図３に示されるように、パターンのある絶縁層６４を形成して基板６０と接続パッド６２を覆わせ、接続パッド６２の上表面を一部露出させる孔６６をつくる。そのうち絶縁層６４は予備硬化された接着層であり、その材質は感光性または非感光性の高分子樹脂である。そのほか、絶縁層６４の材質としては、ＡＢＦ（味の素ビルドアップフィルム）、アラミド、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、液晶ポリマー（ＬＣＰ）、ポリ四弗化エチレンなどの有機高分子、樹脂またはエポキシ樹脂誘電材料などが可能である。
続いて図４に示されるように、ソルダー、銅ペーストまたは銀ペーストなどの金属ペースト状導電材６８を孔６６に充填し、チップ７０と電気的に接続するための接着体とする。その後、図５と図６に示されるように、下表面に複数の導電バンプ７２が設けられた複数のチップ７０を提供し、更にチップ７０を絶縁層６４を介してそれぞれＩＣ基板ユニット６０ａの表面に接着する。もっとも前述は一実施例に過ぎず、チップ７０をＩＣ基板ユニット６０ａの表面に接着するためには、複数の導電バンプ７２以外にも、チップ７０の下表面に予備硬化された接着層（非表示）を設けることも可能である。絶縁層６４は予備硬化された接着層であるため、接着工程を行う際、チップ７０は外力によって絶縁層６４に少々食い込むようになる。続いて硬化工程を行い、予備硬化された絶縁層６４を硬化させ、各接続パッド６２、導電材６８と導電バンプ７２を強固に結合させる。つぎに図７に示されるようにソルダーボール取付工程を行い、ＩＣ基板ユニット６０ａの下表面のソルダーボールパッド（非表示）にそれぞれ複数のソルダーボール７４を取り付け、更に図８に示されるように、基板６０を切断して複数のＦＣパッケージ構造７８に分ける。各ＦＣパッケージ構造７８の表面には少なくとも１枚のチップ７０が設けられる。
図８によれば、この発明に掲げられるＦＣパッケージ構造７８は、表面に複数の接続パッド６２が設けられるＩＣ基板ユニット６０ａと、ＩＣ基板ユニット６０ａと接続パッド６２を覆い、更に接続パッド６２の上表面を一部露出させる孔を有するパターンのある絶縁層６４と、孔を埋める導電材６８と、下表面に複数の導電バンプ７２が設けられるチップ７０とを含む。そのうちチップ７０は絶縁層６４を介してＩＣ基板ユニット６０ａの表面に接着される。ＦＣパッケージ構造７８のＩＣ基板６０ａの下表面には更に、外部装置と電気的に接続するための複数のソルダーボール７４が設けられる。なお、チップ７０と絶縁層６４の接着を強固にするためには、導電バンプ７２の間に予備硬化された接着層（非表示）をチップ７０の下表面に設けることも可能である。
図９から図１１を参照する。図９から図１１はこの発明の実施例２によるＦＣパッケージの製作方法を表す説明図である。図９によれば、まずビルドアップ基板などの基板１００を提供する。基板１００は複数のＩＣ基板ユニット１００ａを含み、各ＩＣ基板ユニット１００ａには少なくとも１つの金属相互接続層（非表示）が設けられ、ＩＣ基板ユニット１００ａの表面には複数の接続パッド１０２が設けられる。続いて各接続パッド１０２の中央部に、導電材１０８と接続パッド１０２の接着面積を増大して熱分布を均一にするための金属バンプ１０４を設ける。金属バンプ１０４の材質は銅、ニッケル、金、銀、銅、パラジウム、すずの単層または多層の金属材もしくはソルダーペーストである。
続いて図１０に示されるように、パターンのある絶縁層１０６を形成して基板１００と接続パッド１０２を覆わせ、接続パッド１０２の上表面を一部露出させる孔をつくる。そのうち絶縁層１０６は予備硬化された接着層であり、その材質は感光性または非感光性の高分子樹脂である。続いて図１１に示されるように、ソルダー、銅ペーストまたは銀ペーストなどの金属ペースト状導電材１０８を孔に充填し、チップ１１０と電気的に接続するための接着体とする。その後、複数の導電バンプ１１２を有する複数のチップ１１０を、絶縁層１０６を介してそれぞれＩＣ基板ユニット１００ａの表面に接着する。もっとも前述は一実施例に過ぎず、チップ１１０をＩＣ基板ユニット１００ａの表面に接着するためには、チップ１１０の下表面に予備硬化された接着層（非表示）を設けることも可能である。続いて硬化工程を行い、予備硬化された絶縁層１０６を硬化させ、各接続パッド１０２、金属バンプ１０４、導電材１０８と導電バンプ１１２を強固に結合させる。それに続いてソルダーボール取付工程を行い、基板１００の下表面のソルダーボールパッド（非表示）にそれぞれ複数のソルダーボールを取り付ける。最後に基板１００を切断して複数のＦＣパッケージ構造に分ける。各ＦＣパッケージ構造の表面には少なくとも１枚のチップ１１０が設けられる。
図１２から図１５を参照する。図１２から図１５はこの発明の実施例３によるＦＣパッケージの製作方法を表す説明図である。図１２によれば、まずビルドアップ基板などの基板８０を提供する。基板８０は複数のＩＣ基板ユニット８０ａを含み、各ＩＣ基板ユニット８０ａには少なくとも１つの金属相互接続層（非表示）が設けられ、ＩＣ基板ユニット８０ａの表面には複数の接続パッド８２が設けられる。続いて図１３に示されるように、パターンのある第一絶縁層８４を形成して基板８０と接続パッド８２を覆わせ、接続パッド８２の上表面を一部露出させる孔８８をつくる。更にパターンのある第二絶縁層８６を形成し、第一絶縁層８４の表面を覆わせるとともに孔８８を露出させる。注意すべきなのは、第一絶縁層８４は完全硬化された材料であり、第二絶縁層８６は基板８０と各チップの接着層とされる予備硬化された材料である。なお、第一絶縁層８４と第二絶縁層８６は同一または相違する材料でつくられ、その材質は感光性または非感光性の高分子樹脂である。もっとも、実施例１の絶縁層６４と同じような前掲材料で製作することも可能である。
続いて図１４に示されるように、ソルダー、銅ペーストまたは銀ペーストなどの金属ペースト状導電材９０を孔８８に充填し、チップ９２と電気的に接続するための接着体とする。つぎに図１５に示されるように、下表面に複数の導電バンプ９４が設けられる複数のチップ９２を提供する。その後、接着工程を行う際、各チップ９２は外力によって基板８０の第二絶縁層８６に少々食い込むようになり、それによりチップ９２はＩＣ基板ユニット８０ａの表面に接着される。言い換えれば、この実施例では、チップ９２と基板８０は予備硬化された第二絶縁層８６を介して接着される。続いて硬化工程を行い、予備硬化された第二絶縁層８６を硬化させ、各接続パッド８２、導電材９０と導電バンプ９４を強固に結合させる。もっとも、チップ９２と基板８０にある予備硬化された第二絶縁層８６との間の接着を強固にするためには、チップ９２の下表面に予備硬化された接着層（非表示）を設けることも可能である。その後、ソルダーボール取付工程を行い（非表示）、基板８０の下表面のソルダーボールパッド（非表示）にそれぞれ複数のソルダーボールを取り付ける。最後に基板８０を切断して複数のＦＣパッケージ構造に分ける。各ＦＣパッケージ構造の表面には少なくとも１枚のチップ９２が設けられる。
図１６から図１８を参照する。図１６から図１８はこの発明の実施例４によるＦＣパッケージの製作方法を表す説明図である。図１６によれば、まず表面に複数の接続パッド１２２が設けられる基板１２０を提供する。基板１２０は複数のＩＣ基板ユニット１２０ａを含み、各ＩＣ基板ユニット１２０ａには少なくとも１つの金属相互接続層（非表示）が設けられる。続いて各接続パッド１２２の中央部に、導電材１３０と接続パッド１２２の接着面積を増大して熱分布を均一にするための金属バンプ１２４を設ける。その後、図１７に示されるように、パターンのある第一絶縁層１２６を形成して基板１２０と接続パッド１２２を覆わせ、接続パッド１２２の上表面を一部露出させる孔をつくる。更にパターンのある第二絶縁層１２８を形成し、第一絶縁層１２６の表面を覆わせるとともに孔を露出させる。実施例３と同じく、第一絶縁層１２６は完全硬化された材料であり、第二絶縁層１２８は基板１２０と各チップ１３２の接着層とされる予備硬化された材料である。第一絶縁層１２６と第二絶縁層１２８は感光性または非感光性の高分子樹脂など同一または相違する材料でつくられる。
続いて図１８に示されるように、ソルダー、銅ペーストまたは銀ペーストなどの金属ペースト状導電材１３０を孔に充填し、チップ１３２と電気的に接続するための接着体とする。その後、複数の導電バンプ１３４を有する複数のチップ１３２を、絶縁層１２８を介してそれぞれＩＣ基板ユニット１２０ａの表面に接着する。もっとも前述は一実施例に過ぎず、チップ１３２をＩＣ基板ユニット１２０ａの表面に接着するためには、チップ１３２の下表面に予備硬化された接着層（非表示）を設けることも可能である。続いて硬化工程を行い、予備硬化された第二絶縁層１２８を硬化させ、各接続パッド１２２、金属バンプ１２４、導電材１３０と導電バンプ１３４を強固に結合させる。その後、ソルダーボール取付工程を行い、基板１２０の下表面のソルダーボールパッド（非表示）にそれぞれ複数のソルダーボールを取り付ける。最後に基板１２０を切断して複数のＦＣパッケージ構造に分ける。各ＦＣパッケージ構造の表面には少なくとも１枚のチップ１３２が設けられる。
図１９によれば、この発明に掲げられるＦＣパッケージ構造１１８は、表面に複数の接続パッド１２２が設けられるＩＣ基板ユニット１２０ａと、ＩＣ基板ユニット１２０ａと接続パッド１２２を覆い、更に接続パッド１２２の上表面を一部露出させる孔を有するパターンのある第一絶縁層１２６と、第一絶縁層１２６を覆いながら孔を露出させるパターンのある第二絶縁層１２８と、孔を埋める導電材１３０と、下表面に複数の導電バンプ１３４が設けられるチップ１３２とを含む。そのうちチップ１３２は第二絶縁層１２８を介してＩＣ基板ユニット１２０ａの表面に接着される。ＦＣパッケージ構造１１８のＩＣ基板１２０ａの下表面には更に、外部装置と電気的に接続するための複数のソルダーボール１３６が設けられる。なお、チップ１３２、第一絶縁層１２６と第二絶縁層１２８の接着を強固にするためには、導電バンプ１３４の間に予備硬化された接着層（非表示）をチップ１３２の下表面に設けることも可能である。それ以外、導電材１３０と各接続パッド１２２の接着面積を増大するためには、各接続パッド１２２の一部の表面に金属バンプ１２４を設けることも可能である。
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
この発明はチップを基板表面の予備硬化された絶縁層に設け、更に圧着、切断工程を行う方法を提供する。この方法はパッケージ封止工程を大幅に簡素化し、必須材料を減少させるほか、熱膨張係数の相違によるひび割れをなくす。そのため、この発明はパッケージ封止品質を維持するとともに、コストを減少してスループットを高めることができる。
従来のＦＣパッケージ構造の断面図である。 この発明の実施例１によるＦＣパッケージの製作方法を表す第一説明図である。 この発明の実施例１によるＦＣパッケージの製作方法を表す第二説明図である。 この発明の実施例１によるＦＣパッケージの製作方法を表す第三説明図である。 この発明の実施例１によるＦＣパッケージの製作方法を表す第四説明図である。 この発明の実施例１によるＦＣパッケージの製作方法を表す第五説明図である。 この発明の実施例１によるＦＣパッケージの製作方法を表す第六説明図である。 この発明によるＦＣパッケージ構造を表す説明図である。 この発明の実施例２によるＦＣパッケージの製作方法を表す第一説明図である。 この発明の実施例２によるＦＣパッケージの製作方法を表す第二説明図である。 この発明の実施例２によるＦＣパッケージの製作方法を表す第三説明図である。 この発明の実施例３によるＦＣパッケージの製作方法を表す第一説明図である。 この発明の実施例３によるＦＣパッケージの製作方法を表す第二説明図である。 この発明の実施例３によるＦＣパッケージの製作方法を表す第三説明図である。 この発明の実施例３によるＦＣパッケージの製作方法を表す第四説明図である。 この発明の実施例４によるＦＣパッケージの製作方法を表す第一説明図である。 この発明の実施例４によるＦＣパッケージの製作方法を表す第二説明図である。 この発明の実施例４によるＦＣパッケージの製作方法を表す第三説明図である。 この発明によるその他のＦＣパッケージ構造を表す説明図である。
符号の説明
３０、７８、１１８ ＦＣパッケージ構造
３２、７０、９２、１１０、１３２ チップ
３４ アクティブ表面
３６、６０、８０、１２０ 基板
３８、４５ 絶縁パシベーション層
４２ ソルダーバンプ
４４ アンダーフィル材料層
４６ ソルダーボールパッド
４８、７４、１３６ ソルダーボール
６０ａ、８０ａ、１００ａ ＩＣ基板ユニット
６２、８２、１０２、１２２ 接続パッド
６４、１０６ 絶縁層
６６、８８ 孔
６８、９０、１０８、１３０ 導電材
７２、９４、１１２、１３４ 導電バンプ
８４、１２６ 第一絶縁層
８６、１２８ 第二絶縁層
１０４、１２４ 金属バンプ

Claims (33)

  1. フリップチップ（ＦＣ）パッケージを製作する方法であって、
    表面に複数の接続パッドが設けられる複数のＩＣ基板ユニットを有する基板を提供し、
    パターンのある絶縁層を形成して基板と接続パッドを覆わせ、更に各接続パッドの上表面を一部露出させる孔を形成し、
    孔に導電材を充填し、
    下表面に複数の導電バンプが設けられた複数のチップを提供し、
    チップをＩＣ基板ユニットの表面に接着し、
    基板を切断して、表面に少なくとも一枚のチップを有する複数のＦＣパッケージ構造に分けるステップを含むことを特徴とするＦＣパッケージの製作方法。
  2. 前記絶縁層が予備硬化された接着層であることを特徴とする請求項１記載のＦＣパッケージの製作方法。
  3. 前記導電材がソルダー、銅ペーストまたは銀ペーストであることを特徴とする請求項１記載のＦＣパッケージの製作方法。
  4. 前記絶縁層が感光性または非感光性の高分子樹脂からなることを特徴とする請求項１記載のＦＣパッケージの製作方法。
  5. 前記チップの下表面の導電バンプの間には予備硬化された接着層が設けられることを特徴とする請求項１記載のＦＣパッケージの製作方法。
  6. 前記接続パッドの一部の表面には、導電材と接続パッドの接着面積を増大するための金属バンプが設けられることを特徴とする請求項１記載のＦＣパッケージの製作方法。
  7. 前記金属バンプの材料は、銅、ニッケル、金、銀、銅、パラジウム、すずの単層または多層の金属材もしくはソルダーペーストであることを特徴とする請求項６記載のＦＣパッケージの製作方法。
  8. ＦＣパッケージを製作する方法であって、
    表面に複数の接続パッドが設けられる複数のＩＣ基板ユニットを有する基板を提供し、
    パターンのある第一絶縁層を形成して基板と接続パッドを覆わせ、更に各接続パッドの上表面を一部露出させる孔を形成し、
    パターンのある第二絶縁層を形成して第一絶縁層を覆わせ、更に孔を露出させ、
    孔に導電材を充填し、
    下表面に複数の導電バンプが設けられた複数のチップを提供し、
    チップをＩＣ基板ユニットの表面に接着し、
    基板を切断して、表面に少なくとも一枚のチップを有する複数のＦＣパッケージ構造に分けるステップを含むことを特徴とするＦＣパッケージの製作方法。
  9. 前記第一絶縁層が完全硬化された材料であることを特徴とする請求項８記載のＦＣパッケージの製作方法。
  10. 前記第二絶縁層は、基板と各チップの接着層とされる予備硬化された材料であることを特徴とする請求項８記載のＦＣパッケージの製作方法。
  11. 前記第一絶縁層と第二絶縁層は同じ材料でつくられることを特徴とする請求項８記載のＦＣパッケージの製作方法。
  12. 前記第一絶縁層と第二絶縁層は異なる材料でつくられることを特徴とする請求項８記載のＦＣパッケージの製作方法。
  13. 前記導電材がソルダー、銅ペーストまたは銀ペーストであることを特徴とする請求項８記載のＦＣパッケージの製作方法。
  14. 前記方法は更に、チップが接着されていないビルドアップ基板の表面に複数のソルダーボールを取り付けるためのソルダーボール取付工程を含むことを特徴とする請求項８記載のＦＣパッケージの製作方法。
  15. 前記チップの下表面の導電バンプの間には予備硬化された接着層が設けられることを特徴とする請求項８記載のＦＣパッケージの製作方法。
  16. 前記接続パッドの一部の表面には、導電材と接続パッドの接着面積を増大するための金属バンプが設けられることを特徴とする請求項８記載のＦＣパッケージの製作方法。
  17. 前記金属バンプの材料は、銅、ニッケル、金、銀、銅、パラジウム、すずの単層または多層の金属材もしくはソルダーペーストであることを特徴とする請求項１６記載のＦＣパッケージの製作方法。
  18. ＦＣパッケージ構造であって、
    表面に複数の接続パッドが設けられるＩＣ基板ユニットと、
    基板と接続パッドを覆い、各接続パッドの上表面を一部露出させる孔を有するパターンのある絶縁層と、
    孔を埋めるに導電材と、
    下表面に複数の導電バンプが設けられたチップとを含み、そのうちチップとＩＣ基板ユニットは絶縁層を介して接着されていることを特徴とするＦＣパッケージ構造。
  19. 前記導電材がソルダー、銅ペーストまたは銀ペーストであることを特徴とする請求項１８記載のＦＣパッケージ構造。
  20. 前記絶縁層が予備硬化された接着層であることを特徴とする請求項１８記載のＦＣパッケージ構造。
  21. 前記絶縁層が感光性または非感光性の高分子樹脂からなることを特徴とする請求項１８記載のＦＣパッケージ構造。
  22. 前記チップの下表面の導電バンプの間には予備硬化された接着層が設けられたことを特徴とする請求項１８記載のＦＣパッケージ構造。
  23. 前記接続パッドの一部の表面には、導電材と接続パッドの接着面積を増大するための金属バンプが設けられたことを特徴とする請求項１８記載のＦＣパッケージ構造。
  24. 前記金属バンプの材料は、銅、ニッケル、金、銀、銅、パラジウム、すずの単層または多層の金属材もしくはソルダーペーストであることを特徴とする請求項２３記載のＦＣパッケージ構造。
  25. ＦＣパッケージ構造であって、
    表面に複数の接続パッドが設けられたＩＣ基板ユニットと、
    基板と接続パッドを覆い、各接続パッドの上表面を一部露出させる孔を有するパターンのある第一絶縁層と、
    第一絶縁層の表面を覆いながら孔を露出させるパターンのある第二絶縁層と、
    孔を埋めるに導電材と、
    下表面に複数の導電バンプが設けられたチップとを含み、そのうちチップとＩＣ基板ユニットは第二絶縁層を介して接着されていることを特徴とするＦＣパッケージ構造。
  26. 前記導電材がソルダー、銅ペーストまたは銀ペーストであることを特徴とする請求項２５記載のＦＣパッケージ構造。
  27. 前記第一絶縁層が完全硬化された材料であることを特徴とする請求項２５記載のＦＣパッケージ構造。
  28. 前記第二絶縁層は、ＩＣ基板ユニットと各チップの接着層とされる予備硬化された材料であることを特徴とする請求項２５記載のＦＣパッケージ構造。
  29. 前記第一絶縁層と第二絶縁層は同じ材料でつくられたことを特徴とする請求項２５記載のＦＣパッケージ構造。
  30. 前記第一絶縁層と第二絶縁層は異なる材料でつくられたことを特徴とする請求項２５記載のＦＣパッケージ構造。
  31. 前記チップの下表面の導電バンプの間には予備硬化された接着層が設けられたことを特徴とする請求項２５記載のＦＣパッケージ構造。
  32. 前記接続パッドの一部の表面には、導電材と接続パッドの接着面積を増大するための金属バンプが設けられたことを特徴とする請求項２５記載のＦＣパッケージ構造。
  33. 前記金属バンプの材料は、銅、ニッケル、金、銀、銅、パラジウム、すずの単層または多層の金属材もしくはソルダーペーストであることを特徴とする請求項３２記載のＦＣパッケージ構造。
JP2006020179A 2005-04-08 2006-01-30 フリップチップパッケージ構造及びその製作方法 Pending JP2006295127A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094111178A TWI253697B (en) 2005-04-08 2005-04-08 Method for fabricating a flip chip package

Publications (1)

Publication Number Publication Date
JP2006295127A true JP2006295127A (ja) 2006-10-26

Family

ID=37083623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020179A Pending JP2006295127A (ja) 2005-04-08 2006-01-30 フリップチップパッケージ構造及びその製作方法

Country Status (3)

Country Link
US (1) US7453155B2 (ja)
JP (1) JP2006295127A (ja)
TW (1) TWI253697B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162999A (ja) * 2015-03-05 2016-09-05 セイコーエプソン株式会社 電子デバイス、及び、電子デバイスの製造方法
JP2018037632A (ja) * 2016-08-31 2018-03-08 金寶電子工業股▲ふん▼有限公司 パッケージ構造およびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964800B2 (en) * 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
CN102224584A (zh) * 2008-11-25 2011-10-19 住友电木株式会社 电子部件封装件以及制备电子部件封装件的方法
US9806042B2 (en) 2012-04-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain reduced structure for IC packaging
TWI495052B (zh) * 2012-06-25 2015-08-01 矽品精密工業股份有限公司 基板結構與使用該基板結構之半導體封裝件
TWI558278B (zh) * 2012-10-25 2016-11-11 欣興電子股份有限公司 封裝基板及其製法
US20150001706A1 (en) * 2013-06-27 2015-01-01 Kabirkumar Mirpuri Systems and methods for avoiding protrusions in injection molded solder
TWI523159B (zh) * 2013-12-24 2016-02-21 矽品精密工業股份有限公司 覆晶式封裝結構
FR3030110B1 (fr) * 2014-12-10 2017-12-15 Commissariat Energie Atomique Procede d'enrobage d'un composant electronique
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
TWI822659B (zh) * 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN108183095B (zh) * 2017-12-29 2019-11-22 武汉华星光电半导体显示技术有限公司 柔性显示面板及其覆晶薄膜结构
CN107994006A (zh) * 2017-12-30 2018-05-04 颀中科技（苏州）有限公司 倒装芯片组件、倒装芯片封装结构及封装方法
TWI690045B (zh) 2018-08-03 2020-04-01 欣興電子股份有限公司 構裝結構、其接合方法及用於其的線路板
TWI697078B (zh) 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162999A (ja) * 2015-03-05 2016-09-05 セイコーエプソン株式会社 電子デバイス、及び、電子デバイスの製造方法
CN105936183A (zh) * 2015-03-05 2016-09-14 精工爱普生株式会社 电子装置以及电子装置的制造方法
US10081161B2 (en) 2015-03-05 2018-09-25 Seiko Epson Corporation Electronic device and manufacturing method of electronic device
JP2018037632A (ja) * 2016-08-31 2018-03-08 金寶電子工業股▲ふん▼有限公司 パッケージ構造およびその製造方法

Also Published As

Publication number Publication date
US7453155B2 (en) 2008-11-18
TWI253697B (en) 2006-04-21
US20060228829A1 (en) 2006-10-12
TW200636881A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
US11024559B2 (en) Semiconductor package with electromagnetic interference shielding structures
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
CN101728340B (zh) 半导体装置及其制造方法
US6555906B2 (en) Microelectronic package having a bumpless laminated interconnection layer
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US9129870B2 (en) Package structure having embedded electronic component
US20070132107A1 (en) Chip package structure and process for fabricating the same
US9583367B2 (en) Methods and apparatus for bump-on-trace chip packaging
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
US20130313697A1 (en) Semiconductor package
US20100190294A1 (en) Methods for controlling wafer and package warpage during assembly of very thin die
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
TWI587415B (zh) 半導體裝置之製造方法
CN106229270A (zh) 堆迭式封装及其制造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
JP2010161419A (ja) 半導体装置の製造方法
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4887170B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090603